JP7210051B2 - 半導体モジュール、半導体部材、及びその製造方法 - Google Patents

半導体モジュール、半導体部材、及びその製造方法 Download PDF

Info

Publication number
JP7210051B2
JP7210051B2 JP2020569246A JP2020569246A JP7210051B2 JP 7210051 B2 JP7210051 B2 JP 7210051B2 JP 2020569246 A JP2020569246 A JP 2020569246A JP 2020569246 A JP2020569246 A JP 2020569246A JP 7210051 B2 JP7210051 B2 JP 7210051B2
Authority
JP
Japan
Prior art keywords
power supply
logic chip
ram
section
semiconductor module
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2020569246A
Other languages
English (en)
Other versions
JPWO2020157877A1 (ja
Inventor
文武 奥津
隆郎 安達
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ultramemory Inc
Original Assignee
Ultramemory Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ultramemory Inc filed Critical Ultramemory Inc
Publication of JPWO2020157877A1 publication Critical patent/JPWO2020157877A1/ja
Application granted granted Critical
Publication of JP7210051B2 publication Critical patent/JP7210051B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4074—Power supply or voltage generation circuits, e.g. bias voltage generators, substrate voltage generators, back-up power, power control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
    • G11C5/04—Supports for storage elements, e.g. memory modules; Mounting or fixing of storage elements on such supports
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/04—Arrangements for writing information into, or reading information out from, a digital store with means for avoiding disturbances due to temperature effects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06589—Thermal management, e.g. cooling
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/50—Peripheral circuit region structures

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Description

本発明は、半導体モジュール、半導体部材、及びその製造方法に関する。
従来より、記憶装置としてＤＲＡＭ（Dynamic Random Access Memory）等の揮発性メモリ（ＲＡＭ）が知られている。ＤＲＡＭには、演算装置（以下、論理チップという）の高性能化やデータ量の増大に耐えうる大容量化が求められている。そこで、メモリ（メモリセルアレイ、メモリチップ）の微細化及びセルの平面的な増設による大容量化が図られてきた。一方で、微細化によるノイズへの惰弱性や、ダイ面積の増加等により、この種の大容量化は限界に達してきている。
そこで、昨今では、平面的なメモリを複数積層して３次元化（３Ｄ化）して大容量化を実現する技術が開発されている。また、論理チップ及びＲＡＭを重ねて配置することで、論理チップ及びＲＡＭの設置面積を低減する半導体モジュールが提案されている（例えば、特許文献１－３参照）。
特開２０１５－２１６１６９号公報 米国特許公開第２０１５／２５５４１１号公報 米国特許公開第２０１８／１８２７４４号公報
特許文献１から３に記載されているように、２つのチップを重ねて配置することで、２つのチップ間の距離を近づけることができる。これにより、２つのチップ間の帯域幅の向上を期待することができる。一方、２つのチップが基板上に配置されることで、基板に近い側に配置されるチップは、基板及び他方のチップとの間に挟まれて配置されることになる。これにより、基板に近い側に配置されるチップの放熱効率が低下する可能性がある。そこで、放熱効率を向上する構成が実現できれば、好適である。
本発明は、放熱効率を向上可能な半導体モジュール、半導体部材及びその製造方法を提供することを目的とする。
本発明は、半導体モジュールであって、ヒートスプレッダと、前記ヒートスプレッダの一面に隣接して配置される論理チップであって、前記ヒートスプレッダに隣接する面とは逆の露出面に複数の論理チップ用電源端子及び複数の論理チップ用信号端子を有する論理チップと、前記論理チップの露出面の面内方向において前記論理チップに並設され、前記論理チップの露出面と同方向を向く露出面に複数の電源部用電源端子を有する電源部と、前記論理チップの露出面と前記電源部の露出面とに対向配置される対向面を有し、複数の前記論理チップ用信号端子の一部と複数の前記電源部用電源端子の一部とに跨って配置されるＲＡＭモジュールであるＲＡＭ部と、前記論理チップ及び前記電源部に電力を供給可能な電力供給回路を有し、前記ＲＡＭ部の対向面とは逆の放熱面に一主面を隣接配置される支持基板と、を備え、前記支持基板は、前記論理チップ用電源端子の少なくとも一部と、前記電源部用電源端子の他部とに電気的に前記電力供給回路を用いて接続されるととともに、前記ＲＡＭ部と重なる位置において、前記ＲＡＭ部の放熱面に接触して厚さ方向に貫通する放熱ビアを有する半導体モジュールに関する。
また、前記電源部は、前記ヒートスプレッダにおける前記論理チップの配置面と同じ面に配置されるのが好ましい。
また、前記支持基板は、前記一主面のうち前記ＲＡＭ部に重なる位置に、厚さ方向に凹む凹部を有するのが好ましい。
また、本発明は、半導体モジュールであって、ヒートスプレッダと、前記ヒートスプレッダの一面に隣接して配置される論理チップであって、前記ヒートスプレッダに隣接する面とは逆の露出面に複数の論理チップ用電源端子及び複数の論理チップ用信号端子を有する論理チップと、前記論理チップの露出面の面内方向において前記論理チップに並設され、前記論理チップの露出面と同方向を向く露出面に複数の電源部用電源端子を有する電源部と、前記論理チップの露出面と前記電源部の露出面とに対向配置される対向面を有し、複数の前記論理チップ用信号端子の一部と複数の前記電源部用電源端子の一部とに跨って配置されるＲＡＭモジュールであるＲＡＭ部と、前記論理チップ及び前記電源部に電力を供給可能な電力供給回路を有し、前記論理チップ又は前記電源部の露出面に対向配置される支持基板と、前記ＲＡＭ部の放熱面に隣接配置される放熱板と、を備える半導体モジュールに関する。
また、本発明は、半導体モジュールの製造部品として用いられる半導体部材であって、ヒートスプレッダと、前記ヒートスプレッダの一面に隣接して配置される論理チップであって、前記ヒートスプレッダに隣接する面とは逆の露出面に複数の論理チップ用電源端子及び複数の論理チップ用信号端子を有する論理チップと、前記ヒートスプレッダにおける前記論理チップの配置面と同じ面に配置される電源部であって、前記ヒートスプレッダに隣接する面とは逆の露出面に複数の電源部用電源端子を有する電源部と、前記論理チップの露出面と前記電源部の露出面とに対向配置される対向面を有し、複数の前記論理チップ用信号端子の一部と複数の前記電源部用電源端子の一部とに跨って配置されるＲＡＭモジュールであるＲＡＭ部と、を備え、複数の前記論理チップ用電源端子の少なくとも一部と、複数の前記電源部用電源端子の他部とは、他のモジュールに接続可能に露出する半導体部材に関する。
また、半導体モジュールは、前記放熱ビアの一端に接続されるとともに、前記支持基板の前記ＲＡＭ部と対向する面とは逆の面側に配置される放熱ボールをさらに備えるのが好ましい。
また、本発明は、半導体モジュールの製造方法であって、ＲＡＭモジュールであるＲＡＭ部と、論理チップとを電気的に接続するステップであって、前記ＲＡＭ部の一方の面である対向面の一部に、前記論理チップの一方の面である露出面の一部を対向させて接続するステップと、前記ＲＡＭ部と、電源部とを電気的に接続するステップであって、前記ＲＡＭ部の対向面の他部に、前記電源部の一方の面である露出面の一部を対向させて接続するステップと、前記論理チップの露出面とは逆の面に隣接してヒートスプレッダを配置するステップと、前記ＲＡＭ部の対向面とは逆の放熱面に、支持基板の一主面を隣接して配置するステップであって、厚さ方向に貫通する放熱ビアを前記放熱面に接触させて前記支持基板を配置するステップと、前記支持基板の前記ＲＡＭ部と対向する面とは逆の一主面側において、前記放熱ビアの一端に放熱ボールを接続するステップと、を備える半導体モジュールの製造方法に関する。
また、本発明は、半導体モジュールの製造部品として用いられる半導体部材の製造方法であって、ヒートスプレッダの一面上に、論理チップ及び電源部を隣接して配置するステップと、前記論理チップ及び前記電源部のそれぞれの前記ヒートスプレッダに対向する面とは逆の露出面上に、前記論理チップ及び前記電源部に跨ってＲＡＭモジュールであるＲＡＭ部を配置するステップと、を備える半導体モジュールの製造方法に関する。
本発明によれば、放熱効率を向上可能な半導体モジュール、半導体部材及びその製造方法を提供することができる。
本発明の第１実施形態に係る半導体モジュールの平面図を示す。 図１のＡ－Ａ線断面図を示す。 図２の部分拡大図を示す。 第１実施形態の半導体モジュールの一製造過程を示す概略図である。 第１実施形態の半導体モジュールの一製造過程を示す概略図である。 第１実施形態の半導体モジュールの一製造過程を示す概略図である。 第１実施形態の半導体モジュールの一製造過程を示す概略図である。 第１実施形態の半導体モジュールの一製造過程を示す概略図である。 第１実施形態の半導体モジュールの一製造過程を示す概略図である。 本発明の第２実施形態に係る半導体モジュールの平面図を示す。 図１０のＢ－Ｂ線断面図を示す。 図１１の部分拡大図を示す。 第２実施形態の半導体モジュールの一製造過程を示す概略図である。 第２実施形態の半導体モジュールの一製造過程を示す概略図である。 第２実施形態の半導体モジュールの一製造過程を示す概略図である。 第２実施形態の半導体モジュールの一製造過程を示す概略図である。 第２実施形態の半導体モジュールの一製造過程を示す概略図である。 本発明の第３実施形態の半導体モジュールの断面図を示す。 図１８の部分拡大図を示す。 本発明の第４実施形態に係る半導体モジュールの平面図を示す。 図２０のＣ－Ｃ線断面図を示す。 図２１の部分拡大図を示す。
以下、本発明の各実施形態に係る半導体モジュール１、半導体部材１００、及びその製造方法について図１から図２２を参照して説明する。
各実施形態に係る半導体モジュール１は、例えば、演算装置（以下、論理チップという）と、単層又は積層型ＲＡＭを含むＲＡＭモジュールであるＲＡＭ部とを支持基板１０上に配置したＳＩＰ（system in a package）である。半導体モジュール１は、他の支持基板（マザーボード等、図示せず）上に配置され、はんだボール（電源ボール等）を用いて電気的に接続される。半導体モジュール１は、他の支持基板から電力を得るとともに、他の支持基板との間でデータ送受信が可能である。なお、以下の各実施形態において、ＭＰＵ２０を論理チップの一例として説明する。また、以下の各実施形態において、半導体モジュール１の厚さ方向（高さ方向）は、厚さ方向Ｃとして説明される。また、半導体モジュール１の厚さ方向Ｃに沿って、支持基板１０の配置される側は、下方として説明される。半導体モジュール１の厚さ方向Ｃに沿って、論理チップの配置される側は、上方として説明される。
［第１実施形態］
次に、第１実施形態に係る半導体モジュール１及びその製造方法について、図１から図９を参照して説明する。
第１実施形態に係る半導体モジュール１は、図１から図３に示すように、ヒートスプレッダ３０、ＭＰＵ２０と、電源部４０と、ＲＡＭ部５０と、支持基板１０と、放熱ボール６０と、を備える。本実施形態において、半導体モジュール１は、１つの支持基板１０上に配置される、１つのＭＰＵ２０と、４つのＲＡＭ部５０と、４つの電源部４０と、を有する。
ヒートスプレッダ３０は、例えば、金属等の比較的放熱効率の高い材料で構成される。本実施形態において、ヒートスプレッダ３０は、図１から図３に示すように、平面視矩形の板状に形成される。ヒートスプレッダ３０には例えば放熱フィン（図示せず）が取り付けられても良い。
ＭＰＵ２０は、平面視矩形の板状体である。ＭＰＵ２０は、図１～図３に示すように、ヒートスプレッダ３０の一面（下面）に隣接して配置される。ＭＰＵ２０は、ヒートスプレッダ３０に隣接する面とは逆の露出面に複数の論理チップ用電源端子２１を有する。また、ＭＰＵ２０は、露出面にデータを入出力可能な複数の論理チップ用信号端子２２を有する。
電源部４０は、例えば、電力回路が組み込まれた電源プレートである。本実施形態において、電源部４０は、ＭＰＵ２０の露出面の面内方向において論理チップに並設される。また、電源部４０は、ＭＰＵ２０の露出面と同方向を向く露出面に複数の電源部用電源端子４１を有する。そして、本実施形態において、電源部４０は、例えば、バイパスコンデンサ４２を有する。
ＲＡＭ部５０は、図１に示すように、それぞれが平面視矩形のＲＡＭモジュールから構成される。ＲＡＭ部５０は、図２及び図３に示すように、ＭＰＵ２０の露出面と、電源部４０の露出面とに対向配置される対向面を有する。具体的には、ＲＡＭ部５０は、複数の論理チップ用電源端子２１の一部及び複数の論理チップ用信号端子２２の一部と、複数の電源部用電源端子４１の一部とに跨って配置される。ＲＡＭ部５０は、電源部４０と電気的に接続され、電源部４０から駆動用電力を受給する。ＲＡＭ部５０は、ＭＰＵ２０と電気的に接続され、ＭＰＵ２０（複数の論理チップ用信号端子２２）と信号の送受信を可能に接続される。また、本実施形態のようにＲＡＭ部５０はＭＰＵ２０との間でインタフェース用電力を供給又は需給することも好適である。なお、ＲＡＭ部５０とＭＰＵ２０との間の信号の送受信は、非接触に通信を行う磁界結合通信や容量結合通信であっても良い。この場合はＲＡＭ部５０とＭＰＵ２０との間のインタフェース用電力の供給又は需給はなされなくともよい。
支持基板１０は、図１に示すように、平面視矩形の板状体である。支持基板１０は、平面視において、ＭＰＵ２０及びＲＡＭ部５０を積載可能な面積で形成される。支持基板１０は、ＲＡＭ部５０の面のうち、対向面とは逆の放熱面に一主面を隣接させて配置される。支持基板１０は、内部に、ＭＰＵ２０及び電源部４０に電力供給可能な電力供給回路１２を有する。また、支持基板１０は、ＲＡＭ部５０に重なる位置に、ＲＡＭ部５０の放熱面に接触して厚さ方向Ｃに貫通する１又は複数の放熱ビア１１を有する。支持基板１０の放熱ビア１１は、例えば、ＲＡＭ部５０の放熱面と放熱ビア１１との間に配置される熱伝導グリスや熱伝導シート等（図示せず）を用いてＲＡＭ部５０の放熱面と接続される。本実施形態において、支持基板１０は、電力供給回路１２として、電源部４０に電力を供給する電源部用接続回路１２１と、ＭＰＵ２０に電力を供給する論理チップ用接続回路１２２とを含む。支持基板１０は、ＲＡＭ部５０の面のうち、対向面とは逆の放熱面に一主面を隣接して配置される。また、支持基板１０の電源部用接続回路１２１は、例えば、はんだボール７０を介して、電源部４０（電源部用電源端子４１）に電気的に接続される。そして、支持基板１０の論理チップ用接続回路１２２は、例えばＣｕピラー８０及びＣｕコアボール８１を介して、ＭＰＵ２０（複数の論理チップ用電源端子２１）に電気的に接続される。また、支持基板１０は、他の支持基板（図示せず）上に配置される。本実施形態において、支持基板１０は、他の一主面に露出する電力供給回路１２と他の支持基板との間に配置される電源ボール８２を用いて、他の支持基板と電気的に接続される。なお、図３において支持基板１０とＭＰＵ２０の間の接続部分と支持基板１０と電源部４０の間の接続部分、及びＲＡＭ部５０とＭＰＵ２０の間の接続部分とＲＡＭ部５０と電源部４０の間の接続部分の空間、並びにＲＡＭ部５０を埋める形に、図示しないアンダーフィルで封止される。
放熱ボール６０は、支持基板１０よりも放熱効率が高い（熱伝導率が高い）材料で形成される。放熱ボール６０は、例えば、金属である。具体的には、放熱ボール６０は、はんだボールである。放熱ボール６０は、支持基板１０の一主面とは逆の面側に配置される。放熱ボール６０は、放熱ビア１１の一端に接続される。具体的には、放熱ボール６０は、支持基板１０の一主面とは逆の面側に露出する放熱ビア１１の一端に接続される。放熱ボール６０は、放熱ビア１１との接続面以外の面を露出した状態で配置される。すなわち、放熱ボール６０は、放熱ビア１１との接触面以外の面を外部の雰囲気、あるいは他の支持基板に接触させた状態で配置される。
次に、本実施形態に係る半導体モジュール１の動作について説明する。
まず、支持基板１０は、電力供給回路１２を介して、ＭＰＵ２０に電力を供給する。具体的には、支持基板１０は、電力供給回路１２から論理チップ用電源端子２１に電力を供給する。また、支持基板１０は、電力供給回路１２からＭＰＵ２０にグラウンド（アース電位）を供給する。支持基板１０は、電力供給回路１２を介して、電源部４０に電力を供給する。具体的には、支持基板１０は、電力供給回路１２から電源部用電源端子４１に電力を供給する。また、支持基板１０は、電力供給回路１２から電源部４０にグラウンド（アース電位）を供給する。電源部４０は、電源部用電源端子４１を介して、ＲＡＭ部５０に電力及びグラウンドを供給する。これにより、ＭＰＵ２０及びＲＡＭ部５０が電気的に駆動する。
ＭＰＵ２０及びＲＡＭ部５０の間で信号が送受信される場合、ＭＰＵ２０及びＲＡＭ部５０の少なくとも一方は、相手側に、インタフェース用電力を供給することも好適である。また、ＭＰＵ２０及びＲＡＭ部５０の一方は、相手側に向けてデータを含む信号を送信する。本実施形態ではこれらの信号の伝送経路を短くできるので、高速かつ低電力な信号伝送を実現できる。
ＭＰＵ２０の動作によりＭＰＵ２０に発生する熱は、ヒートスプレッダ３０を介してＭＰＵ２０の上面側に放出される。これにより、ＭＰＵ２０の過熱が抑制される。一方、ＲＡＭ部５０の動作によりＲＡＭ部５０に発生する熱は、放熱ビア１１及び放熱ボール６０を介して支持基板１０の他の一主面側に放出される。これによりＲＡＭ部５０の過熱についても抑制される。
次に、半導体モジュール１の製造方法について説明する。
まず、図４に示すように、厚さ方向Ｃの下方に向けて凹む収容部２０１を有するダイボンディング治具２００が用意される。ダイボンディング治具２００の収容部２０１は、ＭＰＵ２０の厚さと同じ又は略同じ深さで形成される。ＭＰＵ２０は、露出面を上方に向けた状態で収容部２０１に収容される。
次いで、ＲＡＭ部５０の一部が、ＭＰＵ２０の一部に重ねられて接続される。例えば、ＲＡＭ部５０の対向面の面内方向の一端部が、ＭＰＵ２０の露出面の面内方向一端部に重ね合わされて接続される。ここでＣｕピラー８０の先には、はんだ接続用のはんだバンプ７１が形成されている。これにより、ＲＡＭ部５０及びＭＰＵ２０が電気的に接続される。本実施形態において、ＭＰＵ２０における露出面の四辺の端部のそれぞれに、ＲＡＭ部５０の対向面の一部が接続される。すなわち、１つのＭＰＵ２０に対して４つのＲＡＭ部５０のそれぞれが四辺の位置に接続される。
次いで、図５に示すように、支持基板１０が、ＲＡＭ部５０の放熱面に重ねられる。また、支持基板１０が、ＭＰＵ２０に電気的に接続される。例えば、支持基板１０は、一主面のうち、ＲＡＭ部５０に重ねられる位置にグリス（熱伝導材料）が塗布される。また、支持基板１０は、ＭＰＵ２０と接続される位置にＣｕコアボール８１が配置される。支持基板１０の一面がＭＰＵ２０及びＲＡＭ部５０に重ねられる。そして、図６に示すように、支持基板１０、ＭＰＵ２０、及びＲＡＭ部５０は、ダイボンディング治具２００から取り外される。
次いで、図７に示すように、ＲＡＭ部５０の対向面の一部と、支持基板１０とに跨って電源部４０が配置される。具体的には、電源部４０は、ＲＡＭ部５０の対向面のうち露出する位置に、露出面の一部を重ねて接続される。また、電源部４０は、露出面の残りの部分を支持基板１０の一主面と重ねて接続される。その後、図３で説明したように図示しないアンダーフィルで封止される。
次いで、図８に示すように、支持基板１０の他の一主面側に、他の支持基板との接続用の電源ボール８２が配置される。また、支持基板１０の他の一主面側に、放熱ビア１１と接続される放熱ボール６０が配置される。
次いで、図９に示すように、ＭＰＵ２０の上面にヒートスプレッダ３０が配置される。例えば、ヒートスプレッダ３０は、ＭＰＵ２０の上面に配置されるグリス（熱伝導材料）を介して、ＭＰＵ２０に隣接して配置される。
以上のような第１実施形態に係る半導体モジュール１及びその製造方法によれば、以下の効果を奏する。
（１）半導体モジュール１は、ヒートスプレッダ３０と、ヒートスプレッダ３０の一面に隣接して配置される論理チップであって、ヒートスプレッダ３０に隣接する面とは逆の露出面に複数の論理チップ用電源端子２１及び複数の論理チップ用信号端子２２を有する論理チップと、論理チップの露出面の面内方向において論理チップに並設され、論理チップの露出面と同方向を向く露出面に複数の電源部用電源端子４１を有する電源部４０と、論理チップの露出面と電源部４０の露出面とに対向配置される対向面を有し、複数の論理チップ用電源端子２１の一部及び複数の論理チップ用信号端子２２の一部と複数の電源部用電源端子４１の一部とに跨って配置されるＲＡＭモジュールであるＲＡＭ部５０と、論理チップ及び電源部４０に電力を供給可能な電力供給回路１２を有し、ＲＡＭ部５０の対向面とは逆の放熱面に一主面を隣接配置される支持基板１０と、を備え、支持基板１０は、論理チップ用電源端子２１の他部と、電源部用電源端子４１の他部とに電気的に電力供給回路１２を用いて接続されるととともに、ＲＡＭ部５０と重なる位置において、ＲＡＭ部５０の放熱面に接触して厚さ方向Ｃに貫通する放熱ビア１１を有する。これにより、ＲＡＭ部５０の放熱径路を設けることができるので、ＲＡＭ部５０が過熱することを抑制でき、製品寿命をより伸ばすことができる。また、ＲＡＭ部５０は、対向面のみに端子を設ければよく、放熱面には端子を設ける必要がない。したがって、ＲＡＭ部５０に電源供給用のＴＳＶ等を設ける必要がなくなるので、半導体モジュール１の製造コストを抑制することができる。
（２）半導体モジュール１は、放熱ビア１１の一端に接続されるとともに、支持基板１０のＲＡＭ部５０と対向する面とは逆の面側に配置される放熱ボール６０をさらに備える。これにより、ＲＡＭ部５０の放熱径路を確保することができ、放熱効率を向上することができる。
［第２実施形態］
次に、本発明の第２実施形態に係る半導体モジュール１、半導体部材１００、及びその製造方法について、図１０から図１７を参照して説明する。第２実施形態の説明にあたって、前述の実施形態と同一の構成要件については同一符号を付し、その説明を省略もしくは簡略化する。
第２実施形態に係る半導体モジュール１は、ヒートスプレッダ３０が、図１０から図１２に示すように、厚さ方向Ｃにおいて電源部４０に隣接する点において、第１実施形態と異なる。また、第２実施形態に係る半導体モジュール１は、電源部４０が、電源回路（図示せず）、キャパシタ（図示せず）、インダクタ（図示せず）等を内蔵した電源ダイである点で、第１実施形態と異なる。また、第２実施形態に係る半導体モジュール１は、半導体モジュール１の半製品である半導体部材１００を有する点で第１実施形態と異なる。
電源部４０は、ＭＰＵ２０と同じ又は略同じ厚さで形成される。電源部４０は、ＭＰＵ２０の露出面の面内方向に沿って並設される。電源部４０は、例えば、図１０に示すように、ＭＰＵ２０における露出面の四辺のそれぞれに隣接して配置される。換言すると、電源部４０は、側面のうちの一面で、ＭＰＵ２０の側面の内の一面に対向配置される。
半導体部材１００は、図１３に示すように、半導体モジュール１から支持基板１０、電源ボール８２及び放熱ボール６０を除いた半製品である。したがって、半導体部材１００において、複数の論理チップ用電源端子２１の一部及び複数の論理チップ用信号端子２２の一部と、複数の電源部用電源端子４１の一部とは、ＲＡＭ部５０に接続される。一方、複数の論理チップ用電源端子２１の他部と、複数の電源部用電源端子４１の他部とは、他のモジュールに接続可能に露出する。
次に、本実施形態に係る半導体モジュール１及び半導体部材１００の製造方法について、図１３から図１７を参照して説明する。
まず、図１４に示すように、ヒートスプレッダ３０の一面上に、ＭＰＵ２０及び電源部４０が隣接して配置される。ＭＰＵ２０及び電源部４０は、露出面を上方に向けた状態で、ヒートスプレッダ３０の一面上に配置される。また、ＭＰＵ２０及び電源部４０は、グリス（熱伝導材料）を介して、ヒートスプレッダ３０の一面上に配置される。
次いで、図１５に示すように、ＭＰＵ２０及び電源部４０に跨ってＲＡＭ部５０が配置される。具体的には、ＲＡＭ部５０は、対向面をＭＰＵ２０及び電源部４０の露出面に対向させて配置される。そして、ＭＰＵ２０の複数の論理チップ用電源端子２１の一部及び複数の論理チップ用信号端子２２の一部と、電源部４０用電源端子４１の一部とは、ＲＡＭ部５０と電気的に接続される。これにより、論理チップ用電源端子２１の他部と、電源部４０用電源端子の他部とは、露出されたままで維持される。これにより、ＲＡＭ部５０は、図１３に示すように、ＭＰＵ２０及び電源部４０に電気的に接続される。
次いで、図１６に示すように、支持基板１０が、ＲＡＭ部５０の放熱面に重ねられる。また、支持基板１０が、ＭＰＵ２０及び電源部４０に電気的に接続される。例えば、支持基板１０は、一主面のうち、ＲＡＭ部５０に重ねられる位置にグリス（熱伝導材料）が塗布される。また、支持基板１０は、ＭＰＵ２０と接続される位置にＣｕコアボール８１が配置される。そして、支持基板１０は、電源部４０と接続される位置にはんだボール７０が配置される。これにより、支持基板１０と、ＭＰＵ２０とが電気的に接続される。また、支持基板１０と、電源部４０とが電気的に接続される。その後、図３で説明したように図示しないアンダーフィルで封止される。
次いで、図１７に示すように、支持基板１０の他の一主面側に、他の支持基板１０との接続用の電源ボール８２が配置される。また、支持基板１０の他の一主面側に、放熱ビア１１と接続される放熱ボール６０が配置される。
以上のような第２実施形態に係る半導体モジュール１、半導体部材１００及びその製造方法によれば、以下の効果を奏する。
（３）電源部４０は、ヒートスプレッダ３０における論理チップの配置面と同じ面に配置される。これにより、ヒートスプレッダ３０に電源部４０を隣接させることができるので、電源部４０をより効率的に冷却することができる。したがって、半導体モジュール１全体の冷却効率を増加させることができ、半導体モジュール１の信頼性を向上することができる。また、ＭＰＵ２０及び電源部４０をヒートスプレッダ３０に固定した後にＲＡＭ部５０を接続することができるので、製造を容易にすることができる。さらには、バンプの位置合わせ精度が向上するので、歩留りを高くすることができ、製造コストを削減することができる。
（４）半導体部材１００は、ヒートスプレッダ３０と、ヒートスプレッダ３０の一面に隣接して配置される論理チップであって、ヒートスプレッダ３０に隣接する面とは逆の露出面に複数の論理チップ用電源端子２１及び複数の論理チップ用信号端子２２を有する論理チップと、ヒートスプレッダ３０における論理チップの配置面と同じ面に配置される電源部４０であって、ヒートスプレッダ３０に隣接する面とは逆の露出面に複数の電源部用電源端子４１を有する電源部４０と、論理チップの露出面と電源部４０の露出面とに対向配置される対向面を有し、複数の論理チップ用電源端子２１の一部及び複数の論理チップ用信号端子２２の一部と、複数の電源部用電源端子４１の一部とに跨って配置されるＲＡＭモジュールであるＲＡＭ部５０と、を備え、複数の論理チップ用電源端子２１の他部と、複数の電源部用電源端子４１の他部とは、他のモジュールに接続可能に露出する。これにより、半導体部材１００を製造した上で、他の場所で半導体モジュール１を製造することができるようになる。また、支持基板１０に他のモジュールや部品等と一緒に搭載しやすくなる。したがって、半導体モジュール１の製造方法の汎用性を向上することができる。
［第３実施形態］
次に、本発明の第３実施形態に係る半導体モジュール１及びその製造方法について、図１８及び図１９を参照して説明する。第３実施形態の説明にあたって、前述の実施形態と同一の構成要件については同一符号を付し、その説明を省略もしくは簡略化する。
第３実施形態に係る半導体モジュール１は、図１８及び図１９に示すように、支持基板１０が、一主面のうちＲＡＭ部５０に重なる位置に、厚さ方向Ｃに凹む凹部１３を有する点で、第２実施形態と異なる。
凹部１３は、支持基板１０の一主面にＣｕコアボール８１やはんだボール７０を搭載することなく、Ｃｕピラー８０とはんだバンプ７１とのみでＭＰＵ２０や電源部４０を接続可能な深さを有する。また、凹部１３は、ＲＡＭ部５０を内部に配置可能な形状及び面積で構成される。また図３で説明したように接続部分とＲＡＭ部５０は図示しないアンダーフィルで封止される。
以上のような第３実施形態に係る半導体モジュール１、半導体部材１００及びその製造方法によれば、以下の効果を奏する。
（５） 支持基板１０は、一主面のうちＲＡＭ部５０に重なる位置に、厚さ方向Ｃに凹む凹部１３を有する。これにより、支持基板１０とＭＰＵ２０及び電源部４０との間の距離を短くすることができる。したがって、Ｃｕコアボール８１やはんだボール７０を用いずに半導体モジュール１を構成することができ、半導体モジュール１の製造コストを削減することができる。
［第４実施形態］
次に、本発明の第４実施形態に係る半導体モジュール１及びその製造方法について、図２０から図２２を参照して説明する。
第４実施形態に係る半導体モジュール１は、図２０から図２２に示すようにＭＰＵ２０及び電源部４０の露出面の面内方向において、電源部４０からＭＰＵ２０に向かう方向において、電源部４０の露出面の外端縁がＲＡＭ部５０の対向面の外端縁と位置合わせされて配置される点で第２及び第３実施形態と異なる。また、第４実施形態に係る半導体モジュール１は、支持基板１０が、ＲＡＭ部５０に重なる位置を切欠かれている点で、第２及び第３実施形態と異なる。そして、第４実施形態に係る半導体モジュール１は、放熱板９０をさらに備える点で、第２及び第３実施形態と異なる。本実施形態において、電源部４０は、ＭＰＵ２０に対向する側面に沿う方向で、ＲＡＭ部５０に重ならない部分を有する。電源部４０は、ＲＡＭ部５０に重ならない部分で支持基板１０に電気的に接続される。また図３で説明したように接続部分とＲＡＭ部５０は図示しないアンダーフィルで封止される。
支持基板１０は、図２０に示すように、四辺のそれぞれに切欠き１４を有する。支持基板１０は、例えば、ＲＡＭ部５０を内部に配置可能な切欠き１４を有する。本実施形態において、支持基板１０は、四辺のそれぞれから切欠けられた凹状の切欠き１４を有する。
放熱板９０は、ＲＡＭ部５０の放熱面に隣接して配置される。放熱板９０は、例えば、ＲＡＭ部５０の放熱面とグリス（熱伝導材料）を介して隣接して配置される。本実施形態には、放熱板９０は、Ｌ字状に形成され、１片がＲＡＭ部５０の放熱面に沿って配置されるとともに、他片が厚さ方向Ｃに立ち上がるように配置される。放熱板９０は、他片の立ち上がり方向先端がヒートスプレッダ３０の側面にグリス（熱伝導材料）を介して接続される。
以上のような第４実施形態に係る半導体モジュール１及びその製造方法によれば、以下の効果を奏する。
（６） 半導体モジュール１は、ヒートスプレッダ３０と、ヒートスプレッダ３０の一面に隣接して配置される論理チップであって、ヒートスプレッダ３０に隣接する面とは逆の露出面に複数の論理チップ用電源端子２１及び複数の論理チップ用信号端子２２を有する論理チップと、論理チップの露出面の面内方向において論理チップに並設され、論理チップの露出面と同方向を向く露出面に複数の電源部４０用電源端子を有する電源部４０と、論理チップの露出面と電源部４０の露出面とに対向配置される対向面を有し、複数の論理チップ用信号端子２２の一部と複数の電源部４０用電源端子の少なくとも一部とに跨って配置される積層型ＲＡＭモジュールであるＲＡＭ部５０と、論理チップ及び電源部４０に電力を供給可能な電力供給回路１２を有し、論理チップ又は電源部４０の露出面に対向配置される支持基板１０と、ＲＡＭ部５０の放熱面に隣接配置される放熱板９０と、を備える。これにより、ＲＡＭ部５０の放熱効率をより向上することができる。
以上、本発明の半導体モジュール、半導体部材及びその製造方法の好ましい各実施形態につき説明したが、本発明は、上述の実施形態に制限されるものではなく、適宜変更が可能である。
例えば、上記実施形態において、放熱ボール６０は、放熱ビア１１と接続される位置以外の表面を露出するとされたが、これに制限されない。放熱ボール６０は、例えば、グラウンドに接続されるようにしてもよい。
また、演算装置はＭＰＵ２０に限定されず、広く論理チップ全般に適用されても良く、メモリはＤＲＡＭに限定されず、広く不揮発性ＲＡＭ（例えばＭＲＡＭ、ＲｅＲＡＭ、ＦｅＲＡＭ等）を含むＲＡＭ（Random Access Memory）全般に適用されても良い。
１ 半導体モジュール
１０ 支持基板
１１ 放熱ビア
１２ 電力供給回路
１３ 凹部
２０ ＭＰＵ
２１ 論理チップ用電源端子
２２ 論理チップ用信号端子
３０ ヒートスプレッダ
４０ 電源部
４１ 電源部用電源端子
４２ バイパスコンデンサ
５０ ＲＡＭ部
６０ 放熱ボール
７０ はんだボール
７１ はんだバンプ
８０ Ｃｕピラー
８１ Ｃｕコアボール
８２ 電源ボール
９０ 放熱板
１００ 半導体部材
Ｃ 厚さ方向

Claims (6)

  1. 半導体モジュールであって、
    ヒートスプレッダと、
    前記ヒートスプレッダの一面に隣接して配置される論理チップであって、前記ヒートスプレッダに隣接する面とは逆の露出面に複数の論理チップ用電源端子及び複数の論理チップ用信号端子を有する論理チップと、
    前記論理チップの露出面の面内方向において前記論理チップに並設され、前記論理チップの露出面と同方向を向く露出面に複数の電源部用電源端子を有する電源部と、
    前記論理チップの露出面と前記電源部の露出面とに対向配置される対向面を有し、複数の前記論理チップ用信号端子の一部と複数の前記電源部用電源端子の一部とに跨って配置されるＲＡＭモジュールであるＲＡＭ部と、
    前記論理チップ及び前記電源部に電力を供給可能な電力供給回路を有し、前記論理チップ又は前記電源部の露出面に対向配置される支持基板と、
    前記ＲＡＭ部の放熱面に隣接配置される放熱板と、
    を備え、
    前記放熱板は、前記ＲＡＭ部の前記放熱面に沿う一片と、前記一片から前記半導体モジュールの厚さ方向に立ち上がるように延在する他片とによりＬ字状に形成されており、
    前記放熱板の前記他片における前記一片側と反対側の端部は、前記ヒートスプレッダの側面に熱伝導材を介して接続されている、
    半導体モジュール。
  2. 半導体モジュールであって、
    ヒートスプレッダと、
    前記ヒートスプレッダの一面に隣接して配置される論理チップであって、前記ヒートスプレッダに隣接する面とは逆の露出面に複数の論理チップ用電源端子及び複数の論理チップ用信号端子を有する論理チップと、
    前記論理チップの露出面の面内方向において前記論理チップに並設され、前記論理チップの露出面と同方向を向く露出面に複数の電源部用電源端子を有する電源部と、
    前記論理チップの露出面と前記電源部の露出面とに対向配置される対向面を有し、複数の前記論理チップ用信号端子の一部と複数の前記電源部用電源端子の一部とに跨って配置されるＲＡＭモジュールであるＲＡＭ部と、
    前記論理チップ及び前記電源部に電力を供給可能な電力供給回路を有し、前記ＲＡＭ部の対向面とは逆の放熱面に一主面を隣接配置される支持基板と、
    を備え、
    前記支持基板は、前記論理チップ用電源端子の少なくとも一部と、前記電源部用電源端子の他部とに電気的に前記電力供給回路を用いて接続されるととともに、前記ＲＡＭ部と重なる位置において、前記ＲＡＭ部の放熱面に接触して厚さ方向に貫通する放熱ビアを有し、
    前記ＲＡＭ部は、複数の前記電源部用電源端子の一部を介して前記電源部から電力を受け、複数の前記論理チップ用電源端子の一部を介して前記論理チップにインタフェース用電力を供給し、
    前記電源部は、露出面と反対側の面に、複数の前記電源部用電源端子の一部に接続されたバイパスコンデンサを有し、
    前記ＲＡＭ部は、前記バイパスコンデンサに接続された前記電源部用電源端子の一部を介して、前記電源部から電力を受ける、
    半導体モジュール。
  3. 前記電源部は、前記ヒートスプレッダにおける前記論理チップの配置面と同じ面に配置される請求項２に記載の半導体モジュール。
  4. 前記支持基板は、前記一主面のうち前記ＲＡＭ部に重なる位置に、厚さ方向に凹む凹部を有する請求項２又は３に記載の半導体モジュール。
  5. 半導体モジュールの製造部品として用いられる半導体部材であって、
    ヒートスプレッダと、
    前記ヒートスプレッダの一面に隣接して配置される論理チップであって、前記ヒートスプレッダに隣接する面とは逆の露出面に複数の論理チップ用電源端子及び複数の論理チップ用信号端子を有する論理チップと、
    前記ヒートスプレッダにおける前記論理チップの配置面と同じ面に配置される電源部であって、前記ヒートスプレッダに隣接する面とは逆の露出面に複数の電源部用電源端子を有する電源部と、
    前記論理チップの露出面と前記電源部の露出面とに対向配置される対向面を有し、複数の前記論理チップ用信号端子の一部と複数の前記電源部用電源端子の一部とに跨って配置されるＲＡＭモジュールであるＲＡＭ部と、
    前記ＲＡＭ部の放熱面に隣接配置される放熱板と、
    を備え、
    前記放熱板は、前記ＲＡＭ部の前記放熱面に沿う一片と、前記一片から前記半導体モジュールの厚さ方向に立ち上がるように延在する他片とによりＬ字状に形成されており、
    前記放熱板の前記他片における前記一片側と反対側の端部は、前記ヒートスプレッダの側面に熱伝導材を介して接続されており、
    複数の前記論理チップ用電源端子の少なくとも一部と、複数の前記電源部用電源端子の他部とは、他のモジュールに接続可能に露出する半導体部材。
  6. 前記放熱ビアの一端に接続されるとともに、前記支持基板の前記ＲＡＭ部と対向する面とは逆の面側に配置される放熱ボールをさらに備える請求項２から４のいずれか一項に記載の半導体モジュール。
JP2020569246A 2019-01-30 2019-01-30 半導体モジュール、半導体部材、及びその製造方法 Active JP7210051B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2019/003243 WO2020157877A1 (ja) 2019-01-30 2019-01-30 半導体モジュール、半導体部材、及びその製造方法

Publications (2)

Publication Number Publication Date
JPWO2020157877A1 JPWO2020157877A1 (ja) 2021-12-02
JP7210051B2 true JP7210051B2 (ja) 2023-01-23

Family

ID=71841289

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020569246A Active JP7210051B2 (ja) 2019-01-30 2019-01-30 半導体モジュール、半導体部材、及びその製造方法

Country Status (4)

Country Link
US (1) US11881248B2 (ja)
JP (1) JP7210051B2 (ja)
CN (1) CN113474887A (ja)
WO (1) WO2020157877A1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7120309B2 (ja) * 2018-07-10 2022-08-17 株式会社アイシン 回路モジュール及び電源チップモジュール
US11823980B2 (en) * 2021-07-29 2023-11-21 Taiwan Semiconductor Manufacturing Company, Ltd. Package structure and manufacturing method thereof
CN118216000A (zh) * 2021-11-12 2024-06-18 超极存储器股份有限公司 模块及其制造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001156248A (ja) 1999-11-30 2001-06-08 Seiko Epson Corp 半導体装置
US20150255411A1 (en) 2014-03-05 2015-09-10 Omkar G. Karhade Die-to-die bonding and associated package configurations
JP2015530757A (ja) 2012-09-27 2015-10-15 インテル・コーポレーション パッケージ基板にダイを含むスタックダイパッケージ

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6369444B1 (en) * 1998-05-19 2002-04-09 Agere Systems Guardian Corp. Packaging silicon on silicon multichip modules
US6265771B1 (en) * 1999-01-27 2001-07-24 International Business Machines Corporation Dual chip with heat sink
JP2003324183A (ja) * 2002-05-07 2003-11-14 Mitsubishi Electric Corp 半導体装置
US7235880B2 (en) * 2004-09-01 2007-06-26 Intel Corporation IC package with power and signal lines on opposing sides
US7592202B2 (en) * 2006-03-31 2009-09-22 Intel Corporation Embedding device in substrate cavity
JP6221392B2 (ja) * 2013-06-19 2017-11-01 富士通株式会社 パッケージ実装構造
KR20150058940A (ko) * 2013-11-21 2015-05-29 삼성전자주식회사 히트 스프레더를 갖는 반도체 패키지
JP6277851B2 (ja) 2014-05-08 2018-02-14 富士通株式会社 光モジュール
WO2016046987A1 (ja) * 2014-09-26 2016-03-31 ルネサスエレクトロニクス株式会社 電子装置および半導体装置
KR102254104B1 (ko) * 2014-09-29 2021-05-20 삼성전자주식회사 반도체 패키지
US10032722B2 (en) * 2016-05-31 2018-07-24 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor package structure having am antenna pattern and manufacturing method thereof
JP2018026484A (ja) * 2016-08-12 2018-02-15 富士通株式会社 パッケージ方法及びパッケージ構造
US10109616B2 (en) 2016-12-22 2018-10-23 Intel Corporation High bandwidth, low profile multi-die package
KR102679465B1 (ko) * 2016-12-29 2024-06-27 인텔 코포레이션 시스템 인 패키지 장치를 위해 구리 필러와 연결된 베어 다이 스마트 브리지
US11348909B2 (en) * 2018-09-28 2022-05-31 Intel Corporation Multi-die packages with efficient memory storage

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001156248A (ja) 1999-11-30 2001-06-08 Seiko Epson Corp 半導体装置
JP2015530757A (ja) 2012-09-27 2015-10-15 インテル・コーポレーション パッケージ基板にダイを含むスタックダイパッケージ
US20150255411A1 (en) 2014-03-05 2015-09-10 Omkar G. Karhade Die-to-die bonding and associated package configurations

Also Published As

Publication number Publication date
CN113474887A (zh) 2021-10-01
WO2020157877A1 (ja) 2020-08-06
US20220139439A1 (en) 2022-05-05
JPWO2020157877A1 (ja) 2021-12-02
US11881248B2 (en) 2024-01-23

Similar Documents

Publication Publication Date Title
US11410970B2 (en) Semiconductor module
TWI672772B (zh) 包含內插器的半導體封裝
KR101721781B1 (ko) 패키지 기판에 다이를 포함하는 적층된 다이 패키지
JP7210051B2 (ja) 半導体モジュール、半導体部材、及びその製造方法
US20200219860A1 (en) Semiconductor package
JP6704165B1 (ja) 半導体モジュール、ｄｉｍｍモジュール、及びそれらの製造方法
TW201448167A (zh) 可重組的層疊封裝
US8587111B2 (en) Multi-chip package with thermal frame and method of assembling
US20200357746A1 (en) Semiconductor module
JP7210066B2 (ja) 半導体モジュール、その製造方法、及び半導体モジュールの実装体
JP7222564B2 (ja) 半導体モジュール及びその製造方法
WO2023084737A1 (ja) モジュール及びその製造方法
JP6993023B2 (ja) 半導体モジュール
JP7513301B2 (ja) メモリユニット、半導体モジュール、ｄｉｍｍモジュール、及びそれらの製造方法
WO2024082536A1 (zh) 一种封装结构

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210728

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220705

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220804

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20221213

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20221228

R150 Certificate of patent or registration of utility model

Ref document number: 7210051

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150