KR20120132530A - 멀티칩 모듈, 프린트 배선 기판 유닛, 멀티칩 모듈의 제조 방법 및 프린트 배선 기판 유닛의 제조 방법 - Google Patents

멀티칩 모듈, 프린트 배선 기판 유닛, 멀티칩 모듈의 제조 방법 및 프린트 배선 기판 유닛의 제조 방법 Download PDF

Info

Publication number
KR20120132530A
KR20120132530A KR1020127025285A KR20127025285A KR20120132530A KR 20120132530 A KR20120132530 A KR 20120132530A KR 1020127025285 A KR1020127025285 A KR 1020127025285A KR 20127025285 A KR20127025285 A KR 20127025285A KR 20120132530 A KR20120132530 A KR 20120132530A
Authority
KR
South Korea
Prior art keywords
package substrate
multichip module
external terminal
arithmetic
cpu
Prior art date
Application number
KR1020127025285A
Other languages
English (en)
Inventor
겐지 후쿠조노
Original Assignee
후지쯔 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 후지쯔 가부시끼가이샤 filed Critical 후지쯔 가부시끼가이샤
Publication of KR20120132530A publication Critical patent/KR20120132530A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/40—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs
    • H01L23/4006—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs with bolts or screws
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/11—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H05K1/0209—External configuration of printed circuit board adapted for heat dissipation, e.g. lay-out of conductors, coatings
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H05K1/021—Components thermally connected to metal substrates or heat-sinks by insert mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/40—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs
    • H01L23/4006—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs with bolts or screws
    • H01L2023/4037—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs with bolts or screws characterised by thermal path or place of attachment of heatsink
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/40—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs
    • H01L23/4006—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs with bolts or screws
    • H01L2023/4037—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs with bolts or screws characterised by thermal path or place of attachment of heatsink
    • H01L2023/4062—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs with bolts or screws characterised by thermal path or place of attachment of heatsink heatsink to or through board or cabinet
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/0557—Disposition the external layer being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/171—Disposition
    • H01L2224/1718—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/17181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06589—Thermal management, e.g. cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/141—One or more single auxiliary printed circuits mounted on a main printed circuit, e.g. modules, adapters
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/09054—Raised area or protrusion of metal substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0058—Laminating printed circuit boards onto other substrates, e.g. metallic substrates
    • H05K3/0061—Laminating printed circuit boards onto other substrates, e.g. metallic substrates onto a metallic substrate, e.g. a heat sink
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49139—Assembling to base an electrical component, e.g., capacitor, etc. by inserting component lead or terminal into base aperture

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Abstract

멀티칩 모듈은, 연산 처리를 실행하는 반도체 소자인 연산 소자와, 연산 소자에 대향하여 접속되며, 데이터를 기억 유지하는 반도체 소자인 기억 소자를 갖는다. 그리고, 멀티칩 모듈은, 연산 소자를 탑재하며, 연산 소자가 탑재되는 면에, 다른 부품과 접속하는 외부 단자를 갖는 패키지 기판을 갖는다. 또한, 멀티칩 모듈은, 패키지 기판에 있어서의 외부 단자를 갖는 면과는 반대측의 면에, 연산 소자의 외주부로부터 중심부측의 정해진 위치까지 망라하도록 배치된 보강 부품을 갖는다.

Description

멀티칩 모듈, 프린트 배선 기판 유닛, 멀티칩 모듈의 제조 방법 및 프린트 배선 기판 유닛의 제조 방법{MULTICHIP MODULE, PRINTED WIRING BOARD UNIT, METHOD FOR MANUFACTURING MULTICHIP MODULE, AND METHOD FOR MANUFACTURING PRINTED WIRING BOARD UNIT}
본 발명은, 멀티칩 모듈, 프린트 배선 기판 유닛, 멀티칩 모듈의 제조 방법 및 프린트 배선 기판 유닛의 제조 방법에 관한 것이다.
최근, CPU(Central Processing Unit) 등의 연산 소자는, 미세화 및 매니코어화가 진행되어, 대형화되고 있다. 그리고, 이러한 연산 소자를 실장하는 패키지 기판에서는, 미세 배선 기술이 진행되고 있다. 또한, 메모리 등의 기능을 집약시키는 것을 목적으로 하여 SiP(System In Package)의 이용도 활발해져, 복수의 부품을 하나의 패키지로 하는 것이 요구되고 있다. 이 결과, 패키지 기판의 실장 기술 등에서는, 한층 더 고밀도가 진행되고 있다.
현재에서는, 실리콘에 관통 비어를 마련하여 3차원 실장된 부품이 이용되고 있으며, 복수 부품, 고밀도, 다단자 접합 등이 실현되어 있다. 예컨대, 도 14에 나타내는 바와 같이, 패키지 기판(1)과 CPU(2)와 적층 메모리(3)와 관통 전극(4)과 BGA(Ball Grid Array)(5)를 갖는 멀티칩 모듈이 개시되어 있다. 도 14는 부품을 3차원 실장한 패키지 기판을 갖는 멀티칩 모듈의 예를 나타내는 도면이다.
도 14에 나타내는 바와 같이, 코어층을 갖는 패키지 기판(1)에는, 플립칩 접합으로 접합된 CPU(2)가 실장된다. 또한, 패키지 기판(1)에는, CPU(2)와는 반대측에, 바꾸어 말하면, 패키지 바닥면에 BGA(5)가 실장된다. 그리고, CPU(2)에는, 패키지 기판(1)과는 반대측에, 바꾸어 말하면, CPU(2)의 배면에, 관통 전극(4)으로 접합된 적층 메모리(3)가 실장된다. 즉, CPU(2)와 적층 메모리(3)는, CPU(2)를 관통하는 전극과 접속되는 패키지 기판(1)을 개재하여 접속된다.
이러한 3차원 실장된 멀티칩 모듈은, 멀티코어 등의 대형 CPU와 고밀도 대용량 메모리를 접합하는 등, 접속 단자를 다수 필요로 하는 경우에 유용하다. 그런데, 도 14와 같이, CPU(2)에 관통 전극(4)을 마련하여 이면에 적층 메모리(3)를 실장하면, CPU(2)의 배면이 적층 메모리(3)로 덮여져 버리기 때문에, 적층 메모리(3)를 개재하여, CPU(2)로부터 발생한 열을 내보낼 필요가 있어, 냉각 효율이 나쁘다.
그리고, 냉각 효율을 향상시키는 3차원 실장예로서는, 도 15에 나타내는 바와 같은, 패키지 기판(1)과 CPU(2)와 적층 메모리(3)와 관통 전극(4)과 외부 단자(6)와 와이어(7)를 갖는 멀티칩 모듈이 개시되어 있다. 도 15는 냉각 효율을 향상시킨 멀티칩 모듈의 예를 나타내는 도면이다. 도 15에 나타내는 바와 같이, CPU(2)와 적층 메모리(3)는, 코어층을 갖는 패키지 기판(1)을 사이에 두고 대향하도록, 관통 전극(4)으로 접합된다. 또한, 패키지 표면의 외부 단자(6)는, 와이어(7)를 개재하여 CPU(2)와 접속된다. 이러한 도 15에 나타내는 멀티칩 모듈은, CPU(2)의 배면에 적층 메모리(3)를 갖고 있지 않기 때문에, CPU(2)의 열이 적층 메모리(3)에 영향을 주는 경우도 적고, 적층 메모리(3)의 열이 CPU(2)에 주는 영향도 적다. 따라서, 도 15에 나타내는 멀티칩 모듈은, 도 14와 비교하여, 냉각 효율이 좋다.
특허문헌 1: 일본 특허 공개 평성09-321184호 공보 특허문헌 2: 일본 특허 공개 제2001-308258호 공보
그러나, 도 15에 나타낸 종래 기술에 따른 멀티칩 모듈에서는, 패키지 기판으로서 박형의 고밀도 기판을 이용할 필요가 있기 때문에, 평탄도를 유지하는 것이 어렵다고 하는 과제가 있었다.
구체적으로는, 도 15에 나타낸 멀티칩 모듈에서는, CPU(2)와 적층 메모리(3) 사이의 거리가 멀어지지 않도록 관통 전극(4)을 협소 피치로 제작할 수 있는 고밀도의 패키지 기판이 필요하게 된다. 그런데, 일반적으로, 고밀도의 패키지 기판은 코어층을 가지고 있다. 따라서, 코어층을 갖는 고밀도의 패키지 기판에 대하여, 코어층을 관통시킬 필요가 있는 관통 전극(4)을 협소 피치로 설치하는 것을 간단하게 할 수 없다. 이 때문에, 도 15에 나타낸 멀티칩 모듈을 형성하기 위해서는, 코어를 갖지 않는 박형의 고밀도의 패키지 기판이 필요하게 된다. 그리고, 코어층을 갖지 않는 박형의 고밀도의 패키지 기판을 이용하여, 도 15를 실장한 경우, 기판이 얇기 때문에 외부로부터의 압력의 영향을 받기 쉬워, 기판이 변형되어 버려, 기판의 평탄도를 유지할 수 없다. 즉, 도 15와 같은 멀티칩 모듈은, 실장성이 나쁘며, 유효한 것이라고는 할 수 없다.
한편, 도 14에 나타낸 멀티칩 모듈은, 도 15에 비해서 두꺼운 패키지 기판을 이용할 수 있기 때문에, 기판의 평탄도를 유지하기 쉽지만, 전술한 바와 같이 냉각 효율이 나쁘다. 즉, 도 14에 나타낸 멀티칩 모듈에서는, 코어를 갖는 두꺼운 기판을 이용하기 때문에, 기판의 평탄도를 유지하기 쉬워지지만 냉각 효율이 나쁘고, 도 15에 나타낸 멀티칩 모듈에서는, 냉각 효율이 좋지만 평탄도를 유지할 수 없다.
본 발명은, 전술한 내용을 감안하여 이루어진 것으로서, 기판의 평탄도를 유지하는 것이 가능하며, 냉각 효율이 좋은 멀티칩 모듈, 프린트 배선 기판 유닛, 멀티칩 모듈의 제조 방법 및 프린트 배선 기판 유닛의 제조 방법을 제공하는 것을 목적으로 한다.
전술한 과제를 해결하고, 목적을 달성하기 위해, 본 발명은, 연산 처리를 실행하는 반도체 소자인 연산 소자와, 상기 연산 소자에 대향하여 접속되며, 데이터를 기억 유지하는 반도체 소자인 기억 소자와, 상기 연산 소자를 탑재하며, 상기 연산 소자가 탑재되는 면에, 다른 부품과 접속하는 외부 단자를 갖는 패키지 기판과, 상기 패키지 기판에서의 상기 외부 단자를 갖는 면과는 반대측의 면에, 상기 연산 소자의 외주부로부터 중심부측의 정해진 위치까지 망라하도록 배치된 보강 부품을 갖는다.
본 발명에 따른 멀티칩 모듈, 프린트 배선 기판 유닛, 멀티칩 모듈의 제조 방법 및 프린트 배선 기판 유닛의 제조 방법은, 기판의 평탄도를 유지하는 것이 가능하며, 냉각 효율이 좋다고 하는 효과를 나타낸다.
도 1은 실시예 1에 따른 멀티칩 모듈을 측방에서 본 단면도이다.
도 2는 실시예 1에 따른 멀티칩 모듈을 위쪽에서 본 단면도이다.
도 3은 실시예 1에 따른 멀티칩 모듈을 바닥쪽에서 본 단면도이다.
도 4는 CPU와 적층 메모리가 대향하여 직접 접속되는 멀티칩 모듈을 측방에서 본 단면도이다.
도 5a는 제조 도중의 멀티칩 모듈을 측방에서 본 단면도이다.
도 5b는 제조 도중의 멀티칩 모듈을 측방에서 본 단면도이다.
도 5c는 제조 도중의 멀티칩 모듈을 측방에서 본 단면도이다.
도 5d는 제조 도중의 멀티칩 모듈을 측방에서 본 단면도이다.
도 5e는 제조 도중의 멀티칩 모듈을 측방에서 본 단면도이다.
도 5f는 제조 도중의 멀티칩 모듈을 측방에서 본 단면도이다.
도 6은 실시예 1에서 설명한 멀티칩 모듈을 갖는 프린트 배선 기판 유닛의 냉각 구조의 예를 나타내는 도면이다.
도 7은 실시예 1에서 설명한 멀티칩 모듈을 갖는 프린트 배선 기판 유닛의 냉각 구조의 예를 나타내는 도면이다.
도 8은 실시예 1에서 설명한 멀티칩 모듈을 갖는 프린트 배선 기판 유닛의 냉각 구조의 예를 나타내는 도면이다.
도 9는 실시예 1에서 설명한 멀티칩 모듈을 갖는 프린트 배선 기판 유닛의 냉각 구조의 예를 나타내는 도면이다.
도 10은 실시예 1에서 설명한 멀티칩 모듈을 갖는 프린트 배선 기판 유닛의 냉각 구조의 예를 나타내는 도면이다.
도 11은 실험에 이용하는 멀티칩 모듈의 구성을 나타내는 도면이다.
도 12는 패키지 기판의 휘어진 상태의 실험 결과의 예를 나타내는 도면이다.
도 13은 CPU의 중심 부분에만 스티프너를 실장한 멀티칩 모듈을 측방에서 본 단면도이다.
도 14는 부품을 3차원 실장한 패키지 기판을 갖는 멀티칩 모듈의 예를 나타내는 도면이다.
도 15는 냉각 효율을 향상시킨 멀티칩 모듈의 예를 나타내는 도면이다.
이하에, 본 발명에 따른 멀티칩 모듈, 프린트 배선 기판 유닛, 멀티칩 모듈의 제조 방법 및 프린트 배선 기판 유닛의 제조 방법의 실시예를 도면에 기초하여 상세하게 설명한다. 또한, 이 실시예에 의해 본 발명이 한정되지는 않는다.
실시예 1
(측면도)
도 1은 실시예 1에 따른 멀티칩 모듈을 측방에서 본 단면도이다. 도 1에 나타내는 멀티칩 모듈은, 패키지 기판(10)과 CPU(11)와 적층 메모리(12)와 관통 전극(13)과 외부 단자(15)와 스티프너(20)를 가지고 형성된다.
패키지 기판(10)은, 코어를 갖지 않는 박형의 고밀도 기판이며, 연산 소자인 CPU(11)를 탑재하고, CPU(11)가 탑재되는 면에, 다른 부품과 접속하는 외부 단자(15)를 갖는다. 바꾸어 말하면, 패키지 기판(10)은, CPU(11)와 전기적으로 접속되며, CPU(11)가 접속되는 면에 외부 단자(15)를 갖는다. 또한, 패키지 기판(10)은, CPU(11)와 외부 단자(15)를 접속하는 와이어(16)를 내부에 가지고 있다.
CPU(11)는, 연산 처리를 실행하는 반도체 소자이다. CPU(11)는, 중심부 부근에서, 패키지 기판(10)을 사이에 두도록, 패키지 기판(10)을 관통하는 관통 전극(13)을 개재하여 적층 메모리(12)와 전기적으로 접속된다. 이 CPU(11)는, 패키지 기판(10)이 외부 단자(15)를 갖는 면에 접속된다. 또한, CPU(11)와 패키지 기판(10) 사이에는, 시일 수지인 언더필제(30)가 삽입된다. 또한, CPU(11)는, 패키지 기판(10)이 갖는 외부 단자(15)와 와이어(16)로 접속된다.
적층 메모리(12)는, CPU(11)의 중심부에서 CPU(11)에 대향하여 접속되며, 데이터를 기억 유지하는 반도체 소자이다. 적층 메모리(12)는, CPU(11)와의 사이에서 패키지 기판(10)을 사이에 두고, 패키지 기판(10)을 관통하는 관통 전극(13)을 개재하여 CPU(11)와 전기적으로 접속된다. 즉, 적층 메모리(12)는, 패키지 기판(10)이 외부 단자(15)를 갖는 면과는 반대측의 면에, 바꾸어 말하면, CPU(11)가 탑재되는 면과는 반대측의 면에, CPU(11)의 중심부에서 CPU(11)에 대향하여 전기적으로 접속된다.
관통 전극(13)은, 전자 부품인 반도체의 실장 기술의 하나이며, 패키지 기판(10) 내부를 수직으로 관통하는 전극이다. 관통 전극(13)은, 종래에서는 와이어?본딩으로 행해지고 있던 상하의 칩이나 소자끼리를 접속한다. 여기서, 관통 전극(13)은, 패키지 기판(10)에 협소 피치로 설치되고, 패키지 기판(10)을 관통하여, CPU(11)와 적층 메모리(12)를 전기적으로 접속한다.
외부 단자(15)는, CPU(11)와 다른 전자 부품 등을 전기적으로 접속하는 단자이고, 예컨대, 땜납 볼, 리드 선 혹은 전극 패드 등이다. 이 외부 단자(15)는, 패키지 기판(10)의 CPU(11)가 설치되는 면에 매립되는 등에 의해 형성된다.
스티프너(20)는, 패키지 기판(10)에서의 외부 단자(15)를 갖는 면과는 반대측의 면에, CPU(11)의 외주부로부터 중심부측의 정해진 위치까지 망라하도록 배치된 스테인리스강제나 구리제의 휘어짐을 방지하는 보강 부품이다. 이 스티프너(20)는, 패키지 기판(10)에 있어서 외부 단자(15)가 없는 측의 면, 즉, 적층 메모리(12)가 접속되는 면에, 내열성이 있는 에폭시 수지계 접착제 등으로 접착된다. 그리고, 스티프너(20)는, 패키지 기판(10)의 단부(엣지)로부터 적층 메모리(12) 부근까지의 면을 망라하도록 배치된다.
(평면도)
다음으로, 도 2를 이용하여, 도 1에 나타낸 멀티칩 모듈을 위에서 본 도면, 바꾸어 말하면, CPU(11)가 실장되는 측에서 본 도면을 설명한다. 도 2는 실시예 1에 따른 멀티칩 모듈을 위쪽에서 본 단면도이다.
도 2에 나타내는 바와 같이, 도 1에 나타낸 멀티칩 모듈을 위쪽에서 본 경우, 패키지 기판(10)의 표면에, CPU(11)와 외부 단자(15)가 형성된다. 또한, 외부 단자(15)의 수나 배치예는 어디까지나 예시이며, 이것으로 한정되지는 않는다. 또한, 적층 메모리(12)는, 멀티칩 모듈을 위쪽에서 본 경우에는, 자신과 대향하여 접속되는 CPU(11)가 있기 때문에 패키지 기판(10)의 표면에는 나타나지 않는다. 또한, 도 2는 적층 메모리(12)가 4개 있는 경우를 도시하고 있지만 이것으로 한정되지는 않는다.
(저면도)
다음으로, 도 3을 이용하여, 도 1에 나타낸 멀티칩 모듈을 밑에서 본 도면, 바꾸어 말하면, 적층 메모리(12)가 실장되는 측에서 본 도면을 설명한다. 도 3은 실시예 1에 따른 멀티칩 모듈을 바닥쪽에서 본 단면도이다.
도 3에 나타내는 바와 같이, 도 1에 나타낸 멀티칩 모듈을 바닥쪽에서 본 경우, 스티프너(20)가, 패키지 기판(10)의 상하 좌우의 전체 단부로부터, CPU(11)가 탑재되는 중심부의 정해진 위치까지를 덮도록 실장된다. 그리고, CPU(11)의 중심부에는, 적층 메모리(12)가 실장된다. 또한, 도 3은 도 2와 마찬가지로, 적층 메모리(12)가 4개 있는 경우를 도시하고 있지만 이것으로 한정되지는 않는다.
(실시예 1에 따른 효과)
실시예 1에 따르면, CPU(11)의 배면을 적층 메모리(12)로 덮을 필요가 없기 때문에, CPU(11)의 열이 적층 메모리(12)에 영향을 주는 경우도 적고, 적층 메모리(12)의 열이 CPU(11)에 주는 영향도 적다. 따라서, 이와 같이 형성된 멀티칩 모듈은, 냉각 효율이 좋다. 또한, 패키지 기판(10)의 저면에는 스티프너(20)가 설치되기 때문에, 코어를 갖지 않는 박형의 고밀도의 패키지 기판을 이용한 경우라도, 외부로부터의 압력에 의해 기판이 변형되는 것을 방지할 수 있다. 따라서, 이와 같이 형성된 멀티칩 모듈은, 평탄도를 유지하는 것이 가능하다.
또한, 실시예 1에 따르면, CPU(11)와 적층 메모리(12)의 근거리 접속과, CPU(11) 배면으로부터의 냉각, 및 박형 배선 기판이라도 휘어짐이 작고, CPU(11)에 가해지는 응력도 작은 패키지가 가능해져, 시험 등 외력이 가해지는 취급도 가능해진다.
실시예 2
그런데, 실시예 1에서는, CPU(11)와 적층 메모리(12)가 패키지 기판(10)을 관통시킨 관통 전극(13)으로 접속되는 예에 대해서 설명하였지만, 본원은 이것으로 한정되지 않는다. 예컨대, CPU(11)와 적층 메모리(12)가 패키지 기판(10)을 사이에 두는 일없이, 직접 전기적으로 접속되어도 좋다.
그래서, 실시예 2에서는, 도 4를 이용하여, CPU와 적층 메모리가 대향하여 직접 접속되는 멀티칩 모듈의 예를 설명한다. 도 4는 CPU와 적층 메모리가 대향하여 직접 접속되는 멀티칩 모듈을 측방에서 본 단면도이다.
도 4에 나타내는 멀티칩 모듈은, 실시예 1과 마찬가지로, 패키지 기판(10)과 CPU(11)와 적층 메모리(12)와 외부 단자(15)와 스티프너(20)를 가지고 형성된다. 구체적으로는, 패키지 기판(10)은, CPU(11)를 탑재하고, CPU(11)가 탑재되는 면에, 다른 부품과 접속되는 외부 단자(15)를 갖는다. 또한, 스티프너(20)에 대해서도, 실시예 1과 마찬가지로, 패키지 기판(10)이 외부 단자(15)를 갖는 면과는 반대측의 면에, CPU(11)의 외주부로부터 중심부측의 정해진 위치까지 망라하도록 배치된다.
그리고, 실시예 1과 다른 점으로서, 패키지 기판(10)은, CPU(11)와 적층 메모리(12)가 접속되는 위치, 바꾸어 말하면, CPU(11)의 중심부 주변이 도려 내어져 있어, 적층 메모리(12)를 실장할 수 있는 스페이스가 확보되어 있다. 즉, 실시예 1과 다른 점은, CPU(11)와 적층 메모리(12) 사이에, 패키지 기판(10)을 갖고 있지 않은 점이다. 이 때문에, CPU(11)와 적층 메모리(12)는, 관통 전극(13)을 이용하는 일없이, 접속 단자 등을 개재하여 전기적으로 직접 접속된다.
이와 같이 함으로써, CPU(11)와 적층 메모리(12)를 최단 거리로 접속할 수 있다. 또한, CPU(11)와 적층 메모리(12)를 최단 거리로 접속한 경우라도, CPU(11) 중 어느 하나의 면을 적층 메모리(12)로 덮을 필요가 없기 때문에, 냉각 효율이 좋다. 또한, 코어를 갖지 않는 박형의 고밀도의 패키지 기판을 이용할 수 있어, 평탄도를 유지하는 것이 가능하다. 또한, 관통 전극이 필요없는 배선 기판도 선택할 수 있어, 저비용화할 수 있다.
실시예 3
다음에, 도 5a?도 5f를 이용하여, 실시예 1에서 설명한 멀티칩 모듈의 제조공정을 설명한다. 또한, 여기서 설명하는 멀티칩 모듈의 제조 공정은, 정해진 제조 장치 혹은 수작업으로 행해지지만, 여기서는 제조 장치가 실시하는 예에 대해서 설명한다. 또한, 도 5a?도 5f는 제조 도중의 멀티칩 모듈을 측방에서 본 단면도이다.
도 5a에 나타내는 바와 같이, 제조 장치는, 일부분에 관통 전극(13)이 집중 배치된 박형의 고밀도의 패키지 기판(10)의 면 중 외부 단자(15)가 있는 측의 면에, 땜납 등을 이용하여, CPU(11)를 접합한다. 이때, CPU(11)와 외부 단자(15)가 패키지 기판(10) 내부의 와이어(16)에 의해 접속된다.
계속해서, 도 5b에 나타내는 바와 같이, 제조 장치는, CPU(11)를 실장한 패키지 기판(10)과 CPU(11)의 접합 부분에 언더필제(30)를 투입한다. 이 결과, 패키지 기판(10)과 CPU(11)의 접합이 강화되어 시일된다.
그리고, 도 5c에 나타내는 바와 같이, 제조 장치는, CPU(11)를 실장한 패키지 기판(10)이 외부 단자(15)를 갖는 면과는 반대측의 면에, CPU(11)의 외주부로부터 중심부측의 정해진 위치까지 망라하도록 스티프너(20)를 실장한다. 바꾸어 말하면, 제조 장치는, 패키지 기판(10)의 단부로부터 적층 메모리(12) 부근까지의 면을 망라하도록 스티프너(20)를 실장한다. 이때, 제조 장치는, 패키지 기판(10)의 면과 스티프너(20)를 내열성이 있는 에폭시 수지계 접착제 등으로 접착한다.
계속해서, 도 5d에 나타내는 바와 같이, 제조 장치는, 스티프너(20)를 실장한 패키지 기판(10)을 CPU(11)와의 사이에 끼우고 CPU(11)와 대향하도록, 땜납 등을 이용하여, 적층 메모리(12)를 접합한다. 구체적으로는, 제조 장치는, CPU(11)가 접속되는 관통 전극(13) 각각에 접속되도록, 적층 메모리(12)를 실장한다. 즉, 제조 장치는, 패키지 기판(10)을 관통하는 관통 전극(13)의 양단에, CPU(11)와 적층 메모리(12)가 접속되도록 실장한다.
그리고, 도 5e에 나타내는 바와 같이, 제조 장치는, CPU(11)와 스티프너(20)와 적층 메모리(12)를 실장한 패키지 기판(10)에 있어서의 외부 단자(15)에 정해진 BGA(14)를 실장한다. 그 후, 도 5f에 나타내는 바와 같이, 제조 장치는, 패키지 기판(10)에 실장한 BGA(14)와 머더보드(50)를 접속한다. 이 결과, 실시예 1에서 설명한 멀티칩 모듈을 제조할 수 있으며, 그 멀티칩 모듈을 갖는 프린트 배선 기판 유닛을 제조할 수 있다.
실시예 4
다음으로, 도 6?도 10을 이용하여, 실시예 1에서 설명한 멀티칩 모듈을 머더보드에 접속한 상태로, 효율적으로 냉각할 수 있는 냉각 구조를 설명한다. 도 6?도 10은 실시예 1에서 설명한 멀티칩 모듈을 갖는 프린트 배선 기판 유닛의 냉각 구조의 예를 나타내는 도면이다.
도 6에서는, 도 5f에 나타낸 프린트 배선 기판 유닛의 냉각 구조를 설명한다. 도 6에 나타내는 프린트 배선 기판 유닛(200)은, 도 5a?도 5f에 의해 생성되는 프린트 배선 기판 유닛과 동일하기 때문에, 여기서는 상세한 설명은 생략한다. 도 6에는, 프린트 배선 기판 유닛(200)에 히트 싱크를 실장하고, 히트 싱크를 개재하여 방열함으로써 냉각하는 구조를 도시하고 있다. 여기서는, 프린트 배선 기판 유닛(200)의 머더보드(50)와 히트 싱크(70)를 내열성이 있는 에폭시 수지계 접착제(80) 등으로 접착한다. 또한, 프린트 배선 기판 유닛(200)의 CPU(11)와 히트 싱크(70) 사이에는, 고열 전도성 시트(TIM)(60)가 실장된다. 이 결과, CPU(11)로부터 발생하는 열은, TIM(60)을 개재하여 히트 싱크(70)에 도달하고, 히트 싱크(70)를 개재하여 방열된다. 따라서, 효율적인 냉각을 실시할 수 있다.
다음에, 도 7에 나타내는 프린트 배선 기판 유닛(200)은, TIM(60), 히트 싱크(70) 등 도 6과 동일한 구성을 가지고 있지만, 도 6과는, 프린트 배선 기판 유닛(200)의 머더보드(50)와 히트 싱크(70)의 접속 방법이 다르다. 도 6의 경우, 프린트 배선 기판 유닛(200)의 머더보드(50)와 히트 싱크(70)를 에폭시 수지계 접착제(80) 등으로 접착하고 있었지만, 도 7에서는, 비스(90) 등을 이용하여 접속한다. 이 결과, 프린트 배선 기판 유닛(200)과 히트 싱크(70) 사이에 간극이 없어져, 보다 효율적인 냉각을 실시할 수 있다. 또한, 비스(90) 이외에도, 예컨대 나사 등의 접합 기구로 접합하여도 좋다.
도 8은, 도 7과 마찬가지로, 프린트 배선 기판 유닛(200)과 히트 싱크(71)를 비스(90)로 접속한 도면이다. 도 7과 다른 점은, 히트 싱크(71)는, 그 내부에 히트 파이프를 갖고 있는 점이다. 히트 싱크(71)는, 히트 파이프 내에 대체 프론 등의 휘발성의 작업액을 봉입한다. 이 결과, 프린트 배선 기판 유닛(200)으로부터 발생한 열을 히트 파이프 내에서 냉각할 수 있기 때문에, 보다 효율적인 냉각을 실시할 수 있다. 또한, 히트 싱크(71)가 내부에 갖는 것은, 히트 파이프에 한정되지 않으며, 마이크로 채널이나 열 교환기 등이어도 좋다.
그리고, 도 9는 도 8과 동일한 히트 싱크(71)를 프린트 배선 기판 유닛(200)에 접합한 경우의 예이지만, 도 8과는, 도 8에 있어서 스티프너(20)가 실장되는 개소에도 히트 싱크(72)를 실장하여, 스프링(100)에 의한 스프링 하중에 의해 접합하는 점이 다르다. 스티프너(20) 대신에 실장되는 히트 싱크(72)는, 스티프너(20)와 마찬가지로 휘어짐을 방지하는 보강 부품으로서도 기능하며, 패키지 기판(10)으로부터의 열을 방열하는 방열기로서도 기능한다. 또한, 도 9에서는, 스프링 하중에 의해 접합되기 때문에, 패키지 기판(10)의 외부 단자(15)와 접속되는 BGA(14) 대신에, 머더보드(50)와 커넥터에 의해 압접된다. 또한, 도 9는 도 8 등과 마찬가지로 스티프너(20)를 가지고 있어도 좋고, 그 경우, 도 9의 히트 싱크(72)는, 스티프너(20)를 덮도록 실장하면 좋다.
그런데, 도 6?도 9는 프린트 배선 기판 유닛(200)의 형태에 맞추어 히트 싱크를 생성한 경우의 예이다. 구체적으로는, 프린트 배선 기판 유닛(200)의 머더보드(50)에도, CPU(11)에도 접할 수 있도록, 볼록부를 갖는 히트 싱크를 생성한 경우의 예이다. 그런데, 이와 같이 히트 싱크 이외에도 효율적인 냉각을 실시할 수 있는 냉각 구조의 예를 나타낸다.
도 10에 나타내는 바와 같이, 히트 싱크(75)는, 머더보드(50)와는 접할 수 있지만, CPU(11)와는 접할 수 없다. 이 경우, CPU(11)와 히트 싱크(75)가 히트 스프레더(65)를 개재하여 접속된다. 또한, 냉각 효율을 높이기 위해서는, CPU(11)와 히트 스프레더(65) 사이에 TIM(60)을 마련하고, 히트 싱크(75)와 히트 스프레더(65) 사이에 TIM(60)을 마련하도록 한다. 이와 같이 함으로써, CPU(11) 등으로부터 발생한 열이 히트 스프레더(65) 및 히트 싱크(75)에 흐르기 쉬워져, 냉각 효율을 높일 수 있다.
실시예 5
다음으로, 도 11과 도 12를 이용하여, 스티프너(20)를 실장한 유용성에 대한 실험예를 설명한다. 도 11은 실험에 이용하는 멀티칩 모듈의 구성을 나타내는 도면이다. 도 11에 나타내는 바와 같이, 여기서는 일례로서, 패키지 기판의 외형이 40 ㎜, CPU 사이즈가 20 ㎜, 스티프너 미배치 영역을 L ㎜로서 설명한다. 또한, 스티프너의 두께는, 1 ㎜로 한다.
이 실험에서는, 스티프너의 위치를 바꾸어, 도 11의 멀티칩 모듈을 LSI로서 실장한 경우의 LSI 최대 주응력(㎫)의 변화에 의해 패키지 기판(10)이 어느 정도 휘어졌는 지를 실험하고, 그 결과를 도 12에 나타내었다. 도 12는 패키지 기판의 휘어진 상태의 실험 결과의 예를 나타내는 도면이다. 도 12에서는, 스티프너 미배치 영역[(1변의 길이)=L ㎜]을 횡축, 도 11의 멀티칩 모듈을 LSI로서 실장한 경우의 최대 주응력을 좌측 종축, 패키지 기판의 휘어짐(㎜/40 ㎜)을 우측 종축에 나타내었다.
도 12에 나타내는 바와 같이, 스티프너의 미배치 영역이 40 ㎜, 바꾸어 말하면, 스티프너를 실장하지 않는 경우, 패키지 기판이 0.5 ㎜ 휘어져 있는 것을 알 수 있다. 또한, 스티프너의 미배치 영역이 20 ㎜를 넘으면, LSI 최대 주응력이 급격히 증가하며, 패키지 기판의 휘어짐도 증가한다. 즉, CPU의 외주부보다 외측(패키지 기판의 단부측)만 스티프너를 실장한 경우에는, 패키지 기판의 휘어짐을 방지할 수 있다고는 하기 어렵다. 그런데, 스티프너의 미배치 영역이 20 ㎜보다 작아지면, 즉, CPU의 외주부로부터 중심부까지 스티프너를 실장한 경우에는, 패키지 기판의 휘어짐을 방지할 수 있는 것을 알 수 있다.
실시예 6
그런데, 지금까지 본 발명의 실시예에 대해서 설명하였지만, 본 발명은 전술한 실시예 이외에도, 여러가지 다른 형태로 실시되어도 좋다. 그래서, 이하에 다른 실시예를 설명한다.
(스티프너의 실장 위치)
본원이 개시하는 멀티칩 모듈의 스티프너는, 반드시 실시예 1이나 2와 같이 실장될 필요는 없다. 예컨대, 도 13에 나타내는 바와 같이, CPU의 중심측에만 스티프너를 실장하여도 좋다. 즉, CPU의 외주측으로부터 패키지 기판의 단부까지는 스티프너가 실장되지 않는다. 이와 같이 스티프너를 실장한 경우, 실시예 1이나 2에 비하여, 패키지 기판의 강도가 약하기 때문에 휘어짐을 방지할 수 있는 정도는 작다. 바꾸어 말하면, 실시예 1이나 2 쪽이 휘어짐을 강고하게 방지할 수 있다. 그러나, 도 13과 같이 스티프너를 실장한 경우라도, 종래에 비하면, 충분히 휘어짐을 방지할 수 있으며 냉각 효율도 좋다. 또한, 도 13은, CPU의 중심 부분에만 스티프너를 실장한 멀티칩 모듈을 측방에서 본 단면도이다.
(반도체 소자)
상기 실시예에서는, 연산 소자와 기억 소자를 대향하여 접속하는 예에 대해서 설명하였지만, 이것으로 한정되지 않는다. 개시된 기술은, 목적을 달성하기 위해, LSI(Large Scale Integration), 인터포저, 머더보드, 반도체 소자 일반, 패키지 기판 일반, 중계 기판 일반, 회로 기판 일반에 널리 적용 가능하다.
10 : 패키지 기판 11 : CPU
12 : 적층 메모리 13 : 관통 전극
14 : BGA 15 : 외부 단자
16 : 와이어 20 : 스티프너
30 : 언더필제 50 : 머더보드
60 : TIM 70, 71, 72, 75 : 히트 싱크
80 : 에폭시 수지계 접착제 90 : 비스
100 : 스프링 200 : 프린트 배선 기판 유닛

Claims (7)

  1. 연산 처리를 실행하는 반도체 소자인 연산 소자와,
    상기 연산 소자에 대향하여 접속되며, 데이터를 기억 유지하는 반도체 소자인 기억 소자와,
    상기 연산 소자를 탑재하며, 상기 연산 소자가 탑재되는 면에, 다른 부품과 접속되는 외부 단자를 갖는 패키지 기판과,
    상기 패키지 기판에서의 상기 외부 단자를 갖는 면과는 반대측의 면에, 상기 연산 소자의 외주부(外周部)로부터 중심부측의 정해진 위치까지 망라하도록 배치된 보강 부품
    을 갖는 것을 특징으로 하는 멀티칩 모듈.
  2. 제1항에 있어서, 상기 기억 소자는, 상기 연산 소자와의 사이에서 상기 패키지 기판을 끼우고, 상기 패키지 기판을 관통하는 관통 전극을 개재하여 상기 연산 소자와 접속되는 것을 특징으로 하는 멀티칩 모듈.
  3. 제1항에 있어서, 상기 기억 소자는, 상기 연산 소자와의 사이에서 상기 패키지 기판을 끼우지 않고, 상기 연산 소자와 직접 접속되는 것을 특징으로 하는 멀티칩 모듈.
  4. 제1항에 있어서, 상기 보강 부품은, 상기 연산 소자의 중심부의 정해진 위치로부터 상기 패키지 기판이 상기 외부 단자를 갖는 면과는 반대측의 면 전부를 망라하도록 배치된 것을 특징으로 하는 멀티칩 모듈.
  5. 연산 처리를 실행하는 반도체 소자인 연산 소자와,
    상기 연산 소자에 대향하여 접속되며, 데이터를 기억 유지하는 반도체 소자인 기억 소자와,
    상기 연산 소자를 탑재하며, 상기 연산 소자가 탑재되는 면에, 다른 부품과 접속되는 외부 단자를 갖는 패키지 기판과,
    상기 패키지 기판이 상기 외부 단자를 갖는 면과는 반대측의 면에, 상기 연산 소자의 외주부로부터 중심부측의 정해진 위치까지 망라하도록 배치된 보강 부품과,
    상기 패키지 기판이 갖는 외부 단자와 접속되는 전자 회로 기판과,
    상기 전자 회로 기판이 상기 패키지 기판과 접속되는 면과는 반대측의 면과 상기 연산 소자에 접합되는 방열 부품
    을 갖는 것을 특징으로 하는 프린트 배선 기판 유닛.
  6. 멀티칩 모듈을 제조하는 제조 장치가,
    다른 부품과 접속되는 외부 단자를 가지며, 일부분에 관통 전극이 집중 배치된 패키지 기판이 외부 단자를 갖는 면의 상기 관통 전극과 접속되도록, 연산 처리를 실행하는 반도체 소자인 연산 소자를 접합하는 단계와,
    상기 연산 소자와 상기 패키지 기판의 접합 부분에 시일제를 투입하는 단계와,
    상기 연산 소자가 접합된 면과는 반대측의 면에, 상기 패키지 기판에 접합된 연산 소자의 외주부로부터 중심부측의 정해진 위치까지 망라하도록 보강 부품을 접합하는 단계와,
    상기 연산 소자가 접합된 패키지 기판을 사이에 두도록 상기 연산 소자와 대향하며, 상기 패키지 기판의 보강 부품이 접합된 면의 상기 관통 전극과 접속되도록, 데이터를 기억 유지하는 반도체 소자인 기억 소자를 접합하는 단계
    를 포함한 것을 특징으로 하는 멀티칩 모듈의 제조 방법.
  7. 프린트 배선 기판 유닛을 제조하는 제조 장치가,
    다른 부품과 접속되는 외부 단자를 가지며, 일부분에 관통 전극이 집중 배치된 패키지 기판이 외부 단자를 갖는 면의 상기 관통 전극과 접속되도록, 연산 처리를 실행하는 반도체 소자인 연산 소자를 접합하는 단계와,
    상기 연산 소자와 상기 패키지 기판의 접합 부분에 시일제를 투입하는 단계와,
    상기 연산 소자가 접합된 면과는 반대측의 면에, 상기 패키지 기판에 접합된 연산 소자의 외주부로부터 중심부측의 정해진 위치까지 망라하도록 보강 부품을 접합하는 단계와,
    상기 연산 소자가 접합된 패키지 기판을 사이에 두도록 상기 연산 소자와 대향하며, 상기 패키지 기판의 보강 부품이 접합된 면의 상기 관통 전극과 접속되도록, 데이터를 기억 유지하는 반도체 소자인 기억 소자를 접합하는 단계와,
    상기 연산 소자와 기억 소자와 보강 부품이 접합된 패키지 기판의 외부 단자와 전자 회로 기판을 접합하는 단계와,
    상기 전자 회로 기판과 상기 연산 소자에 접하도록 방열 부품을 접합하는 단계
    를 포함한 것을 특징으로 하는 프린트 배선 기판 유닛의 제조 방법.
KR1020127025285A 2010-03-31 2010-03-31 멀티칩 모듈, 프린트 배선 기판 유닛, 멀티칩 모듈의 제조 방법 및 프린트 배선 기판 유닛의 제조 방법 KR20120132530A (ko)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2010/055947 WO2011121779A1 (ja) 2010-03-31 2010-03-31 マルチチップモジュール、プリント配線基板ユニット、マルチチップモジュールの製造方法およびプリント配線基板ユニットの製造方法

Publications (1)

Publication Number Publication Date
KR20120132530A true KR20120132530A (ko) 2012-12-05

Family

ID=44711565

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020127025285A KR20120132530A (ko) 2010-03-31 2010-03-31 멀티칩 모듈, 프린트 배선 기판 유닛, 멀티칩 모듈의 제조 방법 및 프린트 배선 기판 유닛의 제조 방법

Country Status (5)

Country Link
US (1) US20130021769A1 (ko)
EP (1) EP2555238A4 (ko)
JP (1) JPWO2011121779A1 (ko)
KR (1) KR20120132530A (ko)
WO (1) WO2011121779A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200081217A (ko) * 2018-12-26 2020-07-07 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 집적 회로 패키지 및 방법

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014027020A (ja) * 2012-07-24 2014-02-06 Toshiba Corp 回路基板、電子機器、および回路基板の製造方法
DE102013203932A1 (de) * 2013-03-07 2014-09-11 Continental Automotive Gmbh Elektronische, optoelektronische oder elektrische Anordnung
WO2016203927A1 (ja) * 2015-06-16 2016-12-22 ソニー株式会社 複合型半導体装置およびその製造方法
EP3358920B1 (en) * 2015-09-29 2021-04-28 Hitachi Automotive Systems, Ltd. Electronic control device, and manufacturing method for vehicle-mounted electronic control device
DE112016005508B4 (de) * 2015-12-03 2021-08-19 Mitsubishi Electric Corporation Halbleitereinrichtung
US10121766B2 (en) * 2016-06-30 2018-11-06 Micron Technology, Inc. Package-on-package semiconductor device assemblies including one or more windows and related methods and packages
WO2018125208A1 (en) * 2016-12-30 2018-07-05 Intel IP Corporation Contoured-on-heat-sink, wrapped printed wiring boards for system-in-package apparatus
EP3633720A1 (en) * 2018-10-05 2020-04-08 Aros Electronics AB Surface mounted heat buffer
CN114334869B (zh) * 2022-03-15 2022-05-24 合肥阿基米德电子科技有限公司 一种自动温度控制的igbt模块封装结构

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5287247A (en) * 1990-09-21 1994-02-15 Lsi Logic Corporation Computer system module assembly
JP3004931B2 (ja) 1996-03-28 2000-01-31 ホーヤ株式会社 半導体接続基板の製造方法、及びベアチップ搭載ボード
WO1998049646A2 (en) * 1997-05-01 1998-11-05 Motorola Inc. Dynamically reconfigurable assembly line for electronic products
JP2001308258A (ja) * 2000-04-26 2001-11-02 Sony Corp 半導体パッケージ及びその製造方法
JP2003115681A (ja) * 2001-10-04 2003-04-18 Denso Corp 電子部品の実装構造
JP2004288834A (ja) * 2003-03-20 2004-10-14 Fujitsu Ltd 電子部品の実装方法、実装構造及びパッケージ基板
JP4768314B2 (ja) * 2005-05-16 2011-09-07 株式会社東芝 半導体装置
JP5171726B2 (ja) * 2009-05-11 2013-03-27 ルネサスエレクトロニクス株式会社 半導体装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200081217A (ko) * 2018-12-26 2020-07-07 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 집적 회로 패키지 및 방법
US11538735B2 (en) 2018-12-26 2022-12-27 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming integrated circuit packages with mechanical braces

Also Published As

Publication number Publication date
EP2555238A4 (en) 2013-06-12
JPWO2011121779A1 (ja) 2013-07-04
WO2011121779A1 (ja) 2011-10-06
US20130021769A1 (en) 2013-01-24
EP2555238A1 (en) 2013-02-06

Similar Documents

Publication Publication Date Title
KR20120132530A (ko) 멀티칩 모듈, 프린트 배선 기판 유닛, 멀티칩 모듈의 제조 방법 및 프린트 배선 기판 유닛의 제조 방법
US10825776B2 (en) Semiconductor packages having semiconductor chips disposed in opening in shielding core plate
KR20220140688A (ko) 반도체 패키지
US20140197529A1 (en) Methods of fabricating package stack structure and method of mounting package stack structure on system board
US20050250252A1 (en) Low warpage flip chip package solution-channel heat spreader
JP2006522478A (ja) プロセッサ及びメモリパッケージアッセンブリを含む半導体マルチパッケージモジュール
KR20020079477A (ko) 다중소자모듈 형태의 반도체 장치
US7999371B1 (en) Heat spreader package and method
TW201351579A (zh) 高密度立體封裝
US10825774B2 (en) Semiconductor package
US9666506B2 (en) Heat spreader with wiring substrate for reduced thickness
US11244887B2 (en) Three-dimensional laminated integrated circuit
JP2008305838A (ja) 半導体装置及びその実装構造
KR102228461B1 (ko) 반도체 패키지 장치
US20140151891A1 (en) Semiconductor package
US8598701B2 (en) Semiconductor device
US20080006915A1 (en) Semiconductor package, method of production of same, printed circuit board, and electronic apparatus
JPWO2020157877A1 (ja) 半導体モジュール、半導体部材、及びその製造方法
US20210111093A1 (en) Heterogeneous Lid Seal Band for Structural Stability in Multiple Integrated Circuit (IC) Device Modules
TWI817399B (zh) 半導體封裝及其形成方法
US20050035444A1 (en) Multi-chip package device with heat sink and fabrication method thereof
CN112490223B (zh) 半导体装置
JP2007188930A (ja) 半導体装置及び半導体装置の製造方法
CN107123633B (zh) 封装结构
US20240006370A1 (en) Chip package with heat dissipation plate and manufacturing method thereof

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
J301 Trial decision

Free format text: TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20140916

Effective date: 20141029