DE102014109091A1 - Lösung zum Umgang mit Chipverformung beim 3D-Stapeln von Chip auf Chip - Google Patents

Lösung zum Umgang mit Chipverformung beim 3D-Stapeln von Chip auf Chip Download PDF

Info

Publication number
DE102014109091A1
DE102014109091A1 DE102014109091.8A DE102014109091A DE102014109091A1 DE 102014109091 A1 DE102014109091 A1 DE 102014109091A1 DE 102014109091 A DE102014109091 A DE 102014109091A DE 102014109091 A1 DE102014109091 A1 DE 102014109091A1
Authority
DE
Germany
Prior art keywords
contact plates
chip
integrated circuit
solder
spots
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE102014109091.8A
Other languages
English (en)
Inventor
Hualiang Shi
Shengquan E. Ou
Sairam Agraharam
Tyler N. OSBORN
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of DE102014109091A1 publication Critical patent/DE102014109091A1/de
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
    • H01L2224/0346—Plating
    • H01L2224/03462—Electroplating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/0347—Manufacturing methods using a lift-off mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05555—Shape in top view being circular or elliptic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/114—Manufacturing methods by blanket deposition of the material of the bump connector
    • H01L2224/1141—Manufacturing methods by blanket deposition of the material of the bump connector in liquid form
    • H01L2224/11428—Wave coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/118—Post-treatment of the bump connector
    • H01L2224/11848—Thermal treatments, e.g. annealing, controlled cooling
    • H01L2224/11849—Reflowing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/1401—Structure
    • H01L2224/1403—Bump connectors having different sizes, e.g. different diameters, heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/16148—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked the bump connector connecting to a bonding area protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06565—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices having the same size and there being no auxiliary carrier between the devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Abstract

Verfahren, das die Bildung eines Kontaktflecken-Arrays auf einem Leiterplattensubstrat umfasst, wobei das Kontaktflecken-Array eine erste Vielzahl von Kontaktflecken und eine zweite Vielzahl von Kontaktflecken umfasst, wobei ein zugänglicher Bereich jedes der Vielzahl von Kontaktflecken sich von einem zugänglichen Bereich jedes der zweiten Vielzahl von Kontaktflecken unterscheidet, und Aufbringung von Lötmaterial auf einen zugänglichen Bereich der Kontaktflecken. Vorrichtung, die ein Leiterplattensubstrat umfasst, das einen Körper mit nicht planarer Form und eine Fläche mit einer ersten Vielzahl von Kontaktflecken und einer zweiten Vielzahl von Kontaktflecken umfasst, wobei ein zugänglicher Bereich jedes der Vielzahl von Kontaktflecken sich von einem zugänglichen Bereich jedes der zweiten Vielzahl von Kontaktflecken unterscheidet.

Description

  • HINTERGRUND
  • Technisches Gebiet
  • Integrierte Schaltungspackung.
  • Beschreibung verwandter Technik
  • Im Bemühen, die Verbindungsgeschwindigkeit zu verbessern, den Energieverbrauch zu verringern und den Formfaktor von Gehäusen integrierter Schaltungen zu reduzieren, wurden dreidimensionale Gehäuse vorangetrieben, bei denen Chip auf Chip gestapelt wird.
  • Chip-auf-Chip-Stapel verringern den Aufwand, alle Technologien auf einem einzigen Chip unterzubringen. Stattdessen können mehrere Chips gestapelt werden. Solche Chips können eine unterschiedliche Fertigungstechnologie ermöglichen, die für eine bestimmte Art von Schaltkreis optimiert ist, z. B. Speicher, Logik, analog und Sensoren. Wide I/O-Speicher ist eine neue Technologie für dynamischen Direktzugriffspeicher (dynamic random access memory, DRAM), der einen Speicherchip gestapelt auf einem Mikroprozessorchip oder umgekehrt in Betracht zieht. Der JEDEC-Standard JESD229, „Wide I/O Single Data Rate", Dezember 2011, spezifiziert vier 128-Bit-Kanäle, die eine 512-Bit-Schnittstelle zum DRAM bereitstellen. Eine Schnittstelle zwischen den Chips umfasst in einer Ausführungsform Lötverbindungen.
  • In dreidimensionalen Packungen hängt der Prozessablauf der Montage von verschiedenen Variablen ab, z. B. Gehäusearchitektur (z. B. Chipgröße, Substratlayout usw.), Fertigungsmaterialien und -prozesse (z. B. Silizium, Back End Of Line(BEOL)-Metallisierung, Metallisierung der Chiprückseite, Nitridspannung), Montagematerialien und -prozesse sowie Kosten. Die Form/Topographie eines Chips während der Montage ist komplex. Je nach Prozessablaufvariablen kann die Chipform konkav, konvex, sattelförmig oder eine andere Form sein. Beim Bonding von Chip auf Chip kann die Form eines oder beider Chips den Kontakt zwischen den Chips beeinflussen und nicht kompatible Formen können zu kontaktlose Öffnungen, Verbindungen mit gestrecktem Lötmaterial und anderen Mängeln führen, die zu Verlust der Prozessausbeute und einer Verschlechterung der Zuverlässigkeit führen können.
  • KURZE BESCHREIBUNG DER ZEICHNUNGEN
  • 1 zeigt eine Querschnittseitenansicht eines Teils einer Baugruppe, die für die Verwendung in einem Computergerät geeignet ist.
  • 2 zeigt eine Draufsicht eines Teils eines Chips durch Linie 2-2 von 1.
  • 3 zeigt eine Seitenansicht eines Teils eines Chips, wie in 2 dargestellt.
  • 4 zeigt Lötmaterial auf einem Kontaktflecken.
  • 5 zeigt eine Draufsicht eines Teils eines Chips durch Linie 2-2 von 1.
  • 6 zeigt eine Seitenansicht der Struktur von 5 nach Einbringung des Lötmaterials.
  • 7 zeigt eine Querschnittseitenansicht eines Teils eines Chips mit dreidimensionalen Kontaktflecken gemäß einer anderen Ausführungsform.
  • 8 veranschaulicht ein Computergerät gemäß einer Implementierung.
  • AUSFÜHRLICHE BESCHREIBUNG
  • Im Bemühen, die Verbindungsgeschwindigkeit zu verbessern, den Energieverbrauch zu verringern und den Gehäuseformfaktor zu verringern, werden dreidimensionale Gehäuse mit Chip-auf-Chip-Stapeln als Ansätze für die Verringerung des Risikos von kontaktlosen Öffnungen und/oder Verbindungen mit gestrecktem Lötmaterial präsentiert.
  • 1 zeigt eine Querschnittseitenansicht eines Teils einer Baugruppe, die für die Verwendung in einem Computergerät (Computergerät 10) geeignet ist, einschließlich, aber nicht beschränkt auf, einen Desktop-Computer oder ein Handheld-Gerät (z. B. ein Tablet, ein Smartphone usw.). Baugruppe 100 beinhaltet Chip 110, der z. B. ein Prozessor mit einer Bauelelementschicht 120 und Metallisierung 130 ist. Chip 110 ist in dieser Ausführungsform mit Gehäuse 125 über z. B. Lötkugelverbindungen 135 mit einem Durchmesser in der Größenordnung von z. B. 100 Mikron und einer Teilung in der Größenordnung von 100 Mikron verbunden. Eine Oberfläche von Chip 110 (wie dargestellt) beinhaltet eine Metallisierungsschicht 140, die durch eine Reihe von Kontaktflecken 150 für eine Verbindung zu einem sekundären Bauelement abgeschlossen wird. Somit beinhaltet Chip 110 in einer Ausführungsform Through Silicon Vias (TSVs) für eine Verbindung zu einem zweiten Chip in einer Ausrichtung von Oberfläche zu Oberfläche. Der obenliegende Chip 110 ist in dieser Ausführungsform der zweite Chip 160. Der zweite Chip 160 ist z. B. ein Speicherchip (z. B. DRAM) einschließlich Bauelementschicht 165 und Metallisierungsschicht 170. Die Metallisierungsschicht 170 wird durch eine Reihe von Kontaktpunkten oder -flecken 175 oder eine Verbindung zu Kontaktpunkten oder -flecken 150 von Chip 110 abgeschlossen. Eine Verbindung zwischen Chip 110 und Chip 160 erfolgt in einer Ausführungsform über Lötverbindungen zwischen ausgerichteten Kontaktpunkten oder -flecken 150 (Chip 110) und Kontaktpunkten oder -flecken 175 (Chip 160). Die Verbindungen sind in 1 als gepunktete Linien dargestellt. 1 zeigt außerdem Gehäuse 125, das z. B. über Lötverbindungen 185 mit einer Leiterplatte 180 (z. B. einer Hauptplatine) verbunden ist. Repräsentativ entspricht die Konfiguration von Chip 110 und des zweiten Chips dem JEDEC-Standard JESD229 für die Implementierung von Wide I/O.
  • Wie oben angegeben, ist ein Problem des Stapelns von Chip auf Chip die Form eines ersten Chips (Chip 110) und eines zweiten Chips (Chip 160) und der Wunsch nach zuverlässigen Verbindungen zwischen den Chips. Wie in 1 veranschaulicht, kann, in einem Aspekt, aufgrund der Verarbeitung des einzelnen Chips jeder Chip eine nicht planare Form haben und zum Beispiel eine konkave, konvexe, sattelförmige oder andere Form in Bezug auf die planare Oberfläche haben. 1 zeigt Chip 110 mit einer allgemein konvexen Form und Chip 160 mit einer allgemein konkaven Form in Bezug auf eine planare Fläche (z. B. wird eine planare Fläche repräsentativ als Fläche einer Leiterplatte 180 veranschaulicht).
  • 2–4 veranschaulichen einen Ansatz zur Verbesserung der Verbindung von Chip zu Chip in einer dreidimensionalen Packung. 2 zeigt eine Draufsicht eines Teils eines Chips 110 durch Linie 2-2 von 1. Wie in 1 veranschaulicht, hat in dieser Ausführungsform Chip 110 eine allgemein konvexe Form, während Chip 160 eine allgemein konkave Form hat. Demgemäß sind in einer Ausführungsform Kontaktpunkte oder -flecken in oder auf einer Fläche von Chip 110 als Spalten (wie dargestellt) von Punkten oder Flecken unterschiedlicher Größe angeordnet. 2 veranschaulicht Kontaktpunkte oder -flecken 150A, 150B, 150C, 150D und 150E, die sich nach links und rechts in einer Reihe Richtung Kante 115 von Chip 110 erstrecken, wobei jede Zahlenangabe eine Spalte von Kontaktpunkten oder -flecken ähnlicher Größe darstellt. Wenn Chip 110 eine allgemein konvexe Form in Bezug auf eine planare Fläche hat, tendieren Kontaktpunkte oder -flecken, die näher an der Kante 115 von Chip 110 sind, dazu, von den Kontaktpunkten oder -flecken eines zweiten Chips weiter entfernt zu sein (z. B. Kontaktpunkte oder -flecken 175 von Chip 160, 1) als Kontaktpunkte oder -flecken, die weiter von der Kante 115 entfernt sind (z. B. näher am Zentrum von Chip 110). Somit haben in einer Ausführungsform Kontaktpunkte oder -flecken 150E einen größeren Durchmesser (und einen größeren zugänglichen Bereich) als Kontaktpunkte oder -flecken 150A–150D. Kontaktpunkte oder -flecken 150A sind mit dem geringsten Durchmesser (kleiner zugänglicher Bereich) veranschaulicht und der Durchmesser (zugänglicher Bereich) wird mit jeder Spalte an Kontaktpunkten oder -flecken (Punkte oder Flecken 150B–150E) größer, je näher Kante 115 liegt. Kontaktpunkte oder -flecken 150A–150E sind in dieser Ausführungsform als kreisförmig dargestellt. In anderen Ausführungsformen können Kontaktpunkte oder -flecken andere Formen haben, z. B., aber nicht beschränkt auf, rechteckige, quadratische und ovale Formen.
  • Kontaktpunkte oder -flecken 150A–150E können gemäß herkömmlichen Techniken gebildet werden. Repräsentativ können Kontaktpunkte durch Einbringung einer leitfähigen Keimschicht gebildet werden, wobei eine Maske auf der leitfähigen Keimschicht in Bereichen angeordnet wird, an denen keine Kontaktpunkte oder -flecken erwünscht sind, und ein Material wie Kupfer oder eine Kupferlegierung galvanisiert wird, um die Kontaktpunkte und -flecken zu bilden. Die Maske und das unerwünschte Keimmaterial können dann durch Ätzen entfernt werden. Gemäß dieser Methode können Öffnungen in der Maskierungsschicht die zugänglichen Bereiche der Kontaktpunkte oder -flecken bestimmen. Repräsentativ kann eine Maskierungsschicht eingebracht und so strukturiert werden, dass sie Öffnungen mit unterschiedlichem Durchmesser für Spalten von Kontakten hat, wie in 2 dargestellt (Kontaktpunkte oder -flecken 150A–150E). Alternativ kann jeder Kontaktpunkt oder -flecken 150A–150E aus einem ähnlichen Durchmesser (ähnlicher zugänglicher Bereich) gebildet werden und, nach Bildung der Kontaktpunkte oder -flecken, kann eine dielektrisches Material wie WPR, das von JSP Micro, Inc. aus Sunnyvale, Kalifornien, erworben werden kann, eingebracht werden, z. B. über eine strukturierte Maske, auf Teilen von einem der Kontaktpunkte oder -flecken, um den zugänglichen Bereich der Kontaktpunkte oder -flecken zu verringern.
  • 3 zeigt eine Seitenansicht des Teils von Chip 110 wie in 2 dargestellt, nach Einbringung von Lötmaterial auf den Kontaktpunkten oder -flecken. In einer Ausführungsform wird die Wellenlötablagerung verwendet, um Lötmaterial auf Kontaktpunkten oder -flecken 150A–150E aufzubringen. Wie in 4 angegeben, ist eine Höhe einer Menge (eines Volumens) von Lötmaterial, das nach der Wellenlötablagerung übertragen wird, proportional zum Durchmesser eines Kontaktpunkts oder -fleckens. Da Kontaktpunkte oder -flecken 150E einen größeren zugänglichen Bereich als Kontaktpunkte oder -flecken 150A–150D haben, ist eine Höhe h des Lötmaterials größer auf Kontaktpunkten oder -flecken 150E als auf anderen Kontaktpunkten oder -flecken 150A–150D, eine Höhe von Kontaktpunkten oder -flecken 150D ist größer als eine Höhe von Kontaktpunkten oder -flecken 150A–150C, eine Höhe von Kontaktpunkten oder -flecken 150C ist größer als eine Höhe von Kontaktpunkten oder -flecken 150A–150B und eine Höhe von Kontaktpunkten oder -flecken 150B ist größer als eine Höhe von Kontaktpunkten oder -flecken 150A.
  • 3 zeigt Lötmaterial 220A z. B. eines zinnbasierten Lötmaterials, das auf Kontaktpunkten oder -flecken 150A–150E eingebracht wurde. Speziell zeigt 3 Lötmaterial 220A auf Kontaktpunkten oder -flecken 150A, Lötmaterial 220B auf Kontaktpunkten oder -flecken 150B, Lötmaterial 220C auf Kontaktpunkten oder -flecken 150C, Lötmaterial 220D auf Kontaktpunkten oder -flecken 150D und Lötmaterial 220E auf Kontaktpunkten oder -flecken 150E. Wie veranschaulicht, ist die Menge Lötmaterial 220E auf Kontaktpunkten oder -flecken 150E größer als die Menge Lötmaterial auf Kontaktpunkten oder -flecken 150A–150D. Demgemäß ist eine Höhe h von Lötmaterial 220E größer als eine Höhe Lötmaterial auf Kontaktpunkten oder -flecken 150A–150D. Die größere Höhe tendiert dazu, die effektive Koplanarität/Ebenheit des Lötmaterials/der Flecken für einen konvexen Chip zu verringern, was Probleme vermindert, die mit der Chipverformung (z. B. kontaktlose Öffnungen) verbunden sind. Es ist selbstverständlich, dass für verschiedene Formen (z. B. konkav, konvex, sattelförmig) ein Durchmesser der Kontaktpunkte oder -flecken geändert werden kann. Wenn z. B. die Form eines Chips 110 konkav ist, könnten die Kontaktpunkten oder -flecken 150A einen größeren zugänglichen Bereich (z. B. größeren Durchmesser) als Kontaktpunkte oder -flecken 150E haben.
  • 5–6 beschreiben einen zweiten Ansatz zur Behebung potenzieller Problem, die mit nicht planaren Chips in dreidimensionalen Packungsanordnungen verbunden sind. 5 zeigt eine Draufsicht eines Teils eines Chips 110 durch Linie 2-2 von 1. Der Teil ist in der Nähe von Kante 115. Wie veranschaulicht, beinhaltet in dieser Ausführungsform Chip 110 eine Reihe von Kontaktpunkten oder -flecken 150A–150E. Dabei hat Chip 110 eine konvexe Form und Chip 160 hat eine konkave Form, wie in 1 veranschaulicht, der Durchmesser der Kontaktpunkte oder -flecken 150A–150E ist progressiv von links nach rechts verringert, wie in Richtung Kante 115 von Chip 110 zu sehen. Demgemäß haben Kontaktpunkte oder -flecken 150E einen kleineren Durchmesser als Kontaktpunkte oder -flecken 150A.
  • 6 zeigt eine Seitenansicht der Struktur von 5 nach Einbringung des Lötmaterials. In dieser Ausführungsform wird Lötmaterial in derselben Menge (demselben Volumen) auf jedem der Kontaktpunkte oder -flecken (jedem der Kontaktpunkte oder -flecken 150A–150E) aufgebracht. Das Lötmaterial wird im Reflow-Verfahren eingebracht. Aufgrund des unterschiedlichen Durchmessers der Kontaktpunkte oder -flecken, den Kontaktflecken mit kleinerem Durchmesser (z. B. Kontaktpunkte oder -flecken 150D, Kontaktpunkte oder -flecken 150E) und denselben Mengen (demselben Volumen) Lötmaterial auf jedem der Kontaktpunkte oder -flecken, tendiert das Lötmaterial auf den Kontaktpunkten oder -flecken mit kleinerem Durchmesser dazu, höher zu sein, als das der Kontaktpunkten oder -flecken mit größerem Durchmesser. Wie in 6 veranschaulicht, wird Lötmaterial 320A per Reflow-Verfahren auf Kontaktpunkten oder -flecken 150A aufgebracht, Lötmaterial 320B wird per Reflow-Verfahren auf Kontaktpunkten oder -flecken 150B aufgebracht, Lötmaterial 320C wird per Reflow-Verfahren auf Kontaktpunkten oder -flecken 150C aufgebracht, Lötmaterial 320D wird per Reflow-Verfahren auf Kontaktpunkten oder -flecken 150D aufgebracht, Lötmaterial 320E wird per Reflow-Verfahren auf Kontaktpunkten oder -flecken 150E aufgebracht. Wie veranschaulicht, ist die Höhe h von Lötmaterial 320E auf Kontaktpunkten oder -flecken 150E höher als die Höhe von Lötmaterial 320D auf Kontaktpunkten oder -flecken 150D, eine Höhe Lötmaterial 320D auf Kontaktpunkten oder -flecken 150D ist höher als Lötmaterial 320C auf Kontaktpunkten oder -flecken 150C, eine Höhe Lötmaterial 320C auf Kontaktpunkten oder -flecken 150C ist höher als Lötmaterial 320B auf Kontaktpunkten oder -flecken 150B und eine Höhe Lötmaterial 320B auf Kontaktpunkten oder -flecken 150B ist höher als Lötmaterial 320A auf Kontaktpunkten oder -flecken 150A. Die unterschiedlichen Höhen können die effektive Koplanarität/Ebenheit des Lötmaterials/Fleckens verringern, und Probleme vermindern, die mit der Chipverformung verbunden sind.
  • Kontaktpunkte oder -flecken 150A–150E in 5–6 können wie oben unter Bezugnahme auf 2–3 bei unterschiedlichen Durchmessern beschrieben gebildet werden. In einer Ausführungsform kann der zugängliche Bereich eines Kontaktpunkts oder -fleckens durch ein dielektrisches Material kontrolliert werden, das rund um die Kontaktpunkte oder -flecken platziert oder eingebracht wird. Somit können in einer Ausführungsform die Kontaktpunkte oder -flecken 110 einen ähnlichen Durchmesser (ähnlichen Bereich) haben und das dielektrische Material kann auf Chip 110 eingebracht werden, wobei das dielektrische Material einen Teil der Kontaktpunkte oder -flecken abdeckt und so den zugänglichen Bereich der Kontaktpunkte oder -flecken für die Einbringung von Lötmaterial verringert.
  • In den obigen Ausführungsformen wurde die Bezugnahme auf einen zugänglichen Bereich in Bezug auf zweidimensionale Kontaktpunkte oder -flecken (Kontaktpunkte oder -flecken auf einer Oberfläche eines Substrats) beschrieben. In einer anderen Ausführungsform können Kontaktpunkte sich über eine Entfernung von einer Oberfläche eines Substrats erstrecken. 7 zeigt ein Beispiel eines dreidimensionalen Kontaktfleckens. 7 ist eine Seitenansicht eines Teils eines Leiterplattensubstrats 420 und veranschaulicht Kontaktflecken 450, der sich von einer Oberfläche von Substrat 420 erstreckt. Repräsentativ erstreckt sich Kontaktflecken 450 über eine Entfernung d von 10 µm bis 20 µm von einer Oberfläche von Substrat 420. Indem es sich von einer Oberfläche von Substrat 420 erstreckt, umfasst ein Bereich von Kontaktflecken 450 eine obere Fläche von Flecken 450 (wie dargestellt) sowie Seitenwandfläche(n) des Fleckens. Der zugängliche Bereich der Seitenwände von Kontaktflecken 450, die von einem Lötmaterial berührt werden können, kann den gesamten Bereich (einschließlich die Oberfläche und den Bereich, der den Seitenwandflächen oder einem Teil, der kleiner als der gesamte Bereich ist, zugeordnet werden kann, wobei z. B. dielektrisches Material rund um einen Teil der Seitenwandflächen (einschließlich der gesamten Seitenwandflächen) vorhanden ist) umfassen.
  • 8 veranschaulicht ein Computergerät 500 gemäß einer Implementierung. Das Computergerät 500 beherbergt eine Platine 502. Platine 502 kann eine Reihe von Komponenten enthalten, z. B., aber nicht beschränkt auf, einen Prozessor 504 und mindestens einen Kommunikationschip 506. Prozessor 504 ist physisch und elektronisch mit der Platine 502 verbunden. In einigen Implementierungen ist mindestens ein Kommunikationschip 506 ebenfalls physisch und elektronisch mit der Platine 502 verbunden. In weiteren Implementierungen ist der Kommunikationschip 506 Teil des Prozessors 504.
  • Je nach seinen Anwendungen kann Computergerät 500 andere Komponenten enthalten, die physisch und elektrisch mit der Platine 502 verbunden sein können oder nicht. Diese anderen Komponenten können unter anderem flüchtige Speicher (z. B. DRAM), nichtflüchtige Speicher (z. B. ROM), Flash-Speicher, ein Grafikprozessor, Digitalsignal-Prozessor, Krypto-Prozessor, Chipsatz, eine Antenne, ein Display, ein Touchscreen-Display, ein Touchscreen-Controller, eine Batterie, ein Audiocodec, Videocodec, Leistungsverstärker, globales Positionsbestimmungssystem (GPS), ein Kompass, Akzelerometer, ein Gyroskop, ein Lautsprecher, eine Kamera und ein Massenspeichergerät (wie ein Festplattenlaufwerk, eine Compact-Disc (CD), Digital Versatile Disk (DVD) usw.) sein.
  • Der Kommunikationschip 506 ermöglicht drahtlose Kommunikation für die Übertragung von Daten zum und vom Computergerät 500. Der Begriff „drahtlos“ und seine Ableitungen kann verwendet sein, um Schaltungen, Geräte, Systeme, Verfahren, Techniken, Kommunikationskanäle usw. zu beschreiben, die Daten unter Verwendung von modulierter elektromagnetischer Strahlung durch ein nicht festes Medium kommunizieren können. Der Begriff deutet nicht an, dass die verbundenen Geräte nicht irgendwelche Drähte enthalten, obwohl sie in einigen Ausführungsformen keine enthalten könnten. Kommunikationschip 806 kann jegliche von einer Anzahl von drahtlosen Standards oder Protokollen implementieren, einschließlich, aber nicht beschränkt auf Wi-Fi (IEEE 802.11-Familie), WiMAX (IEEE 802.16-Familie), IEEE 802.20, Long Term Evolution (LTE), Ev-DO, HSPA+, HSDPA+, HSUPA+, EDGE, GSM, GPRS, CDMA, TDMA, DECT, Bluetooth, Ableitungen davon sowie andere drahtlose Protokolle, die als 3G, 4G, 5G und darüber hinaus bezeichnet werden. Computergerät 500 kann eine Vielzahl von Kommunikationschips 506 enthalten. Zum Beispiel kann ein erster Kommunikationschip 506 drahtloser Kommunikation mit kürzeren Reichweite zugeordnet sein, z. B. Wi-Fi und Bluetooth, und ein zweiter Kommunikationschip 806 kann drahtloser Kommunikation mit längerer Reichweite zugeordnet sein, wie GPS, EDGE, GPRS, CDMA, WiMAX, LTE, Ev-DO und andere.
  • Der Prozessor 504 des Computergerät 500 beinhaltet einen integrierten Schaltungschip, der im Prozessor 504 verpackt ist. In einigen Implementierungen wird das Gehäuse gemäß Ausführungsformen gebildet, die oben beschrieben sind. Der Begriff „Prozessor“ kann auf jedes Bauelement oder jeden Teil eines Bauelementes verweisen, der elektronische Daten von Registern und/oder Speicher verarbeitet, um diese elektronischen Daten in andere elektronische Daten zu transformieren, die in Registern und/oder Speicher gespeichert werden können.
  • Der Kommunikationschip 506 beinhaltet außerdem einen integrierten Schaltungschip, der im Kommunikationschip 506 verpackt ist. In weiteren Implementierungen kann eine andere Komponente, die in Computergerät 500 untergebracht ist, ein Mikroelektronikgehäuse umfassen.
  • In verschiedenen Implementierungen kann das Computergerät 500 ein Laptop, ein Netbook, ein Notebook, ein Ultrabook, ein Smartphone, ein Tablet, ein Personal Digital Assistant (PDA), ein ultramobiler PC, ein Mobiltelefon, ein Desktop-Computer, Ein Server, ein Drucker, ein Scanner, ein Monitor, eine Settop-Box, eine Steuereinheit von Unterhaltungsgeräten, eine Digitalkamera, ein tragbarer Music-Player oder ein digitaler Videorecorder sein. In weiteren Implementierungen kann das Computergerät 500 jedes andere elektronische Gerät sein, das Daten verarbeitet.
  • In der obigen Beschreibung sind zum Zweck der Erklärung zahlreiche spezifische Einzelheiten angeführt worden, um ein gründliches Verständnis der Ausführungsformen bereitzustellen. Für den Fachmann ist es jedoch offensichtlich, dass die eine oder mehrere Ausführungsformen auch ohne manche dieser spezifischen Details realisierbar ist/sind. Die bestimmten Ausführungsformen sollen die Erfindung nicht einschränken, sondern sie veranschaulichen. Der Umfang der Erfindung wird nicht durch die oben aufgeführten spezifischen Beispiele eingegrenzt, sondern nur durch die nachfolgenden Ansprüche. In anderen Fällen wurden bekannte Strukturen, Geräte und Operationen in Blockschaltbildform oder ohne Details dargestellt, um das Verständnis der Beschreibung nicht zu erschweren. Wo es zweckmäßig erschien, wurden Bezugszeichen oder die Endteile von Bezugszeichen in den Abbildungen wiederholt, um entsprechende oder analoge Elemente zu kennzeichnen, die optional gleiche Eigenschaften haben können.
  • Es sollte auch im Auge behalten werden, dass jeder Verweis auf „eine Ausführungsform“, „eine oder mehrere Ausführungsformen“ oder „verschiedene Ausführungsformen“ in dieser Spezifikation zum Beispiel bedeutet, dass ein bestimmtes Merkmal in der Umsetzung der Ausführungsformen der Erfindung enthalten sein kann. Gleichermaßen sollte es offensichtlich sein, dass in der Beschreibung verschiedene Merkmale manchmal bei einer einzelnen Ausführungsform, Abbildung oder Beschreibung davon zum Zweck der Vereinfachung der Offenlegung und zum Erreichen eines besseren Verständnisses verschiedener erfinderischer Aspekte in Gruppen zusammengefasst sind. Diese Methode der Offenlegung soll jedoch nicht als eine Absicht ausgelegt werden, dass die Erfindung mehr Merkmale erfordert als in den einzelnen Ansprüchen ausdrücklich angeführt sind. Wie die folgenden Ansprüche widerspiegeln, können die erfinderischen Aspekte vielmehr auch aus weniger als allen Merkmalen einer einzelnen offengelegten Ausführungsform bestehen. Somit sind die auf die ausführliche Beschreibung folgenden Ansprüche ausdrücklich ein fester Bestandteil dieser ausführlichen Beschreibung, wobei jeder Anspruch selbstständig als separate Ausführungsform dieser Erfindung steht.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Nicht-Patentliteratur
    • JEDEC-Standard JESD229, „Wide I/O Single Data Rate“, Dezember 2011 [0003]
    • JEDEC-Standard JESD229 [0014]
    • IEEE 802.11-Familie [0026]
    • IEEE 802.16-Familie [0026]
    • IEEE 802.20 [0026]

Claims (15)

  1. Verfahren, das Folgendes umfasst: Bilden eines Kontaktplatten-Feldes auf einem integrierten Schaltungsträger, wobei das Kontaktplatten-Feld eine erste Vielzahl von Kontaktplatten enthält, die auf einem ersten Bereich des Trägers angeordnet sind, und eine zweite Vielzahl von Kontaktplatten, die auf einem zweiten Bereich des Trägers angeordnet sind, wobei sich ein zugänglicher Bereich der ersten Vielzahl von Kontaktplatten von einem zugänglichen Bereich der zweiten Vielzahl von Kontaktplatten unterscheidet; und Aufschweißen von Lötmetall auf den zugänglichen Bereich der Kontaktplatten.
  2. Verfahren nach Anspruch 1, wobei der zugängliche Bereich der Kontaktplatten durch einen Bereich der Kontaktplatten bestimmt ist.
  3. Verfahren nach einem der Ansprüche 1 und 2, wobei das Aufschweißen von Lötmetall das Aufschweißen einer gleichen Menge von Lötmetall auf jede erste Vielzahl von Kontaktplatten und die zweite Vielzahl von Kontaktplatten beinhaltet.
  4. Verfahren nach einem der Ansprüche 1–3, wobei das Aufschweißen von Lötmetall das Aufschweißen einer ersten Lötmetallmenge auf jede erste Vielzahl von Kontaktplatten und eine unterschiedliche zweite Lötmetallmenge auf jede zweite Vielzahl von Kontaktplatten beinhaltet.
  5. Verfahren nach einem der Ansprüche 1–4, wobei sich in dem integrierten Schaltungsträger ein erster integrierter Schaltungsträger befindet und das Verfahren weiterhin das Verkoppeln eines zweiten integrierten Schaltungsträgers mit den ersten integrierten Schaltungsträger durch das aufgeschweißte Lötmetall beinhaltet.
  6. Die-to-die-Stack, gebildet durch das Verfahren eines der Ansprüche 1–5.
  7. Apparat, der Folgendes beinhaltet: einen integrierten Schaltungsträger, der einen Körper mit einer nicht ebenen Form enthält und eine Fläche, die eine erste Vielzahl von Kontaktplatten enthält, die auf einem ersten Bereich des Trägers angeordnet sind und eine zweite Vielzahl von Kontaktplatten, die auf einem zweiten Bereich des Trägers angeordnet sind, wobei ein zugänglicher Bereich jeder ersten Vielzahl von Kontaktplatten sich von einem zugänglichen Bereich jeder zweiten Vielzahl von Kontaktplatten unterscheidet und der erste Bereich auf einem Höhenmaß bezüglich planar angeordnet ist, der sich von einem Höhenmaß bezüglich planar unterscheidet, auf dem der zweite Bereich angeordnet ist.
  8. System nach Anspruch 7, wobei der zugängliche Bereich der Kontaktplatten durch einen Bereich der Kontaktplatten bestimmt ist.
  9. System nach einem der Ansprüche 7 und 8, wobei eine Lötmetallmenge auf jeder ersten Vielzahl von Kontaktplatten der Lötmetallmenge auf jeder zweiten Vielzahl von Kontaktplatten entspricht.
  10. System nach einem der Ansprüche 7–9, wobei eine Lötmetallmenge auf jeder ersten Vielzahl von Kontaktplatten sich von der Lötmetallmenge auf jeder zweiten Vielzahl von Kontaktplatten unterscheidet.
  11. System nach einem der Ansprüche 7–10, wobei der integrierte Schaltungsträger einen ersten integrierten Schaltungsträger enthält und das System weiterhin einen zweiten integrierten Schaltungsträger mit einer Vielzahl von Kontaktstellen enthält, die jeweiligen der Vielzahl von Kontaktpunkten sind durch eine Menge an Lötmittel mit dem zugänglichen Bereich derjenigen der ersten Vielzahl von Kontaktplatten und der zweiten Vielzahl von Kontaktplatten verkoppelt, so dass der erste integrierte Schaltungsträger und der zweite integrierte Schaltungsträger in einer Fläche-an-Fläche-Ausrichtung angeordnet sind.
  12. System nach Anspruch 11, wobei der zweite Bereich des ersten integrierten Trägers sich in einem Abstand zum zweiten integrierten Schaltungsträger befindet, der größer als ein Abstand zwischen dem ersten Bereich des ersten integrierten Trägers und dem zweiten integrierten Schaltungsträger ist.
  13. System nach Anspruch 11, das weiterhin einen Baugruppenträger beinhaltet, wobei der erste integrierte Schaltungsträger mit dem Baugruppenträger verkoppelt ist.
  14. System, das Folgendes beinhaltet: einen ersten integrierten Schaltungsträger, der eine erste Vielzahl von Kontaktplatten enthält, die auf einem ersten Bereich des Trägers angeordnet sind und eine zweite Vielzahl von Kontaktplatten, die auf einem zweiten Bereich des Trägers angeordnet sind, wobei ein zugänglicher Bereich jeder ersten Vielzahl von Kontaktplatten sich von einem zugänglichen Bereich jeder zweiten Vielzahl von Kontaktplatten unterscheidet; und einen zweiten integrierten Schaltungsträger mit einer Vielzahl von Kontaktpunkten, die jeweiligen der Vielzahl von Kontaktpunkten sind durch eine Menge an Lötmittel mit dem zugänglichen Bereich derjenigen der ersten Vielzahl von Kontaktplatten und der zweiten Vielzahl von Kontaktplatten verkoppelt, so dass der erste integrierte Schaltungsträger und der zweite integrierte Schaltungsträger in einer Fläche-an-Fläche-Ausrichtung angeordnet sind.
  15. System nach Anspruch 14, das weiterhin einen Baugruppenträger beinhaltet, wobei der erste integrierte Schaltungsträger mit dem Baugruppenträger verkoppelt ist.
DE102014109091.8A 2013-06-28 2014-06-27 Lösung zum Umgang mit Chipverformung beim 3D-Stapeln von Chip auf Chip Ceased DE102014109091A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/930,889 2013-06-28
US13/930,889 US8970051B2 (en) 2013-06-28 2013-06-28 Solution to deal with die warpage during 3D die-to-die stacking

Publications (1)

Publication Number Publication Date
DE102014109091A1 true DE102014109091A1 (de) 2014-12-31

Family

ID=52017538

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102014109091.8A Ceased DE102014109091A1 (de) 2013-06-28 2014-06-27 Lösung zum Umgang mit Chipverformung beim 3D-Stapeln von Chip auf Chip

Country Status (4)

Country Link
US (1) US8970051B2 (de)
KR (1) KR101578866B1 (de)
CN (1) CN104332444A (de)
DE (1) DE102014109091A1 (de)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170042429A (ko) * 2015-10-08 2017-04-19 삼성전자주식회사 반도체 패키지
KR102535557B1 (ko) 2016-03-07 2023-05-24 삼성디스플레이 주식회사 표시 장치 및 전자 디바이스
US9842818B2 (en) * 2016-03-28 2017-12-12 Intel Corporation Variable ball height on ball grid array packages by solder paste transfer
US10170339B2 (en) * 2016-10-25 2019-01-01 Nanya Technology Corporation Semiconductor structure and a manufacturing method thereof
DE102016121631A1 (de) 2016-11-11 2018-05-17 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip, Anschlussträger für die Montage eines Halbleiterchips, Verfahren zur Herstellung eines optoelektronischen Bauteils und optoelektronisches Bauteil
US10388730B2 (en) * 2017-03-31 2019-08-20 Palo Alto Research Center Incorporated Plurality of electrodes on a substrate having different range of spacing
CN110007117A (zh) * 2018-01-05 2019-07-12 旺矽科技股份有限公司 探针卡
CN108323009A (zh) * 2018-01-11 2018-07-24 南昌黑鲨科技有限公司 器件结构及器件布局
US11039531B1 (en) 2018-02-05 2021-06-15 Flex Ltd. System and method for in-molded electronic unit using stretchable substrates to create deep drawn cavities and features
JP7189672B2 (ja) * 2018-04-18 2022-12-14 新光電気工業株式会社 半導体装置及びその製造方法
US10964660B1 (en) * 2018-11-20 2021-03-30 Flex Ltd. Use of adhesive films for 3D pick and place assembly of electronic components
US10896877B1 (en) 2018-12-14 2021-01-19 Flex Ltd. System in package with double side mounted board
EP3717259A1 (de) 2019-02-06 2020-10-07 Hewlett-Packard Development Company, L.P. Fluidausstossvorrichtungen mit kontaktpads
US10568215B1 (en) 2019-05-20 2020-02-18 Flex Ltd. PCBA encapsulation by thermoforming
KR102499476B1 (ko) 2019-08-19 2023-02-13 삼성전자주식회사 반도체 패키지
US11810847B2 (en) * 2021-06-24 2023-11-07 Taiwan Semiconductor Manufacturing Company, Ltd. Package structure and method of fabricating the same

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4581680A (en) * 1984-12-31 1986-04-08 Gte Communication Systems Corporation Chip carrier mounting arrangement
KR100192766B1 (ko) * 1995-07-05 1999-06-15 황인길 솔더볼을 입출력 단자로 사용하는 볼그리드 어레이 반도체 패키지의 솔더볼 평탄화 방법 및 그 기판구조
JP3846611B2 (ja) * 1998-09-25 2006-11-15 ソニー株式会社 実装用半導体部品、実装構造及び実装方法
JP2000100851A (ja) * 1998-09-25 2000-04-07 Sony Corp 半導体部品及びその製造方法、半導体部品の実装構造及びその実装方法
JP3399518B2 (ja) * 1999-03-03 2003-04-21 インターナショナル・ビジネス・マシーンズ・コーポレーション 半導体構造およびその製造方法
TW434856B (en) * 2000-05-15 2001-05-16 Siliconware Precision Industries Co Ltd Manufacturing method for high coplanarity solder ball array of ball grid array integrated circuit package
US6940176B2 (en) * 2002-05-21 2005-09-06 United Microelectronics Corp. Solder pads for improving reliability of a package
JP4096774B2 (ja) * 2003-03-24 2008-06-04 セイコーエプソン株式会社 半導体装置、電子デバイス、電子機器、半導体装置の製造方法及び電子デバイスの製造方法
US7084500B2 (en) * 2003-10-29 2006-08-01 Texas Instruments Incorporated Semiconductor circuit with multiple contact sizes
JP2009049499A (ja) * 2007-08-14 2009-03-05 Fujifilm Corp 半導体チップの実装方法及び半導体装置
US7989959B1 (en) * 2009-01-29 2011-08-02 Xilinx, Inc. Method of forming stacked-die integrated circuit
JP5658442B2 (ja) * 2009-06-02 2015-01-28 株式会社東芝 電子部品とその製造方法
KR101712043B1 (ko) * 2010-10-14 2017-03-03 삼성전자주식회사 적층 반도체 패키지, 상기 적층 반도체 패키지를 포함하는 반도체 장치 및 상기 적층 반도체 패키지의 제조 방법

Non-Patent Citations (5)

* Cited by examiner, † Cited by third party
Title
IEEE 802.11-Familie
IEEE 802.16-Familie
IEEE 802.20
JEDEC-Standard JESD229
JEDEC-Standard JESD229, "Wide I/O Single Data Rate", Dezember 2011

Also Published As

Publication number Publication date
US20150001740A1 (en) 2015-01-01
KR20150002530A (ko) 2015-01-07
CN104332444A (zh) 2015-02-04
KR101578866B1 (ko) 2015-12-28
US8970051B2 (en) 2015-03-03

Similar Documents

Publication Publication Date Title
DE102014109091A1 (de) Lösung zum Umgang mit Chipverformung beim 3D-Stapeln von Chip auf Chip
DE112013000508B4 (de) Chiplagenstapel-Paket einschließlich Chiplage-in-Paket-Substrat
DE102014116417B4 (de) Paket integrierter Schaltungen mit eingebetteter Brücke, Verfahren zum Zusammenbau eines solchen und Paketzusammensetzung
DE102014108992B4 (de) Fließverhalten von Unterfüllmaterial für reduzierte Abstände zwischen den Chiplagen in Halbleiterpaketen
DE112009002155B4 (de) Computersystem mit einer Hauptplatinenbaugruppe mit einem Gehäuse über einem direkt auf der Hauptplatine angebrachten Chip und Verfahren zu dessen Herstellung
DE102004004880B4 (de) Verbindungsverfahren für direkt verbundene gestapelte integrierte Schaltungen sowie integrierter Schaltungschip und integriertes Schaltungsgehäuse
DE60314969T2 (de) Hochleistungskontaktlöcher für vertikale Packung integrierter Schaltungen
DE102014109096B4 (de) Mehrstufige Umverdrahtungsschicht für die Integration mehrerer Chips
DE102020116319A1 (de) Glaskern-patch mit in situ hergestellter fan-out-schicht zur ermöglichung von die-tiling-anwendungen
DE202014104574U1 (de) Nacktchipgehäuse mit Superposer-Substrat für passive Bauelemente
DE112011105990T5 (de) Integriertes 3D-Schaltungspaket mit Fensterinterposer
DE102015105795B4 (de) Kontaktstellen für integrierte Schaltgehäuse und Verfahren zu deren Herstellung
DE112008002459T5 (de) Integrierte-Schaltkreis-Bausteine mit hoch-dichten bumpless bild-up layers und einem Substrat mit dichtevermindertem Kern oder einem kernlosen Substrat
DE112011102298T5 (de) Verbesserte Kühlung von Gehäusen für dreidimensional gestapelte Chips
DE102015118710A1 (de) Bodenseitiger Multi-Array-Steckverbinder unter Verwendung einer Federvorspannung
DE112009000383T5 (de) Package-on-Package unter Verwendung eines löthöckerlosen Aufbauschicht (BBUL)-Bausteins
DE112011105992T5 (de) 3D-integriertes Schaltungspaket mit Through-Mold-Kopplungsstrukturen der ersten Ebene
DE112017008031T5 (de) Aktive silizium-brücke
DE102018203820A1 (de) Substratverbinder mit eingebetteten Brücken und Verfahren zu deren Montage
DE112016004298T5 (de) Hybrid-Pitch-Package mit Fähigkeit zur Ultra High Density-Verbindung
DE102020103364A1 (de) Substrat-Patch-Rekonstitutionsoptionen
DE102014109520A1 (de) Paketbaugruppen-konfigurationen für mehrfach-dies und dazugehörige techniken
DE202015004098U1 (de) Verbindungslösungen zu SIP-Modul mit geringem Raum-Overhead
US20190096839A1 (en) Substrate and Package Structure
DE102020122929A1 (de) Kugelgitteranordnung(bga)-gehäuse mit variierten kugeln

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R002 Refusal decision in examination/registration proceedings
R003 Refusal decision now final