DE202014104574U1 - Nacktchipgehäuse mit Superposer-Substrat für passive Bauelemente - Google Patents

Nacktchipgehäuse mit Superposer-Substrat für passive Bauelemente Download PDF

Info

Publication number
DE202014104574U1
DE202014104574U1 DE202014104574.0U DE202014104574U DE202014104574U1 DE 202014104574 U1 DE202014104574 U1 DE 202014104574U1 DE 202014104574 U DE202014104574 U DE 202014104574U DE 202014104574 U1 DE202014104574 U1 DE 202014104574U1
Authority
DE
Germany
Prior art keywords
substrate
chip
die
nude
housing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE202014104574.0U
Other languages
English (en)
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of DE202014104574U1 publication Critical patent/DE202014104574U1/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/162—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits the devices being mounted on two or more different substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6616—Vertical connections, e.g. vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6644—Packaging aspects of high-frequency amplifiers
    • H01L2223/6655—Matching arrangements, e.g. arrangement of inductive and capacitive components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H01L2223/6672—High-frequency adaptations for passive devices for integrated passive components, e.g. semiconductor device with passive components only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16265—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being a discrete passive component
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0652—Bump or bump-like direct electrical connections from substrate to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H01L2225/06544—Design considerations for via connections, e.g. geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06572—Auxiliary carrier between devices, the carrier having an electrical connection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06582—Housing for the assembly, e.g. chip scale package [CSP]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Combinations Of Printed Boards (AREA)

Abstract

Gehäuse für einen Halbleiter-Nacktchip (Die), umfassend: einen Halbleiter-Nacktchip, der aktive Schaltungen in der Nähe einer Vorderseite des Nacktchips aufweist und eine gegenüber der Vorderseite liegende Rückseite aufweist, ein Bauelementen-Substrat in der Nähe der Rückseite des Nacktchips, eine Vielzahl von passiven elektrischen Bauelementen auf dem Bauelementen-Substrat, und einen leitfähigen Pfad, um ein passives Bauelement mit den aktiven Schaltungen zu verbinden, wobei der Nacktchip ein Siliziumsubstrat zwischen der Vorderseite und der Rückseite aufweist und wobei der leitfähige Pfad eine Silizium-Durchkontaktierung (Through-Silicon-Via) durch den Nacktchip von der Rückseite zu der aktiven Schaltung ist.

Description

  • TECHNISCHES GEBIET
  • Die vorliegende Offenbarung betrifft Halbleiter-Gehäusung und insbesondere Gehäusung mit Anschlüssen an passive elektrische Bauelemente.
  • HINTERGRUND
  • HF-Systeme (Hochfrequenz) und digitale Hochgeschwindigkeitssysteme erfordern passive Bauelemente, wie Kondensatoren, Induktivitäten und Transformatoren, die einen hohen Gütefaktor Q (Q Faktor) aufweisen. Diese Bauelemente werden zum Teil verwendet, um sicherzustellen, dass die analogen HF- und Leistungsversorgungsschaltungen des Chips die für jede aus der Vielfalt von HF-Funktionen, wie z. B. Filterung, Verstärkung, Demodulation, Aufwärtswandlung usw., und für digitale Verarbeitung notwendige Genauigkeit bereitstellen. Bei Mobiltelefonen, Computern und einer breiten Vielfalt von anderen Funkgeräten werden HF-Chips verwendet, um analoge und Basisband-Funksignale zu verarbeiten. Diese Chips werden zum Schutz und für eine einfachere Montage auf einer Leiterplatte gehäust.
  • Da es schwierig oder kostenintensiv ist, passive Bauelemente einer hinreichend hohen Güte Q in einem Halbleiterchip herzustellen, werden passive Bauelemente häufig vom Chip getrennt angefertigt und über einen externen Anschluss mit dem Chip verbunden. Die Bauelemente werden dann innerhalb des Gehäuses auf dem Verkapselungssubstrat (Package-Substrat) oder in manchen Fällen an der Außenseite des Gehäuses angeordnet.
  • KURZE BESCHREIBUNG DER ZEICHNUNGEN
  • Erfindungsgemäße Ausführungsformen werden beispielhaft und in keiner Weise einschränkend in den Figuren der begleitenden Zeichnungen dargestellt, wobei sich gleiche Bezugsnummern auf ähnliche Elemente beziehen.
  • 1A ist eine seitliche Querschnittansicht eines Gehäuses, das unter Verwendung eines Superposers für passive Bauelemente gemäß einer Ausführungsform der Erfindung ausgebildet wurde.
  • 1B ist eine seitliche Querschnittansicht eines alternativen Gehäuses, das unter Verwendung eines Superposers für passive Bauelemente gemäß einer Ausführungsform der Erfindung ausgebildet wurde.
  • 2 ist eine seitliche Querschnittansicht eines Gehäuses, das unter Verwendung von zwei aufgestapelten Nacktchips (Die) und eines Superposers für passive Bauelemente gemäß einer Ausführungsform der Erfindung ausgebildet wurde.
  • 3 ist eine seitliche Querschnittansicht eines alternativen Gehäuses, das zwei aufgestapelte Nacktchips verwendet, die unter Verwendung eines Superposers für passive Bauelemente gemäß einer Ausführungsform der Erfindung ausgebildet wurden.
  • 4 ist eine seitliche Querschnittansicht eines anderen alternativen Gehäuses, das zwei aufgestapelte Nacktchips verwendet, die unter Verwendung eines Superposers für passive Bauelemente gemäß einer Ausführungsform der Erfindung ausgebildet wurden.
  • 5 ist eine seitliche Querschnittansicht eines anderen alternativen Gehäuses, das zwei aufgestapelte Nacktchips verwendet, die unter Verwendung eines Superposers für passive Bauelemente gemäß einer Ausführungsform der Erfindung ausgebildet wurden.
  • 6 ist eine isometrische Ansicht von passiven Bauelementen in einem transparenten Substrat zum Verwenden in einem Gehäuse.
  • 7A ist ein Prozessablaufdiagramm eines Abschnitts zum Ausbilden eines Gehäuses gemäß einer Ausführungsform der Erfindung.
  • 7B ist ein alternatives Prozessablaufdiagramm eines Abschnitts zum Ausbilden eines Gehäuses gemäß einer Ausführungsform der Erfindung.
  • 7C ist ein weiteres alternatives Prozessablaufdiagramm eines Abschnitts zum Ausbilden eines Gehäuses gemäß einer Ausführungsform der Erfindung.
  • 7D ist ein weiteres alternatives Prozessablaufdiagramm eines Abschnitts zum Ausbilden eines Gehäuses gemäß einer Ausführungsform der Erfindung.
  • 8 ist ein Blockdiagramm einer Rechenvorrichtung, die ein Gehäuse gemäß einer Ausführungsform der Erfindung einbindet
  • AUSFÜHRLICHE BESCHREIBUNG
  • Da immer mehr verschiedene Arten von elektronischen, elektrischen und HF-Systemen in wenigeren Gehäusen integriert werden, wird es schwieriger, passive Bauelemente nah an einem Halbleiterchipgehäuse oder innerhalb eines Halbleiterchipgehäuses anzuordnen Ein-Chip-Systeme (System-on-Chip, SoC) mit integrierten Funkgeräten, Leistungsüberwachung und Spannungsregulierung verwenden viele passive Bauelemente, insbesondere Induktivitäten und Transformatoren. Für manche HF-Anwendungen werden die Induktivitäten und Transformatoren entweder auf hochohmigem Silizium angefertigt, oder die Schaltungen werden derart unterteilt, dass sich die kritischen passiven HF-Bauelemente auf dem Gehäuse befinden.
  • Ausbilden planarer passiver Bauelemente auf hochohmigem Silizium erfordert einen wesentlichen Teil der Gesamtfläche des Nacktchips. Dies ist für HF-Bauelemente auf einem Nacktchip kostenintensiv. Außerdem lässt die Leistung der passiven HF-Bauelemente mit abnehmendem Widerstand des Substrats nach. Wenn ein SoC-Nacktchip unter Verwendung der Flip-Chip-Montage zusammengebaut ist, kommen die passiven Bauelemente in enge Nähe des Verkapselungssubstrats, was kontinuierliche Leistungsversorgung und Grundflächen für die digitalen Schaltungen und für eine richtige Signalreferenzierung erfordert. Die Degradierung wird bei Fein-Pitch-Montage und bei eingebetteter Nacktchip-Technologie deutlicher.
  • Bei Energieverwaltungsschaltungen ist der Gütefaktor einer Induktivität weniger kritisch als deren AC- und DC-Vorwiderstand (Wechselstrom- und Gleichstromvorwiderstand). Um den DC-Vorwiderstand zu reduzieren, werden extrem dicke Kondensatoren verwendet, aber diese lassen sich nicht leicht auf einem SoC-Chip unterbringen. Aus diesem Grund verwenden vollständig auf dem Chip integrierte Spannungsregler (On-Chip-Spannungsregler) Induktivitäten außerhalb des Chips (Off-Chip), die im Verkapselungssubstrat montiert oder eingebettet sind. Derartige Bauelemente werden normalerweise in dem Gehäuse als diskrete oder eingebettete Bauelemente montiert.
  • Ein Superposer-Substrat mit passiven Hochleistungsbauelementen kann auf oder in der Nähe der Rückseite eines Nacktchips, wie eines SoC-Nacktchips oder eines analogen HF-Nacktchips, angeordnet sein. Ein separates Substrat, das dem Nacktchip überlagert ist, kann für eine Leistungssteigerung bei sowohl HF als auch bei Leistungsversorgung verwendet werden. Im Gegensatz zu einem herkömmlichen Interposer, der normalerweise zwischen dem Verkapselungssubstrat und dem First-Level-Interconnect des ungehäusten Chips angeordnet ist, kann dieses Substrat ein Superposer (ein überlagertes Substrat) sein, der auf oder in der Nähe der Rückseite des zusammengebauten ungehäusten Chips angebracht ist. Das Superposer-Substrat kann mit dem Nacktchip unter Verwendung von Durchkontaktierungen im Silizium (Through-Silicon Vias, TSV), Durchkontaktierungen im Body (Through-Body Vias, TBVs), Durchkontaktierungen in der Formmasse (Through-Mold Vias, TMVs), Drahtkabelleitungen oder einer Kombination von diesen Verbindungsarten elektrisch verbunden sein.
  • Das Substrat, das die passiven Bauelemente trägt, kann aus einem Glas-, einem hochohmigen Silizium-, einem Keramik- oder anderen Verkapselungssubstraten, darunter organischen und anorganischen, angefertigt sein. Das Substrat kann viele passive Bauelemente tragen oder aufnehmen. Verschiedene Substratmaterialien weisen verschiedene Eigenschaften auf und die passiven Bauelemente sind bei jedem Substratmaterial unterschiedlich. Verschiedene Materialien können gewählt werden, damit sie für verschiedene Gehäuseanwendungen geeignet sind, oder damit sie ja nach konkreter Anwendung bestimmte Eigenschaften für die passiven Bauelemente bereitstellen. Bei einem Glassubstrat können vertikale Induktivitäten und Transformatoren verendet werden, die eine überlegene elektrische Leistung aufweisen und weniger Fläche auf dem Chip in Anspruch nehmen. Vertikale Bauelemente können mit horizontalen Bauelementen und getrennt angeordneten Bauelementen kombiniert sein. Bauelemente können außerdem in den Durchkontaktierungen ausgebildet sein, die das Substrat mit dem Nacktchip verbinden.
  • 1A ist eine Querschnittansicht eines Beispiels für das Verwenden eines Superposers zum Tragen von passiven Bauelementen über einem Nacktchip. Ein Nacktchip, zum Beispiel ein SoC- oder HF-Nacktchip 102, mit Spannungsregulierungs- oder Hochfrequenzschaltungen 104 oder beiden ist auf einem Flip-Chip montiert oder in einem organischen Verkapselungssubstrat 106 eingebettet. Wie dargestellt, ist der Nacktchip in einer Formmasse 108 eingebettet und dann wird eine Gehäuse- oder eine Nacktchip-Routingsschicht oberhalb der aktiven Schaltungen 104 auf der Vorderseite des Nacktchips ausgebildet. Das Substrat 106, der Nacktchip 102, das Bauelementen-Substrat 110 und die Formmasse 108 werden mit den Anschlüssen und Durchkontaktierungen kombiniert, um ein Gehäuse 100 zu bilden. Der Nacktchip weist analoge oder digitale Schaltungen oder beides auf. Er kann auf einem beliebigen von einer Vielfalt von verschiedenen Arten von Substraten, wie Silizium, Galliumarsenid oder Keramik, ausgebildet sein.
  • Ein Superposer-Substrat 110, das passive Bauelemente 112, wie z. B. unter anderem Induktivitäten, Transformatoren, Kondensatoren und Widerstände, umfasst, ist auf der Rückseite 114 des SoC-Nacktchips 102 befestigt. Die im Superposer-Substrat aufgenommenen passiven Bauelemente sind mit den Schaltungen des SoC-Hauptnacktchips elektrisch verbunden. Bei einem Nacktchip auf einem Siliziumsubstrat ist die Verbindung unter Verwendung von Silizium-Durchkontaktierungen (TSV) 116 gefertigt. Bei anderen Arten von Nacktchip-Substraten sind die Durchkontaktierungen in dem anderen Typ von Substratmaterial der Rückseite des Nacktchips angefertigt. Die TSVs können zunächst durch das Nacktchip-Substrat durchgebohrt, um die beabsichtigte Verbindung zu schaffen, mit einer elektrisch isolierenden Antimigrationsschicht ausgekleidet und dann mit Kupfer gefüllt sein.
  • Das Superposer-Substrat kann aus einem beliebigen von einer Vielfalt von verschiedenen Materialien ausgebildet sein, wie vorstehend erwähnt. Ein Glassubstrat erfordert keine Antimigrationsschicht und kann sowohl vertikale Bauelemente, die auf Durchkontaktierungen durch das Glas basieren, als auch planare passive Bauelemente umfassen. In einem Beispiel wird SCHOTT AF32® eco Thin Glass mit einem Ladungstransportwirkungsgrad (Charge Transfer Efficiency, CTE) von 3,2 ppm/K verwendet, was an das Silizium des Nacktchips angepasst ist. Dieses Glas weist eine Schliffebene auf, ist bis 600°C stabil und stark dielektrisch. Es kann leicht mithilfe jeder Säge, die einen Silizium-Nacktchip oder -Wafer schneiden kann, geschnitten werden. In einer anderen Ausführungsform kann ein fotodefinierbares Glas, wie APEX® Glas, verwendet werden. Diese Art keramisches Glas kann mithilfe von Halbleiterverfahren belichtet und verarbeitet werden, was extrem feine Leiterbahnen und Abstände sowie extrem kleine und schmale Pitch-Kupferdurchkontaktierungen ergibt.
  • Alternativ kann der Superposer ein integriertes Silizium-, Glas- oder Aluminium-basiertes passives Bauelement (integrated passive device, IPD) mit oder ohne eigene Through-Body-Durchkontaktierungen sein. Eine dünne Schicht IPD-Substrat, das oxidgebunden, ausgedünnt oder schichtübertragen ist, kann verwendet werden. Das Superposer-Substrat kann auf der Rückseite des obersten Nacktchips in einem 3D-Stapel angebracht sein, oder es kann auf der Rückseite eines Nacktchips montiert sein, der sich innerhalb eines 3D-Stapels befindet, wie in 2 dargestellt.
  • Wie dargestellt, ist der Superposer ein Substrat für passive Bauelemente 112. Die passiven Bauelemente können auf oder in dem Substrat unter Verwendung eines beliebigen von einer Vielfalt von verschiedenen Verfahren ausgebildet werden. Sowohl die obere als auch die untere Oberfläche der Fläche kann leitfähige Leiterbahnen aufweisen, die aufgedruckt, abgeschieden oder fotolithografisch ausgebildet sind. Die Oberflächenpfade können verwendet werden, um durch das Substrat verlaufende vertikale Pfade zu verbinden, um Schleifen zu bilden. Die Oberflächenpfade können auch in Form von Induktionsschleifen, verschränkten Leiterbahnen für Kondensatoren und anderen Konfigurationen sein. Die Oberflächenpfade können auch verwendet werden, um die Position eines vertikalen Pfades zu verschieben, um ihn mit einem Anschlusspfad, einem Kontaktierhügel (Bump), oder einer TSV des Nacktchips oder einem anderen Verbindungsweg auszurichten. Das Substrat kann ebenfalls aus aufgestapelten Schichten mit horizontalen Oberflächenpfaden ausgebildet sein, um verschiedene Schichten des Stapels zu verbinden. Die vertikalen, mit Kupfer gefüllten Durchkontaktierungen können kombiniert oder strukturiert sein, um Schleifen, Kondensatoren und andere Funktionalitäten zu bilden.
  • Wie dargestellt, weist die Vorderseite des Nacktchips 102 einen Anschlussbereich 118, wie einen Lötpunkt- oder C4-Anschlussbereich (Controlled Collapse Chip Connection) für elektrische und physische Verbindung mit dem Substrat 106 auf. Im Falle einer Umverteilungsschicht (Redistribution Layer, RDL) kann der Nacktchip direkt über den Anschlusspads des Nacktchips ausgebildet sein.
  • Gleichermaßen weist die Rückseite 114 des Nacktchips einen Anschlussbereich zum Superposer-Substrat 110 mit Lötstellen 120, wie Mikrokontaktierhügeln (Mikro-Bumps), auf. Der Anschlussbereich ist mit einem Underfill zwischen der Rückseite des Nacktchips und dem Bauelementen-Substrat geschützt. Die Anschlüsse verbinden die passiven Bauelemente der Substratrückseite mit den aktiven Schaltungen des Nacktchips.
  • Die Nacktchips können Durchkontaktierungspads über einer Siliziumdioxid-Schicht aufweisen, die flach poliert ist, um eine mit den Kupferpads bündige Oberfläche zu bilden. Die Anschlussfläche kann auch mit einem Nitrid beschichtet werden, nachdem sie flach poliert wurde. Darauf kann dann eine Oxidbeschichtung folgen, je nach der bestimmten Art des Nacktchips und seiner beabsichtigen Anwendung.
  • Die TSVs können in dem Nacktchip derart ausgelegt sein, dass sie ebenfalls eine Komponente von Induktivität, Kondensator oder Widerstand zu dem Pfad beisteuern, der zu den aktiven Schaltungen und von diesen führt. Zusätzliche Nacktchips können oberhalb, unterhalb und seitlich des in 1 dargestellten Nacktchips je nach der konkreten Implementierung hinzugefügt werden.
  • 1B ist eine Querschnittansicht eines ausführlicheren Beispiels für ein Verwenden eines Superposers zum Tragen von passiven Bauelementen über einem Nacktchip. Der Nacktchip 103 weist Spannungsregulierungs- oder Hochfrequenzschaltungen 105 auf, die in organischen Aufbauschichten (Build-Up Layer) 109 des Verkapselungssubstrats eingebettet sind. Die Kontaktierhügel (Bumps) 119, wie Kupferkontaktierhügel, sind auf der Vorderseite des Nacktchips ausgebildet. Die Nacktchip-Routingsschicht 109 ist auf der Vorderseite des Nacktchips ausgebildet. Sie kann direkt auf den Nacktchip-Kontaktierhügeln durchmetallisiert sein, um mit den aktiven Schaltungen 105 verbunden zu sein. Die unteren Aufbauschichten 107 stellen eine Ausfächerung und Routing zu einem BGA (Ball Grid Array, Kugelgitteranordnung) 123 oder einem anderen Gehäusebefestigungssystem bereit.
  • Ein Superposer-Substrat 111 ist über den RDL-Pads 121 auf der Rückseite 115 des Nacktchips angebracht. Der Superposer umfasst passive Bauelemente 113, die mit den Schaltungen des SoC-Hauptnacktchips elektrisch verbunden sind. Silizium-Durchkontaktierungen (TSV) 117 vom Superposer durch die Rückseite des Nacktchips verbinden die passiven Bauelemente mit den aktiven Schaltungen. Ein Underfill kann zwischen der Rückseite des Nacktchips und dem Bauelementen-Substrat verwendet werden.
  • Das eingebettete Nacktchip-Gehäuse 101 kann auf eine beliebige Weise von einer Vielfalt verschiedener Weisen ausgebildet werden. In einem Beispiel wird das Substrat mit einer Aushöhlung für den Nacktchip ausgebildet. Der Nacktchip, der seine kupfernen Nacktchip-Kontaktierhügel (Bumps) aufweist, wird dann an dem Substrat befestigt. Zusätzliche Aufbauschichten können ausgebildet und mit vorhandenen Aufbauschichten oder den Nacktchip-Kontaktierhügeln verbunden werden. Die Aushöhlung kann dann mit demselben Material befüllt werden wie die Aufbauschichten. In einem anderen Beispiel wird der Nacktchip in einer Formmasse eingebettet, die dann von der Vorderseite des Nacktchips wegpoliert wird, um die Anschlussbereiche freizulegen. Nacktchip-Kontaktierhügel werden dann an geeigneten Positionen angebracht, um es zu ermöglichen, dass Aufbauschichten ausgebildet werden und mit den Nacktchip-Kontaktierhügeln verbunden werden.
  • Das Gehäuse 101 kann zusätzliche Merkmale aufweisen, um zusätzliche Bauelemente zu ermöglichen. In dem dargestellten Beispiel umfasst das Verkapselungssubstrat 107 PoP-Durchkontaktierungen 125, um Routingsschichten in den Aufbauschichten mit den gegenüber der BGA-Seite des Gehäuses befindlichen PoP-Pads 129 zu verbinden. Die PoP-Durchkontaktierungen ermöglichen es, dass ein oder mehrere zusätzliche Nacktchips oder Gehäuse oberhalb oder auf der Seite des Superposer-Substrats aufgestapelt werden.
  • 2 ist ein Querschnittansichtsdiagramm eines Gehäuses 200 mit einem Stapel aus mehreren Nacktchips. Das Bauelementen-Superposer-Substrat 210 stellt passive Bauelemente 212 an sowohl den oberen 222 als auch den unteren 202 Nacktchip bereit. Die Nähe des Bauelementen-Substrats 210 zu dem oberen Nacktchip reduziert die Spannungsabfälle an Leistungsabgabeanwendungen und die Einfügedämpfung bei HF-Anwendungen. Der untere Nacktchip 202 ist in einer Formmasse 208 eingebettet und die Vorderseite des Nacktchips ist an einem Gehäuse in Form von Aufbauschichten, eines Substrats oder einer RDL 206 mithilfe von zum Beispiel einem Nacktchip-Kontaktierhügel (Bump), einem Lötpunkt oder einem C4-Array befestigt. Die Rückseite des Nacktchips ist über einen anderen Mikrokontaktierhügel (Mikro-Bump), einen Lötpunkt, einen C4 oder einen anderen Anschluss 220 mit einem dem Nacktchip überlagerten Bauelementen-Substrat 210 befestigt. Dies wird mit einem Underfill abgedeckt, jedoch können der konkrete Anschluss und sein Schutz verschieden sein, um sich für verschiedene Anwendungen zu eignen.
  • Das Bauelementen-Substrat umfasst nach Bedarf eine Vielzahl von verschiedenen passiven elektrischen Bauelementen, um Geräte einer hohen Güte Q oder isolierte Geräte an dem oberen und dem unteren Nacktchip bereitzustellen. Die Bauelemente können unter anderem HF-Transformatoren, HF-Induktivitäten 212 und HF-Kondensatoren 224, wie z. B. Metall-Isolator-Metall-Kondensatoren, umfassen. Die Bauelemente sind mit aktiven Schaltungen 204 des unteren Nacktchips 202 unter Verwendung von TSVs 216 gekoppelt. Die Bauelemente sind mit dem oberen Nacktchip 222 unter Verwendung eines zweiten Mikro-Bump-Array 228 auf der gegenüberliegenden Seite des Bauelementen-Substrats 210 gekoppelt.
  • In dem dargestellten Beispiel weist der obere Nacktchip einen aktiven Bereich mit einem Anschlussbereich, der direkt mit dem Bauelementen-Substrat verbunden ist. Der obere Nacktchip ist mit dem Verkapselungssubstrat 206 über die Durchkontaktierungen 226, die durch das Bauelementen-Substrat verlaufen, und Durchkontaktierungen 230, die durch den unteren Nacktchip zu dem Verkapselungssubstrat verlaufen, verbunden. Das Bauelementen-Substrat 210 weist außerdem Durchkontaktierungen 232 auf, die zwischen dem oberen Nacktchip und dem unteren Nacktchip ohne jegliche passiven Bauelemente verlaufen. Dies ermöglicht es, dass das Bauelementen-Substrat zwei Funktionen dient, einmal zur Bereitstellung der passiven Bauelemente, und zum anderen zur Bereitstellung direkter Verbindungen zwischen den zwei Nacktchips. Das Bauelementen-Substrat kann außerdem Oberflächenpfade auf der oberen oder unteren oder auf beiden Seiten aufweisen, um einen konkreten Mikro-Bump des oberen Nacktchips zu einer oder mehreren von den TSVs zu versetzen. Andere Verbindungen können je nach dem konkreten Typ von Gehäuse und der Art der zwei Nacktchips verwendet werden.
  • Der untere Nacktchip ist mit einer Formmasse 208 abgedeckt, um den Nacktchip und seine Anschlüsse an dem Substrat abzudichten und zu isolieren Das Bauelementen-Substrat und der obere Nacktchip sind freiliegend, außer dass die Anschlussbereiche mit Underfill abgedeckt sind. Alternativ können beide Nacktchips mit derselben oder einer zusätzlichen Formmasse abgedeckt sein. Eine Gehäuseabdeckung kann zusätzlich oder alternativ verwendet werden, um die Nacktchips und das Bauelementen-Substrat abzudecken.
  • Die Anordnung von 2 kann als ein System in einem Gehäuse (System-in-Package, SiP) verwendet werden, in dem der obere Nacktchip HF-Schaltungen umfasst und der untere Nacktchip digitale Basisband-Schaltungen. Das Bauelementen-Substrat trägt passive Bauelemente hoher Güte Q für den oberen Nacktchip und passive Leistungsregulierungsbauelemente für den unteren Nacktchip. Die Nacktchips können über das Bauelementen-Substrat und über das Verkapselungssubstrat miteinander verbunden sein. Andere Anordnungen mit mehreren Nacktchips können ebenfalls je nach der konkreten Anwendung verwendet werden.
  • 3 zeigt ein in Bezug auf das Gehäuse 200 von 2 alternatives Gehäuse 300. Das Bauelementen-Substrat erstreckt sich über dem unteren Nacktchip seitlich in mindestens eine Richtung, um es zu ermöglichen, dass das Bauelementen-Substrat mit dem Verkapselungssubstrat verbunden wird, ohne durch den Nacktchip zu führen. In dem dargestellten Beispiel erstreckt sich das Bauelementen-Substrat in mindestens zwei Richtungen, nach links und nach rechts in der Zeichnungsfigur. Jedoch kann sich das Substrat zusätzlich oder alternativ in die Bildebene hinein und aus der Bildebene heraus in zwei weitere Richtungen erstrecken. In diesem Beispiel ist ein unterer Nacktchip 302 an einem Verkapselungssubstrat 306 angelötet. Der untere Nacktchip ist mit einer Formmasse 308 abgedeckt. Ein Bauelementen-Substrat 310 ist über dem oberen oder dem unteren Nacktchip angeschlossen oder angelötet und der obere Nacktchip 322 ist über die Oberseite des Bauelementen-Substrats angeschlossen oder angelötet. Das Bauelementen-Substrat trägt eingebettete oder an der Oberfläche angebrachte Induktivitäten 312, Kondensatoren 324 und beliebige andere gewünschte passive Bauelemente, die mit dem oberen und unteren Nacktchip unter Verwendung direkter Lötpunkt-Anschlüsse mit dem oberen Nacktchip und TSVs mit dem unteren Nacktchip verbunden sind.
  • Wie im Beispiel von 2 können Verbindungen von dem oberen Nacktchip über die Durchkontaktierung 326 durch den Superposer direkt zu dem unteren Nacktchip bestehen. Diese Verbindung kann beliebige passive Bauelemente umfassen oder sie kann keine umfassen. Die durch den Superposer verlaufende Durchkontaktierung kann außerdem eine Verbindung mit einer TSV 330, einem Verkapselungssubstrat 306 oder den aktiven Schaltungen des unteren Nacktchips bilden. Der Superposer gestattet ebenfalls einen Pfad 332 zum Verkapselungssubstrat 306, der den unteren Nacktchip nicht umfasst.
  • Wie dargestellt, ist der Superposer 310 breiter als der untere Nacktchip 302. Er ist auch breiter als der obere Nacktchip, obwohl dies für diese Implementierung nicht notwendig ist. Der Superposer verläuft an dem unteren Nacktchip vorbei in eine oder mehrere Richtungen, obwohl lediglich zwei Richtungen in diesem Querschnittsdiagramm dargestellt sind. Die Erstreckungen ermöglichen direkte vertikale Verbindungspfade 334 zwischen dem Superposer 310 und dem Verkapselungssubstrat 306. Die Pfade sind als Through-Mold-Vias (TMV, Durchkontaktierungen durch die Formmasse) 334 durch die Formmasse 308 dargestellt. Ähnlich wie bei den TSVs können die TMVs derart ausgebildet sein, dass sie eine Induktivität, einen Kondensator, einen Widerstand oder eine andere gewünschte Charakteristik aufweisen, die mit den Eigenschaften der passiven Bauelemente auf dem Superposer kombiniert ist. Alternativ können bei anderen Gehäusearten Drahtverbindungen verwendet werden, um den Superposer mit dem Substrat oder einem anderen Abschnitt des Gehäuses zu verbinden.
  • Die direkten Verbindungen können zunächst einen Anschluss mit einem oder mehreren passiven Bauelementen 312, 324 des Superposers bilden. Dies kann unter anderem für HF- und Energieverbindungen nützlich sein. Alternativ können die Anschlüsse eine Verbindung von dem Substrat mit Through-Body-Durchkontaktierungen 326 durch den Superposer bilden, die direkt mit dem oberen Nacktchip 322 verbinden, ohne über passive Bauelemente zu verbinden. Die Durchkontaktierungen durch den Superposer ermöglichen es dem Superposer, auch Umverteilung und Anschlussfunktionalitäten für das Gehäuse bereitzustellen. Indem der Superposer als ein integriertes passives Bauelement und ein Umsetzer verwendet wird, kann das Gehäuse kompakter, einfacher und kostengünstiger gestaltet werden.
  • Die direkten Verbindungen der TMVs in den Superposer ermöglichen es, dass Signaling, Leistungsversorgung und andere Arten von Verbindungen direkt von dem Verkapselungssubstrat an den oberen Nacktchip gebildet werden. Während dies besonders nützlich zum Verbessern von Leistungsabgabe ist, ohne den unteren Nacktchip zu überhitzen, ermöglicht es außerdem kürzere Verbindungen mit externen Bauelementen, und es ermöglicht, dass Verbindungen des oberen Nacktchips mit unteren Nacktchip durch das Verkapselungssubstrat gebildet werden. Als eine weitere Alternative kann das Gehäuse 300 ohne den oberen Nacktchip ausgebildet sein. Die TMV-Verbindungen mit dem Superposer können als ein sekundärer Pfad für Verbindungen in den unteren Nacktchip zur Leistungsabgabe und zu anderen Zwecken verwendet werden. Direkte Verbindungen zwischen den zwei Nacktchips können außerdem durch den Superposer gebildet werden, indem Mikro-Bumps des oberen Nacktchips mit TSVs des unteren Nacktchips verbunden werden.
  • 4 ist ein Querschnittansichtsdiagramm eines Gehäuses 400 des Flip-Chips-Typs mit einem unteren Nacktchip 402. Die Vorderseite des Nacktchips mit den aktiven Schaltungen 404 ist an einem Substrat 406 angelötet, das eine Umsetzer- und eine Umverteilungsschicht umfasst. Ein Bauelementen-Substrat 410 ist der Rückseite des Nacktchips überlagert und zum Beispiel mittels Mikro-Bumps 428 befestigt. Der Superposer 410 umfasst verschiedene passive Bauelemente 412, 414, die über TSVs 416 mit den aktiven Schaltungen 414 verbunden sind.
  • Das Flip-Chip-Gehäuse 400 ist dem eingebetteten Chipgehäuse 100 von 1 darin ähnlich, dass es einen Superposer zum Tragen von passiven Bauelementen für den Nacktchip verwendet. Die gleichen Arten von Verbindungen wie in dem Beispiel von 1 können gebildet werden. Der Nacktchip kann ein SoC-, ein HF-Nacktchip oder ein digitaler Basisband-Nacktchip sein. Die eingebetteten passiven Bauelementen des Superposers können für HF, Leistungsversorgung, Taktung und als Referenzquellen für digitale Schaltungen verwendet werden. In diesem und den anderen Beispielen kann der Superposer ungefähr die gleiche Flächenausdehnung aufweisen wie der Nacktchip, wie dargestellt, oder er kann bezüglich der Flächenausdehnung kleiner oder größer sein, je nachdem, wie die passiven Bauelemente verwendet und verbunden werden sollen. Der Superposer kann, wie in 3, um eine Drahtleitung, TMV oder andere Arten von Verbindungen mit dem Verkapselungssubstrat erweitert werden. Das Gehäuse kann außerdem eine Abdeckung (nicht dargestellt) aus Metall, Keramik, Kunststoff oder Formmasse umfassen, um den Nacktchip und den Superposer zu schützen.
  • 5 ist ein Querschnittansichtsdiagramm eines aufgestapelten Nacktchip-Flip-Chip-Gehäuses 500. In diesem Beispiel ist ein unterer Nacktchip 512 an einem Verkapselungssubstrat 506 befestigt. Ein Bauelementen-Substrat 510 ist dem unteren Nacktchip überlagert (superpose) und mit dem Nacktchip mittels Mikrobumps-Verbindungen mit TSVs 516 durch den unteren Nacktchip verbunden. Ein oberer Nacktchip 522 ist über dem Bauelementen-Substrat angebracht und derart angebracht, wie vorstehend in den anderen Beispielen beschrieben. Direkte Durchkontaktierungen 532 durch das Bauelementen-Substrat verbinden die zwei Nacktchips miteinander. Durchkontaktierungen 526, 530 durch das Bauelementen-Substrat und den unteren Nacktchip können verwendet werden, um den oberen Nacktchip mit dem Verkapselungssubstrat zu verbinden. Eine Vielzahl anderer Mittel (nicht dargestellt) kann ebenfalls je nach Art der Nacktchips und des Gehäuses verwendet werden, um den oberen Nacktchip mit dem Verkapselungssubstrat zu verbinden
  • Die zwei Nacktchips werden auf dem Verkapselungssubstrat aufgestapelt, wobei sich das Bauelementen-Substrat dazwischen befindet. Das Bauelementen-Substrat trägt passive Bauelemente 512, 514, Durchkontaktierungen durch den Body (Through-Body-Vias) 526 und kann ebenfalls Oberflächenpfade auf oder innerhalb des Substrats umfassen, um Verbindungen zwischen den zwei Nacktchips und mit den passiven Bauelementen auf dem Bauelementen-Substrat zu bilden. Das Gehäuse kann je nach der beabsichtigter Verwendung des Nacktchips auf eine von einer Vielzahl verschiedener Weisen abgedeckt werden.
  • Die Bauelementen-Substrate, wie in den Gehäusebeispielen dargestellt, ermöglichen eine einfache und kostengünstige Verbindung mit außerhalb des Chips befindlichen passiven Bauelementen. Diese Bauelemente weisen bessere elektrische Leistung auf als jene, die innerhalb eines Silizium-Nacktchips ausgebildet sind. Eine auf einem Glassubstrat ausgebildete Induktivität weist zum Beispiel eine Güte Q auf, die fünf bis acht Mal die von Induktivitäten übersteigt, die auf einem typischen digitalen Silizium-Nacktchip implementiert sind. Aufteilen der passiven Bauelementen auf einem separaten Substrat ermöglicht es, dass HF-Schaltungen sogar in einem niederohmigen Silizium ausgebildet sind. Die außerhalb des Chips befindlichen passiven Bauelemente (Off-Chip-Bauelemente) ermöglichen hohe Leistung, während das niederohmige Silizium ermöglicht es, dass die anderen Schaltelemente effizient und kostengünstig sind.
  • Durch Anordnen des Superposers in dem Nacktchip-Stapel muss nicht ein an den oberen Nacktchip angelegter hoher Strom durch die unteren Nacktchips fließen. Dies reduziert die thermische Beanspruchung der unteren Nacktchips. Es kann außerdem verwendet werden, um die Impedanz und Kapazität auf den Leistungsversorgungsleitungen zu reduzieren. Die beschriebenen Anordnungen ermöglichen es außerdem, dass die passiven Bauelemente sehr nahe an den Nacktchips, für die sie verwendet werden, angeordnet werden.
  • In den vorstehenden Beispielen ist der Superposer auf der Rückseite des unteren Nacktchips angeordnet. Dies bedeutet, dass die Vorderseitenanschlüsse nicht für die Verbindungen mit den außerhalb des Chips befindlichen passiven Bauelementen verwendet werden müssen. Die Vorderseitenanschlüsse können bereits eine hohe Dichte von Energie-Daten-, Signal- und Testanschlüssen mit dem Verkapselungssubstrat oder RDL aufweisen. Indem die Anschlüsse für externe passive Bauelemente auf die Rückseite des Nacktchips verlegt werden, kann ein größerer Teil des Anschlussbereichs, in diesem Fall der First-Level-Interconnets, für andere Zwecke zugänglich gemacht werden.
  • Wie in 3 dargestellt, kann außerdem das Bauelementen-Substrat für Energieanschlüsse verwendet werden. Die TMVs von dem Verkapselungssubstrat zu dem Bauelementen-Substrat können mit Versorgungsschienen gekoppelt sein. Die empfangene Leistung kann durch passive Bauelemente in dem Bauelementen-Substrat aufbereitet werden und dann an den Nacktchip über die TSVs an die Rückseite des Nacktchips geliefert werden. Horizontale Oberflächenpfade auf oder innerhalb des Bauelementen-Substrats können die Anschlüsse nach Bedarf von dem hervorstehenden Abschnitt des Bauelementen-Substrats versetzen, damit sie mit einer geeigneten TSV ausgerichtet sind. Dies ermöglicht es, dass ein größerer Teil des Anschlussbereichs auf der Vorderseite des Nacktchips für andere Zwecke verwendet wird. Leistung kann außerdem über passive Bauelemente an den oberen Nacktchip geliefert werden.
  • 6 ist ein perspektivisches Draufsichtdiagramm auf ein Beispiel eines Transformators 620, der in einem Bauelementen-Substrat unter Verwendung eines Stapels aus mehreren Schichten Dielektrikum, wie Glas oder Silizium, und leitfähigen Leiterbahnen, wie Kupfer, ausgebildet werden kann. Die Strukturen sind ausgebildet, indem horizontale kreisförmige Strukturen unter Verwendung von vertikalen Durchkontaktierungen durch Schichten des Stapels verbunden werden. Strukturen, die ähnlich den gezeigten Strukturen sind, können verwendet werden, um Induktivitäten, Transformatoren, Kondensatoren und andere passive Bauelemente auf oder innerhalb des Bauelementen-Substrats auszubilden.
  • Der Transformator 620 umfasst eine erste Induktivität, die eine erste Spule 652 und eine dritte Spule 672 umfasst. Die erste Spule 652 ist auf einer ersten Ebene 650 eines Superposer-Substrats, zum Beispiel des Superposer-Substrats 110 von 1, angeordnet. Die erste Spule 652 umfasst ein erstes äußeres Metallpad 654 und ein erstes inneres Metallpad 656. Eine erste zentrale Durchkontaktierung 690 steht mit der ersten Spule 652 an der ersten Ebene 650 und dem ersten inneren Metallpad 656 in Kontakt. Die erste Induktivität umfasst außerdem eine dritte Spule 672 auf einer dritten Ebene 670 des Superposer-Substrats. Die dritte Spule 672 umfasst ein drittes inneres Metallpad 676, das mit der ersten zentralen Durchkontaktierung 690 und einem dritten äußeren Metallpad 674 in Kontakt steht.
  • Der Transformator 620 umfasst eine zweite Induktivität, die eine zweite Spule 662 auf einer zweiten Ebene 660 des Superposer-Substrats umfasst. Die zweite Ebene 660 befindet sich zwischen der ersten Ebene 650 und der dritten Ebene 670. Die zweite Spule 662 umfasst ein zweites äußeres Metallpad 664 und ein zweites inneres Metallpad 666, die mit einer zweiten zentralen Durchkontaktierung 692 in Kontakt stehen.
  • Die erste Induktivität beginnt an dem ersten äußeren Metallpad 654 und endet an dem dritten äußeren Metallpad 674. Die zweite Induktivität beginnt an dem zweiten äußeren Metallpad 664 und endet an dem zweiten äußeren Metallpad 666. Ein derartiger Transformator 620 zeigt eine 2:1 Umsetzung zwischen der ersten Induktivität und der zweiten Induktivität. Der Transformator 620 kann außerdem als eine gefaltete Induktivität 620 bezeichnet werden, da zwei Spulen buchstäblich ineinander gefaltet sind. Der Transformator 620 kann außerdem als ein gefalteter dreischichtiger Transformator 620 mit zwei Induktivitäten bezeichnet werden.
  • Die erste Spule 652 und die dritte Spule 672 können in Reihe oder parallel elektrisch verbunden sein. Wenn die erste Spule 652 und die dritte Spule 672 in Reihe verbunden sind, beträgt die Induktivität das Doppelte der mittleren oder zweiten Induktivität. Wenn die erste Spule 652 und die dritte Spule 672 parallel verbunden sind, beträgt die Induktivität die Hälfte der mittleren Induktivität. Die verschiedenen Verbindungsanordnungen ermöglichen verschiedene Induktivitätsverhältnisse, die für Impedanzanpassung und symmetrische Signalübertragung erforderlich sind.
  • 7A ist ein Verfahrensablaufdiagramm zum Ausbilden eines Gehäuses 101 mit einem überspritzten Nacktchip 103 auf einem kernlosen Substrat 107, wie z. B. dem von 1B. In einem ersten Zweig wird ein SoC-Nacktchip bei 701 ausgebildet, der Silizium-Durchkontaktierungen umfasst. Die Durchkontaktierungen verbinden Nacktchip-Bumps (Kontaktierhügel) 121 auf der Rückseite des Nacktchips mit den Vorderseitenschaltungen. Bei 702 wird der SoC-Nacktchip mit Formmasse 109 überspritzt und bei 703 werden Through-Mold-Durchkontaktierungen (Durchkontaktierungen durch die Formmasse) 125 in der Formung ausgebildet.
  • Bei 704 wird ein Aufbaumaterial 107 auf der Überspritzung laminiert, um je nachdem, wie das Gehäuse verwendet werden wird, Ausfächerung, Umverteilung oder Anschlussstrukturen auszubilden. Bei 705 werden Gehäuse-Durchkontaktierungen durch die Aufbauschichten gebohrt. Dies ermöglicht es, dass die Schichten und die Durchkontaktierungen miteinander verbunden werden. Bei 706 werden die Leiterbahnen und Durchkontaktierungen mit einem leitfähigen Material, wie z. B. Kupfer, durchmetallisiert. Dieses Verfahren wird bei 707 wiederholt, um jede der Aufbauschichten übereinander zu laminieren. Bei 708 werden die Lotkugeln 123 an der unteren Aufbauschicht angebracht um Verbindung mit einer Hauptplatine oder einer anderen Vorrichtung zu bilden, mit der das Gehäuse verbunden werden wird.
  • In einem zweiten Zweig wird bei 711 ein Superposer 111 mit passiven Bauelementen 113 auf oder innerhalb des Substrats des Superposers angefertigt. Der Superposer wird anschließend bei 712 mit Bumps (Kontaktierhügel) versehen, so dass er mit den Durchkontaktierungen über Pads auf der Rückseite des Nacktchips verbunden werden kann. Bei 709 wird der Superposer auf der Rückseite des überspritzten Nacktchips angebracht. In dem Beispiel von 1B ist der Superposer lediglich mit den Durchkontaktierungspads auf der Rückseite des Nacktchips elektrisch verbunden. Es können weitere Verbindungen mit anderen Durchkontaktierungen und mit anderen Nacktchips bestehen, wie in 3 dargestellt. Bei 710 wird das Gehäuse fertiggestellt. Dies kann ein Hinzufügen von Underfill zwischen dem Bauelementen-Substrat und der Rückseite des Nacktchips umfassen. Es kann außerdem ein Befüllen von Aushöhlungen mit Formmasse, Hinzufügen von Abdeckungen, zusätzlichen Nacktchips oder beliebige weitere gewünschte Schritte je nach der konkreten Implementierung umfassen.
  • 7B ist ein Verfahrensablaufdiagramm zum Ausbilden eines Gehäuses mit einem eingebetteten Nacktchip auf einem kernlosen Substrat. Ein derartiges Gehäuse sieht dem in 1B gezeigten sehr ähnlich. Die verallgemeinerten Querschnittsdiagramme der vorliegenden Beschreibung können auf eine Vielzahl von verschiedenen Gehäusetypen angewendet werden. In dem ersten Zweig wird bei 721 ein SoC- oder ein anderer geeigneter Typ von Nacktchip mit TDVs angefertigt, um aktive Schaltungen mit dem Rückseitensuperposer zu verbinden. Bei 702 wird der Nacktchip auf einer Substrataushöhlung des kernlosen Substrats angeordnet. Bei 723 werden PoP-Durchkontaktierungen in dem Verkapselungssubstrat ausgebildet, um einen anderen Nacktchip oder ein anderes Gehäuse oberhalb oder seitlich des ersten bei 721 ausgebildeten Nacktchips zu unterstützen.
  • Bei 724 wird das Aufbaumaterial oberhalb des kernlosen Substrats laminiert, um eine direkte Verbindung mit der Vorderseite des Nacktchips zu bilden. Die Aufbauschichten werden wie in 7A ausgebildet, indem eine neue Schicht bei 724 laminiert wird, Durchkontaktierungen durch die Schicht bei 725 gebohrt werden, Anschlussleiterbahnen und die Durchkontaktierungen mit leitfähigen Metallen bei 725 durchmetallisiert werden und dann diese Vorgänge bei 727 wiederholt werden, bis alle von den gewünschten Routen in den laminierten Aufbauschichten ausgebildet sind. Eine Lotkugelgitteranordnung (Solder Ball Grid Array) oder eine beliebige andere Art von Anschlusssystem, einschließlich eines Land Grid Array (schachbrettartiges Feld von Kontaktflächen), wird bei 728 an der letzten Aufbauschicht angebracht.
  • Der Superposer oder das Substrat für passive Bauelemente wird in einem getrennten Verfahren bei 731 angefertigt. Wie vorstehend erwähnt, kann dies mit einer einzelnen Glasschicht oder mit mehreren Glasschichten erzielt werden. Die passiven Bauelemente können das Glas als ein Dielektrikum gegen Kupferleiterbahnen und Durchkontaktierungen verwenden. Eine beliebige von einer Vielzahl von verschiedenen Formen und Materialien kann verwendet werden und das Bauelementen-Substrat kann aus einem anderen Material angefertigt sein, das für die konkreten passiven Bauelemente, die gewünscht sind, besser geeignet sein kann. Bei 732 werden Anschlusspads an dem Bauelementen-Substrat angebracht, um zu ermöglichen, dass es an den Durchkontaktierungspads angebracht wird, die auf der Rückseite des Nacktchips ausgebildet sind. Kupferbumps (Kupfer-Kontaktierhügel) der Lötzinnbumps können zu einem derartigen Zweck verwendet werden, obwohl eine Vielzahl von verschiedenen Arten von Anschlüssen je nach der konkreten Implementierung verwendet werden kann.
  • Bei 729 werden der Nacktchip und der Superposer zusammengefügt und unter Verwendung eines Reflow-Ofens, Drucks oder eines beliebigen von einer Vielzahl von anderen Verfahren zusammengebaut. Bei 730 wird das Gehäuse fertiggestellt. Dies kann einen Underfill zwischen dem Nacktchip und dem Superposer umfassen und kann außerdem Abdeckungen, Formung und zusätzliche Bauelemente umfassen.
  • 7C ist ein Verfahrensablaufdiagramm zum Ausbilden eines Flip-Chip-Gehäuses 400 mit einem Nacktchip 402 und einem Superposer 410, wie dem in 4. Bei 741 werden die Nacktchips mit TSVs angefertigt. Wie bei jedem anderen Beispiel hierin kann der Nacktchip ein digitaler Basisband-Nacktchip, ein digitaler Signalverarbeitungsnacktchip, ein Prozessor- oder Steuerungs-Nacktchips, ein analoger HF-Nacktchip, ein SoC-Nacktchip oder eine beliebige von einer Vielzahl von anderen Arten von Nacktchips sein. Bei 742 wird ein Verkapselungssubstrat ausgebildet. Dies kann Silizium, FR-4 (Fiberglass Reinforced epoxy laminate), Formmasse oder ein beliebiges anderes gewünschtes Verkapselungssubstrat-Material sein. Bei 743 werden Interconnects in dem Gehäuse ausgebildet, einschließlich von Second-Level-Interconnects. Bei 744 wird der Nacktchip auf dem Gehäuse montiert und bei 745 kann ein Underfill zwischen dem Gehäuse und dem Substrat angewendet werden.
  • Bei 751 wird der Superposer 410 mit passiven Bauelementen 414 auf oder innerhalb des Superposer-Substrats ausgebildet. Durchkontaktierungen und Pads werden ebenfalls ausgebildet, um die passiven Bauelemente mit dem Nacktchip zu verbinden. Bei 752 werden die Pads mit Bumps versehen, um Verbindungen mit dem Nacktchip zu bilden. Bei 749 werden der Superposer und der Nacktchip zusammengebaut, wobei der Nacktchip an der Rückseite des Nacktchips und an beliebigen weiteren Durchkontaktierungen und Pfaden angebracht wird. Bei 750 wird der Freiraum zwischen dem Bauelementen-Substrat und der Rückseite des Nacktchips mit Underfill gefüllt und das Gehäuse wird fertiggestellt.
  • 7D ist ein verallgemeinertes Verfahrensablaufdiagramm zum Ausbilden eines vorstehend beschriebenen Gehäuses und eines Gehäuses von einer vorstehend beschriebenen Art, die ein Bauelementen-Substrat verwendet. Bei 710 werden passive Bauelemente in einem dielektrischen Substratmaterial, wie z. B. unter anderem Glas oder Silizium, ausgebildet. Die passiven Bauelemente können den von 6 ähnlich sein und können außerdem andere Arten von Induktivitäten, Transformatoren, Kondensatoren und Widerständen zusammen mit anderen Bauelementen umfassen. Das Substrat kann eine einzelne Schicht sein, oder es kann aus mehreren Schichten ausgebildet sein, die dazwischen liegen oder laminiert sind und zusätzliche horizontale Oberflächenverbindungen aufweisen oder nicht. Das Bauelementen-Substrat kann außerdem vertikale Durchkontaktierungen durch das Substrat und Routingspfade aufweisen, um Verbindungen zwischen einer Stelle und einer anderen zu bilden.
  • Bei 712 wird ein Nacktchip auf einem Siliziumsubstrat oder einer beliebigen anderen Art von Substrat ausgebildet. Der Nacktchip umfasst eine Vorderseite, auf der die aktiven Schaltungen ausgebildet werden, und eine Rückseite, die das Nacktchip-Substrat, normalerweise, aber nicht notwendigerweise ein Siliziumsubstrat, umfasst. Bei 714 werden Durchkontaktierungen durch die Rückseite des Nacktchips zu den aktiven Schaltungen ausgebildet.
  • Bei 716 wird der Nacktchip mit einem Verkapselungssubstrat eines Typs zusammengefügt. Bei einem eingebetteten Nacktchip wird der Nacktchip in einer Formmasse oder einem ähnlichen Material eingebettet, die Formmasse wird auf der Vorderseite des Nacktchips entfernt, und eine Umverteilungsschicht wird über der Vorderseite des Nacktchips ausgebildet. Bei deinem Flip-Chip-Gehäuse wird die Vorderseite des Nacktchips an ein Verkapselungssubstrat angelötet.
  • Bei 718 können wahlweise zusätzliche Durchkontaktierungen durch das Gehäuse ausgebildet werden, um Verbindungen zwischen dem Bauelementen-Substrat und dem Verkapselungssubstrat zu bilden. Diese zusätzlichen Durchkontaktierungen können bei manchen Gehäusetypen durch die Formmasse ausgebildet werden, oder es können Drahtleitungen bei anderen Gehäusetypen verwendet werden. Die Durchkontaktierungen durch die Formmasse (Through-Mold-Vias) ermöglichen eine Verbindung von dem Verkapselungssubstrat direkt mit dem Bauelementen-Substrat, ohne dass sie durch den Nacktchip verlaufen. Darauf kann eine Verbindung mit dem Nacktchip durch eine Silizium-Durchkontaktierung (Through-Silicon-Via), eine Verbindung mit einem anderen Nacktchip folgen, oder es kann eine Grundebene für ein passives Bauelement in dem Bauelementen-Substrat bereitgestellt werden.
  • Bei 720 wird das Bauelementen-Substrat an der Rückseite des Nacktchips derart angebracht, dass Verbindungspunkte auf dem Bauelementen-Substrat mit den Durchkontaktierungen des Nacktchips ausgerichtet sind. Dies verbindet die passiven Bauelemente des Bauelementen-Substrats mit den aktiven Schaltungen des Nacktchips. Bei 724 kann der Nacktchip und die passiven Bauelemente in einer beliebigen von einer Vielzahl von verschiedenen Weisen fertiggestellt werden, um eine beliebige gewünschte Gehäuseart zu erhalten. Bei 722 können wahlweise zusätzliche Nacktchips an das Bauelementen-Substrat gegenüber dem ersten Nacktchip angebracht werden. Dies ermöglicht eine aufgestapelte Nacktchip-Anordnung.
  • 8 stellt eine Recheneinheit 800 gemäß einer Implementierung der Erfindung dar. Die Recheneinheit 800 nimmt eine Hauptplatine 802 auf. Die Hauptplatine 802 kann eine Anzahl von Komponenten, einschließlich – jedoch nicht drauf beschränkt – eines Prozessors 804 und mindestens eines Kommunikationschips 806, aufweisen. Der Prozessor 804 ist physisch und elektrisch mit der Hauptplatine 802 gekoppelt. In einigen Implementierungen ist der mindestens eine Kommunikationschip 806 ebenfalls physisch und elektrisch mit der Hauptplatine 802 gekoppelt. In weiteren Implementierungen stellt der Kommunikationschip 806 einen Teil des Prozessors 804 dar.
  • Abhängig von ihren Anwendungen kann Recheneinheit 800 andere Komponenten aufweisen, die physisch und elektrisch mit der Hauptplatine 802 gekoppelt sein können oder nicht. Diese anderen Komponenten umfassen, sind aber nicht beschränkt auf, einen flüchtigen Speicher (z. B. DRAM) 808, einen nichtflüchtigen Speicher (z. B. ROM) 809, einen Flash-Speicher (nicht dargestellt), ein Grafikprozessor 812, einen digitalen Signalprozessor (nicht dargestellt), ein Krypto-Prozessor (nicht dargestellt), einen Chipsatz 814, eine Antenne 816, ein Display 818, wie ein Touchscreen-Display, einen Touchscreen-Controller 820, eine Batterie 822, einen Audiocodec (nicht dargestellt), einen Videocodec (nicht dargestellt), einen Leistungsverstärker 824, ein globales Positionsbestimmungssystem-(GPS-)-Gerät 826, einen Kompass 828, ein Beschleunigungsmesser (nicht dargestellt), ein Gyroskop (nicht dargestellt), einen Lautsprecher 830, eine Kamera 832 und ein Massenspeichergerät (wie ein Festplattenlaufwerk) 810, Compact-Disc (CD) (nicht dargestellt), Digital Versatile Disk (DVD) (nicht dargestellt) und so weiter). Diese Komponenten können mit der Hauptplatine 802 verbunden, auf die Hauptplatine montiert oder mit irgendwelchen der anderen Komponenten kombiniert werden.
  • Der Kommunikationschip 806 ermöglicht drahtlose und/oder kabelgebundene Kommunikationen für die Datenübertragung von und zu Recheneinheit 800. Der Begriff „drahtlos” und seine Ableitungen kann verwendet sein, um Schaltungen, Geräte, Systeme, Verfahren, Techniken, Kommunikationskanäle usw. zu beschreiben, die Daten unter Verwendung von modulierter elektromagnetischer Strahlung durch ein nicht festes Medium kommunizieren können. Der Begriff deutet nicht an, dass die assoziierten Geräte nicht irgendwelche Drähte enthalten, obwohl sie in einigen Ausführungsformen keine enthalten könnten. Der Kommunikationschip 806 kann jegliche von einer Anzahl von drahtlosen oder verdrahteten Standards oder Protokollen implementieren, einschließlich, aber nicht beschränkt auf, Wi-Fi (IEEE 802.11-Familie), WiMAX (IEEE 802.16-Familie), IEEE 802.20, Long Term Evolution (LTE), Ev-DO, HSPA+, HSDPA+, HSUPA+, EDGE, GSM, GPRS, CDMA, TDMA, DECT, Bluetooth, Ethernet, Ableitungen davon sowie irgendwelche anderen drahtlosen und verdrahteten Protokolle, die als 3G, 4G, 5G bezeichnet werden, und darüber hinaus. Die Recheneinheit 800 kann eine Mehrzahl von Kommunikationschips 806 aufweisen. Zum Beispiel kann ein erster Kommunikationschip 806 für drahtlose Kommunikation kürzerer Reichweite, wie Wi-Fi und Bluetooth, bestimmt sein und ein zweiter Kommunikationschip 806 kann für drahtlose Kommunikation längerer Reichweite, wie GPS, EDGE, GPRS, CDMA, WiMAX, LTE, Ev-DO und andere, bestimmt sein.
  • Der Prozessor 804 der Recheneinheit 800 umfasst einen ungehäusten IC-Chip (IC-Nacktchip), der im Gehäuse des Prozessors 804 verkapselt ist. Bei einigen Implementierungen der Erfindung umfasst der IC-Nacktchip des Prozessors, der Speicherbauelemente, der Kommunikationsgeräte oder anderer Komponenten einen oder mehrere Nacktchips, die nach Bedarf unter Verwendung eines Superposers oder eines Bauelementen-Substrats zusammen verkapselt werden. Der Begriff „Prozessor” kann auf jedes Gerät oder jeden Teil eines Geräts verweisen, der elektronische Daten von Registern und/oder einem Speicher verarbeitet, um diese elektronischen Daten in andere elektronische Daten zu transformieren, die in Registern und/oder einem Speicher gespeichert werden können.
  • In verschiedenen Implementierungen kann die Recheneinheit 800 ein Laptop, ein Netbook, ein Notebook, ein Ultrabook, ein Smartphone, ein Tablet, ein Personal Digital Assistant (PDA), ein Ultra-Mobile PC, ein Mobiltelefon, ein Schreibtischcomputer, ein Server, ein Drucker, ein Scanner, ein Bildschirm, eine Set-Top-Box, eine Entertainment-Steuereinheit, eine Digitalkamera, ein tragbarer Musikspieler oder ein digitaler Videorekorder sein. In weiteren Implementierungen kann die Recheneinheit 800 ein beliebiges anderes elektronisches Gerät sein, das Daten verarbeitet.
  • Ausführungsformen können als ein Teil von einem oder mehreren Speicherchips, Controllern, CPUs (Hauptprozessor), Mikrochips oder integrierten Schaltungen, die unter Verwendung einer Hauptplatine verbunden sind, einer anwendungsspezifischen integrierten Schaltung (ASIC) und/oder einem feldprogrammierbaren Gate-Array (FPGA) implementiert werden.
  • Bezugnahmen auf „eine Ausführungsform”, „bestimmte Ausführungsformen”, „verschiedene Ausführungsformen” usw. haben die Bedeutung, dass die derart beschriebene Ausführungsformen) der Erfindung bestimmte Merkmale, Strukturen oder Eigenschaften umfassen können, aber dass nicht unbedingt jede Ausführungsform die besonderen Merkmale, Strukturen oder Eigenschaften umfassen muss. Weiter können einige Ausführungsformen einige, alle oder keine der Merkmale aufweisen, die für andere Ausführungsformen beschrieben sind.
  • In der folgenden Beschreibung und den Ansprüchen kann der Begriff „gekoppelt” gemeinsam mit seinen Ableitungen verwendet sein. „Gekoppelt” wird verwendet, um anzuzeigen, dass zwei oder mehr Elemente zusammenarbeiten oder interagieren, jedoch nicht unbedingt durch physische oder elektrische Komponenten dazwischen verbunden sind.
  • In der folgenden Beschreibung und den Ansprüchen werden die Begriffe „Chip” und „Nacktchip (Die)” auf austauschbare Weise für die Bezeichnung jeder Art von kleinem mikroelektrischem, mikromechanischem, analogem oder Hybrid-Gerät verwendet, das für die Gehäusung und Verwendung in einem Rechengerät geeignet ist.
  • Wie in den Ansprüchen verwendet, zeigt die Verwendung der Ordnungsadjektive „erste”, „zweite”, „dritte” usw. zur Beschreibung eines allgemeinen Elements nur an, dass unterschiedliche Fälle von ähnlichen Elementen bezeichnet werden, und dass sie nicht dazu beabsichtigt sind, anzudeuten, dass die so beschriebenen Elemente in einer gegebenen Sequenz, entweder zeitlich, räumlich, in der Rangfolge oder in irgendeiner anderen Weise sein müssen, es sei denn, es ist anderweitig angegeben.
  • Die Zeichnungen und die vorstehende Beschreibung führen Beispiele von Ausführungsformen an. Für Fachleute ist es selbstverständlich, dass ein oder mehrere der beschriebenen Elemente sehr wohl zu einem einzelnen funktionalen Element kombiniert werden können. Alternativ können bestimmte Elemente in mehrere funktionale Elemente geteilt werden. Elemente aus einer Ausführungsform können einer weiteren Ausführungsform hinzugefügt werden. Beispielsweise können hierin beschriebene Reihenfolgen von Prozessen verändert werden und sind nicht auf die hierin beschriebene Art und Weise beschränkt. Außerdem müssen die Handlungen eines jeden Ablaufdiagramms weder in der gezeigten Reihenfolge implementiert sein, noch müssen alle Vorgänge unbedingt ausgeführt werden. Ebenfalls können diejenigen Vorgänge, die nicht von anderen Vorgängen abhängen, parallel mit den anderen Vorgängen ausgeführt werden. Der Umfang von Ausführungsformen wird durch diese speziellen Beispiele keineswegs begrenzt. Zahlreiche Variationen, entweder ausdrücklich in der Beschreibung gegeben oder nicht, wie z. B. Unterschiede in Struktur, Abmessung und Verwendung von Material, sind möglich. Der Umfang der Ausführungsformen ist zumindest so breit, wie von den folgenden Ansprüchen angegeben.
  • Die folgenden Beispiele beziehen sich auf weitere Ausführungsformen. Die verschiedenen Merkmale der unterschiedlichen Ausführungsformen können verschiedenartig mit einigen Merkmalen eingeschlossen und anderen ausgeschlossen kombiniert werden, sodass sie sich für eine Vielzahl von unterschiedlichen Anwendungen eignen. Einige Ausführungsformen beziehen sich auf ein Gehäuse für einen Halbleiter-Nacktchip. Das Gehäuse umfasst einen Halbleiter-Nacktchip, der aktive Schaltungen in der Nähe einer Vorderseite des Nacktchips aufweist und eine gegenüber der Vorderseite liegende Rückseite aufweist, ein Bauelementen-Substrat in der Nähe der Rückseite des Nacktchips, eine Vielzahl von elektrischen passiven Bauelementen auf dem Bauelementen-Substrat und einen leitfähigen Pfad, um ein passives Bauelement mit den aktiven Schaltungen zu verbinden, wobei der Nacktchip ein Siliziumsubstrat zwischen der Vorderseite und der Rückseite aufweist, und wobei der leitfähige Pfad eine Silizium-Durchkontaktierung (Through-Silicon-Via) durch den Nacktchip von der Rückseite zu den aktiven Schaltungen ist.
  • In weiteren Ausführungsformen ist das Bauelementen-Substrat mit der Rückseite des Nacktchips verbunden. Weitere Ausführungsformen umfassen ein Verkapselungssubstrat, das mit der Vorderseite des Nacktchips verbunden ist.
  • In weiteren Ausführungsformen ist das Bauelementen-Substrat aus mindestens einem von Glas, Keramik oder Silizium ausgebildet. In weiteren Ausführungsformen umfasst das Bauelementen-Substrat ein Siliziumsubstrat und wobei die passiven Bauelemente mit dem Siliziumsubstrat integriert sind. In weiteren Ausführungsformen umfassen die aktiven Schaltungen eine Hochfrequenzschaltung. In weiteren Ausführungsformen umfassen die passiven Bauelemente mindestens eines von Induktivitäten, Transformatoren, Kondensatoren und Widerständen. In weiteren Ausführungsformen umfassen die Kondensatoren Metall-Isolator-Metall-Kondensatoren, wobei das Bauelementen-Substrat als der Isolator dient. In weiteren Ausführungsformen umfassen die Induktivitäten vertikale Induktivitäten, die in dem Bauelementen-Substrat ausgebildet sind.
  • Einige Ausführungsformen umfassen ein Aufbauschichtsubstrat (Build-Up-Layer-Substrat) auf der Vorderseite des Nacktchips, eine Formmasse zwischen dem Bauelementen-Substrat und dem Aufbauschichtsubstrat und eine Through-Mold-Via (Durchkontaktierung durch die Formmasse) durch die Formmasse, um ein passives Bauelement mit dem Aufbauschichtsubstrat zu verbinden.
  • In weiteren Ausführungsformen ist der Halbleiter-Nacktchip in der Formmasse eingebettet. Weitere Ausführungsformen umfassen einen zweiten Halbleiter-Nacktchip, der mit dem Bauelementen-Substrat auf einer Seite des Bauelementen-Substrats, die der Seite des ersten Halbleiter-Nacktchips gegenüberliegt, verbunden ist. Weitere Ausführungsformen umfassen ein Verkapselungssubstrat, das mit der Vorderseite des Nacktchips verbunden ist, eine Durchkontaktierung zwischen dem Bauelementen-Substrat und dem Verkapselungssubstrat, um den zweiten Halbleiter-Nacktchip mit dem Verkapselungssubstrat unabhängig von dem ersten Halbleiter-Nacktchip zu verbinden.
  • In weiteren Ausführungsformen verläuft das Bauelementen-Substrat seitlich über dem ersten Nacktchip, wobei das Gehäuse ferner eine Durchkontaktierung von dem Bauelementen-Substrat umfasst, um Leistung zu dem zweiten Nacktchip zu transportieren, ohne durch den ersten Nacktchip zu führen.
  • Einige Ausführungsformen beziehen sich auf ein Verfahren, das ein Ausbilden von passiven Bauelementen auf einem Bauelementen-Substrat, Ausbilden von Durchkontaktierungen durch eine Rückseite eines Nacktchips zu Schaltungen der Vorderseite des Nacktchips, und Anbringen des Bauelementen-Substrats an der Rückseite des Nacktchips umfasst, so dass die passiven Bauelemente mit den Schaltungen durch die Durchkontaktierungen verbunden sind.
  • Einige Ausführungsformen umfassen ein Einbetten des Nacktchips in einer Formmasse und Ausbilden eines Verkapselungssubstrats auf der Vorderseite des Nacktchips vor dem Anbringen des Bauelementen-Substrats. Einige Ausführungsformen umfassen ein Anbringen einer Vorderseite des Nacktchips an einem Verkapselungssubstrat vor einem Anbringen des Bauelementen-Substrats und Anbringen einer Abdeckung an dem Verkapselungssubstrat über dem Nacktchip nach dem Anbringen des Bauelementen-Substrats.
  • Manche Ausführungsformen beziehen sich auf ein Rechensystem, das eine Benutzerschnittstelle, einen Speicher und einen gehäusten Halbleiter-Nacktchip aufweisen, wobei das Gehäuse ein Bauelementen-Substrat in der Nähe der Rückseite des Nacktchips, eine Vielzahl von elektrischen passiven Bauelementen auf dem Bauelementen-Substrat und einen leitfähigen Pfad aufweist, um ein passives Bauelement mit aktiven Schaltungen auf einer Vorderseite des Nacktchips zu verbinden. In einigen Ausführungsformen weist der Nacktchip ein Siliziumsubstrat zwischen der Vorderseite und der Rückseite auf und der leitfähige Pfad ist eine Silizium-Durchkontaktierung (Through-Silicon-Via) durch den Nacktchip von der Rückseite zu der aktiven Schaltung.
  • Weitere Ausführungsformen umfassen einen Prozessor und wobei der gehäuste Halbleiter-Nacktchip ein Kommunikationschip ist und die aktive Schaltung analoge Hochfrequenzschaltung ist. In einigen Ausführungsformen ist das gehäuste Halbleiter-Nacktchip ein Ein-Nacktchip-System, wobei das Rechensystem ferner eine Berührungsanzeige aufweist und die Benutzerschnittstelle in die Berührungsanzeige integriert ist.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Nicht-Patentliteratur
    • IEEE 802.11-Familie [0074]
    • IEEE 802.16-Familie [0074]
    • IEEE 802.20 [0074]

Claims (17)

  1. Gehäuse für einen Halbleiter-Nacktchip (Die), umfassend: einen Halbleiter-Nacktchip, der aktive Schaltungen in der Nähe einer Vorderseite des Nacktchips aufweist und eine gegenüber der Vorderseite liegende Rückseite aufweist, ein Bauelementen-Substrat in der Nähe der Rückseite des Nacktchips, eine Vielzahl von passiven elektrischen Bauelementen auf dem Bauelementen-Substrat, und einen leitfähigen Pfad, um ein passives Bauelement mit den aktiven Schaltungen zu verbinden, wobei der Nacktchip ein Siliziumsubstrat zwischen der Vorderseite und der Rückseite aufweist und wobei der leitfähige Pfad eine Silizium-Durchkontaktierung (Through-Silicon-Via) durch den Nacktchip von der Rückseite zu der aktiven Schaltung ist.
  2. Gehäuse nach Anspruch 1, wobei das Bauelementen-Substrat mit der Rückseite des Nacktchips verbunden ist.
  3. Gehäuse nach Anspruch 1 oder 2, das ferner ein Verkapselungssubstrat (Package-Substrat) aufweist, das mit der Vorderseite des Nacktchips verbunden ist.
  4. Gehäuse nach einem oder mehreren der vorhergehenden Ansprüche, wobei das Bauelementen-Substrat aus mindestens einem von Glas, Keramik oder Silizium ausgebildet ist.
  5. Gehäuse nach einem oder mehreren der Ansprüche 1 bis 3, wobei das Bauelementen-Substrat ein Siliziumsubstrat umfasst und wobei die passiven Bauelemente mit dem Siliziumsubstrat integriert sind.
  6. Gehäuse nach einem oder mehreren der vorhergehenden Ansprüche, wobei die aktiven Schaltungen eine Hochfrequenzschaltung umfassen.
  7. Gehäuse nach einem oder mehreren der vorhergehenden Ansprüche, wobei die passiven Bauelemente mindestens eines von Induktivitäten, Transformatoren, Kondensatoren und Widerständen umfassen.
  8. Gehäuse nach einem oder mehreren der vorhergehenden Ansprüche, wobei die Kondensatoren Metall-Isolator-Metall-Kondensatoren umfassen, wobei das Bauelementen-Substrat als der Isolator dient.
  9. Gehäuse nach Anspruch 8, wobei die Induktivitäten vertikale Induktivitäten umfassen, die in dem Bauelementen-Substrat ausgebildet sind.
  10. Gehäuse nach Anspruch 1, ferner umfassend: ein Aufbauschichtsubstrat (Build-Up-Layer-Substrat) auf der Vorderseite des Nacktchips, eine Formmasse zwischen dem Bauelementen-Substrat und dem Aufbauschichtsubstrat, und eine Through-hold-Via (Durchkontaktierung durch die Formmasse) durch die Formmasse, um ein passives Bauelement mit dem Aufbauschichtsubstrat zu verbinden.
  11. Gehäuse nach Anspruch 10, wobei der Halbleiter-Nacktchip in der Formmasse eingebettet ist.
  12. Gehäuse nach einem oder mehreren der vorhergehenden Ansprüche, das ferner einen zweiten Halbleiter-Nacktchip umfasst, der mit dem Bauelementen-Substrat auf einer Seite des Bauelementen-Substrats, die dem ersten Halbleiter-Nacktchip gegenüberliegt, verbunden ist.
  13. Gehäuse nach Anspruch 12, ferner umfassend: ein Verkapselungssubstrat (Package-Substrat), das mit der Vorderseite des Nacktchips verbunden ist, eine Durchkontaktierung zwischen dem Bauelementen-Substrat und dem Verkapselungssubstrat, um den zweiten Halbleiter-Nacktchip mit dem Verkapselungssubstrat unabhängig von dem ersten Halbleiter-Nacktchip zu verbinden.
  14. Gehäuse nach Anspruch 12, wobei das Bauelementen-Substrat seitlich über dem ersten Nacktchip verläuft, wobei das Gehäuse ferner eine Durchkontaktierung von dem Bauelementen-Substrat umfasst, um Leistung zu dem zweiten Nacktchip zu transportieren, ohne durch den ersten Nacktchip zu führen.
  15. Rechensystem, umfassend: eine Benutzerschnittstelle, einen Speicher; und einen gehäusten Halbleiter-Nacktchip, wobei das Gehäuse ein Bauelementen-Substrat in der Nähe einer Rückseite des Nacktchips, eine Vielzahl von elektrischen passiven Bauelementen auf dem Bauelementen-Substrat und einen leitfähigen Pfad aufweist, um ein passives Bauelement mit den aktiven Schaltungen auf einer Vorderseite des Nacktchips zu verbinden, wobei der Nacktchip ein Siliziumsubstrat zwischen der Vorderseite und der Rückseite aufweist, und wobei der leitfähige Pfad eine Silizium-Durchkontaktierung (Through-Silicon-Via) durch den Nacktchip von der Rückseite zu den aktiven Schaltungen ist.
  16. Rechensystem nach Anspruch 15, das fernen einen Prozessor umfasst und wobei der gehäuste Halbleiter-Nacktchip ein Kommunikationschip ist und die aktive Schaltung analoge Hochfrequenzschaltung ist.
  17. Rechensystem nach Anspruch 15, wobei der gehäuste Halbleiter-Nacktchip ein Ein-Nacktchip-System (System-on-Chip-Die) ist, wobei das Rechensystem ferner eine Berührungsanzeige aufweist und die Benutzerschnittstelle in die Berührungsanzeige integriert ist.
DE202014104574.0U 2013-09-27 2014-09-24 Nacktchipgehäuse mit Superposer-Substrat für passive Bauelemente Active DE202014104574U1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
PCT/US2013/062388 WO2015047330A1 (en) 2013-09-27 2013-09-27 Die package with superposer substrate for passive components
USPCT/US13/62388 2013-09-27

Publications (1)

Publication Number Publication Date
DE202014104574U1 true DE202014104574U1 (de) 2014-11-13

Family

ID=51869674

Family Applications (1)

Application Number Title Priority Date Filing Date
DE202014104574.0U Active DE202014104574U1 (de) 2013-09-27 2014-09-24 Nacktchipgehäuse mit Superposer-Substrat für passive Bauelemente

Country Status (9)

Country Link
US (1) US10615133B2 (de)
EP (1) EP3050098B1 (de)
JP (1) JP6464435B2 (de)
KR (2) KR20160036666A (de)
CN (1) CN104517953B (de)
DE (1) DE202014104574U1 (de)
GB (1) GB2520149B (de)
TW (2) TWI671866B (de)
WO (1) WO2015047330A1 (de)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11350537B2 (en) 2019-05-21 2022-05-31 Analog Devices, Inc. Electrical feedthrough assembly
US11417615B2 (en) 2018-11-27 2022-08-16 Analog Devices, Inc. Transition circuitry for integrated circuit die
US11424196B2 (en) 2018-06-01 2022-08-23 Analog Devices, Inc. Matching circuit for integrated circuit die
WO2023036515A1 (en) * 2021-09-13 2023-03-16 RF360 Europe GmbH Integrated passive devices
US11744021B2 (en) 2022-01-21 2023-08-29 Analog Devices, Inc. Electronic assembly
US11894322B2 (en) 2018-05-29 2024-02-06 Analog Devices, Inc. Launch structures for radio frequency integrated device packages

Families Citing this family (48)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10665377B2 (en) 2014-05-05 2020-05-26 3D Glass Solutions, Inc. 2D and 3D inductors antenna and transformers fabricating photoactive substrates
US9613942B2 (en) * 2015-06-08 2017-04-04 Qualcomm Incorporated Interposer for a package-on-package structure
WO2016209200A1 (en) * 2015-06-22 2016-12-29 Intel Corporation On-chip through-body-via capacitors and techniques for forming same
US10269767B2 (en) 2015-07-31 2019-04-23 Taiwan Semiconductor Manufacturing Company, Ltd. Multi-chip packages with multi-fan-out scheme and methods of manufacturing the same
WO2017034589A1 (en) * 2015-08-27 2017-03-02 Intel Corporation Multi-die package
US9935076B1 (en) * 2015-09-30 2018-04-03 Apple Inc. Structure and method for fabricating a computing system with an integrated voltage regulator module
US9870929B2 (en) * 2015-10-14 2018-01-16 Taiwan Semiconductor Manufacturing Company Ltd. Package structure, fan-out package structure and method of the same
WO2017111790A1 (en) 2015-12-23 2017-06-29 Manusharow Mathew J Improving size and efficiency of dies
KR20200010598A (ko) 2016-02-25 2020-01-30 3디 글래스 솔루션즈 인코포레이티드 3d 커패시터 및 커패시터 어레이 제작용 광활성 기재
US11161773B2 (en) 2016-04-08 2021-11-02 3D Glass Solutions, Inc. Methods of fabricating photosensitive substrates suitable for optical coupler
US10002844B1 (en) 2016-12-21 2018-06-19 Invensas Bonding Technologies, Inc. Bonded structures
TWI708361B (zh) * 2017-03-15 2020-10-21 聯華電子股份有限公司 半導體封裝結構及其形成方法
KR102524712B1 (ko) 2017-04-28 2023-04-25 3디 글래스 솔루션즈 인코포레이티드 Ｒｆ 서큘레이터
US20190006331A1 (en) * 2017-06-30 2019-01-03 Intel Corporation Electronics package devices with through-substrate-vias having pitches independent of substrate thickness
KR102386799B1 (ko) 2017-07-07 2022-04-18 3디 글래스 솔루션즈 인코포레이티드 패키지 광활성 유리 기판들에서 ｒｆ 시스템을 위한 2ｄ 및 3ｄ 집중 소자 디바이스들
US10447274B2 (en) * 2017-07-11 2019-10-15 iCometrue Company Ltd. Logic drive based on standard commodity FPGA IC chips using non-volatile memory cells
TWI632644B (zh) * 2017-08-30 2018-08-11 絡達科技股份有限公司 積體電路結構
US11646288B2 (en) * 2017-09-29 2023-05-09 Intel Corporation Integrating and accessing passive components in wafer-level packages
US10854946B2 (en) 2017-12-15 2020-12-01 3D Glass Solutions, Inc. Coupled transmission line resonate RF filter
US10957626B2 (en) 2017-12-19 2021-03-23 Thermo Electron Scientific Instruments Llc Sensor device with carbon nanotube sensor positioned on first and second substrates
US10923408B2 (en) * 2017-12-22 2021-02-16 Invensas Bonding Technologies, Inc. Cavity packages
US11380597B2 (en) 2017-12-22 2022-07-05 Invensas Bonding Technologies, Inc. Bonded structures
KR102600200B1 (ko) 2018-01-04 2023-11-10 3디 글래스 솔루션즈 인코포레이티드 고효율 ｒｆ 회로들을 위한 임피던스 정합 도전성 구조
TWI704848B (zh) * 2018-03-09 2020-09-11 鈺橋半導體股份有限公司 具有嵌埋式元件及加強層之線路板、其製法及其面朝面半導體組體
US11315891B2 (en) 2018-03-23 2022-04-26 Taiwan Semiconductor Manufacturing Company, Ltd. Methods of forming semiconductor packages having a die with an encapsulant
US11735570B2 (en) * 2018-04-04 2023-08-22 Intel Corporation Fan out packaging pop mechanical attach method
US11076489B2 (en) 2018-04-10 2021-07-27 3D Glass Solutions, Inc. RF integrated power condition capacitor
US11004757B2 (en) 2018-05-14 2021-05-11 Invensas Bonding Technologies, Inc. Bonded structures
CA3071138C (en) 2018-05-29 2021-05-25 3D Glass Solutions, Inc. Low insertion loss rf transmission line
AU2019344542B2 (en) 2018-09-17 2022-02-24 3D Glass Solutions, Inc. High efficiency compact slotted antenna with a ground plane
US11721677B2 (en) * 2018-12-27 2023-08-08 Intel Corporation Microelectronic assemblies having an integrated capacitor
WO2020139951A1 (en) 2018-12-28 2020-07-02 3D Glass Solutions, Inc. Heterogenous integration for rf, microwave and mm wave systems in photoactive glass substrates
WO2020139955A1 (en) 2018-12-28 2020-07-02 3D Glass Solutions, Inc. Annular capacitor rf, microwave and mm wave systems
WO2020206323A1 (en) 2019-04-05 2020-10-08 3D Glass Solutions, Inc. Glass based empty substrate integrated waveguide devices
CA3136642C (en) 2019-04-18 2023-01-03 3D Glass Solutions, Inc. High efficiency die dicing and release
CN111952268A (zh) 2019-05-15 2020-11-17 西部数据技术公司 多模块集成内插器和由此形成的半导体器件
US11004783B2 (en) 2019-05-29 2021-05-11 Microsoft Technology Licensing, Llc Integrated circuit chip design for symmetric power delivery
US11264358B2 (en) 2019-09-11 2022-03-01 Google Llc ASIC package with photonics and vertical power delivery
US11101211B2 (en) 2019-09-26 2021-08-24 International Business Machines Corporation Semiconductor device with backside inductor using through silicon vias
US10978419B1 (en) * 2019-10-14 2021-04-13 Nanya Technology Corporation Semiconductor package and manufacturing method thereof
KR20210079005A (ko) 2019-12-19 2021-06-29 삼성전자주식회사 반도체 패키지 및 그 제조방법
US11276668B2 (en) * 2020-02-12 2022-03-15 Google Llc Backside integrated voltage regulator for integrated circuits
CA3177603C (en) 2020-04-17 2024-01-09 3D Glass Solutions, Inc. Broadband induction
US11769768B2 (en) 2020-06-01 2023-09-26 Wolfspeed, Inc. Methods for pillar connection on frontside and passive device integration on backside of die
US11348884B1 (en) * 2020-11-13 2022-05-31 Taiwan Semiconductor Manufacturing Company Limited Organic interposer including a dual-layer inductor structure and methods of forming the same
CN115516587A (zh) * 2021-04-23 2022-12-23 京东方科技集团股份有限公司 集成有无源器件的基板及其制备方法
WO2022222133A1 (zh) * 2021-04-23 2022-10-27 京东方科技集团股份有限公司 集成有无源器件的基板及其制备方法
US20230050400A1 (en) * 2021-08-13 2023-02-16 Mediatek Inc. Semiconductor package with reduced connection length

Family Cites Families (48)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09219468A (ja) 1996-12-09 1997-08-19 Shinko Electric Ind Co Ltd 電子部品用基体
US6218729B1 (en) 1999-03-11 2001-04-17 Atmel Corporation Apparatus and method for an integrated circuit having high Q reactive components
JP3792445B2 (ja) * 1999-03-30 2006-07-05 日本特殊陶業株式会社 コンデンサ付属配線基板
US6711029B2 (en) * 2002-05-21 2004-03-23 Cts Corporation Low temperature co-fired ceramic with improved shrinkage control
JP4057921B2 (ja) 2003-01-07 2008-03-05 株式会社東芝 半導体装置およびそのアセンブリ方法
JP3917946B2 (ja) 2003-03-11 2007-05-23 富士通株式会社 積層型半導体装置
JP4509550B2 (ja) 2003-03-19 2010-07-21 日本特殊陶業株式会社 中継基板、半導体素子付き中継基板、中継基板付き基板、半導体素子と中継基板と基板とからなる構造体
US20050094465A1 (en) * 2003-11-03 2005-05-05 Netlist Inc. Printed circuit board memory module with embedded passive components
JP4204989B2 (ja) * 2004-01-30 2009-01-07 新光電気工業株式会社 半導体装置及びその製造方法
US7307331B2 (en) * 2004-03-31 2007-12-11 Intel Corporation Integrated radio front-end module with embedded circuit elements
US20060071650A1 (en) 2004-09-30 2006-04-06 Narendra Siva G CPU power delivery system
US20070013080A1 (en) 2005-06-29 2007-01-18 Intel Corporation Voltage regulators and systems containing same
KR100723032B1 (ko) * 2005-10-19 2007-05-30 삼성전자주식회사 고효율 인덕터, 인덕터의 제조방법 및 인덕터를 이용한패키징 구조
US7390700B2 (en) 2006-04-07 2008-06-24 Texas Instruments Incorporated Packaged system of semiconductor chips having a semiconductor interposer
JP2008166373A (ja) 2006-12-27 2008-07-17 Nec Electronics Corp 半導体装置およびその製造方法
US8310051B2 (en) * 2008-05-27 2012-11-13 Mediatek Inc. Package-on-package with fan-out WLCSP
US7969009B2 (en) 2008-06-30 2011-06-28 Qualcomm Incorporated Through silicon via bridge interconnect
KR100992344B1 (ko) * 2008-10-23 2010-11-04 삼성전기주식회사 반도체 멀티칩 패키지
US8344503B2 (en) * 2008-11-25 2013-01-01 Freescale Semiconductor, Inc. 3-D circuits with integrated passive devices
JP5471605B2 (ja) 2009-03-04 2014-04-16 日本電気株式会社 半導体装置及びその製造方法
JP2010278334A (ja) 2009-05-29 2010-12-09 Elpida Memory Inc 半導体装置
US20110050334A1 (en) 2009-09-02 2011-03-03 Qualcomm Incorporated Integrated Voltage Regulator with Embedded Passive Device(s)
US8362599B2 (en) * 2009-09-24 2013-01-29 Qualcomm Incorporated Forming radio frequency integrated circuits
KR101134635B1 (ko) 2009-10-12 2012-04-09 금호석유화학 주식회사 액정 표시 소자용 실란트 조성물
KR101139699B1 (ko) * 2010-04-26 2012-05-02 한국과학기술원 수동소자가 적층된 반도체 칩, 이를 포함하는 3차원 멀티 칩 및 이를 포함하는 3차원 멀티 칩 패키지
US8558392B2 (en) * 2010-05-14 2013-10-15 Stats Chippac, Ltd. Semiconductor device and method of forming interconnect structure and mounting semiconductor die in recessed encapsulant
KR20110137059A (ko) * 2010-06-16 2011-12-22 주식회사 하이닉스반도체 적층 반도체 패키지
US9048112B2 (en) 2010-06-29 2015-06-02 Qualcomm Incorporated Integrated voltage regulator with embedded passive device(s) for a stacked IC
US9224647B2 (en) * 2010-09-24 2015-12-29 Stats Chippac, Ltd. Semiconductor device and method of forming TSV interposer with semiconductor die and build-up interconnect structure on opposing surfaces of the interposer
US8232173B2 (en) * 2010-11-01 2012-07-31 International Business Machines Corporation Structure and design structure for high-Q value inductor and method of manufacturing the same
KR101711045B1 (ko) * 2010-12-02 2017-03-02 삼성전자 주식회사 적층 패키지 구조물
US9177944B2 (en) * 2010-12-03 2015-11-03 Xilinx, Inc. Semiconductor device with stacked power converter
US8773866B2 (en) * 2010-12-10 2014-07-08 Taiwan Semiconductor Manufacturing Company, Ltd. Radio-frequency packaging with reduced RF loss
EP2656385B1 (de) 2010-12-20 2021-05-26 Intel Corporation Integrierte digital- und radiofrequenz-soc-vorrichtungen mit integrierten passiven bauelementen in gehäusesubstraten
JP2012204631A (ja) 2011-03-25 2012-10-22 Fujitsu Semiconductor Ltd 半導体装置、半導体装置の製造方法及び電子装置
JP5536707B2 (ja) 2011-04-04 2014-07-02 日本電信電話株式会社 半導体装置およびその製造方法
US8883561B2 (en) * 2011-04-30 2014-11-11 Stats Chippac, Ltd. Semiconductor device and method of embedding TSV semiconductor die within encapsulant with TMV for vertical interconnect in POP
US8816906B2 (en) 2011-05-05 2014-08-26 Intel Corporation Chip packages including through-silicon via dice with vertically inegrated phased-array antennas and low-frequency and power delivery substrates
US8759950B2 (en) 2011-05-05 2014-06-24 Intel Corporation Radio- and electromagnetic interference through-silicon vias for stacked-die packages, and methods of making same
US8901688B2 (en) * 2011-05-05 2014-12-02 Intel Corporation High performance glass-based 60 ghz / mm-wave phased array antennas and methods of making same
US8288209B1 (en) * 2011-06-03 2012-10-16 Stats Chippac, Ltd. Semiconductor device and method of using leadframe bodies to form openings through encapsulant for vertical interconnect of semiconductor die
KR20130023104A (ko) 2011-08-26 2013-03-07 한국전자통신연구원 밀리미터파용 레이더 패키지
JP5547703B2 (ja) * 2011-10-17 2014-07-16 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
KR101274460B1 (ko) 2011-11-22 2013-06-18 삼성전기주식회사 반도체 패키지 및 그 제조 방법
US9162867B2 (en) 2011-12-13 2015-10-20 Intel Corporation Through-silicon via resonators in chip packages and methods of assembling same
US8716859B2 (en) * 2012-01-10 2014-05-06 Intel Mobile Communications GmbH Enhanced flip chip package
US9548251B2 (en) * 2012-01-12 2017-01-17 Broadcom Corporation Semiconductor interposer having a cavity for intra-interposer die
US20150262902A1 (en) * 2014-03-12 2015-09-17 Invensas Corporation Integrated circuits protected by substrates with cavities, and methods of manufacture

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
IEEE 802.11-Familie
IEEE 802.16-Familie
IEEE 802.20

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11894322B2 (en) 2018-05-29 2024-02-06 Analog Devices, Inc. Launch structures for radio frequency integrated device packages
US11424196B2 (en) 2018-06-01 2022-08-23 Analog Devices, Inc. Matching circuit for integrated circuit die
US11417615B2 (en) 2018-11-27 2022-08-16 Analog Devices, Inc. Transition circuitry for integrated circuit die
US11350537B2 (en) 2019-05-21 2022-05-31 Analog Devices, Inc. Electrical feedthrough assembly
WO2023036515A1 (en) * 2021-09-13 2023-03-16 RF360 Europe GmbH Integrated passive devices
US11744021B2 (en) 2022-01-21 2023-08-29 Analog Devices, Inc. Electronic assembly

Also Published As

Publication number Publication date
TWI575675B (zh) 2017-03-21
TW201731041A (zh) 2017-09-01
GB2520149A (en) 2015-05-13
GB2520149B (en) 2018-05-16
EP3050098B1 (de) 2021-05-19
GB201416330D0 (en) 2014-10-29
JP2016528735A (ja) 2016-09-15
EP3050098A1 (de) 2016-08-03
KR102052294B1 (ko) 2019-12-04
TW201519379A (zh) 2015-05-16
WO2015047330A1 (en) 2015-04-02
KR20180120814A (ko) 2018-11-06
CN104517953B (zh) 2018-12-18
EP3050098A4 (de) 2017-05-10
US20160181211A1 (en) 2016-06-23
TWI671866B (zh) 2019-09-11
US10615133B2 (en) 2020-04-07
CN104517953A (zh) 2015-04-15
JP6464435B2 (ja) 2019-02-06
KR20160036666A (ko) 2016-04-04

Similar Documents

Publication Publication Date Title
DE202014104574U1 (de) Nacktchipgehäuse mit Superposer-Substrat für passive Bauelemente
DE102015119892B4 (de) Passive Komponenten in Durchkontaktierungen in einer gestapelten integrierten Schaltungsbaugruppe
DE112014003166B4 (de) Gestapelte Halbleitervorrichtungsbaugruppe mit einer verbesserten Verbindungsbandbreite und Verfahren zur Herstellung einer solchen Baugruppe
DE102014116417B4 (de) Paket integrierter Schaltungen mit eingebetteter Brücke, Verfahren zum Zusammenbau eines solchen und Paketzusammensetzung
DE112017008336T5 (de) Mikroelektronische Anordnungen
DE112017008313T5 (de) Mikroelektronische anordnungen
DE112019001681T5 (de) Antennenmodule und kommunikationsvorrichtungen
DE102020117063A1 (de) IC-GEHÄUSE EINSCHLIEßLICH MEHRFACHCHIPEINHEIT MIT GEBONDETEM INTEGRIERTEN WÄRMESPREIZER
DE112017008326T5 (de) Mikroelektronische Anordnungen
DE112016007304T5 (de) Eingebetteter die in interposer-gehäusen
DE112016007565T5 (de) Mikroelektronische bauelemente, entworfen mit 3d-gestapelten, ultradünnen gehäusemodulen für hochfrequenz-kommunikationen
DE102014109096B4 (de) Mehrstufige Umverdrahtungsschicht für die Integration mehrerer Chips
DE112017007887T5 (de) Antennenpackage mit kugel-anbringungs-array zum verbinden von antennen- und basissubstraten
DE102014108328A1 (de) Gehäusebaugruppe für eingebettete Chips und zugehörige Techniken und Konfigurationen
DE102020122692A1 (de) Organische interposer für integrierter-schaltkreis-gehäuse
DE102018204330A1 (de) Teilweise geformte, direkte Chipanbringungsstruktur für Konnektivitätsmodullösungen
DE102019106317A1 (de) Wärmeableitvorrichtung mit einer thermisch leitfähigen struktur und einer thermischen isolierstruktur in der thermisch leitfähigen struktur
DE102014109520A1 (de) Paketbaugruppen-konfigurationen für mehrfach-dies und dazugehörige techniken
DE102018204096A1 (de) Integrierte Antenne für Konnektivitätsmodul-Packungsstrukturen mit direkter Chipanbringung
DE112021005475T5 (de) Abschirmungsstrukturen in mikroelektronischen baugruppen mit direktbonden
DE102020129253A1 (de) Rekonstituierte Waferbaugruppe
DE112012006409T5 (de) Mehrfachstapel-BBUL-Paket
DE102014108995A1 (de) Metall-Isolator-Metall-Kondensator auf der Chiplage mit partiellen Vias
DE102018204332A1 (de) Abschirmlösungen für direct-chip-attachkonnektivitätsmodulpackungsstrukturen
DE102020117968A1 (de) Brücke für radiofrequenz- (rf) multi-chip-module

Legal Events

Date Code Title Description
R207 Utility model specification

Effective date: 20141224

R150 Utility model maintained after payment of first maintenance fee after three years
R151 Utility model maintained after payment of second maintenance fee after six years
R152 Utility model maintained after payment of third maintenance fee after eight years