DE102015119892B4 - Passive Komponenten in Durchkontaktierungen in einer gestapelten integrierten Schaltungsbaugruppe - Google Patents

Passive Komponenten in Durchkontaktierungen in einer gestapelten integrierten Schaltungsbaugruppe Download PDF

Info

Publication number
DE102015119892B4
DE102015119892B4 DE102015119892.4A DE102015119892A DE102015119892B4 DE 102015119892 B4 DE102015119892 B4 DE 102015119892B4 DE 102015119892 A DE102015119892 A DE 102015119892A DE 102015119892 B4 DE102015119892 B4 DE 102015119892B4
Authority
DE
Germany
Prior art keywords
die
core
coupled
inductors
capacitors
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102015119892.4A
Other languages
English (en)
Other versions
DE102015119892A1 (de
Inventor
Sujit Sharan
Ravindranath Mahajan
Stefan Rusu
Donald Gardner
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of DE102015119892A1 publication Critical patent/DE102015119892A1/de
Application granted granted Critical
Publication of DE102015119892B4 publication Critical patent/DE102015119892B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H01L23/5223—Capacitor integral with wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5227—Inductive arrangements or effects of, or between, wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05005—Structure
    • H01L2224/05009—Bonding area integrally formed with a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05541—Structure
    • H01L2224/05548—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13025—Disposition the bump connector being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/16146—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked the bump connector connecting to a via connection in the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/1701—Structure
    • H01L2224/1703—Bump connectors having different sizes, e.g. different diameters, heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/171—Disposition
    • H01L2224/1718—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/17181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06589—Thermal management, e.g. cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18161—Exposing the passive side of the semiconductor or solid-state body of a flip chip

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

Vorrichtung (202) , welche Folgendes umfasst:ein Substrat (204) ;einen ersten Die (206), der über dem Substrat (204) mit dem Substrat gekoppelt ist, wobei der erste Die (206) eine Stromversorgungsschaltung (220) aufweist, die mit dem Substrat (204) gekoppelt ist, um Strom zu empfangen;einen zweiten Die (208) mit einem Verarbeitungskern, welcher über dem ersten Die (206) mit dem ersten Die gekoppelt ist, wobei der zweite Die (208) mit der Stromversorgungsschaltung (220) gekoppelt ist, um den Verarbeitungskern zu versorgen;eine Durchkontaktierung (338) durch den ersten Die; undeine passive Vorrichtung (210) , die in der Durchkontaktierung des ersten Dies (206) gebildet ist und mit der Stromversorgungsschaltung (220) gekoppelt ist; dadurch gekennzeichnet, dassdie passive Vorrichtung Kondensatoren (212) aufweist, die mit Induktoren (210) gekoppelt sind, wobei die Kondensatoren (212) und die Induktoren (210) in den Durchkontaktierungen des ersten Dies (206) gebildet sind.

Description

  • GEBIET
  • Die vorliegende Beschreibung betrifft das Gebiet des Integrierens passiver Komponenten in Durchkontaktierungen von Dies in einer gestapelten Prozessorbaugruppe und insbesondere das Integrieren von Komponenten für die Stromzufuhr.
  • HINTERGRUND
  • Hochleistungs-Prozessorbaugruppen entwickeln sich in die Richtung, dass sie mehr Verarbeitungskerne und Verarbeitungskerne verschiedener Typen aufweisen. Diese Kerne benötigen eine Stromzufuhr von einer äußeren Stromversorgung. In vielen Fällen ist ein integrierter Spannungsregler als Teil eines Verarbeitungskerns auf einem Die aufgenommen. Der Spannungsregler benötigt große passive Komponenten in der Art von Induktoren und Kondensatoren, die an irgendeiner äußeren Stelle angeordnet werden. Wenn mehr Kerne verwendet werden, werden mehr äußere passive Komponenten benötigt.
  • Bei anderen Beispielen befindet sich der Spannungsregler in einem getrennten Die mit der Nicht-Kern-Schaltungsanordnung (in der Art von E/A, einer Speichersteuereinrichtung und einer Leistungssteuereinheit) und ist in eine Baugruppe aufgenommen, wobei der Die mit den Prozessorkernen über dem Die und mit einem Spannungsregler für jeden Kern gestapelt ist. Dies ermöglicht es, mehr Platz im Die mit den Mikroprozessorkernen zur Verfügung zu stellen, und dies isoliert die Leistungsschaltungsanordnung von der Kernverarbeitungsschaltungsanordnung. Die großen passiven Induktoren und Kondensatoren für den Spannungsregler werden noch an einer äußeren Stelle angeordnet, die durch Durchkontaktierungen, Anschlusshöcker oder andere Mittel erreicht wird. Die passiven Komponenten stellen höhere Q-Faktoren bereit, wenn sie von schnellen digitalen Schaltungsanordnungen und von Verbindungsgittern hoher Dichte isoliert sind. Sie stellen auch höhere Q-Faktoren bereit, wenn sie verglichen mit den Komponenten des Verarbeitungs-Dies oder sogar des Spannungsregler-Dies groß gemacht werden. Auch funktionieren die passiven Komponenten besser, wenn sie sich in der Nähe der Kernverarbeitungsschaltungsanordnung befinden. Die Druckschriften US 2014/0092574 A1 , US 2007/0070673 A1 und US 2006/0001174 A1 zeigen Baugruppen oder Elemente von Baugruppen die auf Chipebene integrierte Spannungsregler bilden. Die Merkmale der Oberbegriffe der unabhängigen Ansprüche sind aus der US 2014 / 0 092 574 A1 bekannt.
  • KURZBESCHREIBUNG DER ZEICHNUNG
  • Ausführungsformen der Erfindung werden beispielhaft und nicht einschränkend in den Figuren der anliegenden Zeichnung erläutert, worin sich gleiche Bezugszahlen auf ähnliche Elemente beziehen.
  • Es zeigen:
    • 1 eine seitliche Schnittansicht einer dreidimensionalen gestapelten Vorderseite-zu-Rückseite-Baugruppe mit Stromzufuhrkomponenten auf ersten und zweiten Dies gemäß einer Ausführungsform,
    • 2 eine seitliche Schnittansicht einer alternativen gestapelten Vorderseite-zu-Rückseite-Baugruppe gemäß einer Ausführungsform,
    • 3 eine seitliche Schnittansicht einer gestapelten Vorderseite-zu-Vorderseite - Baugruppe gemäß einer Ausführungsform,
    • 4 eine seitliche Schnittansicht einer alternativen gestapelten Vorderseite-zu-Vorderseite -Baugruppe gemäß einer Ausführungsform,
    • 5 eine seitliche Schnittansicht in einer Vertiefung eines Dies gebildeter Magnetischer-Kern-Induktoren gemäß einer Ausführungsform,
    • 6 eine seitliche Schnittansicht in einer Vertiefung eines Dies mit geneigten Seitenwänden gebildeter Magnetischer-Kern-Induktoren gemäß einer Ausführungsform,
    • 7 eine seitliche Schnittansicht in Poren eines Dies gebildeter Magnetischer-Kern-Kondensatoren gemäß einer Ausführungsform,
    • 8 eine seitliche Schnittansicht einer auf einem Substrat montierten gestapelten Vorderseite-zu-Rückseite-Baugruppe gemäß einer Ausführungsform,
    • 9 ein Blockdiagramm einer Rechenvorrichtung mit einem Gehäuse mit passiven Komponenten gemäß einer Ausführungsform,
    • 10 eine Teil-Schnittansicht der Rückseite eines Silicium-Dies mit passiven Vorrichtungen in Silicium-Durchkontaktierungen gemäß einer Ausführungsform,
    • 11 eine seitliche Schnittansicht eines überformten Dies mit Durchkontaktierungen gemäß einer Ausführungsform und
    • 12 eine seitliche Schnittansicht mehrerer Dies mit einer einzigen Überformung gemäß einer Ausführungsform.
  • DETAILLIERTE BESCHREIBUNG
  • Gemäß Ausführungsformen werden Induktoren mit einem magnetischen Material, die auch als Magnetischer-Kern-Induktoren (MCI) bekannt sind, an einem unteren Die (Nicht-Kern-Die) eines dreidimensional gestapelten Prozessors integriert. Die gestapelten Prozessoren liegen in Topologien vor, die besonders dafür geeignet sind, einen FIVR (vollständig integrierten Spannungsregler - „Fully Integrated Voltage Regulator“) in die Dies zu integrieren. Der Nicht-Kern-Die weist eine Nicht-Kern-Schaltungsanordnung in der Art einer Ein-/Ausgabeschaltungsanordnung, einer Speichersteuereinrichtung, einer Leistungssteuereinheit usw. auf. Einige Ausführungsformen können auch Kondensatoren hoher Dichte auf der Rückseite des unteren Dies (Nicht-Kern-Dies) als Alternative oder zusätzlich zu Mehrschicht-MIM-(Metall-Isolator-Metall)-Kondensatoren auf dem oberen Die (Kern-Die) aufweisen. Dieser Ansatz erleichtert den Baugruppenentwurf, weil die Baugruppe weniger Schichten und weniger Entwurfsbeschränkungen erfordert. Dieser Ansatz räumt auf der Baugruppe auch Platz für wirksame VIN-(Eingangsspannungs)-Entkopplungskondensatoren frei. Während der untere Die (Nicht-Kern-Die) durch die Hinzufügung der Induktoren komplexer gemacht wird, wird er durch Entfernen von Verbindungen durch den unteren Die zwischen der FIVR-Schaltungsanordnung und den Induktoren in der Baugruppe vereinfacht.
  • Magnetischer-Kern-Induktoren können entweder auf der Rückseite oder der Vorderseite des Nicht-Kern-Dies (unteren Dies) integriert werden. Hierdurch wird vermieden, dass der FIVR-Ausgang vom oberen oder unteren Die zur Baugruppe zurück verläuft, um Induktoren in der Baugruppe anzuschließen. Dies verringert auch die Anzahl der Anschlusshöcker auf dem Nicht-Kern-Die (unteren Die). Die MCI auf dem unteren Die können eine 20 oder 30 Mal höhere Induktivitätsdichte und ein erheblich kleineres Volumen und eine erheblich kleinere Dicke als die ACI in der Baugruppe bereitstellen, wodurch der Einfluss der Kernflächenskalierung abgeschwächt wird. Für einen FIVR-Entwurf, der sich auf dem unteren Die befindet, um Kernen auf dem oberen Die Leistung zuzuführen, ist der beste Ort für die Induktoren derselbe untere Die. Dreidimensionale MIM-Kondensatoren hoher Dichte und planare MIM-Kondensatoren können auch auf der Rückseite oder Vorderseite des unteren Dies (Nicht-Kern-Dies) hinzugefügt werden, um die Kosten und die Komplexität der Herstellung der mehrschichtigen MIM-Kondensatoren auf dem oberen Die zu vermeiden. Zusätzlich kann der FIVR durch Aufnehmen des MCI im selben Die mit dem FIVR unabhängig von der Baugruppenanordnung getestet werden.
  • 1 ist eine seitliche Schnittansicht einer dreidimensional gestapelten Serverkonfigurationsbaugruppe 102. Es gibt ein Baugruppensubstrat 104 oder Substrat, das direkt oder durch eine Buchse mit einer Leiterplate zu koppeln ist. Das Substrat kann aus Keramik, Silicium, Aufbauschichten oder einem anderen Material zum Bereitstellen von Anschlusskontaktstellen auf den oberen Flächen 132, 136 und den unteren Flächen 130, 134 des Substrats sowie Verbindungsleitungen zwischen der Oberseite und der Unterseite und einigen Schaltungskomponenten auf oder im Substrat gebildet werden. Ein Nicht-Kern-Die 106 wird mit dem Substrat verbunden und über dem Substrat angeordnet. Ein Kern-Die 108 wird mit dem Nicht-Kern-Die gekoppelt und über dem Nicht-Kern-Die angeordnet. Der Nicht-Kern-Die stellt typischerweise Verwaltungs-, Ein-/Ausgabesignalisierungs- und andere Funktionen für den Kern-Die bereit. Wenngleich der untere Die hier als ein Nicht-Kern-Die bezeichnet wird, kann ein beliebiger anderer Typ eines unterstützenden Dies verwendet werden, welcher ähnliche Funktionen ausführt, und der Die kann mit verschiedenen Namen versehen werden. Der Nicht-Kern-Die weist auch Verarbeitungsressourcen, Funk-, Verstärker- oder andere Typen von Schaltungsanordnungen auf, die beispielsweise in einem System-auf-einem-Chip (SOC) verwendet werden.
  • Der Kern-Die stellt schnelle Rechen- und Verarbeitungsfunktionen unter Verwendung eines oder mehrerer auf einem Die integrierter Verarbeitungskerne bereit. Der Kern-Die wird so befestigt, dass die Schaltungsanordnung 122 zum Substrat weist, wodurch ermöglicht wird, dass eine Wärmesenke 124 an der Rückseite des Kern-Dies befestigt wird. Es kann verschiedene Typen von Kernen geben, die für verschiedene Funktionen optimiert sind, welche Rechenkerne für allgemeine Zwecke, digitale Signalverarbeitungskerne und Graphikverarbeitungskerne einschließen. Die spezifischen Funktionen der Dies können angepasst werden, um für unterschiedliche Anwendungen geeignet zu sein. Es kann mehr Kern-Dies geben, und es kann zusätzliche Dies über dem Nicht-Kern-Die für andere Funktionen, wie Speicher, Ein-/Ausgabesignalisierung, Coverarbeitung usw., geben.
  • Es gibt einen FIVR-Block (nicht dargestellt) auf jedem Kontaktschlitz (nicht dargestellt) im Nicht-Kern-Die (unteren Die), welcher den Kern versorgt, der sich direkt darüber befindet. Es gibt auch FIVR-Blöcke, welche den Nicht-Kern-Die selbst versorgen. Die hier vorgestellten Techniken können auf integrierte LC-Filterkomponenten für FIVR-Komponenten, unabhängig von den Komponenten, die gespeist werden, angewendet werden. Zusätzlich können die beschriebenen Strukturen und Techniken, wenngleich die vorliegende Beschreibung allgemein FIVR betrifft, auf andere Typen von Spannungsreglern oder Spannungswandlern angewendet werden. Die Spannungsregler können ein schaltender Spannungsregler (allgemein als Abwärtsspannungsregler bekannt), ein Schaltkondensator-Spannungswandler, eine Ladungspumpe, ein Spannungsregler mit einer niedrigen Abfallspannung, ein linearer Spannungsregler oder eine Kombination dieser Typen von Spannungsreglern in der Art eines kombinierten Hybrid-Schalter-Kondensators sein. Nicht alle dieser Spannungsreglertypen verwenden Induktoren, sondern es werden typischerweise Kondensatoren in allen Spannungsreglern verwendet, um das Rauschen von Schaltungs-Schaltvorgängen zu verringern. Die bestimmte Auswahl der passiven Vorrichtung kann dafür eingerichtet werden, zur entsprechenden Stromversorgungsschaltung zu passen. Die Verwendung des Begriffs „FIVR“ soll keine spezielle Spannungsreglerschaltungsanordnung, keine speziellen Verbindungen oder Komponenten erfordern.
  • Der Nicht-Kern-Die 106 wird so am Substrat angebracht, dass die Vorderseite des Dies dem Substrat zugewandt ist. Dies ermöglicht es, dass die Schaltungsanordnung 120 der Vorderseite des Dies durch passende Anschlusskontaktstellen 132, 136 direkt mit dem Substrat gekoppelt wird. Wie vorstehend erwähnt wurde, kann diese Schaltungsanordnung, abhängig von der bestimmten Anwendung, Leistungs-, Takt-, Ein-/Ausgabe- und andere Schaltungsanordnungen aufweisen. Der Kern-Die wird ähnlich am Nicht-Kern-Die angebracht, so dass die Vorderseite des Kern-Dies der Rückseite des Nicht-Kern-Dies zugewandt ist. Dies kann als eine F2B-(Vorderseite-zu-Rückseite- oder Fläche-zu-Rückseite)-Konfiguration bezeichnet werden. Die Schaltungsanordnung 122 des Kern-Dies wird direkt mit der Rückseite des Nicht-Kern-Dies gekoppelt und kann unter Verwendung von TSV (Durch-Silicium-Durchkontaktierungen) oder beliebige von einer Vielzahl anderer Techniken mit der Schaltungsanordnung des Nicht-Kern-Dies verbunden werden.
  • Ein Magnetischer-Kern-Induktor 110 wird auf der Rückseite des Nicht-Kern-Dies integriert, während MIM-Kondensatoren 112 hoher Dichte auf dem oberen Die integriert werden. Die Kondensatoren können unter Verwendung beliebiger einer Vielzahl verschiedener Techniken, einschließlich eines mehrschichtigen planaren Entwurfs, gebildet werden. Die Eingangsspannung VIN von einer äußeren Quelle, die typischerweise aber nicht notwendigerweise auf der Leiterplatte liegt, wird durch eine Kontaktstelle 134 mit dem Substrat 104 und durch Substratverbindungen 136 mit einer Spannungsreglerschaltung 114 in der Art eines FIVR gekoppelt. Der Spannungsregler koppelt die Leistung mit dem MCI 110 und dann durch den Kondensator 112, um zumindest einen Teil des Kern-Dies zu versorgen. Der Rückkehrweg für den Strom vom Kern-Die und die Verbindungen zum Kondensator werden durch eine Substratverbindung 132 durch das Substrat zu einer Masseverbindung GND 130 über den Nicht-Kern-Die und das Substrat zurück geleitet.
  • Die Spannungsreglerschaltung ist durch einen Transistor 114 repräsentiert, um eine Pulsbreitenmodulation (PWM) der dem Kern-Die 108 zugeführten Leistung nahezulegen. Gemäß einigen Ausführungsformen beruht die geregelte Stromversorgung auf einem oder mehreren geschalteten Leistungstransistoren für das Erzeugen eines steuerbaren Einschaltverhältnisses der Eingangsspannung. Der Betrieb des schaltenden Leistungstransistors wird durch eine Leistungsregelschaltung (nicht dargestellt) gesteuert, welche ein Steuersignal empfängt, um das Transistor-Gate anzusteuern. Die Stromversorgungspulse werden dann den Induktoren 110 und den Kondensatoren 112 zugeführt, um die gepulste Leistung auf einen konstanten Spannungspegel auszugleichen. Andere Typen von Stromversorgungen können als Alternativen verwendet werden, um zu bestimmten Kernen zu passen.
  • Wenngleich die vorliegende Offenbarung in Zusammenhang mit einem FIVR oder einem anderen Typ eines Spannungsreglers bereitgestellt ist, können die beschriebenen Konfigurationen und Ausführungsformen auf eine Vielzahl verschiedener Stromversorgungsschaltungen und Systeme und auf passive Komponenten für ein solches System angewendet werden. Die Stromversorgungsschaltung 114 kann ein Spannungsregler, wie beschrieben, ein Spannungswandler oder ein anderer Typ einer Stromversorgungsschaltung sein. Wenngleich sowohl ein Induktor 110 als auch ein Kondensator 112 dargestellt sind, können ähnlich die Anzahl und die Typen passiver Komponenten und ihre Verbindung mit der Schaltungsanordnung angepasst werden, um zur bestimmten Stromversorgungsschaltung zu passen. Wenngleich nur ein Spannungsregler dargestellt ist, kann es für jeden Verarbeitungskern des Kern-Dies einen oder mehrere Spannungsregler geben. Es kann auch Spannungsregler für das Versorgen von Komponenten im Nicht-Kern-Die geben. Der Kern-Die kann zwei oder mehr Verarbeitungskerne ähnlicher oder verschiedener Typen aufweisen. Gemäß einer Ausführungsform kann es 36 Kerne mit schnellen Prozessoren, Prozessoren mit einer geringen Leistungsaufnahme, Graphikprozessoren, Beschleunigungsprozessoren und FPGA-(feldprogrammierbares Gate-Array)-Prozessoren geben, die in einem einzigen Kern-Die enthalten sind. Andere und zusätzliche Kerne können abhängig von der bestimmten Implementation verwendet werden.
  • Die Baugruppe aus 1 und beliebige der anderen Ausführungsformen können durch Hinzufügen einer Abdeckung, eines Wärmeverteilers oder einiger anderer oder zusätzlicher Komponenten fertig gestellt werden. Alternativ können Verbindungen unter Verwendung von Bonddrähten um den Umfang des Nicht-Kern-Dies zur Baugruppe gebildet werden. Die Dies können für den Schutz und die Stabilität mit einer Formmasse abgedeckt werden. Zusätzliche Teile in der Art von Verstärkern, Hochfrequenzkomponenten und digitalen Signalprozessoren können auch auf der Baugruppe oder darin hinzugefügt werden.
  • 2 ist eine seitliche Schnittansicht einer alternativen gestapelten Serverkonfigurationsbaugruppe 202, wobei ein Kondensator 212 von einem Kern-Die 208 zur Rückseite eines Nicht-Kern-Dies (unteren Dies) 206 bewegt wurde. Der Kondensator kann im selben Raum wie der Induktor ausgebildet sein. Die Baugruppe hat ein Baugruppensubstrat 204 oder Substrat, wobei die Schaltungsanordnung 220 der Vorderseite des Nicht-Kern-Dies dem Substrat 204 zugewandt ist und damit gekoppelt ist. Die Schaltungsanordnung 222 der Vorderseite des Kern-Dies 208 ist mit der Rückseite des Nicht-Kern-Dies gekoppelt.
  • Das Substrat ist direkt oder über eine Buchse mit einem VIN-Verbinder 234 gekoppelt. Die VIN wird durch einen Spannungsregler 214 für einen Induktor 210 auf der Rückseite des Nicht-Kern-Dies aufbereitet. Dieser Induktor ist ähnlich aufgebaut und angeordnet wie der Induktor 110 aus 1. Der Induktor 210 ist mit einem Kondensator 212 nun auf der Rückseite des Nicht-Kern-Dies gekoppelt, um Strom zum Kern-Die zu leiten und schließlich durch den Nicht-Kern-Die 206 und das Substrat 204 zur GND-Verbindung 230 zurückzuleiten. Die Positionierung des Kondensators 212 auf dem Nicht-Kern-Die vereinfacht weiter die Konstruktion des Kern-Dies und vereinfacht weiter die Verbindungen zwischen dem Nicht-Kern-Die und dem Kern-Die. Der Kondensator 212 kann ein planarer MIM-Kondensator oder ein dreidimensionaler MIM-Kondensator sein.
  • 3 ist eine ähnliche seitliche Schnittansicht einer alternativen Implementation einer für eine F2F-(Fläche-zu-Fläche)-Stapelung geeigneten Baugruppe. Gemäß dieser Ausführungsform hat die Baugruppe 302 ein Substrat 304 mit Strom-, VIN-, GND- und anderen externen Anschlüssen beispielsweise für Daten und für die Steuerung. Ein Nicht-Kern-Die 306 ist über seine Rückseite mit dem Substrat gekoppelt. Silicium-Durchkontaktierungen 338 verbinden das Substrat über die Rückseite des Dies mit einem Spannungsregler 314 auf der Vorderseite des Dies. Alternativ kann ein Bonddraht, der um den Umfang des Nicht-Kern-Dies 306 mit der Schaltungsanordnung 320 verbunden ist, für die Verbindung mit dem Substrat verwendet werden. Die Vorderseite des Nicht-Kern-Dies ist der Vorderseite eines Kern-Dies 308 zugewandt. Die beiden Dies sind beispielsweise unter Verwendung eines Lötkügelchengitters oder eines Mikro-Höcker-Lötgitters 340 verbunden. Ein Induktor 310 ist auf der Vorderseite des Nicht-Kern-Dies zwischen den Löthöckern ausgebildet und mit dem Spannungsregler gekoppelt. Ein Kondensator 312 ist auf der Vorderseite des Kern-Dies ausgebildet und durch eine oder mehrere der Lötkügelchenverbindungen mit dem Induktor gekoppelt. Der Kondensator wird dann mit Schaltungsanordnungen auf der Vorderseite des Dies gekoppelt, wodurch ein Verarbeitungskern gebildet ist.
  • Bei diesem Beispiel ist die Vorderseite des ersten Dies 306 als die Seite identifiziert, welche die auf dem Die durch Photolithographie und andere Prozesse gebildete Schaltungsanordnung 320 aufweist. Ähnlich ist die Vorderseite des zweiten Dies 308 als die Seite identifiziert, welche die auf dem zweiten Die gebildete Schaltungsanordnung 322 aufweist.
  • Die Induktoren 310 können mit einem magnetischen Material beispielsweise als MCI (Magnetischer-Kern-Induktoren oder Induktoren mit einem magnetischen Material) gebildet werden, und die Kondensatoren können als MIM-(Metall-Isolator-Metall)-Kondensatoren gebildet werden. Beide können auf der Vorderseite oder der Oberseite des Nicht-Kern-Dies, der selben Seite wie jener der Transistoren, hergestellt werden. Gemäß den Ausführungsformen aus den 3 und 4 wäre der Strom durch die TSV 338 für VIN gegenüber einer TSV verringert, welche Strom zwischen einem Spannungsregler und den Induktoren und Kondensatoren führt. Die Leistung vor dem Spannungsregler hat eine höhere Spannung und einen geringeren Strom. Dadurch sind verglichen mit einem System mit den Induktoren im Substrat weniger TSV erforderlich und müssen die Signale zwischen den Dies über eine kürzere Strecke laufen. Das Verringern der Strecke für Die-zu-Die-Signale verbessert die Leistungsfähigkeit bei geringeren Kosten, weil Die-zu-Die-Signale wahrscheinlich eine geringere Pufferung und eine geringere Verstärkung aufweisen und wahrscheinlich zahlreicher sind.
  • 4 ist eine 3 ähnliche seitliche Schnittansicht, wobei der Kondensator 412 von der Vorderseite eines Kern-Dies 408 zur Vorderseite eines Nicht-Kern-Dies 406 versetzt wurde. Zusätzlich könnten dreidimensionale Kondensatoren hoher Dichte auf der Vorderseite des Nicht-Kern-Dies für die Verwendung durch den Spannungsregler und auf der Rückseite des Nicht-Kern-Dies für die Eingabe von Vcc in den Spannungsregler, um eine Entkopplung zu erzielen, aufgenommen werden.
  • In 4 wird die gleiche F2F-Konfiguration wie in 3 verwendet. Eine Baugruppe 402 weist einen ersten Die 406 auf, der mit einem Substrat 404 gekoppelt ist und sich über diesem befindet. Ein zweiter Die 408 ist in einer F2F-Konfiguration mit dem ersten Die gekoppelt, so dass die Schaltungsanordnung 420 des ersten Dies der Schaltungsanordnung 422 des zweiten Dies gegenübersteht. Der erste Die weist einen Spannungsregler 414 in der Art eines FIVR, einen oder mehrere Induktoren 410 und einen oder mehrere mit dem Spannungsregler gekoppelten Kondensatoren 412 auf. Die Induktoren und Kondensatoren sind auf der Vorderseite des ersten Dies zwischen Löthöckern ausgebildet, welche den ersten und den zweiten Die miteinander verbinden. Gemäß dieser Ausführungsform wie beim Beispiel aus 3 verlaufen Durchkontaktierungen 338 zur äußeren Leistungsversorgung durch den ersten Die zur Rückseite des ersten Dies, um mit dem Substrat zu verbinden. Zusätzliche Durchkontaktierungen 338 verlaufen durch das Substrat, um durch Löthöcker mit der äußeren Leistungsversorgung zu verbinden. Dadurch sind die Verbindungen zwischen dem Spannungsregler und dem entsprechenden Verarbeitungskern kurz und benötigen keine Silicium-Durchkontaktierungen. Die Verbindungen zur externen Leistungsversorgung sind verhältnismäßig lang. Alternativ können Bonddrähte entlang dem Umfang des Nicht-Kern-Dies verwendet werden, um elektrisch mit dem Substrat zu verbinden.
  • In den 1 - 4 sind die Induktoren und Kondensatoren im Zwischenraum zwischen den Nicht-Kern- und den Kern-Dies angeordnet. Die vertikale Höhe dieses Raums ist typischerweise durch die Höhe der Verbindungen zwischen den beiden Dies festgelegt. Diese Verbindungen können Metall-Mikrohöckerverbindungen, Löthöcker, geformte Vorsprünge, Thermoschall- oder Thermokompressionsbonds unter Verwendung von Kupfer-Kupfer, Gold-Gold oder anderen Metallen oder elektrisch leitenden Polymeren sein oder durch einen Band-und-Rolle-Prozess gebildet werden. Drahtbonds, beispielsweise unter Verwendung eines Thermoschallbondens oder von Keilbonds können auch verwendet werden, um den Nicht-Kern-Die mit dem Substrat zu verbinden. Gemäß einigen Ausführungsformen ergibt sich durch das Bonden ein kleiner Zwischenraum zwischen dem Nicht-Kern-Die und dem Substrat, in dem es keinen Metall-zu-Metall-Kontakt gibt. Ein elektrisch isolierender Klebstoff kann als eine Unterfüllung in diesem Zwischenraum verwendet werden. Die Unterfüllung stellt eine stärkere mechanische Verbindung bereit, stellt eine Wärmebrücke bereit und gewährleistet, dass die Lötverbindungen nicht infolge einer differenziellen Erwärmung der Chips belastet werden. Die Unterfüllung verteilt auch die Wärmeausdehnungsdiskrepanz zwischen den Chips.
  • Abhängig vom Aufbau der Induktoren und der Kondensatoren und der erforderlichen L-, C- und anderen Werte kann die Höhe der L- und C-Komponenten größer als der durch die Mikrohöckerverbindungen erzeugte vertikale Zwischenraum sein. Um mehr Platz für die L- und C-Komponenten bereitzustellen, können Aussparungen auf der entsprechenden Fläche des geeigneten Dies gebildet werden. Die L- und C-Komponenten können dann in diesen Aussparungen gebildet oder positioniert werden.
  • 5 zeigt ein Beispiel eines Magnetischer-Kern-Induktors, der in einer Aussparung eines Dies gebildet ist. Der gleiche Ansatz kann auch auf Kondensatoren und andere Induktortypen angewendet werden. Der Die 502 ist im Querschnitt dargestellt. Eine Kerbe 504 wurde mit einer vertikalen Wand 512 und einem Unterboden 510 in den Die geschnitten. Die Kerbe wird als eine Aussparung oder eine Einsenkung durch Ätzen, Bohren, Laserbearbeitung oder durch einen anderen Prozess gebildet, der Material vom Die entfernt, um die Aussparung oder die Einsenkung zu bilden. Die Kerbe vergrößert den Abstand vom oberen Die zum Unterboden der Kerbe im Nicht-Kern-Die. Die integrierten passiven Komponenten können in einer oder mehreren verschiedenen Kerben auf der Rückseite oder sogar auf der Vorderseite des unteren Dies gebildet werden, wobei dies von der Baugruppenkonfiguration abhängt.
  • Wie dargestellt wird ein Magnetischer-Kern-Induktor 506 in der Kerbe gebildet oder positioniert. Der Induktor weist Kupferwicklungen 516 auf, die vom Magnetischer-KernMaterial 514 umgeben sind. Die Induktoren können in einer Vielzahl verschiedener Arten gebildet werden. Die Induktorvorrichtung kann ein Streifeninduktor, ein Spiralinduktor, ein Solenoidinduktor, ein Torusinduktor, ein Induktor, der in einer V-Nut gebildet ist, welche in das Silicium geätzt ist, sein, oder sie kann ein gekoppelter Induktor oder Transformator sein. Gemäß einigen Ausführungsformen wird die untere Hälfte des magnetischen Materials zuerst abgeschieden. Die Kupferinduktoren werden über der unteren Hälfte gebildet, und es wird dann eine obere Hälfte abgeschieden. Ein Isolator kann verwendet werden, um die Kupferdrähte von dem magnetischen Material zu isolieren. Die Induktoren werden mit Drahtleitungsbahnen (nicht dargestellt) gekoppelt, welche von der Kerbe zu einer geeigneten Verdrahtungsleitung oder einem geeigneten Löthöcker des Nicht-Kern-Dies verlaufen. Die Verdrahtungsleitung ermöglicht es, den Induktor auf einer Seite mit dem Spannungsregler und einem oder mehreren Kondensatoren auf der anderen Seite oder mit beliebigen anderen Komponenten zu koppeln, wie es abhängig von der Implementation erwünscht sein kann.
  • 6 ist eine seitliche Schnittansicht einer weiteren Variation, wobei eine Kerbe 604 in einem Silicium-Die 602 angeschrägt sein kann, um die Stufenabdeckung des magnetischen Materials 614 eines Induktors 608 zu verbessern, wodurch der Qualitätsfaktor des Induktors verbessert wird. Die Kerbe hat einen Unterboden 610 und eine Seitenwand 612, in diesem Fall ist die Seitenwand jedoch unter einem Winkel gebildet, so dass sich die Wände zum Boden der Kerbe hin abschrägen. Das magnetische Kernmaterial 614 kann dann für die untere Hälfte durch Abscheiden des Kernmaterials direkt über dem Unterboden der Kerbe und bis zu den abgeschrägten Seitenwänden der Kerbe gebildet werden. Dies verbessert die Stufenabdeckung und die Funktionsweise des Induktors durch Bereitstellen eines besseren Wegs für den magnetischen Fluss. Die Kupferwicklungen 616 werden über der unteren Hälfte des Kerns gebildet, und es wird dann die obere Hälfte des Induktors über den Kupferwicklungen gebildet. Wie gezeigt ist, kann jede Kerbe mit einer Größe gebildet werden, um einen einzigen Induktor aufzunehmen. Der Prozess zur Bildung der Kerbe kann verwendet werden, um die Größe des Induktors zu steuern. Wie beim Beispiel aus 5 können Drahtleitungsbahnen auch in einer anderen Weise abgeschieden oder gebildet werden, um die Induktoren mit anderen Komponenten zu verbinden.
  • Kondensatoren hoher Dichte können auch in der Fläche eines Silicium-Dies gebildet werden. 7 zeigt einen Silicium-Die 702. Poren 704 können in die Vorderseite oder die Rückseite des Nicht-Kern-Dies 702 geätzt werden, wie gezeigt ist, um eine Reihe paralleler Kanäle oder Nuten zu zeigen. Die Kanäle können dann mit einer ersten Leiterschicht 708, beispielsweise aus TiN, TaN, Cu oder einem anderen gewünschten Material, überzogen werden. Die erste Leiterschicht kann dann mit einer dielektrischen Schicht 710, beispielsweise aus Al2O3, HID2, SiN, SiOx oder einem anderen gewünschten Dielektrikum, bedeckt werden. Das Dielektrikum kann dann mit einer zweiten Leiterschicht 712 aus dem gleichen oder einem anderen Material wie die erste Schicht 708 bedeckt werden. Beim Beispiel aus 7 werden die Poren vollständig mit der zweiten Leiterschicht gefüllt. Abscheidungstechniken zur Bildung dieser Schichten in dreidimensionalen Gräben oder auf planaren Oberflächen umfassen atomare Schichtabscheidung (ALD), elektrisches Metallisieren, nicht elektrisches Metallisieren, Chemische-Dampfabscheidung-(CVD)-Sputtern und Verdampfung.
  • Der sich ergebende MIM-Kondensator nimmt zwischen den Dies sehr wenig von dem vertikalen Raum ein, weil der größte Teil seines Materials in den Poren eingebettet wird, die in den Die geschnitten sind. Die alternierenden Schichten aus einem Metall und einem Isolator können gebildet werden, um eine bestimmte Kapazität zu erzeugen. Diese Kondensatoren können entweder auf dem Nicht-Kern-Die wie in den 2 und 4 oder auf dem Kern-Die wie in den 1 und 3 gebildet werden. Sie können für eine Spannungsreglerausgabe verwendet werden. Sie können auch für die Eingangsspannung VIN des Mikrochips als Entkopplungskondensatoren verwendet werden. Die Dicke des Dielektrikums kann eingestellt werden, um den höheren Spannungen für die Eingangsspannung getrennt von der Ausgangsspannung Rechnung zu tragen.
  • 8 ist eine seitliche Schnittansicht von Teilen einer dreidimensionalen gestapelten F2B-Baugruppe 802, welche Magnetischer-Kern-Induktoren 810 und dreidimensionale MIM-Kondensatoren 812 aufweist, die unter Verwendung eines Vorderseite-an-Rückseite-Stapelns in das dreidimensionale gestapelte System integriert sind. Sowohl die Induktoren als auch die Kondensatoren werden in die Rückseite eines unteren Dies 806 eingebettet, um einen natürlichen Weg von einer FIVR-Schaltung in einer Schaltungsanordnungsschicht 816 des unteren Dies zu einer Last in einer Schaltungsanordnungsschicht 818 des oberen Dies zu ermöglichen.
  • Eine Umverteilungsschicht 822 kann auf der Rückseite des Dies gebildet werden, um die Induktoren und Kondensatoren zwischen TSV 820 auf dem unteren Die 806 und Mikrohöckern 824 auf dem oberen Die 808 zu verbinden. Die TSV verbinden die Induktoren und Kondensatoren mit dem Spannungsregler auf der Vorderseite des unteren Dies. Spezifische Leitungswegschichten 826 können verwendet werden, um die Induktoren 810 mit den Kondensatoren 812 zu verbinden. Der untere Die wird auch mit einem Substrat 804 zum Anschluss an externe Komponenten gekoppelt. Die Umverteilungsschicht 822 kann auch als ein Wärmeverteiler verwendet werden, um dabei zu helfen, vom Nicht-Kern-Die erzeugte Wärme zu entfernen. Eine Wärmesenke (nicht dargestellt) kann hinzugefügt werden, um Kontakt mit dem Umfang des Nicht-Kern-Dies zu bilden. Der Nicht-Kern-Die kann größer gemacht werden als der Kern-Die, um einen einfacheren physikalischen Kontakt mit dem Nicht-Kern-Die bereitzustellen.
  • Die hier beschriebenen gestapelten Baugruppen bieten erhebliche Vorteile. Beispielsweise werden Flächenskalierungsbedenken für FIVR-LC-Filterkomponenten abgemildert, welche in die Auflagefläche eines Kerns passen müssen. Durch Bilden oder Positionieren der LC-Filterkomponenten auf dem unteren Die oder darin können hohe Q-Faktoren erhalten werden, ohne eine höhere Präzision auf dem einfacheren Substrat zu erzwingen und ohne übermäßig viel Platz auf dem durch eine Technologie zu einer Fertigung mit einer hohen Dichte gebildeten schnellen Verarbeitungskern zu verbrauchen.
  • Durch Entfernen der LC-Komponenten vom Substrat werden die Kosten und die Komplexität des Substrats verringert. Zusätzlich sind auf dem Nicht-Kern-Die weniger Anschlusshöcker erforderlich, um die FIVR-Unterstützung bereitzustellen. Statt die passiven LC-Komponenten im Substrat unter Verwendung von Höckern zu verbinden, verbindet der FIVR unter Verwendung von TSV und Umverteilungsschichten im oberen Kern direkt mit LC-Komponenten. Die Anschlusshöcker zum Substrat des oberen Dies werden nicht mehr benötigt.
  • 9 zeigt eine Rechenvorrichtung 100 gemäß einer Implementation der Erfindung. Die Rechenvorrichtung 100 weist eine Systemplatine 2 auf. Die Platine 2 kann eine Anzahl von Komponenten, einschließlich eines Prozessors 4 und wenigstens einer Kommunikationsbaugruppe 6, aufweisen, ist jedoch nicht darauf beschränkt. Die Kommunikationsbaugruppe ist mit einer oder mehreren Antennen 16 gekoppelt. Der Prozessor 4 ist physikalisch und elektrisch mit der Platine 2 gekoppelt.
  • Abhängig von ihren Anwendungen kann die Rechenvorrichtung 100 andere Komponenten aufweisen, die möglicherweise physikalisch und elektrisch mit der Platine 2 gekoppelt sind. Diese anderen Komponenten umfassen einen flüchtigen Speicher (beispielsweise DRAM) 8, einen nicht flüchtigen Speicher (beispielsweise ROM) 9, einen Flash-Speicher (nicht dargestellt), einen Graphikprozessor 12, einen digitalen Signalprozessor (nicht dargestellt), einen Kryptoprozessor (nicht dargestellt), einen Chipsatz 14, eine Antenne 16, eine Anzeige 18 in der Art einer Berührungsbildschirmanzeige, eine Berührungsbildschirm-Steuereinrichtung 20, eine Batterie 22, einen Audiocodec (nicht dargestellt), einen Videocodec (nicht dargestellt), einen Leistungsverstärker 24, eine Vorrichtung 26 des globalen Positionsbestimmungssystems (GPS), einen Kompass 28, einen Beschleunigungsmesser (nicht dargestellt), ein Gyroskop (nicht dargestellt), einen Lautsprecher 30, eine Kamera 32 und eine Massenspeichervorrichtung (in der Art eines Festplattenlaufwerks), eine Compact Disk (CD) (nicht dargestellt), einen Digital Versatile Disk (DVD) (nicht dargestellt) usw., jedoch ohne Einschränkung darauf. Diese Komponenten können mit der Systemplatine 2 verbunden werden, auf der Systemplatine montiert werden oder mit irgendwelchen der anderen Komponenten kombiniert werden.
  • Die Kommunikationsbaugruppe 6 ermöglicht drahtlose und/oder drahtgestützte Verbindungen für die Übertragung von Daten zur Rechenvorrichtung 100 und von dieser. Der Begriff „drahtlos“ und seine Ableitungen können verwendet werden, um Schaltungen, Vorrichtungen, Systeme, Verfahren, Techniken, Kommunikationskanäle usw. zu beschreiben, welche Daten durch die Verwendung modulierter elektromagnetischer Strahlung durch ein nicht festes Medium übermitteln können. Der Begriff impliziert nicht, dass die zugeordneten Vorrichtungen keine Drähte enthalten, wenngleich sie diese gemäß einigen Ausführungsformen nicht enthalten könnten. Die Kommunikationsbaugruppe 6 kann beliebige von einer Anzahl drahtloser oder drahtgestützter Standards oder Protokolle implementieren, einschließlich WiFi (IEEE-802.11-Familie), WiMAX (IEEE-802.16-Familie), IEEE 802.20, Long Term Evolution (LTE), Ev-DO, HSPA+, HSDPA+, HSUPA+, EDGE, GSM, GPRS, CDMA, TDMA, DECT, Bluetooth, Ethernet, Ableitungen davon sowie beliebige andere drahtlose und drahtgestützte Protokolle, die als 3G, 4G, 5G usw. bezeichnet werden, jedoch ohne Einschränkung darauf. Die Rechenvorrichtung 100 kann mehrere Kommunikationsbaugruppen 6 aufweisen. Beispielsweise kann eine erste Kommunikationsbaugruppe 6 für drahtlose Kommunikationen kürzerer Reichweite, wie WiFi und Bluetooth, vorgesehen sein, und kann eine zweite Kommunikationsbaugruppe 6 für drahtlose Kommunikationen längerer Reichweite, wie GPS, EDGE, GPRS, CDMA, WiMAX, LTE, Ev-DO und andere, vorgesehen sein.
  • Einer oder mehrere der Chips können wie hier beschrieben in eine Baugruppe aufgenommen sein, oder mehrere der Chips können unter Verwendung passiver Komponenten für die Stromzufuhr, wie beschrieben, in einer einzigen Baugruppe kombiniert sein.
  • Bei verschiedenen Implementationen kann die Rechenvorrichtung 100 ein Server, eine Workstation, ein Laptop, ein Netbook, ein Notebook, ein Ultrabook, ein Smartphone, ein Tablet, ein persönlicher digitaler Assistent (PDA), ein ultramobiler PC, ein Mobiltelefon, ein Drucker, ein Scanner, ein Bildschirm, eine Set-Top-Box, eine Unterhaltungssteuereinheit, eine Digitalkamera, ein tragbares Musikabspielgerät oder ein digitaler Videorecorder oder als Internet der Dinge (IoT) bezeichnete Vorrichtungen sein. Bei weiteren Implementationen kann die Rechenvorrichtung 100 eine andere elektronische Vorrichtung in der Art eines Stifts, einer Geldbörse, einer Uhr oder eines Daten verarbeitenden Geräts sein.
  • Ausführungsformen können als Teil eines oder mehrerer Speicherchips, Steuereinrichtungen, CPU (Zentralverarbeitungseinheit), Mikrochips oder integrierter Schaltungen, die unter Verwendung einer Hauptplatine, einer anwendungsspezifischen integrierten Schaltung (ASIC) und/oder eines feldprogrammierbaren Gate-Arrays (FPGA) miteinander verbunden sind, implementiert werden.
  • Gemäß einer anderen Ausführungsform kann ein Durchkontaktierung-zuerst-Ansatz verwendet werden, um kostengünstige Silicium-Durchkontaktierungen (TSV) zu erzeugen. Die TSV werden dann mit einem Material mit einer hohen Dielektrizitätskonstanten, wie HSG Poly oder Ta205, überzogen. Eine Elektrode wird in jede überzogene Durchkontaktierung eingefügt, um Kondensatoren hoher Dichte zu bilden, die dann für In-Chip-de-cap-Zwecke verwendet werden können.
  • Weil dies ein Durchkontaktierung-zuerst-Prozess ist, können höhere Abscheidungstemperaturen für das Abscheiden der dielektrischen Filme verwendet werden, wodurch sich die Möglichkeit bietet, Oxide mit einer hohen Dielektrizitätskonstanten zu verwenden, die typischerweise bei höheren Temperaturen abgeschieden werden. Die TSV kann alternativ mit einem magnetischen Material überzogen werden, um einen Induktor zu erzeugen, der dann unter Verwendung von Standardzwischenverbindungsprozessen mit den richtigen Schaltungsorten verbunden werden kann. Durchkontaktierungen können verwendet werden, um sowohl Kondensatoren als auch Induktoren bereitzustellen, die unter Verwendung einer Umverteilungsschicht oder von Kupferleiterbahnen gekoppelt werden. Dies stellt einen Weg für das Integrieren passiver Schaltungen innerhalb der Durchkontaktierung des Siliciums des Nicht-Kern-Dies bereit.
  • 10 ist eine Teil-Schnittansicht der Rückseite eines Silicium-Dies 902 in der Art eines Nicht-Kern-Dies mit Siliciumdurchkontaktierungen 904. Die Durchkontaktierungen werden gefüllt, um passive Vorrichtungen zu bilden, und es wird dann eine strukturierte leitende Schicht 906 in der Art von Kupferleiterbahnen gebildet, um die passiven Vorrichtungen miteinander und mit anderen Schaltungsanordnungen zu verbinden, um beliebige gewünschte Verbindungen zu unterstützen. Zusätzliche strukturierte Schichten 908 werden über dielektrischen Schichten gebildet, um eine Umverteilungsschicht über den Durchkontaktierungen 904 zu bilden.
  • Anschlusskontaktstellen 910 können über der Umverteilungsschicht gebildet werden, um zu ermöglichen, dass die passiven Vorrichtungen in den Durchkontaktierungen mit anderen Komponenten gekoppelt werden, und um andere Verbindungen zu anderen Durchkontaktierungen oder anderen Schaltungen bereitzustellen. Wie vorstehend erwähnt wurde, können die passiven Vorrichtungen zwischen eine Stromversorgungsschaltung und einen Nicht-Kern-Die geschaltet werden. Sowohl die Stromversorgungsschaltung als auch der Nicht-Kern-Die können unter Verwendung der Umverteilungsschicht oder in einer anderen Weise, einschließlich Drahtbonds, verbunden werden. Der Nicht-Kern-Die 902 mit Durchkontaktierungen kann wie in den 1 - 4 dargestellt verwendet werden, um einige oder alle der passiven Vorrichtungen bereitzustellen. Durch die Bildung der passiven Vorrichtungen in Silicium-Durchkontaktierungen benötigen die passiven Vorrichtungen keinen Platz auf einer Außenfläche eines Dies, wie vorstehend beschrieben wurde.
  • Eine passive Vorrichtung in der Art eines Kondensators kann in einer Vielzahl verschiedener Arten gebildet werden. Bei einem Beispiel werden zuerst tiefe Löcher durch tiefes reaktives Ionenätzen geätzt. Eine dielektrische Passivierungsschicht in der Art eines Siliciumdioxids kann dann in den tiefen Löchern abgeschieden werden. Eine Metall-Isolator-Metall-Struktur kann dann über der Passivierungsschicht gebildet werden. TiN kann durch metallorganische chemische Dampfabscheidung, gefolgt von einem Dielektrikum in der Art von Aluminiumoxid, gefolgt von einer anderen Metallschicht, abgeschieden werden. Ein Durchkontaktierung-zuerst-Prozess kann es ermöglichen, dass ein Material mit einer höheren Dielektrizitätskonstante verwendet wird, um die Kapazität der Vorrichtung zu erhöhen.
  • Es kann dann ein strukturiertes Plasmaätzen verwendet werden, um die Oberseite des Silicium-Dies freizulegen und um einen Teil der unteren Metallschicht offenzulegen. Dies ermöglicht es, dass oberseitige Elektroden über der Durchkontaktierung angebracht werden. Die Durchkontaktierung kann ferner mit einem Dielektrikum gefüllt werden, um die obere Metallschicht zu isolieren. Ein Induktor kann in ähnlicher Weise unter Verwendung einer MIM-Struktur gebildet werden.
  • Gemäß einigen Ausführungsformen kann der Silicium-Die vor dem Dünnen geformt werden, um eine einfachere Handhabung und eine größere Stärke zu ermöglichen. 11 ist eine seitliche Schnittansicht eines Dies 922 mit einer vorderseitigen Schaltungsanordnung und einer Verbindungsschicht 926, die unter Verwendung von C4, BGA oder beliebigen einer Vielzahl anderer Verbindungssysteme mit einem Substrat 928 gekoppelt sind. Das Substrat hat auch ein Anschlussfeld 930 mit einer größeren Teilung in der Art eines BGA, einer Oberflächenmontierung oder eines anderen Typs zur Anbringung an einer externen Vorrichtung in der Art einer Hauptplatine oder sogar eines anderen Dies. Dieser Die kann der Nicht-Kern-Die oder die Kern-Dies sein, wie hier beschrieben.
  • Der Die 922 weist darin ausgebildete TSV 924 auf, welche den Anschluss anderer Vorrichtungen ermöglichen können und welche passive Vorrichtungen enthalten können. Der Die und das Substrat werden auch mit einer Formmasse oder einer Verkapselung 932 überformt. Die Formmasse kann ein gefülltes Epoxidharz oder beliebige von einer Vielzahl anderer Polymere und anderer Materialien sein. Die Formmasse 932 wird über dem montierten Die aufgebracht, und es kann dann die Rückseite des Dies, welche in 11 als die Oberseite dargestellt ist, gedünnt werden. Dies ermöglicht es, dass die verschiedenen gestapelten Konfigurationen aus den 1 - 4 weniger hoch sind. Abhängig von der Natur des Dies 922, wie dargestellt ist, ist er bereit, über einem Kern-Die gestapelt angeordnet zu werden oder den Nicht-Kern-Die gestapelt darüber anzuordnen.
  • 12 ist eine seitliche Schnittansicht einer alternativen Konfiguration, wobei es drei an einem Substrat 948 angebrachte Dies 942, 944, 946 gibt. Die Dies werden alle in der gleichen Weise wie in 10 am Substrat angebracht, die Ausführungsformen sind jedoch nicht darauf beschränkt. Die Dies weisen in einem oder allen der Dies TSV 954, 956 auf, und die Dies werden mit einer Verkapselung 958 überformt. Dies ermöglicht es, dass alle drei Dies gleichzeitig und in einem einzigen Arbeitsvorgang mit der Verkapselung gedünnt werden. Wie vorstehend erwähnt wurde, können die gestapelten Dies aus den 1 - 4 mehr als einen Die in jeder Ebene des Stapels aufweisen. Die Ausführungsform aus 11 ermöglicht es, dass die Dies durch die Verkapselung zur Verwendung als die untere oder die obere Schicht der gestapelten Die-Baugruppe sicher an ihrem Ort gehalten werden.
  • Bezüge auf „eine einzige Ausführungsform“, „eine Ausführungsform“, „eine als Beispiel dienende Ausführungsform“, „verschiedene Ausführungsformen“ usw. geben an, dass die eine oder die mehreren so beschriebenen Ausführungsformen bestimmte Merkmale, Strukturen oder Eigenschaften aufweisen können, dass jedoch nicht jede Ausführungsform notwendigerweise die bestimmten Merkmale, Strukturen oder Eigenschaften aufweist. Ferner können einige Ausführungsformen einige, alle oder keine der für andere Ausführungsformen beschriebenen Merkmale aufweisen.
  • In der folgenden Beschreibung und den Ansprüchen kann der Begriff „gekoppelt“ zusammen mit seinen Ableitungen verwendet werden. „Gekoppelt“ wird verwendet, um anzugeben, dass zwei oder mehr Elemente zusammenarbeiten oder zusammenwirken, dass sich zwischen ihnen jedoch möglicherweise eingefügte physikalische oder elektrische Komponenten befinden können.
  • In den Ansprüchen gibt die Verwendung der Ordinaladjektive „erster“, „zweiter“, „dritter“ usw. für die Beschreibung eines gemeinsamen Elements, soweit nichts anderes spezifiziert wird, lediglich an, dass auf verschiedene Instanzen ähnlicher Elemente Bezug genommen wird, und sie sollen nicht implizieren, dass die so beschriebenen Elemente in einer gegebenen zeitlichen, räumlichen, durch eine Rangordnung oder auf andere Weise gegebenen Sequenz vorliegen müssen.
  • Die Zeichnung und die vorstehende Beschreibung geben Beispiele von Ausführungsformen. Fachleute werden verstehen, dass eines oder mehrere der beschriebenen Elemente zu einem einzigen Funktionselement kombiniert werden können. Alternativ können bestimmte Elemente in viele funktionelle Elemente zerlegt werden. Elemente von einer Ausführungsform können zu einer anderen Ausführungsform hinzugefügt werden. Beispielsweise können die Reihenfolgen hier beschriebener Prozesse geändert werden und sind nicht auf die hier beschriebene Art beschränkt. Überdies brauchen die Aktionen eines Flussdiagramms nicht in der dargestellten Reihenfolge implementiert werden und brauchen auch nicht unbedingt alle Schritte ausgeführt werden. Auch können jene Schritte, die nicht von anderen Schritten abhängen, parallel mit den anderen Schritten ausgeführt werden. Der Schutzumfang der Ausführungsformen ist in keiner Weise durch diese spezifischen Beispiele beschränkt. Zahlreiche Variationen, ob in der Patentschrift explizit angegeben oder nicht, wie Unterschiede in der Struktur, in der Abmessung und in der Verwendung von Materialien, sind möglich. Der Schutzumfang von Ausführungsformen ist zumindest so breit wie durch die folgenden Ansprüche angegeben.
  • Die folgenden Beispiele betreffen weitere Ausführungsformen. Die verschiedenen Merkmale der verschiedenen Ausführungsformen können auf verschiedene Arten kombiniert werden, wobei einige Merkmale aufgenommen und andere ausgeschlossen werden, um zu einer Vielzahl verschiedener Anwendungen zu passen. Einige Ausführungsformen betreffen eine Ausführungsform, die Folgendes aufweist: ein Substrat, einen ersten Die, der über dem Substrat mit dem Substrat gekoppelt ist, wobei der erste Die eine Stromversorgungsschaltung aufweist, die mit dem Substrat gekoppelt ist, um Strom zu empfangen, einen zweiten Die mit einem Verarbeitungskern, welcher über dem ersten Die mit dem ersten Die gekoppelt ist, wobei der erste Die mit der Stromversorgungsschaltung gekoppelt ist, um den Verarbeitungskern zu versorgen, eine Durchkontaktierung durch den ersten Die und eine passive Vorrichtung, die in der Durchkontaktierung des ersten Dies gebildet ist und mit der Stromversorgungsschaltung gekoppelt ist.
  • Gemäß einigen Ausführungsformen weist der erste Die eine Vorderseite mit einer Schaltungsanordnung, welche dem Substrat zugewandt ist, und einer Rückseite, welche dem zweiten Die zugewandt ist, auf, wobei die passive Vorrichtung in einer Silicium-Durchkontaktierung auf der Rückseite angeordnet ist.
  • Gemäß einigen Ausführungsformen ist die Vorderseite des ersten Dies unter Verwendung zusätzlicher Kopplungs-Silicium-Durchkontaktierungen durch den ersten Die mit dem zweiten Die gekoppelt.
  • Gemäß einigen Ausführungsformen ist die Rückseite des ersten Dies unter Verwendung von Bonddrähten mit dem Substrat gekoppelt.
  • Gemäß einigen Ausführungsformen ist die passive Vorrichtung durch ein Material mit einer hohen Dielektrizitätskonstanten, welches die Durchkontaktierung überzieht, und eine Elektrode innerhalb des Überzugs gebildet, so dass ein Kondensator gebildet ist.
  • Gemäß einigen Ausführungsformen ist die passive Vorrichtung durch ein magnetisches Induktormaterial, welches die Durchkontaktierung überzieht, und eine Elektrode innerhalb des Überzugs gebildet, so dass ein Induktor gebildet ist.
  • Gemäß einigen Ausführungsformen weist die passive Vorrichtung Kondensatoren auf, die mit Induktoren gekoppelt sind, wobei die Kondensatoren und die Induktoren in Durchkontaktierungen des ersten Dies gebildet sind.
  • Gemäß einigen Ausführungsformen ist der erste Die ein Silicium-Die, wobei die Kondensatoren Metall-Isolator-Metall-Kondensatoren sind.
  • Gemäß einigen Ausführungsformen umfasst die passive Vorrichtung entweder dreidimensionale Metall-Isolator-Metall-Kondensatoren, planare Metall-Isolator-Metall-Kondensatoren, Magnetischer-Kern-Induktoren, Streifeninduktoren, Spiralinduktoren, Solenoidinduktoren oder Torusinduktoren.
  • Gemäß einigen Ausführungsformen umfasst die Stromversorgungsschaltung entweder einen Spannungswandler, einen Schaltkondensator-Spannungswandler, einen Spannungsregler oder einen vollständig integrierten Spannungsregler.
  • Gemäß einigen Ausführungsformen wird die passive Vorrichtung in der Durchkontaktierung gebildet, bevor die Stromversorgungsschaltung gebildet wird.
  • Weitere Ausführungsformen weisen eine Formmasse über dem ersten und dem zweiten Die auf, um die Dies physikalisch zu isolieren und zu schützen.
  • Einige Ausführungsformen betreffen eine gestapelte Die-Baugruppe, welche Folgendes aufweist: einen Kern-Die mit mehreren Verarbeitungskernen, einen Nicht-Kern-Die mit einer Stromversorgungsschaltung für jeden Verarbeitungskern, wobei jede Stromversorgungsschaltung unabhängig mit jedem jeweiligen Verarbeitungskern gekoppelt ist, um dem jeweiligen Verarbeitungskern Strom zuzuführen, ein Baugruppensubstrat, das mit dem Nicht-Kern-Die gekoppelt ist, um Strom von einer äußeren Quelle zu empfangen, und um den Stromversorgungsschaltungen des Nicht-Kern-Dies Strom bereitzustellen, eine erste Anzahl von Silicium-Durchkontaktierungen durch den Nicht-Kern-Die, um Datensignale vom Kern-Die zum Baugruppensubstrat zu tragen, und eine zweite Anzahl von Silicium-Durchkontaktierungen durch den Nicht-Kern-Die, worin passive Vorrichtungen gebildet sind, wobei die passiven Vorrichtungen mit einer Stromversorgungsschaltung gekoppelt sind.
  • Gemäß einigen Ausführungsformen sind die mehreren passiven Vorrichtungen Kondensatoren, die durch einen dielektrischen Überzug in jeder Durchkontaktierung und eine Elektrode innerhalb des Überzugs auf der Vorderseite des Nicht-Kern-Dies angebracht und ausgebildet sind.
  • Einige Ausführungsformen betreffen eine Rechenvorrichtung, welche Folgendes aufweist: eine Systemplatine, eine Kommunikationsbaugruppe, die mit der Systemplatine verbunden ist, und eine Prozessorbaugruppe mit einem Substrat, einem Nicht-Kern-Die, der über dem Substrat mit dem Substrat gekoppelt ist, wobei der Nicht-Kern-Die eine Stromversorgungsschaltung aufweist, die mit dem Substrat gekoppelt ist, um Strom zu empfangen, einem Kern-Die mit einem Verarbeitungskern, welcher über dem Nicht-Kern-Die mit dem Nicht-Kern-Die gekoppelt ist, wobei der Nicht-Kern-Die mit der Stromversorgungsschaltung gekoppelt ist, um den Verarbeitungskern zu versorgen, einer Durchkontaktierung durch den ersten Die und einer passiven Vorrichtung, die in der Durchkontaktierung des ersten Dies gebildet ist und mit der Stromversorgungsschaltung gekoppelt ist.
  • Gemäß einigen Ausführungsformen hat der Nicht-Kern-Die eine Vorderseite mit einer dem Kern-Die zugewandten Schaltungsanordnung und eine dem Substrat zugewandte Rückseite, wobei die Durchkontaktierung auf der Vorderseite des Nicht-Kern-Dies gebildet ist.
  • Gemäß einigen Ausführungsformen weist die passive Vorrichtung Kondensatoren auf, die mit Induktoren gekoppelt sind, wobei die Kondensatoren und die Induktoren in Durchkontaktierungen des ersten Dies gebildet sind.
  • Einige Ausführungsformen betreffen ein Verfahren, welches Folgendes umfasst: Bilden mehrerer Durchkontaktierungen in einem Siliciumwafer, Bilden passiver Vorrichtungen in einem Abschnitt der mehreren Durchkontaktierungen, Bilden von Stromversorgungsschaltungen auf dem Wafer nach der Bildung der passiven Vorrichtungen, Zerlegen des Wafers zur Erzeugung mehrerer Nicht-Kern-Dies, die jeweils eine Stromversorgungsschaltung aufweisen, Anbringen eines der mehreren Nicht-Kern-Dies an einem Substrat, Anbringen eines Kern-Dies mit einem Verarbeitungskern am Nicht-Kern-Die über dem Nicht-Kern-Die, wobei der Kern-Die durch die passive Vorrichtung des Nicht-Kern-Dies mit der Stromversorgungsschaltung gekoppelt wird, um den Verarbeitungskern zu versorgen.
  • Einige Ausführungsformen betreffen eine Vorrichtung, welche Folgendes aufweist: ein Substrat, einen ersten Die, der über dem Substrat mit dem Substrat gekoppelt ist, wobei der erste Die eine Stromversorgungsschaltung aufweist, die mit dem Substrat gekoppelt ist, um Strom zu empfangen, eine Formmasse über dem ersten Die, um den ersten Die physikalisch zu isolieren und während des Dünnens zu schützen, einen zweiten Die mit einem Verarbeitungskern, welcher mit dem ersten Die über dem ersten Die und über der Formmasse gekoppelt ist, wobei der erste Die mit der Stromversorgungsschaltung gekoppelt ist, um den Verarbeitungskern zu versorgen, und eine passive Vorrichtung, die am ersten Die angebracht ist und mit der Stromversorgungsschaltung gekoppelt ist.
  • Weitere Ausführungsformen weisen eine Durchkontaktierung durch den ersten Die und eine passive Vorrichtung, die in der Durchkontaktierung des ersten Dies gebildet ist und mit der Stromversorgungsschaltung gekoppelt ist, auf.

Claims (15)

  1. Vorrichtung (202) , welche Folgendes umfasst: ein Substrat (204) ; einen ersten Die (206), der über dem Substrat (204) mit dem Substrat gekoppelt ist, wobei der erste Die (206) eine Stromversorgungsschaltung (220) aufweist, die mit dem Substrat (204) gekoppelt ist, um Strom zu empfangen; einen zweiten Die (208) mit einem Verarbeitungskern, welcher über dem ersten Die (206) mit dem ersten Die gekoppelt ist, wobei der zweite Die (208) mit der Stromversorgungsschaltung (220) gekoppelt ist, um den Verarbeitungskern zu versorgen; eine Durchkontaktierung (338) durch den ersten Die; und eine passive Vorrichtung (210) , die in der Durchkontaktierung des ersten Dies (206) gebildet ist und mit der Stromversorgungsschaltung (220) gekoppelt ist; dadurch gekennzeichnet, dass die passive Vorrichtung Kondensatoren (212) aufweist, die mit Induktoren (210) gekoppelt sind, wobei die Kondensatoren (212) und die Induktoren (210) in den Durchkontaktierungen des ersten Dies (206) gebildet sind.
  2. Vorrichtung (202) nach Anspruch 1, wobei der erste Die (206) eine Vorderseite, die eine dem Substrat (204) zugewandte Schaltungsanordnung (220) aufweist, und eine Rückseite, die dem zweiten Die (208) zugewandt ist, aufweist, und wobei die passive Vorrichtung (210) in einer Silicium-Durchkontaktierung auf der Rückseite angeordnet ist.
  3. Vorrichtung (202) nach Anspruch 2, wobei die Vorderseite des ersten Dies (206) unter Verwendung zusätzlicher Kopplungs-Silicium-Durchkontaktierungen durch den ersten Die (206) mit dem zweiten Die (208) gekoppelt ist.
  4. Vorrichtung (202) nach Anspruch 2, wobei die Rückseite des ersten Dies (206) unter Verwendung von Bonddrähten mit dem Substrat (204) gekoppelt ist.
  5. Vorrichtung (202) nach Anspruch 1, wobei die passive Vorrichtung durch ein Material mit einer hohen Dielektrizitätskonstanten, welches die Durchkontaktierung überzieht, und eine Elektrode innerhalb des Überzugs gebildet ist, so dass ein Kondensator gebildet ist.
  6. Vorrichtung (202) nach Anspruch 1, wobei die passive Vorrichtung durch ein magnetisches Induktormaterial, welches die Durchkontaktierung überzieht, und eine Elektrode innerhalb des Überzugs gebildet ist, so dass ein Induktor gebildet ist.
  7. Vorrichtung (202) nach Anspruch 1, wobei der erste Die (206) ein Silicium-Die ist und wobei die Kondensatoren Metall-Isolator-Metall-Kondensatoren sind.
  8. Vorrichtung (202) nach Anspruch 1, wobei die passive Vorrichtung entweder dreidimensionale Metall-Isolator-Metall-Kondensatoren, planare Metall-Isolator-Metall-Kondensatoren, Magnetischer-Kern-Induktoren, Streifeninduktoren, Spiralinduktoren, Solenoidinduktoren oder Torusinduktoren umfasst.
  9. Vorrichtung (202) nach Anspruch 8, wobei die Stromversorgungsschaltung (220) entweder einen Spannungswandler, einen Schaltkondensator-Spannungswandler, einen Spannungsregler oder einen vollständig integrierten Spannungsregler umfasst.
  10. Vorrichtung (202) nach Anspruch 1, welche ferner eine Formmasse über dem ersten und dem zweiten Die umfasst, um die Dies physikalisch zu isolieren und zu schützen.
  11. Gestapelte Die-Baugruppe (802), welche Folgendes umfasst: einen Kern-Die mit mehreren Verarbeitungskernen (808), einen Nicht-Kern-Die (806) mit einer Stromversorgungsschaltung für jeden Verarbeitungskern, wobei jede Stromversorgungsschaltung unabhängig mit jedem jeweiligen Verarbeitungskern gekoppelt ist, um dem jeweiligen Verarbeitungskern Strom zuzuführen, ein Baugruppensubstrat (804), das mit dem Nicht-Kern-Die (806) gekoppelt ist, um Strom von einer äußeren Quelle zu empfangen, und um den Stromversorgungsschaltungen des Nicht-Kern-Dies (806) Strom bereitzustellen, eine erste Anzahl von Silicium-Durchkontaktierungen (820) durch den Nicht-Kern-Die, um Datensignale vom Kern-Die zum Baugruppensubstrat (804) zu tragen, und eine zweite Anzahl von Silicium-Durchkontaktierungen durch den Nicht-Kern-Die, worin passive Vorrichtungen gebildet sind, wobei die passiven Vorrichtungen mit einer der Stromversorgungsschaltungen gekoppelt sind, dadurch gekennzeichnet, dass die passiven Vorrichtungen Kondensatoren (812) aufweisen, die mit Induktoren (810) gekoppelt sind, wobei die Kondensatoren (812) und die Induktoren (810) in der zweiten Anzahl von Silicium-Durchkontaktierungen des ersten Dies gebildet sind.
  12. Gestapelte Die-Baugruppe (802) nach Anspruch 11, wobei die Kondensatoren durch einen dielektrischen Überzug in jeder Durchkontaktierung und eine Elektrode innerhalb des Überzugs auf der Vorderseite des Nicht-Kern-Dies angebracht und ausgebildet sind.
  13. Rechenvorrichtung (100), welche Folgendes umfasst: eine Systemplatine (2), eine Kommunikationsbaugruppe (6), die mit der Systemplatine (2) verbunden ist, und eine Prozessorbaugruppe (4) umfassend eine Vorrichtung nach einem der Ansprüche 1-10.
  14. Verfahren, welches Folgendes umfasst: Bilden mehrerer Durchkontaktierungen in einem Siliciumwafer, Bilden passiver Vorrichtungen in einem Abschnitt der mehreren Durchkontaktierungen, Bilden von Stromversorgungsschaltungen auf dem Wafer nach der Bildung der passiven Vorrichtungen, Zerlegen des Wafers zur Erzeugung mehrerer Nicht-Kern-Dies, die jeweils eine Stromversorgungsschaltung aufweisen, Anbringen eines der mehreren Nicht-Kern-Dies an einem Substrat, Anbringen eines Kern-Dies mit einem Verarbeitungskern am Nicht-Kern-Die über dem Nicht-Kern-Die, wobei der Kern-Die durch die passive Vorrichtung des Nicht-Kern-Dies mit der Stromversorgungsschaltung gekoppelt wird, um den Verarbeitungskern zu versorgen, dadurch gekennzeichnet, dass die passiven Vorrichtungen Kondensatoren aufweisen, die mit Induktoren gekoppelt sind, wobei die Kondensatoren und die Induktoren in dem einen Abschnitt der Durchkontaktierungen gebildet sind.
  15. Vorrichtung (202), nach Anspruch 10, wobei der zweite Die mit dem ersten Die über der Formmasse gekoppelt ist.
DE102015119892.4A 2014-12-24 2015-11-17 Passive Komponenten in Durchkontaktierungen in einer gestapelten integrierten Schaltungsbaugruppe Active DE102015119892B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/583,015 2014-12-24
US14/583,015 US10236209B2 (en) 2014-12-24 2014-12-24 Passive components in vias in a stacked integrated circuit package

Publications (2)

Publication Number Publication Date
DE102015119892A1 DE102015119892A1 (de) 2016-06-30
DE102015119892B4 true DE102015119892B4 (de) 2021-06-17

Family

ID=56117300

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102015119892.4A Active DE102015119892B4 (de) 2014-12-24 2015-11-17 Passive Komponenten in Durchkontaktierungen in einer gestapelten integrierten Schaltungsbaugruppe

Country Status (5)

Country Link
US (2) US10236209B2 (de)
JP (1) JP6214617B2 (de)
KR (1) KR101844814B1 (de)
DE (1) DE102015119892B4 (de)
TW (1) TWI642164B (de)

Families Citing this family (60)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9935076B1 (en) 2015-09-30 2018-04-03 Apple Inc. Structure and method for fabricating a computing system with an integrated voltage regulator module
US9627365B1 (en) 2015-11-30 2017-04-18 Taiwan Semiconductor Manufacturing Company, Ltd. Tri-layer CoWoS structure
US9831148B2 (en) 2016-03-11 2017-11-28 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated fan-out package including voltage regulators and methods forming same
US10332841B2 (en) * 2016-07-20 2019-06-25 Taiwan Semiconductor Manufacturing Company, Ltd. System on integrated chips and methods of forming the same
US10672663B2 (en) * 2016-10-07 2020-06-02 Xcelsis Corporation 3D chip sharing power circuit
KR102591624B1 (ko) 2016-10-31 2023-10-20 삼성전자주식회사 반도체 패키지
EP3327806B1 (de) * 2016-11-24 2021-07-21 Murata Integrated Passive Solutions Integriertes elektronisches bauteil für breitbandige vorspannung
TW202404049A (zh) 2016-12-14 2024-01-16 成真股份有限公司 標準大宗商品化現場可編程邏輯閘陣列(fpga)積體電路晶片組成之邏輯驅動器
US11625523B2 (en) 2016-12-14 2023-04-11 iCometrue Company Ltd. Logic drive based on standard commodity FPGA IC chips
US11276667B2 (en) * 2016-12-31 2022-03-15 Intel Corporation Heat removal between top and bottom die interface
US10636779B2 (en) * 2017-01-11 2020-04-28 Sj Semiconductor (Jiangyin) Corporation Packaging device for integrated power supply system and packaging method thereof
US10593449B2 (en) 2017-03-30 2020-03-17 International Business Machines Corporation Magnetic inductor with multiple magnetic layer thicknesses
US10607759B2 (en) 2017-03-31 2020-03-31 International Business Machines Corporation Method of fabricating a laminated stack of magnetic inductor
US10597769B2 (en) 2017-04-05 2020-03-24 International Business Machines Corporation Method of fabricating a magnetic stack arrangement of a laminated magnetic inductor
US10347411B2 (en) 2017-05-19 2019-07-09 International Business Machines Corporation Stress management scheme for fabricating thick magnetic films of an inductor yoke arrangement
US10447274B2 (en) 2017-07-11 2019-10-15 iCometrue Company Ltd. Logic drive based on standard commodity FPGA IC chips using non-volatile memory cells
US10957679B2 (en) 2017-08-08 2021-03-23 iCometrue Company Ltd. Logic drive based on standardized commodity programmable logic semiconductor IC chips
US10630296B2 (en) 2017-09-12 2020-04-21 iCometrue Company Ltd. Logic drive with brain-like elasticity and integrality based on standard commodity FPGA IC chips using non-volatile memory cells
US10454163B2 (en) * 2017-09-22 2019-10-22 Intel Corporation Ground layer design in a printed circuit board (PCB)
WO2019066868A1 (en) * 2017-09-28 2019-04-04 Intel Corporation CROSSING INTERCONNECT HOLE STRUCTURE FOR INTEGRATED INDUCTION COIL OF HIGH DENSITY HOUSING
US10725913B2 (en) 2017-10-02 2020-07-28 Micron Technology, Inc. Variable modulation scheme for memory device access or operation
US11403241B2 (en) 2017-10-02 2022-08-02 Micron Technology, Inc. Communicating data with stacked memory dies
US10355893B2 (en) 2017-10-02 2019-07-16 Micron Technology, Inc. Multiplexing distinct signals on a single pin of a memory device
US10490245B2 (en) 2017-10-02 2019-11-26 Micron Technology, Inc. Memory system that supports dual-mode modulation
US10446198B2 (en) * 2017-10-02 2019-10-15 Micron Technology, Inc. Multiple concurrent modulation schemes in a memory system
US11113076B2 (en) 2017-10-06 2021-09-07 North Sea Investment Co. Ltd. Coordinating power transitions between a smart interconnect and heterogeneous components
US11024589B2 (en) * 2017-10-13 2021-06-01 Oracle International Corporation Distributing on chip inductors for monolithic voltage regulation
US10910321B2 (en) * 2017-11-29 2021-02-02 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and method of making the same
US10608642B2 (en) 2018-02-01 2020-03-31 iCometrue Company Ltd. Logic drive using standard commodity programmable logic IC chips comprising non-volatile radom access memory cells
US10623000B2 (en) 2018-02-14 2020-04-14 iCometrue Company Ltd. Logic drive using standard commodity programmable logic IC chips
US11380623B2 (en) * 2018-03-28 2022-07-05 Intel Corporation Shield to protect vias from electromagnetic interference
US10608638B2 (en) 2018-05-24 2020-03-31 iCometrue Company Ltd. Logic drive using standard commodity programmable logic IC chips
US11322290B2 (en) * 2018-06-19 2022-05-03 Intel Corporation Techniques for an inductor at a first level interface
US10879183B2 (en) * 2018-06-22 2020-12-29 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method of manufacture
US11462521B2 (en) * 2018-06-28 2022-10-04 Intel Corporation Multilevel die complex with integrated discrete passive components
US11710720B2 (en) * 2018-06-28 2023-07-25 Intel Corporation Integrated multi-die partitioned voltage regulator
US11515291B2 (en) * 2018-08-28 2022-11-29 Adeia Semiconductor Inc. Integrated voltage regulator and passive components
US10892011B2 (en) 2018-09-11 2021-01-12 iCometrue Company Ltd. Logic drive using standard commodity programmable logic IC chips comprising non-volatile random access memory cells
US11309334B2 (en) 2018-09-11 2022-04-19 iCometrue Company Ltd. Logic drive using standard commodity programmable logic IC chips comprising non-volatile random access memory cells
US11462463B2 (en) * 2018-09-27 2022-10-04 Intel Corporation Microelectronic assemblies having an integrated voltage regulator chiplet
US10937762B2 (en) 2018-10-04 2021-03-02 iCometrue Company Ltd. Logic drive based on multichip package using interconnection bridge
US11616046B2 (en) 2018-11-02 2023-03-28 iCometrue Company Ltd. Logic drive based on chip scale package comprising standardized commodity programmable logic IC chip and memory IC chip
US11211334B2 (en) 2018-11-18 2021-12-28 iCometrue Company Ltd. Logic drive based on chip scale package comprising standardized commodity programmable logic IC chip and memory IC chip
US11037915B2 (en) * 2019-02-14 2021-06-15 Facebook Technologies, Llc Integrated display devices
US10840216B2 (en) * 2019-03-05 2020-11-17 Cerebras Systems Inc. Systems and methods for powering an integrated circuit having multiple interconnected die
US10811382B1 (en) * 2019-05-07 2020-10-20 Nanya Technology Corporation Method of manufacturing semiconductor device
US10985154B2 (en) 2019-07-02 2021-04-20 iCometrue Company Ltd. Logic drive based on multichip package comprising standard commodity FPGA IC chip with cryptography circuits
US11227838B2 (en) 2019-07-02 2022-01-18 iCometrue Company Ltd. Logic drive based on multichip package comprising standard commodity FPGA IC chip with cooperating or supporting circuits
US11887930B2 (en) 2019-08-05 2024-01-30 iCometrue Company Ltd. Vertical interconnect elevator based on through silicon vias
US11264358B2 (en) 2019-09-11 2022-03-01 Google Llc ASIC package with photonics and vertical power delivery
US11637056B2 (en) 2019-09-20 2023-04-25 iCometrue Company Ltd. 3D chip package based on through-silicon-via interconnection elevator
KR20210047043A (ko) 2019-10-21 2021-04-29 삼성전자주식회사 인터포저 구조체, 그를 포함하는 반도체 패키지 및 그 제조 방법
US11600526B2 (en) 2020-01-22 2023-03-07 iCometrue Company Ltd. Chip package based on through-silicon-via connector and silicon interconnection bridge
US11276668B2 (en) 2020-02-12 2022-03-15 Google Llc Backside integrated voltage regulator for integrated circuits
EP4128534A1 (de) 2020-04-03 2023-02-08 Wolfspeed, Inc. Gestapelte hf-schaltungstopologie mit transistorchip mit siliciumcarbid-durchkontaktierungen auf gate und/oder drain
US11715754B2 (en) * 2020-06-09 2023-08-01 Mediatek Inc. Semiconductor package with TSV inductor
US11475937B2 (en) * 2020-06-25 2022-10-18 Micron Technology, Inc. Die voltage regulation
US20220094256A1 (en) * 2020-09-18 2022-03-24 Intel Corporation Two stage multi-input multi-output regulator
JP2022147628A (ja) * 2021-03-23 2022-10-06 株式会社東芝 半導体装置
US20230197644A1 (en) * 2021-12-17 2023-06-22 Intel Corporation Semiconductor Package, Semiconductor Die and Method for Forming a Semiconductor Package or a Semiconductor Die

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060001174A1 (en) * 2004-06-30 2006-01-05 Nec Electronics Corporation Semiconductor device and method for manufacturing the same
US20070070673A1 (en) * 2005-09-28 2007-03-29 Shekhar Borkar Power delivery and power management of many-core processors
US20140092574A1 (en) * 2012-09-28 2014-04-03 Uwe Zillmann Integrated voltage regulators with magnetically enhanced inductors

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5336921A (en) * 1992-01-27 1994-08-09 Motorola, Inc. Vertical trench inductor
US5576680A (en) * 1994-03-01 1996-11-19 Amer-Soi Structure and fabrication process of inductors on semiconductor chip
US6417754B1 (en) * 1997-12-08 2002-07-09 The Regents Of The University Of California Three-dimensional coil inductor
US8492872B2 (en) * 2007-10-05 2013-07-23 Taiwan Semiconductor Manufacturing Co., Ltd. On-chip inductors with through-silicon-via fence for Q improvement
US8018738B2 (en) * 2008-06-02 2011-09-13 Oracle America, Inc., Voltage regulator attach for high current chip applications
US8207720B2 (en) * 2008-07-18 2012-06-26 Infineon Technologies Austria Ag Methods and apparatus for power supply load dump compensation
TW201027573A (en) * 2009-01-05 2010-07-16 Nanya Technology Corp Capacitor structure
JP5728651B2 (ja) * 2011-05-17 2015-06-03 パナソニックＩｐマネジメント株式会社 三次元集積回路、プロセッサ、半導体チップおよび三次元集積回路の製造方法
US9728481B2 (en) * 2011-09-07 2017-08-08 Nvidia Corporation System with a high power chip and a low power chip having low interconnect parasitics
US20140104284A1 (en) * 2012-10-16 2014-04-17 Qualcomm Mems Technologies, Inc. Through substrate via inductors
US20140225706A1 (en) * 2013-02-13 2014-08-14 Qualcomm Incorporated In substrate coupled inductor structure
US9041152B2 (en) * 2013-03-14 2015-05-26 Taiwan Semiconductor Manufacturing Company, Ltd. Inductor with magnetic material
US9159778B2 (en) * 2014-03-07 2015-10-13 International Business Machines Corporation Silicon process compatible trench magnetic device
US9786581B2 (en) * 2014-03-10 2017-10-10 Intel Corporation Through-silicon via (TSV)-based devices and associated techniques and configurations
US9601463B2 (en) * 2014-04-17 2017-03-21 Taiwan Semiconductor Manufacturing Company, Ltd. Fan-out stacked system in package (SIP) and the methods of making the same
US9754918B2 (en) * 2014-05-09 2017-09-05 Taiwan Semiconductor Manufacturing Company, Ltd. 3D chip-on-wafer-on-substrate structure with via last process

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060001174A1 (en) * 2004-06-30 2006-01-05 Nec Electronics Corporation Semiconductor device and method for manufacturing the same
US20070070673A1 (en) * 2005-09-28 2007-03-29 Shekhar Borkar Power delivery and power management of many-core processors
US20140092574A1 (en) * 2012-09-28 2014-04-03 Uwe Zillmann Integrated voltage regulators with magnetically enhanced inductors

Also Published As

Publication number Publication date
TW201635481A (zh) 2016-10-01
US11031288B2 (en) 2021-06-08
DE102015119892A1 (de) 2016-06-30
KR101844814B1 (ko) 2018-04-03
KR20160078231A (ko) 2016-07-04
US10236209B2 (en) 2019-03-19
TWI642164B (zh) 2018-11-21
JP2016122832A (ja) 2016-07-07
US20160190113A1 (en) 2016-06-30
JP6214617B2 (ja) 2017-10-18
US20190157152A1 (en) 2019-05-23

Similar Documents

Publication Publication Date Title
DE102015119892B4 (de) Passive Komponenten in Durchkontaktierungen in einer gestapelten integrierten Schaltungsbaugruppe
DE202014104574U1 (de) Nacktchipgehäuse mit Superposer-Substrat für passive Bauelemente
EP3238250B1 (de) Integrierte passive bauteile in einer gestapelten integrierten schaltungspackung
DE102015112980B4 (de) In gehäusesubstrate eingebettete dünnfilmkondensatoren und verfahren zur integration eingebetteter dünnfilmkondensatoren in gehäusesubstrate
DE102012215438B4 (de) System mit einem High-Power-Chip und einem Low-Power-Chip, das niedrige Verbindungsparasitäten aufweist
DE112016007304T5 (de) Eingebetteter die in interposer-gehäusen
DE112017008313T5 (de) Mikroelektronische anordnungen
DE102020117063A1 (de) IC-GEHÄUSE EINSCHLIEßLICH MEHRFACHCHIPEINHEIT MIT GEBONDETEM INTEGRIERTEN WÄRMESPREIZER
DE112016007565T5 (de) Mikroelektronische bauelemente, entworfen mit 3d-gestapelten, ultradünnen gehäusemodulen für hochfrequenz-kommunikationen
DE112019003199T5 (de) Mikroelektronische anordnungen umfassend interposer
DE112017008326T5 (de) Mikroelektronische Anordnungen
DE102020122699A1 (de) Hochdichte zwischenverbindungen für integrierter-schaltkreis-gehäuse
DE102020132231A1 (de) Mikroelektronisches bauteil, das geformte bereiche mit through-mold-vias aufweist
DE112017008333T5 (de) Mikroelektronische anordnungen
DE102020127692A1 (de) Selektive Verbindungen in Back-End-Of-Line-Metallisierungsstapeln einer integrierten Schaltungsanordnung
DE112012002506T5 (de) Mikroelektronische Vorrichtung, Stapelchippackung und Rechnersystem, das diese enthält, Verfahren zur Herstellung eines Mehrfachkanalkommunikationsweges in dieser und Verfahren zum Ermöglichen einer elektrischen Kommunikation zwischen Komponenten einer Stapelchippackung
DE112013002916T5 (de) Hochleitende, hochfrequente Durchkontaktierung für elektronische Anlagen
DE102020122692A1 (de) Organische interposer für integrierter-schaltkreis-gehäuse
DE112015007202T5 (de) Mikroelektronische vorrichtungen mit eingebetteten substrathohlräumen für datenübertragungen von vorrichtung zu vorrichtung
DE112021005475T5 (de) Abschirmungsstrukturen in mikroelektronischen baugruppen mit direktbonden
DE102020122314A1 (de) Koaxiale magnetische induktivitäten mit vorgefertigten ferritkernen
DE112011105848T5 (de) Kontrollierte Anlötchip-Integrationen an Baugruppen und Verfahren zur Montage derselben
DE102020127625A1 (de) Mikroelektronisches gehäuse mit substratintegrierten komponenten
DE102017122831B4 (de) Gehäusestrukturen und Ausbildungsverfahren
DE112012006409T5 (de) Mehrfachstapel-BBUL-Paket

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final