DE112016007565T5 - Mikroelektronische bauelemente, entworfen mit 3d-gestapelten, ultradünnen gehäusemodulen für hochfrequenz-kommunikationen - Google Patents

Mikroelektronische bauelemente, entworfen mit 3d-gestapelten, ultradünnen gehäusemodulen für hochfrequenz-kommunikationen Download PDF

Info

Publication number
DE112016007565T5
DE112016007565T5 DE112016007565.0T DE112016007565T DE112016007565T5 DE 112016007565 T5 DE112016007565 T5 DE 112016007565T5 DE 112016007565 T DE112016007565 T DE 112016007565T DE 112016007565 T5 DE112016007565 T5 DE 112016007565T5
Authority
DE
Germany
Prior art keywords
substrate
microelectronic device
ultrathin
components
substrates
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE112016007565.0T
Other languages
English (en)
Inventor
Aleksandar Aleksov
Georgios C. Dogiamis
Telesphor Kamgaing
Sasha N. OSTER
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of DE112016007565T5 publication Critical patent/DE112016007565T5/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/25—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of a plurality of high density interconnect connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/12—Supports; Mounting means
    • H01Q1/22—Supports; Mounting means by structural association with other equipment or articles
    • H01Q1/2283—Supports; Mounting means by structural association with other equipment or articles mounted in or on the surface of a semiconductor substrate as a chip-type antenna or integrated with other components into an IC package
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/12—Supports; Mounting means
    • H01Q1/22—Supports; Mounting means by structural association with other equipment or articles
    • H01Q1/24—Supports; Mounting means by structural association with other equipment or articles with receiving set
    • H01Q1/241—Supports; Mounting means by structural association with other equipment or articles with receiving set used in mobile communications, e.g. GSM
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/52—Means for reducing coupling between antennas; Means for reducing coupling between an antenna and another structure
    • H01Q1/526—Electromagnetic shields
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68345—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during the manufacture of self supporting substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68359—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during manufacture of interconnect decals or build up layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H01L2223/6672—High-frequency adaptations for passive devices for integrated passive components, e.g. semiconductor device with passive components only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H01L2223/6677—High-frequency adaptations for passive devices for antenna, e.g. antenna included within housing of semiconductor device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H01L2224/81005—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus being a temporary or sacrificial substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1023—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the support being an insulating substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1041—Special adaptations for top connections of the lowermost container, e.g. redistribution layer, integral interposer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18161—Exposing the passive side of the semiconductor or solid-state body of a flip chip

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Health & Medical Sciences (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Toxicology (AREA)
  • Geometry (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Transceivers (AREA)
  • Microwave Amplifiers (AREA)
  • Surface Acoustic Wave Elements And Circuit Networks Thereof (AREA)

Abstract

Ausführungsbeispiele der Erfindung umfassen ein mikroelektronisches Bauelement, umfassend ein erstes ultradünnes Substrat, das aus organischem dielektrischem Material und leitfähigen Schichten gebildet ist, ein erstes Formmassematerial, um erste Radiofrequenz (RF) - Komponenten mit dem ersten Substrat zu integrieren und ein zweites ultradünnes Substrat, das mit dem ersten ultradünnen Substrat gekoppelt ist. Das zweite ultradünne Substrat ist aus organischem dielektrischem Material und leitfähigen Schichten gebildet. Ein zweites Formmassematerial integrierte zweite Radiofrequenz (RF) -Komponenten mit dem zweiten Substrat.

Description

  • GEBIET DER ERFINDUNG
  • Ausführungsbeispiele der vorliegenden Erfindung beziehen sich im Allgemeinen auf die Herstellung von Halbleiterbauelementen. Insbesondere beziehen sich Ausführungsbeispiele der vorliegenden Erfindung auf mikroelektronische Bauelemente, die mit 3D-gestapelten, ultradünnen Gehäusemodulen für Hochfrequenz-Kommunikationen (z.B. 5G Kommunikationen) entworfen sind.
  • HINTERGRUND DER ERFINDUNG
  • Zukünftige drahtlose Produkte zielen auf Betriebsfrequenzen ab, die viel höher sind, als der niedrige GHz-Bereich, der derzeit verwendet wird. Beispielsweise wird erwartet, dass die 5G (5th Generation mobile networks (Mobile Netzwerke der 5ten Generation) oder 5th generation wirelss systems (drahtlose Systeme der 5ten Generation)) -Kommunikationen mit einer Frequenz, die größer oder gleich 15 GHz (z.B. Millimeterwellenfrequenzen (z.B. 30 GHz - 300 GHz)) ist, arbeiten. Ferner arbeiten die aktuellen WiGig (Wireless Gigabit Alliance) -Produkte im Bereich von 60 GHz (z.B. 57-66 GHz weltweit).
  • Es wird erwartet, dass das drahtlose und mobile Kommunikationssystem der nächsten Generation unterschiedliche Kommunikationsstandards, die von MHz bis Millimeterwellenfrequenzen reichen, vereint. Die unterschiedlichen Arten von Anwendungen erfordern sehr kleine Formfaktoren, die in fast jede Vorrichtung passen können. Auf der Gehäuse-Ebene müssen sowohl der Die als auch die Verbindungsstruktur eine sehr dünne Z-Höhe aufweisen. Solche Formfaktoren werden traditionell unter Verwendung von Wafer-Ebenen-Häusung (wafer level packaging) realisiert.
  • Figurenliste
    • 1 stellt gemäß einem Ausführungsbeispiel ein Ko-Integrieren unterschiedlicher Komponenten in ein mikroelektronisches Bauelement (z.B. eine Zwischen-Die-Fabric-Architektur (inter die fabric architecture)) unter Verwendung ultradünner Gehäusesubstrate dar.
    • 2 stellt gemäß einem Ausführungsbeispiel ein Ko-Integrieren unterschiedlicher Komponenten in ein mikroelektronisches Bauelement (z.B. eine Zwischen-Die-Fabric-Architektur (inter die fabric architecture)) unter Verwendung ultradünner Gehäusesubstrate dar.
    • 3 stellt gemäß einem Ausführungsbeispiel ein Ko-Integrieren unterschiedlicher Komponenten in ein mikroelektronisches Bauelement (z.B. eine Zwischen-Die-Fabric-Architektur (inter die fabric architecture)) unter Verwendung ultradünner Gehäusesubstrate dar.
    • 4A stellt gemäß einem Ausführungsbeispiel ein Ko-Integrieren unterschiedlicher Komponenten in ein mikroelektronisches Bauelement (z.B. eine Zwischen-Die-Fabric-Architektur) unter Verwendung ultradünner Gehäusesubstrate dar.
    • 4B stellt gemäß einem Ausführungsbeispiel eine Draufsicht eines mikroelektronischen Bauelements 400 (z.B. eine Zwischen-Die-Fabric-Architektur) unter Verwendung ultradünner Gehäusesubstrate dar.
    • 5A stellt gemäß einem Ausführungsbeispiel ein Ko-Integrieren unterschiedlicher Komponenten in ein mikroelektronisches Bauelement (z.B. eine Zwischen-Die-Fabric-Architektur) unter Verwendung ultradünner Gehäusesubstrate dar.
    • 5B stellt gemäß einem Ausführungsbeispiel eine Draufsicht des Substrats 520 des mikroelektronischen Bauelements 500 (z.B. eine Zwischen-Die-Fabric-Architektur) dar.
    • 6 stellt gemäß einem Ausführungsbeispiel ein Ko-Integrieren unterschiedlicher Komponenten in ein mikroelektronisches Bauelement (z.B. eine Zwischen-Die-Fabric-Architektur (inter die fabric architecture)) unter Verwendung ultradünner Gehäusesubstrate dar.
    • 7 stellt gemäß einem Ausführungsbeispiel ein Ko-Integrieren unterschiedlicher Komponenten in ein mikroelektronisches Bauelement (z.B. eine Zwischen-Die-Fabric-Architektur (inter die fabric architecture)) unter Verwendung ultradünner Gehäusesubstrate dar.
    • 8 stellt gemäß einem Ausführungsbeispiel ein mikroelektronisches Bauelement dar, das in einen Schlitz-Ladeverbinder eingesetzt wird.
    • Die 9A-9D stellen einen Teil eines Prozessablaufs zum Herstellen von Ausführungsbeispielen des vorliegenden Entwurfs dar, umfassend ultradünne Substrate eines mikroelektronischen Bauelements.
    • Die 10A-10C stellen gemäß einem Ausführungsbeispiel eine Durch-Formmasseverbindungs-Verarbeitung dar.
    • Die 11A-11E stellen gemäß einem Ausführungsbeispiel eine Vorderseite-zu-Vorderseite- oder Oberseite-zu-Oberseite-Modul-3D-Konnektivität dar.
    • Die 12A-12E stellen gemäß einem Ausführungsbeispiel eine Oberseite-zu-Rückseite-Modul-3D-Konnektivität dar.
    • 13 stellt gemäß einem Ausführungsbeispiel eine Rechenvorrichtung 1300 dar.
  • DETAILLIERTE BESCHREIBUNG DER ERFINDUNG
  • Beschrieben sind hierin mikroelektronische Bauelemente, die mit 3D-gestapelten, ultradünnen Gehäusemodulen für Hochfrequenz-Kommunikationen (z.B. 5G Kommunikationen) entworfen sind. In der nachfolgenden Beschreibung werden verschiedene Aspekte der darstellenden Implementierungen unter Verwendung von Begriffen beschrieben, die gemeinhin von Fachleuten auf dem Gebiet verwendet werden, um die Substanz ihrer Arbeit anderen Fachleuten auf dem Gebiet zu übermitteln. Für Fachleute auf dem Gebiet ist es jedoch offensichtlich, dass Ausführungsbeispiele der vorliegenden Erfindung mit nur einigen der beschriebenen Aspekte ausgeführt werden können. Zu Erklärungszwecken werden spezifische Nummern, Materialien und Konfigurationen ausgeführt, um ein tiefgreifendes Verständnis der darstellenden Implementierungen bereitzustellen. Für einen Fachmann auf dem Gebiet ist es jedoch offensichtlich, dass Ausführungsbeispiele der vorliegenden Erfindung ohne diese spezifischen Details ausgeführt werden kann. In anderen Fällen wurden bekannte Merkmale weggelassen oder vereinfacht, um die darstellenden Implementierungen nicht zu verunklaren.
  • Verschiedene Operationen sind wiederum als mehrere diskrete Operationen beschrieben, in einer Weise, die für das Verständnis der Ausführungsbeispiele der vorliegenden Erfindung am hilfreichsten ist, jedoch sollte die Reihenfolge der Beschreibung nicht so ausgelegt werden, dass sie impliziert, dass diese Operationen zwingend von der Reihenfolge abhängig sind. Insbesondere müssen diese Operationen nicht in der vorliegenden Reihenfolge ausgeführt werden.
  • Das vorliegende Entwurf stellt ein 3D-Stapeln von Modulen für 5G-Anwendungen unter Verwendung ultradünner Gehäuse mit geformten Dies bereit. Der vorliegende Entwurf verwendet aufkommenden ultradünne Substrate (z.B. 50 bis 250 Mikrometer) und eine Anordnung zu ultradünnen Substrattechnologien in Verbindung mit integrierten passiven Bauelementen (IPDs; integrated passive devices) und anderen Schaltungselementen, wie beispielsweise gehäuseintegrierten Antennen, um Formfaktoren für 5G-Anwendungen mit deutlich reduzierter Dicke aber mit voller 5G-Fähigkeit und einer hohen Rechendichte zu ermöglichen, die für solche Radios und Systeme erforderlich ist. Das führt zu 5G-Systemen, die einfach integriert oder zu bestehenden Systemen dazugefügt werden können, wodurch sie irgendeine gewünschte 5G-Funktionalität bereitstellen. Ferner erlauben einige Ausführungsbeispiele auch eine einfache Austauschbarkeit, da kein Löten an irgendeine Host-Platine erforderlich ist und somit eine Systemanpassungsfähigkeit, die über das hinausgeht, was aktuelle Systeme erreichen können.
  • Für Hochfrequenz- (z.B. 5G, WiGig) drahtlose Anwendungen von Millimeter (z.B. 1-10 mm, irgendeine mm-Welle oder höher) -Wellenkommunikationssystemen benötigen die entworfenen RF-Schaltungen (z.B. rauscharme Verstärker, Mischer, Leistungsverstärker, Schalter, etc.) passive Anpassungsnetzwerke hoher Qualität, um die Übertragung von vordefinierten Frequenzbändern, wo die Kommunikation stattfindet, unterzubringen, sowie sie auch hocheffiziente Leistungsverstärker und verlustarme Leistungskombinierer/Schalter etc. benötigen. CMOS-Technologie für einen Betrieb mit mehr als 15 GHz kann verwendet werden, aber mit verringerten Leistungsverstärkereffizienzen und mit Faktorpassiven niedriger Qualität, hauptsächtlich aufgrund des üblicherweisen verlustbehafteten Siliziumsubstrats, das verwendet wird. Dies führt nicht nur zu einer geringeren Systemperformance, sondern auch zu erhöhten thermischen Anforderungen aufgrund der erzeugten überschüssigen Wärme. Bei einem Beispiel ist die hohe thermische Abführung aufgrund der Tatsache, dass mehrere Leistungsverstärker in einer phasengesteuerten Array-Anordnung (phased array arrangement) verwendet werden müssen, um die gewünschte Ausgangsleistung und Übertragungsreichweite zu erreichen. Dies wird bei 5G-Systemen noch strenger sein, da die typische Übertragungsreichweite für ein zelluläres Netzwerk (z.B. 4G, LTE, LTE-Adv) um ein Vielfaches größer ist als das, was für Konnektivität (z.B. WiFi, WiGig) erforderlich ist.
  • Der vorliegende Entwurf umfasst Hochfrequenz-Komponenten (z.B. 5G-Sendeempfänger) und verwendet Nicht-CMOS-Technologien (z.B. Nicht-Silizium Substrate) für kritische Teile eines Kommunikationssystems (z.B. GaAs, GaN, Passive-auf-Glas (Passives-on-Glass), etc.). Kritische Teile, die hohe Effizienzen und hohe Qualitätsfaktoren erfordern, können auf einer anderen Technologie (z.B. Verbundhalbleiterermaterialien, Gruppe III-V-Materialien) gefertigt werden. Diese Teile können entweder auf Bauelementebene (z.B. Transistoren auf GaN/GaAs) oder auf Schaltungsebene (z.B. III-V-Die, der einen Leistungsverstärker, einen rauscharmer Verstärker etc. integriert) sein und mit siliziumbasierten Substraten integriert sein. Das vollständige Kommunikationssystem wird in einer Gehäuse-Fabric-Art gebildet, wie in den Ausführungsformen dieser Erfindung beschrieben ist.
  • Die vorliegende Entwurfstechnologie erlaubt ein Ko-Integrieren von Dies und/oder Bauelementen, die auf unterschiedlichen Technologien und/oder Substraten auf demselben Gehäuse gefertigt sind, um die Performance zu steigern und die thermischen Anforderungen zu entspannen. Das Gehäuse kann Antenneneinheiten zur Kommunikation mit anderen drahtlosen Systemen umfassen.
  • Bei einem Ausführungsbeispiel ist der vorliegende Entwurf eine 5G (5th Generation mobile networks (Mobile Netzwerke der 5ten Generation) oder 5th generation wirelss systems (drahtlose Systeme der 5ten Generation)) -Architektur, aufweisend nicht-CMOS-basierte Sendeempfänger-Baublöcke (z.B. Gruppe III-V-basierte Bauelemente oder Dies, GaN-Inseln), die auf demselben Gehäuse mit Niederfrequenzschaltungen und integrierten passiven Bauelementen (IPDs) zur Performancesteigerung und Entspannung der thermischen Anforderungen ko-integriert sind. Bei dieser Anordnung ist jede Komponente auf dem Gehäuse direkt angeordnet integriert. Das Gehäuse kann Antennen aufweisen, die direkt auf demselben integriert sind. Die 5G-Architektur arbeitet mit einer hohen Frequenz (z.B. zumindest 20 GHz, zumindest 25 GHz, zumindest 28 GHz, zumindest 30 GHz, etc.) und kann auch ungefähr 1-50 Gigabit pro Sekunde (Gbps; gigabits per second) -Verbindungen zu Endpunkten aufweisen. Bei einem anderen Beispiel arbeitet der vorliegende Entwurf mit niedrigeren Frequenzen (z.B. zumindest 4GHz, ungefähr 4GHz).
  • 1 stellt gemäß einem Ausführungsbeispiel ein Ko-Integrieren unterschiedlicher Komponenten in ein mikroelektronisches Bauelement (z.B. eine Zwischen-Die-Fabric-Architektur (inter die fabric architecture)) unter Verwendung ultradünner Gehäusesubstrate dar. Das mikroelektronische Bauelement 100 (z.B. eine Zwischen-Die-Fabric-Architektur 100) umfasst ultradünne Gehäusesubstrate 120 und 150 (z.B. kupferbasierte Verbindungen in Niedrigtemperatur-Einbrand-Keramik (low temperature co-fired ceramics) -Materialien, Flüssigkristallpolymere, organische Materialien, umfassend Keramik-/Aluminiumoxid-/Glasgefüllte Epoxide, Glas, undotiertes Silizium etc.), die mit einem Oberseite-nach-oben, dreidimensionalen (3D) Stapel von zwei Kommunikationssystemen (z.B. 5G-Kommunikationssysteme) angeordnet sind. Die Substrate 120 und 150 können jeweils ultradünne Dicken 121 und 123 aufweisen (z.B. eine Dicke von 50 bis 80 Mikrometer, 60 bis 70 Mikrometer, etc.). Ein optionales Substrat (z.B. ein Siliziumsubstrat, eine gedruckte Schaltungsplatine etc.) kann mit dem Substrat 120 über eine Verbindung 103 sekundärer Ebene (z.B. Lötkugeln 103) gekoppelt sein. Das Substrat 120 umfasst ein organisches dielektrisches Material 102 und leitfähige Schichten 104, die mit den Komponenten 131-134 (z.B. Verbundhalbleiter-Dies 131, 134, ein CMOS-Die 132, ein IPD 133) gekoppelt sind. Das Überformmaterial 130 (z.B. organische Formmassematerialien, umfassend eine Epoxidmatrix mit Keramik/Siliziumdioxid-Füllstoffen, Elastomer-Materialien oder ungefüllten Epoxiden etc.) kapselt diese Komponenten, die durch oder auf das Substrat 120 integriert sind, zumindest teilweise ein. Das Überformmaterial 130 umgibt diese Komponenten möglicherweise vollständig (z.B. allseitig, oben, unten) oder umgibt (z.B. nicht über) diese Komponenten möglicherweise nur teilweise. Das Überformmaterial 130 kann Durch-Formmasse-Verbindungen 138 zum Routen elektrischer Signale durch das Überformmaterial 130 umfassen.
  • Die Verbundhalbleiterkomponenten 131 und 134 (z.B. GaN-Komponenten, GaN-Bauelemente, GaN-Schaltungsanordnungen, Transistoren mit hoher Ausgangsleistung, RF-Schaltungsanordnungen, ein Kombinierer, ein Schalter, ein Leistungsverstärker, individuelle Bauelemente (z.B, Transistoren), irgendeine Art von Bauelement oder Schaltungsanordnung, die in Verbundhalbleitermaterialien gebildet ist, etc.) kann mit einem unterschiedlichen Prozess (z.B. GaAs, GaN etc.) gefertigt werden und dann zu Beginn, während oder an dem Ende der Verarbeitung für das Substrat 120 an dem Substrat 120 (oder eingebettet innerhalb von Hohlräumen des Substrats) angebracht werden. Ein integriertes passives Bauelement oder Die (IPD; integrated passive device or die) 133 ist mit dem Substrat 120 mit Verbindungen (z.B. Höckern, Cu-Säulen mit Lötabdeckung oben, etc.) gekoppelt. IPDs sind an dem Substrat 120 angeordnet, um RF-Frontend-Funktionalität sowie digitale und analoge Funktionalitäten zu ermöglichen. Die IPDs können irgendeine Art von Passiven umfassen, umfassend Induktivitäten, Transformatoren, Kondensatoren und Widerstände. Bei einem Beispiel können Kondensatoren auf dem IPD-Die für eine Leistungslieferung verwendet werden. Bei einem weiteren Beispiel können Widerstände auf demselben oder einem unterschiedlichen IPD für eine Leistungskombinierung oder -verzweigung verwendet werden. Die Komponenten des Substrats 120 können mit Komponenten des Substrats 150 oder anderen Komponenten, die nicht in 1 gezeigt sind, unter Verwendung einer Verbindung 103 sekundärer Ebene (z.B. Lötkugeln) kommunizieren.
  • Das Substrat 150 umfasst ein organisches dielektrisches Material 151 und leitfähige Schichten 152, die mit den Komponenten 162-165 (z.B. Verbundhalbleiter-Dies 162, 165, ein CMOS-Die 163, ein IPD 164) gekoppelt sind. Das Überformmaterial 160 (z.B. organische Formmassematerialien, umfassend eine Epoxidmatrix mit Keramik/Siliziumdioxid-Füllstoffen, Elastomer-Materialien oder ungefüllten Epoxiden etc.) kapselt diese Komponenten, die durch oder auf das Substrat 150 integriert sind, zumindest teilweise ein. Das Überformmaterial 160 umgibt diese Komponenten möglicherweise vollständig (z.B. allseitig, oben, unten) oder umgibt (z.B. nicht über) diese Komponenten möglicherweise nur teilweise. Das Überformmaterial 160 kann Durch-Formmasse-Verbindungen 161 zum Routen elektrischer Signale durch das Überformmaterial 160 umfassen. Die Überformmaterialien 130 und 160 können jeweils dünne Dicken 122 und 124 aufweisen (z.B. eine Dicke von 50 bis 150 Mikrometer, 80 bis 120 Mikrometer, etc.).
  • Die Verbundhalbleiterkomponenten 162 und 165 (z.B. GaN-Komponenten, GaN-Bauelemente, GaN-Schaltungsanordnungen, Transistoren mit hoher Ausgangsleistung, RF-Schaltungsanordnungen, ein Kombinierer, ein Schalter, ein Leistungsverstärker, individuelle Bauelemente (z.B, Transistoren), irgendeine Art von Bauelement oder Schaltungsanordnung, die in Verbundhalbleitermaterialien gebildet ist, etc.) kann mit einem unterschiedlichen Prozess (z.B. GaAs, GaN etc.) gefertigt werden und dann zu Beginn, während oder an dem Ende der Verarbeitung für das Substrat 150 an dem Substrat 150 (oder eingebettet innerhalb von Hohlräumen des Substrats) angebracht werden. Ein integriertes passives Bauelement oder Die (IPD; integrated passive device or die) 164 ist mit dem Substrat 150 mit Verbindungen (z.B. Höckern, Cu-Säulen mit Lötabdeckung oben, etc.) gekoppelt. IPDs sind an dem Substrat 150 angeordnet, um RF-Frontend-Funktionalität sowie digitale und analoge Funktionalitäten zu ermöglichen.
  • Eine Unterfüllung 136 (z.B. eine nicht thermisch leitfähige Unterfüllung, eine thermisch leitfähige Unterfüllung) erlaubt es, dass das Substrat 120 an dem Substrat 150 angebracht wird. Bei einem Beispiel wird die Unterfüllung 136 an eine oberen Oberfläche des Überformmaterials 130 angewendet und dann wird eine untere Oberfläche des Substrats 150 an die Unterfüllung 136 angewendet. Eine Verbindung 137 (z.B. Lötkugeln) und Durch-Formmasse-Verbindungen koppeln leitfähige Schichten der Substrate 120 und 150 elektrisch.
  • Die Substrate und Überformmaterialien von 1 können unterschiedliche Dicken, Längen und Breitenabmessungen aufweisen. Bei einem Beispiel weisen die Substrate 120 und 150 und die Überformmaterialien 130 und 160 eine Gesamtdicke von 200 bis 400 Mikrometer für einen ultradünnen Formfaktor in einer ultradünnen elektronischen Vorrichtung auf.
  • Bei einem Beispiel werden Komponenten der Substrate 120 und 150, die primär einen Häusungsbereich (packaging area) dominieren, in ein separates kostengünstigeres Substrat und ein Substrat mit niedrigerer Schaltungsdichte im Vergleich zu einer Gehäusesubstrattechnologie unterteilt und können die Verbindungs-PCB-Technologie mit hoher Dichte (HDI-PCB; high density interconnect PCB technology) und eine impedanzkontrollierte Verbindung nutzen. HDI PCB-Technologien können blinde und/oder vergrabene Via-Prozesse und möglicherweise Microvias mit einer höheren Schaltungsdichte als traditionelle PCBs (aber einer niedrigeren Dichte als Gehäusesubstrattechnologien) umfassen. Das optionale Substrat kann mit irgendwelchen Materialien gebildet werden, die für Hochfrequenz-Entwürfe, aufweisend gewünschte Hochfrequenz-Charakteristika (z.B. Substratverlust, Dielektrizitätskonstante), entworfen sind.
  • Bei einem anderen Ausführungsbeispiel kann irgendeines der Bauelemente oder Komponenten miteinander gekoppelt sein.
  • 2 stellt gemäß einem Ausführungsbeispiel ein Ko-Integrieren unterschiedlicher Komponenten in ein mikroelektronisches Bauelement (z.B. eine Zwischen-Die-Fabric-Architektur (inter die fabric architecture)) unter Verwendung ultradünner Gehäusesubstrate dar. Das mikroelektronische Bauelement 200 (z.B. eine Zwischen-Die-Fabric-Architektur 200) umfasst ultradünne Gehäusesubstrate 220 und 250 (z.B. kupferbasierte Verbindungen in Niedrigtemperatur-Einbrand-Keramik-Materialien, Flüssigkristallpolymere, organische Materialien umfassend Keramik-/Aluminiumoxid-/Glas-gefüllte Epoxide, Glas, undotiertes Silizium etc.), die mit einem Unterseite-zu-Unterseite dreidimensionalen (3D) Stapel von zwei Kommunikationssystemen (z.B. 5G-Kommunikationssysteme) angeordnet sind. Die Substrate 220 und 250 können jeweils ultradünne Dicken 221 und 223 aufweisen (z.B. eine Dicke von 50 bis 80 Mikrometer, 60 bis 70 Mikrometer, etc.). Leitfähige Schichten 270-271 (z.B. Anschlussflächen 270-271) können mit dem Substrat 220 über eine Verbindung 203 sekundärer Ebene (z.B. Lötkugeln 203) und mit einer thermisch leitfähigen Unterfüllung gekoppelt sein. Bei einem Beispiel koppelt die thermisch leitfähige Unterfüllung 236 benachbarte Elemente thermisch. Die Anschlussflächen erlauben eine Konnektivität zu einer Platine über einen Schlitz oder eine Buchse. Die Anschlussflächen können als thermische Polster (thermal slugs) für Wärmemanagement verwendet werden. Das Substrat 220 umfasst ein organisches dielektrisches Material und leitfähige Schichten, die mit den Komponenten 231-234 (z.B. Verbundhalbleiter-Dies 231, 234, ein CMOS-Die 232, ein IPD 233) gekoppelt sind. Das Überformmaterial 230 (z.B. organische Formmassematerialien, umfassend eine Epoxidmatrix mit Keramik/Siliziumdioxid-Füllstoffen, Elastomer-Materialien oder ungefüllten Epoxiden etc.) kapselt diese Komponenten, die durch oder auf das Substrat 220 integriert sind, zumindest teilweise ein. Das Überformmaterial 230 umgibt diese Komponenten möglicherweise vollständig (z.B. allseitig, oben, unten) oder umgibt (z.B. nicht über) diese Komponenten möglicherweise nur teilweise. Das Überformmaterial 230 kann Durch-Formmasse-Verbindungen 238 zum Routen elektrischer Signale durch das Überformmaterial 230 umfassen.
  • Die Verbundhalbleiterkomponenten 231 und 234 (z.B. GaN-Komponenten, GaN-Bauelemente, GaN-Schaltungsanordnungen, Transistoren mit hoher Ausgangsleistung, RF-Schaltungsanordnungen, ein Kombinierer, ein Schalter, ein Leistungsverstärker, individuelle Bauelemente (z.B, Transistoren), irgendeine Art von Bauelement oder Schaltungsanordnung, die in Verbundhalbleitermaterialien gebildet ist, etc.) kann mit einem unterschiedlichen Prozess (z.B. GaAs, GaN etc.) gefertigt werden und dann zu Beginn, während oder an dem Ende der Verarbeitung für das Substrat 220 an dem Substrat 220 (oder eingebettet innerhalb von Hohlräumen des Substrats) angebracht werden. Ein integriertes passives Bauelement oder Die (IPD; integrated passive device or die) 233 ist mit dem Substrat 220 mit Verbindungen (z.B. Höckern, Cu-Säulen mit Lötabdeckung oben, etc.) gekoppelt. IPDs sind an dem Substrat 220 angeordnet, um RF-Frontend-Funktionalität sowie digitale und analoge Funktionalitäten zu ermöglichen.
  • Das Substrat 250 umfasst ein organisches dielektrisches Material 251 und leitfähige Schichten 252, die mit den Komponenten 262-265 (z.B. Verbundhalbleiter-Dies 262, 265, ein CMOS-Die 263, ein IPD 264) gekoppelt sind. Das Überformmaterial 260 (z.B. organische Formmassematerialien, umfassend eine Epoxidmatrix mit Keramik/Siliziumdioxid-Füllstoffen, Elastomer-Materialien oder ungefüllten Epoxiden etc.) kapselt diese Komponenten, die durch oder auf das Substrat 250 integriert sind, zumindest teilweise ein. Das Überformmaterial 260 umgibt diese Komponenten möglicherweise vollständig (z.B. allseitig, oben, unten) oder umgibt (z.B. nicht über) diese Komponenten möglicherweise nur teilweise. Das Überformmaterial 260 kann Durch-Formmasse-Verbindungen 261 zum Routen elektrischer Signale durch das Überformmaterial 230 umfassen. Die Überformmaterialien 230 und 260 können jeweils dünne Dicken 222 und 224 aufweisen (z.B. eine Dicke von 50 bis 150 Mikrometer, 80 bis 120 Mikrometer, etc.).
  • Die Verbundhalbleiterkomponenten 262 und 265 (z.B. GaN-Komponenten, GaN-Bauelemente, GaN-Schaltungsanordnungen, Transistoren mit hoher Ausgangsleistung, RF-Schaltungsanordnungen, ein Kombinierer, ein Schalter, ein Leistungsverstärker, individuelle Bauelemente (z.B, Transistoren), irgendeine Art von Bauelement oder Schaltungsanordnung, die in Verbundhalbleitermaterialien gebildet ist, etc.) kann mit einem unterschiedlichen Prozess (z.B. GaAs, GaN etc.) gefertigt werden und dann zu Beginn, während oder an dem Ende der Verarbeitung für das Substrat 250 an dem Substrat 250 (oder eingebettet innerhalb von Hohlräumen des Substrats) angebracht werden. Ein integriertes passives Bauelement oder Die (IPD; integrated passive device or die) 264 ist mit dem Substrat 250 mit Verbindungen (z.B. Höckern, Cu-Säulen mit Lötabdeckung oben, etc.) gekoppelt. IPDs sind an dem Substrat 250 angeordnet, um RF-Frontend-Funktionalität sowie digitale und analoge Funktionalitäten zu ermöglichen.
  • Eine Verbindung 258 (z.B. Lötkugeln) koppeln leitfähige Schichten der Substrate 220 und 250 elektrisch. Bei einem Beispiel kann eine thermisch leitfähige Unterfüllung zwischen den Substraten 220 und 250 vorhanden sein. Zusätzlich umfassen die Substrate 220 und 250 drahtlose In-Gehäuse-Kommunikationsstrukturen 252 für drahtlose Kommunikationen zwischen den Substraten 220 und 250. Das Substrat 220 umfasst eine Kommunikationsstruktur 252b und das Substrat 250 umfasst eine Kommunikationsstruktur 252a.
  • Die Substrate und Überformmaterialien von 2 können unterschiedliche Dicken, Längen und Breitenabmessungen aufweisen. Bei einem Beispiel weisen die Substrate 220 und 250 und die Überformmaterialien 230 und 260 eine Gesamtdicke von 200 bis 400 Mikrometer für einen ultradünnen Formfaktor in einer ultradünnen elektronischen Vorrichtung auf.
  • 3 stellt gemäß einem Ausführungsbeispiel ein Ko-Integrieren unterschiedlicher Komponenten in ein mikroelektronisches Bauelement (z.B. eine Zwischen-Die-Fabric-Architektur (inter die fabric architecture)) unter Verwendung ultradünner Gehäusesubstrate dar. Das mikroelektronische Bauelement 300 (z.B. eine Zwischen-Die-Fabric-Architektur 300) umfasst ultradünne Gehäusesubstrate 320 und 350 (z.B. kupferbasierte Verbindungen in Niedrigtemperatur-Einbrand-Keramik-Materialien, Flüssigkristallpolymere, organische Materialien umfassend Keramik-/Aluminiumoxid-/Glas-gefüllte Epoxide, Glas, undotiertes Silizium etc.), die mit einem Fläche-zu-Fläche dreidimensionalen (3D) Stapel von zwei Kommunikationssystemen (z.B. 5G-Kommunikationssysteme) angeordnet sind. Die Substrate 320 und 350 können jeweils ultradünne Dicken 321 und 324 aufweisen (z.B. eine Dicke von 50 bis 80 Mikrometer, 60 bis 70 Mikrometer, etc.). Ein optionales Substrat (z.B., eine gedruckte Schaltungsplatine etc.), das leitfähige Schichten aufweist, kann mit dem Substrat 320 über eine Verbindung 303 sekundärer Ebene (z.B. Lötkugeln 303) gekoppelt sein. Das Substrat 320 umfasst ein organisches dielektrisches Material und leitfähige Schichten, die mit den Komponenten 331-334 (z.B. Verbundhalbleiter-Dies 331, 334, ein CMOS-Die 332, ein IPD 333) gekoppelt sind. Das Überformmaterial 330 (z.B. organische Formmassematerialien, umfassend eine Epoxidmatrix mit Keramik/Siliziumdioxid-Füllstoffen, Elastomer-Materialien oder ungefüllten Epoxiden etc.) kapselt diese Komponenten, die durch oder auf das Substrat 320 integriert sind, zumindest teilweise ein. Das Überformmaterial 330 umgibt diese Komponenten möglicherweise vollständig (z.B. allseitig, oben, unten) oder umgibt (z.B. nicht über) diese Komponenten möglicherweise nur teilweise. Das Überformmaterial 330 kann Durch-Formmasse-Verbindungen 338 zum Routen elektrischer Signale durch das Überformmaterial 330 umfassen.
  • Die Verbundhalbleiterkomponenten 331 und 334 (z.B. GaN-Komponenten, GaN-Bauelemente, GaN-Schaltungsanordnungen, Transistoren mit hoher Ausgangsleistung, RF-Schaltungsanordnungen, ein Kombinierer, ein Schalter, ein Leistungsverstärker, individuelle Bauelemente (z.B, Transistoren), irgendeine Art von Bauelement oder Schaltungsanordnung, die in Verbundhalbleitermaterialien gebildet ist, etc.) kann mit einem unterschiedlichen Prozess (z.B. GaAs, GaN etc.) gefertigt werden und dann zu Beginn, während oder an dem Ende der Verarbeitung für das Substrat 320 an dem Substrat 320 (oder eingebettet innerhalb von Hohlräumen des Substrats) angebracht werden. Ein integriertes passives Bauelement oder Die (IPD; integrated passive device or die) 333 ist mit dem Substrat 320 mit Verbindungen (z.B. Höckern, Cu-Säulen mit Lötabdeckung oben, etc.) gekoppelt. IPDs sind an dem Substrat 320 angeordnet, um RF-Frontend-Funktionalität sowie digitale und analoge Funktionalitäten zu ermöglichen.
  • Das Substrat 350 umfasst ein organisches dielektrisches Material 351 und leitfähige Schichten 358, die mit den Komponenten 362-365 (z.B. Verbundhalbleiter-Dies 362, 365, ein CMOS-Die 363, ein IPD 364) gekoppelt sind. Das Überformmaterial 360 (z.B. Glas, Silizium mit hohem spezifischen Widerstand, ein organisches Substrat, ein Keramiksubstrat, ein Aluminiumoxidsubstrat, ein Verbundhalbleitersubstrat, etc.) integriert diese Komponenten auf dem Substrat 350. Das Überformmaterial 360 umgibt diese Komponenten möglicherweise vollständig (z.B. allseitig, oben, unten) oder umgibt (z.B. nicht über) diese Komponenten möglicherweise nur teilweise. Das Überformmaterial 360 kann Durch-Formmasse-Verbindungen 361 zum Routen elektrischer Signale durch das Überformmaterial 360 umfassen. Die Überformmaterialien 330 und 360 können jeweils dünne Dicken 322 und 323 aufweisen (z.B. eine Dicke von 50 bis 150 Mikrometer, 80 bis 120 Mikrometer, etc.).
  • Die Verbundhalbleiterkomponenten 362 und 365 (z.B. GaN-Komponenten, GaN-Bauelemente, GaN-Schaltungsanordnungen, Transistoren mit hoher Ausgangsleistung, RF-Schaltungsanordnungen, ein Kombinierer, ein Schalter, ein Leistungsverstärker, individuelle Bauelemente (z.B, Transistoren), irgendeine Art von Bauelement oder Schaltungsanordnung, die in Verbundhalbleitermaterialien gebildet ist) kann mit einem unterschiedlichen Prozess (z.B. GaAs, GaN etc.) gefertigt werden und dann zu Beginn, während oder an dem Ende der Verarbeitung für das Substrat 350 an dem Substrat 350 (oder eingebettet innerhalb von Hohlräumen des Substrats) angebracht werden. Ein integriertes passives Bauelement oder Die (IPD; integrated passive device or die) 362 ist mit dem Substrat 350 mit Verbindungen (z.B. Höckern, Cu-Säulen mit Lötabdeckung oben, etc.) gekoppelt. IPDs sind an dem Substrat 350 angeordnet, um RF-Frontend-Funktionalität sowie digitale und analoge Funktionalitäten zu ermöglichen.
  • Eine Verbindung 359 (z.B. Lötkugeln) koppeln leitfähige Schichten der Substrate 320 und 350 elektrisch. Zusätzlich erlaubt eine Unterfüllung 336 (z.B. eine thermisch leitfähige Unterfüllung 336, eine nicht thermisch leitfähige Unterfüllung), dass das Substrat 320 an dem Substrat 350 angebracht wird. Bei einem Beispiel wird die Unterfüllung 336 an eine oberen Oberfläche des Überformmaterials 330 angewendet und dann wird eine untere Oberfläche des Überformmaterials 360 an die Unterfüllung 336 angewendet. Die Substrate und Überformmaterialien von 3 können unterschiedliche Dicken, Längen und Breitenabmessungen aufweisen. Bei einem Beispiel weisen die Substrate 320 und 350 und die Überformmaterialien 330 und 360 eine Gesamtdicke von 200 bis 400 Mikrometer für einen ultradünnen Formfaktor in einer ultradünnen elektronischen Vorrichtung auf.
  • 4A stellt gemäß einem Ausführungsbeispiel ein Ko-Integrieren unterschiedlicher Komponenten in ein mikroelektronisches Bauelement (z.B. eine Zwischen-Die-Fabric-Architektur) unter Verwendung ultradünner Gehäusesubstrate dar. Das mikroelektronische Bauelement 400 (z.B. eine Zwischen-Die-Fabric-Architektur 300) umfasst ein ultradünnes Gehäusesubstrat 420 und ein Antennengehäuse 450 (z.B. kupferbasierte Verbindungen in Niedrigtemperatur-Einbrand-Keramik-Materialien, Flüssigkristallpolymere, organische Materialien umfassend Keramik-/Aluminiumoxid-/Glas-gefüllte Epoxide, Glas, undotiertes Silizium etc.), die mit einem Oberseite-nach-oben, dreidimensionalen (3D) Stapel von zwei Kommunikationssystemen (z.B. 5G-Kommunikationssysteme) angeordnet sind. Das Substrat 420 kann eine ultradünne Dicke 421 (z.B. eine Dicke von 50 bis 100 Mikrometer, 50 bis 80 Mikrometer, 60 bis 70 Mikrometer, etc.) aufweisen, während das Antennensubstrat 450 mit einer Dicke 424 dicker sein kann. Ein optionales Substrat (z.B., eine gedruckte Schaltungsplatine etc.), das leitfähige Schichten aufweist, kann mit dem Substrat 420 über eine Verbindung 403 sekundärer Ebene (z.B. Lötkugeln 403) gekoppelt sein. Das Substrat 420 umfasst ein organisches dielektrisches Material und leitfähige Schichten, die mit den Komponenten 431-434 (z.B. Verbundhalbleiter-Dies 431, 434, ein CMOS-Die 432, ein IPD 433) gekoppelt sind. Das Überformmaterial 430 (z.B. organische Formmassematerialien, umfassend eine Epoxidmatrix mit Keramik/Siliziumdioxid-Füllstoffen, Elastomer-Materialien oder ungefüllten Epoxiden etc.) kapselt diese Komponenten, die durch oder auf das Substrat 120 integriert sind, zumindest teilweise ein. Das Überformmaterial 430 umgibt diese Komponenten möglicherweise vollständig (z.B. allseitig, oben, unten) oder umgibt (z.B. nicht über) diese Komponenten möglicherweise nur teilweise. Das Überformmaterial 430 kann Durch-Formmasse-Verbindungen 438 zum Routen elektrischer Signale durch das Überformmaterial 430 umfassen. Das Überformmaterial 430 kann eine dünne Dicke 422 (z.B. eine Dicke von 50 bis 150 Mikrometer, 80 bis 120 Mikrometer, etc.) aufweisen.
  • Die Verbundhalbleiterkomponenten 431 und 434 (z.B. GaN-Komponenten, GaN-Bauelemente, GaN-Schaltungsanordnungen, Transistoren mit hoher Ausgangsleistung, RF-Schaltungsanordnungen, ein Kombinierer, ein Schalter, ein Leistungsverstärker, individuelle Bauelemente (z.B, Transistoren), irgendeine Art von Bauelement oder Schaltungsanordnung, die in Verbundhalbleitermaterialien gebildet ist) kann mit einem unterschiedlichen Prozess (z.B. GaAs, GaN etc.) gefertigt werden und dann zu Beginn, während oder an dem Ende der Verarbeitung für das Substrat 420 an dem Substrat 420 (oder eingebettet innerhalb von Hohlräumen des Substrats) angebracht werden. Ein integriertes passives Bauelement oder Die (IPD; integrated passive device or die) 433 ist mit dem Substrat 420 mit Verbindungen (z.B. Höckern, Cu-Säulen mit Lötabdeckung oben, etc.) gekoppelt. IPDs sind an dem Substrat 420 angeordnet, um RF-Frontend-Funktionalität sowie digitale und analoge Funktionalitäten zu ermöglichen.
  • Das Substrat 450 (z.B., Antennengehäusesubstrat 450) umfasst organisches dielektrisches Material 451 und leitfähige Schichten 452, die entworfen sind, eine Antenneneinheit zu bilden. Das Antennengehäusesubstrat kann eine elektromagnetische Interferenz (EMI; electromagnetic interference) -Abschirmung 454 in einer Nähe zu irgendeiner der Komponenten 431-434 umfassen. Die EMI-Abschirmung kann eine leitfähige Schicht oder ein magnetisches Material (z.B. Chromoxid, keramische Ferrite, etc.) sein.
  • Eine Verbindung 458 (z.B. Lötkugeln) und Durch-Formmasse-Verbindungen 438 koppeln leitfähige Schichten der Substrate 420 und 450 elektrisch. Zusätzlich erlaubt eine thermisch leitfähige Unterfüllung 436, dass das Substrat 420 thermisch mit dem Substrat 450 gekoppelt wird. Bei einem Beispiel wird die Unterfüllung 436 an eine oberen Oberfläche des Überformmaterials 430 angewendet und dann wird eine untere Oberfläche des Substrats 450 an die Unterfüllung 436 angewendet. Die Unterfüllung 436 muss nicht thermisch leitfähig sein. Die Substrate und das Überformmaterial von 4 können unterschiedliche Dicken, Längen und Breitenabmessungen aufweisen. Bei einem Beispiel weisen die Substrate 420 und 450 und das Überformmaterial 430 eine Gesamtdicke von 200 bis 400 Mikrometer für einen ultradünnen Formfaktor in einer ultradünnen elektronischen Vorrichtung auf.
  • 4B stellt gemäß einem Ausführungsbeispiel eine Draufsicht eines mikroelektronischen Bauelements 400 (z.B. eine Zwischen-Die-Fabric-Architektur) unter Verwendung ultradünner Gehäusesubstrate dar. Das mikroelektronische Bauelement 400 (z.B. eine Zwischen-Die-Fabric-Architektur 400) umfasst die ultradünnen Gehäusesubstrate 420 und 450. Die Draufsicht des Bauelements 400 stellt das organische Material 451 und die Komponenten 431-434 dar. Eine Peripherie des Substrats 450 kann Antennen 490 (z.B. Monopolantennen) und Antennen 495 umfassen. Andere Arten von Antennen können auch in diesem Substrat 450 umfasst sein.
  • 5A stellt gemäß einem Ausführungsbeispiel ein Ko-Integrieren unterschiedlicher Komponenten in ein mikroelektronisches Bauelement (z.B. eine Zwischen-Die-Fabric-Architektur) unter Verwendung ultradünner Gehäusesubstrate dar. Das mikroelektronische Bauelement 500 (z.B. eine Zwischen-Die-Fabric-Architektur 500) umfasst ultradünne Gehäusesubstrate 520 und 550 (kuperbasierte Verbindungen in Niedrigtemperatur-Einbrand-Keramik-Materialien, Flüssigkristallpolymere, organische Materialien umfassend Keramik-/Aluminiumoxid-/Glas-gefüllte Epoxide, Glas, undotiertes Silizium etc.), die mit einem Rückseite-zu-Rückseite dreidimensionalen (3D) Stapel von zwei Kommunikationssystemen (z.B. 5G-Kommunikationssysteme) angeordnet sind. Die Substrate 520 und 550 können jeweils ultradünne Dicken 522 und 523 aufweisen (z.B. eine Dicke von 50 bis 100 Mikrometer, 50 bis 80 Mikrometer, 60 bis 70 Mikrometer, etc.) oder das Antennengehäuse kann dicker sein. Leitfähige Schichten 570-571 (z.B. Anschlussflächen 570-571) können mit dem Substrat 520 über eine Verbindung 503 sekundärer Ebene (z.B. Lötkugeln 503) und mit Durch-Formasse-Verbindungen 538 gekoppelt sein. Die Anschlussflächen erlauben eine Konnektivität zu einer Platine über einen Schlitz oder eine Buchse. Die Anschlussflächen können als thermische Polster für Wärmemanagement verwendet werden. Das Substrat 520 umfasst ein organisches dielektrisches Material und leitfähige Schichten, die mit den Komponenten 531-534 (z.B. Verbundhalbleiter-Dies 531, 534, ein CMOS-Die 532, ein IPD 533) gekoppelt sind. Das Überformmaterial 530 (z.B. organische Formmassematerialien, umfassend eine Epoxidmatrix mit Keramik/Siliziumdioxid-Füllstoffen, Elastomer-Materialien oder ungefüllten Epoxiden etc.) kapselt diese Komponenten, die durch oder auf das Substrat 520 integriert sind, zumindest teilweise ein. Das Überformmaterial 530 umgibt diese Komponenten möglicherweise vollständig (z.B. allseitig, oben, unten) oder umgibt (z.B. nicht über) diese Komponenten möglicherweise nur teilweise. Das Überformmaterial 530 kann Durch-Formmasse-Verbindungen 538 zum Routen elektrischer Signale durch das Überformmaterial 530 umfassen.
  • Die Verbundhalbleiterkomponenten 531 und 534 (z.B. GaN-Komponenten, GaN-Bauelemente, GaN-Schaltungsanordnungen, Transistoren mit hoher Ausgangsleistung, RF-Schaltungsanordnungen, ein Kombinierer, ein Schalter, ein Leistungsverstärker, individuelle Bauelemente (z.B, Transistoren), irgendeine Art von Bauelement oder Schaltungsanordnung, die in Verbundhalbleitermaterialien gebildet ist, etc.) kann mit einem unterschiedlichen Prozess (z.B. GaAs, GaN etc.) gefertigt werden und dann zu Beginn, während oder an dem Ende der Verarbeitung für das Substrat 520 an dem Substrat 520 (oder eingebettet innerhalb von Hohlräumen des Substrats) angebracht werden. Ein integriertes passives Bauelement oder Die (IPD; integrated passive device or die) 533 ist mit dem Substrat 520 mit Verbindungen (z.B. Höckern, Cu-Säulen mit Lötabdeckung oben, etc.) gekoppelt. IPDs sind an dem Substrat 520 angeordnet, um RF-Frontend-Funktionalität sowie digitale und analoge Funktionalitäten zu ermöglichen.
  • Das Substrat 550 (z.B., Antennengehäusesubstrat 550) umfasst organisches dielektrisches Material 551 und leitfähige Schichten 552, die entworfen sind, eine Antenneneinheit zu bilden. Das Antennengehäusesubstrat oder das Substrat 520 können eine elektromagnetische Interferenz (EMI) -Abschirmung in einer Nähe zu irgendeiner der Komponenten 531-534 umfassen. Die EMI-Abschirmung 554 kann eine leitfähige Schicht oder ein magnetisches Material (z.B. Chromoxid, keramische Ferrite, etc.) sein. Das Überformmaterial 530 kann eine dünne Dicke 521 (z.B. eine Dicke von 50 bis 150 Mikrometer, 80 bis 120 Mikrometer, etc.) aufweisen.
  • Eine Verbindung 558 (z.B. Lötkugeln) koppeln leitfähige Schichten der Substrate 520 und 550 elektrisch. Zusätzlich erlaubt eine thermisch leitfähige Unterfüllung 536, dass das Substrat 520 an dem Substrat 550 angebracht wird. Die Substrate und das Überformmaterial von 5A können unterschiedliche Dicken, Längen und Breitenabmessungen aufweisen. Bei einem Beispiel weisen die Substrate 520 und 550 und das Überformmaterial 530 eine Gesamtdicke von 200 bis 400 Mikrometer für einen ultradünnen Formfaktor in einer ultradünnen elektronischen Vorrichtung auf.
  • 5B stellt gemäß einem Ausführungsbeispiel eine Draufsicht des Substrats 520 des mikroelektronischen Bauelements 500 (z.B. eine Zwischen-Die-Fabric-Architektur) dar. Die Draufsicht des Substrats 520 stellt das organische Material 551 und die Komponenten 531-534 dar. Eine Peripherie des Substrats 520 kann Antennen 590 (z.B. Dipolantennen) und Antennen 595 umfassen. Andere Arten von Antennen können auch in diesem Substrat 520 umfasst sein.
  • 6 stellt gemäß einem Ausführungsbeispiel ein Ko-Integrieren unterschiedlicher Komponenten in ein mikroelektronisches Bauelement (z.B. eine Zwischen-Die-Fabric-Architektur (inter die fabric architecture)) unter Verwendung ultradünner Gehäusesubstrate dar. Das mikroelektronische Bauelement 600 (z.B. eine Zwischen-Die-Fabric-Architektur 600) umfasst ultradünne Gehäusesubstrate 620 und 650 (z.B. kupferbasierte Verbindungen in Niedrigtemperatur-Einbrand-Keramik-Materialien, Flüssigkristallpolymere, organische Materialien umfassend Keramik-/Aluminiumoxid-/Glas-gefüllte Epoxide, Glas, undotiertes Silizium etc.), die mit einem Kartusche- oder Karten-ähnlichem dreidimensionalen (3D) Stapel von zwei Kommunikationssystemen (z.B. 5G-Kommunikationssysteme) angeordnet sind, der ein zusätzliches Antennengehäuse mit Metall-Anschlussflächenverbindungen für Schlitzladen oder Verbinden in eine Verbindungsaufnahmeeinrichtung integriert. Die Substrate 620 und 650 können jeweils ultradünne Dicken 621 und 623 aufweisen (z.B. eine Dicke von 50 bis 80 Mikrometer, 60 bis 70 Mikrometer, etc.). Das Substrat 620 umfasst ein organisches dielektrisches Material 602 und leitfähige Schichten, die mit den Komponenten 631-634 (z.B. Verbundhalbleiter-Dies 631, 634, ein CMOS-Die 632, ein IPD 633) gekoppelt sind. Das Überformmaterial 630 (z.B. organische Formmassematerialien, umfassend eine Epoxidmatrix mit Keramik/Siliziumdioxid-Füllstoffen, Elastomer-Materialien oder ungefüllten Epoxiden etc.) kapselt diese Komponenten, die durch oder auf das Substrat 620 integriert sind, zumindest teilweise ein. Das Überformmaterial 630 umgibt diese Komponenten möglicherweise vollständig (z.B. allseitig, oben, unten) oder umgibt (z.B. nicht über) diese Komponenten möglicherweise nur teilweise. Die leitfähige Schicht 626 kann eine Kontaktleitung, eine Schiene oder ein Schlitz zum Einsetzen in eine Kartenhalter-ähnliche Schnittstelle sein.
  • Die Verbundhalbleiterkomponenten 631 und 634 (z.B. GaN-Komponenten, GaN-Bauelemente, GaN-Schaltungsanordnungen, Transistoren mit hoher Ausgangsleistung, RF-Schaltungsanordnungen, ein Kombinierer, ein Schalter, ein Leistungsverstärker, individuelle Bauelemente (z.B, Transistoren), irgendeine Art von Bauelement oder Schaltungsanordnung, die in Verbundhalbleitermaterialien gebildet ist, etc.) kann mit einem unterschiedlichen Prozess (z.B. GaAs, GaN etc.) gefertigt werden und dann zu Beginn, während oder an dem Ende der Verarbeitung für das Substrat 620 an dem Substrat 620 (oder eingebettet innerhalb von Hohlräumen des Substrats) angebracht werden. Ein integriertes passives Bauelement oder Die (IPD; integrated passive device or die) 633 ist mit dem Substrat 620 mit Verbindungen (z.B. Höckern, Cu-Säulen mit Lötabdeckung oben, etc.) gekoppelt. IPDs sind an dem Substrat 620 angeordnet, um RF-Frontend-Funktionalität sowie digitale und analoge Funktionalitäten zu ermöglichen.
  • Das Substrat 620 kann auch ein Antennengehäusesubstrat 680, das eine Antenneneinheit und ein Formmassematerial 681 aufweist, umfassen.
  • Das Substrat 650 umfasst ein organisches dielektrisches Material 651 und leitfähige Schichten, die mit den Komponenten 662-665 (z.B. Verbundhalbleiter-Dies 662, 665, ein CMOS-Die 663, ein IPD 664) gekoppelt sind. Das Überformmaterial 660 (z.B. organische Formmassematerialien, umfassend eine Epoxidmatrix mit Keramik/Siliziumdioxid-Füllstoffen, Elastomer-Materialien oder ungefüllten Epoxiden etc.) kapselt diese Komponenten, die durch oder auf das Substrat 650 integriert sind, zumindest teilweise ein. Das Überformmaterial 660 umgibt diese Komponenten möglicherweise vollständig (z.B. allseitig, oben, unten) oder umgibt (z.B. nicht über) diese Komponenten möglicherweise nur teilweise. Die Überformmaterialien 630 und 660 können jeweils dünne Dicken 622 und 624 aufweisen (z.B. eine Dicke von 50 bis 150 Mikrometer, 80 bis 120 Mikrometer, etc.). Die leitfähige Schicht 656 kann eine Kontaktleitung, eine Schiene oder ein Schlitz zum Einsetzen in eine Kartenhalter-ähnliche Schnittstelle sein.
  • Ein Klebemittel 654 wird verwendet, um die Substrate 620 und 650 aneinander anzubringen. Die Substrate 620 und 650 umfassen drahtlose In-Gehäuse-Kommunikationsstrukturen 652 für drahtlose Kommunikationen zwischen den Substraten 620 und 650. Das Substrat 620 umfasst eine Kommunikationsstruktur 652b und das Substrat 650 umfasst eine Kommunikationsstruktur 652a.
  • Die Substrate und Überformmaterialien von 6 können unterschiedliche Dicken, Längen und Breitenabmessungen aufweisen. Bei einem Beispiel weisen die Substrate 620 und 650 und die Überformmaterialien 630 und 660 eine Gesamtdicke von 200 bis 400 Mikrometer für einen ultradünnen Formfaktor in einer ultradünnen elektronischen Vorrichtung auf.
  • 7 stellt gemäß einem Ausführungsbeispiel ein Ko-Integrieren unterschiedlicher Komponenten in ein mikroelektronisches Bauelement (z.B. eine Zwischen-Die-Fabric-Architektur (inter die fabric architecture)) unter Verwendung ultradünner Gehäusesubstrate dar. Das mikroelektronische Bauelement 700 (z.B. eine Zwischen-Die-Fabric-Architektur 700) umfasst ultradünne Gehäusesubstrate 720 und 750 (z.B. kupferbasierte Verbindungen in Niedrigtemperatur-Einbrand-Keramik-Materialien, Flüssigkristallpolymere, organische Materialien umfassend Keramik-/Aluminiumoxid-/Glas-gefüllte Epoxide, Glas, undotiertes Silizium etc.), die mit einem Kartusche- oder Karten-ähnlichem dreidimensionalen (3D) Stapel von zwei Kommunikationssystemen (z.B. 5G-Kommunikationssysteme) angeordnet sind, der eingebaute Antennengehäuse mit Metall-Anschlussflächenverbindungen für Schlitzladen oder Verbinden in eine Verbindungsaufnahmeeinrichtung integriert. Die Substrate 720 und 750 können jeweils ultradünne Dicken 721 und 723 aufweisen (z.B. eine Dicke von 50 bis 80 Mikrometer, 60 bis 70 Mikrometer, etc.). Das Substrat 720 umfasst ein organisches dielektrisches Material 702 und leitfähige Schichten, die mit den Komponenten 731-734 (z.B. Verbundhalbleiter-Dies 731, 734, ein CMOS-Die 732, ein IPD 733) gekoppelt sind. Das Überformmaterial 730 (z.B. organische Formmassematerialien, umfassend eine Epoxidmatrix mit Keramik/Siliziumdioxid-Füllstoffen, Elastomer-Materialien oder ungefüllten Epoxiden etc.) kapselt diese Komponenten, die durch oder auf das Substrat 720 integriert sind, zumindest teilweise ein, oder integriert dieselben. Das Überformmaterial 730 umgibt diese Komponenten möglicherweise vollständig (z.B. allseitig, oben, unten) oder umgibt (z.B. nicht über) diese Komponenten möglicherweise nur teilweise. Die leitfähige Schicht 726 kann eine Kontaktleitung, eine Schiene oder ein Schlitz zum Einsetzen in eine Kartenhalter-ähnliche Schnittstelle sein.
  • Die Verbundhalbleiterkomponenten 731 und 734 (z.B. GaN-Komponenten, GaN-Bauelemente, GaN-Schaltungsanordnungen, Transistoren mit hoher Ausgangsleistung, RF-Schaltungsanordnungen, ein Kombinierer, ein Schalter, ein Leistungsverstärker, individuelle Bauelemente (z.B, Transistoren), irgendeine Art von Bauelement oder Schaltungsanordnung, die in Verbundhalbleitermaterialien gebildet ist, etc.) kann mit einem unterschiedlichen Prozess (z.B. GaAs, GaN etc.) gefertigt werden und dann zu Beginn, während oder an dem Ende der Verarbeitung für das Substrat 720 an dem Substrat 720 (oder eingebettet innerhalb von Hohlräumen des Substrats) angebracht werden. Ein integriertes passives Bauelement oder Die (IPD; integrated passive device or die) 733 ist mit dem Substrat 720 mit Verbindungen (z.B. Höckern, Cu-Säulen mit Lötabdeckung oben, etc.) gekoppelt. IPDs sind an dem Substrat 720 angeordnet, um RF-Frontend-Funktionalität sowie digitale und analoge Funktionalitäten zu ermöglichen. Das Substrat 720 kann auch eine eingebaute Antenneneinheit 728 umfassen.
  • Das Substrat 750 umfasst ein organisches dielektrisches Material 751 und leitfähige Schichten, die mit den Komponenten 762-765 (z.B. Verbundhalbleiter-Dies 762, 765, ein CMOS-Die 763, ein IPD 764) gekoppelt sind. Das Überformmaterial 760 (z.B. organische Formmassematerialien, umfassend eine Epoxidmatrix mit Keramik/Siliziumdioxid-Füllstoffen, Elastomer-Materialien oder ungefüllten Epoxiden etc.) kapselt diese Komponenten, die durch oder auf das Substrat 750 integriert sind, zumindest teilweise ein. Das Überformmaterial 760 umgibt diese Komponenten möglicherweise vollständig (z.B. allseitig, oben, unten) oder umgibt (z.B. nicht über) diese Komponenten möglicherweise nur teilweise. Die Überformmaterialien 730 und 760 können jeweils dünne Dicken 722 und 724 aufweisen (z.B. eine Dicke von 50 bis 150 Mikrometer, 80 bis 120 Mikrometer, etc.).
  • Ein Klebemittel 754 wird verwendet, um die Substrate 720 und 750 aneinander anzubringen. Bei einem Beispiel ist das Klebemittel 754 ein leitender Kleber in einer Region 758, um eine Notwendigkeit, jeweils eine Masseebene in den Substraten 720 und 750 für die Antenneneinheiten 728 und 780 haben zu müssen, zu entfernen. Der leitende Kleber erlaubt auch eine größere Masse-zu-Antennenelement-Distanz, wenn eine Masse benötigt ist. Die Substrate 720 und 750 umfassen drahtlose In-Gehäuse-Kommunikationsstrukturen 752 für drahtlose Kommunikationen zwischen den Substraten 720 und 750. Das Substrat 720 umfasst eine Kommunikationsstruktur 752b und das Substrat 750 umfasst eine Kommunikationsstruktur 752a.
  • Die Substrate und Überformmaterialien von 7 können unterschiedliche Dicken, Längen und Breitenabmessungen aufweisen. Bei einem Beispiel weisen die Substrate 720 und 750 und die Überformmaterialien 730 und 760 eine Gesamtdicke von 200 bis 400 Mikrometer für einen ultradünnen Formfaktor in einer ultradünnen elektronischen Vorrichtung auf.
  • Für Fachleute auf diesem Gebiet wird darauf hingewiesen, dass die vorangehend dargestellten Ausführungsbeispiele nicht alle möglichen Implementierungen des vorliegenden Entwurfs erfassen und dass Kombinationen der vorangehenden Ausführungsbeispiele zu neuen Ausführungsbeispielen führen können, die als ein Teil dieses vorliegenden Entwurfs betrachtet werden können. Beispielsweise kann es Implementierungen mit Rückseite-zu-Rückseite gestapelten 5G-Systemen wie in 2 ohne die drahtlose Nahbereich-Kommunikation geben. Auch die in 5 und 6 gezeigten Ausführungsbeispiele können Durch-Formmasse-Verbindungen aufweisen und diese verwenden, um sich miteinander durch Löten anstelle von drahtloser Kommunikation zu verbinden.
  • Der vorliegende Entwurf fokussiert sich auf die Verwendung von ultradünner Substrattechnologie in Verbindung mit integrierten passiven Bauelementen, einem eingebetteten Wafer-Ebene-Gehäuse (eWLP; embedded wafer level package), einer eingebetteten Wafer-Ebene-Kugel (eWLB; embedded wafer level ball), Chip-Größenordnungs-Gehäuse oder Systeme in einem Gehäuse und/oder gedünnte Dies, um Dicke-Formfaktoren für 5G-Systeme zu erreichen, die zuvor nicht möglich waren und eine 5G-Systemintegration in Räumen mit sehr eingeschränkter z-Höhe zu erlauben, die sowohl Verbraucherelektronik (z.B. mobile Vorrichtungen, tragbare Vorrichtungen, etc.) oder industrielle 5G-Anwendungen sein können. Im Hinblick auf ultradünne Substrate können diese Substrate abhängig von einer Systemkomplexität typischerweise 2-6 Schichten mit einer individuellen Schichtdicke von 5-20 µm aufweisen, was zu einer beispielhaften Substratdicke von 20-100 µm für ein 4-Schichten-Substrat führt. In Verbindung mit einem dünnen Gehäuse, Passiven und Die-Form-Faktoren kann eine Gesamtsystem-z-Höhe von weniger als 200 µm erreicht werden, jedoch wird auch ein voll funktionsfähiges 5G-System erhalten. Es wird auch darauf hingewiesen, dass unterschiedliche Schichten unterschiedliche Dicken aufweisen können, um die Leistungslieferung oder Signalisierung oder beides unterzubringen.
  • Eine mögliche Anwendung eines ultradünnen Kommunikationssystems, das das mikroelektronische Bauelement 600 verwendet, ist in 8 dargestellt. 8 stellt gemäß einem Ausführungsbeispiel ein mikroelektronisches Bauelement dar, das in einen Schlitz-Ladeverbinder eingesetzt wird. Ein mikroelektronisches Bauelement 800 (z.B. das mikroelektronische Bauelement 600) wird in einen Schlitz-Ladeverbinder 810 eingesetzt, der auf einer Platine 890 (z.B. Hauptplatine eines Servers, mobile Vorrichtung, Rechenvorrichtung, Internet der Dinge-Vorrichtung etc.) positioniert ist. 8 stellt ein Ausführungsbeispiel des vorliegenden Entwurfs dar, das eine speicherkartenähnliche 5G-Lösung bereitstellt, die in einen Schlitzverbinder eingesetzt werden kann und auf Anfrage irgendeinem System 5G-Konnektivität bereitstellen kann, das die gewünschte Konnektivität aufweist. Dies kann auch leicht austauschbare 5G-Lösungen ermöglichen, die die sich ändernden Standards und/oder Anforderungen und/oder Systeme, Träger (Carrier) und Frequenzband-Entwicklung zufrieden stellen können.
  • Die 9A-9D stellen einen Teil eines Prozessablaufs zur Herstellung von Ausführungsbeispielen des vorliegenden Entwurfs dar, umfassend ultradünne Substrate eines mikroelektronischen Bauelements. Bei diesen Darstellungen ist das ultradünne Substrat flach gehalten/auf einem Trägersubstrat fixiert. Während dies ein bevorzugtes Verfahren zu sein scheint, das in der Industrie aufkommt, kann eine freistehende Schicht, die mittels adäquat entworfener Handhabungsmedien flach gehalten wird, auch in Betracht gezogen werden. Der Prozessablauf in 9A umfasst ein Beginnen mit einem ultradünnen Substrat 920 auf einem Träger 904. Das Substrat 920 umfasst organisches Material 901 und leitfähige Schichten 902. Das Format des Trägers und des ultradünnen Substrats darauf kann eine Einheit, ein Streifen oder ein Panel sein, an dem das ultradünne Substrat mittels eines Klebemittels 910 (z.B. thermisch leitfähiges Klebemittel, elektrisch leitfähiges Klebemittel) angebracht ist. Bei einem nachfolgenden Arbeitsschritt von 9B werden die elektronischen Komponenten 931-934 (z.B. Verbundhalbleiter-Dies 931, 934, ein CMOS-Die 932, ein IPD 933) umfassend Passive, IPDs (integrated passive devices; integrierte passive Bauelemente), Dies, SiPs, SoPs und Module an dem ultradünnen Substrat angeordnet. Dies kann in einem einzigen Arbeitsschritt oder in mehreren Anordnungsschritten (d.h. einige Komponenten können in einem und andere in einem anderen Anordnungsschritt angeordnet werden) ausgeführt werden. Dann wird irgendeine Komponente, die eine zusätzliche Verstärkung oder Schutz von Verbindungen benötigt, unterfüllt, wie in 9C dargestellt ist. Für den Die 932 wird eine Unterfüllung 940 zur zusätzlichen Verstärkung oder zum Schutz der Verbindungen, die diesem Die zugeordnet sind, durchgeführt, wenn der Form-Arbeitsschritt nicht alle der Komponenten bei dem Form-Arbeitsschritt unterfüllt. Anschließend werden die Komponenten 931-934 des mikroelektronischen Bauelements 900 mit dem Formmassematerial 930 geformt, wie in 9D dargestellt ist. Dieser Arbeitsschritt kann ein Einheitsebene-, Streifenebene- oder Panelebene-Formen sein. Die Formmasse selbst deckt üblicherweise alle Komponenten ab. Wenn ein Rückschleif (z.B. Nach-Formen-Schleifen) -Arbeitsschritt erforderlich ist, um eine Oberfläche einer Komponente freizulegen, dann wird dieser Arbeitsschritt an dieser Stelle abgeschlossen.
  • Wenn an dieser Stelle Durch-Formmasse-Verbindungen erforderlich sind, dann kann die Durch-Formmasse-Via-Verarbeitung abgeschlossen werden, wie in den 10A-10C gemäß einem Ausführungsbeispiel dargestellt ist. Ein mikroelektronisches Bauelement 1000 umfasst ähnliche Komponenten 1031-1034, ein Substrat 1020 und ein Formmassematerial 1030, im Vergleich zu dem mikroelektronischen Bauelement 900. Bei einem Beispiel umfasst eine Durch-Formasse-Verarbeitung ein Bohren von Löchern 1050-1051 durch das Formmassematerial 1030 (z.B. durch einen mechanischen Bohrer, Ätzen trocken/chemisch), wie in 10A dargestellt ist, und dann ein Füllen der Löcher mit Metall durch Plattieren, Lötpastendrucken oder Lötkugelpositionierung, um die leitfähigen Verbindungen 1052-1053 zu bilden, wie in 10B dargestellt ist. Schließlich werden die Lötkugeln 1060-1061 durch Lötdrucken oder Lötkugelpositionierung erzeugt, wie in 10C dargestellt ist. Alternativ können einige ultradünne Substrate bereits leitfähige Verbindungen aufweisen (z.B. Kupfersäulen), die als Säulenverbindungen durch die Formmasse dienen werden. In diesem Fall werden diese Säulen nach einem Formen ein Freilegen in einem bereits erörterten Nach-Formen-Schleifen benötigen. Die Erzeugung von Durch-Formmasse-Verbindungen umfasst dann ein Erzeugen von Lötkugeln an der Oberfläche der Durch-Formmasse-Säulen. Andere Durch-Formmasse-Verbindungsarchitekturen können auch verwendet werden, und Ausführungsbeispiele des vorliegenden Entwurfs sind dafür nicht relevant.
  • Die 11A-11E stellen gemäß einem Ausführungsbeispiel eine Vorderseite-zu-Vorderseite- oder Oberseite-zu-Oberseite-Modul-3D-Konnektivität dar. Ein mikroelektronisches Bauelement 1100 umfasst ähnliche Komponenten, ein Substrat 1120 und ein Formmassematerial 1130, im Vergleich zu dem mikroelektronischen Bauelement 1000. Ein Träger 1104 stützt das Substrat 1120. Wenn ein Klebemittel benötigt wird, um die zwei Module zu verbinden, wird dieses Klebemittel 1122 auf einer Oberfläche eines der Module 1100 (z.B. das mikroelektronische Bauelement 1100) abgegeben, wie in 11A dargestellt ist. Dann wird ein zweites Modul 1150 (z.B. ein mikroelektronisches Bauelement 1150) mit seinem Träger 1154 und Substrat 1160 oben auf dem ersten Modul 1100 positioniert und die 2 Module werden entweder durch das Klebemittel 1122 oder durch Lötverbindungen 1124 oder beides, wie in 11B dargestellt ist, miteinander angeordnet. Ein Wiederaufschmelz (reflow)- und/oder Aushärtungsschritt erfolgt, wie in 11C dargestellt ist. An dem Ende des Prozessablaufs werden beide Träger gelöst, wie in 11D dargestellt ist. Die Träger 1104 und 1154 werden mit thermischen, mechanischen oder optischen Mitteln entfernt. Wenn nötig, werden Löthöcker 1125-1127 auf einem Modul erzeugt, wie in 11E dargestellt ist.
  • Die 12A-12E stellen gemäß einem Ausführungsbeispiel eine Oberseite-zu-Rückseite-Modul-3D-Konnektivität dar. Ein mikroelektronisches Bauelement 1200 umfasst ähnliche Komponenten, ein Substrat 1220 und ein Formmassematerial 1230, im Vergleich zu dem mikroelektronischen Bauelement 1100. Ein Träger 1204 stützt das Substrat 1220. Wenn ein Klebemittel benötigt wird, um die zwei Module zu verbinden, wird dieses Klebemittel 1222 auf einer Oberfläche eines der Module 1200 (z.B. das mikroelektronische Bauelement 1200) abgegeben, wie in 12A dargestellt ist. Dann wird ein zweiter Träger 1256 oben auf dem zweiten Modul 1250, das ein Substrat 1260 aufweist, positioniert, wie in 12B dargestellt ist. Ein unterer Träger 1254 wird vom zweiten Modul 1250 gelöst, wie in 12C dargestellt ist. Der Träger wird mit thermischen, mechanischen oder optischen Mitteln entfernt. Dann wird dieses Modul 1250 an dem ersten Modul 1200 durch Lötmittel oder Klebemittel oder beides angebracht, wie in 12D dargestellt ist.
  • 12E stellt ein Entfernen der Träger 1204 und 1256 dar. Bei Bedarf werden auf beiden Modulen Löthöcker erzeugt.
  • Es wird darauf hingewiesen, dass bei einem System oder einem Chip-Ausführungsbeispiel, der Die einen Prozessor, Speicher, eine Kommunikationsschaltungsanordnung und Ähnliche umfassen kann. Obgleich ein einzelner Die dargestellt ist, können auch keine oder mehrere Dies in derselben Region des Wafers umfasst sein.
  • Bei einem Ausführungsbeispiel kann das mikroelektronische Bauelement ein kristallines Substrat sein, dass unter Verwendung von Bulk-Silizium oder einer Silizium-auf-Isolator-Teilstruktur gebildet wurde. Bei anderen Implementierungen kann das mikroelektronische Bauelement unter Verwendung von wechselnden Materialien gebildet sein, die mit Silizium kombiniert sein können oder nicht, die Germanium, Indiumantimonid, Bleitellurid, Indiumarsenid, Indiumphosphid, Galliumarsenid, Indiumgalliumarsenid, Galliumantimonid oder andere Kombinationen von Gruppe III-V oder Gruppe IV Materialien umfassen, aber nicht auf diese beschränkt sind. Obwohl einige Beispiele von Materialien, aus denen das Substrat gebildet sein kann, hier beschrieben sind, befindet sich irgendein Material, das als eine Grundlage dienen kann auf der ein Halbleiterbauelement gebaut werden kann, im Schutzbereich der Ausführungsbeispiele der vorliegenden Erfindung.
  • 13 stellt gemäß einem Ausführungsbeispiel eine Rechenvorrichtung 1300 dar. Die Rechenvorrichtung 900 häust eine Platine 1302. Die Platine (z.B. eine Hauptplatine, gedruckte Schaltungsplatine, etc.) kann eine Anzahl von Komponenten umfassen, einschließlich aber nicht beschränkt auf zumindest einen Prozessor 1304 und zumindest ein Kommunikationsmodul oder - chip 1306. Der zumindest eine Prozessor 1304 ist physisch und elektrisch mit der Platine 1302 gekoppelt. Bei einigen Implementierungen ist das zumindest eine Kommunikationsmodul oder - chip 1306 auch physisch und elektrisch mit der Platine 1302 gekoppelt. Bei weiteren Implementierungen ist das Kommunikationsmodul oder -chip 1306 ein Teil des Prozessors 1304. Bei einem Beispiel umfasst das Kommunikationsmodul oder -chip 1306 (z.B. ein mikroelektronisches Bauelement 100, 200, 300, 400, 500, 600, 700, 800, 900, 1000, 1100, 1150, 1200, 1250, etc.) eine Antenneneinheit 1320 (z.B. eine Antenneneinheit 192, 292, 392, 492, etc.).
  • Abhängig von ihren Anwendungen kann die Rechenvorrichtung 1300 andere Komponenten umfassen, die physisch und elektrisch mit der Platine 1302 gekoppelt sein können oder nicht. Diese anderen Komponenten umfassen, sind aber nicht beschränkt auf einen flüchtigen Speicher (z.B. DRAM 1310, 1311), einen nichtflüchtigen Speicher (z.B. ROM 1312), einen Flash-Speicher, einen Graphikprozessor 13916, einen digitalen Signalprozessor, einen Krypto-Prozessor, einen Chipsatz 1314, eine Antenneneinheit 1320, eine Anzeige, eine Touchscreen-Anzeige 1330, eine Touchscreen-Steuerung 1322, eine Batterie 1332, einen Audio-Codec, einen Video-Codec, einen Leistungsverstärker 1315, ein GPS (global positioning system; globales Positionierungssystem) -Bauelement 1326, einen Kompass 1324, ein Gyroskop, einen Lautsprecher, eine Kamera 1350, und eine Massenspeichervorrichtung (wie beispielsweise ein Festplattenlaufwerk, eine CD (compact disk), eine DVD (digital versatile disk) und so weiter).
  • Das Kommunikationsmodul oder -chip 1306 ermöglicht drahtlose Kommunikationen für die Übertragung von Daten zu und von der Rechenvorrichtung 1300. Der Ausdruck „drahtlos“ und seine Ableitungen können verwendet werden, um Schaltungen, Bauelemente, Systeme, Verfahren, Techniken, Kommunikationskanäle etc. zu beschreiben, die Daten durch die Verwendung modulierter, elektromagnetischer Strahlung durch ein nicht festes Medium kommunizieren können. Der Ausdruck impliziert nicht, dass die zugeordneten Bauelemente nicht irgendwelche Drähte enthalten, obwohl sie dies bei einigen Ausführungsbeispielen möglicherweise nicht tun. Der Kommunikationschip 1306 kann jegliche Anzahl von drahtlosen Standards oder Protokollen implementieren, einschließlich aber nicht beschränkt auf Wi-Fi (IEEE 802.11 Familie), WiMAX (IEEE 802.16 Familie) WiGig, IEEE 802.20, Long Term Evolution (LTE), Ev-DO, HSPA+, HSDPA+, HSUPA+, EDGE, GSM, GPRS, CDMA, TDMA, DECT, Bluetooth, und Ableitungen davon, sowie jegliche anderen drahtlosen Protokolle, die bezeichnet werden als 3G, 4G, 5G, und darüber hinaus. Die Rechenvorrichtung 1300 kann eine Mehrzahl von Kommunikationsmodulen oder -chips 1306 umfassen. Zum Beispiel kann ein erster Kommunikationschip 1306 zweckgebunden sein für drahtlose Kommunikationen mit kürzerem Bereich, wie beispielsweise Wi-Fi, WiGig und Bluetooth, und ein zweiter Kommunikationschip 1306 kann zweckgebunden sein für drahtlose Kommunikationen mit längerem Bereich, wie beispielsweise GPS, EDGE, GPRS, CDMA, WiMAX, LTE, Ev-DO, 5G und andere.
  • Der zumindest eine Prozessor 1304 der Rechenvorrichtung 1300 umfasst einen Integrierte-Schaltungs-Die, der innerhalb des zumindest einen Prozessors 1304 gehäust ist. Bei einigen Ausführungsbeispiel der Erfindung umfasst das Prozessorgehäuse eine oder mehrere Bauelemente, wie beispielsweise mikroelektronische Bauelemente (z.B. mikroelektronische Bauelemente 100, 200, 300, 400, 500, 600, 700, 800, 900, 1000, 1100, 1150, 1200, 1250 etc.) gemäß Implementierungen von Ausführungsbeispielen der Erfindung. Der Ausdruck „Prozessor“ kann sich auf irgendeine Vorrichtung oder Abschnitt einer Vorrichtung beziehen, die/der elektronische Daten aus Registern und/oder Speicher verarbeitet, um diese elektronischen Daten in andere elektronische Daten zu transformieren, die in Registern und/oder Speicher gespeichert werden können.
  • Der Kommunikationschip 1306 umfasst auch einen Integrierte-Schaltungs-Die, der innerhalb des Kommunikationschips 1306 gehäust ist. Gemäß anderen Implementierungen von Ausführungsbeispielen der Erfindung umfasst das Kommunikationschipgehäuse eines oder mehrere mikroelektronische Bauelemente (z.B. mikroelektronische Bauelemente 100, 200, 300, 400, 500, 600, 700, 800, 900, 1000, 1100, 1150, 1200, 1250 etc.).
  • Die folgenden Beispiele beziehen sich auf weitere Ausführungsbeispiele. Beispiel 1 ist ein mikroelektronisches Bauelement, umfassend ein erstes ultradünnes Substrat, das aus organischem dielektrischem Material und leitfähigen Schichten gebildet ist, ein erstes Formmassematerial, um erste Radiofrequenz (RF) -Komponenten, die mit dem ersten Substrat integriert sind, zumindest teilweise einzukapseln, und ein zweites ultradünnes Substrat, das mit dem ersten ultradünnen Substrat gekoppelt ist. Das zweite ultradünne Substrat ist aus organischem, dielektrischem Material und leitfähigen Schichten gebildet, und ein zweites Formmassematerial, um zweite Radiofrequenz (RF) -Komponenten, die mit dem zweiten Substrat integriert sind, zumindest teilweise einzukapseln.
  • Bei Beispiel 2 kann der Gegenstand gemäß Beispiel 1 optional umfassen, dass das erste und zweite ultradünne Substrat jeweils eine Dicke von 50 bis 80 Mikrometer aufweisen.
  • Bei Beispiel 3 kann der Gegenstand gemäß irgendeinem der Beispiele 1-2 optional umfassen, dass das erste und zweite Formmassematerial jeweils eine Dicke von 50 bis 150 Mikrometer aufweisen.
  • Bei Beispiel 4 kann der Gegenstand gemäß irgendeinem der Beispiele 1-3 optional umfassen, dass eine untere Oberfläche des ersten Substrats auf einer oberen Oberfläche des zweiten Formmassematerials des zweiten Substrats angeordnet ist, um ein dreidimensionales gestapeltes Gehäuse zu bilden.
  • Bei Beispiel 5 kann der Gegenstand gemäß irgendeinem der Beispiele 1-4 optional umfassen, dass eine niedrigere untere Oberfläche des ersten Substrats auf einer niedrigeren unteren Oberfläche des zweiten Substrats angeordnet ist, um ein dreidimensionales gestapeltes Gehäuse zu bilden.
  • Bei Beispiel 6 kann der Gegenstand gemäß irgendeinem der Beispiele 1-5 optional umfassen, dass das erste Substrat eine erste drahtlose In-Gehäuse-Kommunikationsstruktur zum Kommunizieren mit einer zweiten drahtlosen In-Gehäuse-Kommunikationsstruktur des zweiten Substrats umfasst.
  • Bei Beispiel 7 kann der Gegenstand gemäß irgendeinem der Beispiele 1-6 optional umfassen, dass eine obere Oberfläche des ersten Formmassematerials des ersten Substrats auf einer oberen Oberfläche des zweiten Formmassematerials des zweiten Substrats angeordnet ist, um ein dreidimensionales gestapeltes Gehäuse zu bilden.
  • Bei Beispiel 8 kann der Gegenstand gemäß irgendeinem der Beispiele 1-7 optional umfassen, dass das erste Substrat eine erste In-Gehäuse-Antenneneinheit zum Kommunizieren mit externen Vorrichtungen umfasst, und das zweite Substrat eine zweite In-Gehäuse-Antenneneinheit zum Kommunizieren mit externen Vorrichtungen umfasst.
  • Bei Beispiel 9 kann der Gegenstand gemäß irgendeinem der Beispiele 1-8 optional einen leitfähigen Kleber zum Anbringen einer oberen Oberfläche des ersten Formmassematerials des ersten Substrats an eine obere Oberfläche des zweiten Formmassematerials des zweiten Substrats, um ein dreidimensionales gestapeltes Gehäuse zu bilden, umfassen. Der leitfähige Kleber erlaubt es dem ersten und zweiten Substrat, eine Masseebene für die erste und zweite Antenneneinheit nicht zu umfassen.
  • Bei Beispiel 10 kann der Gegenstand gemäß irgendeinem der Beispiele 1-9 optional ein drittes Substrat umfassen, das zumindest mit einem des ersten und zweiten Substrats gekoppelt ist. Das dritte Substrat umfasst organische dielektrische Schichten und leitfähige Schichten zum Bilden einer Antenneneinheit zum Kommunizieren mit externen Vorrichtungen.
  • Bei Beispiel 11 kann der Gegenstand gemäß irgendeinem der Beispiel 1-10 optional umfassen, dass das erste und zweite Substrat jeweils leitfähige Schichten zum Bilden von Kontaktleitungen zum Einsetzen in eine Kartenhalter-Schnittstelle umfassen.
  • Bei Beispiel 12 kann der Gegenstand gemäß irgendeinem der Beispiele 1-11 optional umfassen, dass das mikroelektronische Bauelement eine 5G-Gehäusearchitektur für 5G-Kommunikationen umfasst.
  • Beispiel 13 ist ein mikroelektronisches Bauelement, umfassend ein ultradünnes Substrat, das Radiofrequenz (RF) -Komponenten aufweist, und ein Antennensubstrat, das mit dem ultradünnen Substrat gekoppelt ist. Das Antennensubstrat umfasst organische dielektrische Schichten und leitfähige Schichten zum Bilden einer Antenneneinheit zum Senden und Empfangen von Kommunikationen bei einer Frequenz von ungefähr 4 GHz oder höher. Ein Formmassematerial kapselt die RF-Komponenten, die mit dem ultradünnen Substrat integriert sind, zumindest teilweise ein.
  • Bei Beispiel 14 kann der Gegenstand gemäß Beispiel 13 optional umfassen, dass das ultradünne Substrat eine Dicke von 50 bis 80 Mikrometer aufweist.
  • Bei Beispiel 15 kann der Gegenstand gemäß irgendeinem der Beispiele 13-14 optional umfassen, dass das Formmassematerial eine Dicke von 50 bis 150 Mikrometer aufweist.
  • Bei Beispiel 16 kann der Gegenstand gemäß irgendeinem der Beispiele 13-15 optional umfassen, dass das Antennensubstrat auf einer niedrigeren unteren Oberfläche des ultradünnen Substrats angeordnet ist, um ein dreidimensionales gestapeltes Gehäuse zu bilden.
  • Bei Beispiel 17 kann der Gegenstand gemäß irgendeinem der Beispiele 13-16 optional umfassen, dass das Antennensubstrat auf einer oberen Oberfläche des Formmassematerials des ultradünnen Substrats angeordnet ist, um ein dreidimensionales gestapeltes Gehäuse zu bilden.
  • Bei Beispiel 18 kann der Gegenstand gemäß irgendeinem der Beispiele 13-17 optional eine elektromagnetische Interferenz (EMI) -Abschirmung umfassen, die mit dem ultradünnen Substrat oder dem Antennensubstrat integriert ist, um die RF-Komponenten vor EMI abzuschirmen.
  • Beispiel 19 ist eine Rechenvorrichtung, umfassend zumindest einen Prozessor zur Datenverarbeitung und ein Kommunikationsmodul oder -chip, das mit dem zumindest einen Prozessor gekoppelt ist. Das Kommunikationsmodul oder -chip umfasst ein erstes ultradünnes Substrat, das aus organischem dielektrischem Material und leitfähigen Schichten gebildet ist, ein Formmassematerial, um Radiofrequenz (RF) -Komponenten mit dem ersten Substrat zu integrieren; und ein zweites ultradünnes Substrat, das mit dem ersten ultradünnen Substrat elektrisch gekoppelt ist. Das zweite ultradünne Substrat ist aus organischem dielektrischem Material und leitfähigen Schichten gebildet.
  • Bei Beispiel 20 kann der Gegenstand gemäß Beispiel 19 optional umfassen, dass das erste und zweite ultradünne Substrat jeweils eine Dicke von 50 bis 80 Mikrometer aufweist.
  • Bei Beispiel 21 kann der Gegenstand gemäß irgendeinem der Beispiele 19-20 optional umfassen, dass das erste Substrat eine erste drahtlose In-Gehäuse-Kommunikationsstruktur zum Kommunizieren mit einer zweiten drahtlosen In-Gehäuse-Kommunikationsstruktur des zweiten Substrats umfasst.
  • Bei Beispiel 22 kann der Gegenstand gemäß irgendeinem der Beispiele 19-21 optional umfassen, dass das erste Substrat eine erste In-Gehäuse-Antenneneinheit zum Kommunizieren mit externen Vorrichtungen umfasst, und das zweite Substrat eine zweite In-Gehäuse-Antenneneinheit zum Kommunizieren mit externen Vorrichtungen umfasst.
  • Bei Beispiel 23 kann der Gegenstand gemäß irgendeinem der Beispiel 19-22 optional umfassen, dass das erste und zweite Substrat jeweils leitfähige Schichten zum Bilden von Kontaktleitungen zum Einsetzen in eine Kartenhalter-Schnittstelle umfassen.

Claims (23)

  1. Ein mikroelektronisches Bauelement, umfassend: ein erstes ultradünnes Substrat, das aus organischem dielektrischem Material und leitfähigen Schichten gebildet ist; ein erstes Formmassematerial, um erste Radiofrequenz (RF) -Komponenten, die mit dem ersten Substrat integriert sind, zumindest teilweise einzukapseln; ein zweites ultradünnes Substrat, das mit dem ersten ultradünnen Substrat gekoppelt ist, wobei das zweite ultradünne Substrat aus organischem dielektrischem Material und leitfähigen Schichten gebildet ist; und ein zweites Formmassematerial, um zweite Radiofrequenz (RF) -Komponenten, die mit dem zweiten Substrat integriert sind, zumindest teilweise einzukapseln.
  2. Das mikroelektronische Bauelement gemäß Anspruch 1, wobei das erste und zweite ultradünne Substrat jeweils eine Dicke von 50 bis 80 Mikrometer aufweisen.
  3. Das mikroelektronische Bauelement gemäß Anspruch 1, wobei das erste und zweite Formmassematerial jeweils eine Dicke von 50 bis 150 Mikrometer aufweisen.
  4. Das mikroelektronische Bauelement gemäß Anspruch 1, wobei eine untere Oberfläche des ersten Substrats auf einer oberen Oberfläche des zweiten Formmassematerials des zweiten Substrats angeordnet ist, um ein dreidimensionales gestapeltes Gehäuse zu bilden.
  5. Das mikroelektronische Bauelement gemäß Anspruch 1, wobei eine niedrigere untere Oberfläche des ersten Substrats auf einer niedrigeren unteren Oberfläche des zweiten Substrats angeordnet ist, um ein dreidimensionales gestapeltes Gehäuse zu bilden.
  6. Das mikroelektronische Bauelement gemäß Anspruch 1, wobei das erste Substrat eine erste drahtlose In-Gehäuse-Kommunikationsstruktur zum Kommunizieren mit einer zweiten drahtlosen In-Gehäuse-Kommunikationsstruktur des zweiten Substrats umfasst.
  7. Das mikroelektronische Bauelement gemäß Anspruch 1, wobei eine obere Oberfläche des ersten Formmassematerials des ersten Substrats auf einer oberen Oberfläche des zweiten Formmassematerials des zweiten Substrats angeordnet ist, um ein dreidimensionales gestapeltes Gehäuse zu bilden.
  8. Das mikroelektronische Bauelement gemäß Anspruch 8, wobei das erste Substrat eine erste In-Gehäuse-Antenneneinheit zum Kommunizieren mit externen Vorrichtungen umfasst, und das zweite Substrat eine zweite In-Gehäuse-Antenneneinheit zum Kommunizieren mit externen Vorrichtungen umfasst.
  9. Das mikroelektronische Bauelement gemäß Anspruch 8, ferner umfassend: einen leitfähigen Kleber zum Anbringen einer oberen Oberfläche des ersten Formmassematerials des ersten Substrats an eine obere Oberfläche des zweiten Formmassematerials des zweiten Substrats, um ein dreidimensionales gestapeltes Gehäuse zu bilden, wobei der leitfähige Kleber es dem ersten und zweiten Substrat erlaubt, eine Masseebene für die erste und zweite Antenneneinheit nicht zu umfassen.
  10. Das mikroelektronische Bauelement gemäß Anspruch 1, ferner umfassend: ein drittes Substrat, das zumindest mit einem des ersten und zweiten Substrats gekoppelt ist, wobei das dritte Substrat organische dielektrische Schichten und leitfähige Schichten zum Bilden einer Antenneneinheit zum Kommunizieren mit externen Vorrichtungen umfasst.
  11. Das mikroelektronische Bauelement gemäß Anspruch 1, wobei das erste und zweite Substrat jeweils leitfähige Schichten zum Bilden von Kontaktleitungen zum Einsetzen in eine Kartenhalter-Schnittstelle umfassen.
  12. Das mikroelektronische Bauelement gemäß Anspruch 1, wobei das mikroelektronische Bauelement eine 5G-Gehäusearchitektur für 5G-Kommunikationen umfasst.
  13. Ein mikroelektronisches Bauelement, umfassend: ein ultradünnes Substrat, das Radiofrequenz (RF) -Komponenten aufweist; ein Antennensubstrat, das mit dem ultradünnen Substrat gekoppelt ist, das Antennensubstrat umfassend organische dielektrische Schichten und leitfähige Schichten zum Bilden einer Antenneneinheit zum Senden und Empfangen von Kommunikationen bei einer Frequenz von ungefähr 4 GHz oder höher; und ein Formmassematerial, um die RF-Komponenten, die mit dem ultradünnen Substrat integriert sind, zumindest teilweise einzukapseln.
  14. Das mikroelektronische Bauelement gemäß Anspruch 13, wobei das ultradünne Substrat eine Dicke von 50 bis 80 Mikrometer aufweist.
  15. Das mikroelektronische Bauelement gemäß Anspruch 13, wobei das Formmassematerial eine Dicke von 50 bis 150 Mikrometer aufweist.
  16. Das mikroelektronische Bauelement gemäß Anspruch 13, wobei das Antennensubstrat auf einer niedrigeren unteren Oberfläche des ultradünnen Substrats angeordnet ist, um ein dreidimensionales gestapeltes Gehäuse zu bilden.
  17. Das mikroelektronische Bauelement gemäß Anspruch 13, wobei das Antennensubstrat auf einer oberen Oberfläche des Formmassematerials des ultradünnen Substrats angeordnet ist, um ein dreidimensionales gestapeltes Gehäuse zu bilden.
  18. Das mikroelektronische Bauelement gemäß Anspruch 13, ferner umfassend: eine elektromagnetische Interferenz (EMI) -Abschirmung, die mit dem ultradünnen Substrat oder dem Antennensubstrat integriert ist, um die RF-Komponenten vor EMI abzuschirmen.
  19. Eine Rechenvorrichtung, umfassend: zumindest einen Prozessor zur Datenverarbeitung; und ein Kommunikationsmodul oder -chip, das mit dem zumindest einen Prozessor gekoppelt ist, das Kommunikationsmodul oder -chip umfassend, ein erstes ultradünnes Substrat, das aus organischem dielektrischem Material und leitfähigen Schichten gebildet ist; ein Formmassematerial, um Radiofrequenz (RF) -Komponenten mit dem ersten Substrat zu integrieren; und ein zweites ultradünnes Substrat, das mit dem ersten ultradünnen Substrat elektrisch gekoppelt ist, wobei das zweite ultradünne Substrat aus organischem dielektrischem Material und leitfähigen Schichten gebildet ist.
  20. Die Rechenvorrichtung gemäß Anspruch 19, wobei das erste und zweite ultradünne Substrat jeweils eine Dicke von 50 bis 80 Mikrometer aufweist.
  21. Die Rechenvorrichtung gemäß Anspruch 19, wobei das erste Substrat eine erste drahtlose In-Gehäuse-Kommunikationsstruktur zum Kommunizieren mit einer zweiten drahtlosen In-Gehäuse-Kommunikationsstruktur des zweiten Substrats umfasst.
  22. Die Rechenvorrichtung gemäß Anspruch 19, wobei das erste Substrat eine erste In-Gehäuse-Antenneneinheit zum Kommunizieren mit externen Vorrichtungen umfasst, und das zweite Substrat eine zweite In-Gehäuse-Antenneneinheit zum Kommunizieren mit externen Vorrichtungen umfasst.
  23. Die Rechenvorrichtung gemäß Anspruch 19, wobei das erste und zweite Substrat jeweils leitfähige Schichten zum Bilden von Kontaktleitungen zum Einsetzen in eine Kartenhalter-Schnittstelle umfassen.
DE112016007565.0T 2016-12-30 2016-12-30 Mikroelektronische bauelemente, entworfen mit 3d-gestapelten, ultradünnen gehäusemodulen für hochfrequenz-kommunikationen Pending DE112016007565T5 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/US2016/069623 WO2018125242A1 (en) 2016-12-30 2016-12-30 Microelectronic devices designed with 3d stacked ultra thin package modules for high frequency communications

Publications (1)

Publication Number Publication Date
DE112016007565T5 true DE112016007565T5 (de) 2019-10-02

Family

ID=62710721

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112016007565.0T Pending DE112016007565T5 (de) 2016-12-30 2016-12-30 Mikroelektronische bauelemente, entworfen mit 3d-gestapelten, ultradünnen gehäusemodulen für hochfrequenz-kommunikationen

Country Status (6)

Country Link
US (1) US11430751B2 (de)
KR (1) KR102652721B1 (de)
CN (1) CN110062956B (de)
DE (1) DE112016007565T5 (de)
TW (1) TWI780087B (de)
WO (1) WO2018125242A1 (de)

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11335651B2 (en) * 2015-12-22 2022-05-17 Intel Corporation Microelectronic devices designed with compound semiconductor devices and integrated on an inter die fabric
US10773952B2 (en) 2016-05-20 2020-09-15 Qorvo Us, Inc. Wafer-level package with enhanced performance
US10784149B2 (en) 2016-05-20 2020-09-22 Qorvo Us, Inc. Air-cavity module with enhanced device isolation
WO2018031995A1 (en) 2016-08-12 2018-02-15 Qorvo Us, Inc. Wafer-level package with enhanced performance
US10109502B2 (en) 2016-09-12 2018-10-23 Qorvo Us, Inc. Semiconductor package with reduced parasitic coupling effects and process for making the same
WO2018057007A1 (en) * 2016-09-23 2018-03-29 Nair Vijay K Die with embedded communication cavity
US10749518B2 (en) 2016-11-18 2020-08-18 Qorvo Us, Inc. Stacked field-effect transistor switch
US10068831B2 (en) 2016-12-09 2018-09-04 Qorvo Us, Inc. Thermally enhanced semiconductor package and process for making the same
US10490471B2 (en) 2017-07-06 2019-11-26 Qorvo Us, Inc. Wafer-level packaging for enhanced performance
US10784233B2 (en) 2017-09-05 2020-09-22 Qorvo Us, Inc. Microelectronics package with self-aligned stacked-die assembly
US11328969B2 (en) * 2017-11-16 2022-05-10 Amkor Technology Singapore Holding Pte. Ltd. Semiconductor device and manufacturing method thereof
US11152363B2 (en) 2018-03-28 2021-10-19 Qorvo Us, Inc. Bulk CMOS devices with enhanced performance and methods of forming the same utilizing bulk CMOS process
US20190312110A1 (en) * 2018-04-04 2019-10-10 Qorvo Us, Inc. Gallium-nitride-based module with enhanced electrical performance and process for making the same
US10804246B2 (en) 2018-06-11 2020-10-13 Qorvo Us, Inc. Microelectronics package with vertically stacked dies
US11081453B2 (en) * 2018-07-03 2021-08-03 Mediatek Inc. Semiconductor package structure with antenna
US11196142B2 (en) 2018-08-31 2021-12-07 Micron Technology, Inc. Millimeter wave antenna and EMI shielding integrated with fan-out package
US10978779B2 (en) * 2018-09-17 2021-04-13 Analog Devices International Unlimited Company Sputtered SIP antenna
US11069590B2 (en) 2018-10-10 2021-07-20 Qorvo Us, Inc. Wafer-level fan-out package with enhanced performance
US10964554B2 (en) 2018-10-10 2021-03-30 Qorvo Us, Inc. Wafer-level fan-out package with enhanced performance
KR102561946B1 (ko) * 2018-11-13 2023-08-01 삼성전기주식회사 패키지 구조물
US11646242B2 (en) 2018-11-29 2023-05-09 Qorvo Us, Inc. Thermally enhanced semiconductor package with at least one heat extractor and process for making the same
US11387157B2 (en) 2019-01-23 2022-07-12 Qorvo Us, Inc. RF devices with enhanced performance and methods of forming the same
KR20210129658A (ko) 2019-01-23 2021-10-28 코르보 유에스, 인크. Rf 반도체 디바이스 및 이를 형성하는 방법
US20200235040A1 (en) 2019-01-23 2020-07-23 Qorvo Us, Inc. Rf devices with enhanced performance and methods of forming the same
KR20210129656A (ko) 2019-01-23 2021-10-28 코르보 유에스, 인크. Rf 반도체 디바이스 및 이를 형성하는 방법
KR102574415B1 (ko) 2019-04-04 2023-09-04 삼성전기주식회사 안테나 모듈
US11336006B2 (en) * 2019-10-21 2022-05-17 Microsoft Technology Licensing, Llc Isolating antenna array component
US11646289B2 (en) 2019-12-02 2023-05-09 Qorvo Us, Inc. RF devices with enhanced performance and methods of forming the same
US11923238B2 (en) 2019-12-12 2024-03-05 Qorvo Us, Inc. Method of forming RF devices with enhanced performance including attaching a wafer to a support carrier by a bonding technique without any polymer adhesive
US11503704B2 (en) * 2019-12-30 2022-11-15 General Electric Company Systems and methods for hybrid glass and organic packaging for radio frequency electronics
US11715886B2 (en) * 2020-05-08 2023-08-01 Mobix Labs, Inc. Low-cost, IPD and laminate based antenna array module
KR102465955B1 (ko) * 2020-11-12 2022-11-14 제엠제코(주) 멀티칩 스택 반도체 패키지 및 이의 제조방법
CN114420681B (zh) * 2022-01-26 2024-05-07 西安电子科技大学 一种晶圆级可重构Chiplet集成结构

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3815337B2 (ja) * 2002-01-28 2006-08-30 株式会社デンソーウェーブ 非接触式ｉｃカード
JP4800625B2 (ja) * 2002-09-17 2011-10-26 スタッツ・チップパック・インコーポレイテッド 積み重ねられたパッケージ間のワイヤボンド相互接続を有する半導体マルチパッケージモジュール及びその形成方法
US7989895B2 (en) 2006-11-15 2011-08-02 Avx Corporation Integration using package stacking with multi-layer organic substrates
TWI450368B (zh) * 2010-09-14 2014-08-21 Aptos Technology Inc 記憶卡封裝結構及其製造方法
US8451618B2 (en) * 2010-10-28 2013-05-28 Infineon Technologies Ag Integrated antennas in wafer level package
JP2013187740A (ja) * 2012-03-08 2013-09-19 Renesas Electronics Corp 半導体装置
US10115671B2 (en) * 2012-08-03 2018-10-30 Snaptrack, Inc. Incorporation of passives and fine pitch through via for package on package
US9093457B2 (en) * 2012-08-22 2015-07-28 Freescale Semiconductor Inc. Stacked microelectronic packages having patterned sidewall conductors and methods for the fabrication thereof
US8975726B2 (en) * 2012-10-11 2015-03-10 Taiwan Semiconductor Manufacturing Company, Ltd. POP structures and methods of forming the same
US9478474B2 (en) * 2012-12-28 2016-10-25 Taiwan Semiconductor Manufacturing Company, Ltd. Methods and apparatus for forming package-on-packages
US9299670B2 (en) * 2013-03-14 2016-03-29 Freescale Semiconductor, Inc. Stacked microelectronic packages having sidewall conductors and methods for the fabrication thereof
US9362233B2 (en) * 2013-06-29 2016-06-07 Intel IP Corporation Radio frequency shielding within a semiconductor package
US9263420B2 (en) * 2013-12-05 2016-02-16 Freescale Semiconductor, Inc. Devices and stacked microelectronic packages with package surface conductors and methods of their fabrication
JP6279754B2 (ja) * 2013-12-09 2018-02-14 インテル コーポレイション パッケージングされたダイ用のセラミック上アンテナ
US9595485B2 (en) * 2014-06-26 2017-03-14 Nxp Usa, Inc. Microelectronic packages having embedded sidewall substrates and methods for the producing thereof
US9537199B2 (en) * 2015-03-19 2017-01-03 International Business Machines Corporation Package structure having an integrated waveguide configured to communicate between first and second integrated circuit chips
US9893017B2 (en) 2015-04-09 2018-02-13 STATS ChipPAC Pte. Ltd. Double-sided semiconductor package and dual-mold method of making same
US20160329299A1 (en) 2015-05-05 2016-11-10 Mediatek Inc. Fan-out package structure including antenna

Also Published As

Publication number Publication date
US11430751B2 (en) 2022-08-30
CN110062956A (zh) 2019-07-26
WO2018125242A1 (en) 2018-07-05
TWI780087B (zh) 2022-10-11
KR20190093194A (ko) 2019-08-08
KR102652721B1 (ko) 2024-03-28
US20200066663A1 (en) 2020-02-27
TW201828444A (zh) 2018-08-01
CN110062956B (zh) 2023-10-10

Similar Documents

Publication Publication Date Title
DE112016007565T5 (de) Mikroelektronische bauelemente, entworfen mit 3d-gestapelten, ultradünnen gehäusemodulen für hochfrequenz-kommunikationen
DE112016007571T5 (de) Mikroelektronische bauelemente entworfen mit flexiblengehäusesubstraten mit verteilten gestapelten antennen fürhochfrequenz-kommunikationssysteme
DE112014003166B4 (de) Gestapelte Halbleitervorrichtungsbaugruppe mit einer verbesserten Verbindungsbandbreite und Verfahren zur Herstellung einer solchen Baugruppe
DE112015007212T5 (de) Mikroelektronische Vorrichtungen mit effizienter Partitionierung von Hochfrequenzkommunikationsvorrichtungen, die auf einem Gehäuse-Fabric integriert sind
DE112016006695T5 (de) Gehäuse auf Antennengehäuse
DE112016007304T5 (de) Eingebetteter die in interposer-gehäusen
DE112019001681T5 (de) Antennenmodule und kommunikationsvorrichtungen
DE102020117063A1 (de) IC-GEHÄUSE EINSCHLIEßLICH MEHRFACHCHIPEINHEIT MIT GEBONDETEM INTEGRIERTEN WÄRMESPREIZER
CN108292651B (zh) 利用集成在管芯间结构上的化合物半导体器件设计的微电子器件
DE202014104574U1 (de) Nacktchipgehäuse mit Superposer-Substrat für passive Bauelemente
DE112017007887T5 (de) Antennenpackage mit kugel-anbringungs-array zum verbinden von antennen- und basissubstraten
DE102020122699A1 (de) Hochdichte zwischenverbindungen für integrierter-schaltkreis-gehäuse
DE112013002919T5 (de) Akustische Volumenwellenresonator-Abstimmschaltungen
DE112019000890T5 (de) Antennenmodule und Kommunikationsvorrichtungen
DE112015006975T5 (de) Mikroelektronische Packung mit drahtloser Zwischenverbindung
DE102018204330A1 (de) Teilweise geformte, direkte Chipanbringungsstruktur für Konnektivitätsmodullösungen
DE102018204096A1 (de) Integrierte Antenne für Konnektivitätsmodul-Packungsstrukturen mit direkter Chipanbringung
DE112017008319T5 (de) Hybridfilter und packages für dieselben
DE112017008320T5 (de) Hybridfilterarchitektur mit integrierten, passiven vorrichtungen, akustischen wellenresonatoren und hermetisch abgedichteten hohlräumen zwischen zwei resonator-dies
DE112014006417T5 (de) Integrierte Schaltungsanordnungen mit Formmasse
WO2004064152A2 (de) Modular aufgebautes bauelement mit verkapselung
DE102018204332A1 (de) Abschirmlösungen für direct-chip-attachkonnektivitätsmodulpackungsstrukturen
DE10300956B3 (de) Bauelement mit Höchstfrequenzverbindungen in einem Substrat
DE102020117968A1 (de) Brücke für radiofrequenz- (rf) multi-chip-module
DE102022133617A1 (de) Ein verbundgehäuse für ic-dies, das einen elektrothermomechanischen die (etmd) mit substratdurchkontaktierungen beinhaltet

Legal Events

Date Code Title Description
R012 Request for examination validly filed