TWI780087B - 以用於高頻通訊的三維(3d)堆疊超薄封裝體模組所設計之微電子裝置 - Google Patents

以用於高頻通訊的三維(3d)堆疊超薄封裝體模組所設計之微電子裝置 Download PDF

Info

Publication number
TWI780087B
TWI780087B TW106141376A TW106141376A TWI780087B TW I780087 B TWI780087 B TW I780087B TW 106141376 A TW106141376 A TW 106141376A TW 106141376 A TW106141376 A TW 106141376A TW I780087 B TWI780087 B TW I780087B
Authority
TW
Taiwan
Prior art keywords
substrate
package
components
microelectronic device
substrates
Prior art date
Application number
TW106141376A
Other languages
English (en)
Other versions
TW201828444A (zh
Inventor
亞歷山大 亞歷克索夫
吉爾吉斯 C. 道吉亞米斯
泰勒斯弗 坎嘉因
莎夏 N. 歐斯特
Original Assignee
美商英特爾公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商英特爾公司 filed Critical 美商英特爾公司
Publication of TW201828444A publication Critical patent/TW201828444A/zh
Application granted granted Critical
Publication of TWI780087B publication Critical patent/TWI780087B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/25—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of a plurality of high density interconnect connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/12—Supports; Mounting means
    • H01Q1/22—Supports; Mounting means by structural association with other equipment or articles
    • H01Q1/2283—Supports; Mounting means by structural association with other equipment or articles mounted in or on the surface of a semiconductor substrate as a chip-type antenna or integrated with other components into an IC package
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/12—Supports; Mounting means
    • H01Q1/22—Supports; Mounting means by structural association with other equipment or articles
    • H01Q1/24—Supports; Mounting means by structural association with other equipment or articles with receiving set
    • H01Q1/241—Supports; Mounting means by structural association with other equipment or articles with receiving set used in mobile communications, e.g. GSM
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/52—Means for reducing coupling between antennas; Means for reducing coupling between an antenna and another structure
    • H01Q1/526—Electromagnetic shields
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68345—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during the manufacture of self supporting substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68359—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during manufacture of interconnect decals or build up layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H01L2223/6672—High-frequency adaptations for passive devices for integrated passive components, e.g. semiconductor device with passive components only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H01L2223/6677—High-frequency adaptations for passive devices for antenna, e.g. antenna included within housing of semiconductor device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H01L2224/81005—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus being a temporary or sacrificial substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1023—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the support being an insulating substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1041—Special adaptations for top connections of the lowermost container, e.g. redistribution layer, integral interposer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18161—Exposing the passive side of the semiconductor or solid-state body of a flip chip

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Geometry (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Microwave Amplifiers (AREA)
  • Transceivers (AREA)
  • Surface Acoustic Wave Elements And Circuit Networks Thereof (AREA)

Abstract

本發明之實施例包括一微電子裝置，其包括由有機介電材料與傳導層所構成之一第一超薄基材、用以整合第一射頻(RF)組件與該第一基材之一第一模封材料、以及耦接至該第一超薄基材之一第二超薄基材。該第二超薄基材係由有機介電材料與傳導層所構成。一第二模封材料整合第二射頻(RF)組件與該第二基材。

Description

以用於高頻通訊的三維(3D)堆疊超薄封裝體模組所設計之微電子裝置
本發明之實施例大致係有關於半導體裝置之製造。特別的是，本發明之實施例係有關於以用於高頻通訊(例如5G通訊)之3D堆疊超薄封裝體模組所設計之微電子裝置。
未來的無線產品所針對的運作頻率遠高於目前所使用的更低GHz範圍。舉例來說，5G(第五代行動網路或第五代無線系統)通訊預期在大於或等於15GHz(例如毫米波頻率(例如30GHz至300GHz)的頻率下運作。此外，目前的WiGig(WiGig聯盟)產品是在60GHz(例如遍及全世界的57-66GHz)附近運作。
此下一代無線與行動通訊系統預期將範圍自MHz至毫米波頻率的不同通訊標準統一。不同類型的應用需要非常小的形狀因子，可將其裝入幾乎任何一種裝置。晶粒與互連結構兩者在封裝級都必須具有非常薄的Z 高度。傳統上，此類形狀因子已使用晶圓級封裝加以落實。
依據本發明之一實施例，係特地提出一種微電子裝置，其包含：一第一超薄基材，其係由有機介電材料與傳導層所構成；一第一模封材料，其係用以至少部分包封與該第一基材整合之第一射頻(RF)組件；一第二超薄基材，其係耦接至該第一超薄基材，該第二超薄基材係由有機介電材料與傳導層所構成；以及一第二模封材料，其係用以至少部分包封與該第二基材整合之第二射頻(RF)組件。
100、200、300、400、500、600、700、800、900、1000、1100、1200:微電子裝置
102、151、351、451、551、602、651、702、751:有機介電材料
103:焊球
104、152、358、452、552、626、656、726、902:傳導層
120、150、320、350、420、520、620、650、720、750:超薄封裝體基材
121、123、221、223、321、324、421、621、623、721、723、522、523:超薄厚度
122、124、222、224、322、323、422、521、622、624、722、724:薄厚度
130、160、230、260、330、360、430、530、630、660、730、760、930:上覆模封材料
131~134、162~165、231~234、262~26、331~334、362~365、431~434、531~534、631~634、662~665、731~734、762~765、931~934、1031~1034:組件
136、236、336、436、536、940:底部填充物
137、258、359、458、558:互連
138、161、238、261、338、361、438、538:模封連接
203、303、403、503:次要互連
220、250、1020、1120、1220、1160、1260:基材
252A、252B、652A、652B、752A、752B:通訊結構
270~271、570~571:接墊
424:厚度
450:天線封裝體
490、495、590、595:天線
554:EMI屏蔽
252、652、752:封裝體內無線通訊結構
654、754、910、1222、1122:黏附劑
680:天線封裝體基材
681、1030、1130:模封材料
728、780:天線單元
758:區域
810:插槽載入連接器
890、1302:板材
901:有機材料
904、1104、1204、1154、1254、1256:載體
920:超薄基材
1050~1051:孔洞
1052~1053:傳導性連接
1060~1061:焊球
1124:焊料互連
1125~1127:焊料凸塊
1150、1250:模組
1300:運算裝置
1304:處理器
1306:晶片
1310~1311:DRAM
1312:ROM
1314:晶片組
1315:功率放大器
1322:觸控螢幕控制器
1324:羅盤
1326:全球定位系統(GPS)裝置
1330:觸控螢幕顯示器
1332:電池
1350:相機
圖1根據一項實施例，繪示將不同組件共整合在利用超薄封裝體基材之一微電子裝置(例如一晶粒間組織架構)中。
圖2根據一項實施例，繪示將不同組件共整合在利用超薄封裝體基材之一微電子裝置(例如一晶粒間組織架構)中。
圖3根據一項實施例，繪示將不同組件共整合在利用超薄封裝體基材之一微電子裝置(例如一晶粒間組織架構)中。
圖4A根據一項實施例，繪示將不同組件共整合在利用超薄封裝體基材之一微電子裝置(例如一晶粒間組織架構)中。
圖4B根據一項實施例，繪示利用超薄封裝體 基材之一微電子裝置400(例如一晶粒間組織架構)的一俯視圖。
圖5A根據一項實施例，繪示將不同組件共整合在利用超薄封裝體基材之一微電子裝置(例如一晶粒間組織架構)中。
圖5B根據一項實施例，繪示微電子裝置500(例如一晶粒間組織架構)之基材520的一俯視圖。
圖6根據一項實施例，繪示將不同組件共整合在利用超薄封裝體基材之一微電子裝置(例如一晶粒間組織架構)中。
圖7根據一項實施例，繪示將不同組件共整合在利用超薄封裝體基材之一微電子裝置(例如一晶粒間組織架構)中。
圖8根據一項實施例，繪示插入一插入載入連接器之一微電子裝置。
圖9A至9D繪示一程序流程之部分，係用於製造本設計之實施例，其包括一微電子裝置之超薄基材。
圖10A至10C根據一項實施例，繪示透模連接處理。
圖11A至11E根據一項實施例，繪示正面接正面式或頂端接頂端式模組3D連接性。
圖12A至12E根據一項實施例，繪示頂端接背面式模組3D連接性。
圖13根據一項實施例，繪示一運算裝置 1300。
本文中所述的是以用於高頻通訊(例如5G通訊)之3D堆疊超薄封裝體模組所設計之微電子裝置。在以下說明中，說明性實作態樣之各項態樣將會使用所屬技術領域中具有通常知識者常用的用語，以傳達其工作內容予所屬技術領域中其他具有通常知識者。然而，所屬技術領域中具有通常知識者將會明白，本發明可僅利用所述態樣其中一些來實踐。為了解釋，提出特定數字、材料及組態是為了透徹理解此等說明性實作態樣。然而，所屬技術領域中具有通常知識者將會明白，本發明之實施例無需此等特定細節也可實踐。在其他例子中，省略或簡化眾所周知的特徵是為了不要混淆此等說明性實作態樣。
進而將會採用一最有助於理解本發明之實施例的方式，將各種操作描述為多個分立動作或操作，然而，說明順序不應該視為意味著這些操作必然順序相依。特別的是，這些操作不需要按介紹之順序來進行。
本設計藉由使用具有模製晶粒之超薄封裝體來提供用於5G應用之3D模組堆疊。本設計搭配整合式被動裝置(IPD)與諸如封裝體整合式天線等其他電路元件，將新興的超薄基材(例如50至250微米)與總成用於超薄基材技術，以此類無線電與系統所需的顯著更小厚度但5G功能完整及高運算密度來實現適合5G應用的形狀因子。這導致5G系統可被輕易地整合或加裝到現有系統，從 而提供任何所欲的5G功能。此外，有些實施例亦可輕易達到可交換性，因為不需要對任何主機板進行焊接，從而達到超越目前系統的系統適應性。
對於毫米(例如1-10mm，任何毫米波或更大波長)波通訊系統之高頻(例如5G、WiGig)無線應用，所設計的RF電路(例如低雜訊放大器、混頻器、功率放大器、開關等)需要高品質被動匹配網路，以便可以傳輸進行通訊的預定義頻帶，此外，還需要高頻功率放大器、及低損耗、功率組合器/開關等。可利用大於15GHz運作的CMOS技術，但功率放大器效率降低且被動件品質因子低，主因在於所運用的是典型有損矽基材。這不僅導致系統效能更低，還導致熱要求因熱量產生過多而提升。在一項實例中，高散熱導因於相位陣列布置結構中必須利用多個功率放大器才能達到所欲的輸出功率及傳輸範圍。這在5G系統會是更加嚴格的要求，因為蜂巢式網路(例如4G、LTE、LTE-Adv)的典型傳輸範圍是連線能力(例如WiFi、WiGig)所需的數倍大。
本設計包括高頻組件(例如5G收發器)，並且將非CMOS技術(例如非矽基材)用於通訊系統的關鍵部件(例如GaAs、GaN、玻璃上被動件等)。需要高效率與高品質因子的關鍵部件可用另一技術(例如化合物半導體材料，三五族材料)來製作。這些部件可能處於裝置級(例如GaN/GaAs的電晶體)或處於電路級(例如整合一功率放大器、一低雜訊放大器等之III-V晶粒)，並且與矽基基材整 合。完全的通訊系統將採用封裝組織架構的方式來形成，本發明的實施例有論述。
本設計技術允許在同一封裝體中共整合用不同技術製作的晶粒及/或裝置、及/或基材，以增強效能並且放寬熱要求。該封裝體可能包括用於與其他無線系統進行通訊之天線單元。
在一項實施例中，本系統是一種5G(第五代行動網路或第五代無線系統)架構，具有以非CMOS為基礎的收發器構建塊(例如以三五族為基礎的裝置或晶粒、GaN島體)，其係與低頻電路及整合式被動裝置(IPD)共整合於同一封裝體上，以增強效能並且放寬熱要求。在這種布置結構中，各組件係直接整合裝配於該封裝體上。該封裝體可具有直接整合於其上之天線。該5G架構以一高頻(例如至少20GHz、至少25GHz、至少28GHz、至少30GHz等)運作，並且連線至端點之傳輸率亦可為大約每秒1-50十億位元(Gbps)。在另一實例中，本設計在更低頻率(例如至少4GHz、大約4GHz)下運作。
圖1根據一項實施例，繪示將不同組件共整合在利用超薄封裝體基材之一微電子裝置(例如一晶粒間組織架構)中。微電子裝置100(例如晶粒間組織架構100)包括以兩個通訊系統(例如5G通訊系統)之一頂面向上三維(3D)堆疊布置之超薄封裝體基材120與150(例如低溫共燒陶瓷材料中以銅為基礎的互連、液晶聚合物、含陶瓷/鋁土/玻璃填充環氧化物之有機材料、玻璃、無摻雜之矽 等)。基材120與150可分別具有超薄厚度121與123(例如50至80微米、60至70微米等之厚度)。一任選基材(例如矽基材、印刷電路板等)可經由次級互連103(例如焊球103)耦接至基材120。基材120包括耦接至組件131-134(例如化合物半導體晶粒131、134、CMOS晶粒132、IPD 133)之有機介電材料102與傳導層104。上覆模封材料130(例如以陶瓷/矽土填料含一環氧化物基質之有機模封化合物材料、彈性體材料、或非填充環氧化物等)至少部分包封這些藉由基材120或在其上整合之組件。上覆模封材料130可將這些組件完全(例如所有面、頂端、底端)環繞，或可僅部分環繞(例如不含上面)這些組件。上覆模封材料130可包括用於穿過上覆模封材料130路由安排電氣信號之透模連接138。
化合物半導體組件131與134(例如GaN組件、GaN裝置、GaN電路系統、高輸出功率電晶體、RF電路系統、一組合器、一開關、功率放大器、個別裝置(例如電晶體)、化合物半導體材料中所形成之任何類型的裝置或電路系統等)可用一不同程序(例如GaAs、GaN等)來製作，然後在基材120之處理開始時、過程中、或結束時附接至基材120(或嵌埋於該基材之空腔內)。整合式被動裝置或晶粒(IPD)133係以連接物(例如凸塊、頂端上有焊帽之Cu柱狀物等)耦接至基材120。IPD係裝配至基材120以實現RF前端功能以及數位與類比功能。該等IPD可包括任何類型之被動件，包括電感器、變換器、電容器及電阻器。 在一項實例中，該IPD晶粒上之電容器可用於電力遞送。在另一實例中，相同或一不同IPD上之電阻器可用於電力組合或分割。基材120之組件可使用次級互連103(例如焊球)與基材150之組件、或圖1中未展示之其他組件通訊。
基材150包括耦接至組件162-165(例如化合物半導體晶粒162、165、CMOS晶粒163、IPD 164)之有機介電材料151與傳導層152。上覆模封材料160(例如以陶瓷/矽土填料含一環氧化物基質之有機模封化合物材料、彈性體材料、或非填充環氧化物等)至少部分包封這些藉由基材150或在其上整合之組件。上覆模封材料160可將這些組件完全(例如所有面、頂端、底端)環繞，或可僅部分環繞(例如不含上面)這些組件。上覆模封材料160可包括用於穿過上覆模封材料160路由安排電氣信號之透模連接161。上覆模封材料130與160可分別具有薄厚度122與124(例如50至150微米、80至120微米等之厚度)。
化合物半導體組件162與165(例如GaN組件、GaN裝置、GaN電路系統、高輸出功率電晶體、RF電路系統、一組合器、一開關、功率放大器、個別裝置(例如電晶體)、化合物半導體材料中所形成之任何類型的裝置或電路系統等)可用一不同程序(例如GaAs、GaN等)來製作，然後在基材150之處理開始時、過程中、或結束時附接至基材150(或嵌埋於該基材之空腔內)。整合式被動裝置或晶粒(IPD)164係以連接物(例如凸塊、頂端上有焊帽之Cu柱狀物等)耦接至基材150。IPD係裝配至基材150以 實現RF前端功能以及數位與類比功能。
一底部填充物136(例如非導熱性底部填充物、導熱性底部填充物)允許基材120附接至基材150。在一實例中，底部填充物136係塗敷至上覆模封材料130之一上表面，然後基材150之一下表面係塗敷至底部填充物136。互連137(例如焊球)與透模連接電氣耦接基材120與150之傳導層。
圖1之基材與上覆模封材料可具有不同厚度、長度及寬度尺寸。在一項實例中，對於一超薄電子裝置中之一超薄形狀因子，基材120與150及上覆模封材料130與160具有200至400微米之一總厚度。
在一項實例中，基材120與150之主導一封裝面積之組件係相較於封裝體基材技術以另一更低成本及更低電路密度基材來劃分，並且可利用高密度互連PCB技術(HDI PCB)及阻抗控制型互連。HDI PCB技術可包括盲孔及/或埋孔程序，還可能包括比傳統PCB具有一更高電路密度之微孔(但密度比封裝體基材技術更低)。該任選基材可形成有針對具有所欲高頻特性(例如基材損耗、介電常數)之高頻設計而設計之任何材料。
在另一實施例中，該等裝置或組件中任何一者可彼此耦接。
圖2根據一項實施例，繪示將不同組件共整合在利用超薄封裝體基材之一微電子裝置(例如一晶粒間組織架構)中。微電子裝置200(例如晶粒間組織架構200) 包括以兩個通訊系統(例如5G通訊系統)之一底端接底端式三維(3D)堆疊布置之超薄封裝體基材220與250(例如低溫共燒陶瓷材料中以銅為基礎的互連、液晶聚合物、含陶瓷/鋁土/玻璃填充環氧化物之有機材料、玻璃、無摻雜之矽等)。基材220與250可分別具有超薄厚度221與223(例如50至80微米、60至70微米等之厚度)。傳導層270-271(例如接墊270-271)可經由次級互連203(例如焊球203)耦接至基材220，並且與導熱性底部填充物236耦接。在一項實例中，導熱性底部填充物236熱耦接相鄰元件。該等接墊允許經由插槽或插口連接至一板材。可將該等接墊當作熱棒用於熱管理。基材220包括耦接至組件231-234(例如化合物半導體晶粒231、234、CMOS晶粒232、IPD 233)之有機介電材料與傳導層。上覆模封材料230(例如以陶瓷/矽土填料含一環氧化物基質之有機模封化合物材料、彈性體材料、或非填充環氧化物等)至少部分包封這些藉由基材220或在其上整合之組件。上覆模封材料230可將這些組件完全(例如所有面、頂端、底端)環繞，或可僅部分環繞(例如不含上面)這些組件。上覆模封材料230可包括用於穿過上覆模封材料230路由安排電氣信號之透模連接238。
化合物半導體組件231與234(例如GaN組件、GaN裝置、GaN電路系統、高輸出功率電晶體、RF電路系統、一組合器、一開關、功率放大器、個別裝置(例如電晶體)、化合物半導體材料中所形成之任何類型的裝置或電路系統等)可用一不同程序(例如GaAs、GaN等)來製 作，然後在基材220之處理開始時、過程中、或結束時附接至基材220(或嵌埋於該基材之空腔內)。整合式被動裝置或晶粒(IPD)233係以連接物(例如凸塊、頂端上有焊帽之Cu柱狀物等)耦接至基材220。IPD係裝配至基材220以實現RF前端功能以及數位與類比功能。
基材250包括耦接至組件262-265(例如化合物半導體晶粒262、265、CMOS晶粒263、IPD 264)之有機介電材料251與傳導層252。上覆模封材料260(例如以陶瓷/矽土填料含一環氧化物基質之有機模封化合物材料、彈性體材料、或非填充環氧化物等)至少部分包封這些藉由基材250或在其上整合之組件。上覆模封材料260可將這些組件完全(例如所有面、頂端、底端)環繞，或可僅部分環繞(例如不含上面)這些組件。上覆模封材料260可包括用於穿過上覆模封材料230路由安排電氣信號之透模連接261。上覆模封材料230與260可分別具有薄厚度222與224(例如50至150微米、80至120微米等之厚度)。
化合物半導體組件262與265(例如GaN組件、GaN裝置、GaN電路系統、高輸出功率電晶體、RF電路系統、一組合器、一開關、功率放大器、個別裝置(例如電晶體)、化合物半導體材料中所形成之任何類型的裝置或電路系統等)可用一不同程序(例如GaAs、GaN等)來製作，然後在基材250之處理開始時、過程中、或結束時附接至基材250(或嵌埋於該基材之空腔內)。整合式被動裝置或晶粒(IPD)264係以連接物(例如凸塊、頂端上有焊帽 之Cu柱狀物等)耦接至基材250。IPD係裝配至基材250以實現RF前端功能以及數位與類比功能。
互連258(例如焊球)電氣耦接基材220與250之傳導層。在一項實例中，基材220與250之間可存在導熱性底部填充物。另外，基材220與250包括用於在基材220與250之間通訊之封裝體內無線通訊結構252。基材220包括一通訊結構252b，並且基材250包括一通訊結構252a。
圖2之基材與上覆模封材料可具有不同厚度、長度及寬度尺寸。在一項實例中，對於一超薄電子裝置中之一超薄形狀因子，基材220與250及上覆模封材料230與260具有200至400微米之一總厚度。
圖3根據一項實施例，繪示將不同組件共整合在利用超薄封裝體基材之一微電子裝置(例如一晶粒間組織架構)中。微電子裝置300(例如晶粒間組織架構300)包括以兩個通訊系統(例如5G通訊系統)之一面接面式三維(3D)堆疊布置之超薄封裝體基材320與350(例如低溫共燒陶瓷材料中以銅為基礎的互連、液晶聚合物、含陶瓷/鋁土/玻璃填充環氧化物之有機材料、玻璃、無摻雜之矽等)。基材320與350可分別具有超薄厚度321與324(例如50至80微米、60至70微米等之厚度)。具有傳導層之一任選基材(例如印刷電路板等)可經由次級互連303(例如焊球303)耦接至基材320。基材320包括耦接至組件331-334(例如化合物半導體晶粒331、334、CMOS晶粒332、IPD 333)之有機介電材料與傳導層。上覆模封材料330(例如以陶瓷/矽土填料含一環氧化物基質之有機模封化合物材料、彈性體材料、或非填充環氧化物等)至少部分包封這些藉由基材320或在其上整合之組件。上覆模封材料330可將這些組件完全(例如所有面、頂端、底端)環繞，或可僅部分環繞(例如不含上面)這些組件。上覆模封材料330可包括用於穿過上覆模封材料330路由安排電氣信號之透模連接338。
化合物半導體組件331與334(例如GaN組件、GaN裝置、GaN電路系統、高輸出功率電晶體、RF電路系統、一組合器、一開關、功率放大器、個別裝置(例如電晶體)、化合物半導體材料中所形成之任何類型的裝置或電路系統等)可用一不同程序(例如GaAs、GaN等)來製作，然後在基材320之處理開始時、過程中、或結束時附接至基材320(或嵌埋於該基材之空腔內)。整合式被動裝置或晶粒(IPD)333係以連接物(例如凸塊、頂端上有焊帽之Cu柱狀物等)耦接至基材320。IPD係裝配至基材320以實現RF前端功能以及數位與類比功能。
基材350包括耦接至組件362-365(例如化合物半導體晶粒362、365、CMOS晶粒363、IPD 364)之有機介電材料351與傳導層358。上覆模封材料360(例如玻璃、高電阻率、有機基材、陶瓷基材、鋁土基材、化合物半導體基材等)整合基材350上之這些組件。上覆模封材料360可將這些組件完全(例如所有面、頂端、底端)環繞， 或可僅部分環繞(例如不含上面)這些組件。上覆模封材料360可包括用於穿過上覆模封材料360路由安排電氣信號之透模連接361。上覆模封材料330與360可分別具有薄厚度322與323(例如50至150微米、80至120微米等之厚度)。
化合物半導體組件362與365(例如GaN組件、GaN裝置、GaN電路系統、高輸出功率電晶體、RF電路系統、一組合器、一開關、功率放大器、個別裝置(例如電晶體)、化合物半導體材料中所形成之任何類型的裝置或電路系統等)可用一不同程序(例如GaAs、GaN等)來製作，然後在基材350之處理開始時、過程中、或結束時附接至基材350(或嵌埋於該基材之空腔內)。整合式被動裝置或晶粒(IPD)362係以連接物(例如凸塊、頂端上有焊帽之Cu柱狀物等)耦接至基材350。IPD係裝配至基材350以實現RF前端功能以及數位與類比功能。
互連359(例如焊球)電氣耦接基材320與350之傳導層。另外，一底部填充物336(例如一導熱性底部填充物336、一非導熱性底部填充物)允許基材320附接至基材350。在一實例中，底部填充物336係塗敷至上覆模封材料330之一上表面，然後上覆模封材料360之一下表面係塗敷至底部填充物336。圖3之基材與上覆模封材料可具有不同厚度、長度及寬度尺寸。在一項實例中，對於一超薄電子裝置中之一超薄形狀因子，基材320與350及上覆模封材料330與360具有200至400微米之一總厚度。
圖4A根據一項實施例，繪示將不同組件共整 合在利用超薄封裝體基材之一微電子裝置(例如一晶粒間組織架構)中。微電子裝置400(例如晶粒間組織架構300)包括以兩個通訊系統(例如5G通訊系統)之一頂面向上三維(3D)堆疊布置之超薄封裝體基材420與天線封裝體450(例如低溫共燒陶瓷材料中以銅為基礎的互連、液晶聚合物、含陶瓷/鋁土/玻璃填充環氧化物之有機材料、玻璃、無摻雜之矽等)。基材420可具有超薄厚度421(例如50至100微米、50至80微米、60至70微米等之厚度)，而天線基材450可具有一厚度424而更厚。具有傳導層之一任選基材(例如印刷電路板等)可經由次級互連403(例如焊球403)耦接至基材420。基材420包括耦接至組件431-434(例如化合物半導體晶粒431、434、CMOS晶粒432、IPD 433)之有機介電材料與傳導層。上覆模封材料430(例如以陶瓷/矽土填料含一環氧化物基質之有機模封化合物材料、彈性體材料、或非填充環氧化物等)至少部分包封這些藉由基材120或在其上整合之組件。上覆模封材料430可將這些組件完全(例如所有面、頂端、底端)環繞，或可僅部分環繞(例如不含上面)這些組件。上覆模封材料430可包括用於穿過上覆模封材料430路由安排電氣信號之透模連接438。上覆模封材料430可具有一薄厚度422(例如50至150微米、80至120微米等之厚度)。
化合物半導體組件431與434(例如GaN組件、GaN裝置、GaN電路系統、高輸出功率電晶體、RF電路系統、一組合器、一開關、功率放大器、個別裝置(例 如電晶體)、化合物半導體材料中所形成之任何類型的裝置或電路系統等)可用一不同程序(例如GaAs、GaN等)來製作，然後在基材420之處理開始時、過程中、或結束時附接至基材420(或嵌埋於該基材之空腔內)。整合式被動裝置或晶粒(IPD)433係以連接物(例如凸塊、頂端上有焊帽之Cu柱狀物等)耦接至基材420。IPD係裝配至基材420以實現RF前端功能以及數位與類比功能。
基材450(例如天線封裝體基材450)包括設計旨在形成一天線單元之有機介電材料451與傳導層452。該天線封裝體基材可包括接近組件431-434中任何一者之一電磁干擾(EMI)屏蔽454。該EMI屏蔽可以是一傳導層或一磁性材料(例如氧化鉻、陶瓷鐵氧體等)。
互連458(例如焊球)與透模連接438電氣耦接基材420與450之傳導層。另外，一導熱性底部填充物436允許基材420熱耦接至基材450。在一實例中，底部填充物436係塗敷至上覆模封材料430之一上表面，然後基材450之一下表面係塗敷至底部填充物436。底部填充物436不必具有導熱性。圖4之基材與上覆模封材料可具有不同厚度、長度及寬度尺寸。在一項實例中，對於一超薄電子裝置中之一超薄形狀因子，基材420與450及上覆模封材料430具有200至400微米之一總厚度。
圖4B根據一項實施例，繪示利用超薄封裝體基材之一微電子裝置400(例如一晶粒間組織架構)的一俯視圖。微電子裝置400(例如一晶粒間組織架構400)包括超 薄封裝體基材420與450。裝置400的俯視圖繪示有機材料451與組件431-434。基材450之一周緣可包括天線490(例如單極天線)與天線495。此基材450中還可包括其他類型之天線。
圖5A根據一項實施例，繪示將不同組件共整合在利用超薄封裝體基材之一微電子裝置(例如一晶粒間組織架構)中。微電子裝置500(例如晶粒間組織架構500)包括以兩個通訊系統(例如5G通訊系統)之一背對背式三維(3D)堆疊布置之超薄封裝體基材520與550(例如低溫共燒陶瓷材料中以銅為基礎的互連、液晶聚合物、含陶瓷/鋁土/玻璃填充環氧化物之有機材料、玻璃、無摻雜之矽等)。基材520與550可分別具有超薄厚度522與523(例如50至100微米、50至80微米、60至70微米等之厚度)，或該天線封裝體可更厚。傳導層570-571(例如接墊570-571)可經由次級互連503(例如焊球503)及透模連接538耦接至基材520。該等接墊允許經由插槽或插口連接至一板材。可將該等接墊當作熱棒用於熱管理。基材520包括耦接至組件531-534(例如化合物半導體晶粒531、534、CMOS晶粒532、IPD 533)之有機介電材料與傳導層。上覆模封材料530(例如以陶瓷/矽土填料含一環氧化物基質之有機模封化合物材料、彈性體材料、或非填充環氧化物等)至少部分包封這些藉由基材520或在其上整合之組件。上覆模封材料530可將這些組件完全(例如所有面、頂端、底端)環繞，或可僅部分環繞(例如不含上面) 這些組件。上覆模封材料530可包括用於穿過上覆模封材料530路由安排電氣信號之透模連接538。
化合物半導體組件531與534(例如GaN組件、GaN裝置、GaN電路系統、高輸出功率電晶體、RF電路系統、一組合器、一開關、功率放大器、個別裝置(例如電晶體)、化合物半導體材料中所形成之任何類型的裝置或電路系統等)可用一不同程序(例如GaAs、GaN等)來製作，然後在基材520之處理開始時、過程中、或結束時附接至基材520(或嵌埋於該基材之空腔內)。整合式被動裝置或晶粒(IPD)533係以連接物(例如凸塊、頂端上有焊帽之Cu柱狀物等)耦接至基材520。IPD係裝配至基材520以實現RF前端功能以及數位與類比功能。
基材550(例如天線封裝體基材550)包括設計旨在形成一天線單元之有機介電材料551與傳導層552。該天線封裝體基材或基材520可包括接近組件531-534中任何一者之一電磁干擾(EMI)屏蔽454。EMI屏蔽554可以是一傳導層或一磁性材料(例如氧化鉻、陶瓷鐵化物等)。上覆模封材料530可具有一薄厚度521(例如50至150微米、80至120微米等之厚度)。
互連558(例如焊球)電氣耦接基材520與550之傳導層。另外，一導熱性底部填充物536允許基材520附接至基材550。圖5A之基材與上覆模封材料可具有不同厚度、長度及寬度尺寸。在一項實例中，對於一超薄電子裝置中之一超薄形狀因子，基材520與550及上覆模封材料 530具有200至400微米之一總厚度。
圖5B根據一項實施例，繪示微電子裝置500(例如一晶粒間組織架構)之基材520的一俯視圖。基材520的俯視圖繪示有機材料551與組件531-534。基材520之一周緣可包括天線590(例如偶極天線)與天線595。此基材520中還可包括其他類型之天線。
圖6根據一項實施例，繪示將不同組件共整合在利用超薄封裝體基材之一微電子裝置(例如一晶粒間組織架構)中。微電子裝置600(例如晶粒間組織架構600)包括以兩個通訊系統(例如5G通訊系統)之一匣體或卡狀三維(3D)堆疊布置之超薄封裝體基材620與650(例如低溫共燒陶瓷材料中以銅為基礎的互連、液晶聚合物、含陶瓷/鋁土/玻璃填充環氧化物之有機材料、玻璃、無摻雜之矽等)，該三維堆疊將一附加天線封裝體與金屬接墊互連整合，以供插槽載入或連接到一連接器插座。基材620與650可分別具有超薄厚度621與623(例如50至80微米、60至70微米等之厚度)。基材620包括耦接至組件631-634(例如化合物半導體晶粒631、634、CMOS晶粒632、IPD 633)之有機介電材料602與傳導層。上覆模封材料630(例如以陶瓷/矽土填料含一環氧化物基質之有機模封化合物材料、彈性體材料、或非填充環氧化物等)至少部分包封這些藉由基材620或在其上整合之組件。上覆模封材料630可將這些組件完全(例如所有面、頂端、底端)環繞，或可僅部分環繞(例如不含上面)這些組件。傳導層626可以是供插入 一持卡器狀介面之一接觸線、軌條或插槽。
化合物半導體組件631與634(例如GaN組件、GaN裝置、GaN電路系統、高輸出功率電晶體、RF電路系統、一組合器、一開關、功率放大器、個別裝置(例如電晶體)、化合物半導體材料中所形成之任何類型的裝置或電路系統等)可用一不同程序(例如GaAs、GaN等)來製作，然後在基材620之處理開始時、過程中、或結束時附接至基材620(或嵌埋於該基材之空腔內)。整合式被動裝置或晶粒(IPD)633係以連接物(例如凸塊、頂端上有焊帽之Cu柱狀物等)耦接至基材620。IPD係裝配至基材620以實現RF前端功能以及數位與類比功能。
基材620還可包括具有一天線單元與模封材料681之一天線封裝體基材680。
基材650包括耦接至組件662-665(例如化合物半導體晶粒662、665、CMOS晶粒663、IPD 664)之有機介電材料651與傳導層。上覆模封材料660(例如以陶瓷/矽土填料含一環氧化物基質之有機模封化合物材料、彈性體材料、或非填充環氧化物等)至少部分包封這些藉由基材650或在其上整合之組件。上覆模封材料660可將這些組件完全(例如所有面、頂端、底端)環繞，或可僅部分環繞(例如不含上面)這些組件。上覆模封材料630與660可分別具有薄厚度622與624(例如50至150微米、80至120微米等之厚度)。傳導層656可以是供插入一持卡器狀介面之一接觸線、軌條或插槽。
黏附劑654係用於將基材620與650彼此附接。基材620與650包括用於在基材620與650之間通訊之封裝體內無線通訊結構652。基材620包括一通訊結構652b，並且基材650包括一通訊結構652a。
圖6之基材與上覆模封材料可具有不同厚度、長度及寬度尺寸。在一項實例中，對於一超薄電子裝置中之一超薄形狀因子，基材620與650及上覆模封材料630與660具有200至400微米之一總厚度。
圖7根據一項實施例，繪示將不同組件共整合在利用超薄封裝體基材之一微電子裝置(例如一晶粒間組織架構)中。微電子裝置700(例如晶粒間組織架構700)包括以兩個通訊系統(例如5G通訊系統)之一匣體或卡狀三維(3D)堆疊布置之超薄封裝體基材720與750(例如低溫共燒陶瓷材料中以銅為基礎的互連、液晶聚合物、含陶瓷/鋁土/玻璃填充環氧化物之有機材料、玻璃、無摻雜之矽等)，該三維堆疊將內建天線封裝體與金屬接墊互連整合，以供插槽載入或連接到一連接器插座。基材720與750可分別具有超薄厚度721與723(例如50至80微米、60至70微米等之厚度)。基材720包括耦接至組件731-734(例如化合物半導體晶粒731、734、CMOS晶粒732、IPD 733)之有機介電材料702與複數個傳導層，其中該等複數個傳導層各包括一層級的橫向互連件。上覆模封材料730(例如以陶瓷/矽土填料含一環氧化物基質之有機模封化合物材料、彈性體材料、或非填充環氧化物等)至少部分包封或整 合這些藉由基材720或在其上整合之組件。上覆模封材料730可將這些組件完全(例如所有面、頂端、底端)環繞，或可僅部分環繞(例如不含上面)這些組件。上覆模封材料726可將這些組件完全(例如所有面、頂端、底端)環繞，或可僅部分環繞(例如不含上面)這些組件。
化合物半導體組件731與734(例如GaN組件、GaN裝置、GaN電路系統、高輸出功率電晶體、RF電路系統、一組合器、一開關、功率放大器、個別裝置(例如電晶體)、化合物半導體材料中所形成之任何類型的裝置或電路系統等)可用一不同程序(例如GaAs、GaN等)來製作，然後在基材720之處理開始時、過程中、或結束時附接至基材720(或嵌埋於該基材之空腔內)。整合式被動裝置或晶粒(IPD)733係以連接物(例如凸塊、頂端上有焊帽之Cu柱狀物等)耦接至基材720。IPD係裝配至基材720以實現RF前端功能以及數位與類比功能。基材720還可包括整合在其中之一內建(即，封裝體內)天線單元728。
基材750包括耦接至組件762-765(例如化合物半導體晶粒762、765、CMOS晶粒763、IPD 764)之有機介電材料751與複數個傳導層，其中該等複數個傳導層各包括一層級的橫向互連件。上覆模封材料760(例如以陶瓷/矽土填料含一環氧化物基質之有機模封化合物材料、彈性體材料、或非填充環氧化物等)至少部分包封這些藉由基材750或在其上整合之組件。上覆模封材料760可將這些組件完全(例如所有面、頂端、底端)環繞，或可僅部 分環繞(例如不含上面)這些組件。上覆模封材料730與760可分別具有薄厚度722與724(例如50至150微米、80至120微米等之厚度)。基材750還可包括整合在其中之一內建(即，封裝體內)天線單元780。
黏附劑754係用於將基材720與750彼此附接。在一項實例中，黏附劑754是一區域758中之一傳導膠，用來分別使天線單元728與780在基材720與750中不需要具有一接地平面。若需要一接地，該傳導膠對天線元件距離亦容許一更大的接地。基材720與750包括用於在基材720與750之間通訊之封裝體內無線通訊結構752。基材720包括一通訊結構752b，並且基材750包括一通訊結構752a。
圖7之基材與上覆模封材料可具有不同厚度、長度及寬度尺寸。在一項實例中，對於一超薄電子裝置中之一超薄形狀因子，基材720與750及上覆模封材料730與760具有200至400微米之一總厚度。
對於所屬技術領域中具有通常知識者，要注意上述實施例並未涵蓋本設計之所有可能實作態樣，而且以上實施例之組合可導致可視為本設計之部分的新實施例。在實例中，可有如圖2所示背對背堆疊5G系統之實作態樣，其非進行短距無線通訊。圖5與6所示之實施例還可具有透模連接，並且藉由焊接而不是無線通訊，將那些透模連接用於彼此連接。
本設計聚焦於搭配整合式被動裝置、嵌埋式 晶圓級封裝體(eWLP)、嵌埋式晶圓級球體(eWLB)、晶圓級封裝體或系統級封裝及/或薄化晶粒，使用超薄基材技術針對5G系統達到從前不可能達到的厚度形狀因子，並且容許在z高度很有限的空間中進行5G系統整合，其可同時為消費性電子設備(例如行動裝置、穿戴式裝置等)或工業5G應用。關於超薄基材，取決於系統複雜度，這些基材典型可具有2至6層，所具有之一個別層厚度為5-20um，對於一4層式基材導致20-100um之一例示性基材厚度。連同薄封裝體、被動件及晶粒形狀因子，達到小於200um之一總系統z高度，還得到一全功能5G系統。亦應知，不同層可具有不同厚度以便符合電力遞送或傳訊或這兩者之要求。
圖8繪示利用微電子裝置600之一超薄通訊系統之一種可能應用。圖8根據一項實施例，繪示插入一插入載入連接器之一微電子裝置。將一微電子裝置800(例如微電子裝置600)插入置於一板材890(例如一伺服器、行動裝置、運算裝置、物聯網裝置等之主機板)上之一插槽載入連接器810。圖8繪示本設計提供一記憶體-卡片類型5G解決方案之一實施例，其可被插入一插槽連接器，並且對具有所欲連線能力之任何系統提供應需5G連線能力。這還可容許諸5G解決方案可輕易互換，其可滿足不斷變更的標準及/或需求及/或系統、載波及頻帶開發。
圖9A至9D繪示一程序流程之部分，係用於製造本設計之實施例，其包括一微電子裝置之超薄基材。在這些說明中，該超薄基材保持平坦/固定至一載體基材。 儘管這似乎是業界新興的一種較佳方法，亦可思考藉由適當設計的處理媒體保持平坦之一獨立層。圖9A中之程序流程包括始於一載體904上之一超薄基材920。基材920包括機材料901與傳導層902。該載體及位於其上之該超薄基材在格式上可以是單元、板條或面板，該超薄基材係藉由一黏附劑910(例如導熱性黏附劑、導電性黏附劑)與之附接。在圖9B之一後續操作中，將包括將被動件、IPD(整合式被動裝置)、晶粒、SiP、SoP及模組之電子組件931-934(例如化合物半導體晶粒931、934、CMOS晶粒932、IPD933)裝配至該超薄基材。這可在單一操作或數個裝配操作中完成(亦即，一些組件可在另一裝配操作中之一者或一些中被裝配)。接著，如圖9C所示，需要另外加強或保護互連之任何組件遭受底部填充。如果模封操作未在模製操作對所有組件進行底部填充，則對晶粒932進行底部填充940以供另外加強或保護與此晶粒相關聯之互連。隨後，如圖9D所示，以模封材料930將微電子裝置900之組件931-934模封。此操作可以是單元級、板條級或面板級模封。該模封本身通常將覆蓋所有組件。如果需要背面研磨(例如後模封研磨)操作才能使一組件之一表面顯露，則將在這時候完成此操作。
如圖10A至10C所示，如果這時候需要透模連接，則可根據一項實施例完成透模貫孔處理。相較於微電子裝置900，一微電子裝置1000包括類似組件1031-1034、基材1020及模封材料1030。在一項實例中， 透模處理包括如圖10A所示(藉由機械性鑽孔、乾蝕刻/化學作用)穿過模封材料1030鑽孔洞1050-1051，接著藉由鍍覆、焊料膏印刷或焊球置放以金屬填充該等孔洞而形成如圖10B所示之傳導性連接1052-1053。最後，如圖10C所示，藉由焊料印刷或焊球置放來建立焊球1060-1061。替代地，一些超薄基材可已具有將穿過模具當作柱狀物互連之傳導性連接(例如銅柱)。在這種狀況中，這些柱狀物在模封之後將需要在一已論述之後模封研磨中顯露。透模互連之建立接著包括在該等透模柱狀物之表面建立焊球。亦可利用其他透模互連架構，並且本設計之實施例與此無關。
圖11A至11E根據一項實施例，繪示正面接正面式或頂端接頂端式模組3D連接性。相較於微電子裝置1000，一微電子裝置1100包括類似組件、基材1120及模封材料1130。一載體1104支撐基材1120。若需要黏附劑才能連接這兩個模組，則如圖11A所示，在模組1100(例如微電子裝置1100)其中一者之一表面上施配此黏附劑1122。接著，如圖11B所示，具有載體1154與基材1160之一第二模組1150(例如微電子裝置1150)係置放於第一模組1100之頂端上，並且這2個模組係透過黏附劑1122或透過焊料互連1124互相裝配。如圖11C所示，出現一回焊及/或固化操作。如圖11D所示，該程序流程結束時將兩載體拆離。以熱、機械性或光學手段將載體1104與1154移除。如圖11E所示，若有必要，在一個模組上建立焊料凸塊1125-1127。
圖12A至12E根據一項實施例，繪示頂端接背面式模組3D連接性。相較於微電子裝置1100，一微電子裝置1200包括類似組件、基材1220及模封材料1230。一載體1204支撐基材1220。如圖12A所示，若需要黏附劑才能連接這兩個模組，在模組1200(例如微電子裝置1200)其中一者之一表面上施配此黏附劑1222。接著，如圖12B所示，將一第二載體1256置放於具有一基材1260之第二模組1250之頂端上。如圖12C所示，將下載體1254與第二模組1250拆離。以熱、機械性或光學手段將該載體移除。接著，如圖12D所示，此模組1250係藉由焊料或黏附劑或這兩者附接至第一模組1200。
圖12E繪示載體1204與1256之移除。若有必要，在任一模組上建立焊料凸塊。
將了解的是，在一晶片實施例上之一系統中，晶粒可包括一處理器、記憶體、通訊電路系統及類似者。所示雖然為單一晶粒，晶圓之相同區域中仍可沒有、或包括一個或數個晶粒。
在一項實施例中，微電子裝置可以是使用一塊體矽或一矽絕緣體子結構所形成之一結晶基材。在其他實作態樣中，微電子裝置可使用替用材料來形成，其可以或可不與矽組合，包括但不限於鍺、銻化銦、碲化鉛、砷化銦、磷化銦、砷化鎵、砷化銦鎵、銻化鎵、或三五族或四族材料之其他組合。這裡雖然說明可供形成基材之一些材料實例，可當作上可建置一半導體裝置之一基礎使用之 任何材料仍落在本發明之實施例之範疇內。
圖13根據一項實施例，繪示一運算裝置1300。運算裝置900安放一板材1302。板材(例如主機板、印刷電路板等)可包括若干組件，包括但不限於至少一個處理器1304及至少一個通訊模組或晶片1306。至少一個處理器1304係實體並電氣耦接至板材1302。在一些實作態樣中，至少一個通訊模組或晶片1306亦實體並電氣耦接至板材1302。在進一步實作態樣中，通訊模組或晶片1306是處理器1304之部分。在一實例中，通訊模組或晶片1306(例如微電子裝置100、200、300、400、500、600、700、800、900、1000、1100、1150、1200、1250等)包括一天線單元1320(例如天線單元192、292、392、492等)。
運算系統1300取決於其應用，可包括可以或可不實體及電氣耦接至板材1302之其他組件。這些其他組件包括但不限於依電性記憶體(例如DRAM 1310、1311)、非依電性記憶體(例如ROM 1312)、快閃記憶體、一圖形處理器13916、一數位信號處理器、一密碼處理器、一晶片組1314、一天線單元1320、一顯示器、一觸控螢幕顯示器1330、一觸控螢幕控制器1322、一電池1332、一音訊編解碼器、一視訊編解碼器、一功率放大器1315、一全球定位系統(GPS)裝置1326、一羅盤1324、一陀螺儀、一揚聲器、一相機1350、及一大量儲存裝置(諸如硬碟機、光碟(CD)、數位多樣化光碟(DVD)等等)。
通訊模組或晶片1306使無線通訊能夠轉移 資料至及自運算裝置1300。「無線」一詞及其派生詞可用於說明電路、裝置、系統、方法、技術、通訊通道等，其可透過使用經調變電磁輻射穿過一非固體介質來傳送資料。該用語非意味著相關裝置不含有任何導線，但在一些實施例中，此等相關裝置可能不含有任何導線。通訊晶片1306可實施一些無線標準或協定中任何一者，包括但不限於Wi-Fi(IEEE 802.11糸列)、WiMAX(IEEE 802.16系列)、WiGig、IEEE 802.20、長期演進技術(LTE)、Ev-DO、HSPA+、HSDPA+、HSUPA+、EDGE、GSM、GPRS、CDMA、TDMA、DECT、藍牙、其衍生標準、及任何其他指定為3G、4G、5G、及更先進世代之無線協定。運算裝置1300可包括複數個通訊模組或晶片1306。舉例來說，一第一通訊晶片1306可專屬於諸如Wi-Fi、WiGig及藍牙等更短距無線通訊，而一第二通訊晶片1306可專屬於諸如GPS、EDGE、GPRS、CDMA、WiMAX、LTE、Ev-DO、5G、及其他協定等更長距無線通訊。
運算系統1300之至少一個處理器1304包括封裝於至少一個處理器1304內之一積體電路晶粒。在本發明之一些實施例中，根據本發明之實施例之實作態樣，該處理器封裝體包括一或多個裝置，諸如微電子裝置(例如微電子裝置100、200、300、400、500、600、700、800、900、1000、1100、1150、1200、1250等)。「處理器」一詞可意指為處理來自暫存器及/或記憶體之電子資料以將該電子資料轉換成其他電子資料的任何裝置或一裝置之 部分，該其他電子資料可儲存在暫存器及/或記憶體中。
通訊晶片1306亦可包括封裝於通訊晶片1306內之一積體電路。根據本發明之實施例之另一實作態樣，該通訊晶片封裝體包括一或多個微電子裝置(例如微電子裝置100、200、300、400、500、600、700、800、900、1000、1100、1150、1200、1250等)。
以下實例涉及進一步實施例。實例1是一種微電子裝置，其包括由有機介電材料與傳導層所構成之一第一超薄基材、用以將與該第一基材整合之第一射頻(RF)組件至少部分包封之一第一模封材料、以及耦接至該第一超薄基材之一第二超薄基材。該第二超薄基材係由有機介電材料與傳導層所構成，還有一第二模封材料，其係用以至少部分包封與該第二基材整合之第二射頻(RF)組件。
在實例2中，實例1之標的內容可選擇性包括：該等第一與第二超薄基材各具有50至80微米之一厚度。
在實例3中，實例1至2中任何一者之標的內容可選擇性包括：該等第一與第二模封材料各具有50至150微米之一厚度。
在實例4中，實例1至3中任何一者之標的內容可選擇性包括：該第一基材之一下表面係設置於該第二基材之該第二模封材料之一上表面上，以形成一三維堆疊封裝體。
在實例5中，實例1至4中任何一者之標的內 容可選擇性包括：該第一基材之一下底端表面係設置於該第二基材之一下底端表面上，以形成一三維堆疊封裝體。
在實例6中，實例1至5中任何一者之標的內容可選擇性包括：該第一基材包括一封裝體內第一無線通訊結構，用於與該第二基材之一封裝體內第二無線通訊結構通訊。
在實例7中，實例1至6中任何一者之標的內容可選擇性包括：該第一基材之該第一模封材料之一上表面係設置於該第二基材之該第二模封材料之一上表面上，以形成一三維堆疊封裝體。
在實例8中，實例1至7中任何一者之標的內容可選擇性包括：該第一基材包括用於與外部裝置通訊之一封裝體內第一天線單元，並且該第二基材包括用於與外部裝置通訊之一封裝體內第二天線單元。
在實例9中，實例1至8中任何一者之標的內容可選擇性包括一傳導膠，用於將該第一基材之該第一模封材料之一上表面附接至該第二基材之該第二模封材料之一上表面以形成一三維堆疊封裝體。該傳導膠允許該等第一與第二基材針對該等第一與第二天線單元不包括一接地平面。
在實例10中，實例1至9中任何一者之標的內容可選擇性包括一第三基材，其係耦接至該等第一與第二基材其中至少一者。該第三基材包括機介電層與傳導層，用於形成供與外部裝置通訊之一天線單元。
在實例11中，實例1至10中任何一者之標的內容可選擇性包括：該等第一與第二基材各包括傳導層，用於形成供插入一持卡器介面之接觸線。
在實例12中，實例1至11中任何一者之標的內容可選擇性包括：該微電子裝置包含用於5G通訊之一5G封裝架構。
實例13是一種微電子裝置，其包含具有射頻(RF)組件之一超薄基材、以及耦接至該超薄基材之一天線基材。該天線基材包括機介電層與傳導層，用於形成供以大約4GHz或更高之一頻率進行傳送與接收通訊之一天線單元。一模封材料至少部分包封與該超薄基材整合之該等RF組件。
在實例14中，實例13之標的內容可選擇性包括：該超薄基材具有50至80微米之一厚度。
在實例15中，實例13至14中任何一者之標的內容可選擇性包括：該模封材料具有50至150微米之一厚度。
在實例16中，實例13至15中任何一者之標的內容可選擇性包括：該天線基材係設置於該超薄基材之一下底端表面上，以形成一三維堆疊封裝體。
在實例17中，實例13至16中任何一者之標的內容可選擇性包括：該天線基材係設置於該超薄基材之該模封材料之一上表面上，以形成一三維堆疊封裝體。
在實例18中，實例13至17中任何一者之標的 內容可選擇性包括一電磁干擾(EMI)屏蔽，其係與該超薄基材或該天線基材整合以屏蔽該等RF組件免受EMI影響。
實例19是一種運算裝置，其包含用於處理資料之至少一個處理器、以及耦接至該至少一個處理器之一通訊模組或晶片。該通訊模組或晶片包含由有機介電材料與傳導層所構成之一第一超薄基材、用以整合射頻(RF)組件與該第一基材之一模封材料、以及電氣耦接至該第一超薄基材之一第二超薄基材。該第二超薄基材係由有機介電材料與傳導層所構成。
在實例20中，實例19之標的內容可選擇性包括：該等第一與第二超薄基材各具有50至80微米之一厚度。
在實例21中，實例19至20中任何一者之標的內容可選擇性包括：該第一基材包括一封裝體內第一無線通訊結構，用於與該第二基材之一封裝體內第二無線通訊結構通訊。
在實例22中，實例19至21中任何一者之標的內容可選擇性包括：該第一基材包括用於與外部裝置通訊之一封裝體內第一天線單元，並且該第二基材包括用於與外部裝置通訊之一封裝體內第二天線單元。
在實例23中，實例19至22中任何一者之標的內容可選擇性包括：該等第一與第二基材各包括傳導層，用於形成供插入一持卡器介面之接觸線。
100‧‧‧微電子裝置
102、151‧‧‧有機介電材料
103‧‧‧焊球
104、152‧‧‧傳導層
120、150‧‧‧超薄封裝體基材
121、123‧‧‧超薄厚度
122、124‧‧‧薄厚度
130、160‧‧‧上覆模封材料
131~134、162~165‧‧‧組件
136‧‧‧底部填充物
137‧‧‧互連
138、161‧‧‧模封連接

Claims (17)

  1. 一種微電子裝置，其包含：一第一基材，其係由有機介電材料與複數個傳導層所構成，該等複數個傳導層各包括一層級的橫向互連件，其中該第一基材包括整合在其中之一封裝體內第一天線單元；一第一模封材料，其係用以至少部分包封與該第一基材整合之第一射頻(RF)組件；一第二基材，其係耦接至該第一基材，該第二基材係由有機介電材料與複數個傳導層所構成，該等複數個傳導層各包括一層級的橫向互連件，其中該第二基材包括整合在其中之一封裝體內第二天線單元；以及一第二模封材料，其係用以至少部分包封與該第二基材整合之第二射頻(RF)組件。
  2. 如請求項1之微電子裝置，其中該等第一與第二基材各具有50至80微米之一厚度。
  3. 如請求項1之微電子裝置，其中該等第一與第二模封材料各具有50至150微米之一厚度。
  4. 如請求項1之微電子裝置，其中該第一基材之一下表面係設置於該第二基材之該第二模封材料之一上表面上，以形成一三維堆疊封裝體。
  5. 如請求項1之微電子裝置，其中該第一基材之一下底端表面係設置於該第二基材之一下底端表面上，以形成一三維堆疊封裝體。
  6. 如請求項1之微電子裝置，其中該第一基材包括一封裝體內第一無線通訊結構，用以與該第二基材之一封裝體內第二無線通訊結構通訊。
  7. 如請求項1之微電子裝置，其中該第一基材之該第一模封材料之一上表面係設置於該第二基材之該第二模封材料之一上表面上，以形成一三維堆疊封裝體。
  8. 如請求項1之微電子裝置，其中該第一基材包括用以與外部裝置通訊之該封裝體內第一天線單元，並且該第二基材包括用以與外部裝置通訊之該封裝體內第二天線單元。
  9. 如請求項8之微電子裝置，其更包含：一傳導膠，其用以將該第一基材之該第一模封材料之一上表面附接至該第二基材之該第二模封材料之一上表面以形成一三維堆疊封裝體，該傳導膠使得該等第一與第二基材可以不包括用於該等第一與第二天線單元之一接地平面。
  10. 如請求項1之微電子裝置，其更包含：一第三基材，其係耦接至該等第一與第二基材中至少一者，該第三基材包括有機介電層與傳導層，用以形成供與外部裝置通訊之一天線單元。
  11. 如請求項1之微電子裝置，其中該等第一與第二基材各包括傳導層，用以形成供插入一持卡器介面之接觸線。
  12. 如請求項1之微電子裝置，其中該微電子 裝置包含用於5G通訊之一5G封裝架構。
  13. 一種運算裝置，該運算裝置包含：用以處理資料之至少一個處理器；以及一通訊模組或晶片，其係耦接至該至少一個處理器，該通訊模組或晶片包含，一第一基材，其係由有機介電材料與複數個傳導層所構成，該等複數個傳導層各包括一層級的橫向互連件，其中該第一基材包括整合在其中之一封裝體內第一天線單元；一模封材料，其用以整合射頻(RF)組件與該第一基材；以及一第二基材，其係電氣耦接至該第一基材，該第二基材係由有機介電材料與複數個傳導層所構成，該等複數個傳導層各包括一層級的橫向互連件，其中該第二基材包括整合在其中之一封裝體內第二天線單元。
  14. 如請求項13之運算裝置，其中該等第一與第二基材各具有50至80微米之一厚度。
  15. 如請求項13之運算裝置，其中該第一基材包括一封裝體內第一無線通訊結構，用以與該第二基材之一封裝體內第二無線通訊結構通訊。
  16. 如請求項13之運算裝置，其中該第一基材包括用以與外部裝置通訊之該封裝體內第一天線單元，並且該第二基材包括用以與外部裝置通訊之該封裝體內第二天線單元。
  17. 如請求項13之運算裝置，其中該等第一與第二基材各包括傳導層，用以形成供插入一持卡器介面之接觸線。
TW106141376A 2016-12-30 2017-11-28 以用於高頻通訊的三維(3d)堆疊超薄封裝體模組所設計之微電子裝置 TWI780087B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
??PCT/US16/69623 2016-12-30
PCT/US2016/069623 WO2018125242A1 (en) 2016-12-30 2016-12-30 Microelectronic devices designed with 3d stacked ultra thin package modules for high frequency communications
WOPCT/US16/69623 2016-12-30

Publications (2)

Publication Number Publication Date
TW201828444A TW201828444A (zh) 2018-08-01
TWI780087B true TWI780087B (zh) 2022-10-11

Family

ID=62710721

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106141376A TWI780087B (zh) 2016-12-30 2017-11-28 以用於高頻通訊的三維(3d)堆疊超薄封裝體模組所設計之微電子裝置

Country Status (6)

Country Link
US (1) US11430751B2 (zh)
KR (1) KR102652721B1 (zh)
CN (1) CN110062956B (zh)
DE (1) DE112016007565T5 (zh)
TW (1) TWI780087B (zh)
WO (1) WO2018125242A1 (zh)

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108292651B (zh) * 2015-12-22 2022-08-23 英特尔公司 利用集成在管芯间结构上的化合物半导体器件设计的微电子器件
US10784149B2 (en) 2016-05-20 2020-09-22 Qorvo Us, Inc. Air-cavity module with enhanced device isolation
US10773952B2 (en) 2016-05-20 2020-09-15 Qorvo Us, Inc. Wafer-level package with enhanced performance
CN109844938B (zh) 2016-08-12 2023-07-18 Qorvo美国公司 具有增强性能的晶片级封装
US10109502B2 (en) 2016-09-12 2018-10-23 Qorvo Us, Inc. Semiconductor package with reduced parasitic coupling effects and process for making the same
US11239186B2 (en) * 2016-09-23 2022-02-01 Intel Corporation Die with embedded communication cavity
US10749518B2 (en) 2016-11-18 2020-08-18 Qorvo Us, Inc. Stacked field-effect transistor switch
US10068831B2 (en) 2016-12-09 2018-09-04 Qorvo Us, Inc. Thermally enhanced semiconductor package and process for making the same
US10755992B2 (en) 2017-07-06 2020-08-25 Qorvo Us, Inc. Wafer-level packaging for enhanced performance
US10784233B2 (en) 2017-09-05 2020-09-22 Qorvo Us, Inc. Microelectronics package with self-aligned stacked-die assembly
US11328969B2 (en) * 2017-11-16 2022-05-10 Amkor Technology Singapore Holding Pte. Ltd. Semiconductor device and manufacturing method thereof
US11152363B2 (en) 2018-03-28 2021-10-19 Qorvo Us, Inc. Bulk CMOS devices with enhanced performance and methods of forming the same utilizing bulk CMOS process
US20190312110A1 (en) * 2018-04-04 2019-10-10 Qorvo Us, Inc. Gallium-nitride-based module with enhanced electrical performance and process for making the same
US10804246B2 (en) 2018-06-11 2020-10-13 Qorvo Us, Inc. Microelectronics package with vertically stacked dies
US11081453B2 (en) * 2018-07-03 2021-08-03 Mediatek Inc. Semiconductor package structure with antenna
US11196142B2 (en) 2018-08-31 2021-12-07 Micron Technology, Inc. Millimeter wave antenna and EMI shielding integrated with fan-out package
US10978779B2 (en) * 2018-09-17 2021-04-13 Analog Devices International Unlimited Company Sputtered SIP antenna
US10964554B2 (en) 2018-10-10 2021-03-30 Qorvo Us, Inc. Wafer-level fan-out package with enhanced performance
US11069590B2 (en) 2018-10-10 2021-07-20 Qorvo Us, Inc. Wafer-level fan-out package with enhanced performance
KR102561946B1 (ko) * 2018-11-13 2023-08-01 삼성전기주식회사 패키지 구조물
US11646242B2 (en) 2018-11-29 2023-05-09 Qorvo Us, Inc. Thermally enhanced semiconductor package with at least one heat extractor and process for making the same
US11387157B2 (en) 2019-01-23 2022-07-12 Qorvo Us, Inc. RF devices with enhanced performance and methods of forming the same
US20200235040A1 (en) 2019-01-23 2020-07-23 Qorvo Us, Inc. Rf devices with enhanced performance and methods of forming the same
WO2020153983A1 (en) 2019-01-23 2020-07-30 Qorvo Us, Inc. Rf semiconductor device and manufacturing method thereof
US20200235066A1 (en) 2019-01-23 2020-07-23 Qorvo Us, Inc. Rf devices with enhanced performance and methods of forming the same
KR102574415B1 (ko) * 2019-04-04 2023-09-04 삼성전기주식회사 안테나 모듈
US11336006B2 (en) * 2019-10-21 2022-05-17 Microsoft Technology Licensing, Llc Isolating antenna array component
US11646289B2 (en) 2019-12-02 2023-05-09 Qorvo Us, Inc. RF devices with enhanced performance and methods of forming the same
US11923238B2 (en) 2019-12-12 2024-03-05 Qorvo Us, Inc. Method of forming RF devices with enhanced performance including attaching a wafer to a support carrier by a bonding technique without any polymer adhesive
US11503704B2 (en) * 2019-12-30 2022-11-15 General Electric Company Systems and methods for hybrid glass and organic packaging for radio frequency electronics
US11715886B2 (en) * 2020-05-08 2023-08-01 Mobix Labs, Inc. Low-cost, IPD and laminate based antenna array module
KR102465955B1 (ko) * 2020-11-12 2022-11-14 제엠제코(주) 멀티칩 스택 반도체 패키지 및 이의 제조방법
CN114420681B (zh) * 2022-01-26 2024-05-07 西安电子科技大学 一种晶圆级可重构Chiplet集成结构

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030141590A1 (en) * 2002-01-28 2003-07-31 Masashi Kamiya Non-contact IC card having enhanced reliability
US20120104574A1 (en) * 2010-10-28 2012-05-03 Infineon Technologies Ag Integrated antennas in wafer level package
US20160300797A1 (en) * 2015-04-09 2016-10-13 Stats Chippac, Ltd. Double-Sided Semiconductor Package and Dual-Mold Method of Making Same

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1547141A4 (en) * 2002-09-17 2010-02-24 Chippac Inc SEMICONDUCTOR MULTIPLE CAPACITY MODULE WITH WIRE BOND CONNECTION BETWEEN STACKED CAPSULES
US7989895B2 (en) * 2006-11-15 2011-08-02 Avx Corporation Integration using package stacking with multi-layer organic substrates
TWI450368B (zh) * 2010-09-14 2014-08-21 Aptos Technology Inc 記憶卡封裝結構及其製造方法
JP2013187740A (ja) * 2012-03-08 2013-09-19 Renesas Electronics Corp 半導体装置
US10115671B2 (en) * 2012-08-03 2018-10-30 Snaptrack, Inc. Incorporation of passives and fine pitch through via for package on package
US9093457B2 (en) * 2012-08-22 2015-07-28 Freescale Semiconductor Inc. Stacked microelectronic packages having patterned sidewall conductors and methods for the fabrication thereof
US8975726B2 (en) * 2012-10-11 2015-03-10 Taiwan Semiconductor Manufacturing Company, Ltd. POP structures and methods of forming the same
US9478474B2 (en) * 2012-12-28 2016-10-25 Taiwan Semiconductor Manufacturing Company, Ltd. Methods and apparatus for forming package-on-packages
US9299670B2 (en) * 2013-03-14 2016-03-29 Freescale Semiconductor, Inc. Stacked microelectronic packages having sidewall conductors and methods for the fabrication thereof
US9362233B2 (en) * 2013-06-29 2016-06-07 Intel IP Corporation Radio frequency shielding within a semiconductor package
US9263420B2 (en) * 2013-12-05 2016-02-16 Freescale Semiconductor, Inc. Devices and stacked microelectronic packages with package surface conductors and methods of their fabrication
KR101833154B1 (ko) * 2013-12-09 2018-04-13 인텔 코포레이션 패키징된 다이용 세라믹 상의 안테나와 컴퓨팅 시스템 및 이의 제조방법
US9595485B2 (en) * 2014-06-26 2017-03-14 Nxp Usa, Inc. Microelectronic packages having embedded sidewall substrates and methods for the producing thereof
US9537199B2 (en) 2015-03-19 2017-01-03 International Business Machines Corporation Package structure having an integrated waveguide configured to communicate between first and second integrated circuit chips
US20160329299A1 (en) * 2015-05-05 2016-11-10 Mediatek Inc. Fan-out package structure including antenna

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030141590A1 (en) * 2002-01-28 2003-07-31 Masashi Kamiya Non-contact IC card having enhanced reliability
US20120104574A1 (en) * 2010-10-28 2012-05-03 Infineon Technologies Ag Integrated antennas in wafer level package
US20160300797A1 (en) * 2015-04-09 2016-10-13 Stats Chippac, Ltd. Double-Sided Semiconductor Package and Dual-Mold Method of Making Same

Also Published As

Publication number Publication date
CN110062956A (zh) 2019-07-26
DE112016007565T5 (de) 2019-10-02
US20200066663A1 (en) 2020-02-27
KR102652721B1 (ko) 2024-03-28
KR20190093194A (ko) 2019-08-08
TW201828444A (zh) 2018-08-01
WO2018125242A1 (en) 2018-07-05
CN110062956B (zh) 2023-10-10
US11430751B2 (en) 2022-08-30

Similar Documents

Publication Publication Date Title
TWI780087B (zh) 以用於高頻通訊的三維(3d)堆疊超薄封裝體模組所設計之微電子裝置
US20200412858A1 (en) Microelectronic devices designed with integrated antennas on a substrate
TWI712144B (zh) 以包括化合物半導體裝置整合在封裝體上之晶粒組織上的高頻通訊裝置所設計之微電子裝置
US20200219830A1 (en) Microelectronic devices designed with efficient partitioning of high frequency communication devices integrated on a package fabric
EP3394889B1 (en) Microelectronic devices designed with high frequency communication devices including compound semiconductor devices integrated on an inter die fabric on package
US20220246554A1 (en) Microelectronic devices designed with compound semiconductor devices and integrated on an inter die fabric
TW201824638A (zh) 利用具有用於高頻通訊系統的分布式堆疊天線的柔性封裝基板設計之微電子裝置
US20230344131A1 (en) Microelectronic devices designed with mold patterning to create package-level components for high frequency communication systems
CN108292650A (zh) 具有集成在封装构造上的化合物半导体器件的微电子器件与高频通信模块
US11303009B2 (en) Packages for advanced antenna systems
EP4160668A1 (en) Leadless power amplifier package including topside termination arrangements
CN109384192B (zh) 微系统封装模块及其制造方法

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent