CN108292651B - 利用集成在管芯间结构上的化合物半导体器件设计的微电子器件 - Google Patents

利用集成在管芯间结构上的化合物半导体器件设计的微电子器件 Download PDF

Info

Publication number
CN108292651B
CN108292651B CN201580084754.2A CN201580084754A CN108292651B CN 108292651 B CN108292651 B CN 108292651B CN 201580084754 A CN201580084754 A CN 201580084754A CN 108292651 B CN108292651 B CN 108292651B
Authority
CN
China
Prior art keywords
substrate
ipd
compound semiconductor
microelectronic device
cavity
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201580084754.2A
Other languages
English (en)
Other versions
CN108292651A (zh
Inventor
T·卡姆嘎因
G·C·多吉阿米斯
V·K·奈尔
J·A·法尔孔
S·M·利夫
Y·富田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of CN108292651A publication Critical patent/CN108292651A/zh
Application granted granted Critical
Publication of CN108292651B publication Critical patent/CN108292651B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H01L2223/6672—High-frequency adaptations for passive devices for integrated passive components, e.g. semiconductor device with passive components only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H01L2223/6677—High-frequency adaptations for passive devices for antenna, e.g. antenna included within housing of semiconductor device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16265—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being a discrete passive component
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/1701—Structure
    • H01L2224/1703—Bump connectors having different sizes, e.g. different diameters, heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/1705—Shape
    • H01L2224/17051—Bump connectors having different shapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15158—Shape the die mounting substrate being other than a cuboid
    • H01L2924/15159—Side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/15321—Connection portion the connection portion being formed on the die mounting surface of the substrate being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18161—Exposing the passive side of the semiconductor or solid-state body of a flip chip
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/19011—Structure including integrated passive components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19042—Component type being an inductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19102—Disposition of discrete passive components in a stacked assembly with the semiconductor or solid state device
    • H01L2924/19103—Disposition of discrete passive components in a stacked assembly with the semiconductor or solid state device interposed between the semiconductor or solid-state device and the die mounting substrate, i.e. chip-on-passive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19102—Disposition of discrete passive components in a stacked assembly with the semiconductor or solid state device
    • H01L2924/19104—Disposition of discrete passive components in a stacked assembly with the semiconductor or solid state device on the semiconductor or solid-state device, i.e. passive-on-chip
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Formation Of Insulating Films (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明的实施例包括微电子器件，其包括具有化合物半导体组件的基于硅的第一衬底。微电子器件还包括耦合到第一衬底的第二衬底。第二衬底包括用于以大约4GHz或更高的频率发送和接收通信的天线单元。

Description

利用集成在管芯间结构上的化合物半导体器件设计的微电子 器件
技术领域
本发明的实施例总体上涉及半导体器件的制造。具体而言，本发明的实施例涉及具有集成在管芯间结构上的化合物半导体器件的微电子器件。
背景技术
未来的无线产品是以比当前利用的较低GHz范围高得多的操作频率为目标的。例如，5G(第五代移动网络或第五代无线系统)通信预计将以大于或等于15GHz的频率工作。而且，目前的WiGig(Wireless Gigabit Alliance)产品在60GHz下工作。包括汽车雷达和医疗成像的其它应用利用毫米波频率(例如，30GHz-300GHz)的无线通信技术。对于这些无线应用，所设计的RF(射频)电路需要高质量匹配的无源网络，以便适应预定义频带(发生通信的地方)的传输以及需要高效率功率放大器和低损耗功率组合器/开关。
附图说明
图1示出了根据一个实施例的将不同的组件共同集成在微电子器件(例如，管芯间结构架构)中。
图2示出了根据另一个实施例的将不同的组件共同集成在分区的微电子器件(例如，管芯间结构架构)中。
图3示出了根据另一个实施例的将不同的组件共同集成在具有空腔的微电子器件(例如，管芯间结构架构)中。
图4示出了根据一个实施例的将不同的组件共同集成在具有空腔的微电子器件(例如，管芯间结构架构)中。
图5示出了根据一个实施例的计算设备500。
具体实施方式
本文描述的是设计有集成在管芯间结构的基于硅的衬底中的化合物半导体器件的微电子器件。在以下描述中，将使用本领域技术人员常用的术语来描述说明性实施方式的各个方面，以将其工作的实质传达给本领域的其他技术人员。然而，对于本领域技术人员显而易见的是，可以仅利用所述方面中的一些来实践本发明的实施例。出于解释的目的，阐述了具体的数字、材料和构造，以便提供对说明性实施方式的透彻理解。然而，对于本领域技术人员显而易见的是，可以在没有具体细节的情况下实践本发明的实施例。在其它实例中，省略或简化了公知的特征，以免使得说明性实施方式难以理解。
将以最有助于理解本发明的实施例的方式依次将各种操作描述为多个分立操作，然而不应将描述的次序解释为暗示这些操作必定是顺序相关的。具体而言，这些操作不必按照所呈现的次序执行。
对于毫米(例如，1-10毫米，任何毫米波)波通信系统的高频(例如，5G，WiGig)无线应用，设计的RF电路(例如低噪声放大器、混频器、功率放大器、开关等)需要高质量的无源匹配网络以适应通信发生时预定频段的传输以及需要高效率功率放大器和低损耗功率组合器/开关等。可以利用大于15GHz工作的CMOS技术，但功率放大器效率和品质因数无源器件的使用减少，主要是由于采用了典型的有损硅衬底。这不仅导致系统性能下降，而且由于产生的过量热量导致热需求增加。在一个示例中，高散热是由于必须使用多个功率放大器以相控阵列布置来实现期望的输出功率和传输范围的事实导致的。由于蜂窝网络(例如，4G，LTE，LTE-Adv)的典型传输范围比连接(例如WiFi，WiGig)所需的传输范围大几倍，因此这对于5G系统将更加严格。
本设计包括高频组件(例如，5G收发器)，并利用非CMOS技术(例如，非硅衬底)用于通信系统的关键部件(例如GaAs、GaN、玻璃上无源等)。需要高效率和高品质因数的关键部件可以用另一种技术制造(例如，化合物半导体材料、III-V族材料)来制造。这些部件可以在器件级上(例如，GaN/GaAs上的晶体管)或电路级上(例如集成功率放大器、低噪声放大器等的III-V管芯)并与基于硅的衬底集成。如本发明的实施例中所讨论的，整个通信系统将以封装结构的方式形成。
本设计技术允许将以不同的技术和/或在不同的衬底上制造的管芯和/或器件共同集成在同一封装上，以提高性能和放宽热需求。该封装可能包括用于与其它无线系统通信的天线单元。
在一个实施例中，本设计是具有与低频电路和集成无源器件(IPD)共同集成在相同的封装上的基于非CMOS的收发器构建块(例如，基于III-V族的器件或管芯，GaN岛)的5G(第五代移动网络或第五代无线系统)架构，以提高性能和放宽热需求。在这种布置中，每个组件都直接集成组装在封装中。该封装可能有直接集成到其上的天线。5G架构以高频率(例如，至少20GHz，至少25GHz，至少28GHz，至少30GHz等)运行并且还可以具有到终点的大约1-50千兆比特每秒(Gbps)连接。在另一个示例中，本设计在较低频率(例如，至少4GHz，大约4GHz)下工作。
这种5G架构的设计为高频收发器提供了优化的性能，其基于对某些组件(例如开关、功率放大器、混频器)使用化合物半导体材料以及用于更好质量无源器件的集成无源器件或管芯(IPD)。本设计还由于具有设计用于天线或天线组件的第一衬底和设计用于更高频率组件的第二衬底而导致成本降低。在一个示例中，可以利用模内电路的收发器组件的功能测试与最初在封装上组装它们的需求分离。功能块如阻抗匹配电路、谐波滤波器、耦合器、功率组合器/分配器等可以用IPD实现。通常使用晶片加工技术(例如，薄膜沉积、蚀刻、光刻工艺)来制造IPD。
在一个示例中，如果使用高电阻率硅衬底(例如，至少1欧姆厘米，至少10欧姆厘米等)，则电感器、变压器和收发器组件可以集成在同一衬底上，具有非常好的电性能。然而，对于集成数字电路(例如，基带电路、应用处理器等)而言，高电阻率衬底通常不是优选的并且不具有成本效益。在另一个示例中，如果使用低电阻率硅衬底(例如，小于1欧姆厘米等)，则可以实现高性能数字电路，但是大多数前端无源组件(例如，变压器、电感器)将具有非常低的品质因数。目前的设计通过将高性能无源器件集成到集成无源器件(IPD)的反管芯(anti-die)或衬底上而在低电阻率硅衬底上实现了具有III-V电路的5G SoC。
在一个实施例中，本设计集成了在低电阻率硅衬底上具有毫米波有源器件的III-V(例如，GaN)岛(例如，小于1欧姆厘米，小于0.1欧姆厘米，小于0.01欧姆厘米，等等)。由于使用了半导体制造工艺，IPD提供了理想的容差。使用低电阻率硅可以实现从应用处理器到硅衬底和IPD上的天线输入的模块的全面实施。在硅衬底(例如，SoC管芯)上直接组装IPD可去除寄生电感和电容，寄生电感和电容在毫米波频率下可能非常大。事实上，对于5G应用，对于低GHz设计，大多数所需的电感器的电感值依次为微微享利(pH)与毫微亨利(nH)。在毫米波频率下的实现方式使得我们能够将天线与其它组件(例如，数字电路、应用处理器、任何处理器、基带电路、收发器等)集成在同一封装上。
图1示出了根据一个实施例的将不同的组件共同集成在微电子器件(例如，管芯间结构架构)中。微电子器件100(例如，管芯间结构架构100)包括衬底120和具有天线单元192的封装衬底150。衬底120(例如，电阻率小于1欧姆厘米的低电阻率硅衬底等)包括数字电路、基带电路、处理器、应用处理器和至少一个收发器单元。衬底120还包括集成或嵌入式化合物半导体组件122-126(例如，GaN组件、GaN器件、GaN电路、高输出功率晶体管、RF电路、组合器、开关、功率放大器、单独器件(例如晶体管)、在化合物半导体材料中形成的任何类型的器件或电路等)。利用半导体制造工艺将组件122-126集成到衬底120。例如，这些组件可以单片生长在衬底120上。在另一个示例中，这些组件可以用不同的工艺(例如，GaAs、GaN等)制造，然后在处理衬底120(例如，CMOS衬底120)的开始、期间或结束时附着到衬底120上(或者嵌入在衬底的空腔内)。集成无源器件或管芯(IPD)140和142通过连接166-170(例如，凸块，顶部具有焊帽的铜柱等)耦合到衬底120(或组件122-126)。IPD被组装到衬底120以实现RF前端功能以及数字和模拟功能。IPD可能包括任何类型的无源器件，包括电感器、变压器、电容器和电阻器。在一个示例中，IPD管芯上的电容器可以用于功率输送。在另一个示例中，相同或不同IPD上的电阻器可以用于数字信号均衡。包覆成型组件130(例如，玻璃、高电阻率硅、有机衬底、陶瓷衬底、氧化铝衬底、化合物半导体衬底等)将IPD集成在衬底120上。组件130可以完全围绕IPD(例如，所有侧面、顶部、底部)或可能仅部分地围绕(例如，在上方不围绕)IPD。包括组件122-126的衬底120的组件通过连接163-165(例如，穿模连接)和焊球160-162耦合到衬底150。衬底150包括至少一个天线单元192、导电层151,152,155,156,157-159以及导电连接153,154和156。导电层151,155,157和159每个都可以是天线单元192的天线151,155,157和159。衬底120和IPD140和142的组件可以使用次级互连171和172与衬底150的组件或图1中未示出的其它组件通信。连接163-165和160-162形成初级互连。
通常，IPD被组装到衬底120(例如，其中制造SoC的衬底)，但是在一些情况下，IPD可以在组装到衬底120之前被预先模制。如果衬底120小于IPD，那么衬底120可以替代地组装在IPD上。
与衬底120的厚度、长度和宽度尺寸相比，衬底10可以具有不同的厚度、长度和宽度尺寸。
在一个示例中，与可具有高密度互连(HDI)和阻抗控制的互连的衬底120相比，主要支配封装区域的衬底150的组件被分隔成单独的较低成本和较低电路密度的衬底150。衬底150可以用低温共烧陶瓷材料、液晶聚合物、有机材料、玻璃、未掺杂的硅等形成。HDI PCB技术可以包括盲孔和/或埋入式通孔工艺，并且可能包括比传统的PCB具有更高电路密度的微通孔。以这种方式，与包括天线组件的平面结构相比，没有天线组件的衬底120的面积减小到更低的成本。衬底120可以用针对具有期望的高频特性(例如，衬底损耗、介电常数)的高频设计的任何材料(例如，低电阻率基于硅的衬底、用于形成CPU的材料、像GaAs的半绝缘衬底、高电阻率硅衬底等)形成。
诸如传统表面安装无源器件之类的附加组件也可以安装到衬底120上。另外，图1的衬底120可以被包覆成型并且被外部屏蔽覆盖。模具材料可以是低损耗非导电性介电材料并且屏蔽可以由导电材料制成。
在另一个实施例中，任何设备或组件可以彼此耦合。
图2示出了根据另一实施例的将不同的组件共同集成在微电子器件(例如，管芯间结构架构)中。微电子器件200(例如，管芯间结构架构200)包括衬底220和具有至少一个天线单元292的封装衬底250。衬底220(例如，电阻率小于1欧姆厘米的低电阻率硅衬底等)包括数字电路、基带电路、处理器、应用处理器和至少一个收发器单元。衬底220还包括集成或嵌入式化合物半导体组件222-226(例如，GaN组件、GaN器件、GaN电路、高输出功率晶体管、RF电路、组合器、开关、功率放大器、单独器件(例如晶体管)、在化合物半导体材料中形成的任何类型的器件或电路等)。利用半导体制造工艺将组件222-226集成到衬底220。例如，这些组件可以单片生长在衬底220上。在另一个示例中，这些组件可以用不同的工艺(例如，GaAs、GaN等)制造，然后在衬底220(例如，CMOS衬底220)处理的开始、期间或结束时附着到衬底220上(或者嵌入在衬底的空腔内)。集成无源器件或管芯(IPD)231-234利用连接264-267(例如，凸块、顶部带有焊帽的铜柱等)被耦合到衬底220(或组件223-226)。IPD被组装到衬底220以实现RF前端功能以及数字和模拟功能。IPD可能包括任何类型的无源器件，包括电感器、变压器、电容器和电阻器。在一个示例中，IPD管芯上的电容器可以用于功率输送。在另一个示例中，相同或不同IPD上的电阻器可以用于数字信号均衡。包覆成型组件或模块230(例如玻璃、高电阻率硅、有机衬底、陶瓷衬底、氧化铝衬底、化合物半导体衬底等)将IPD集成在衬底220上。组件230可以完全围绕IPD(例如，所有侧面、顶部、底部)或可能仅部分地围绕(例如，在上方不围绕)IPD。包括组件222-226的衬底220的组件利用连接260-263(例如穿模连接)耦合到衬底250。衬底250包括至少一个天线单元292、导电层251,254-259以及导电连接253,254和256。导电层251,255,257和259每个可以是天线单元292的天线251，255，257和259。衬底220和IPD的组件可以使用次级互连271和272与衬底250的组件或图2中未示出的其它组件通信。连接260-263形成初级互连。
在一个示例中，与可以具有高密度互连(HDI)和阻抗控制的互连的衬底220相比，主要支配封装区域的衬底250的组件在单独的较低成本和较低电路密度的衬底250上进行分区。衬底250可以用低温共烧陶瓷材料、液晶聚合物、有机材料、玻璃、未掺杂的硅等形成。HDI PCB技术可以包括盲孔和/或埋入式通孔工艺，并且可能包括比具有比传统的PCB更高电路密度的微通孔。以这种方式，与包括天线组件的平面结构相比，没有天线组件的衬底220的面积被降低以降低成本。衬底220可以用设计用于具有期望的高频特性(例如衬底损耗、介电常数)的高频设计的任何材料(例如，低电阻率基于硅的衬底、用于形成CPU的材料等)形成。
通常，IPD被组装到衬底220上，但是在一些情况下，IPD可以在组装到衬底220之前被预先模制，如图2所示。如果衬底220小于IPD，则衬底220可以替代地组装在IPD上。
与衬底220的厚度、长度和宽度尺寸相比，衬底250可以具有不同的厚度、长度和宽度尺寸。在另一个实施例中，任何器件或组件可以彼此耦合。
图3示出了根据另一个实施例的将不同的组件共同集成在具有空腔的微电子器件(例如，管芯间结构架构)中。微电子器件300(例如，管芯间结构架构300)包括衬底320和具有天线单元392的封装衬底350。衬底320(例如，电阻率小于1欧姆厘米的低电阻率硅衬底等)包括数字电路、基带电路、处理器、应用处理器和至少一个收发器单元。衬底320还包括集成或嵌入式化合物半导体组件321-325(例如，GaN组件、GaN器件、GaN电路、高输出功率晶体管、RF电路、组合器、开关、功率放大器、单独器件(例如晶体管)、在化合物半导体材料中形成的任何类型的器件或电路等)。利用半导体制造工艺将组件321-325集成到衬底320。例如，这些组件可以单片生长在衬底320上。在另一个示例中，这些组件可以用不同的工艺(例如，GaAs，GaN等)制造，然后在衬底320(例如，CMOS衬底320)的处理的开始、期间或结束时附着到衬底320上(或者嵌入在衬底的空腔内)。集成无源器件或管芯(IPD)331和332利用连接380-384(例如，凸块、顶部带焊帽的铜柱等)被耦合到衬底320(或组件321-325)。IPD被组装到衬底320以实现RF前端功能。IPD可能包括任何类型的无源器件，包括电感器、变压器、电容器和电阻器。在一个示例中，IPD管芯上的电容器可以用于功率输送。在另一个示例中，相同或不同IPD上的电阻器可以用于数字信号均衡。包覆成型组件330(例如，玻璃、高电阻率硅、有机衬底、陶瓷衬底、氧化铝衬底、化合物半导体衬底等)将IPD集成在衬底320上。组件330可以完全围绕IPD(例如，所有侧面、顶部、底部)或可能仅部分地围绕(例如，在上方不围绕)IPD。包括组件321-325的衬底320的组件利用连接363-365(例如，穿模连接)和焊球360-362耦合到衬底350。衬底350包括至少一个天线单元392、导电层351-353,355,356,358以及导电连接353,354和357。导电层351,355,356和358每个都可以是天线单元392的天线351,335,356和358。衬底320和IPD 331和332的组件可以使用次级互连371和372与衬底350的组件或图3中未示出的其它组件通信。连接363-365和360-362形成初级互连。衬底350包括空腔373，其允许衬底320和组件330与IPD 331和332的空间。空腔373使得组装器件300所需的沿着z轴390的垂直高度减小。以这种方式，与图1的次级互连171和172相比，次级互连371和372的尺寸、直径和高度减小。
通常，IPD被组装到衬底320(例如，SoC)上，但是在一些情况下，IPD可以在组装到衬底320之前被预先模制。如果衬底320小于IPD，则衬底320可以替代地组装在IPD上。
与衬底320的厚度、长度和宽度尺寸相比，衬底350可以具有不同的厚度、长度和宽度尺寸。
在另一个实施例中，任何设备或组件可以彼此耦合。
图4示出了根据一个实施例的将不同的组件共同集成在具有空腔的微电子器件(例如，管芯间结构架构)中。
微电子器件400(例如，管芯间结构架构400)包括衬底420和具有天线单元492的封装衬底450。衬底420(例如，电阻率小于1欧姆厘米的低电阻率硅衬底等)包括数字电路、基带电路、处理器、应用处理器和至少一个收发器单元。衬底420还包括集成或嵌入式化合物半导体组件421-425(例如，GaN组件、GaN器件、GaN电路、高输出功率晶体管、RF电路、组合器、开关、功率放大器、单独器件(例如晶体管)、在化合物半导体材料中形成的任何类型的器件或电路等)。利用半导体制造工艺将组件421-425集成到衬底420。例如，这些组件可以单片生长在衬底420上。在另一个示例中，这些组件可以用不同的工艺(例如，GaAs、GaN等)制造，然后在衬底420(例如，CMOS衬底420)的处理的开始、期间或结束时附着到衬底420上(或者嵌入在衬底的空腔内)。集成无源器件或管芯(IPD)431和432利用连接465-469(例如，凸块、顶部带焊帽的铜柱等)耦合到衬底420(或组件421-425)。IPD被组装到衬底420以实现RF前端功能。IPD可能包括任何类型的无源器件，包括电感器、变压器、电容器和电阻器。在一个示例中，IPD管芯上的电容器可以用于功率输送。在另一个示例中，相同或不同IPD上的电阻器可以用于数字信号均衡。包覆成型组件430(例如玻璃、高电阻率硅、有机衬底、陶瓷衬底、氧化铝衬底、化合物半导体衬底等)将IPD集成在衬底420上。组件430可以完全围绕IPD(例如，所有侧面、顶部、底部)或可能仅部分地围绕(例如，在上方不围绕)IPD。包括组件421-425的衬底420的组件利用连接463-465(例如，穿模连接)和焊球460-462耦合到衬底450。衬底450包括至少一个天线单元492、导电层451,452,455-457,459以及导电连接453,454和458。导电层451,455,456和457每个可以是天线单元492的天线451,452,456和457。衬底420和IPD431和432的组件可以使用次级互连471和472与衬底450的组件或图4中未示出的其它组件通信。连接463-465和焊球460-462形成初级互连。衬底450包括允许用于IPD431和432的空间的空腔或凹部473。空腔473使得组装器件400所需的沿着z轴490的垂直高度减小。以此方式，与图1的次级互连171和172相比，次级互连471和472的尺寸、直径和的高度减小。
通常，IPD被组装到衬底420(例如，SoC)，但是在一些情况下，IPD可以在组装到衬底420之前被预先模制。如果衬底420小于IPD，则衬底420可以替代地组装在IPD上。
与衬底420的厚度、长度和宽度尺寸相比，衬底450可以具有不同的厚度、长度和宽度尺寸。
在另一个实施例中，任何器件或组件可以彼此耦合。
在一个示例中，与允许更快的操作的硅材料相比，化合物半导体材料(例如GaN、GaAs等)具有显著更高的电子迁移率。化合物半导体材料也具有更宽的带隙，这允许功率器件在较高温度下工作，并且与硅材料相比，室温下低功率器件的热噪声更低。化合物半导体材料也具有直接带隙，其提供比硅的间接带隙更有利的光电子性质。无源匹配网络所需的无源器件集成在IPD中，或者可以在微电子器件(例如，管芯间结构架构)上组装无源功率组合器或分割器。这些组件可以近似地按比例绘制，或者可能不一定按比例绘制，这取决于特定的架构。在一个示例中，对于大约30GHz的频率，衬底(例如150,250,350,450)具有大约2.5mm×2.5mm的尺寸。
应该理解的是，在芯片上系统实施例中，管芯可以包括处理器、存储器、通信电路等。尽管示出了单个管芯，但镜片的相同区域中可能没有包含管芯，可能包括一个或多个管芯。
在一个实施例中，微电子器件可以是使用体硅或绝缘体上硅子结构形成的晶体衬底。在其它实现方式中，微电子器件可以使用替代材料形成，替代材料可以与硅组合或不与硅组合，所述替代材料包括但不限于锗、锑化铟、碲化铅、砷化铟、磷化铟、砷化镓、铟镓砷化镓、锑化镓或III-V族或IV族材料的其它组合。尽管这里描述了可以形成衬底的材料的一些示例，但是可以用作构建半导体器件的基础的任何材料都落入本发明的实施例的范围内。
图5示出了根据一个实施例的计算设备900。计算设备900容纳板902。板(例如，主板、印刷电路板等)可以包括若干组件，包括但不限于至少一个处理器904和至少一个通信芯片906。至少一个处理器904物理地和电耦合到板902。在一些实现方式中，至少一个通信芯片906也物理地和电地耦合到板902。在另外的实现方式中，通信芯片906是处理器904的一部分在一个示例中，通信芯片906(例如，微电子器件100,200,300,400等)包括天线单元920(例如，天线单元192,292,392,492等)。
根据其应用，计算设备900可以包括可以或者可以不物理地和电耦合到板902的其它组件。这些其它组件包括但不限于易失性存储器(例如DRAM 910,911)、非易失性存储器(例如，ROM 912)、闪存、图形处理器916、数字信号处理器、加密处理器、芯片组914、天线单元920、显示器、触摸屏显示器930、触摸屏控制器922、电池932、音频编解码器、视频编解码器、功率放大器915、全球定位系统(GPS)设备926、指南针924、陀螺仪、扬声器、照相机950和大容量存储设备(诸如硬盘驱动器、光盘(CD)、数字多功能盘(DVD)等)。
通信芯片906实现了无线通信，以用于向计算设备900传输数据和从计算设备900传输数据。术语“无线”及其派生词可用于描述电路、设备、系统、方法、技术、通信信道等，其可以通过使用调制的电磁辐射通过非固体介质来传送数据。该术语并不意味着相关设备不包含任何电线，尽管在一些实施例中它们可能不包含电线。通信芯片906可以实现多种无线标准或协议中的任何一种，包括但不限于Wi-Fi(IEEE802.11系列)、WiMAX(IEEE802.16系列)、WiGig、IEEE802.20、长期演进(LTE)、Ev-DO、HSPA+、HSDPA+、HSUPA+、EDGE、GSM、GPRS、CDMA、TDMA、DECT、蓝牙及其衍生物以及被指定为3G，4G，5G及更高的任何其它无线协议。计算设备900可以包括多个通信芯片906。例如，第一通信芯片906可以专用于较短距离的无线通信，诸如Wi-Fi、WiGig和蓝牙，并且第二通信芯片906可以专用于较长距离的无线通信，例如GPS、EDGE、GPRS、CDMA、WiMAX、LTE，Ev-DO、5G等。
计算设备900的至少一个处理器904包括封装在至少一个处理器904内的集成电路管芯。在本发明的一些实施例中，根据本发明的实施例的实现方式，处理器的集成电路管芯包括一个或多个器件，诸如微电子器件(例如，微电子器件100,200,300,400,500等)。术语“处理器”可以指处理来自寄存器和/或存储器的电子数据以将该电子数据转换为可以存储在寄存器和/或存储器中的其它电子数据的任何设备或设备的一部分。
通信芯片906还包括封装在通信芯片906内的集成电路管芯。根据本发明实施例的另一实现方式，通信芯片的集成电路管芯包括一个或多个微电子器件(例如，微电子器件100,200,300,400等)。
以下示例涉及进一步的实施例。示例1是微电子器件，其包括具有化合物半导体组件的基于硅的第一衬底和耦合到第一衬底的第二衬底。第二衬底包括用于以大约4GHz或更高频率(例如，至少4GHz，至少15GHz，至少25GHz)发送和接收的通信的天线单元。在一个示例中，第一衬底包括收发器单元和基带单元。
在示例2中，示例1的主题可以可选地包括耦合到第一和第二衬底中的至少一个的集成无源管芯(IPD)。IPD包括用于无源匹配网络、电源、数字信号均衡、滤波等的无源器件。
在示例3中，示例1-2中的任一个的主题可以可选地包括至少部分地围绕所述至少一个IPD的包覆成型组件。包覆成型组件将至少IPD与第一衬底集成。
在示例4中，示例1-3中的任一个的主题可以可选地包括在包覆成型组件中形成的至少一个穿模连接，以提供第一衬底和第二衬底之间的至少一个电连接。
在示例5中，示例4的主题可以可选地包括化合物半导体组件，该化合物半导体组件包括由化合物半导体材料形成的器件、高输出功率晶体管和RF电路中的至少一个。
在示例6中，示例1-5中的任一个的主题可以可选地包括化合物半导体组件，该化合物半导体组件包括用GaN材料形成的器件和电路中的至少一个。
在示例7中，示例1-6中的任一个的主题可以可选地包括微电子器件是用于5G通信的5G封装架构。
在示例8中，微电子器件包括具有化合物半导体组件的基于硅的第一衬底和用于将基于硅的第一衬底放置在空腔内的具有空腔的第二衬底。第二衬底包括用于以大约15GHz或更高的频率(例如，至少4GHz，至少15GHz，至少25GHz)发送和接收通信的天线单元。
在示例9中，示例8的主题可以可选地包括耦合到第一和第二衬底中的至少一个的集成无源管芯(IPD)。IPD包括用于无源匹配网络的无源器件。
在示例10中，示例8-9中的任一个的主题可以可选地包括至少部分地围绕所述至少一个IPD的包覆成型组件。包覆成型组件将至少IPD与第一衬底集成。
在示例11中，示例8-10中的任一个的主题可以可选地包括在包覆成型组件中形成的至少一个穿模连接，以在第一衬底和第二衬底之间提供至少一个电连接。
在示例12中，示例11的主题可以可选地包括化合物半导体组件，该化合物半导体组件包括由化合物半导体材料形成的器件、高输出功率晶体管和RF电路中的至少一个。
在示例13中，示例8-12中的任一个的主题可以可选地包括化合物半导体组件，该化合物半导体组件包括由GaN材料形成的器件和电路中的至少一个。
在示例14中，示例8-13中的任一示例的主题可以可选地包括微电子器件，该微电子器件是用于5G通信的5G封装架构。
示例15是计算设备，其包括至少一个处理数据的处理器以及耦合到至少一个处理器的通信模块或芯片。通信模块或芯片包括具有化合物半导体组件的基于硅的第一衬底和耦合到基于硅的第一衬底的第二衬底。第二衬底具有空腔和用于以大约15GHz或更高的频率发送和接收通信的天线单元。
在示例16中，示例15的主题可以可选地包括计算设备，该计算设备还包括耦合到第一衬底和第二衬底中的至少一个的至少一个集成无源管芯(IPD)。IPD至少部分地位于第二衬底的空腔内。
在示例17中，示例15-16中的任一个的主题可以可选地包括计算设备，该计算设备还包括至少部分围绕至少一个IPD的包覆成型组件。包覆成型组件将至少IPD与第一衬底集成。
在示例18中，示例15-17中的任一个的主题可以可选地包括在包覆成型组件中形成的至少一个穿模连接，以提供第一衬底和第二衬底之间的至少一个电连接。
在示例19中，示例15-18中的任一个的主题可以可选地包括化合物半导体组件，该化合物半导体组件包括由化合物半导体材料形成的器件、高输出功率晶体管和RF电路中的至少一个。
在示例20中，示例15-19中的任一个的主题可以可选地包括化合物半导体组件包括由GaN材料形成的器件和电路中的至少一个。

Claims (20)

1.一种微电子器件，包括：
基于硅的第一衬底，所述第一衬底具有在所述第一衬底中的空腔，所述第一衬底具有嵌入第一衬底中的所述空腔中的化合物半导体组件；以及
耦合到所述第一衬底的第二衬底，所述第二衬底包括用于以大约4GHz或更高的频率发送和接收通信的天线单元。
2.根据权利要求1所述的微电子器件，还包括：
耦合到所述第一衬底和所述第二衬底中的至少一个的至少一个集成无源管芯(IPD)，所述IPD包括用于无源匹配网络的无源器件。
3.根据权利要求2所述的微电子器件，还包括：
至少部分地围绕所述至少一个IPD的包覆成型组件，所述包覆成型组件用于将所述至少一个IPD与所述第一衬底集成在一起。
4.根据权利要求3所述的微电子器件，还包括：
至少一个穿模连接，其形成在所述包覆成型组件中，以提供所述第一衬底和所述第二衬底之间的至少一个电连接。
5.根据权利要求1所述的微电子器件，其中，所述化合物半导体组件包括利用化合物半导体材料形成的器件、高输出功率晶体管和RF电路中的至少一个。
6.根据权利要求5所述的微电子器件，其中，所述化合物半导体组件包括利用GaN材料形成的器件和电路中的至少一个。
7.根据权利要求1所述的微电子器件，其中，所述微电子器件包括用于5G通信的5G封装架构。
8.一种微电子器件，包括：
基于硅的第一衬底，所述第一衬底具有在所述第一衬底中的空腔，所述第一衬底具有嵌入第一衬底中的所述空腔中的化合物半导体组件；以及
具有空腔的第二衬底，其用于将所述第一衬底放置在所述第二衬底的所述空腔内，所述第二衬底包括用于以大约15GHz或更高的频率发送和接收通信的天线单元。
9.根据权利要求8所述的微电子器件，还包括：
耦合到所述第一衬底和所述第二衬底中的至少一个的至少一个集成无源管芯(IPD)，所述IPD包括用于无源匹配网络的无源器件。
10.根据权利要求9所述的微电子器件，还包括：
至少部分地围绕所述至少一个IPD的包覆成型组件，所述包覆成型组件用于将所述至少一个IPD与所述第一衬底集成在一起。
11.根据权利要求10所述的微电子器件，还包括：
至少一个穿模连接，其形成在所述包覆成型组件中，以提供所述第一衬底和所述第二衬底之间的至少一个电连接。
12.根据权利要求8所述的微电子器件，其中，所述化合物半导体组件包括利用化合物半导体材料形成的器件、高输出功率晶体管和RF电路中的至少一个。
13.根据权利要求12所述的微电子器件，其中，所述化合物半导体组件包括利用GaN材料形成的器件和电路中的至少一个。
14.根据权利要求8所述的微电子器件，其中，所述微电子器件包括用于5G通信的5G封装架构。
15.一种计算设备，包括：
用于处理数据的至少一个处理器；以及
耦合到所述至少一个处理器的通信模块或芯片，所述通信模块或芯片包括：
基于硅的第一衬底，所述第一衬底具有在所述第一衬底中的空腔，所述第一衬底具有嵌入第一衬底中的所述空腔中的化合物半导体组件；以及
耦合到所述第一衬底的第二衬底，所述第二衬底具有空腔和用于以大约15GHz或更高的频率发送和接收通信的天线单元。
16.根据权利要求15所述的计算设备，还包括：
耦合到所述第一衬底和所述第二衬底中的至少一个的至少一个集成无源管芯(IPD)，所述IPD至少部分地放置在所述第二衬底的所述空腔内。
17.根据权利要求16所述的计算设备，还包括：
至少部分地围绕所述至少一个IPD的包覆成型组件，所述包覆成型组件用于将所述至少一个IPD与所述第一衬底集成在一起。
18.根据权利要求17所述的计算设备，还包括：
至少一个穿模连接，其形成在所述包覆成型组件中，以提供所述第一衬底和所述第二衬底之间的至少一个电连接。
19.根据权利要求15所述的计算设备，其中，所述化合物半导体组件包括利用化合物半导体材料形成的器件、高输出功率晶体管以及RF电路中的至少一个。
20.根据权利要求19所述的计算设备，其中，所述化合物半导体组件包括由GaN材料形成的器件和电路中的至少一个。
CN201580084754.2A 2015-12-22 2015-12-22 利用集成在管芯间结构上的化合物半导体器件设计的微电子器件 Active CN108292651B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/US2015/000160 WO2017111769A1 (en) 2015-12-22 2015-12-22 Microelectronic devices designed with compound semiconductor devices and integrated on an inter die fabric

Publications (2)

Publication Number Publication Date
CN108292651A CN108292651A (zh) 2018-07-17
CN108292651B true CN108292651B (zh) 2022-08-23

Family

ID=59090914

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201580084754.2A Active CN108292651B (zh) 2015-12-22 2015-12-22 利用集成在管芯间结构上的化合物半导体器件设计的微电子器件

Country Status (4)

Country Link
US (2) US11335651B2 (zh)
CN (1) CN108292651B (zh)
TW (1) TWI777929B (zh)
WO (1) WO2017111769A1 (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102617831B1 (ko) 2016-09-26 2023-12-27 인텔 코포레이션 내장된 통신 공동을 갖는 다이
US10186492B1 (en) * 2017-07-18 2019-01-22 Taiwan Semiconductor Manufacturing Co., Ltd. Package structure and manufacturing method thereof
US10734332B2 (en) * 2017-08-22 2020-08-04 Qualcomm Incorporated High aspect ratio interconnects in air gap of antenna package
US10593635B2 (en) * 2018-03-27 2020-03-17 Nxp B.V. Multi-die and antenna array device
US10510694B2 (en) 2018-04-18 2019-12-17 Analog Devices, Inc. Radio frequency communication systems
US10818617B2 (en) * 2018-09-28 2020-10-27 Macom Technology Solutions Holdings, Inc. Flange mount millimeter-wave package
US11508678B2 (en) 2019-08-01 2022-11-22 Mediatek Inc. Semiconductor package structure including antenna
CN110635221A (zh) * 2019-09-20 2019-12-31 上海先方半导体有限公司 一种应用于天线产品的bga封装结构和方法
US11658391B2 (en) 2020-12-21 2023-05-23 Qualcomm Incorporated Antenna module
US11749746B2 (en) * 2021-04-29 2023-09-05 Qualcomm Incorporated Radio frequency front end (RFFE) hetero-integration
US20230044903A1 (en) * 2021-08-04 2023-02-09 Nxp Usa, Inc. Semiconductor device with rf interposer and method therefor

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6486536B1 (en) * 2000-08-29 2002-11-26 Micron Technology, Inc. U-shape tape for BOC FBGA package to improve moldability
US7369090B1 (en) * 2001-05-17 2008-05-06 Cypress Semiconductor Corp. Ball Grid Array package having integrated antenna pad

Family Cites Families (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2996169B2 (ja) 1996-03-07 1999-12-27 松下電器産業株式会社 高周波半導体装置および高周波通信機器
JP3129288B2 (ja) * 1998-05-28 2001-01-29 日本電気株式会社 マイクロ波集積回路マルチチップモジュール、マイクロ波集積回路マルチチップモジュールの実装構造
US6686649B1 (en) * 2001-05-14 2004-02-03 Amkor Technology, Inc. Multi-chip semiconductor package with integral shield and antenna
US7351660B2 (en) * 2001-09-28 2008-04-01 Hrl Laboratories, Llc Process for producing high performance interconnects
JP2005086603A (ja) * 2003-09-10 2005-03-31 Tdk Corp 電子部品モジュールおよびその製造方法
US7061099B2 (en) * 2004-09-30 2006-06-13 Intel Corporation Microelectronic package having chamber sealed by material including one or more intermetallic compounds
CN102270316B (zh) * 2005-03-31 2015-08-26 株式会社半导体能源研究所 无线芯片以及具有无线芯片的电子设备
DE102006023123B4 (de) * 2005-06-01 2011-01-13 Infineon Technologies Ag Abstandserfassungsradar für Fahrzeuge mit einem Halbleitermodul mit Komponenten für Höchstfrequenztechnik in Kunststoffgehäuse und Verfahren zur Herstellung eines Halbleitermoduls mit Komponenten für ein Abstandserfassungsradar für Fahrzeuge in einem Kunststoffgehäuse
US7342299B2 (en) * 2005-09-21 2008-03-11 International Business Machines Corporation Apparatus and methods for packaging antennas with integrated circuit chips for millimeter wave applications
TWI264127B (en) 2005-09-23 2006-10-11 Via Tech Inc Chip package and substrate thereof
US7615863B2 (en) * 2006-06-19 2009-11-10 Northrop Grumman Space & Missions Systems Corp. Multi-dimensional wafer-level integrated antenna sensor micro packaging
US7518229B2 (en) * 2006-08-03 2009-04-14 International Business Machines Corporation Versatile Si-based packaging with integrated passive components for mmWave applications
EP1988575A3 (en) * 2007-03-26 2008-12-31 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9818680B2 (en) * 2011-07-27 2017-11-14 Broadpak Corporation Scalable semiconductor interposer integration
WO2010095201A1 (ja) * 2009-02-20 2010-08-26 パナソニック株式会社 半導体装置及び半導体装置の製造方法
TWI441307B (zh) 2009-08-07 2014-06-11 Sony Corp 內插器、模組及包括該內插器之電子裝置
US8217272B2 (en) * 2009-12-18 2012-07-10 Intel Corporation Apparatus and method for embedding components in small-form-factor, system-on-packages
US8218323B2 (en) * 2009-12-18 2012-07-10 Intel Corporation Apparatus and method for embedding components in small-form-factor, system-on-packages
US8218337B2 (en) * 2009-12-18 2012-07-10 Intel Corporation Apparatus and method for embedding components in small-form-factor, system-on-packages
US8168464B2 (en) * 2010-01-25 2012-05-01 Freescale Semiconductor, Inc. Microelectronic assembly with an embedded waveguide adapter and method for forming the same
US8508045B2 (en) * 2011-03-03 2013-08-13 Broadcom Corporation Package 3D interconnection and method of making same
US8901688B2 (en) * 2011-05-05 2014-12-02 Intel Corporation High performance glass-based 60 ghz / mm-wave phased array antennas and methods of making same
KR101434003B1 (ko) * 2011-07-07 2014-08-27 삼성전기주식회사 반도체 패키지 및 그 제조 방법
US9799627B2 (en) 2012-01-19 2017-10-24 Semiconductor Components Industries, Llc Semiconductor package structure and method
KR101680511B1 (ko) * 2012-06-14 2016-11-28 스카이워크스 솔루션즈, 인코포레이티드 계조를 갖는 쌍극성 트랜지스터 및 관련된 시스템, 장치, 및 방법을 포함하는 전력 증폭기 모듈
US9196958B2 (en) * 2012-07-26 2015-11-24 Apple Inc. Antenna structures and shield layers on packaged wireless circuits
US8846452B2 (en) * 2012-08-21 2014-09-30 Infineon Technologies Ag Semiconductor device package and methods of packaging thereof
US8866292B2 (en) * 2012-10-19 2014-10-21 Infineon Technologies Ag Semiconductor packages with integrated antenna and methods of forming thereof
US8917210B2 (en) 2012-11-27 2014-12-23 International Business Machines Corporation Package structures to improve on-chip antenna performance
US20140209926A1 (en) * 2013-01-28 2014-07-31 Win Semiconductors Corp. Semiconductor integrated circuit
US9172131B2 (en) * 2013-03-15 2015-10-27 Advanced Semiconductor Engineering, Inc. Semiconductor structure having aperture antenna
US9461355B2 (en) * 2013-03-29 2016-10-04 Intel Corporation Method apparatus and material for radio frequency passives and antennas
US9673173B1 (en) * 2015-07-24 2017-06-06 Altera Corporation Integrated circuit package with embedded passive structures
US10573608B2 (en) * 2015-12-22 2020-02-25 Intel Corporation Microelectronic devices designed with high frequency communication devices including compound semiconductor devices integrated on a die fabric on package
DE112016007565T5 (de) * 2016-12-30 2019-10-02 Intel Corporation Mikroelektronische bauelemente, entworfen mit 3d-gestapelten, ultradünnen gehäusemodulen für hochfrequenz-kommunikationen
WO2019132924A1 (en) * 2017-12-28 2019-07-04 Intel Corporation Rf front end module including hybrid filter and active circuits in a single package
US11756894B2 (en) * 2020-05-20 2023-09-12 Qualcomm Incorporated Radio-frequency (RF) integrated circuit (IC) (RFIC) packages employing a substrate sidewall partial shield for electro-magnetic interference (EMI) shielding, and related fabrication methods

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6486536B1 (en) * 2000-08-29 2002-11-26 Micron Technology, Inc. U-shape tape for BOC FBGA package to improve moldability
US7369090B1 (en) * 2001-05-17 2008-05-06 Cypress Semiconductor Corp. Ball Grid Array package having integrated antenna pad

Also Published As

Publication number Publication date
US20220246554A1 (en) 2022-08-04
TW201724416A (zh) 2017-07-01
WO2017111769A1 (en) 2017-06-29
US20180240762A1 (en) 2018-08-23
US11335651B2 (en) 2022-05-17
CN108292651A (zh) 2018-07-17
TWI777929B (zh) 2022-09-21

Similar Documents

Publication Publication Date Title
CN108292651B (zh) 利用集成在管芯间结构上的化合物半导体器件设计的微电子器件
US11367708B2 (en) Microelectronic devices designed with efficient partitioning of high frequency communication devices integrated on a package fabric
US20200412858A1 (en) Microelectronic devices designed with integrated antennas on a substrate
US11430751B2 (en) Microelectronic devices designed with 3D stacked ultra thin package modules for high frequency communications
CN110024114B (zh) 设计有柔性封装基板的具有用于高频通信系统的分布式堆叠天线的微电子器件
US10410983B2 (en) Microelectronic devices designed with high frequency communication devices including compound semiconductor devices integrated on an inter die fabric on package
US11387200B2 (en) Microelectronic devices with high frequency communication modules having compound semiconductor devices integrated on a package fabric
US10573608B2 (en) Microelectronic devices designed with high frequency communication devices including compound semiconductor devices integrated on a die fabric on package
US11658418B2 (en) Microelectronic devices designed with mold patterning to create package-level components for high frequency communication systems

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant