TW201724416A - 以化合物半導體裝置所設計並整合在中間晶粒組織上之微電子裝置 - Google Patents

以化合物半導體裝置所設計並整合在中間晶粒組織上之微電子裝置 Download PDF

Info

Publication number
TW201724416A
TW201724416A TW105137843A TW105137843A TW201724416A TW 201724416 A TW201724416 A TW 201724416A TW 105137843 A TW105137843 A TW 105137843A TW 105137843 A TW105137843 A TW 105137843A TW 201724416 A TW201724416 A TW 201724416A
Authority
TW
Taiwan
Prior art keywords
substrate
ipd
compound semiconductor
microelectronic device
components
Prior art date
Application number
TW105137843A
Other languages
English (en)
Other versions
TWI777929B (zh
Inventor
維傑伊 K. 納爾
吉爾吉斯 C. 道吉亞米斯
泰勒斯弗 坎嘉因
賈維爾 A. 法爾寇
蕭娜 M. 里夫
富田佳宏
Original Assignee
英特爾公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 英特爾公司 filed Critical 英特爾公司
Publication of TW201724416A publication Critical patent/TW201724416A/zh
Application granted granted Critical
Publication of TWI777929B publication Critical patent/TWI777929B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H01L2223/6672—High-frequency adaptations for passive devices for integrated passive components, e.g. semiconductor device with passive components only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H01L2223/6677—High-frequency adaptations for passive devices for antenna, e.g. antenna included within housing of semiconductor device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16265—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being a discrete passive component
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/1701—Structure
    • H01L2224/1703—Bump connectors having different sizes, e.g. different diameters, heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/1705—Shape
    • H01L2224/17051—Bump connectors having different shapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15158—Shape the die mounting substrate being other than a cuboid
    • H01L2924/15159—Side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/15321—Connection portion the connection portion being formed on the die mounting surface of the substrate being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18161—Exposing the passive side of the semiconductor or solid-state body of a flip chip
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/19011—Structure including integrated passive components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19042—Component type being an inductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19102—Disposition of discrete passive components in a stacked assembly with the semiconductor or solid state device
    • H01L2924/19103—Disposition of discrete passive components in a stacked assembly with the semiconductor or solid state device interposed between the semiconductor or solid-state device and the die mounting substrate, i.e. chip-on-passive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19102—Disposition of discrete passive components in a stacked assembly with the semiconductor or solid state device
    • H01L2924/19104—Disposition of discrete passive components in a stacked assembly with the semiconductor or solid state device on the semiconductor or solid-state device, i.e. passive-on-chip
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

本發明之實施例包括一種微電子裝置，該微電子裝置包括具有化合物半導體部件之一基於矽的第一基板。該微電子裝置亦包括耦接至該第一基板之一第二基板。該第二基板包括一天線單元，以用於在約4 GHz或更高之一頻率下傳輸及接收通訊。

Description

以化合物半導體裝置所設計並整合在中間晶粒組織上之微電子裝置
發明領域 本發明之實施例總體係關於半導體裝置之製造。詳言之，本發明之實施例係關於具有整合在中間晶粒組織上之化合物半導體裝置的微電子裝置。
發明背景 未來無線產品靶向遠高於當前所用較低GHz範圍之操作頻率。例如5G(第5代行動網路或第5代無線系統)通訊經預期來在大於或等於15 GHz之頻率下操作。此外，現有WiGig(無線十億位元聯盟)產品在60 GHz下操作。包括汽車雷達及醫學成像之其他應用在毫米波頻率(例如30 GHz-300 GHz)中使用無線通訊技術。對於此等無線應用而言，所設計之RF(無線電頻率)電路需要高品質匹配被動網路，以便適應預定義頻帶(其中發生通訊)之傳輸，以及需要高效率功率放大器及低損耗功率合併器/開關。
依據本發明之一實施例，係特地提出一種微電子裝置，其包含：基於矽的一第一基板，其具有化合物半導體部件；以及一第二基板，其耦接至該第一基板，該第二基板包括一天線單元，以用於在約4 GHz或更高之一頻率下傳輸及接收通訊。
較佳實施例之詳細說明 本文所述之微電子裝置以化合物半導體裝置設計，該等化合物半導體裝置整合在中間晶粒組織之基於矽的基板中。在以下描述中，例示性實行方案之各種態樣將使用熟習此項技術者通常使用之術語描述以將他們的工作之實質傳達至其他熟習此項技術者。然而，這對可藉由所述態樣中之僅一些者實踐本發明之實施例的熟習此項技術者而言，將顯而易見。出於解釋之目的，闡述特定數目、材料及組態以便提供對例示性實行方案之徹底理解。然而，熟習此項技術者將顯而易見，本發明之實施例可在無特定細節的情況下實踐。在其他情況下，省略或簡化熟知特徵以便不模糊例示性實行方案。
各種操作將以最有助於理解本發明之實施例之方式依次描述為多個離散操作；然而，描述之順序不應被視為暗示此等操作必須依賴該順序。詳言之，此等操作不需要按呈現之次序來進行。
對於毫米(例如，1-10 mm、任何mm波)波通訊系統之高頻率(例如，5G、WiGig)無線應用而言，所設計之RF電路(例如，低雜訊放大器、混合器、功率放大器、開關等)需要高品質被動匹配網路，以便適應其中發生通訊之預定義頻帶之傳輸，以及需要高效率功率放大器，及低損耗功率合併器/開關等。可利用用於大於15 GHz操作之CMOS技術，但卻使用降低的功率放大器效率及使用低品質因素被動件，這主要歸咎於使用通常有損的矽基板。此不僅導致較低系統效能，而且歸咎於所產生之餘熱而導致增大的熱要求。在一個實例中，高熱散逸係歸咎於不得不在相位陣列佈置中使用多個功率放大器以達成所要輸出功率及傳輸範圍的事實。此在5G系統上將甚至更為嚴格，因為用於胞狀網路(例如，4G、LTE、LTE-Adv)之典型傳輸範圍比需要連接性之網路(例如，WiFi、WiGig)大幾倍。
本設計包括高頻率部件((例如5G收發器)且使用非CMOS技術(例如非矽基板)以用於通訊系統之關鍵部分(例如GaAs、GaN、玻璃上被動件等)。要求高效率及高品質因素之關鍵部分可在另一技術(例如化合物半導體材料、III-V族材料)上製造。此等部分可位於裝置級(例如GaN/GaAs上之電晶體)上或在電路級(例如整合功率放大器、低雜訊放大器等之III-V晶粒)上且與基於矽的基板整合。整個通訊系統將以封裝體組織方式形成，如在此發明之實施例中所論述的。
本設計技術允許在不同技術及/或基板上在同一封裝體上製造的共整合晶粒及/或裝置以用於效能增強及熱要求的放鬆。該封裝體可包括天線單元以用於與其他無線系統通訊。
在一個實施例中，本設計為具有基於非CMOS的收發器構建塊(例如基於III-V族的裝置或晶粒、GaN島狀物)之5G(第5代行動網路或第5代無線系統)架構，該等基於非CMOS的收發器構建塊在同一封裝體上與低頻率電路及積體被動裝置(IPD)共整合以用於效能增強及熱要求之放鬆。在此佈置中，每一部件在封裝體中直接整合組裝。該封裝體可具有直接整合在其上之天線。5G架構在高頻率(例如至少20 GHz、至少25 GHz、至少28 GHz、至少30 GHz等)下操作，且亦可具有至端點之每秒約1-50十億位元(Gbps)連接。在另一實例中，本設計在較低頻率(例如至少4GHz，約4GHz)下操作。
此5G架構之設計基於使用用於某些部件(例如開關、功率放大器、混合器)之化合物半導體材料及用於較佳品質被動件之積體被動裝置或晶粒(IPD)，提供用於高頻率收發器之優化效能。本設計亦歸咎於具有設計用於天線或天線部件之第一基板及設計用於高頻率部件之第二基板而導致降低成本。在一個實例中，可使用模內電路之收發器部件功能測試與需要將收發器部件最初組裝在封裝體上不相關。諸如阻抗匹配電路、諧波濾波器、耦合器、功率合併器/分配器等之功能塊可藉由IPD實行。IPD通常使用晶圓製造技術(例如薄膜沉積、蝕刻、光刻法處理)來製造。
在一個實例中，若使用高電阻率矽基板(例如至少1 ohm cm、至少10 ohm cm等)，則電感器、變壓器及收發器部件可藉由極佳電氣效能整合在同一基板上。然而，高電阻率基板針對整合數位電路(例如基帶電路系統、應用處理器等)而言通常不為較佳的且不為成本有效的。在另一實例中，若使用低電阻率矽基板(例如小於1 ohm cm等)，則可達成高效能數位電路，但最前端被動部件(例如變壓器、電感器)將具有極低品質因素。本設計藉由將高效能被動件整合在積體被動裝置(IPD)之抗晶粒或基板上賦能於低電阻率矽基板上之具有III-V電路之5G SoC。
在一個實施例中，本設計將具有mm波有源裝置之III-V(例如GaN)島狀物整合在低電阻率矽基板(例如小於1 ohm cm、小於0.1 ohm cm、小於0.01 ohm cm等)上。由於使用半導體製造製程，IPD提供理想容差。使用低電阻率矽賦能於在矽基板及IPD上自應用處理器至天線輸入之模組之整個實行方案。矽基板(例如SoC晶粒)上之IPD之直接總成移除在mm波頻率下極大量的寄生電感及電容。實際上對於5G應用而言，最理想的電感器按用於低GHz設計之微微亨(pH)對毫微亨(nH)次序具有電感。在mm波頻率下之實行方案賦能於人們將天線整合在具有其他部件(例如數位電路系統、應用處理器、任何處理器、基帶電路系統、收發器等)之同一封裝體上。
圖1例示根據一個實施例之微電子裝置(例如中間晶粒組織架構)中之共整合不同部件。微電子裝置100(例如，中間晶粒組織架構100)包括基板120及具有天線單元192之封裝體基板150。基板120(例如所具有之電阻率小於1 ohm cm等之低電阻率矽基板)包括數位電路系統、基帶電路系統、處理器、應用處理器及至少一個收發器單元。基板120亦包括經整合或嵌入的化合物半導體部件122-126(例如GaN部件、GaN裝置、GaN電路系統、高輸出功率電晶體、RF電路系統、組合器、開關、功率放大器、個別裝置(例如電晶體)、形成於化合物半導體材料中之任何類型的裝置或電路系統，等等)。部件122-126藉由半導體製造製程整合至基板120。例如，此等部件可單片地生長在基板120上。在另一實例中，此等部件可用不同製程(例如GaAs、GaN等)製造，且然後在用於基板120(例如CMOS基板120)之處理之開始、期間或結尾處附接至基板120(或嵌入基板之腔體內)。積體被動裝置或晶粒(IPD)140及142藉由連接部166-170(例如凸塊、頂部具有焊料蓋之Cu柱，等等)耦接至基板120(或部件122-126)。IPD組裝至基板120以賦能於RF前端功能性以及數位及類比功能性。IPD可包括任何類型的被動件，包括電感器、變壓器、電容器及電阻器。在一個實例中，IPD晶粒上之電容器可用於功率輸出。在另一實例中，同一或不同IPD上之電阻器可用於數位信號同等化。包覆成型部件130(例如玻璃、高電阻率矽、有機基板、陶瓷基板、氧化鋁基板、化合物半導體基板等)將IPD整合在基板120上。部件130可完全包圍IPD(例如包圍所有側面、頂部、底部)或可僅部分地包圍(例如不高出)IPD。基板120之包括部件122-126之部件藉由連接部163-165(例如穿過模具連接部)及焊球160-162耦接至基板150。基板150包括至少一個天線單元192、導電層151、152、155、156、157-159及導電連接部153、154及156。導電層151、155、157及159可各為天線單元192之天線151、155、157及159。基板120之部件及IPD 140與142可使用次級互連171及172與基板150之部件或未在圖1中展示之其他部件通訊。連接部163-165及160-162形成主級互連。
通常，IPD組裝至基板120(例如其中製造SoC之基板)，但在一些情況下，IPD可在至基板120之組裝之前得以預模製。若基板120小於一或多個IPD，則基板120可替代地組裝在一或多個IPD上。
基板150可具有與基板120之厚度、長度及寬度尺寸相比不同的厚度、長度及寬度尺寸。
在一個實例中，與可具有高密度互連(HDI)及電阻控制互連之基板120相比，基板150之主要支配封裝區域之部件經分成單獨的較低成本及較低電路密度基板150。基板150可藉由低溫共燒陶瓷材料、液晶聚合物、有機材料、玻璃、無摻雜矽等形成。HDI PCB技術可包括盲孔及/或埋孔製程，且可能藉由比傳統PCB高的電路密度而包括微孔製程。以此方式，與包括天線部件之平坦結構相比，基板120之不具有天線部件之區域經降低至較低成本。基板120可藉由任何材料(例如基於低電阻率矽的基板、用於形成CPU之材料、諸如GaAs之半絕緣基板、高電阻率矽基板等)形成，該等材料經設計用於具有理想高頻率特性(例如基板損耗、介電常數)之高頻率設計。
諸如傳統表面安裝被動件之其他部件亦可安裝至基板120。另外，圖1之基板120可經包覆成型及覆蓋有外遮蔽。模製材料可為低損耗非導電介電材料，且該遮蔽可由導電材料製成。
在另一實施例中，裝置或部件中之任一者可耦接至彼此。
圖2例示根據另一實施例之微電子裝置(例如中間晶粒組織架構)中之共整合不同部件。微電子裝置200(例如中間晶粒組織架構200)包括基板220及具有至少一個天線單元292之封裝體基板250。基板220(例如所具有之電阻率小於1 ohm cm等之低電阻率矽基板)包括數位電路系統、基帶電路系統、處理器、應用處理器及至少一個收發器單元。基板220亦包括經整合或嵌入的化合物半導體部件222-226(例如GaN部件、GaN裝置、GaN電路系統、高輸出功率電晶體、RF電路系統、組合器、開關、功率放大器、個別裝置(例如電晶體)、形成於化合物半導體材料中之任何類型的裝置或電路系統，等等)。部件222-226藉由半導體製造製程整合至基板220。例如，此等部件可單片地生長在基板220上。在另一實例中，此等部件可用不同製程(例如GaAs、GaN等)製造，且然後在用於基板220(例如CMOS基板220)之處理之開始、期間或結尾處附接至基板220(或嵌入基板之腔體內)。積體被動裝置或晶粒(IPD)231-234藉由連接部264-267(例如凸塊、頂部具有焊料蓋之Cu柱，等等)耦接至基板220(或部件223-226)。IPD組裝至基板220以賦能於RF前端功能性以及數位及類比功能性。IPD可包括任何類型的被動件，包括電感器、變壓器、電容器及電阻器。在一個實例中，IPD晶粒上之電容器可用於功率輸出。在另一實例中，同一或不同IPD上之電阻器可用於數位信號同等化。包覆成型部件或模組230(例如玻璃、高電阻率矽、有機基板、陶瓷基板、氧化鋁基板、化合物半導體基板等)將IPD整合在基板220上。部件230可完全包圍IPD(例如包圍所有側面、頂部、底部)或可僅部分地包圍(例如不高出)IPD。基板220之包括部件222-226之部件藉由連接部260-263(例如穿過模具連接部)耦接至基板250。基板250包括至少一個天線單元292、導電層251、254-259及導電連接部253、254及256。導電層251、255、257及259可各為天線單元292之天線251、255、257及259。基板220之部件及IPD可使用次級互連271及272與基板250之部件或未在圖2中展示之其他部件通訊。連接部260-263形成主級互連。
在一個實例中，與可具有高密度互連(HDI)及電阻控制互連之基板220相比，基板250之主要支配封裝區域之部件經分成單獨的較低成本及較低電路密度基板250。基板250可藉由低溫共燒陶瓷材料、液晶聚合物、有機材料、玻璃、無摻雜矽等形成。HDI PCB技術可包括盲孔及/或埋孔製程，且可能藉由比傳統PCB高的電路密度而包括微孔製程。以此方式，與包括天線部件之平坦結構相比，基板220之不具有天線部件之區域經降低至較低成本。基板220可藉由任何材料(例如基於低電阻率矽的基板、用於形成CPU之材料等)形成，該等材料經設計用於具有理想高頻率特性(例如基板損耗、介電常數)之高頻率設計。
通常，IPD組裝至基板220，但在一些情況下，IPD可在至基板220之組裝之前得以預模製，如圖2所示。若基板220小於一或多個IPD，則基板220可替代地組裝在一或多個IPD上。
基板250可具有與基板220之厚度、長度及寬度尺寸相比不同的厚度、長度及寬度尺寸。在另一實施例中，裝置或部件中之任一者可耦接至彼此。
圖3例示根據另一實施例之具有腔體之微電子裝置(例如中間晶粒組織架構)中之共整合不同部件。微電子裝置300(例如中間晶粒組織架構300)包括基板320及具有天線單元392之封裝體基板350。基板320(例如所具有之電阻率小於1 ohm cm等之低電阻率矽基板)包括數位電路系統、基帶電路系統、處理器、應用處理器及至少一個收發器單元。基板320亦包括經整合或嵌入的化合物半導體部件321-325(例如GaN部件、GaN裝置、GaN電路系統、高輸出功率電晶體、RF電路系統、組合器、開關、功率放大器、個別裝置(例如電晶體)、形成於化合物半導體材料中之任何類型的裝置或電路系統，等等)。部件321-325藉由半導體製造製程整合至基板320。例如，此等部件可單片地生長在基板320上。在另一實例中，此等部件可用不同製程(例如GaAs、GaN等)製造，且然後在用於基板320(例如CMOS基板320)之處理之開始、期間或結尾處附接至基板320(或嵌入基板之腔體內)。積體被動裝置或晶粒(IPD)331及332藉由連接部380-384(例如凸塊、頂部具有焊料蓋之Cu柱，等等)耦接至基板320(或部件321-325)。IPD組裝至基板320以賦能於RF前端功能性。IPD可包括任何類型的被動件，包括電感器、變壓器、電容器及電阻器。在一個實例中，IPD晶粒上之電容器可用於功率輸出。在另一實例中，同一或不同IPD上之電阻器可用於數位信號同等化。包覆成型部件330(例如玻璃、高電阻率矽、有機基板、陶瓷基板、氧化鋁基板、化合物半導體基板等)將IPD整合在基板320上。部件330可完全包圍IPD(例如包圍所有側面、頂部、底部)或可僅部分地包圍(例如不高出)IPD。基板320之包括部件321-325之部件藉由連接部363-365(例如穿過模具連接部)及焊球360-362耦接至基板350。基板350包括至少一個天線單元392、導電層351-353、355、356、358及導電連接部353、354及357。導電層351、355、356及358可各分別為天線單元392之天線351、355、356及358。基板320之部件及IPD 331及332可使用次級互連371及372與基板350之部件或未在圖3中展示之其他部件通訊。連接部363-365及360-362形成主級互連。基板350包括腔體373，腔體373允許用於基板320及具有IPD 331及332之部件330之空間。腔體373允許減小沿組裝裝置300所需之z軸390的豎直高度。以此方式，與圖1之次級互連171及172相比，次級互連371及372之大小、直徑及高度被減小。
通常，IPD組裝至基板320(例如SoC)，但在一些情況下，IPD可在至基板320之組裝之前得以預模製。若基板320小於一或多個IPD，則基板320可替代地組裝在一或多個IPD上。
基板350可具有與基板320之厚度、長度及寬度尺寸相比不同的厚度、長度及寬度尺寸。
在另一實施例中，裝置或部件中之任一者可耦接至彼此。
圖4例示根據一個實施例之具有腔體之微電子裝置(例如中間晶粒組織架構)中之共整合不同部件。
微電子裝置400(例如中間晶粒組織架構400)包括基板420及具有天線單元492之封裝體基板450。基板420(例如所具有之電阻率小於1 ohm cm等之低電阻率矽基板)包括數位電路系統、基帶電路系統、處理器、應用處理器及至少一個收發器單元。基板420亦包括經整合或嵌入的化合物半導體部件421-425(例如GaN部件、GaN裝置、GaN電路系統、高輸出功率電晶體、RF電路系統、組合器、開關、功率放大器、個別裝置(例如電晶體)、形成於化合物半導體材料中之任何類型的裝置或電路系統，等等)。部件421-425藉由半導體製造製程整合至基板420。例如，此等部件可單片地生長在基板420上。在另一實例中，此等部件可用不同製程(例如GaAs、GaN等)製造，且然後在用於基板420(例如CMOS基板420)之處理之開始、期間或結尾處附接至基板420(或嵌入基板之腔體內)。積體被動裝置或晶粒(IPD)431及432藉由連接部465-469(例如凸塊、頂部具有焊料蓋之Cu柱，等等)耦接至基板420(或部件421-425)。IPD組裝至基板420以賦能於RF前端功能性。IPD可包括任何類型的被動件，包括電感器、變壓器、電容器及電阻器。在一個實例中，IPD晶粒上之電容器可用於功率輸出。在另一實例中，同一或不同IPD上之電阻器可用於數位信號同等化。包覆成型部件430(例如玻璃、高電阻率矽、有機基板、陶瓷基板、氧化鋁基板、化合物半導體基板等)將IPD整合在基板420上。部件430可完全包圍IPD(例如包圍所有側面、頂部、底部)或可僅部分地包圍(例如不高出)IPD。基板420之包括部件421-425之部件藉由連接部463-465(例如穿過模具連接部)及焊球460-462耦接至基板450。基板450包括至少一個天線單元492、導電層451、452、455-457、459及導電連接部453、454及458。導電層451、455、456及457可各分別為天線單元492之天線451、452、456及457。基板420之部件及IPD 431與432可使用次級互連471及472與基板450之部件或未在圖4中展示之其他部件通訊。連接部463-465及焊球460-462形成主級互連。基板450包括腔體或凹部473，腔體或凹部473允許用於IPD 431及432之空間。腔體473允許減小沿組裝裝置400所需之z軸490的豎直高度。以此方式，與圖1之次級互連171及172相比，次級互連471及472之大小、直徑及高度被減小。
通常，IPD組裝至基板420(例如SoC)，但在一些情況下，IPD可在至基板420之組裝之前得以預模製。若基板420小於一或多個IPD，則基板420可替代地組裝在一或多個IPD上。
基板450可具有與基板420之厚度、長度及寬度尺寸相比不同的厚度、長度及寬度尺寸。
在另一實施例中，裝置或部件中之任一者可耦接至彼此。
在一個實例中，化合物半導體材料(例如GaN、GaAs等)與允許更快操作之矽材料相比具有顯著較高電子移動率。化合物半導體材料亦具有較寬帶隙，從而允許功率裝置在較高溫度下之操作，且與矽材料相比在室溫下將較低熱雜訊給予低功率裝置。化合物半導體材料亦具有直接帶隙，該直接帶隙提供比矽之間接帶隙更有利的光電子性質。被動匹配網路所需之被動件整合在IPD中，或被動功率合併器或分離器可組裝在微電子裝置(例如中間晶粒組織架構)上。取決於特定架構，部件可大約按比例描繪或可能不必按比例描繪。在一個實例中，針對約30 GHz之頻率，基板(例如150、250、350、450)具有約2.5 mm×2.5 mm之尺寸。
將瞭解，在晶片上之系統的實施例中，晶粒可包括處理器、記憶體、通訊電路系統及類似物。儘管例示單個晶粒，但可能存在零個、一個或若干晶粒被包括於晶圓之同一區域中。
在一個實施例中，微電子裝置可為使用體矽或絕緣體上矽次結構形成之結晶基板。在其他實行方案中，微電子裝置可使用替代材料形成，該等材料可能或可能不與矽組合，其包括但不限於鍺、銻化銦、碲化鉛、砷化銦、磷化銦、砷化鎵、銦砷化鎵、銻化鎵或III-V族或IV族材料之其他組合。儘管在此描述可形成基板之材料的幾個實例，但可充當在其上可構建半導體裝置之基礎的任何材料皆落入本發明之實施例之範疇內。
圖5例示根據一實施例之計算裝置900。計算裝置900容納板902。板(例如母板、印刷電路板等)可包括若干部件，包括但不限於至少一個處理器904及至少一個通訊晶片906。至少一個處理器904實體地且電氣地耦接至板902。在一些實行方案中，至少一通訊晶片906亦實體地且電氣地耦接至板902。在進一步實行方案中，通訊晶片906為處理器904之部分。在一個實例中，通訊晶片906(例如微電子裝置100、200、300、400等)包括天線單元920(例如天線單元192、292、392、492等)。
取決於計算裝置900之應用，該計算裝置可包括其他部件，該等其他部件可能或可能不實體地且電氣地耦接至板902。此等其他部件包括但不限於依電性記憶體(例如，DRAM 910、911)、非依電性記憶體(例如，ROM 912)、快閃記憶體、圖形處理器916、數位信號處理器、加密處理器、晶片組914、天線單元920、顯示器、觸控螢幕顯示器930、觸控螢幕控制器922、電池932、音訊編解碼器、視訊編解碼器、功率放大器915、全球定位系統(GPS)裝置926、羅盤924、迴轉儀、揚聲器、相機950及大容量儲存裝置(諸如硬碟片驅動機、光碟片(CD)、數位通用碟片(DVD)等)。
通訊晶片906可賦能於用於資料至計算裝置900及自該計算裝置之傳遞之無線通訊。「無線」一詞及其派生詞可用以描述可經由非固體媒體藉由調變電磁輻射之使用來通訊資料的電路、裝置、系統、方法、技術、通訊通道等。該術語並非暗示相關聯裝置不含有任何引線，但是在一些實施例中該等相關聯裝置可不含有任何引線。通訊晶片906可實行若干無線標準或協定中任何無線標準或協定，包括但不限於Wi-Fi(IEEE 802.11族)、WiMAX(IEEE 802.16族)、WiGig、EEE 802.20、長期演進(LTE)、Ev-DO、HSPA+、HSDPA+、HSUPA+、EDGE、GSM、GPRS、CDMA、TDMA、DECT、藍牙、上述各者之衍生物，以及指定為3G、4G、5G及其他的任何其他無線協定。計算裝置900可包括多個通訊晶片906。例如，第一通訊晶片906可專用於較短範圍之無線通訊，諸如Wi-Fi、WiGig及藍牙，且第二通訊晶片906可專用於較長範圍之無線通訊，諸如GPS、EDGE、GPRS、CDMA、WiMAX、LTE、Ev-DO、5G及其他。
計算裝置900之至少一個處理器904包括封裝在至少一個處理器904內之積體電路晶粒。在本發明之一些實施例中，處理器之積體電路晶粒包括根據本發明之實施例之實行方案的一或多個裝置，諸如微電子裝置(例如微電子裝置100、200、300、400、500等)。「處理器」一詞可指代處理來自暫存器及/或記憶體的電子資料以將該電子資料變換成可儲存在暫存器及/或記憶體中的其他電子資料的任何裝置或裝置之部分。
通訊晶片906亦包括封裝在通訊晶片906內的積體電路晶粒。根據本發明之實施例之另一實行方案，通訊晶片之積體電路晶粒包括一或多個微電子裝置(例如微電子裝置100、200、300、400等)。
以下實例係關於其他實施例。實例1為一種微電子裝置，其包括：第一基於矽的基板，其具有化合物半導體部件；以及第二基板，其耦接至第一基板。第二基板包括天線單元以用於在約4 GHz或更高(例如至少4 GHz、至少15 GHz、至少25 GHz)之頻率下傳輸及接收通訊。在一個實例中，第一基板包括收發器單元及基帶單元。
在實例2中，實例1之標的可視需要包括：積體被動晶粒(IPD)，其耦接至第一基板及第二基板中之至少一者。IPD包括被動件以用於被動匹配網路、電源、數位信號同等化、濾波等。
在實例3中，實例1-2中之任一者之標的可視需要包括：包覆成型部件，其至少部分地包圍至少一個IPD。包覆成型部件將至少IPD與第一基板整合。
在實例4中，實例1-3中之任一者之標的可視需要包括：至少一個穿過模具連接部，其形成於包覆成型部件中，以將至少一個電連接提供於第一基板與第二基板之間。
在實例5中，實例4之標的可視需要包括：化合物半導體部件包括藉由化合物半導體材料形成之裝置、高輸出功率電晶體及RF電路系統中之至少一者。
在實例6中，實例1-5中之任一者之標的可視需要包括：化合物半導體部件包括藉由GaN材料形成之裝置及電路系統中之至少一者。
在實例7中，實例1-6中之任一者之標的可視需要包括：微電子裝置為用於5G通訊之5G封裝體架構。
在實例8中，微電子裝置包括：第一基於矽的基板，其具有化合物半導體部件；以及第二基板，其具有腔體，以用於將第一基於矽的基板定位在該腔體內。第二基板包括天線單元以用於在約15 GHz或更高(例如至少4 GHz、至少15 GHz、至少25 GHz)之頻率下傳輸及接收通訊。
在實例9中，實例8之標的可視需要包括：積體被動晶粒(IPD)，其耦接至第一基板及第二基板中之至少一者。IPD包括用於被動匹配網路之被動件。
在實例10中，實例8-9中之任一者之標的可視需要包括：包覆成型部件，其至少部分地包圍至少一個IPD。包覆成型部件將至少IPD與第一基板整合。
在實例11中，實例8-10中之任一者之標的可視需要包括：至少一個穿過模具連接部，其形成於包覆成型部件中，以將至少一個電連接提供於第一基板與第二基板之間。
在實例12中，實例11之標的可視需要包括：化合物半導體部件包括藉由化合物半導體材料形成之裝置、高輸出功率電晶體及RF電路系統中之至少一者。
在實例13中，實例8-12中之任一者之標的可視需要包括：化合物半導體部件包括藉由GaN材料形成之裝置及電路系統中之至少一者。
在實例14中，實例8-13中之任一者之標的可視需要包括：微電子裝置為用於5G通訊之5G封裝體架構。
實例15為一種計算裝置，其包括：至少一個處理器，其用來處理資料；以及通訊模組或晶片，其耦接至該至少一個處理器。通訊模組或晶片包括：第一基於矽的基板，其具有化合物半導體部件；以及第二基板，其耦接至第一基於矽的基板。第二基板具有腔體及天線單元，以用於在約15 GHz或更高之頻率下傳輸及接收通訊。
在實例16中，實例15之標的可視需要包括：計算裝置進一步包括至少一個積體被動晶粒(IPD)，該至少一個積體被動晶粒(IPD)耦接至第一基板及第二基板中之至少一者。IPD至少部分地定位在第二基板之腔體內。
在實例17中，實例15-16中之任一者之標的可視需要包括：計算裝置進一步包含包覆成型部件，該包覆成型部件至少部分地包圍至少一個IPD。包覆成型部件用來將至少IPD與第一基板整合。
在實例18中，實例15-17中之任一者之標的可視需要包括：至少一個穿過模具連接部，其形成於包覆成型部件中，以將至少一個電連接提供於第一基板與第二基板之間。
在實例19中，實例15-18中之任一者之標的可視需要包括：化合物半導體部件包括藉由化合物半導體材料形成之裝置、高輸出功率電晶體及RF電路系統中之至少一者。
在實例20中，實例15-19中之任一者之標的可視需要包括：化合物半導體部件包括藉由GaN材料形成之裝置及電路系統中之至少一者。
100、200‧‧‧微電子裝置/中間晶粒組織架構
120、150、220、250、320、350、450‧‧‧基板
122~126、222~226、321~325、421~425‧‧‧化合物半導體部件/部件
130、330、430‧‧‧包覆成型部件/部件
140、142、231~234、331、332、431、432‧‧‧IPD/積體被動裝置或晶粒
151、155、157~159、251、255、257、259、351、355、356、358、451、452、456、457‧‧‧導電層/天線
152、258、352、455、459‧‧‧導電層
153、154、256、253、354、357、458、453、454‧‧‧導電連接部
156、254、353‧‧‧導電層/導電連接部
160~162、360~362‧‧‧焊球/連接部
163~165、166~170、260~263、264~267、380~384、363~365、463~469、463~465‧‧‧連接部
171、172、271、272、371、372、471、472‧‧‧次級互連
192、292、392、492、920‧‧‧天線單元
230‧‧‧包覆成型部件或模組/部件
373‧‧‧腔體
390、490‧‧‧z軸
473‧‧‧腔體/凹部
400‧‧‧裝置/微電子裝置/中間晶粒組織架構
460~462‧‧‧焊球
904‧‧‧處理器
906‧‧‧通訊晶片
914‧‧‧晶片組
916‧‧‧圖形處理器
915‧‧‧功率放大器
910、911‧‧‧DRAM
912‧‧‧ROM
926‧‧‧全球定位系統(GPS)裝置
924‧‧‧羅盤
902‧‧‧板
930‧‧‧觸控螢幕顯示器
932‧‧‧電池
900‧‧‧計算裝置
922‧‧‧觸控螢幕控制器
950‧‧‧相機
圖1例示根據一個實施例之微電子裝置(例如中間晶粒組織架構)中之共整合不同部件。
圖2例示根據另一實施例之被分割的微電子裝置(例如中間晶粒組織架構)中之共整合不同部件。
圖3例示根據另一實施例之具有腔體之微電子裝置(例如中間晶粒組織架構)中之共整合不同部件。
圖4例示根據一個實施例之具有腔體之微電子裝置(例如中間晶粒組織架構)中之共整合不同部件。
圖5例示根據一實施例之計算裝置500。
100‧‧‧微電子裝置/中間晶粒組織架構
120、150‧‧‧基板
122~126‧‧‧化合物半導體部件/部件
130‧‧‧包覆成型部件/部件
140、142‧‧‧IPD/積體被動裝置或晶粒
151、155、157~159‧‧‧導電層/天線
152‧‧‧導電層
153、154‧‧‧導電連接部
156‧‧‧導電層/導電連接部
160~162‧‧‧焊球/連接部
163~165、166~170‧‧‧連接部
171、172‧‧‧次級互連
192‧‧‧天線單元

Claims (20)

  1. 一種微電子裝置，其包含： 基於矽的一第一基板，其具有化合物半導體部件；以及 一第二基板，其耦接至該第一基板，該第二基板包括一天線單元，以用於在約4 GHz或更高之一頻率下傳輸及接收通訊。
  2. 如請求項1之微電子裝置，其進一步包含： 至少一個積體被動晶粒(IPD)，其耦接至該第一基板及該第二基板中之至少一者，該IPD包括用於被動匹配網路之被動件。
  3. 如請求項2之微電子裝置，其進一步包含： 一包覆成型部件，其至少部分地包圍該至少一個IPD，該包覆成型部件用來將該至少IPD與該第一基板整合。
  4. 如請求項3之微電子裝置，其進一步包含： 至少一個穿過模具連接部，其形成於該包覆成型部件中，以提供於該第一基板與該第二基板之間之至少一個電氣連接。
  5. 如請求項1之微電子裝置，其中該等化合物半導體部件包括以化合物半導體材料形成之裝置、高輸出功率電晶體及RF電路系統中之至少一者。
  6. 如請求項5之微電子裝置，其中該等化合物半導體部件包括以GaN材料形成之裝置及電路系統中之至少一者。
  7. 如請求項1之微電子裝置，其中該微電子裝置包含用於5G通訊之一5G封裝體架構。
  8. 一種微電子裝置，其包含： 基於矽的一第一基板，其具有化合物半導體部件；以及 一第二基板，其具有一腔體，該腔體用於將基於矽的該第一基板定位在該腔體內，該第二基板包括一天線單元，以用於在約15 GHz或更高之一頻率下傳輸及接收通訊。
  9. 如請求項8之微電子裝置，其進一步包含： 至少一個積體被動晶粒(IPD)，其耦接至該第一基板及該第二基板中之至少一者，該IPD包括用於被動匹配網路之被動件。
  10. 如請求項9之微電子裝置，其進一步包含： 一包覆成型部件，其至少部分地包圍該至少一個IPD，該包覆成型部件用來將該至少IPD與該第一基板整合。
  11. 如請求項10之微電子裝置，其進一步包含： 至少一個穿過模具連接部，其形成於該包覆成型部件中，以提供於該第一基板與該第二基板之間之至少一個電氣連接。
  12. 如請求項8之微電子裝置，其中該等化合物半導體部件包括以化合物半導體材料形成之裝置、高輸出功率電晶體及RF電路系統中之至少一者。
  13. 如請求項12之微電子裝置，其中該等化合物半導體部件包括以GaN材料形成之裝置及電路系統中之至少一者。
  14. 如請求項8之微電子裝置，其中該微電子裝置包含用於5G通訊之一5G封裝體架構。
  15. 一種計算裝置，其包含： 至少一個處理器，其用來處理資料；以及 一通訊模組或晶片，其耦接至該至少一個處理器，該通訊模組或晶片包含， 基於矽的一第一基板，其具有化合物半導體部件；以及 一第二基板，其耦接至該第一基於矽的基板，該第二基板具有一腔體及一天線單元，以用於在約15 GHz或更高之一頻率下傳輸及接收通訊。
  16. 如請求項15之計算裝置，其進一步包含： 至少一個積體被動晶粒(IPD)，其耦接至該第一基板及該第二基板中之至少一者，該IPD至少部分地定位在該第二基板之該腔體內。
  17. 如請求項16之計算裝置，其進一步包含： 一包覆成型部件，其至少部分地包圍該至少一個IPD，該包覆成型部件用來將該至少IPD與該第一基板整合。
  18. 如請求項17之計算裝置，其進一步包含： 至少一個穿過模具連接部，其形成於該包覆成型部件中，以提供於該第一基板與該第二基板之間之至少一個電連接。
  19. 如請求項15之計算裝置，其中該等化合物半導體部件包括以化合物半導體材料形成之裝置、高輸出功率電晶體及RF電路系統中之至少一者。
  20. 如請求項19之計算裝置，其中該等化合物半導體部件包括以GaN材料形成之裝置及電路系統中之至少一者。
TW105137843A 2015-12-22 2016-11-18 以化合物半導體裝置所設計並整合在中間晶粒組織上之微電子裝置 TWI777929B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
PCT/US2015/000160 WO2017111769A1 (en) 2015-12-22 2015-12-22 Microelectronic devices designed with compound semiconductor devices and integrated on an inter die fabric
WOPCT/US15/00160 2015-12-22

Publications (2)

Publication Number Publication Date
TW201724416A true TW201724416A (zh) 2017-07-01
TWI777929B TWI777929B (zh) 2022-09-21

Family

ID=59090914

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105137843A TWI777929B (zh) 2015-12-22 2016-11-18 以化合物半導體裝置所設計並整合在中間晶粒組織上之微電子裝置

Country Status (4)

Country Link
US (2) US11335651B2 (zh)
CN (1) CN108292651B (zh)
TW (1) TWI777929B (zh)
WO (1) WO2017111769A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109273433A (zh) * 2017-07-18 2019-01-25 台湾积体电路制造股份有限公司 封装结构

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018057026A1 (en) * 2016-09-26 2018-03-29 Nair Vijay K Die with embedded communication cavity
US11509038B2 (en) 2017-06-07 2022-11-22 Mediatek Inc. Semiconductor package having discrete antenna device
US10734332B2 (en) * 2017-08-22 2020-08-04 Qualcomm Incorporated High aspect ratio interconnects in air gap of antenna package
US10593635B2 (en) * 2018-03-27 2020-03-17 Nxp B.V. Multi-die and antenna array device
US10510694B2 (en) 2018-04-18 2019-12-17 Analog Devices, Inc. Radio frequency communication systems
US10818617B2 (en) * 2018-09-28 2020-10-27 Macom Technology Solutions Holdings, Inc. Flange mount millimeter-wave package
US11508678B2 (en) 2019-08-01 2022-11-22 Mediatek Inc. Semiconductor package structure including antenna
CN110635221A (zh) * 2019-09-20 2019-12-31 上海先方半导体有限公司 一种应用于天线产品的bga封装结构和方法
US11658391B2 (en) 2020-12-21 2023-05-23 Qualcomm Incorporated Antenna module
US11749746B2 (en) * 2021-04-29 2023-09-05 Qualcomm Incorporated Radio frequency front end (RFFE) hetero-integration
US20230044903A1 (en) * 2021-08-04 2023-02-09 Nxp Usa, Inc. Semiconductor device with rf interposer and method therefor

Family Cites Families (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2996169B2 (ja) 1996-03-07 1999-12-27 松下電器産業株式会社 高周波半導体装置および高周波通信機器
JP3129288B2 (ja) * 1998-05-28 2001-01-29 日本電気株式会社 マイクロ波集積回路マルチチップモジュール、マイクロ波集積回路マルチチップモジュールの実装構造
US6486536B1 (en) * 2000-08-29 2002-11-26 Micron Technology, Inc. U-shape tape for BOC FBGA package to improve moldability
US6686649B1 (en) * 2001-05-14 2004-02-03 Amkor Technology, Inc. Multi-chip semiconductor package with integral shield and antenna
US7369090B1 (en) * 2001-05-17 2008-05-06 Cypress Semiconductor Corp. Ball Grid Array package having integrated antenna pad
US7351660B2 (en) * 2001-09-28 2008-04-01 Hrl Laboratories, Llc Process for producing high performance interconnects
JP2005086603A (ja) * 2003-09-10 2005-03-31 Tdk Corp 電子部品モジュールおよびその製造方法
US7061099B2 (en) * 2004-09-30 2006-06-13 Intel Corporation Microelectronic package having chamber sealed by material including one or more intermetallic compounds
US7248131B2 (en) * 2005-03-14 2007-07-24 Avago Technologies Wireless Ip (Singapore) Pte. Ltd. Monolithic vertical integration of an acoustic resonator and electronic circuitry
CN102270315B (zh) * 2005-03-31 2016-05-18 株式会社半导体能源研究所 无线芯片以及具有无线芯片的电子设备
DE102006023123B4 (de) * 2005-06-01 2011-01-13 Infineon Technologies Ag Abstandserfassungsradar für Fahrzeuge mit einem Halbleitermodul mit Komponenten für Höchstfrequenztechnik in Kunststoffgehäuse und Verfahren zur Herstellung eines Halbleitermoduls mit Komponenten für ein Abstandserfassungsradar für Fahrzeuge in einem Kunststoffgehäuse
US7342299B2 (en) * 2005-09-21 2008-03-11 International Business Machines Corporation Apparatus and methods for packaging antennas with integrated circuit chips for millimeter wave applications
TWI264127B (en) 2005-09-23 2006-10-11 Via Tech Inc Chip package and substrate thereof
US7615863B2 (en) * 2006-06-19 2009-11-10 Northrop Grumman Space & Missions Systems Corp. Multi-dimensional wafer-level integrated antenna sensor micro packaging
US7518229B2 (en) * 2006-08-03 2009-04-14 International Business Machines Corporation Versatile Si-based packaging with integrated passive components for mmWave applications
EP1988575A3 (en) * 2007-03-26 2008-12-31 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9818680B2 (en) * 2011-07-27 2017-11-14 Broadpak Corporation Scalable semiconductor interposer integration
JPWO2010095201A1 (ja) * 2009-02-20 2012-08-16 パナソニック株式会社 半導体装置及び半導体装置の製造方法
US20110032685A1 (en) 2009-08-07 2011-02-10 Sony Corporation Interposer, module, and electronics device including the same
US8217272B2 (en) * 2009-12-18 2012-07-10 Intel Corporation Apparatus and method for embedding components in small-form-factor, system-on-packages
US8218337B2 (en) * 2009-12-18 2012-07-10 Intel Corporation Apparatus and method for embedding components in small-form-factor, system-on-packages
US8218323B2 (en) * 2009-12-18 2012-07-10 Intel Corporation Apparatus and method for embedding components in small-form-factor, system-on-packages
US8168464B2 (en) * 2010-01-25 2012-05-01 Freescale Semiconductor, Inc. Microelectronic assembly with an embedded waveguide adapter and method for forming the same
US8508045B2 (en) * 2011-03-03 2013-08-13 Broadcom Corporation Package 3D interconnection and method of making same
US8901688B2 (en) * 2011-05-05 2014-12-02 Intel Corporation High performance glass-based 60 ghz / mm-wave phased array antennas and methods of making same
KR101434003B1 (ko) * 2011-07-07 2014-08-27 삼성전기주식회사 반도체 패키지 및 그 제조 방법
US9799627B2 (en) 2012-01-19 2017-10-24 Semiconductor Components Industries, Llc Semiconductor package structure and method
KR20190058711A (ko) * 2012-06-14 2019-05-29 스카이워크스 솔루션즈, 인코포레이티드 고조파 종단 회로를 포함하는 전력 증폭기 모듈 및 관련된 시스템, 장치, 및 방법
US9196958B2 (en) * 2012-07-26 2015-11-24 Apple Inc. Antenna structures and shield layers on packaged wireless circuits
US8846452B2 (en) * 2012-08-21 2014-09-30 Infineon Technologies Ag Semiconductor device package and methods of packaging thereof
US8952521B2 (en) * 2012-10-19 2015-02-10 Infineon Technologies Ag Semiconductor packages with integrated antenna and method of forming thereof
US8917210B2 (en) 2012-11-27 2014-12-23 International Business Machines Corporation Package structures to improve on-chip antenna performance
US20140209926A1 (en) 2013-01-28 2014-07-31 Win Semiconductors Corp. Semiconductor integrated circuit
US9172131B2 (en) * 2013-03-15 2015-10-27 Advanced Semiconductor Engineering, Inc. Semiconductor structure having aperture antenna
US9461355B2 (en) 2013-03-29 2016-10-04 Intel Corporation Method apparatus and material for radio frequency passives and antennas
US9673173B1 (en) * 2015-07-24 2017-06-06 Altera Corporation Integrated circuit package with embedded passive structures
WO2017111766A1 (en) * 2015-12-22 2017-06-29 Intel Corporation Microelectronic devices designed with high frequency communication devices including compound semiconductor devices integrated on a die fabric on package
WO2018125242A1 (en) * 2016-12-30 2018-07-05 Intel Corporation Microelectronic devices designed with 3d stacked ultra thin package modules for high frequency communications
US11456721B2 (en) * 2017-12-28 2022-09-27 Intel Corporation RF front end module including hybrid filter and active circuits in a single package
US11756894B2 (en) * 2020-05-20 2023-09-12 Qualcomm Incorporated Radio-frequency (RF) integrated circuit (IC) (RFIC) packages employing a substrate sidewall partial shield for electro-magnetic interference (EMI) shielding, and related fabrication methods

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109273433A (zh) * 2017-07-18 2019-01-25 台湾积体电路制造股份有限公司 封装结构
TWI753940B (zh) * 2017-07-18 2022-02-01 台灣積體電路製造股份有限公司 封裝結構及其製造方法
US11335655B2 (en) 2017-07-18 2022-05-17 Taiwan Semiconductor Manufacturing Company, Ltd. Package structure and manufacturing method thereof

Also Published As

Publication number Publication date
US20220246554A1 (en) 2022-08-04
CN108292651B (zh) 2022-08-23
CN108292651A (zh) 2018-07-17
US11335651B2 (en) 2022-05-17
US20180240762A1 (en) 2018-08-23
WO2017111769A1 (en) 2017-06-29
TWI777929B (zh) 2022-09-21

Similar Documents

Publication Publication Date Title
TWI777929B (zh) 以化合物半導體裝置所設計並整合在中間晶粒組織上之微電子裝置
US11367708B2 (en) Microelectronic devices designed with efficient partitioning of high frequency communication devices integrated on a package fabric
US11430751B2 (en) Microelectronic devices designed with 3D stacked ultra thin package modules for high frequency communications
US10410983B2 (en) Microelectronic devices designed with high frequency communication devices including compound semiconductor devices integrated on an inter die fabric on package
US20200412858A1 (en) Microelectronic devices designed with integrated antennas on a substrate
TWI721040B (zh) 帶有具有化合物半導體裝置整合在封裝體組織上的高頻通訊模組之微電子裝置
CN110024114B (zh) 设计有柔性封装基板的具有用于高频通信系统的分布式堆叠天线的微电子器件
TWI712144B (zh) 以包括化合物半導體裝置整合在封裝體上之晶粒組織上的高頻通訊裝置所設計之微電子裝置
US11658418B2 (en) Microelectronic devices designed with mold patterning to create package-level components for high frequency communication systems

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent