CN110635221A - 一种应用于天线产品的bga封装结构和方法 - Google Patents

一种应用于天线产品的bga封装结构和方法 Download PDF

Info

Publication number
CN110635221A
CN110635221A CN201910891150.9A CN201910891150A CN110635221A CN 110635221 A CN110635221 A CN 110635221A CN 201910891150 A CN201910891150 A CN 201910891150A CN 110635221 A CN110635221 A CN 110635221A
Authority
CN
China
Prior art keywords
bga
substrate
antenna
front surface
package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910891150.9A
Other languages
English (en)
Inventor
金国庆
孙鹏
曹立强
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Center for Advanced Packaging Co Ltd
Shanghai Xianfang Semiconductor Co Ltd
Original Assignee
National Center for Advanced Packaging Co Ltd
Shanghai Xianfang Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by National Center for Advanced Packaging Co Ltd, Shanghai Xianfang Semiconductor Co Ltd filed Critical National Center for Advanced Packaging Co Ltd
Priority to CN201910891150.9A priority Critical patent/CN110635221A/zh
Publication of CN110635221A publication Critical patent/CN110635221A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/12—Supports; Mounting means
    • H01Q1/22—Supports; Mounting means by structural association with other equipment or articles
    • H01Q1/2283—Supports; Mounting means by structural association with other equipment or articles mounted in or on the surface of a semiconductor substrate as a chip-type antenna or integrated with other components into an IC package
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q21/00—Antenna arrays or systems
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H01L2223/6677—High-frequency adaptations for passive devices for antenna, e.g. antenna included within housing of semiconductor device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/15321—Connection portion the connection portion being formed on the die mounting surface of the substrate being a ball array, e.g. BGA

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

本发明公开了一种应用于天线产品的BGA封装结构，包括：封装基板；天线，所述天线设置在所述封装基板的背面或者接近背面的内部；BGA焊球，所述BGA焊球设置在所述封装基板的正面；控制芯片，所述控制芯片设置在所述封装基板的正面，且与所述BGA焊球在水平位置分离开；芯片焊球，所述控制芯片通过所述芯片焊球倒装焊接至所述封装基板的正面；以及芯片底填胶，所述芯片底填胶设置在所述控制芯片与所述封装基板的正面之间。

Description

一种应用于天线产品的BGA封装结构和方法
技术领域
本发明涉及半导体封装技术领域，尤其涉及一种应用于天线产品的BGA封装结构和方法。
背景技术
随着通讯技术的不断进步，尤其是5G无线通讯技术不断发展，出现了天线之系统封装(Antennas in package；AiP)，这项AiP技术继承与发扬了微带天线、多芯片电路模块及瓦片式相控阵结构的集成概念。硅基半导体工艺集成度的提高，驱动了研究者自90年代末不断深入地探索在芯片封装上集成单个或多个天线，可应用天线包含印刷天线、金属片天线、超宽频天线、复合式天线等，这些天线可以被内置在同一系统封装结构中，使得整个系统封装适合直接应用于无线通讯产品上，不需另外进行外加天线之设计。它的进一步高速发展主要得益于市场的巨大需求。
由于将天线导入到系统级封装中，需要异质整合的射频前端模组、更复杂的重新设计，又必须符合消费电子产品轻薄短小的产品趋势，在系统级封装基础上的天线封装(Antenna in Package；AiP)成为主要的需解决问题。
采用现有的BGA工艺将天线导入到系统级封装结构中，存在先贴片再植球的工艺方案因芯片组装后凸起的影响，无法再通过丝网印刷实现BGA焊球加工，以及采用自动化模具方案植针蘸取助焊剂，吸取焊锡球植球方式，又因前期治具成本较高等问题。
因此，本领域还需要继续对天线产品的封装结构和封装方法进行进行改进，从而解决现有的天线导入到系统级封装结构中存在的无法通过丝网印刷工艺实现BGA焊球加工，以及采用自动化模具方案成本较高等问题。
发明内容
针对现有的天线导入到系统级封装结构中存在的无法通过丝网印刷工艺实现BGA焊球加工，以及采用自动化模具方案成本较高等问题，根据本发明的一个方面，提供一种应用于天线产品的BGA封装结构，包括：
封装基板；
天线，所述天线设置在所述封装基板的背面或者接近背面的内部；
BGA焊球，所述BGA焊球设置在所述封装基板的正面；
控制芯片，所述控制芯片设置在所述封装基板的正面，且与所述BGA焊球在水平位置分离开；
芯片焊球，所述控制芯片通过所述芯片焊球倒装焊接至所述封装基板的正面；以及
芯片底填胶，所述芯片底填胶设置在所述控制芯片与所述封装基板的正面之间。
在本发明的一个实施例中，所述封装基板为PCB基板、玻璃基板或硅基板。
在本发明的一个实施例中，所述封装基板还包括：
M层位于所述封装基板的内部和/或表面的互联层；以及
连通相邻所述互联层之间的导电通孔。
在本发明的一个实施例中，所述天线为单个天线或天线阵列。
在本发明的一个实施例中，所述BGA焊球为无铅焊球或电铜柱。
在本发明的一个实施例中，所述控制芯片的背面距离所述封装基板的正面的高度，小于所述BGA焊球的顶面距离所述封装基板的正面的高度。
根据本发明的一个方面，一种应用于天线产品的BGA封装结构的制作方法，包括：
提供带背面天线或天线阵列的封装基板；
在封装基板正面形成BGA焊球；
在封装基板正面倒装焊控制芯片；以及
进行控制芯片底部填胶。
在本发明的另一个实施例中，所述控制芯片与所述BGA焊球在所述封装基板正面的水平位置分离开。
在本发明的另一个实施例中，所述控制芯片背面距离所述封装基板正面的高度，小于所述BGA焊球的高度。
本发明提供一种应用于天线产品的BGA封装结构和方法，该封装结构包括封装基板、位于封装基板背面的集成天线或天线阵列、位于封装基板正面的BGA焊球和控制芯片。首先在基板的背面集成天线或天线阵列，然后在基板的正面制作BGA焊球，最后在基板正面对应位置倒装贴焊芯片并形成底填胶。基于本发明提供的该种应用于天线产品的BGA封装结构和方法通过合理的设计封装中各器件结构和布局，优化封装工艺步骤，解决了芯片和BGA焊球同面的产品开发过程中量产化加工问题，也是此类结构产品的低成本封装解决方案。
附图说明
为了进一步阐明本发明的各实施例的以上和其它优点和特征，将参考附图来呈现本发明的各实施例的更具体的描述。可以理解，这些附图只描绘本发明的典型实施例，因此将不被认为是对其范围的限制。在附图中，为了清楚明了，相同或相应的部件将用相同或类似的标记表示。
图1示出根据本发明的一个实施例形成的一种应用于天线产品的BGA封装结构100的截面图；
图2A至图2D示出根据本发明的一个实施例形成该种应用于天线产品的BGA封装结构100的过程截面图；
图3示出根据本发明的一个实施例形成该种应用于天线产品的BGA封装结构100的流程图。
具体实施方式
在以下的描述中，参考各实施例对本发明进行描述。然而，本领域的技术人员将认识到可在没有一个或多个特定细节的情况下或者与其它替换和/或附加方法、材料或组件一起实施各实施例。在其它情形中，未示出或未详细描述公知的结构、材料或操作以免使本发明的各实施例的诸方面晦涩。类似地，为了解释的目的，阐述了特定数量、材料和配置，以便提供对本发明的实施例的全面理解。然而，本发明可在没有特定细节的情况下实施。此外，应理解附图中示出的各实施例是说明性表示且不一定按比例绘制。
在本说明书中，对“一个实施例”或“该实施例”的引用意味着结合该实施例描述的特定特征、结构或特性被包括在本发明的至少一个实施例中。在本说明书各处中出现的短语“在一个实施例中”并不一定全部指代同一实施例。
需要说明的是，本发明的实施例以特定顺序对工艺步骤进行描述，然而这只是为了方便区分各步骤，而并不是限定各步骤的先后顺序，在本发明的不同实施例中，可根据工艺的调节来调整各步骤的先后顺序。
本发明提供一种应用于天线产品的BGA封装结构和方法，该封装结构包括封装基板、位于封装基板背面的集成天线或天线阵列、位于封装基板正面的BGA焊球和控制芯片。首先在基板的背面集成天线或天线阵列，然后在基板的正面制作BGA焊球，最后在基板正面对应位置倒装贴焊芯片并形成底填胶。基于本发明提供的该种应用于天线产品的BGA封装结构和方法通过合理的设计封装中各器件结构和布局，优化封装工艺步骤，解决了芯片和BGA焊球同面的产品开发过程中量产化加工问题，也是此类结构产品的低成本封装解决方案。
下面结合图1来详细介绍根据本发明的一个实施例的一种应用于天线产品的BGA封装结构。图1示出根据本发明的一个实施例形成的一种应用于天线产品的BGA封装结构100的截面图。如图1所示，该应用于天线产品的BGA封装结构100进一步包括封装基板110、天线或天线阵列120、BGA焊球130、控制芯片140、芯片焊球150以及芯片底填胶160。
封装基板110为该应用于天线产品的BGA封装结构100支撑结构，起到机械支撑作用，并通过内部互连实现天线或天线阵列120与BGA焊球130以及控制芯片140之间的电和/或信号互连。在本发明的一个实施例中，封装基板110可以为PCB基板、固化片或半固化片构成的基板、玻璃基板、硅基板等。在本发明的又一实施例中，封装基板110还包括一层或多层位于基板内部和/或表面的互联层，以及连通多层互联层间的导电通孔(图中未示出)。
天线或天线阵列120设置在封装基板110的第一面111上，或设置在该封装基板110的第一面111的内部。在本发明的一个实施例中，天线或天线阵列120与设置在封装基板110内部和/或表面的互连线路(图中未示出)电连接。
BGA焊球130设置在封装基板110的第二面112上，与设置在封装基板110内部和/或表面的互连线路(图中未示出)电连接，起到整个应用于天线产品的BGA封装结构100与外部主板/系统的互连作用。在本发明的一个具体实施例中，BGA焊球130通过丝网印刷植球工艺结合回流焊工艺形成；在本发明的又一具体实施例中，BGA焊球130通过电镀工艺和回流焊工艺形成。在本发明的一个实施例中，BGA焊球130可以为锡银、锡银铜等材料的无铅焊球，也可以是导电铜柱(Copper Pillar)。
控制芯片140通过芯片焊球150倒装焊接设置在封装基板110的第二面112上，与BGA焊球130在水平位置上分离。控制芯片140的背面与封装基板110的第二面112之间的垂直距离为h，BGA焊球130的顶面与封装基板110的第二面112之间的垂直距离为H，其中H≥h。在本发明的一个具体实施例中，h的数值范围约为150微米至350微米，H的数值范围约为250微米至500微米。
芯片底填胶160设置在控制芯片140与封装基板110的第二面112之间的间隙中，起到对控制芯片140以及芯片焊球150的保护作用。
下面结合图2A至图2D以及图3来详细介绍根据本发明的一个实施例形成该种应用于天线产品的BGA封装结构100的过程。图2A至图2D示出根据本发明的一个实施例形成该种应用于天线产品的BGA封装结构100的过程截面图；图3示出根据本发明的一个实施例形成该种应用于天线产品的BGA封装结构100的流程图。
首先，如图2A所示，在步骤310，提供带背面天线或天线阵列的封装基板。封装基板内部具有互连线路和位于正面的BGA焊盘以及芯片焊盘(图中未示出)。在本发明的一个实施例中，天线或天线阵列220通过加成法或减成法工艺埋入在封装基板210的背面或接近背面的位置。
接下来，如图2B所示，在步骤320，在封装基板正面形成BGA焊球。在本发明的一个实施例中，通过丝网印刷工艺在封装基板210的正面的BGA焊盘位置(图中未示出)进行植球，然后进行回流焊形成BGA焊球230。在本发明的又一实施例中，可以通过电镀、回流等工艺形成BGA焊球230。BGA焊球230可以为锡银、锡银铜等材料的无铅焊球，也可以是导电铜柱(Copper Pillar)。
然后，如图2C所示，在步骤330，在封装基板正面倒装焊控制芯片。在本发明的一个实施例中，控制芯片240通过芯片焊球250倒装焊接至封装基板210正面的对应芯片焊盘位置(图中未示出)。值得注意的是，控制芯片240倒装焊接至封装基板210正面后，控制芯片240背面距离封装基板210正面的距离需要小于BGA焊球230的高度，以保证后续封装结构系统级组装。
最后，如图2D所示，在步骤340，进行控制芯片底部填胶。进行控制芯片底部填胶时，BGA焊球的设计要满足底部填充溢出的距离要求，且底部填充点胶头的高度需根据芯片背面高度上升设置，避免碰伤BGA锡球。
基于本发明提供的该种应用于天线产品的BGA封装结构和方法，该封装结构包括封装基板、位于封装基板背面的集成天线或天线阵列、位于封装基板正面的BGA焊球和控制芯片。首先在基板的背面集成天线或天线阵列，然后在基板的正面制作BGA焊球，最后在基板正面对应位置倒装贴焊芯片并形成底填胶。基于本发明提供的该种应用于天线产品的BGA封装结构和方法通过合理的设计封装中各器件结构和布局，优化封装工艺步骤，解决了芯片和BGA焊球同面的产品开发过程中量产化加工问题，也是此类结构产品的低成本封装解决方案。
尽管上文描述了本发明的各实施例，但是，应该理解，它们只是作为示例来呈现的，而不作为限制。对于相关领域的技术人员显而易见的是，可以对其做出各种组合、变型和改变而不背离本发明的精神和范围。因此，此处所公开的本发明的宽度和范围不应被上述所公开的示例性实施例所限制，而应当仅根据所附权利要求书及其等同替换来定义。

Claims (9)

1.一种应用于天线产品的BGA封装结构，包括：
封装基板；
天线，所述天线设置在所述封装基板的背面或者接近背面的内部；
BGA焊球，所述BGA焊球设置在所述封装基板的正面；
控制芯片，所述控制芯片设置在所述封装基板的正面，且与所述BGA焊球在水平位置分离开；
芯片焊球，所述控制芯片通过所述芯片焊球倒装焊接至所述封装基板的正面；以及
芯片底填胶，所述芯片底填胶设置在所述控制芯片与所述封装基板的正面之间。
2.如权利要求1所述的应用于天线产品的BGA封装结构，其特征在于，所述封装基板为PCB基板、玻璃基板或硅基板。
3.如权利要求1所述的应用于天线产品的BGA封装结构，其特征在于，所述封装基板还包括：
M层位于所述封装基板的内部和/或表面的互联层；以及
连通相邻所述互联层之间的导电通孔。
4.如权利要求1所述的应用于天线产品的BGA封装结构，其特征在于，所述天线为单个天线或天线阵列。
5.如权利要求1所述的应用于天线产品的BGA封装结构，其特征在于，所述BGA焊球为无铅焊球或电铜柱。
6.如权利要求1所述的应用于天线产品的BGA封装结构，其特征在于，所述控制芯片的背面距离所述封装基板的正面的高度，小于所述BGA焊球的顶面距离所述封装基板的正面的高度。
7.一种应用于天线产品的BGA封装结构的制作方法，包括：
提供带背面天线或天线阵列的封装基板；
在封装基板正面形成BGA焊球；
在封装基板正面倒装焊控制芯片；以及
进行控制芯片底部填胶。
8.如权利要求7所述的应用于天线产品的BGA封装结构的制作方法，其特征在于，所述控制芯片与所述BGA焊球在所述封装基板正面的水平位置分离开。
9.如权利要求7所述的应用于天线产品的BGA封装结构的制作方法，其特征在于，所述控制芯片背面距离所述封装基板正面的高度，小于所述BGA焊球的高度。
CN201910891150.9A 2019-09-20 2019-09-20 一种应用于天线产品的bga封装结构和方法 Pending CN110635221A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910891150.9A CN110635221A (zh) 2019-09-20 2019-09-20 一种应用于天线产品的bga封装结构和方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910891150.9A CN110635221A (zh) 2019-09-20 2019-09-20 一种应用于天线产品的bga封装结构和方法

Publications (1)

Publication Number Publication Date
CN110635221A true CN110635221A (zh) 2019-12-31

Family

ID=68971924

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910891150.9A Pending CN110635221A (zh) 2019-09-20 2019-09-20 一种应用于天线产品的bga封装结构和方法

Country Status (1)

Country Link
CN (1) CN110635221A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111415921A (zh) * 2020-03-30 2020-07-14 华进半导体封装先导技术研发中心有限公司 一种天线封装结构及其制造方法
CN113964092A (zh) * 2020-07-21 2022-01-21 江苏长电科技股份有限公司 封装结构及其制备方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080291115A1 (en) * 2007-05-22 2008-11-27 Sibeam, Inc. Surface mountable integrated circuit packaging scheme
CN104078451A (zh) * 2013-03-29 2014-10-01 英特尔公司 用于射频无源件和天线的方法、设备和材料
WO2017111975A1 (en) * 2015-12-22 2017-06-29 Intel Corporation Microelectronic devices with high frequency communication modules having compound semiconductor devices integrated on a package fabric
WO2017111769A1 (en) * 2015-12-22 2017-06-29 Intel Corporation Microelectronic devices designed with compound semiconductor devices and integrated on an inter die fabric
CN107342233A (zh) * 2017-06-29 2017-11-10 江苏长电科技股份有限公司 低损耗部件埋入式天线封装结构及其制造方法
CN109037170A (zh) * 2018-07-13 2018-12-18 中国电子科技集团公司第五十八研究所 一种射频微系统集成封装天线
US20190067220A1 (en) * 2017-08-30 2019-02-28 Taiwan Semiconductor Manufacturing Co., Ltd. Package structure and method of fabricating package structure
CN109727934A (zh) * 2018-12-28 2019-05-07 中芯长电半导体（江阴）有限公司 封装结构及其制备方法

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080291115A1 (en) * 2007-05-22 2008-11-27 Sibeam, Inc. Surface mountable integrated circuit packaging scheme
CN104078451A (zh) * 2013-03-29 2014-10-01 英特尔公司 用于射频无源件和天线的方法、设备和材料
EP2784814A2 (en) * 2013-03-29 2014-10-01 Intel Corporation Method apparatus and material for radio frequency passives and antennas
WO2017111975A1 (en) * 2015-12-22 2017-06-29 Intel Corporation Microelectronic devices with high frequency communication modules having compound semiconductor devices integrated on a package fabric
WO2017111769A1 (en) * 2015-12-22 2017-06-29 Intel Corporation Microelectronic devices designed with compound semiconductor devices and integrated on an inter die fabric
CN107342233A (zh) * 2017-06-29 2017-11-10 江苏长电科技股份有限公司 低损耗部件埋入式天线封装结构及其制造方法
US20190067220A1 (en) * 2017-08-30 2019-02-28 Taiwan Semiconductor Manufacturing Co., Ltd. Package structure and method of fabricating package structure
CN109037170A (zh) * 2018-07-13 2018-12-18 中国电子科技集团公司第五十八研究所 一种射频微系统集成封装天线
CN109727934A (zh) * 2018-12-28 2019-05-07 中芯长电半导体（江阴）有限公司 封装结构及其制备方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111415921A (zh) * 2020-03-30 2020-07-14 华进半导体封装先导技术研发中心有限公司 一种天线封装结构及其制造方法
CN113964092A (zh) * 2020-07-21 2022-01-21 江苏长电科技股份有限公司 封装结构及其制备方法

Similar Documents

Publication Publication Date Title
US6828665B2 (en) Module device of stacked semiconductor packages and method for fabricating the same
US9449941B2 (en) Connecting function chips to a package to form package-on-package
US7411281B2 (en) Integrated circuit device package having both wire bond and flip-chip interconnections and method of making the same
EP2798675B1 (en) Method for a substrate core layer
US20180114786A1 (en) Method of forming package-on-package structure
US9646922B2 (en) Methods and apparatus for thinner package on package structures
US20070190690A1 (en) Integrated circuit package system with exposed interconnects
US8288849B2 (en) Method for attaching wide bus memory and serial memory to a processor within a chip scale package footprint
US20050156299A1 (en) Partially populated ball grid design to accommodate landing pads close to the die
US20070020812A1 (en) Circuit board structure integrated with semiconductor chip and method of fabricating the same
CN115312402B (zh) 基于激光的重分布和多堆叠的封装
US11710689B2 (en) Semiconductor device package and method of manufacturing the same
EP3848962A2 (en) Semiconductor package having re-distribution layer structure on substrate component
US20070235871A1 (en) High frequency IC package and method for fabricating the same
CN110635221A (zh) 一种应用于天线产品的bga封装结构和方法
US10741499B2 (en) System-level packaging structures
KR20240023415A (ko) 사전 형성된 마스크를 이용한 선택적 emi 차폐
CN111755409A (zh) 半导体封装基板及其制法与电子封装件及其制法
US10515883B2 (en) 3D system-level packaging methods and structures
CN212461680U (zh) 一种圆片级芯片扇出三维堆叠封装结构
CN212342619U (zh) 一种圆片级芯片扇出三维堆叠封装结构
CN115995395A (zh) 具有用于散热器和emi屏蔽的分隔盖子的封装
CN115775741A (zh) 双面部分模制的sip模块
CN112435996A (zh) 半导体封装装置及其制造方法
US20240038743A1 (en) Smaller module by stacking

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20191231