CN109727934A - 封装结构及其制备方法 - Google Patents

封装结构及其制备方法 Download PDF

Info

Publication number
CN109727934A
CN109727934A CN201811625411.4A CN201811625411A CN109727934A CN 109727934 A CN109727934 A CN 109727934A CN 201811625411 A CN201811625411 A CN 201811625411A CN 109727934 A CN109727934 A CN 109727934A
Authority
CN
China
Prior art keywords
layer
interlayer
connection structure
antenna stack
encapsulated
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201811625411.4A
Other languages
English (en)
Other versions
CN109727934B (zh
Inventor
陈彦亨
林正忠
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SJ Semiconductor Jiangyin Corp
Original Assignee
SJ Semiconductor Jiangyin Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SJ Semiconductor Jiangyin Corp filed Critical SJ Semiconductor Jiangyin Corp
Priority to CN201811625411.4A priority Critical patent/CN109727934B/zh
Publication of CN109727934A publication Critical patent/CN109727934A/zh
Application granted granted Critical
Publication of CN109727934B publication Critical patent/CN109727934B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明提供了一种封装结构及其制备方法，所述制备方法包括以下步骤：提供一支撑衬底；在所述支撑衬底上形成重新布线层；在其上表面形成底层连接结构和底层封装层；在底层封装层的上表面形成与底层连接结构电性连接的层间天线层；在层间天线层上形成包覆层间天线层的缓冲层；在缓冲层上形成顶层连接结构和顶层封装层，顶层封装层覆盖缓冲层和顶层连接结构；在顶层封装层上形成顶层天线层。本发明通过引入设置于封装层之间的缓冲层，提高了各封装层之间的结合性能，减少了封装层层间开裂的风险，改善了产品良率。此外，通过引入缓冲层还可以减少封装层形成过程中对层间天线层的应力，从而确保了层间天线层的完整性。

Description

封装结构及其制备方法
技术领域
本发明涉及半导体封装技术领域，特别是涉及一种封装结构及其制备方法。
背景技术
扇出型封装是一种晶圆级加工的嵌入式芯片封装方法，具有输入/输出端口(I/O)较多、集成灵活性较好的特点。扇出型晶圆级封装相较于常规的晶圆级封装具有以下优点：1、I/O间距灵活，不依赖于芯片尺寸；2、只使用有效裸片(die)，产品良率提高；3、具有灵活的3D封装路径，即可以在顶部形成任意阵列的图形；4、具有较好的电性能及热性能；5、可用于高频应用；6、通过重新布线层(RDL)实现高密度布线。
目前，在扇出型封装的多层天线结构封装工艺过程中，在形成一层天线布线层后，一般需要使用填充材料形成封装层，而后在封装层上再继续形成上层的天线布线层，如此反复，以形成多层线性结构封装层。然而，在现有的封装工艺条件下，各层天线结构的封装层之间容易因为结合性能不佳而导致出现层间开裂的问题。此外，在形成封装层过程中，采用注塑或层压等成型工艺还容易使被封装的天线布线层在应力的作用下发生形变，进而影响产品良率。
因此，有必要提出一种新的封装结构及其制备方法，解决上述问题。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种封装结构及其制备方法，用于解决现有技术中各层天线结构的封装层容易出现层间开裂的问题。
为实现上述目的及其它相关目的，本发明提供了一种封装结构的制备方法，其特征在于，包括以下步骤：
提供一支撑衬底；
在所述支撑衬底上形成重新布线层；
在所述重新布线层的上表面形成底层连接结构和底层封装层，所述底层连接结构与所述重新布线层电性连接，所述底层封装层覆盖所述重新布线层和所述底层连接结构并暴露出所述底层连接结构的顶部；
在所述底层封装层的上表面形成部分覆盖所述底层封装层的层间天线层，所述层间天线层与所述底层连接结构电性连接；
在所述层间天线层的上表面形成缓冲层，所述缓冲层包覆所述层间天线层；
在所述缓冲层的上表面形成顶层连接结构和顶层封装层，所述顶层连接结构穿过所述缓冲层与所述层间天线层电性连接，所述顶层封装层覆盖所述缓冲层和所述顶层连接结构并暴露出所述顶层连接结构的顶部；
在所述顶层封装层的上表面形成部分覆盖所述顶层封装层的顶层天线层，所述顶层天线层与所述顶层连接结构电性连接。
作为本发明的一种可选方案，构成所述缓冲层的材料包括聚酰亚胺、硅胶或环氧树脂中的一种，形成所述缓冲层的工艺包括压缩成型、传递模塑成型、液封成型、真空层压或旋涂中的一种。
作为本发明的一种可选方案，在形成所述顶层天线层后，还包括去除所述支撑衬底，在所述重新布线层的下表面形成与所述重新布线层电性连接的金属凸块，并在所述重新布线层的下表面电性连接半导体芯片的步骤。
作为本发明的一种可选方案，在所述支撑衬底上形成所述重新布线层之前，还包括先在所述支撑衬底上形成释放层的步骤，所述重新布线层通过所述释放层粘附于所述支撑衬底；在去除所述支撑衬底时，通过降低所述释放层的粘性使所述支撑衬底与所述重新布线层分离。
作为本发明的一种可选方案，所述重新布线层包括至少一层金属布线层和包裹所述金属布线层的电介质层。
作为本发明的一种可选方案，所述底层连接结构包含金属连接线，形成所述底层连接结构的工艺包含焊线工艺，形成所述底层连接结构和所述底层封装层的步骤包括：
在所述重新布线层的所述电介质层的部分区域形成电介质层开口区域，并暴露出位于所述电介质层开口区域下方的所述金属布线层；
采用焊线工艺将所述金属连接线的一端焊接于所述电介质层开口区域下方的所述金属布线层上，另一端向上方延伸；
在所述重新布线层上形成底层封装层，所述底层封装层包覆所述金属连接线；
对所述底层封装层进行研磨，并暴露出所述金属连接线的顶部。
作为本发明的一种可选方案，所述顶层连接结构包含金属连接线，形成所述顶层连接结构的工艺包含焊线工艺，形成所述顶层连接结构和所述顶层封装层的步骤包括：
在所述层间天线层的上表面形成缓冲层后，在所述缓冲层的部分区域形成缓冲层开口区域，并暴露出位于所述缓冲层开口区域下方的所述层间天线层；
采用焊线工艺将所述金属连接线的一端焊接于所述缓冲层开口区域下方的所述层间天线层上，另一端向上方延伸；
在所述缓冲层上形成顶层封装层，所述顶层封装层包覆所述金属连接线；
对所述顶层封装层进行研磨，并暴露出所述金属连接线的顶部。
作为本发明的一种可选方案，在所述底层封装层的上表面形成N层所述层间天线层，其中，N为大于等于2的整数；在所述底层封装层的上表面形成N层所述层间天线层的步骤包括以下步骤：
a)在所述底层封装层的上表面形成部分覆盖所述底层封装层的层间天线层，所述层间天线层与所述底层连接结构电性连接；
b)在上一步骤中形成的所述层间天线层的上表面形成缓冲层，所述缓冲层包覆上一步骤中形成的所述层间天线层；
c)在上一步骤中形成的所述缓冲层的上表面形成层间连接结构和层间封装层，所述层间连接结构贯穿所述层间封装层且与位于上一步骤中形成的所述缓冲层内的所述层间天线层电性连接，所述层间封装层覆盖所述缓冲层和所述层间连接结构并暴露出所述层间连接结构的顶部；
d)在上一步骤中形成的所述层间封装层的上表面形成另一层层间天线层；
e)重复执行步骤b)～d)N-1次。
作为本发明的一种可选方案，所述层间连接结构包含金属连接线，形成所述层间连接结构的工艺包含焊线工艺，形成所述层间连接结构和所述层间封装层的步骤包括：
在所述层间天线层的上表面形成缓冲层后，在所述缓冲层的部分区域形成缓冲层开口区域，并暴露出位于所述缓冲层开口区域下方的所述层间天线层；
采用焊线工艺将所述金属连接线的一端焊接于所述缓冲层开口区域下方的所述层间天线层上，另一端向上方延伸；
在所述缓冲层上形成层间封装层，所述层间封装层包覆所述金属连接线；
对所述层间封装层进行研磨，并暴露出所述金属连接线的顶部。
本发明还提供了一种封装结构，其特征在于，包括：
重新布线层，包括相对的上表面及下表面；
底层连接结构，形成于所述重新布线层的上表面，与所述重新布线层电性连接；
底层封装层，覆盖所述重新布线层和所述底层连接结构并暴露出所述底层连接结构的顶部；
层间天线层，形成于所述底层封装层的上表面并部分覆盖所述底层封装层，所述层间天线层与所述底层连接结构电性连接；
缓冲层，形成于所述层间天线层的上表面，包覆所述层间天线层；
顶层连接结构，形成于所述缓冲层的上表面，并穿过所述缓冲层与所述层间天线层电性连接；
顶层封装层，覆盖所述缓冲层和所述顶层连接结构并暴露出所述顶层连接结构的顶部；
顶层天线层，形成于所述顶层封装层的上表面，所述顶层天线层与所述顶层连接结构电性连接。
作为本发明的一种可选方案，所述缓冲层包括聚酰亚胺层、硅胶层或环氧树脂层中的一种。
作为本发明的一种可选方案，所述封装结构还包括位于所述重新布线层的下表面，并与所述重新布线层电性连接的金属凸块和半导体芯片。
作为本发明的一种可选方案，所述重新布线层包括至少一层金属布线层和包裹所述金属布线层的电介质层。
作为本发明的一种可选方案，所述重新布线层的所述电介质层上形成有暴露出所述金属布线层的电介质层开口区域，所述底层连接结构包含采用焊线工艺焊接于所述金属布线层上的金属连接线。
作为本发明的一种可选方案，所述缓冲层上形成有暴露出所述层间天线层的缓冲层开口区域，所述顶层连接结构包含采用焊线工艺焊接于所述层间天线层上的金属连接线。
作为本发明的一种可选方案，所述层间天线层为N层，N层所述层间天线层上下间隔排布；所述缓冲层为N层，位于同一层的所述缓冲层包覆所述层间天线层；所述封装结构还包括：
N层层间封装层，所述层间封装层包覆位于同一层的所述缓冲层；其中，N为大于等于2的整数；
N层层间连接结构，位于所述层间封装层内，并电性连接相邻两层所述层间天线层；
所述底层连接结构远离所述重新布线层的一端与位于底层的所述层间天线层电性连接；所述顶层连接结构远离所述顶层天线层的一端与位于顶层的所述层间天线层电性连接。
作为本发明的一种可选方案，所述缓冲层上形成有暴露出所述层间天线层的开口区域，所述层间连接结构包含采用焊线工艺焊接于所述层间天线层上的金属连接线。
如上所述，本发明提供了一种封装结构及其制备方法，通过引入设置于封装层之间的缓冲层，提高了各封装层之间的结合性能，减少了封装层层间开裂的风险，改善了产品良率。此外，通过引入所述缓冲层还可以减少封装层形成过程中对层间天线层的应力，从而确保了层间天线层的完整性。
附图说明
图1至图13显示为本发明实施例一中提供的封装结构的制备方法的各步骤示意图。
图14显示为本发明实施例一中提供的具有金属连接柱的封装结构的示意图。
图15显示为本发明实施例一中提供的具有三层天线金属层的封装结构的示意图。
元件标号说明
001 支撑衬底
001a 释放层
101 重新布线层
101a 金属布线层
101b 电介质层
102 底层连接结构
103 底层封装层
104 层间天线层
105 缓冲层
106 顶层连接结构
107 顶层封装层
108 顶层天线层
109 层间连接结构
110 层间封装层
111 金属凸块
111a 金属连接柱
112 半导体芯片
112a 芯片填充层
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其它优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
请参阅图1至图15。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，虽图示中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的形态、数量及比例可为一种随意的改变，且其组件布局形态也可能更为复杂。
实施例一
请参阅图1至图15，本发明提供了一种封装结构的制备方法，其特征在于，包括以下步骤：
如图1所示，提供一支撑衬底001；
如图2所示，在所述支撑衬底001上形成重新布线层101；
如图5所示，在所述重新布线层101的上表面形成底层连接结构102和底层封装层103，所述底层连接结构102与所述重新布线层101电性连接，所述底层封装层103覆盖所述重新布线层101和所述底层连接结构102并暴露出所述底层连接结构102的顶部；
如图6所示，在所述底层封装层103的上表面形成部分覆盖所述底层封装层103的层间天线层104，所述层间天线层104与所述底层连接结构102电性连接；
如图6所示，在所述底层封装层103和所述层间天线层104的上表面形成缓冲层105，所述缓冲层105包覆所述层间天线层104；
如图9所示，在所述缓冲层105的上表面形成顶层连接结构106和顶层封装层107，所述顶层连接结构106穿过所述缓冲层105与所述层间天线层104电性连接，所述顶层封装层107覆盖所述缓冲层105和所述顶层连接结构106并暴露出所述顶层连接结构106的顶部；
如图10所示，在所述顶层封装层107的上表面形成顶层天线层108，所述顶层天线层108与所述顶层连接结构106电性连接。
作为示例，如图9所示，构成所述缓冲层105的材料包括聚酰亚胺、硅胶或环氧树脂中的一种，形成所述缓冲层105的工艺包括压缩成型、传递模塑成型、液封成型、真空层压或旋涂中的一种。可选地，在本实施例中，选用聚酰亚胺材料作为所述缓冲层105的材料，通过旋涂工艺使所述聚酰亚胺材料均匀地覆盖于所述底层封装层103和所述层间天线层104的上表面，并包覆所述层间天线层104。如图9所示，通过引入所述缓冲层105，提升了所述底层封装层103与所述顶层封装层107之间的结合性能，防止出现层间开裂。此外，包覆所述层间天线层104的所述缓冲层105还能够减少在形成所述顶层封装层107时，对所述层间天线层104造成的应力，防止了应力造成的形变，确保了所述层间天线层104的完整性。
作为示例，构成所述底层封装层103和所述顶层封装层107的材料包括聚酰亚胺、硅胶或环氧树脂中的一种，形成所述底层封装层103和所述顶层封装层107的工艺包括压缩成型、传递模塑成型、液封成型、真空层压或旋涂中的一种。可选地，在选取所述底层封装层103和所述顶层封装层107的材料及成型工艺时，可以结合所述缓冲层105的材料进行综合考量，以确保所引入的所述缓冲层105可以提高封装层的层间结合性能，防止出现层间开裂。例如，本实施例中，所述底层封装层103和所述顶层封装层107选用环氧树脂材料进行压缩成型工艺，所述缓冲层105选用聚酰亚胺材料进行旋涂工艺，以确保封装层层间结合良好无开裂，且同时兼顾了生产周期和生产成本。
作为示例，所述封装结构包括扇出型天线封装结构；所述层间天线层104和所述顶层天线层108包括天线金属层。本实施例中，所述封装结构的制备方法应用于扇出型天线封装结构，所述层间天线层104和所述顶层天线层108包括天线金属层。在扇出型天线封装工艺中，为了提高天线效率并减少天线占用空间，采用多层天线封装结构的工艺已成为颇具前景的解决方案。然而，各天线封装层之间又容易出现因结合性能不佳而出现开裂的现象。本发明针对扇出型天线封装结构的多层天线封装结构，引入了所述缓冲层105，提高了封装层的层间结合性能，从而改善了层间开裂的现象。可选地，形成所述层间天线层104或所述顶层天线层108的所示天线金属层的材料包括铜、铝、镍、金、银、钛中的一种或两种以上组合；沉积所述层间天线层104或所述顶层天线层108的工艺包括化学气相沉积和物理气相沉积，在沉积后通过光刻和刻蚀工艺形成图形化的所述层间天线层104或所述顶层天线层108；或者也可以先通过光刻形成图形化的光刻胶图形，而后进行化学气相沉积或物理气相沉积，使光刻胶所覆盖的区域不会沉积所述层间天线层104或所述顶层天线层108，以实现图形化。
作为示例，如图2所示，所述重新布线层101包括至少一层金属布线层101a和包裹所述金属布线层101a的电介质层101b。可选地，形成所述金属布线层101a的材料包括铜、铝、镍、金、银、钛中的一种或两种以上组合；形成所述电介质层101b的材料包括环氧树脂、硅胶、聚酰亚胺、PBO、BCB、氧化硅、磷硅玻璃，含氟玻璃中的一种或两种以上组合。沉积所述金属布线层101a的工艺包括化学气相沉积工艺、蒸镀工艺、溅射工艺、电镀工艺或化学镀工艺，在沉积后通过光刻和刻蚀工艺形成图形化的所述金属布线层101a；形成所述电介质层101b的工艺包括化学气相沉积工艺或物理气相沉积工艺。通过重复形成所述金属布线层101a和所述电介质层101b可以得到多层结构的所述重新布线层101。
作为示例，如图2所示，所述重新布线层101形成于一支撑衬底001上。在本实施例中，所述重新布线层101形成于一支撑衬底001上，而后在所述重新布线层101上形成各层天线层结构。通过引入所述支撑衬底001，为所述重新布线层101和形成于其上的各层天线层提供了具有稳定机械强度的支撑，防止了封装结构因没有稳定支撑而可能出现的形变和破损。可选地，所述支撑衬底001包括玻璃衬底、金属衬底、半导体衬底、聚合物衬底及陶瓷衬底中的一种。在本实施例中，所述支撑衬底001选用为玻璃衬底，所述玻璃衬底成本较低，容易在其表面形成释放层001a，并降低后续的分离工艺的难度。
作为示例，如图10至图13所示，在形成所述顶层天线层108后，还包括去除所述支撑衬底001，在所述重新布线层101的下表面形成与所述重新布线层101电性连接的金属凸块111，并在所述重新布线层101的下表面电性连接半导体芯片112的步骤。在本实施例中，在得到所述重新布线层101和形成于其上的各层天线层后，通过将其和所述支撑衬底001分离，从而暴露出所述重新布线层101的下表面，并在所述下表面形成与所述重新布线层101电性连接的金属凸块111，并在所述重新布线层101的下表面电性连接半导体芯片112。具体地，如图10所示，所述重新布线层101和形成于其上的各层天线层位于所述支撑衬底001上；如图11所示，将所述支撑衬底001和所述重新布线层101进行分离；如图12所示，在所述重新布线层101的下表面的所述电介质层101b上形成开口区域，暴露出所述金属布线层101a；如图13所示，在暴露出的所述金属布线层101a上电性连接所述金属凸块111和所述半导体芯片112。可选地，形成所述开口区域的方法包括对下表面的所述电介质层101b进行光刻和刻蚀工艺；所述金属凸块111包括锡焊料、银焊料及金锡合金焊料中的一种；所述半导体芯片112包括天线电路芯片。如图14所示，在本发明的其他实施例中，在形成所述金属凸块111前，还可以先在所述金属布线层101a上形成金属连接柱111a，然后在所述金属连接柱111a上形成所述金属凸块111。通过形成所述金属连接柱111a，有效地减少了所述金属凸块111的占用空间，增加了布线密度，并降低了各所述金属凸块111之间发生短路的风险，所述金属连接柱111a包括铜柱或镍柱等金属柱连接结构。可选地，如图13所示，在将所述半导体芯片112与所述重新布线层101电性连接后，还包括在所述半导体芯片112与所述重新布线层101之间的空隙中填充芯片填充层112a的步骤，以提高所述半导体芯片112与所述重新布线层101的结合强度，并保护所述半导体芯片112与所述重新布线层101的结合部。所述芯片填充层112a的材料包括聚酰亚胺、硅胶或环氧树脂等。
作为示例，如图1、图2、图10和图11所示，在所述支撑衬底001上形成所述重新布线层101之前，还包括先在所述支撑衬底001上形成释放层001a的步骤，所述重新布线层101通过所述释放层001a粘附于所述支撑衬底001；在去除所述支撑衬底001时，通过降低所述释放层001a的粘性使所述支撑衬底001与所述重新布线层101分离。如图1所示，提供所述支撑衬底001，并在所述支撑衬底001上形成释放层001a。可选地，所述释放层001a首先采用旋涂工艺涂覆于所述支撑基底101表面，然后采用紫外固化或热固化工艺使其固化成型。所述释放层001a包括LTHC光热转换材料层(LTHC,light to heat conversion)。如图2所示，在所述释放层001a上继续形成上层的所述重新布线层101等结构。如图10至图11所示，基于激光对所述LTHC光热转换材料层进行加热，使所述LTHC光热转换材料层失去粘性，以使所述重新布线层101和所述支撑衬底001自所述LTHC光热转换材料层处相互分离。在本发明的其他实施方案中，所述释放层001a还可以选用其他可在光热等工艺条件下失去粘性的材料。
作为示例，如图2至图5所示，所述底层连接结构102包含金属连接线，形成所述底层连接结构102的工艺包含焊线工艺，形成所述底层连接结构102和所述底层封装层103的步骤包括：
如图2所示，在所述重新布线层101的所述电介质层101b的部分区域形成开口区域，并暴露出位于所述开口区域下方的所述金属布线层101a；可选地，形成所述开口区域的方法包括对所述电介质层101b的光刻和刻蚀工艺；
如图3所示，采用焊线工艺将所述金属连接线的一端焊接于所述开口区域的所述金属布线层101a上，另一端向上方延伸；可选地，所述焊线工艺包括热压焊线工艺、超声波焊线工艺及热压超声波焊线工艺中的一种；所述金属连接线的材料包括金、银、铜或铝中的一种；将所述金属连接线的一端焊接于所述金属布线层101a上后，将所述金属连接线向上方延伸，并在另一端切断，且多根所述金属连接线所切断的顶端保持在同一水平面上；
如图4所示，在所述重新布线层101上形成底层封装层103，所述底层封装层103包覆所述金属连接线；形成所述底层封装层103的方法包括压缩成型、传递模塑成型、液封成型、真空层压及旋涂中的一种，形成所述底层封装层103的材料包括聚酰亚胺、硅胶以及环氧树脂中的一种；
如图5所示，对所述底层封装层103进行研磨，并暴露出所述金属连接线的顶部。
作为示例，如图6至图9所示，所述顶层连接结构106包含金属连接线，形成所述顶层连接结构106的工艺包含焊线工艺，形成所述顶层连接结构106和所述顶层封装层107的步骤包括：
如图6所示，在所述底层封装层103和所述层间天线层104的上表面形成缓冲层105后，在所述缓冲层105的部分区域形成开口区域，并暴露出位于所述开口区域下方的所述层间天线层104；可选地，形成所述开口区域的方法包括对所述缓冲层105的光刻和刻蚀工艺；
如图7所示，采用焊线工艺将所述金属连接线的一端焊接于所述开口区域的所述层间天线层104上，另一端向上方延伸；可选地，所述焊线工艺包括热压焊线工艺、超声波焊线工艺及热压超声波焊线工艺中的一种；所述金属连接线的材料包括金、银、铜或铝中的一种；将所述金属连接线的一端焊接于所述层间天线层104上后，将所述金属连接线向上方延伸，并在另一端切断，且多根所述金属连接线所切断的顶端保持在同一水平面上；
如图8所示，在所述缓冲层105上形成顶层封装层107，所述顶层封装层107包覆所述金属连接线；形成所述顶层封装层107的方法包括压缩成型、传递模塑成型、液封成型、真空层压及旋涂中的一种，形成所述顶层封装层107的材料包括聚酰亚胺、硅胶以及环氧树脂中的一种；
如图9所示，对所述顶层封装层107进行研磨，并暴露出所述金属连接线的顶部。
需要指出的是，本发明所采用的是引入所述金属连接线的焊线工艺作为金属连接结构，而后形成封装层包覆所述金属连接线的工艺流程。相比先形成封装层而后开孔并填充金属的工艺流程，本发明所得到的金属连接结构的侧壁更为光滑，不会因为开孔导致侧壁粗糙。对于天线结构而言，就不会出现因金属连接结构侧壁的粗糙毛刺而导致天线信号干扰和衰减，从而提升了产品良率。
作为示例，如图15所示，作为本发明的可选方案，所述层间天线层104还可以反复间隔设置多层，以形成多层天线封装结构。在所述底层封装层103的上表面形成N层所述层间天线层104，其中，N为大于等于2的整数；在所述底层封装层103的上表面形成N层所述层间天线层104的步骤包括以下步骤：
a)在所述底层封装层103的上表面形成部分覆盖所述底层封装层103的层间天线层104，所述层间天线层104与所述底层连接结构102电性连接；
b)在上一步骤中形成的所述层间天线层104的上表面形成缓冲层105，所述缓冲层105包覆上一步骤中形成的所述层间天线层104；
c)在上一步骤中形成的所述缓冲层105的上表面形成层间连接结构109和层间封装层110，所述层间连接结构109贯穿所述层间封装层110且与位于上一步骤中形成的所述缓冲层105内的所述层间天线层104电性连接，所述层间封装层110覆盖所述缓冲层105和所述层间连接结构109并暴露出所述层间连接结构109的顶部；
d)在上一步骤中形成的所述层间封装层110的上表面形成另一层层间天线层104；
e)重复执行步骤b)～d)N-1次。
例如，在图15中所示的是由两层所述层间天线层104间隔设置所构成的多层天线封装结构，加上所述顶层天线层108，该多层天线封装结构中一共引入了三层天线金属层，这将大幅减少天线所占电路板面积，有效提升天线效率。当然，在本发明的其他实施方案中，通过进一步增加所述层间天线层104的数量，还可以获得具有四层或四层以上天线金属层的多层天线封装结构。
作为示例，与所述底层连接结构102及所述顶层连接结构106相同，所述层间连接结构109包含金属连接线，形成所述层间连接结构109的工艺包含焊线工艺，形成所述层间连接结构109和所述层间封装层110的步骤包括：
在所述层间天线层104的上表面形成缓冲层105后，在所述缓冲层105的部分区域形成缓冲层开口区域，并暴露出位于所述缓冲层开口区域下方的所述层间天线层104；
采用焊线工艺将所述金属连接线的一端焊接于所述缓冲层开口区域下方的所述层间天线层104上，另一端向上方延伸；
在所述缓冲层105上形成层间封装层110，所述层间封装层110包覆所述金属连接线；
对所述层间封装层110进行研磨，并暴露出所述金属连接线的顶部。
可选地，所述焊线工艺包括热压焊线工艺、超声波焊线工艺及热压超声波焊线工艺中的一种；所述金属连接线的材料包括金、银、铜或铝中的一种。
实施例二
本实施例提供了一种封装结构，如图13所示，包括：
重新布线层101，包括相对的上表面及下表面；
底层连接结构102，形成于所述重新布线层101的上表面，与所述重新布线层101电性连接；
底层封装层103，覆盖所述重新布线层101和所述底层连接结构102并暴露出所述底层连接结构102的顶部；
层间天线层104，形成于所述底层封装层103的上表面并部分覆盖所述底层封装层103，所述层间天线层104与所述底层连接结构102电性连接；
缓冲层105，形成于所述层间天线层104的上表面，包覆所述层间天线层104；
顶层连接结构106，形成于所述缓冲层105的上表面，并穿过所述缓冲层105与所述层间天线层104电性连接；
顶层封装层107，覆盖所述缓冲层105和所述顶层连接结构106并暴露出所述顶层连接结构106的顶部；
顶层天线层108，形成于所述顶层封装层107的上表面，所述顶层天线层108与所述顶层连接结构106电性连接。
作为示例，所述缓冲层105包括聚酰亚胺层、硅胶层或环氧树脂层中的一种。在本实施例所提供的封装结构中，通过引入所述缓冲层105，提升了所述底层封装层103与所述顶层封装层107之间的结合性能，防止出现层间开裂。此外，包覆所述层间天线层104的所述缓冲层105还能够减少在形成所述顶层封装层107时，对所述层间天线层104造成的应力，防止了应力造成的形变，确保了所述层间天线层104的完整性。
作为示例，所述底层封装层103和所述顶层封装层107包括聚酰亚胺层、硅胶层或环氧树脂层中的一种。本实施例中，所述底层封装层103和所述顶层封装层107选用环氧树脂材料进行压缩成型工艺，所述缓冲层105选用聚酰亚胺材料进行旋涂工艺，以确保封装层层间结合良好无开裂，且同时兼顾了生产周期和生产成本。
作为示例，所述封装结构包括扇出型天线封装结构；所述层间天线层104和所述顶层天线层108包括天线金属层。本实施例中，所述封装结构应用于扇出型天线封装结构，通过引入了所述缓冲层105，提高了封装层的层间结合性能，从而改善了层间开裂的现象。可选地，形成所述层间天线层104或所述顶层天线层108的材料包括铜、铝、镍、金、银、钛中的一种或两种以上组合。
作为示例，所述重新布线层101包括至少一层金属布线层101a和包裹所述金属布线层101a的电介质层101b。可选地，形成所述金属布线层101a的材料包括铜、铝、镍、金、银、钛中的一种或两种以上组合；形成所述电介质层101b的材料包括环氧树脂、硅胶、聚酰亚胺、PBO、BCB、氧化硅、磷硅玻璃，含氟玻璃中的一种或两种以上组合。
作为示例，所述封装结构还包括位于所述重新布线层101的下表面，并与所述重新布线层101电性连接的金属凸块111和半导体芯片112。可选地，所述金属凸块111包括锡焊料、银焊料及金锡合金焊料中的一种；所述半导体芯片112包括天线电路芯片。如图14所示，在本发明的其他实施例中，在所述金属布线层101a上还形成有金属连接柱111a，通过所述金属连接柱111a连接于所述金属凸块111。通过引入所述金属连接柱111a，有效地减少了所述金属凸块111的占用空间，增加了布线密度，并降低了各所述金属凸块111之间发生短路的风险，所述金属连接柱111a包括铜柱或镍柱等金属柱连接结构。可选地，如图13所示，所述半导体芯片112与所述重新布线层101之间的空隙中还填充有芯片填充层112a。所述芯片填充层112a可以提高所述半导体芯片112与所述重新布线层101的结合强度，并保护所述半导体芯片112与所述重新布线层101的结合部。所述芯片填充层112a的材料包括聚酰亚胺、硅胶或环氧树脂等。
作为示例，所述重新布线层101的所述电介质层101b上形成有暴露出所述金属布线层101a的开口区域，所述底层连接结构102包含采用焊线工艺焊接于所述开口区域的所述金属布线层101a上的金属连接线。可选地，所述金属连接线的材料包括金、银、铜或铝中的一种；将所述金属连接线的一端焊接于所述金属布线层101a上后，将所述金属连接线向上方延伸，并在另一端切断，且多根所述金属连接线所切断的顶端保持在同一水平面上。
作为示例，所述缓冲层101b上形成有暴露出所述层间天线层104的开口区域，所述顶层连接结构104a包含采用焊线工艺焊接于所述层间天线层104上的金属连接线。可选地，所述金属连接线的材料包括金、银、铜或铝中的一种；将所述金属连接线的一端焊接于所述层间天线层104上后，将所述金属连接线向上方延伸，并在另一端切断，且多根所述金属连接线所切断的顶端保持在同一水平面上。
作为示例，如图15所示，所述层间天线层104为N层，N层所述层间天线层104上下间隔排布；所述缓冲层105为N层，位于同一层的所述缓冲层105包覆所述层间天线层104；所述封装结构还包括：
N层层间封装层110，所述层间封装层110包覆位于同一层的所述缓冲层105；其中，N为大于等于2的整数；
N层层间连接结构109，位于所述层间封装层110内，并电性连接相邻两层所述层间天线层104；
所述底层连接结构102远离所述重新布线层101的一端与位于底层的所述层间天线层104电性连接；所述顶层连接结构106远离所述顶层天线层108的一端与位于顶层的所述层间天线层104电性连接。作为本发明的可选方案，所述层间天线层104还可以反复形成多层，以构成多层天线封装结构。在图15中所示的是由两层所述层间天线层104所构成的多层天线封装结构，加上所述顶层天线层108，该多层天线封装结构中一共引入了三层天线金属层，这将大幅减少天线所占电路板面积，有效提升天线效率。
作为示例，如图15所示，所述缓冲层105上形成有暴露出所述层间天线层104的开口区域，所述层间连接结构109包含采用焊线工艺焊接于所述层间天线层104上的金属连接线。
综上所述，本发明提供了一种封装结构及其制备方法，所述封装结构的制备方法包括以下步骤：提供一支撑衬底；在所述支撑衬底上形成重新布线层；在所述重新布线层的上表面形成底层连接结构和底层封装层，所述底层连接结构与所述重新布线层电性连接，所述底层封装层覆盖所述重新布线层和所述底层连接结构并暴露出所述底层连接结构的顶部；在所述底层封装层的上表面形成部分覆盖所述底层封装层的层间天线层，所述层间天线层与所述底层连接结构电性连接；在所述层间天线层的上表面形成缓冲层，所述缓冲层包覆所述层间天线层；在所述缓冲层的上表面形成顶层连接结构和顶层封装层，所述顶层连接结构穿过所述缓冲层与所述层间天线层电性连接，所述顶层封装层覆盖所述缓冲层和所述顶层连接结构并暴露出所述顶层连接结构的顶部；在所述顶层封装层的上表面形成顶层天线层，所述顶层天线层与所述顶层连接结构电性连接。所述封装结构包括：重新布线层，包括相对的上表面及下表面；底层连接结构，形成于所述重新布线层的上表面，与所述重新布线层电性连接；底层封装层，覆盖所述重新布线层和所述底层连接结构并暴露出所述底层连接结构的顶部；层间天线层，形成于所述底层封装层的上表面并部分覆盖所述底层封装层，所述层间天线层与所述底层连接结构电性连接；缓冲层，形成于所述层间天线层的上表面，包覆所述层间天线层；顶层连接结构，形成于所述缓冲层的上表面，并穿过所述缓冲层与所述层间天线层电性连接；顶层封装层，覆盖所述缓冲层和所述顶层连接结构并暴露出所述顶层连接结构的顶部；顶层天线层，形成于所述顶层封装层的上表面，所述顶层天线层与所述顶层连接结构电性连接。本发明通过引入设置于封装层之间的缓冲层，提高了各封装层之间的结合性能，减少了封装层层间开裂的风险，改善了产品良率。此外，通过引入所述缓冲层还可以减少封装层形成过程中对层间天线层的应力，从而确保了层间天线层的完整性。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (17)

1.一种封装结构的制备方法，其特征在于，包括以下步骤：
提供一支撑衬底；
在所述支撑衬底上形成重新布线层；
在所述重新布线层的上表面形成底层连接结构和底层封装层，所述底层连接结构与所述重新布线层电性连接，所述底层封装层覆盖所述重新布线层和所述底层连接结构并暴露出所述底层连接结构的顶部；
在所述底层封装层的上表面形成部分覆盖所述底层封装层的层间天线层，所述层间天线层与所述底层连接结构电性连接；
在所述层间天线层的上表面形成缓冲层，所述缓冲层包覆所述层间天线层；
在所述缓冲层的上表面形成顶层连接结构和顶层封装层，所述顶层连接结构穿过所述缓冲层与所述层间天线层电性连接，所述顶层封装层覆盖所述缓冲层和所述顶层连接结构并暴露出所述顶层连接结构的顶部；
在所述顶层封装层的上表面形成顶层天线层，所述顶层天线层与所述顶层连接结构电性连接。
2.根据权利要求1所述的封装结构的制备方法，其特征在于：构成所述缓冲层的材料包括聚酰亚胺、硅胶或环氧树脂中的一种，形成所述缓冲层的工艺包括压缩成型、传递模塑成型、液封成型、真空层压或旋涂中的一种。
3.根据权利要求1所述的封装结构的制备方法，其特征在于：在形成所述顶层天线层后，还包括去除所述支撑衬底，在所述重新布线层的下表面形成与所述重新布线层电性连接的金属凸块，并在所述重新布线层的下表面电性连接半导体芯片的步骤。
4.根据权利要求1所述的封装结构的制备方法，其特征在于：在所述支撑衬底上形成所述重新布线层之前，还包括先在所述支撑衬底上形成释放层的步骤，所述重新布线层通过所述释放层粘附于所述支撑衬底；在去除所述支撑衬底时，通过降低所述释放层的粘性使所述支撑衬底与所述重新布线层分离。
5.根据权利要求1所述的封装结构的制备方法，其特征在于：所述重新布线层包括至少一层金属布线层和包裹所述金属布线层的电介质层。
6.根据权利要求5所述的封装结构的制备方法，其特征在于：所述底层连接结构包含金属连接线，形成所述底层连接结构的工艺包含焊线工艺，形成所述底层连接结构和所述底层封装层的步骤包括：
在所述重新布线层的所述电介质层的部分区域形成电介质层开口区域，并暴露出位于所述电介质层开口区域下方的所述金属布线层；
采用焊线工艺将所述金属连接线的一端焊接于所述电介质层开口区域下方的所述金属布线层上，另一端向上方延伸；
在所述重新布线层上形成底层封装层，所述底层封装层包覆所述金属连接线；
对所述底层封装层进行研磨，并暴露出所述金属连接线的顶部。
7.根据权利要求1所述的封装结构的制备方法，其特征在于：所述顶层连接结构包含金属连接线，形成所述顶层连接结构的工艺包含焊线工艺，形成所述顶层连接结构和所述顶层封装层的步骤包括：
在所述层间天线层的上表面形成缓冲层后，在所述缓冲层的部分区域形成缓冲层开口区域，并暴露出位于所述缓冲层开口区域下方的所述层间天线层；
采用焊线工艺将所述金属连接线的一端焊接于所述缓冲层开口区域下方的所述层间天线层上，另一端向上方延伸；
在所述缓冲层上形成顶层封装层，所述顶层封装层包覆所述金属连接线；
对所述顶层封装层进行研磨，并暴露出所述金属连接线的顶部。
8.根据权利要求1所述的封装结构的制备方法，其特征在于：在所述底层封装层的上表面形成N层所述层间天线层，其中，N为大于等于2的整数；在所述底层封装层的上表面形成N层所述层间天线层的步骤包括以下步骤：
a)在所述底层封装层的上表面形成部分覆盖所述底层封装层的层间天线层，所述层间天线层与所述底层连接结构电性连接；
b)在上一步骤中形成的所述层间天线层的上表面形成缓冲层，所述缓冲层包覆上一步骤中形成的所述层间天线层；
c)在上一步骤中形成的所述缓冲层的上表面形成层间连接结构和层间封装层，所述层间连接结构贯穿所述层间封装层且与位于上一步骤中形成的所述缓冲层内的所述层间天线层电性连接，所述层间封装层覆盖所述缓冲层和所述层间连接结构并暴露出所述层间连接结构的顶部；
d)在上一步骤中形成的所述层间封装层的上表面形成另一层层间天线层；
e)重复执行步骤b)～d)N-1次。
9.根据权利要求8所述的封装结构的制备方法，其特征在于：所述层间连接结构包含金属连接线，形成所述层间连接结构的工艺包含焊线工艺，形成所述层间连接结构和所述层间封装层的步骤包括：
在所述层间天线层的上表面形成缓冲层后，在所述缓冲层的部分区域形成缓冲层开口区域，并暴露出位于所述缓冲层开口区域下方的所述层间天线层；
采用焊线工艺将所述金属连接线的一端焊接于所述缓冲层开口区域下方的所述层间天线层上，另一端向上方延伸；
在所述缓冲层上形成层间封装层，所述层间封装层包覆所述金属连接线；
对所述层间封装层进行研磨，并暴露出所述金属连接线的顶部。
10.一种封装结构，其特征在于，包括：
重新布线层，包括相对的上表面及下表面；
底层连接结构，形成于所述重新布线层的上表面，与所述重新布线层电性连接；
底层封装层，覆盖所述重新布线层和所述底层连接结构并暴露出所述底层连接结构的顶部；
层间天线层，形成于所述底层封装层的上表面并部分覆盖所述底层封装层，所述层间天线层与所述底层连接结构电性连接；
缓冲层，形成于所述层间天线层的上表面，包覆所述层间天线层；
顶层连接结构，形成于所述缓冲层的上表面，并穿过所述缓冲层与所述层间天线层电性连接；
顶层封装层，覆盖所述缓冲层和所述顶层连接结构并暴露出所述顶层连接结构的顶部；
顶层天线层，形成于所述顶层封装层的上表面，所述顶层天线层与所述顶层连接结构电性连接。
11.根据权利要求10所述的封装结构，其特征在于：所述缓冲层包括聚酰亚胺层、硅胶层或环氧树脂层中的一种。
12.根据权利要求10所述的封装结构，其特征在于：所述封装结构还包括位于所述重新布线层的下表面，并与所述重新布线层电性连接的金属凸块和半导体芯片。
13.根据权利要求10所述的封装结构，其特征在于：所述重新布线层包括至少一层金属布线层和包裹所述金属布线层的电介质层。
14.根据权利要求13所述的封装结构，其特征在于：所述重新布线层的所述电介质层上形成有暴露出所述金属布线层的电介质层开口区域，所述底层连接结构包含采用焊线工艺焊接于所述金属布线层上的金属连接线。
15.根据权利要求10所述的封装结构，其特征在于：所述缓冲层上形成有暴露出所述层间天线层的缓冲层开口区域，所述顶层连接结构包含采用焊线工艺焊接于所述层间天线层上的金属连接线。
16.根据权利要求10所述的封装结构，其特征在于：所述层间天线层为N层，N层所述层间天线层上下间隔排布；所述缓冲层为N层，位于同一层的所述缓冲层包覆所述层间天线层；所述封装结构还包括：
N层层间封装层，所述层间封装层包覆位于同一层的所述缓冲层；其中，N为大于等于2的整数；
N层层间连接结构，位于所述层间封装层内，并电性连接相邻两层所述层间天线层；
所述底层连接结构远离所述重新布线层的一端与位于底层的所述层间天线层电性连接；所述顶层连接结构远离所述顶层天线层的一端与位于顶层的所述层间天线层电性连接。
17.根据权利要求16所述的封装结构，其特征在于：所述缓冲层上形成有暴露出所述层间天线层的开口区域，所述层间连接结构包含采用焊线工艺焊接于所述层间天线层上的金属连接线。
CN201811625411.4A 2018-12-28 2018-12-28 封装结构及其制备方法 Active CN109727934B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811625411.4A CN109727934B (zh) 2018-12-28 2018-12-28 封装结构及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811625411.4A CN109727934B (zh) 2018-12-28 2018-12-28 封装结构及其制备方法

Publications (2)

Publication Number Publication Date
CN109727934A true CN109727934A (zh) 2019-05-07
CN109727934B CN109727934B (zh) 2024-05-31

Family

ID=66297467

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811625411.4A Active CN109727934B (zh) 2018-12-28 2018-12-28 封装结构及其制备方法

Country Status (1)

Country Link
CN (1) CN109727934B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110635221A (zh) * 2019-09-20 2019-12-31 上海先方半导体有限公司 一种应用于天线产品的bga封装结构和方法
US20220181278A1 (en) * 2020-12-09 2022-06-09 Sj Semiconductor (Jiangyin) Corporation Antenna Chip Packaging Structure And Method For Preparing Same

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005311607A (ja) * 2004-04-20 2005-11-04 Nippon Soken Inc キーレスエントリー受信機
CN101582397A (zh) * 2008-05-16 2009-11-18 精材科技股份有限公司 半导体装置及其制造方法
US20120212384A1 (en) * 2011-02-17 2012-08-23 International Business Machines Corporation Integrated antenna for rfic package applications
CN107742778A (zh) * 2017-10-25 2018-02-27 中芯长电半导体（江阴）有限公司 扇出型天线封装结构及其制备方法
CN108511400A (zh) * 2018-03-16 2018-09-07 中芯长电半导体（江阴）有限公司 天线的封装结构及封装方法
CN209104143U (zh) * 2018-12-28 2019-07-12 中芯长电半导体（江阴）有限公司 封装结构

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005311607A (ja) * 2004-04-20 2005-11-04 Nippon Soken Inc キーレスエントリー受信機
CN101582397A (zh) * 2008-05-16 2009-11-18 精材科技股份有限公司 半导体装置及其制造方法
US20120212384A1 (en) * 2011-02-17 2012-08-23 International Business Machines Corporation Integrated antenna for rfic package applications
CN107742778A (zh) * 2017-10-25 2018-02-27 中芯长电半导体（江阴）有限公司 扇出型天线封装结构及其制备方法
CN108511400A (zh) * 2018-03-16 2018-09-07 中芯长电半导体（江阴）有限公司 天线的封装结构及封装方法
CN209104143U (zh) * 2018-12-28 2019-07-12 中芯长电半导体（江阴）有限公司 封装结构

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110635221A (zh) * 2019-09-20 2019-12-31 上海先方半导体有限公司 一种应用于天线产品的bga封装结构和方法
US20220181278A1 (en) * 2020-12-09 2022-06-09 Sj Semiconductor (Jiangyin) Corporation Antenna Chip Packaging Structure And Method For Preparing Same

Also Published As

Publication number Publication date
CN109727934B (zh) 2024-05-31

Similar Documents

Publication Publication Date Title
US10784232B2 (en) Semiconductor package and fabricating method thereof
US10312220B2 (en) Semiconductor package and fabricating method thereof
CN105225965B (zh) 一种扇出型封装结构及其制作方法
CN105140213B (zh) 一种芯片封装结构及封装方法
CN109860136A (zh) 集成扇出封装件及其形成方法
CN108511400A (zh) 天线的封装结构及封装方法
CN103681561A (zh) 层叠封装结构中的无源器件及其形成方法
CN105118823A (zh) 一种堆叠型芯片封装结构及封装方法
CN105070671A (zh) 一种芯片封装方法
CN109285828A (zh) 具有空气腔的扇出型天线封装结构及其制备方法
CN107507821A (zh) 集成图像传感器芯片及逻辑芯片的封装结构及封装方法
CN107706520A (zh) 扇出型天线封装结构及其制备方法
CN107393910A (zh) 扇出型系统级封装结构及其制备方法
CN107452702A (zh) 半导体芯片的封装结构及封装方法
CN107611045A (zh) 一种三维芯片封装结构及其封装方法
CN107195551A (zh) 扇出型叠层封装结构及其制备方法
KR102373804B1 (ko) 반도체 패키지 및 그 제조 방법
CN107104090A (zh) 重新布线层、具有所述重新布线层的封装结构及制备方法
CN109244046A (zh) 扇出型天线封装结构及封装方法
CN109755227A (zh) 封装结构及其制备方法
CN107195625A (zh) 双面塑封扇出型系统级叠层封装结构及其制备方法
CN109727934A (zh) 封装结构及其制备方法
CN110137157A (zh) 半导体封装结构及其制备方法
CN208806246U (zh) 扇出型天线封装结构
CN209104143U (zh) 封装结构

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information
CB02 Change of applicant information

Address after: No.78 Changshan Avenue, Jiangyin City, Wuxi City, Jiangsu Province (place of business: No.9 Dongsheng West Road, Jiangyin City)

Applicant after: Shenghejing micro semiconductor (Jiangyin) Co.,Ltd.

Address before: No.78 Changshan Avenue, Jiangyin City, Wuxi City, Jiangsu Province

Applicant before: SJ Semiconductor (Jiangyin) Corp.

GR01 Patent grant
GR01 Patent grant