CN109285828A - 具有空气腔的扇出型天线封装结构及其制备方法 - Google Patents

具有空气腔的扇出型天线封装结构及其制备方法 Download PDF

Info

Publication number
CN109285828A
CN109285828A CN201811484573.0A CN201811484573A CN109285828A CN 109285828 A CN109285828 A CN 109285828A CN 201811484573 A CN201811484573 A CN 201811484573A CN 109285828 A CN109285828 A CN 109285828A
Authority
CN
China
Prior art keywords
antenna
material layer
capsulation material
layer
wiring layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201811484573.0A
Other languages
English (en)
Other versions
CN109285828B (zh
Inventor
陈彦亨
林正忠
吴政达
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SJ Semiconductor Jiangyin Corp
Original Assignee
SJ Semiconductor Jiangyin Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SJ Semiconductor Jiangyin Corp filed Critical SJ Semiconductor Jiangyin Corp
Priority to CN201811484573.0A priority Critical patent/CN109285828B/zh
Publication of CN109285828A publication Critical patent/CN109285828A/zh
Application granted granted Critical
Publication of CN109285828B publication Critical patent/CN109285828B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/12—Supports; Mounting means
    • H01Q1/22—Supports; Mounting means by structural association with other equipment or articles
    • H01Q1/2283—Supports; Mounting means by structural association with other equipment or articles mounted in or on the surface of a semiconductor substrate as a chip-type antenna or integrated with other components into an IC package
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68345—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during the manufacture of self supporting substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Ceramic Engineering (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

本发明提供一种具有空气腔的扇出型天线封装结构及其制备方法，包括：重新布线层；半导体芯片，装设于重新布线层上；第一塑封材料层，位于重新布线层的第一表面；第二塑封材料层，位于重新布线层的第二表面；第一天线结构，位于第二塑封材料层远离重新布线层的表面；第一天线结构包括天线及地线；第一电连接结构，位于第二塑封材料层内；空气腔结构，位于第一天线结构上；第三塑封材料层，位于第二塑封材料层远离重新布线层的表面；第二天线结构，位于第三塑封材料层远离第二塑封材料层的表面；第二电连接结构，位于第三塑封层内；连接通孔，位于第一塑封材料层内；焊料凸块，位于连接通孔内。本发明可以有效降低天线损耗，从而提高天线性能。

Description

具有空气腔的扇出型天线封装结构及其制备方法
技术领域
本发明涉及半导体技术领域，特别是涉及一种具有空气腔的扇出型天线封装结构及其制备方法。
背景技术
现有的扇出型天线封装结构一般包括多层天线结构，由于天线结构一般均为金属线，位于上层的天线结构会对下层的天线结构的信号造成严重的信号损耗，从而影响扇出型天线封装结构中的天线性能。此外，现有扇出型天线封装结构中的半导体芯片与天线结构一般位于重新布线层的同一侧，天线结构会对芯片造成噪声干扰，从而影响半导体芯片的性能。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种具有空气腔的扇出型天线封装结构及其制备方法，用于解决现有技术中的扇出型天线结构存在的位于上层的天线结构会对下层的天线结构的信号造成严重的信号损耗，从而影响扇出型天线封装结构中的天线性能的问题，以及天线结构会对芯片造成噪声干扰，从而影响半导体芯片的性能的问题。
为实现上述目的及其他相关目的，本发明提供一种具有空气腔的扇出型天线封装结构，所述具有空气腔的扇出型天线封装结构包括：
重新布线层，包括相对的第一表面及第二表面；
半导体芯片，装设于所述重新布线层的第一表面，且与所述重新布线层电连接；
第一塑封材料层，位于所述重新布线层的第一表面，且将所述半导体芯片封裹塑封；
第二塑封材料层，位于所述重新布线层的第二表面；
第一天线结构，位于所述第二塑封材料层远离所述重新布线层的表面；所述第一天线结构包括天线及位于所述天线外侧的地线；
第一电连接结构，位于所述第二塑封材料层内，一端与所述重新布线层电连接，另一端与所述第一天线结构电连接；
空气腔结构，位于所述第一天线结构上，且位于所述天线的外围，以将所述天线密封；
第三塑封材料层，位于所述第二塑封材料层远离所述重新布线层的表面，所述第三塑封材料层将所述第一天线结构及所述空气腔结构塑封；
第二天线结构，位于所述第三塑封材料层远离所述第二塑封材料层的表面；
第二电连接结构，位于所述第三塑封层内，一端与所述第二天线结构电连接，另一端与所述地线电连接；
连接通孔，位于所述第一塑封材料层内，且暴露出部分所述重新布线层的第一表面；
焊料凸块，位于所述连接通孔内，且与所述重新布线层电连接。
可选地，所述密封空气腔结构远离所述第二塑封材料层的表面与所述第三塑封材料层远离所述第二塑封材料层的表面相平齐。
可选地，所述第二天线结构包括双极化天线。
可选地，所述第二天线结构位于所述天线的外侧。
可选地，所述天线位于所述半导体芯片的正上方。
可选地，所述第一电连接结构包括金属引线或金属柱；所述第二电连接结构包括金属引线或金属柱。
本发明还提供一种具有空气腔的扇出型天线封装结构的制备方法，所述具有空气腔的扇出型天线封装结构的制备方法包括如下步骤：
1)提供一基板；
2)提供一半导体芯片，将所述半导体芯片正面朝下倒装装设于所述基板上；
3)于所述基板上形成第一塑封材料层，所述第一塑封材料层将所述半导体芯片封裹塑封；
4)去除所述基板，所述第一塑封材料层的一表面暴露出所述半导体芯片的正面；
5)于所述第一塑封材料层暴露出所述半导体芯片正面的表面形成重新布线层，所述重新布线层包括相对的第一表面及第二表面，其中，所述重新布线层的第一表面与所述第一塑封材料层的表面相接触；
6)于所述重新布线层的第二表面形成第一电连接结构，所述第一电连接结构的底部与所述重新布线层电连接；
7)于所述重新布线层的第二表面形成第二塑封材料层，所述第二塑封材料层将所述第一电连接结构塑封，且所述第二塑封材料层远离所述重新布线层的表面与所述第一电连接结构的顶部相平齐；
8)于所述第二塑封材料层远离所述重新布线层的表面形成第一天线结构，所述第一天线结构与所述第一电连接结构的顶部电连接；所述第一天线结构包括天线及位于所述天线外侧的地线；
9)于所述第一天线结构上形成空气腔结构及第二电连接结构；所述第二电连接结构的底部与所述第一天线结构中的所述地线电连接，所述空气腔结构位于所述天线的外围，以将所述天线密封；
10)于所述第二塑封材料层远离所述重新布线层的表面形成第三塑封材料层，所述第三塑封材料层将所述第一天线结构、所述第二电连接结构及所述空气腔结构塑封；所述第三塑封材料层远离所述重新布线层的表面与所述第二电连接结构的顶部相平齐；
11)于所述第三塑封材料层远离所述第二塑封材料层的表面形成第二天线结构，所述第二天线结构与所述第二电连接结构的顶部电连接；
12)于所述第一塑封材料层内形成焊料凸块，所述焊料凸块与所述重新布线层电连接。
可选地，步骤1)与步骤2)之间还包括于所述基板的表面形成剥离层的步骤；步骤2)中，所述半导体芯片装设于所述剥离层上。
可选地，步骤10)中形成的所述第三塑封材料层远离所述第二塑封材料层的表面与所述空气腔结构远离所述第二塑封材料层的表面相平齐。
可选地，步骤11)中形成的所述第二天线结构包括双极化天线。
可选地，步骤11)中形成的所述第二天线结构位于所述天线的外侧。
可选地，步骤12)中，于所述第一塑封材料层内形成所述焊料凸块包括如下步骤：
12-1)于所述第一塑封材料层内形成连接通孔，所述连接通孔暴露出部分所述重新布线层的第一表面；
12-2)于所述连接通孔内形成焊料凸块，所述焊料凸块与所述重新布线层电连接。
如上所述，本发明的具有空气腔的扇出型天线封装结构及其制备方法，具有以下有益效果：本发明通过在第一天线结构中的天线外围形成包围密封天线的空气腔结构，由于空气对天线信号的损耗为零，可以有效降低天线损耗，从而提高天线性能；第二天线结构采用双极化天线，可以将第二天线结构设置于第一天线结构中的天线外围，从而避免第二天线结构对第一天线结构的信号造成损耗；通过将半导体芯片设置于重新布线层远离第一天线结构及第二天线结构的一侧，重新布线层可以阻挡天线对半导体芯片的噪声干扰，从而提高半导体芯片的性能。
附图说明
图1显示为本发明实施例一中提供的具有空气腔的扇出型天线封装结构的制备方法的流程图。
图2～图18显示为本发明实施例一中提供的具有空气腔的扇出型天线封装结构的制备方法各步骤所呈现的结构示意图，其中，图18显示为本发明的具有空气腔的扇出型天线封装结构的结构示意图。
元件标号说明
10 基板
11 半导体芯片
111 裸芯片
112 连接焊垫
12 第一塑封材料层
121 连接通孔
13 重新布线层
131 绝缘层
132 金属线层
14 第一电连接结构
15 第二塑封材料层
16 第一天线结构
161 天线
162 地线
17 空气腔结构
18 第二电连接结构
19 第三塑封材料层
20 第二天线结构
21 焊料凸块
22 剥离层
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
请参阅图1～图18。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，虽图示中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的形态、数量及比例可为一种随意的改变，且其组件布局形态也可能更为复杂。
实施例一
请参阅图1，本实施例提供一种具有空气腔的扇出型天线封装结构的制备方法，所述具有空气腔的扇出型天线封装结构的制备方法包括如下步骤：
1)提供一基板；
2)提供一半导体芯片，将所述半导体芯片正面朝下倒装装设于所述基板上；
3)于所述基板上形成第一塑封材料层，所述第一塑封材料层将所述半导体芯片封裹塑封；
4)去除所述基板，所述第一塑封材料层的一表面暴露出所述半导体芯片的正面；
5)于所述第一塑封材料层暴露出所述半导体芯片正面的表面形成重新布线层，所述重新布线层包括相对的第一表面及第二表面，其中，所述重新布线层的第一表面与所述第一塑封材料层的表面相接触；
6)于所述重新布线层的第二表面形成第一电连接结构，所述第一电连接结构的底部与所述重新布线层电连接；
7)于所述重新布线层的第二表面形成第二塑封材料层，所述第二塑封材料层将所述第一电连接结构塑封，且所述第二塑封材料层远离所述重新布线层的表面与所述第一电连接结构的顶部相平齐；
8)于所述第二塑封材料层远离所述重新布线层的表面形成第一天线结构，所述第一天线结构与所述第一电连接结构的顶部电连接；所述第一天线结构包括天线及位于所述天线外侧的地线；
9)于所述第一天线结构上形成空气腔结构及第二电连接结构；所述第二电连接结构的底部与所述第一天线结构中的所述地线电连接，所述空气腔结构位于所述天线的外围，以将所述天线密封；
10)于所述第二塑封材料层远离所述重新布线层的表面形成第三塑封材料层，所述第三塑封材料层将所述第一天线结构、所述第二电连接结构及所述空气腔结构塑封；所述第三塑封材料层远离所述重新布线层的表面与所述第二电连接结构的顶部相平齐；
11)于所述第三塑封材料层远离所述第二塑封材料层的表面形成第二天线结构，所述第二天线结构与所述第二电连接结构的顶部电连接；
12)于所述第一塑封材料层内形成焊料凸块，所述焊料凸块与所述重新布线层电连接。
在步骤1)中，请参阅图1中的S1步骤及图2，提供一基板10。
作为示例，所述基板10的材料可以包括硅、玻璃、氧化硅、陶瓷、聚合物以及金属中的一种或两种以上的复合材料，其形状可以为晶圆形、方形或其它任意所需形状；本实施例通过所述基板10来防止后续制备过程中半导体芯片发生破裂、翘曲、断裂等问题。
作为示例，步骤1)后还包括，于所述基板10上形成剥离层22的步骤，如图3所示。所述剥离层22在后续工艺中作为后续形成的半导体芯片11及位于第一塑封材料层12与所述基板10之间的分离层，其最好选用具有光洁表面的粘合材料制成，其必须与所述半导体芯片11及所述第一塑封材料层12具有一定的结合力，以保证所述半导体芯片11及所述第一塑封材料层12在后续工艺中不会产生移动等情况，另外，其与所述基板10亦具有较强的结合力，一般来说，其与所述基板10的结合力需要大于与所述半导体芯片11及所述第一塑封材料层12的结合力。作为示例，所述剥离层22的材料选自双面均具有粘性的胶带或通过旋涂工艺制作的粘合胶等。胶带优选采用UV胶带，其在UV光照射后很容易被撕离。在其它实施方式中，所述剥离层22也可选用物理气相沉积法或化学气相沉积法形成的其他材料层，如环氧树脂(Epoxy)、硅橡胶(silicone rubber)、聚酰亚胺(PI)、聚苯并恶唑(PBO)、苯并环丁烯(BCB)等。在后续分离所述基板10时，可采用湿法腐蚀、化学机械研磨、撕除等方法去除所述剥离层22。
在步骤2)中，请参阅图1中的S2步骤及图4，提供一半导体芯片11，将所述半导体芯片11装设于所述基板10上。
作为示例，当所述基板10上形成有所述剥离层22时，所述半导体芯片11正面朝下倒装装设于所述剥离层22上。
作为示例，可以采用键合追踪法(bond-on-trace)将所述半导体芯片11装设于所述剥离层22上，所述半导体芯片11的正面与所述剥离层22的上表面相接触；所述键合追踪法为本领域人员所熟知，此处不再累述。
作为示例，所述半导体芯片11可以为现有的任意一种半导体芯片，所述半导体芯片11包括裸芯片111及位于所述裸芯片111内的连接焊垫112，所述裸芯片111内可以形成有功能器件，所述连接焊垫112与位于所述裸芯片111内的所述功能器件电连接；所述连接焊垫112所处的表面即为所述半导体芯片11的正面。
在步骤3)中，请参阅图1中的S3步骤及图5，所述剥离层22上形成第一塑封材料层12，所述第一塑封材料层12将所述半导体芯片11封裹塑封。
作为示例，可以采用压缩成型工艺、转移成型工艺、液体密封成型工艺、模塑底部填充工艺、毛细底部填充工艺、真空层压工艺或旋涂工艺于所述剥离层22的上表面形成所述第一塑封材料层13。
作为示例，所述第一塑封材料层12的材料可以为但不仅限于聚酰亚胺、硅胶、环氧树脂、可固化的聚合物基材料或可固化的树脂基材料等等。
作为示例，所述第一塑封材料层12的厚度可以大于所述半导体芯片11的厚度，此时，所述第一塑封材料层12的上表面高于所述半导体芯片11的上表面；当然，所述第一塑封材料层12的厚度也可以等于所述半导体芯片11的厚度，此时，所述第一塑封材料层12的上表面与所述半导体芯片11的上表面相平齐。图5中以所述第一塑封材料层12的厚度可以大于所述半导体芯片11的厚度作为示例。
在步骤4)中，请参阅图1中的S4步骤及图6，去除所述基板10，所述第一塑封材料层12的一表面暴露出所述半导体芯片11的正面。
作为示例，可以采用研磨工艺、减薄工艺等进行去除所述基板10及所述剥离层22。优选地，本实施例中，所述剥离层22为UV胶带，可以采用撕掉所述剥离层22的方式以去除所述基板10。
在步骤5)中，请参阅图1中的S5步骤及图7，于所述第一塑封材料层12暴露出所述半导体芯片11正面的表面形成重新布线层13，所述重新布线层13包括相对的第一表面及第二表面，其中，所述重新布线层13的第一表面与所述第一塑封材料层12的表面相接触。
作为示例，如图6所示，所述重新布线层13包括一层绝缘层131及一层金属线层132，于所述第一塑封材料层12暴露出所述半导体芯片11正面的表面形成重新布线层13包括如下步骤：
5-1)于所述第一塑封材料层12暴露出所述半导体芯片11正面的表面形成所述绝缘层131，通过光刻及刻蚀工艺于所述绝缘层131内形成沟槽，所述沟槽定义出所述金属线层132的位置及形状；
5-2)于所述沟槽内形成所述金属线层132。
在另一示例中，所述重新布线层13包括至少两层所述金属线层132及至少一层所述绝缘层131，于所述第一塑封材料层12暴露出所述半导体芯片11正面的表面形成重新布线层13包括如下步骤：
5-1)于所述第一塑封材料层12暴露出所述半导体芯片11正面的表面形成第一层所述金属线层132；
5-2)于所述第一塑封材料层12暴露出所述半导体芯片11正面的表面形成第一层所述绝缘层131，第一层所述绝缘层131将第一层所述金属线层132封裹，且第一层所述绝缘层131的上表面高于第一层所述金属线层132的上表面；
5-3)于第一层所述绝缘层131内形成若干层与第一层所述金属线层132电连接的间隔堆叠排布的其他金属线层132，相邻所述金属线层132之间经由金属插塞电连接。
作为示例，上述示例中，所述金属线层132的材料可以为但不仅限于铜、铝、镍、金、银、钛中的一种材料或两种及两种以上的组合材料，并可采用PVD、CVD、溅射、电镀或化学镀等工艺形成所述金属线层132。所述绝缘层131的材料可以为低k介电材料；具体的，所述绝缘层131可以采用环氧树脂、硅胶、PI、PBO、BCB、氧化硅、磷硅玻璃及含氟玻璃中的一种材料，并可以采用诸如旋涂、CVD、等离子体增强CVD等工艺形成所述绝缘层131。
在步骤6)中，请参阅图1中的S6步骤及图8，于所述重新布线层13的第二表面形成第一电连接结构14，所述第一电连接结构14的底部与所述重新布线层13电连接。
作为示例，所述第一电连接结构14可以为金属线或金属柱等等，所述第一电连接结构14为金属线时，可以采用打线工艺于所述重新布线层13的第二表面形成金属线作为所述第一电连接结构14。
作为示例，所述第一电连接结构14的材料可以为任意一种金属材料，优选地，本实施例中，所述第一电连接结构14的材料可以为铜、金、银、镍、铝或锡等等。
在步骤7)中，请参阅图1中的S7步骤及图9至图10，于所述重新布线层13的第二表面形成第二塑封材料层15，所述第二塑封材料层15将所述第一电连接结构14塑封，且所述第二塑封材料层15远离所述重新布线层13的表面与所述第一电连接结构14的顶部相平齐。
作为示例，可以采用压缩成型工艺、转移成型工艺、液体密封成型工艺、模塑底部填充工艺、毛细底部填充工艺、真空层压工艺或旋涂工艺于所述重新布线层13的第二表面形成所述第二塑封材料层15。
作为示例，所述第二塑封材料层15的材料可以为但不仅限于聚酰亚胺、硅胶、环氧树脂、可固化的聚合物基材料或可固化的树脂基材料等等。
在一示例中，初始形成所述第二塑封材料层15的高度高于所述第一电连接结构14的高度，即所述第二塑封材料层15将所述第一电连接结构14完全封裹塑封，如图9所示；然后，再采用化学机械研磨等工艺去除部分所述第二塑封材料层15，使得所述第二塑封材料层15的上表面与所述第一电连接结构14的顶部相平齐，如图10所示。
在另一示例中，可以依据所述第一电连接结构14的顶部为依据形成所述第二塑封材料层15，使得形成的所述第二塑封材料层15的高度刚好与所述第一电连接结构14的高度相同。这样可以省去对所述第二塑封材料层15进行研磨的工艺，从而减少了工艺步骤，节约了成本。
在步骤8)中，请参阅图1中的S8步骤及图11，于所述第二塑封材料层15远离所述重新布线层13的表面形成第一天线结构16，所述第一天线结构16与所述第一电连接结构14的顶部电连接；所述第一天线结构16包括天线161及位于所述天线161外侧的地线162。
在一示例中，如图11所示，所述第一天线结构16包括一层金属天线结构，即所述天线161及所述地线162均为一层，且所述天线161及所述地线162均为金属线；此时，于所述第二塑封材料层15远离所述重新布线层13的表面形成所述第一天线结构16的具体方法为：首先，于所述第二塑封材料层15远离所述重新布线层13的表面形成一层金属层；然后，通过光刻刻蚀工艺将所述金属层图形化以得到所述金属天线结构作为所述第一天线结构16。
在另一示例中，所述第一天线结构16还可以包括两层金属天线结构及一层介质层(未示出)，各层所述金属天线结构均包括所述天线161及所述地线162，即所述第一天线结构16为包括两层天线161及两层所述地线162，相邻两层所述金属天线结构中的所述地线162电连接，此时，于所述第二塑封材料层15远离所述重新布线层13的表面形成所述第一天线结构16包括如下步骤：
8-1)于所述第二塑封材料层15远离所述重新布线层13的表面形成第一层金属天线结构，第一层所述天线结构包括所述天线161及所述地线162；
8-2)于第一层所述金属天线结构上形成金属连接线(未示出)，所述金属连接线的底部与第一层所述金属天线结构中的所述地线162电连接；
8-3)于所述第二塑封材料层15远离所述重新布线层13的表面形成所述介质层(未示出)，所述介质层完全覆盖第一层所述金属天线结构及所述金属连接线，且所述介质层的顶部与所述金属连接线的顶部相平齐；
8-4)于所述介质层的表面形成第二层金属天线结构，第二层所述金属天线结构包括所述天线161及所述地线162，第二层所述金属天线结构中的所述地线162与所述金属连接线的顶部电连接。
当然，在其他示例中，所述第一天线结构16还可以包括至少三层所述金属天线结构，相邻两层所述金属天线结构之间具有所述介质层，且相邻两层所述金属天线结构中的所述地线经由金属连接线电连接。
作为示例，在上述各示例中，所述介质层的材料可以包括但不仅限于二氧化硅或PET(聚对苯二甲酸乙二醇酯)，通过诸如旋涂、化学气相沉积工艺(CVD)、等离子增强CVD等工艺制备得到。所述天线161、所述地线162及各所述金属连接线的材料可以包括但不仅限于铜、铝、镍、金、银、锡、钛中的一种或两种以上；其中，所述天线161、所述地线162及各所述金属连接线可以通过物理气相沉积工艺(PVD)、化学气相沉积工艺(CVD)、溅射、电镀或化学镀中的一种制备得到。
作为示例，所述天线161可以位于所述半导体芯片11的正上方。
在步骤9)中，请参阅图1中的S9步骤及图12至图13，于所述第一天线结构16上形成空气腔结构17及第二电连接结构18；所述第二电连接结构18的底部与所述第一天线结构16中的所述地线162电连接，所述空气腔结构17位于所述天线161的外围，以将所述天线161密封。
作为示例，可以提供一具有凹槽的键合结构，所述凹槽的尺寸大于所述天线161的尺寸，所述键合结构通过焊料或键合材料键合固定于所述第一天线结构16中的所述天线161外围以形成所述空气腔结构17，如图12所示；所述天线161与所述空气腔结构17之间具有间隙，二者之间的间隙为空气。由于空气对所述天线161的信号的损耗为零，通过将所述天线161密封于所述空气腔结构17中，可以有效降低天线损耗，从而提高天线性能。
作为示例，所述空气腔结构17的材料可以包括但不仅限于玻璃。
作为示例，所述第二电连结构18可以为金属线或金属柱等等，所述第二电连接结构18为金属线时，可以采用打线工艺于所述第一天线结构16的所述地线162上形成金属线作为所述第二电连接结构18。
作为示例，所述第二电连接结构18的材料可以为任意一种金属材料，优选地，本实施例中，所述第二电连接结构18的材料可以为铜、金、银、镍、铝或锡等等。
在步骤10)中，请参阅图1中的S10步骤及图14至图15，于所述第二塑封材料层15远离所述重新布线层13的表面形成第三塑封材料层19，所述第三塑封材料层19将所述第一天线结构16、所述第二电连接结构18及所述空气腔结构17塑封；所述第三塑封材料层19远离所述重新布线层13的表面与所述第二电连接结构18的顶部相平齐。
作为示例，可以采用压缩成型工艺、转移成型工艺、液体密封成型工艺、模塑底部填充工艺、毛细底部填充工艺、真空层压工艺或旋涂工艺于所述第二塑封材料层15远离所述重新布线层13的表面形成所述第三塑封材料层19。
作为示例，所述第三塑封材料层19的材料可以为但不仅限于聚酰亚胺、硅胶、环氧树脂、可固化的聚合物基材料或可固化的树脂基材料等等。
在一示例中，初始形成所述第三塑封材料层19的高度高于所述第二电连接结构18的高度，即所述第三塑封材料层19将所述第二电连接结构18完全封裹塑封，如图14所示；然后，再采用化学机械研磨等工艺去除部分所述第三塑封材料层19，使得所述第三塑封材料层19的上表面与所述第二电连接结构18的顶部相平齐，如图15所示。
作为示例，所述第三塑封材料层19可以将所述空气腔结构17完全塑封，即所述第三塑封材料层19远离所述第二塑封材料层15的表面可以高于所述空气腔结构17的远离所述第二塑封材料层15的表面。当然，在其他示例中，所述第三塑封材料层19远离所述第二塑封材料层15的表面也可以与所述空气腔结构17远离所述第二塑封材料层15的表面相平齐。
在步骤11)中，请参阅图1中的S11步骤及图16，于所述第三塑封材料层19远离所述第二塑封材料层15的表面形成第二天线结构20，所述第二天线结构20与所述第二电连接结构18的顶部电连接。
作为示例，所述第二天线结构20的材料可以包括但不仅限于铜、铝、镍、金、银、锡、钛中的一种或两种以上；其中，所述第二天线结构20可以通过物理气相沉积工艺(PVD)、化学气相沉积工艺(CVD)、溅射、电镀或化学镀中的一种结合刻蚀工艺制备而得到。
作为示例，所述第二天线结构20可以为双极化天线。所述第二天线结构20可以位于所述天线161的外侧，以避免对所述天线161的天线信号造成损耗。
在步骤12)中，请参阅图1中的S12步骤及图17至图18，于所述第一塑封材料层12内形
作为示例，于所述第一塑封材料层12内形成所述焊料凸块21包括如下步骤：
12-1)采用光刻及刻蚀工艺于所述第一塑封材料层12内形成连接通孔121，所述连接通孔121暴露出部分所述重新布线层13的第一表面，如图17所示，所述连接通孔121位于所述半导体芯片11的外侧；
12-2)于所述连接通孔121内形成所述焊料凸块21，所述焊料凸块21与所述重新布线层13电连接。
在一示例中，于所述连接通孔121内形成所述焊料凸块21包括如下步骤：
12-2-1)于所述连接通孔121内形成金属柱，所述金属柱填满所述连接通孔121；
12-2-2)于所述金属柱的表面形成焊球。
作为示例，所述金属柱的材料可以为铜、铝、镍、金、银、钛中的一种材料或两种及两种以上的组合材料，可以通过物理气相沉积工艺(PVD)、化学气相沉积工艺(CVD)、溅射、电镀或化学镀中的任一种工艺形成所述金属柱。所述焊球的材料可以为铜、铝、镍、金、银、钛中的一种材料或两种及两种以上的组合材料，可以通过植球回流工艺形成所述焊球。
在另一示例中，如图18所示，所述焊料凸块21即为一焊球，可以通过植球回流工艺直接形成焊球作为所述焊料凸块21。
实施例二
请结合图2至图17继续参阅图18，本实施例还提供一种具有空气腔的扇出型天线封装结构，所述具有空气腔的扇出型天线封装结构包括：重新布线层13，所述重新布线层13包括相对的第一表面及第二表面；半导体芯片11，所述半导体芯片11装设于所述重新布线层13的第一表面，且与所述重新布线层13电连接；第一塑封材料层12，所述第一塑封材料层12位于所述重新布线层13的第一表面，且将所述半导体芯片11封裹塑封；第二塑封材料层15，所述第二塑封材料层15位于所述重新布线层13的第二表面；第一天线结构16，所述第一天线结构16位于所述第二塑封材料层15远离所述重新布线层13的表面；所述第一天线结构16包括天线161及位于所述天线161外侧的地线162；第一电连接结构14，所述第一电连接结构14位于所述第二塑封材料层15内，所述第一电连接结构14的一端与所述重新布线层13电连接，另一端与所述第一天线结构16电连接；空气腔结构17，所述空气腔结构17位于所述第一天线结构16上，且位于所述天线161的外围，以将所述天线161密封；第三塑封材料层19，所述第三塑封材料层19位于所述第二塑封材料层15远离所述重新布线层13的表面，所述第三塑封材料层19将所述第一天线结构16及所述空气腔结构17塑封；第二天线结构20，所述第二天线结构20位于所述第三塑封材料层19远离所述第二塑封材料层15的表面；第二电连接结构18，所述第二电连接结构18位于所述第三塑封层19内，所述第二电连接结构18一端与所述第二天线结构20电连接，另一端与所述地线162电连接；连接通孔121，所述连接通孔121位于所述第一塑封材料层12内，且暴露出部分所述重新布线层13的第一表面；焊料凸块21，所述焊料凸块21位于所述连接通孔121内，且与所述重新布线层13电连接。
在一示例中，所述重新布线层13包括一层绝缘层131及一层金属线层132，所述金属线层132位于所述绝缘层131内。当然，在其他示例中，所述重新布线层13还可以包括至少两层所述金属线层132及至少一层所述绝缘层131的叠层结构。
作为示例，所述金属线层132的材料可以为但不仅限于铜、铝、镍、金、银、钛中的一种材料或两种及两种以上的组合材料，并可采用PVD、CVD、溅射、电镀或化学镀等工艺形成所述金属线层132。所述绝缘层131的材料可以为低k介电材料。
作为示例，所述半导体芯片11可以为现有的任意一种半导体芯片，所述半导体芯片11包括裸芯片111及位于所述裸芯片111内的连接焊垫112，所述裸芯片111内可以形成有功能器件，所述连接焊垫112与位于所述裸芯片111内的所述功能器件电连接；所述连接焊垫112所处的表面即为所述半导体芯片11的正面。
作为示例，所述第一塑封材料层12的材料可以为但不仅限于聚酰亚胺、硅胶、环氧树脂、可固化的聚合物基材料或可固化的树脂基材料等等。
作为示例，所述第一塑封材料层12的厚度可以大于所述半导体芯片11的厚度，此时，所述第一塑封材料层12的上表面高于所述半导体芯片11的上表面；当然，所述第一塑封材料层12的厚度也可以等于所述半导体芯片11的厚度，此时，所述第一塑封材料层12的上表面与所述半导体芯片11的上表面相平齐。图18中以所述第一塑封材料层12的厚度可以大于所述半导体芯片11的厚度作为示例。
作为示例，所述第二塑封材料层15的材料可以为但不仅限于聚酰亚胺、硅胶、环氧树脂、可固化的聚合物基材料或可固化的树脂基材料等等。所述第二塑封材料层15远离所述重新布线层13的表面与所述第一电连接结构14远离所述重新布线层13的表面相平齐。
在一示例中，所述第一天线结构16包括一层金属天线结构，即所述天线161及所述地线162均为一层，且所述天线161及所述地线162均为金属线。
在另一示例中，所述第一天线结构16还可以包括两层金属天线结构及一层介质层(未示出)，各层所述金属天线结构均包括所述天线161及所述地线162，即所述第一天线结构16为包括两层天线161及两层所述地线162，相邻两层所述金属天线结构中的所述地线162电连接。
当然，在其他示例中，所述第一天线结构16还可以包括至少三层所述金属天线结构，相邻两层所述金属天线结构之间具有所述介质层，且相邻两层所述金属天线结构中的所述地线经由金属连接线电连接。
作为示例，在上述各示例中，所述介质层的材料可以包括但不仅限于二氧化硅或PET(聚对苯二甲酸乙二醇酯)，通过诸如旋涂、化学气相沉积工艺(CVD)、等离子增强CVD等工艺制备得到。所述天线161、所述地线162及各所述金属连接线的材料可以包括但不仅限于铜、铝、镍、金、银、锡、钛中的一种或两种以上；其中，所述天线161、所述地线162及各所述金属连接线可以通过物理气相沉积工艺(PVD)、化学气相沉积工艺(CVD)、溅射、电镀或化学镀中的一种制备得到。
作为示例，所述天线161可以位于所述半导体芯片11的正上方。
作为示例，所述空气腔结构17的材料可以包括但不仅限于玻璃。
作为示例，所述第一电连接结构14及所述第二电连结构18均可以为金属线或金属柱等等。
作为示例，所述第一电连接结构14及所述第二电连接结构18的材料均可以为任意一种金属材料，优选地，本实施例中，所述第一电连接结构14及所述第二电连接结构18的材料均可以为铜、金、银、镍、铝或锡等等。
作为示例，所述第三塑封材料层19的材料可以为但不仅限于聚酰亚胺、硅胶、环氧树脂、可固化的聚合物基材料或可固化的树脂基材料等等。所述第三塑封材料层19远离所述第二塑封材料层15的表面与所述第二电连接结构18远离所述第二塑封材料层15的表面相平齐。
作为示例，所述第三塑封材料层19可以将所述空气腔结构17完全塑封，即所述第三塑封材料层19远离所述第二塑封材料层15的表面可以高于所述空气腔结构17的远离所述第二塑封材料层15的表面。当然，在其他示例中，所述第三塑封材料层19远离所述第二塑封材料层15的表面也可以与所述空气腔结构17远离所述第二塑封材料层15的表面相平齐。
作为示例，所述第二天线结构20的材料可以包括但不仅限于铜、铝、镍、金、银、锡、钛中的一种或两种以上。
作为示例，所述第二天线结构20可以为双极化天线。所述第二天线结构20可以位于所述天线161的外侧，以避免对所述天线161的天线信号造成损耗。
在一示例中，所述焊料凸块21包括：金属柱，所述金属柱位于所述第一塑封材料层12内的所述连接通孔内，且与所述重新布线层13电连接；焊球，所述焊球位于所述金属柱的表面。所述金属柱的材料可以为铜、铝、镍、金、银、钛中的一种材料或两种及两种以上的组合材料，可以通过物理气相沉积工艺(PVD)、化学气相沉积工艺(CVD)、溅射、电镀或化学镀中的任一种工艺形成所述金属柱。所述焊球的材料可以为铜、铝、镍、金、银、钛中的一种材料或两种及两种以上的组合材料，可以通过植球回流工艺形成所述焊球。
在另一示例中，所述焊料凸块21为焊球。
综上所述，本发明的具有空气腔的扇出型天线封装结构及其制备方法，所述具有空气腔的扇出型天线封装结构包括：重新布线层，包括相对的第一表面及第二表面；半导体芯片，装设于所述重新布线层的第一表面，且与所述重新布线层电连接；第一塑封材料层，位于所述重新布线层的第一表面，且将所述半导体芯片封裹塑封；第二塑封材料层，位于所述重新布线层的第二表面；第一天线结构，位于所述第二塑封材料层远离所述重新布线层的表面；所述第一天线结构包括天线及位于所述天线外侧的地线；第一电连接结构，位于所述第二塑封材料层内，一端与所述重新布线层电连接，另一端与所述第一天线结构电连接；空气腔结构，位于所述第一天线结构上，且位于所述天线的外围，以将所述天线密封；第三塑封材料层，位于所述第二塑封材料层远离所述重新布线层的表面，所述第三塑封材料层将所述第一天线结构及所述空气腔结构塑封；第二天线结构，位于所述第三塑封材料层远离所述第二塑封材料层的表面；第二电连接结构，位于所述第三塑封层内，一端与所述第二天线结构电连接，另一端与所述地线电连接；连接通孔，位于所述第一塑封材料层内，且暴露出部分所述重新布线层的第一表面；焊料凸块，位于所述连接通孔内，且与所述重新布线层电连接。本发明通过在第一天线结构中的天线外围形成包围密封天线的空气腔结构，由于空气对天线信号的损耗为零，可以有效降低天线损耗，从而提高天线性能；第二天线结构采用双极化天线，可以将第二天线结构设置于第一天线结构中的天线外围，从而避免第二天线结构对第一天线结构的信号造成损耗；通过将半导体芯片设置于重新布线层远离第一天线结构及第二天线结构的一侧，重新布线层可以阻挡天线对半导体芯片的噪声干扰，从而提高半导体芯片的性能。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (12)

1.一种具有空气腔的扇出型天线封装结构，其特征在于，所述具有空气腔的扇出型天线封装结构包括：
重新布线层，包括相对的第一表面及第二表面；
半导体芯片，装设于所述重新布线层的第一表面，且与所述重新布线层电连接；
第一塑封材料层，位于所述重新布线层的第一表面，且将所述半导体芯片封裹塑封；
第二塑封材料层，位于所述重新布线层的第二表面；
第一天线结构，位于所述第二塑封材料层远离所述重新布线层的表面；所述第一天线结构包括天线及位于所述天线外侧的地线；
第一电连接结构，位于所述第二塑封材料层内，一端与所述重新布线层电连接，另一端与所述第一天线结构电连接；
空气腔结构，位于所述第一天线结构上，且位于所述天线的外围，以将所述天线密封；
第三塑封材料层，位于所述第二塑封材料层远离所述重新布线层的表面，所述第三塑封材料层将所述第一天线结构及所述空气腔结构塑封；
第二天线结构，位于所述第三塑封材料层远离所述第二塑封材料层的表面；
第二电连接结构，位于所述第三塑封层内，一端与所述第二天线结构电连接，另一端与所述地线电连接；
连接通孔，位于所述第一塑封材料层内，且暴露出部分所述重新布线层的第一表面；
焊料凸块，位于所述连接通孔内，且与所述重新布线层电连接。
2.根据权利要求1所述的具有空气腔的扇出型天线封装结构，其特征在于，所述密封空气腔结构远离所述第二塑封材料层的表面与所述第三塑封材料层远离所述第二塑封材料层的表面相平齐。
3.根据权利要求1所述的具有空气腔的扇出型天线封装结构，其特征在于，所述第二天线结构包括双极化天线。
4.根据权利要求3所述的具有空气腔的扇出型天线封装结构，其特征在于，所述第二天线结构位于所述天线的外侧。
5.根据权利要求1所述的具有空气腔的扇出型天线封装结构，其特征在于，所述天线位于所述半导体芯片的正上方。
6.根据权利要求1所述的具有空气腔的扇出型天线封装结构，其特征在于，所述第一电连接结构包括金属引线或金属柱；所述第二电连接结构包括金属引线或金属柱。
7.一种具有空气腔的扇出型天线封装结构的制备方法，其特征在于，所述具有空气腔的扇出型天线封装结构的制备方法包括如下步骤：
1)提供一基板；
2)提供一半导体芯片，将所述半导体芯片正面朝下倒装装设于所述基板上；
3)于所述基板上形成第一塑封材料层，所述第一塑封材料层将所述半导体芯片封裹塑封；
4)去除所述基板，所述第一塑封材料层的一表面暴露出所述半导体芯片的正面；
5)于所述第一塑封材料层暴露出所述半导体芯片正面的表面形成重新布线层，所述重新布线层包括相对的第一表面及第二表面，其中，所述重新布线层的第一表面与所述第一塑封材料层的表面相接触；
6)于所述重新布线层的第二表面形成第一电连接结构，所述第一电连接结构的底部与所述重新布线层电连接；
7)于所述重新布线层的第二表面形成第二塑封材料层，所述第二塑封材料层将所述第一电连接结构塑封，且所述第二塑封材料层远离所述重新布线层的表面与所述第一电连接结构的顶部相平齐；
8)于所述第二塑封材料层远离所述重新布线层的表面形成第一天线结构，所述第一天线结构与所述第一电连接结构的顶部电连接；所述第一天线结构包括天线及位于所述天线外侧的地线；
9)于所述第一天线结构上形成空气腔结构及第二电连接结构；所述第二电连接结构的底部与所述第一天线结构中的所述地线电连接，所述空气腔结构位于所述天线的外围，以将所述天线密封；
10)于所述第二塑封材料层远离所述重新布线层的表面形成第三塑封材料层，所述第三塑封材料层将所述第一天线结构、所述第二电连接结构及所述空气腔结构塑封；所述第三塑封材料层远离所述重新布线层的表面与所述第二电连接结构的顶部相平齐；
11)于所述第三塑封材料层远离所述第二塑封材料层的表面形成第二天线结构，所述第二天线结构与所述第二电连接结构的顶部电连接；
12)于所述第一塑封材料层内形成焊料凸块，所述焊料凸块与所述重新布线层电连接。
8.根据权利要求7所述的具有空气腔的扇出型天线封装结构的制备方法，其特征在于，步骤1)与步骤2)之间还包括于所述基板的表面形成剥离层的步骤；步骤2)中，所述半导体芯片装设于所述剥离层上。
9.根据权利要求7所述的具有空气腔的扇出型天线封装结构的制备方法，其特征在于，步骤10)中形成的所述第三塑封材料层远离所述第二塑封材料层的表面与所述空气腔结构远离所述第二塑封材料层的表面相平齐。
10.根据权利要求7所述的具有空气腔的扇出型天线封装结构的制备方法，其特征在于，步骤11)中形成的所述第二天线结构包括双极化天线。
11.根据权利要求10所述的具有空气腔的扇出型天线封装结构的制备方法，其特征在于，步骤11)中形成的所述第二天线结构位于所述天线的外侧。
12.根据权利要求7所述的具有空气腔的扇出型天线封装结构的制备方法，其特征在于，步骤12)中，于所述第一塑封材料层内形成所述焊料凸块包括如下步骤：
12-1)于所述第一塑封材料层内形成连接通孔，所述连接通孔暴露出部分所述重新布线层的第一表面；
12-2)于所述连接通孔内形成焊料凸块，所述焊料凸块与所述重新布线层电连接。
CN201811484573.0A 2018-12-06 2018-12-06 具有空气腔的扇出型天线封装结构及其制备方法 Active CN109285828B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811484573.0A CN109285828B (zh) 2018-12-06 2018-12-06 具有空气腔的扇出型天线封装结构及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811484573.0A CN109285828B (zh) 2018-12-06 2018-12-06 具有空气腔的扇出型天线封装结构及其制备方法

Publications (2)

Publication Number Publication Date
CN109285828A true CN109285828A (zh) 2019-01-29
CN109285828B CN109285828B (zh) 2023-09-08

Family

ID=65173794

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811484573.0A Active CN109285828B (zh) 2018-12-06 2018-12-06 具有空气腔的扇出型天线封装结构及其制备方法

Country Status (1)

Country Link
CN (1) CN109285828B (zh)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110060983A (zh) * 2019-05-23 2019-07-26 中芯长电半导体（江阴）有限公司 天线封装结构及封装方法
CN110085973A (zh) * 2019-05-23 2019-08-02 中芯长电半导体（江阴）有限公司 天线封装结构及封装方法
CN110148588A (zh) * 2019-06-06 2019-08-20 中芯长电半导体（江阴）有限公司 一种扇出型天线封装结构及其封装方法
CN110620107A (zh) * 2019-09-23 2019-12-27 苏州福唐智能科技有限公司 一种rf射频装置及其制造方法
CN111415921A (zh) * 2020-03-30 2020-07-14 华进半导体封装先导技术研发中心有限公司 一种天线封装结构及其制造方法
CN112713140A (zh) * 2019-10-25 2021-04-27 中芯长电半导体（江阴）有限公司 天线封装结构及封装方法
CN112713096A (zh) * 2019-10-25 2021-04-27 中芯长电半导体（江阴）有限公司 天线封装结构及封装方法
CN113035832A (zh) * 2021-05-25 2021-06-25 甬矽电子(宁波)股份有限公司 晶圆级芯片封装结构及其制作方法和电子设备

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090207080A1 (en) * 2008-02-20 2009-08-20 International Business Machines Corporation Radio Frequency (RF) Integrated Circuit (IC) Packages with Integrated Aperture-Coupled Patch Antenna(s)
CN102332635A (zh) * 2010-04-07 2012-01-25 庄昆杰 微波低波段多频带高增益双极化小型微带天线
EP2469592A1 (en) * 2010-12-23 2012-06-27 Karlsruher Institut für Technologie Integrated circuit chip package device
CN103872012A (zh) * 2012-12-13 2014-06-18 台湾积体电路制造股份有限公司 天线装置和方法
CN105609944A (zh) * 2015-12-28 2016-05-25 西安电子科技大学昆山创新研究院 基于空腔结构的双层分形微带射频封装天线
US20160293557A1 (en) * 2015-03-30 2016-10-06 Sony Corporation Package and antenna apparatus including package
CN107146785A (zh) * 2017-06-21 2017-09-08 中芯长电半导体（江阴）有限公司 具有3d堆叠天线的扇出型封装结构及其制备方法
WO2018004684A1 (en) * 2016-07-01 2018-01-04 Intel Corporation Semiconductor packages with antennas
CN107958896A (zh) * 2017-12-07 2018-04-24 中芯长电半导体（江阴）有限公司 具有天线结构的双面塑封扇出型封装结构及其制备方法
CN108231750A (zh) * 2016-12-21 2018-06-29 英飞凌科技股份有限公司 射频器件封装体及其形成方法

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090207080A1 (en) * 2008-02-20 2009-08-20 International Business Machines Corporation Radio Frequency (RF) Integrated Circuit (IC) Packages with Integrated Aperture-Coupled Patch Antenna(s)
CN102332635A (zh) * 2010-04-07 2012-01-25 庄昆杰 微波低波段多频带高增益双极化小型微带天线
EP2469592A1 (en) * 2010-12-23 2012-06-27 Karlsruher Institut für Technologie Integrated circuit chip package device
CN103872012A (zh) * 2012-12-13 2014-06-18 台湾积体电路制造股份有限公司 天线装置和方法
US20160293557A1 (en) * 2015-03-30 2016-10-06 Sony Corporation Package and antenna apparatus including package
CN105609944A (zh) * 2015-12-28 2016-05-25 西安电子科技大学昆山创新研究院 基于空腔结构的双层分形微带射频封装天线
WO2018004684A1 (en) * 2016-07-01 2018-01-04 Intel Corporation Semiconductor packages with antennas
CN108231750A (zh) * 2016-12-21 2018-06-29 英飞凌科技股份有限公司 射频器件封装体及其形成方法
CN107146785A (zh) * 2017-06-21 2017-09-08 中芯长电半导体（江阴）有限公司 具有3d堆叠天线的扇出型封装结构及其制备方法
CN107958896A (zh) * 2017-12-07 2018-04-24 中芯长电半导体（江阴）有限公司 具有天线结构的双面塑封扇出型封装结构及其制备方法

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110060983A (zh) * 2019-05-23 2019-07-26 中芯长电半导体（江阴）有限公司 天线封装结构及封装方法
CN110085973A (zh) * 2019-05-23 2019-08-02 中芯长电半导体（江阴）有限公司 天线封装结构及封装方法
CN110060983B (zh) * 2019-05-23 2024-06-25 盛合晶微半导体(江阴)有限公司 天线封装结构及封装方法
CN110148588A (zh) * 2019-06-06 2019-08-20 中芯长电半导体（江阴）有限公司 一种扇出型天线封装结构及其封装方法
CN110148588B (zh) * 2019-06-06 2024-03-01 盛合晶微半导体(江阴)有限公司 一种扇出型天线封装结构及其封装方法
CN110620107A (zh) * 2019-09-23 2019-12-27 苏州福唐智能科技有限公司 一种rf射频装置及其制造方法
CN110620107B (zh) * 2019-09-23 2021-03-16 停稳(北京)智能停车场管理有限公司 一种rf射频装置及其制造方法
CN112713140A (zh) * 2019-10-25 2021-04-27 中芯长电半导体（江阴）有限公司 天线封装结构及封装方法
CN112713096A (zh) * 2019-10-25 2021-04-27 中芯长电半导体（江阴）有限公司 天线封装结构及封装方法
CN111415921A (zh) * 2020-03-30 2020-07-14 华进半导体封装先导技术研发中心有限公司 一种天线封装结构及其制造方法
CN113035832A (zh) * 2021-05-25 2021-06-25 甬矽电子(宁波)股份有限公司 晶圆级芯片封装结构及其制作方法和电子设备
CN113035832B (zh) * 2021-05-25 2022-07-08 甬矽电子(宁波)股份有限公司 晶圆级芯片封装结构及其制作方法和电子设备

Also Published As

Publication number Publication date
CN109285828B (zh) 2023-09-08

Similar Documents

Publication Publication Date Title
CN109285828A (zh) 具有空气腔的扇出型天线封装结构及其制备方法
CN103681607B (zh) 半导体器件及其制作方法
US8426255B2 (en) Chip package structure and method for manufacturing the same
CN107706521A (zh) 扇出型天线封装结构及其制备方法
CN107958896A (zh) 具有天线结构的双面塑封扇出型封装结构及其制备方法
CN105118823A (zh) 一种堆叠型芯片封装结构及封装方法
CN103681368A (zh) 半导体装置和将线柱形成为fo-wlp中的垂直互连的方法
CN107507821A (zh) 集成图像传感器芯片及逻辑芯片的封装结构及封装方法
CN107742778A (zh) 扇出型天线封装结构及其制备方法
CN107393910A (zh) 扇出型系统级封装结构及其制备方法
CN107706520A (zh) 扇出型天线封装结构及其制备方法
CN107195551A (zh) 扇出型叠层封装结构及其制备方法
CN107393885A (zh) 扇出型封装结构及其制备方法
CN107452702A (zh) 半导体芯片的封装结构及封装方法
CN107195625A (zh) 双面塑封扇出型系统级叠层封装结构及其制备方法
CN207517662U (zh) 扇出型封装结构
CN107452728A (zh) 集成图像传感器芯片及逻辑芯片的封装方法
CN203351587U (zh) 半导体器件
CN110137157A (zh) 半导体封装结构及其制备方法
CN207977309U (zh) 具有天线组件的扇出型半导体封装结构
KR101685068B1 (ko) 시스템 인 패키지 및 이의 제조방법
CN206931602U (zh) 双面塑封扇出型系统级叠层封装结构
CN207852897U (zh) 扇出型天线封装结构
CN208938964U (zh) 具有空气腔的扇出型天线封装结构
CN109727934A (zh) 封装结构及其制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information

Address after: No.78 Changshan Avenue, Jiangyin City, Wuxi City, Jiangsu Province (place of business: No.9 Dongsheng West Road, Jiangyin City)

Applicant after: Shenghejing micro semiconductor (Jiangyin) Co.,Ltd.

Address before: No.78 Changshan Avenue, Jiangyin City, Wuxi City, Jiangsu Province

Applicant before: SJ Semiconductor (Jiangyin) Corp.

CB02 Change of applicant information
GR01 Patent grant
GR01 Patent grant