CN109384192B - 微系统封装模块及其制造方法 - Google Patents

Abstract

本发明提供了一微系统封装模块及其制造方法，包括：第一晶片；位于所述第一晶片正面的第一转接板，所述第一转接板位于第一介质层内；垂直堆叠在所述第一晶片正面之上并包含于所述第一晶片边界之内的第二晶片；第二晶片包括购置于第二介质层内和第一转接板互连的第二转接板；第一介质填充片体，置于第一晶片正面上并环绕第二晶片；所述第一转接板和第二转接板间通过第一金属焊体导电互连，根据本发明通过晶片垂直堆叠，以及转接板、金属焊体实现了两个晶片的电学互连，缩小了该微系统封装模块的封装尺度，并提高其电学性能。

Description

微系统封装模块及其制造方法

技术领域

本发明提供一个微系统封装模块及其制造方法，尤其涉及一种应用于无线射频前端的微系统封装模块及其制造方法。

背景技术

当今，高密度、高性能、低功耗、低成本的多半导体晶片及器件微系统封装，已经成为现代集成电路芯片产品的系统设计与加工制造的基础，尤其是针对移动通讯终端、便携电子、物联网终端应用的需要。

以广泛应用于无线通讯智能终端，如智能手机的射频前端模块为例。装置于各类无线通信终端系统的射频前端模块，是实现整个无线通讯智能终端最前端的射频信号接收与发射功能的核心系统，通常是由射频开关、滤波器、功率放大器以及逻辑控制器等多个有源器件(也称半导体晶片，如开关和功率放大器)，以及多个无源器件(如集成被动器件和滤波器)组成，通过将这些有源器件和无源器件的晶片(dies)，粘接在一个电路板并通过焊线(wire bonding)或倒装芯片(flip chip)等手段，实现系统封装并实现微系统集成。

由于其各自基本功能和技术要求的巨大差别，这些有源器件和无源器件往往分别采用不同材料和尺寸的衬底晶圆，以及截然不同的晶圆工艺来加工完成。例如，射频开关可以选用硅基SOI衬底利用氧化硅底部绝缘层上的超薄硅半导体层CMOS晶体管，来实现良好的插入损失和信号绝缘性能。射频功率放大器，则通常采用砷化镓或氮化镓等化合物半导体衬底晶圆，利用他们的高耐压、低导通电阻的特种晶体管(如HBT或p-HEMT晶体管)，来实现所需的高性能信号放大功能。包括射频滤波器在内的各种射频无源器件，通常采用具有较高绝缘性能的特种硅或介质衬底晶圆，加工制造成晶片上集成的电容、电阻以及MEMS震荡器件。作为系统的控制中枢的射频前端控制器，出于成本和速度等因素的考虑，常常是采用体硅衬底晶圆加工成的CMOS逻辑和混合信号晶片。

这些射频前端系统中的这些有源器件和无源器件，其相互间的信号传送，很大程度是高频模拟信号的传送。因此，通过更先进的系统芯片封装技术，改进这些有源器件和无源器件之间的电学互连和信号传送性能，也是提高整个射频前端模块性能的有效途径之一。传统的射频前端模块设计和封装加工制造，基本上是通过将不同晶片通过介质基板(即常说的电路板)集成，从而完成整个模块的系统封装之一基本思路来实现，晶片间互连线(如焊线)往往过长、信号保真性差，而且降低功耗的幅度有限，封装后整个模块尺寸缩小空间同样有限。由于现代射频前端系统中的射频开关等器件，多采用基于高阻值或陷阱丰富(Trap rich)的衬底的特种SOI晶圆来加工，而这些特种SOI晶圆自身的加工复杂、成本昂贵。此外，由于是采用多晶片、单模块的系统封装加工模式，进一步增加了总体加工制造的成本、降低了加工制造效率。

发明内容

为解决上述技术问题，本发明提供了一种微系统封装模块及其制造方法，提供了更加高效率、低成本的圆片级系统封装模式。

为了克服目前存在的问题，本发明提供一种微系统封装模块，包括：

第一晶片，具有第一晶片正面和第一晶片背面，作为所述微系统封装模块的基板，所述第一晶片从背面至正面包括依次堆叠的底部介电层、第一半导体层和第一介质层；

位于所述第一晶片正面的第一转接板，所述第一转接板位于所述第一介质层内；

垂直堆叠在所述第一晶片正面之上并包含于所述第一晶片边界之内的第二晶片，其具有第二晶片正面和第二晶片背面，从正面至背面依次堆叠有第二介质层和第二半导体层；

第二晶片还包括购置于第二介质层内和第一转接板互连的第二转接板；

第一介质填充片体，置于第一晶片正面上并环绕第二晶片；

所述第一转接板和第二转接板间通过第一金属焊体导电互连。

一种微系统封装模块的制造方法，包括：

提供第一晶片，所述第一晶片从背面至正面包括依次堆叠的底部介电层、第一半导体层；

在第一晶片的第一介质层内形成第一转接板；

提供第二衬底，所述第二衬底从背面至正面包括依次堆叠的第二半导体层和第二介质层，在第二介质层内形成第二转接板；

切割分离第二衬底成单个第二晶片；

将分离后的单个第二晶片规则地堆叠粘附在第一晶片正面，所述第一晶片的正面朝向第二晶片的正面粘附；

在第一晶片正面形成环绕所有第二晶片的第一介质填充片体；

从第一晶片背面对第一晶片减薄至接近第一半导体层。

本发明的微系统封装模块与现有技术相比，优点在于：

本发明提供一个多半导体晶片及器件堆叠微系统封装模块及其制造方法，涉及包括无线通讯射频前端模块等高密度微系统芯片封装应用领域。所述微系统封装模块，在第一晶片内形成有第一转接板，在第二晶片内形成有第二转接板，将第二晶片粘结在第一晶片上，并且利用金属焊体键合第一转接板和第二转接板，从而实现了第一晶片和第二晶片的系统封装，降低了成本。

附图说明

本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的原理。

图1为本发明的微系统封装模块制造方法第一实施例的流程图；

图2～图4为本发明的微系统封装模块制造方法实施例示意图。

具体实施方式

在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。

应当理解的是，本发明能够以不同形式实施，而不应当解释为局限于这里提出的实施例。相反地，提供这些实施例将使公开彻底和完全，并且将本发明的范围完全地传递给本领域技术人员。在附图中，为了清楚，层和区的尺寸以及相对尺寸可能被夸大。自始至终相同附图标记表示相同的元件。

实施例1

在实施例1中结合微系统封装模块的制造方法和该方法形成的微系统封装模块，对第一实施例的微系统封装模块及其制造方法进行说明。参考图1，本实施例的微系统封装模块包括步骤：

S10，提供第一晶片，所述第一晶片从背面至正面包括依次堆叠的第一背面介电层、第一半导体层；

S20，在第一晶片的第一介质层内形成第一转接板；

S30，提供第二衬底，所述第二衬底从背面至正面包括依次堆叠的第二半导体层和第二介质层；

S40，切割分离第二衬底成单个第二晶片；

S50，将分离后的单个第二晶片规则地堆叠粘附在第一晶片正面，所述第一晶片的正面朝向第二晶片的正面粘附；

S60，在第一晶片正面形成环绕所有第二晶片的第一介质填充片体；

S70，从第一晶片背面对第一晶片减薄至接近第一半导体层。

首先，执行步骤S10，参考图2，提供第一衬底100，所述第一衬底100包括正面100a以及和正面相对的背面100b，所述第一衬底100的材料可以为单晶硅，多晶硅或者硅化合物，也可以为砷化镓或氮化镓等化合物，在本实施例中，优选的第一衬底100为单晶硅。在第一衬底的正面100a具有第一半导体层110，所述第一半导体层110可以为采用本领域所熟知的掺杂或者离子注入等工艺方法形成的半导体层，优选的所述第一半导体层110的厚度小于20微米。

在本实施例中，在第一衬底正面形成包含第一晶体管120的多个规则排列的第一晶片130。所述第一晶体管120可以采用本领域技术人员熟知的半导体制造工艺，利用第一半导体层110形成的MOS晶体管。所述第一晶体管120在第一衬底正面100a阵列排列，第一晶体120以及其下方对应的第一半导体层110和对应的第一衬底100形成第一晶片130，所述第一晶片130可以选用硅基SOI衬底利用氧化硅底部绝缘层上的超薄硅半导体层CMOS晶体管形成的射频开关，来实现良好的插入损失和信号绝缘性能；除此之外，也可以作为系统的控制中枢的射频前端控制器，作为系统的控制中枢的射频前端控制器，出于成本和速度等因素的考虑，常常是采用体硅衬底晶圆加工成的CMOS逻辑和混合信号晶片。优选的在本实施例中，所述第一半导体层110的厚度小于5微米，例如3微米、4微米，这样可以在第一衬底背面减薄后仍然有5微米厚的硅半导体层，基本上可以保证最常见的CMOS器件不受到影响；如果有必要，针对射频开关及模块，甚至可以小于0.2微米。

优选的，所述第一晶片130进一步包括置于第一半导体层110上的第一介质层140，在第一晶片的第一介质层内形成第一转接板141，所述第一转接板141可以为金属层，例如金属焊垫，可以利用现有的方法形成，所述第一转接板141通过互连层和第一晶片内的器件例如第一晶体管120互连。

接着，参考图3，提供第二衬底200，所述第二衬底包括正面200a以及与正面相对的背面200b，其从从正面至背面依次堆叠有第二介质层213和第二半导体层210，所述第二衬底200的材料可以为单晶硅，多晶硅或者硅化合物，也可以为砷化镓或氮化镓等化合物，在本实施例中，优选的第二衬底200为砷化镓或氮化镓等化合物，在第二衬底的正面200a具有第二半导体层210，所述第二半导体层210可以为采用本领域所熟知的掺杂或者离子注入等工艺方法形成的半导体层，例如第二半导体层包括第二晶体管。在第二介质层内形成第二转接板211，所述第二转接板211可以为金属层，例如金属焊垫，可以利用现有的方法形成，所述第二转接板通过互连层和第二晶片内的器件例如第二晶体管互连。

所述第二晶体管220可以采用本领域技术人员熟知的半导体制造工艺，利用第二半导体层形成的高耐压、低导通电阻的特种晶体管(如HBT或p-HEMT晶体管)，用来实现所需的高性能信号放大功能。所述第二晶体管220在第二衬底正面200a阵列排列，每一个第二晶体以及其下方对应的第二半导体层和对应的第二衬底形成一个第二晶片230，多个第二晶片阵列排列，作为射频功率放大器。

接着，切割分离在第二衬底上的第二晶片，利用本领域技术人员所熟知的切割方法，将分割成多个第二晶片(dies)，在其他实施例中也可以将第二衬底研磨减薄到和第一器件层近似的厚度后进行切割，例如5微米，除此之外也可以先将第二晶片切割粘附在第一晶片上之后再进行减薄.

接着，参考图4，将分离后的单个第二晶片230按照和第一晶片130对应关系，规则地堆叠粘附在第一晶片130上，每一片第一晶片130上粘附一片或多片第二晶片230，在本实施例中所述第一晶片130的正面朝向第二晶片230的正面粘附。在本实施例中，第二晶片230的面积小于第一晶片130的面积，也就是第二晶片230粘附到第一晶片130的部分区域上，第一晶片130剩余区域空闲。所述第一晶片和第二晶片的总厚度为1毫米。具体的粘附方法可以为通过介质层，例如二氧化硅层，加热到熔融态进行粘附。

接着，形成电学耦合第一晶片的第一转接板141和第二晶片的第二转接板211的金属焊体142。

具体的形成金属焊体142的步骤包括：将第一晶片130与第二晶片230位置对应，并将第二晶片230表面上的第二介质层213与第一晶片表面上的第一介质层140键合，同时第二晶片表面裸露的第二转接板211和第一晶片表面裸露的第一转接板141上下相对，从而形成空腔，所述第一转接板211和第二转接板141位于该空腔内；

将键合有第二晶片230的第一晶片130进行电镀，使电镀体从第二晶片的边界纵向填充所述空腔，形成使第一转接板141和第二转接板211上下对应互连的金属焊体142。

具体的，提供第一晶片，其表面边界处的第一转接板表面裸露，其余部分被第一介质层覆盖。例如第一晶片采用硅半导体基板。第一介质层为固化绝缘胶。在其它实施例中，第一介质层也可为氧化硅，氮化硅等其他介电材料。第一晶片为封装之前的芯片，其具有器件层和互连引线，互连引线在将要封装输出输出引脚的位置预留有互连引线焊盘，通常互连引线焊盘位于芯片的边界处。通常裸芯片互连引线焊盘暴露用于封装输入输出引脚，其他位置利用介电质层进行保护防止短路，互连引线焊盘暴露是采用在形成介电质层后刻蚀的方式，因此互连引线焊盘区域，例如第一转接板的表面低于介电质层的表面，即形成有凹槽，在本实施例中可以利用现有的裸芯片的制造工艺形成这种凹槽，也可以改变介电质层的厚度和材料，形成引线焊盘所在的凹槽，例如可以为方形的孔状凹槽。

第二晶片的表面边界处的第二转接板表面裸露，所述第二晶片的表面其余部分被第二介质层覆盖，且第二晶片的裸露区域和第一晶片的裸露区域面积不等。在本实施例中，第一晶片可以具有上述的和第一晶片类似的表面结构，即互连引线焊盘区域换言之第一转接板的表面低于介电质层的表面，形成有凹槽。但是由于本申请中后续步骤要将第一晶片和第二晶片对应键合，因此为了保证键合后第一转接板和第二转接板不被密封在凹槽形成的空腔内，本申请中要求第二晶片的裸露区域(即第二晶片表面裸露的第二转接板)和第一晶片的裸露区域(即第一裸芯片表面裸露的第一转接板)面积不等，这样在键合后第一转接板所在的凹槽和第二晶片所在的凹槽可以扣合形成一个空腔，该空腔不密闭，留有开口。

在本实施例中，所述第一晶片130和第二晶片230通过粘接片体粘接。在其它实施例中，第二介质层213为固化绝缘胶，也可为氧化硅。第二晶片230采用硅半导体基板，在其它实施例中，第二晶片230也可采用三五族或二六族半导体基板。

在本实施例中，是利用可固化绝缘胶合芯片键合，具体是通过液态镀膜结合热或辐射固化并实现芯片键合。除此之外，也可以利用本领域技术人员所熟知的其他键合方法。

将键合有第二晶片230的第一晶片130进行电镀，使电镀体95从第二晶片的边界纵向填充所述空腔，形成使第一转接板141和第二转接板211上下对应互连的电镀电学互连体。在本实施例中，所述电镀为无极电镀即化学镀。具体的，可以将键合后的结构放到溶液中，例如可以为化学镀银、镀镍、镀铜、镀钴、镀镍磷液、镀镍磷硼液等，不需要通电，依据氧化还原反应原理，利用强还原剂在含有金属离子的溶液中，将金属离子还原成金属而沉积在暴露的第一转接板表面，形成致密金属镀层，逐步将空腔填满，从而实现第一裸芯片和第二裸芯片的互连封装。

接着，继续参考图4，在第一衬底正面形成环绕所有第二晶片230的第一介质填充片体300，具体的可以采用化学气相淀积的方法形成介质层，例如氧化硅，氮化硅，再进行研磨去除第二晶片230背面的介质层，形成第一介质填充片体300。这样才能完成第一衬底的背面减薄，从背面形成通孔互连件，完成与第二晶片的互连，并将总的厚度压缩下来，同时采用晶片级系统封装，提高系统封装加工效率、降低总成本。

接着，继续参考图4，从第一衬底背面对第一衬底减薄至接近第一半导体层110，在上一步骤中因为形成了第一介质填充片体300，因此在该步骤中利用工具对该结构进行拿持，对第一衬底背面进行减薄，使得第一衬底背面减薄后仍然有5微米厚的硅半导体层，基本上可以保证最常见的CMOS器件不受到影响；如果有必要，针对射频开关及模块，甚至可以小于0.2微米。优选的，在本实施例中，第一衬底减背面薄后仍保持总厚度小于1毫米，可以满足12英寸晶圆加工设备对厚度的要求，8英寸设备要求晶圆的厚度是0.725毫米。因为通过晶圆工艺实现晶圆级系统集成封装，而8英寸晶圆标准厚度不超过750微米，12英寸不超过1毫米，然后再减薄的衬底表面形成底部介质层217。

本实施例中，还包括在所述第一晶片130内形成购置于底部介质层217内的第五转接板215、穿透第一半导体层110连接第一转接板141和第五转接板215的第一通孔互连件216。

优选的，在底部介质层内形成的第五转接板为微系统封装模块的第一输入输出转接板，其优选的包括模块输入输出焊线板440和焊线球体450。

在本实施例中，优选的，所述在第一晶片正面形成环绕所有第二晶片的第一介质填充片体步骤之前还包括：

提供第三衬底，所述第三衬底从背面至正面包括依次堆叠的第三半导体层和第三介质层；

切割分离在第三衬底上的第三晶片；

将分离后的单个第三晶片规则地堆叠粘附在第一晶片上；

所述第一介质填充片体环绕第三晶片；

形成互连第一晶片的第四转接板与第三晶片的第三转接板的第二金属焊体。

还包括在所述第一晶片的第一背面介电层内形成第五转接板、穿透第一半导体层连接第一转接板和第五转接板的第一通孔互连件、穿透第一半导体层连接第四转接板和第五转接板的第二通孔互连件。

形成第二金属焊体的方法包括步骤：

将第一晶片与第三晶片位置对应，并将第三晶片表面上的第三介质层与第一晶片表面上的第一介质层键合，同时第三晶片表面裸露的第三转接板和第一晶片表面裸露的第四转接板上下相对，从而形成空腔，所述第四转接板和第三转接板位于该空腔内；

将键合有第三晶片的第一晶片进行电镀，使电镀体从第三晶片的边界纵向填充所述空腔，形成使第四转接板和第三转接板上下对应互连的金属焊体。

所述第三晶片和第一晶片的键合方法，以及形成第三晶片内的第三转接板和实施例1相同，利用第二金属焊体互连第三转接板和第四转接板的方法，可参考实施例1，因此不再赘述。

上述第三晶片也可以为和第二晶片相同的结构。

实施例2

根据上述微系统封装模块的制造方法得到一种微系统封装模块，包括：

第一晶片，具有相对的第一晶片正面和第一晶片背面，作为所述微系统封装模块的基板，所述第一晶片从背面至正面包括依次堆叠的第一背面介电层、第一半导体层和第一介质层；

位于所述第一晶片正面的第一转接板，所述第一转接板位于所述第一介质层内；

垂直堆叠在所述第一晶片正面之上并包含于所述第一晶片边界之内的第二晶片，其具有相对的第二晶片正面和第二晶片背面，从正面至背面依次堆叠有第二介质层和第二半导体层；

第二晶片还包括购置于第二介质层内和第一转接板互连的第二转接板；

第一介质填充片体，置于第一晶片正面上并环绕第二晶片；

所述第一转接板和第二转接板间通过第一金属焊体导电互连。

所述微系统封装模块进一步包括：

垂直堆叠在所述第一晶片正面之上并包含于所述第一晶片边界之内的第三晶片，其具有第三晶片正面和第三晶片背面，从正面至背面依次堆叠有第三介质层和第三半导体层，第三晶片和所述第二晶片平行排列，被第一介质填充片体环绕；

第一晶片还包括第四转接板，所述第三晶片还包括购置于第三介质层内和第四转接板互连的第三转接板；

所述第三转接板和第四转接板间通过第二金属焊体导电互连。

优选的，所述第一晶片进一步包括购置于第一半导体层与第一介质层内的第一晶体管；所述第二晶片进一步包括置于第二半导体层与第二介质层内的具体第二晶体管；所述第三晶片进一步包括置于第二半导体层与第二介质层内的半导体器件层。

优选的，所述第一晶片进一步包括购置于所述第一介质层内，将第一转接板和第一晶体管互连的互连层；所述第二晶片进一步包括购置于所述第二介质层内，将第二转接板和第二晶体管互连的互连层；所述第三晶片进一步包括购置于所述第三介质层内，将半导体器件层和第三转接板互连的互连层。

优选的，所述第一晶片和第二晶片通过粘接片体粘接，所述第一晶片和第三晶片通过粘接片体粘接。

优选的，所述第一晶片包括购置于第一背面介电层内的第五转接板、穿透第一半导体层连接第一转接板和第五转接板的第一通孔互连件、穿透第一半导体层连接第四转接板和第五转接板的第二通孔互连件。

优选的，所述第五转接板为微系统封装模块的第一输入输出转接板。

优选的，所述第一半导体层的厚度小于5微米，所述第二晶片与第一晶片堆叠的总和净厚度小于1毫米。

优选的，所述第一半导体层、第二半导体层和第三半导体层由硅构成。

优选的，所述第一晶片包含一个由第一晶体管构成的射频开关，所述第二晶片包含一个由第二晶体管构成的射频功率放大器，所述第三晶片全部由无源电子器件构成。

虽然上述技术描述主要是以基于以硅SOI晶片的射频前端微系统封装模块及其制造方法为例，但本发明同样可以应用于其他多个晶片乃至多个半导体异质晶片的微系统封装模块及其制造；例如，面向物联网(Internet of Things)智能终端应用的集CMOS逻辑晶片、无线射频通讯收发晶片、非挥发存储晶片等为一体的专用微系统封装模块；同样，第一晶片即使不含后任何包括晶体管在内的主动器件，可以作为被动转接互连板，实现购置于其上的多个其他晶片的电学互连、系统集成和封装。

本发明已经通过上述实施例进行了说明，但应当理解的是，上述实施例只是用于举例和说明的目的，而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是，本发明并不局限于上述实施例，根据本发明的教导还可以做出更多种的变型和修改，这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。

Claims (14)

1.一种微系统封装模块，其特征在于，包括：

第一晶片，具有第一晶片正面和第一晶片背面，作为所述微系统封装模块的基板，所述第一晶片从背面至正面包括依次堆叠的底部介电层、第一半导体层和第一介质层；

位于所述第一晶片正面的第一转接板，所述第一转接板位于所述第一介质层内；

垂直堆叠在所述第一晶片正面之上并包含于所述第一晶片边界之内的第二晶片，其具有第二晶片正面和第二晶片背面，从正面至背面依次堆叠有第二介质层和第二半导体层；

第二晶片还包括置于第二介质层内和第一转接板互连的第二转接板；第一介质填充片体，置于第一晶片正面上并环绕第二晶片；所述第二晶片表面上的第二介质层与所述第一晶片表面上的第一介质层键合，所述第二晶片表面裸露的第二转接板和所述第一晶片表面裸露的第一转接板上下相对，从而形成空腔，所述第一转接板和第二转接板位于该空腔内，将键合有所述第二晶片的所述第一晶片进行电镀，使电镀体从所述第二晶片的边界纵向填充所述空腔，形成使所述第一转接板和第二转接板上下对应互连的第一金属焊体；

所述第一转接板和第二转接板间通过所述第一金属焊体导电互连。

2.如权利要求1所述的微系统封装模块，其特征在于，所述微系统封装模块进一步包括：

垂直堆叠在所述第一晶片正面之上并包含于所述第一晶片边界之内的第三晶片，其具有第三晶片正面和第三晶片背面，从正面至背面依次堆叠有第三介质层和第三半导体层，第三晶片和所述第二晶片平行排列，被第一介质填充片体环绕；

第一晶片还包括第四转接板，所述第三晶片还包括置于第三介质层内和第四转接板互连的第三转接板；

所述第三转接板和第四转接板间通过第二金属焊体导电互连。

3.如权利要求2所述的微系统封装模块，其特征在于，所述第一晶片进一步包括置于第一半导体层与第一介质层内的第一晶体管；所述第二晶片进一步包括置于第二半导体层与第二介质层内的第二晶体管；所述第三晶片进一步包括置于第二半导体层与第二介质层内的半导体器件层。

4.如权利要求3所述的微系统封装模块，其特征在于，所述第一晶片进一步包括置于所述第一介质层内，将第一转接板和第一晶体管互连的互连层；所述第二晶片进一步包括置于所述第二介质层内，将第二转接板和第二晶体管互连的互连层；所述第三晶片进一步包括置于所述第三介质层内，将半导体器件层和第三转接板互连的互连层。

5.如权利要求2所述的微系统封装模块，其特征在于，所述第一晶片和第二晶片通过粘接片体粘接，所述第一晶片和第三晶片通过粘接片体粘接。

6.如权利要求2所述的微系统封装模块，其特征在于，所述第一晶片包括置于底部介电层内的第五转接板、穿透第一半导体层连接第一转接板和第五转接板的第一通孔互连件、穿透第一半导体层连接第四转接板和第五转接板的第二通孔互连件。

7.如权利要求6所述的微系统封装模块，其特征在于，所述第五转接板为微系统封装模块的第一输入输出转接板。

8.如权利要求2所述的微系统封装模块，其特征在于，所述第一半导体层的厚度小于5微米，所述第二晶片与第一晶片堆叠的总和净厚度小于1毫米。

9.如权利要求2所述的微系统封装模块，其特征在于，所述第一半导体层、第二半导体层和第三半导体层由硅构成。

10.如权利要求2所述的微系统封装模块，其特征在于，所述第一晶片包含一个由第一晶体管构成的射频开关，所述第二晶片包含一个由第二晶体管构成的射频功率放大器，所述第三晶片全部由无源电子器件构成。

11.一种权利要求1所述的微系统封装模块的制造方法，其特征在于，包括：

提供第一晶片，所述第一晶片从背面至正面包括依次堆叠的底部介电层、第一半导体层和第一介质层；

在第一晶片的第一介质层内形成第一转接板；

提供第二衬底，所述第二衬底从背面至正面包括依次堆叠的第二半导体层和第二介质层，在第二介质层内形成第二转接板；

切割分离第二衬底成单个第二晶片；

将分离后的单个第二晶片规则地堆叠粘附在第一晶片正面，所述第一晶片的正面朝向第二晶片的正面粘附；

并将所述第二晶片表面上的第二介质层与所述第一晶片表面上的第一介质层键合，同时所述第二晶片表面裸露的第二转接板和所述第一晶片表面裸露的第一转接板上下相对，从而形成空腔，所述第一转接板和第二转接板位于该空腔内；

将键合有第二晶片的第一晶片进行电镀，使电镀体从第二晶片的边界纵向填充所述空腔，形成使第一转接板和第二转接板上下对应互连的金属焊体；在第一晶片正面形成环绕所有第二晶片的第一介质填充片体；

从第一晶片背面对第一晶片减薄至接近第一半导体层。

12.如权利要求11所述的微系统封装模块制造方法，其特征在于，所述在第一晶片正面形成环绕所有第二晶片的第一介质填充片体步骤之前还包括：

提供第三衬底，所述第三衬底从背面至正面包括依次堆叠的第三半导体层和第三介质层；

切割分离在第三衬底上的第三晶片；

将分离后的单个第三晶片规则地堆叠粘附在第一晶片上；

所述第一介质填充片体环绕第三晶片；

形成互连第一晶片的第四转接板与第三晶片的第三转接板的第二金属焊体。

13.如权利要求12所述的微系统封装模块制造方法，其特征在于，还包括在所述第一晶片的底部介电层内形成第五转接板、形成穿透第一半导体层连接第一转接板和第五转接板的第一通孔互连件、形成穿透第一半导体层连接第四转接板和第五转接板的第二通孔互连件。

14.如权利要求12所述的微系统封装模块制造方法，其特征在于，形成所述第二金属焊体的方法包括步骤：

将第一晶片与第三晶片位置对应，并将第三晶片表面上的第三介质层与第一晶片表面上的第一介质层键合，同时第三晶片表面裸露的第三转接板和第一晶片表面裸露的第四转接板上下相对，从而形成空腔，所述第四转接板和第三转接板位于该空腔内；

将键合有第三晶片的第一晶片进行电镀，使电镀体从第三晶片的边界纵向填充所述空腔，形成使第四转接板和第三转接板上下对应互连的所述第二金属焊体。

Images