CN104045051A - 堆叠半导体器件及其形成方法 - Google Patents

Abstract

本发明提供了一种堆叠半导体器件，包括第一衬底。多层互连件设置在第一衬底上方。金属部分设置在多层互连件上方。第一接合部件位于金属部分上方。第二衬底具有正面。腔在第二衬底中从正面延伸到深度D。腔具有内表面。停止层设置在腔的内表面上方。可移动结构设置在第二衬底的正面上方并悬于腔上。可移动结构包括介电膜、位于介电膜上方的金属单元以及位于金属单元上方的覆盖介电层。第二接合部件位于覆盖介电层上方并接合至第一接合部件。第二接合部件延伸穿过覆盖介电层并电连接至金属单元。本发明还提供了堆叠半导体器件的形成方法。

Description

堆叠半导体器件及其形成方法

相关申请

本申请要求于2013年3月13日提交的名称为“Stacked SemiconductorDevice and Method of Forming the Same”的美国临时专利申请第61/780,047号的优先权，该申请的全部内容结合于此作为参考。

本申请涉及与其同日提交的名称为“Stacked Semiconductor Device andMethod of Forming the Same”（代理人案卷号TSMC2013-0065)的共同转让的第61/779,992号美国专利申请，该申请全部内容结合于此作为参考。

技术领域

一般地，本发明涉及堆叠半导体器件，更具体而言，涉及包括微机电系统（MEMS)器件和互补金属氧化物半导体（CMOS)器件的堆叠半导体器件以及形成该堆叠半导体器件的方法。

背景技术

微机电系统（MEMS)器件是具有超小型部件的一种科技产品。MEMS器件可以具有在微米尺寸范围内的部件，有时具有在纳米尺寸范围内的部件。典型的MEMS器件可以包括加工电路以及用于各种类型的传感器的机械部件。MEMS应用包括惯性传感器应用，诸如运动传感器、加速计和陀螺仪。其他MEMS应用包括诸如可移动反射镜的光学应用、诸如RF开关和谐振器的RF应用以及生物感测结构。

对具有较高性能的较小的IC的需求促进了堆叠器件的发展，其中堆叠器件中的一个器件专门用于MEMS应用，而堆叠器件中的其他器件专门用于逻辑电路或其他类型的CMOS电路。然而，由于不同电路制造技术的集成问题，难以制造具有多种类型功能的堆叠半导体器件。为尝试并进一步改进这些集成半导体器件的性能，已经应用了各种针对包括MEMS器件和CMOS器件的这些堆叠半导体器件的配置和制造方法的技术。

发明内容

为了解决现有技术中所存在的缺陷，根据本发明的一方面，提供了一种形成堆叠半导体器件的方法，所述方法包括：提供具有正面的第一衬底；从所述正面对所述第一衬底的一部分进行蚀刻以形成腔；用牺牲材料填充所述腔；在所述牺牲材料以及所述第一衬底的正面的上方形成柔性介电膜；在所述柔性介电膜上方形成金属单元；在所述金属单元和所述柔性介电膜上方形成覆盖介电层；对部分所述覆盖介电层进行蚀刻以露出所述金属单元；形成位于所述覆盖介电层上方并与所述金属单元接触的第一接合部件；对所述覆盖介电层和所述柔性介电膜的一部分进行蚀刻，从而形成贯穿孔以露出部分所述牺牲材料；通过所述贯穿孔从所述腔中去除所述牺牲材料，从而形成悬于所述腔上方的可移动结构，所述可移动结构包括所述柔性介电膜、所述金属单元和所述覆盖介电层；提供第二衬底，具有设置在所述第二衬底上方的至少一个晶体管；形成位于所述至少一个晶体管上方并电连接至所述至少一个晶体管的多层互连件；在所述多层互连件上方形成金属部分；在部分所述金属部分上方形成第二接合部件；以及将所述第二接合部件接合至所述第一接合部件。

在该方法中，所述可移动结构的部分所述金属单元和部分所述金属部分构建具有可变电容的微加工电容器。

该方法进一步包括：在用所述牺牲材料填充所述腔之前，在所述腔的内表面以及所述第一衬底的正面上形成停止层。

在该方法中，所述牺牲材料相对于所述柔性介电膜的蚀刻选择性的比率大于20。

在该方法中，所述牺牲材料包含多晶硅或非晶硅。

该方法进一步包括：形成衬底通孔（TSV)，所述衬底通孔从与所述正面相对的背面延伸穿过所述第一衬底以电连接至所述金属单元。

该方法进一步包括：减小所述第一衬底的厚度，在减小所述第一衬底的厚度之后，所述第一衬底的宽度W₁小于所述第二衬底的宽度W₂。

该方法进一步包括：在形成所述柔性介电膜之前，在所述第一衬底的正面上方形成金属段。

该方法进一步包括：在所述金属段和所述第一衬底的正面之间形成介电层。

在该方法中，所述介电膜的厚度与所述金属单元的厚度的比率在约2至约7的范围内。

该方法进一步包括：在所述第一接合部件的外部形成凹槽，所述凹槽延伸穿过所述覆盖介电层、所述柔性介电膜和部分所述第一衬底。

该方法进一步包括：在部分所述金属部分的上方形成介电凸块。

在该方法中，接合的第一接合部件和第二接合部件的一部分构成密封环，所述密封环环绕所述可移动结构。

根据本发明的另一方面，提供了一种形成堆叠半导体器件的方法，所述方法包括：提供具有正面的第一衬底；从所述正面对所述第一衬底的一部分进行蚀刻以形成腔；用牺牲材料填充所述腔；在所述牺牲材料以及所述第一衬底的正面的上方形成柔性介电膜；在所述柔性介电膜上方形成顶部电极；在所述顶部电极和所述柔性介电膜的上方形成覆盖介电层；对部分所述覆盖介电层进行蚀刻以露出所述顶部电极；形成位于所述覆盖介电层上方且与所述顶部电极接触的第一接合部件；对所述覆盖介电层和所述柔性介电膜的一部分进行蚀刻，从而形成贯穿孔以露出部分所述牺牲材料；通过所述贯穿孔从所述腔中去除所述牺牲材料，从而形成悬于所述腔上方的可移动结构，所述可移动结构包括所述柔性介电膜、所述顶部电极和所述覆盖介电层；在第二衬底上方形成多层互连件；在所述多层互连件上方形成底部电极；在所述底部电极上方形成第二接合部件；以及将所述第二接合部件接合至所述第一接合部件，其中，所述顶部电极和所述底部电极构建具有可变电容的电容器。

该方法进一步包括：在用所述牺牲材料填充所述腔之前，在所述腔的内表面以及所述第一衬底的正面上形成停止层。

在该方法中，所述牺牲材料与所述停止层的蚀刻选择性的比率大于20。

在该方法中，所述牺牲材料与所述柔性介电膜的蚀刻选择性的比率大于20。

该方法进一步包括：在形成所述柔性介电膜之前，在填充的牺牲材料以及所述第一衬底的正面的上方形成介电层和金属段。

在该方法中，所述顶部电极包括至少一个信号元件和邻近所述至少一个信号元件的至少一个下拉元件，所述至少一个信号元件和所述至少一个下拉元件通过间隙间隔开。

根据本发明的又一方面，提供了一种堆叠半导体器件，包括：第一衬底，具有设置在所述第一衬底上方的至少一个晶体管；多层互连件，设置在所述至少一个晶体管上方并电连接至所述至少一个晶体管；金属部分，设置在所述多层互连件上方；第一接合部件，位于所述金属部分上方；第二衬底，具有正面；腔，从所述正面以深度D延伸到所述第二衬底中D，所述腔具有内表面；停止层，位于所述腔的内表面上方；可移动结构，设置在所述第二衬底的正面上方并悬于所述腔的上方，所述可移动结构包括位于所述正面上方并悬于所述腔上方的介电膜、位于所述介电膜上方的金属单元和位于所述金属单元上方的覆盖介电层；以及第二接合部件，在所述覆盖介电层上方与所述第一接合部件接合，其中，所述第二接合部件延伸穿过所述覆盖介电层并电连接至所述金属单元。

附图说明

根据下面的详细描述和附图可以更好地理解本发明的各方面。应该强调的是，根据工业中的标准实践，各种部件没有按比例绘制。实际上，为了清楚论述起见，各种部件的尺寸可以被任意增大或减小。

图1A和图1B是根据本发明的至少一个实施例的形成包括MEMS器件和CMOS器件的堆叠半导体器件的方法的流程图。

图2A至图2K是根据本发明的一个或多个实施例处于各个制造阶段的堆叠半导体器件中的MEMS器件的截面图。

图3A至图3E是根据本发明的一个或多个实施例处于各个制造阶段的堆叠半导体器件中的CMOS器件的截面图。

图4A和图4B是根据本发明的至少一个实施例处于各个制造阶段的包括MEMS器件和CMOS器件的堆叠半导体器件的截面图。

图5A至图5E是根据本发明的一些实施例处于各个制造阶段的包括MEMS器件和CMOS器件的堆叠半导体器件的截面图。

具体实施方式

在下面详细论述示例性实施例的制造和使用。然而，应该理解，本发明提供了许多可以在各种具体环境中实现的可应用的发明构思。所论述的具体实施例仅是示例性的，而不是限制本发明的范围。而且，提及的诸如“顶部”、“正面”、“底部”和“背面”的相对位置术语用于提供元件之间的相对关系，而不用于暗示任何绝对方向。为了简明和清楚起见，可以任意地以不同比例对各种部件进行绘制。

根据本发明的一个或多个实施例，堆叠半导体器件包括接合至互补金属氧化物半导体（CMOS)器件的微机电系统（MEMS)器件。MEMS器件包括运动传感器（例如陀螺仪或加速计)、RF MEMS器件（例如RF开关、谐振器或过滤器)、MEMS磁力计、光学MEMS器件（例如MEMS微反射镜)、MEMS振荡器、MEMS麦克风和/或任何其他MEMS类型的器件。CMOS器件包括逻辑器件、存储器件（例如静态随机存取存储器（SRAM)、射频（RF)器件、输入/输出（I/O)器件、芯片上系统（SoC)、其他适合类型的器件或它们的组合。

图1A和图1B是根据本发明的至少一个实施例形成包括MEMS器件和CMOS器件的堆叠半导体器件的方法100的流程图。图2A至图2K、图3A至图3E、图4A和图4B以及图5A至图5E是根据图1A和图1B的方法100的各个实施例处于各个制造阶段的包括MEMS器件200和CMOS器件300的堆叠半导体器件400（或500)的截面图。可以在图1A和图1B的方法100之前、期间或之后提供其他工艺。各个附图已被简化以便更好地理解本发明的发明构思。

现参照图1A和图1B，方法100中的操作101至113用于堆叠半导体器件中的MEMS器件。方法100中的操作114至117用于堆叠半导体器件中的CMOS器件。方法100中的操作118用于将MEMS器件接合至CMOS器件以形成堆叠半导体器件。方法100的流程开始于操作101。在操作101中，提供具有正面（front surface)的第一衬底。接下来，方法100继续进行操作102，其中，从正面对第一衬底的一部分进行蚀刻以在第一衬底中形成腔。

图2A至图2K是根据本发明的一个或多个实施例处于各个制造阶段的堆叠半导体器件中的MEMS器件200的截面图。参照图2A，该附图是执行操作101和102之后的MEMS器件200的衬底201（也被称为MEMS衬底201)的一部分的放大截面图。在一些实施例中，衬底201包括在晶圆形式的衬底201上标记的多个MEMS芯片。通过晶圆上的MEMS芯片之间的划线来划分多个MEMS芯片。根据本发明的一个或多个实施例，在MEMS衬底201的芯片区域内形成至少一个MEMS器件200。MEMS衬底201将经历清洁、沉积、图案化、蚀刻、释放和掺杂步骤中的许多步骤来形成前文所述的至少一个MEMS器件。在本文中术语“衬底”通常是指在其上形成各种层和MEMS结构的块状衬底。在一些实施例中，块状衬底包括硅衬底、绝缘体上硅（SOI)衬底或锗衬底。这些层的实例包括介电层、掺杂层、多晶硅层或导电层。在图2A至图2K的实施例中，MEMS器件200是指RF MEMS开关器件。RF MEMS开关器件包括微加工电容器的柔性顶部电极。根据电容器的柔性顶部电极的向上状态和向下状态，RFMEMS开关器件的电容作为控制RF信号的传输的开关是可变的。

参照图2A，MEMS衬底201是指硅衬底。MEMS衬底201具有正面201A。在MEMS衬底201中形成腔202。在一些实施例中，实施在包含氟的气氛中的干蚀刻工艺以对MEMS衬底201的一部分进行蚀刻，从而形成腔202。腔202具有从正面201A延伸到MEMS衬底201中的深度D。深度D大于1微米以确保稍后形成的柔性顶部电极的运动。腔202具有包括底面和侧壁表面的内表面。

再次参照图1A，方法100继续进行操作103，其中，可选地在腔的内表面以及第一衬底的正面上形成停止层。

图2B是执行操作103之后的MEMS器件200的截面图。可选地，在腔202的内表面以及MEMS衬底201的正面201A上形成停止层204。停止层204可以包括氧化硅、氮化硅、氮氧化硅、TEOS氧化物、磷硅酸盐玻璃（PSG)、硼磷硅酸盐玻璃（BPSG)、氟化硅玻璃（FSG)、碳掺杂的氧化硅、低k介电材料或它们的组合。与随后形成的牺牲材料相比，停止层204具有较高的耐蚀刻性或耐抛光性。在一个实例中，停止层204可以是沿着腔202的内表面和MEMS衬底201的正面201A的共形衬层。停止层204的厚度小于腔202的深度D。停止层204的形成方法包括化学汽相沉积（CVD)、低压CVD（LPCVD)、大气压CVD（APCVD)、等离子体增强CVD（PECVD)、热氧化或它们的组合。

再次参照图1A，方法100继续进行操作104，其中，用牺牲材料填充腔。

图2C是执行操作104之后的MEMS器件200的截面图。在MEMS衬底201的正面201A上用牺牲材料206过填充腔202至停止层204的顶面之上的平面。在至少一个实例中，牺牲材料206包括多晶硅、非晶硅或与在操作103中所形成的停止层204相比具有较小的耐蚀刻性或耐抛光性的其他适合的材料。可以通过CVD、PECVD或低压化学汽相沉积（LPCVD)来形成牺牲材料206。对牺牲材料206实施诸如化学机械抛光（CMP)工艺和/或蚀刻工艺的平坦化操作以减少牺牲材料206的厚度，从而露出停止层204的一部分。当露出停止层204的顶面时可以停止平坦化操作。在一个实例中，牺牲材料206与停止层204的去除速率的比率大于约20。在至少一个实施例中，平坦化的牺牲材料206的顶面在MEMS衬底201的正面201A上与停止层204的顶面基本共面。在一些实施例中，在平坦化操作期间完全去除正面201A上的停止层204。平坦化的牺牲材料206的顶面与MEMS衬底201的正面201A基本共面。在某些实施例中，如果在平坦化操作期间MEMS衬底201相对于牺牲材料206具有更高的耐蚀刻性或耐抛光性，则在操作103中不形成停止层204。

再次参照图1A，方法100继续进行操作105，其中，可选地，在填充的牺牲材料以及第一衬底的正面的上方形成介电层。接下来，方法100继续进行操作106，其中，可选地在介电层上形成金属段（metal segment)。

图2D是执行操作105和106之后的MEMS器件200的截面图。在MEMS衬底201的正面201A上，介电层203形成在填充的牺牲材料206和停止层204上。介电层203在随后的蚀刻工艺中比牺牲材料206具有更高的耐蚀刻性，以将介电层203与牺牲材料206的顶面分离。下文中将描述具体内容。在一些实例中，介电层203包括氧化硅、氮化硅或氮氧化硅。在某些实例中，介电层203的厚度在约500埃至约1200埃的范围内。介电层203的形成方法包括化学汽相沉积（CVD)、低压CVD（LPCVD)、大气压CVD（APCVD)、等离子体增强CVD（PECVD)、热氧化或它们的组合。

仍参照图2D，使用各种沉积工艺、光刻图案化工艺、蚀刻工艺或它们的组合来形成金属层，以在介电层203上形成金属段205A至205C。在一些实例中，金属层包括铝、铜、铝/铜合金、钛、钽、钨、金属硅化物、金或它们的组合。在某些实例中，金属段205A至205C的厚度在约3000埃至约7000埃的范围内。

再次参照图1A，方法100继续进行操作107，其中，在第一衬底的正面上方形成柔性介电膜。

图2E是执行操作107之后的MEMS器件200的截面图。在金属段205A至205C和介电层203的上方形成介电层207。介电层207提供机械强度和刚性以用作MEMS器件200中的可移动结构的柔性悬浮膜或横梁。介电层207也被称为介电膜207。在某些实例中，介电膜207的厚度T在约0.5微米至约5微米范围内。介电膜207可以包括氧化硅、氮化硅、氮氧化硅或任何适合的材料。介电膜207的形成方法包括化学汽相沉积(CVD)、低压CVD(LPCVD)、大气压CVD(APCVD)、等离子体增强CVD(PECVD)或它们的组合。

在形成介电膜207之后，在介电膜207中形成开口209以露出金属段205B和205C的一部分。使用各种光刻图案化工艺、包括干蚀刻或湿蚀刻的蚀刻工艺来形成开口209。

再次参照图1A，方法100继续进行操作108，其中，在第一衬底的正面上方金属单元形成在柔性介电膜上。

图2F是执行操作108之后的MEMS器件200的截面图。在介电膜207上、沿着开口209的内表面以及在金属段205B和205C的露出部分上共形形成金属层。使用各种光刻图案化工艺、蚀刻工艺或它们的组合对金属层进行图案化从而在介电膜207上方形成金属单元211A至211D。在一些实例中，金属单元211A至211D包括铝、铜、铝/铜合金、钛、钽、钨、金属硅化物、金或它们的组合。在某些实例中，金属单元211A至211D的厚度在约3000埃至约7000埃的范围内。

金属单元211A至211C被称为MEMS器件200的顶部电极。金属单元211B和211C分别地位于介电膜207的一部分上、沿着开口209的内表面以及位于金属段205B和205C的露出部分上。被配置成从MEMS器件200连接电源的金属单元211B和211C是顶部电极的下拉元件。金属单元211A与金属单元211B和211C邻近。金属单元211A通过间隙与金属单元211B和211C间隔开，该金属单元211A被配置成传输MEMS器件200的信号。金属单元211A被称为顶部电极的信号元件。

再次参照图1A，方法100继续进行操作109，其中，在金属单元和柔性介电膜的上方形成覆盖介电层。接下来，方法100继续进行操作110，其中，对部分覆盖介电层进行蚀刻以露出金属单元。

图2G是执行操作109和110之后的MEMS器件200的截面图。在金属单元211A至211D上、沿着开口209的内表面以及在介电膜207的露出部分上共形地形成覆盖介电层213。覆盖介电层213可以包括氧化硅、氮化硅、氮氧化硅或任何适合的材料。在某些实例中，覆盖介电层213的厚度在约500埃至约1200埃的范围内。覆盖介电层213的形成方法包括化学汽相沉积(CVD)、低压CVD(LPCVD)、大气压CVD(APCVD)、等离子体增强CVD(PECVD)或它们的组合。覆盖介电层213可以在后续的诸如接合或牺牲材料206去除的工艺中保护下面的金属单元211A至211D或顶部电极免受损害。

在覆盖介电层213中形成多个通孔215以露出金属单元211B、211C和211D的一部分。使用各种光刻图案化工艺、包括干蚀刻或湿蚀刻的蚀刻工艺来形成通孔215。

参照图1B，方法100继续进行操作111，其中，第一接合部件形成在覆盖介电层上方且与金属单元接触。

图2H是执行操作111之后的MEMS器件200的截面图。接合部件217A和217B形成在部分覆盖介电层213上、多个通孔215中且分别地与金属单元211B、211C和211D接触。接合部件(217A和217B)包括诸如金属材料的导电材料或半导体材料。接合部件的金属材料包括铝、铜或铝/铜合金。接合部件的半导体材料包括硅或锗。通过在图案化的覆盖介电层213上沉积导电材料并过填充通孔215，然后根据MEMS器件200的设计要求对导电材料进行图案化来形成接合部件(217A和217B)。沉积工艺包括化学汽相沉积(CVD)、物理汽相沉积(PVD)、等离子体增强CVD(PECVD)、低压CVD(LPCVD)、原子层CVD(ALCVD)、大气压CVD(APCVD)、其他沉积方法或它们的组合。使用光刻图案化工艺、蚀刻工艺、其他适合的工艺或它们的组合对导电材料进行图案化。

接合部件217A分别与金属单元211B和211C接触，被配置成提供从外部电源到MEMS器件200的顶部电极的下拉元件(金属单元211B和211C)的电通路。接合部件217B位于MEMS器件200的边缘并环绕接合部件217A、顶部电极的信号元件(金属单元211A)和顶部电极的下拉元件(金属单元211B和211C)形成闭环的密封环。接合部件217B形成在金属单元211D上方。当存在金属单元211D时，接合部件217B与位于金属单元211B或211C上方的接合部件217A基本共面。由于接合部件217A和接合部件217B的共面性，MEMS器件200能够在后续的接合工艺中与CMOS器件具有更好的接合界面和接合强度。

再次参照图1B，方法100继续进行操作112，其中，对部分的覆盖介电层和柔性介电膜进行蚀刻以露出部分的填充的牺牲材料。在一些实施例中，如果在操作105中形成介电层，则蚀刻位于填充的牺牲材料上方的部分介电层进行蚀刻。

图2I是执行操作112之后的MEMS器件200的截面图。在图2H示出的MEMS器件200中形成贯穿孔219。贯穿孔219延伸穿过覆盖介电层213、介电膜207、介电层203和牺牲材料206的露出部分。使用各种光刻图案化工艺、包括干蚀刻或湿蚀刻的蚀刻工艺形成贯穿孔219。在一些实例中，在包含氟的气氛中用干蚀刻工艺形成贯穿孔219。

参照图2J，MEMS器件200可以进一步包括在MEMS器件200的边缘所形成的凹槽221A。凹槽221A位于接合部件217B的外部。凹槽221A延伸穿过覆盖介电层213、介电膜207、介电层203和部分MEMS衬底201。使用各种光刻图案化工艺、包括干蚀刻或湿蚀刻的蚀刻工艺来形成凹槽221A。

再次参照图1B，方法100继续进行操作113，其中，通过贯穿孔从腔中去除填充的牺牲材料，从而形成悬于腔上方的包括柔性介电膜、金属单元和覆盖介电层的可移动结构。

图2K是执行操作113之后的MEMS器件200的截面图。在一些实例中，通过贯穿孔219和凹槽221A实施在包含氟的气氛中的干蚀刻工艺，从而对填充的牺牲材料206和部分MEMS衬底201进行各向同性蚀刻。腔202出现在MEMS衬底201中的介电膜207的下方，并且在图2J所示的凹槽221A的位置形成凹槽221B。介电层203、介电膜207和覆盖介电膜213在蚀刻工艺中比牺牲材料206和MEMS衬底201具有更高的耐蚀刻性，从而形成腔202和凹槽221B。作为实例，牺牲材料206(和MEMS衬底201)相对于介电层203、介电层207或覆盖介电层213的蚀刻选择性大于20。而且，停止层204在蚀刻工艺中比牺牲材料206具有更高的耐蚀刻性，从而去除牺牲材料206并保护MEMS衬底201免受损害。

在形成腔202之后，将可移动结构250与MEMS衬底201(或牺牲材料206)分离，并且可移动结构250悬于腔202的上方。可移动结构250包括夹置于可移动顶部电极(金属单元211A至211C)和金属段(205A至205C)之间的介电膜207。可移动结构250进一步包括分别位于可移动结构250的顶面和底面上的覆盖介电层213和介电层203。腔202的深度D从介电层203的底面至腔202的底面。深度D大于1微米以确保可移动结构250的运动。

在图2A至图2K的实施例中，可移动结构250是设置在介电膜207的每个侧面上的金属层(例如金属单元211A至211C或金属段205A至205C)和介电层(例如覆盖介电层213或介电层203)的对称结构。位于介电膜207的底面上方的金属段205A至205C和介电层203可以平衡来自位于介电膜207的顶面上方的金属单元211A至211C和覆盖介电层213的应力。由于两侧面的应力平衡，可移动结构250可以不向上弯曲或向下弯曲。在某些实施例中，可移动结构250是仅设置在介电膜207的顶面上方的金属层(例如金属单元211A至211C)和介电层(例如覆盖介电层213)的不对称结构。

介电膜207提供机械强度和刚性以在MEMS器件200中用作可移动结构250的悬浮膜或横梁。在一些实例中，介电膜207的厚度与金属单元211A至211C或金属段205A至205C的厚度的比率在约2至约7的范围内。在某些实例中，介电膜207的厚度与介电层203或覆盖介电层213的厚度的比率在约5至约70的范围内。

图3A至图3E是根据形成堆叠半导体器件400的各个实施例处于各个制造阶段的堆叠半导体器件中的CMOS器件300的截面图。可以在图3A至图3E的制造阶段之前、期间或之后提供其他工艺。各个附图已被简化以便更好地理解本发明的发明构思。

与MEMS器件200相似，在CMOS衬底的芯片区域内形成至少一个CMOS器件300。通过晶圆形式的CMOS衬底中的CMOS芯片之间的划线来划分多个CMOS芯片。CMOS衬底将经历清洁、沉积、图案化、蚀刻和掺杂步骤中的许多步骤以在芯片区域内形成至少一个CMOS器件。CMOS器件包括逻辑器件、存储器件(例如，静态随机存取存储器(SRAM)、射频(RF)器件、输入/输出(I/O)器件、芯片上系统(SoC)、其他适合类型的器件或它们的组合。在CMOS器件中可以形成各种器件结构，包括晶体管、电阻器和/或电容器，可以通过互连层将这些器件结构连接至其他集成电路。

再次参照图1B，方法100中的操作114至117用于堆叠半导体器件中的CMOS器件。方法100继续进行操作114，其中，提供具有至少一个晶体管的第二衬底。方法100继续进行操作115，其中，形成位于至少一个晶体管的上方并且电连接至该至少一个晶体管的多层互连件。方法100继续进行操作116，其中，在多层互连件上方形成金属部分。

图3A是执行操作114至116之后的CMOS器件300的截面图。参照图3A，该附图是CMOS器件300的一部分的放大截面图。CMOS器件300包括衬底301(也被称为CMOS衬底301)。在所述的实施例中，CMOS衬底301是包括硅的半导体衬底。可选地或者另外地，CMOS衬底301包括另一元素半导体，诸如锗；化合物半导体，包括碳化硅、砷化镓、磷化镓、磷化铟、砷化铟和/或锑化铟；合金半导体，包括SiGe、GaAsP、AlInAs、AlGaAs、GaInAs、GaInP和/或GaInAsP；或它们的组合。衬底301可以是绝缘体上半导体(SOI)。CMOS器件300可以进一步包括位于CMOS衬底301上方的各种器件结构(未示出)。各种器件结构可以包括晶体管、电阻器和/或电容器。

在CMOS衬底301的正面上方形成多层互连件(MLI)350。MLI350连接至CMOS器件300的各个器件结构或部件。MLI350包括各种导电部件，其可以是位于不同层中的垂直互连件，诸如通孔V1和V2；以及位于不同层中的水平互连件，诸如线305A和305B。MLI350中的各种导电部件包括铝、铜、铝/硅/铜合金、钛、氮化钛、钨、多晶硅、金属硅化物或它们的组合。通过形成垂直和水平互连件的适合工艺(包括沉积、光刻图案化和蚀刻工艺)来形成MLI350中的导电部件。

在层间介电(ILD)层303内设置MLI350的各种导电部件。在一些实例中，ILD层303可以具有多层结构。ILD层303可以包括二氧化硅、氮化硅、氮氧化硅、TEOS氧化物、磷硅酸盐玻璃(PSG)、硼磷硅酸盐玻璃(BPSG)、氟化硅玻璃(FSG)、掺碳氧化硅、低k介电材料或它们的组合。ILD层303的形成工艺包括化学汽相沉积(CVD)、PECVD、LPCVD、APCVD、其他沉积方法或它们的组合。

仍参照图3A，CMOS器件300进一步包括形成在ILD层303上并连接至MLI 350的多个金属部分(307A至307D)。通过包括沉积、光刻图案化和蚀刻工艺的适合工艺来形成金属部分(307A至307D)。金属部分(307A至307D)包括导电材料，诸如铝、铝/硅/铜合金、钛、氮化钛、钨、金、金属硅化物或它们的组合。

在所述的实施例中，金属部分307A至307C被称为CMOS器件300中的底部电极。对应于MEMS器件200中的顶部电极的下拉元件(金属单元211B和211C)，金属部分307B和307C是底部电极的下拉元件，其被配置成从CMOS器件300连接电源。对应于MEMS器件200中的顶部电极的信号元件(金属单元211A)，CMOS器件300中的金属部分307A被称为底部电极的信号元件，其被配置成与MEMS器件200的顶部电极(金属单元211A)协作来传输信号。金属部分307A邻近金属部分307B和307C。金属部分307A通过间隙与金属部分307B和307C间隔开。金属部件307D被配置成在随后的工艺中连接形成在金属部分307D上方的接合部件。

参照图3B，CMOS器件300进一步包括在CMOS器件300的金属部分(307A至307D)和露出的ILD层303上形成的介电层309。介电层309包括二氧化硅、氮化硅、氮氧化硅、TEOS氧化物、PSG、BPSG、FSG、掺碳氧化硅、低k介电材料或它们的组合。去除部分介电层309以在金属部分307B和307C(底部电极的下拉元件)上形成介电凸块309A。介电层309的其余部分覆盖金属部分307D并露出金属部分307D的一部分。

参照图3C，在图3B所示的CMOS器件300上形成保护介电层311。保护介电层311包括二氧化硅、氮化硅、氮氧化硅、TEOS氧化物、PSG、BPSG、FSG、掺碳氧化硅、低k介电材料或它们的组合。保护介电层311可以在后面的诸如接合的工艺中保护下面的金属部分(307A至307D)或底部电极免受损害。由于在金属部分307A上无介电凸块309A，位于金属部分307B和307C上的由介电凸块309A和保护介电层311所组成的组合凸块的高度高于单独位于金属部分307上的保护介电层311的高度。组合凸块可以在堆叠器件的移动操作期间抵抗MEMS器件200的顶部电极的下拉元件(金属单元211B和211C)与CMOS器件300的底部电极的下拉元件(金属部分307B和307C)接触。如果在顶部电极和底部电极之间存在残余的静电场力，则组合凸块309A还可以对MEMS器件200中的顶部电极提供反作用力以阻止其粘附在CMOS器件300中的底部电极上。

参照图3D，形成延伸穿过保护介电层311和介电层309的孔313以露出部分金属部分307D。通过包括光刻图案化和蚀刻工艺的适合工艺来形成孔313。

再次参照图1B，方法100继续进行操作117，其中，在部分金属部分上方形成第二接合部件。

图3E是执行操作117之后的CMOS器件300的截面图。参照图3E，在图3D所示的CMOS器件300上方形成接合部件315A和315B。接合部件315A形成在部分的保护介电层311上，形成在孔313中并与金属部分307D接触。在MEMS器件200接合至CMOS器件300以形成堆叠半导体器件以后，接合部件315A被配置成通过MLI350和接合部件217A提供从外部电源到MEMS器件200的顶部电极的下拉元件的电通路。在CMOS器件300的边缘接合部件315B形成在部分保护介电层311上。接合部件315B环绕接合部件315A、底部电极的信号元件(金属部分307A)和底部电极的下拉元件(金属部分307B和307C)形成闭环的密封环。在金属部分307D上方形成接合部件315B。在一些实例中，接合部件315A与接合部件315B基本共面。

接合部件(315A和315B)包括诸如金属材料的导电材料或半导体材料。接合部件的金属材料包括铝、铜或铝/铜合金。接合部件的半导体材料包括硅或锗。通过在图案化的保护介电层311上沉积导电层并过填充孔313，然后根据MEMS器件200的设计要求对导电层进行图案化来形成接合部件(315A和315B)。导电层的沉积工艺包括化学汽相沉积(CVD)、物理汽相沉积(PVD)或其他沉积方法。使用光刻图案化工艺、蚀刻工艺、其他适合的工艺或它们的组合对导电层进行图案化。

图4A和图4B是根据本发明的一个或多个实施例处于各个制造阶段的包括MEMS器件200和CMOS器件300的堆叠半导体器件400的截面图。

再次参照图1B，方法100中的操作118是用于将MEMS器件接合至CMOS器件以形成堆叠半导体器件。在操作118中，将第二接合部件接合至第一衬底上方的第一接合部件。

图4A是执行操作118之后的堆叠半导体器件400的截面图。参照图4A，MEMS器件200接合至CMOS器件300，从而形成堆叠半导体器件400。在所示的实施例中，MEMS器件200的接合部件217A和217B分别接合至CMOS器件300的接合部件315A和315B。接合部件217A与接合部件315A接触并与接合部件315A协作以电连接MEMS器件200和CMOS器件300。接合部件217B与接合部件315B接触并与接合部件315B协作以形成闭环组合的密封环。闭环组合的密封环环绕MEMS器件200的可移动结构250(包括顶部电极)、CMOS器件300的底部电极和接合部件217A和315A。闭环组合的密封环位于堆叠半导体器件400的边缘，并且保护内部的顶部电极和底部电极在后续工艺中或者在堆叠半导体器件400的操作中免受湿气或其他化学物质的损害。可移动结构250(包括顶部电极)和底部电极被密封在MEMS衬底201和CMOS衬底301之间。由于接合部件217A和217B以及接合部件315A和315B介于MEMS器件200和CMOS器件300之间，可移动结构250悬于CMOS器件300的正面上方。

在某些实例中，实施共晶接合工艺来接合MEMS器件200和CMOS器件300。通过加热相接触的两种(或更多种)材料来实施共晶接合工艺以使这两种(或更多种)材料相互扩散以形成合金成分。由于接合部件(217A和217B以及315A和315B)包括金属材料或半导体材料，所以共晶接合工艺可以形成金属/金属接合(例如A1/A1接合)界面或金属/半导体材料接合(例如Al/Ge接合)界面。

参照图4B，在接合工艺之后，从MEMS衬底201的与可移动结构250相对的背面对堆叠半导体器件400中的MEMS衬底201进行减薄。在至少一个实施例中，对MEMS衬底201的背面实施诸如化学机械抛光(CMP)工艺、研磨和/或化学蚀刻的平坦化工艺以减少MEMS衬底201的厚度。在一些实施例中，在对MEMS衬底201的背面进行减薄之后，去除位于如图4A所示的凹槽221B上方的一部分MEMS衬底201。因此，在堆叠半导体器件400中，减薄后的MEMS衬底201的宽度W₁小于CMOS衬底301的宽度W₂。位于CMOS器件300的边缘附近的多个金属部分307D延伸超出MEMS器件200的边缘。位于CMOS器件300的边缘附近的金属部分307D能够在后续工艺中形成与外部电路的电连接结构。

在减薄工艺之后，去除部分保护介电层311以露出CMOS器件300的边缘附近的金属部分307D。在CMOS器件300的边缘附近的金属部分307D上方形成电连接结构401以与外部电路连接。在一些实例中，如图4B所示，电连接结构401是通过引线接合工艺制成的引线。在某些实例中，电连接结构401是通过凸块工艺制成的焊料凸块。因此，堆叠半导体器件400集成有MEMS器件200和CMOS器件300。CMOS器件300和MEMS器件200可以通过电连接结构401、金属部分(307A至307D)、MLI350、接合部件315A、接合部件217A和金属单元211B、211C电连接至外部电路。

以下描述了包括至少一个RF MEMS开关器件200的堆叠半导体器件400的操作。当可移动结构250(包括柔性顶部电极)处于向上状态时，MEMS器件200中的顶部电极和CMOS器件300中的底部电极之间的电容为“小”。在金属部分307A(底部电极的信号元件)中传输的RF信号一直单独地通过金属部分307A。RF信号处于“导通”状态。

当在顶部电极的下拉元件(金属单元211B至211C)和底部电极的下拉元件(金属部分307B至307C)之间施加预定电压时，可移动结构250(包括柔性顶部电极)被静电力牵引并向下弯曲到达处于“向下”状态的底部电极。下拉顶部电极的信号元件(金属单元211A)直到其符合(conformto)底部电极的信号元件(金属部分307A)上方的保护介电层311。保护介电层311和覆盖介电层213阻止顶部电极和底部电极电短路。MEMS器件200中的顶部电极和CMOS器件300中的底部电极之间的电容为“大”。在底部电极的信号元件(金属部分307A)中传输的RF信号可以分流到顶部电极的信号元件(金属单元211A)。RF信号没用自始至终单独地通过金属部分307A。RF信号从底部电极中的金属部分307A到达顶部电极中的金属单元211A。RF信号处于“断开”状态。MEMS器件200中的可移动顶部电极作为开关是可变的，从而控制RF信号的传输。

如果在断开预定电压时顶部电极和底部电极之间存在残余的静电力，则组合凸块(介电凸块309A和保护介电层311)可以对MEMS器件200中的顶部电极提供反作用力以阻止顶部电极粘附在底部电极上。

图5A至图5E是处于图2A至图2K、图3A至图3E和图4A和图4B的各个制造阶段的包括MEMS器件200和CMOS器件300的堆叠半导体器件500的截面图。图5A至图5E中的一些结构可以基本相似于图2A至图2K、图3A至图3E和图4A和图4B中所公开的实施例，并且尽管其也可以完全应用于下面的实施例中，但共同结构的描述这里不再重复。

参照图5A，堆叠半导体器件500包括如图2I所示的MEMS器件200。MEMS衬底201、腔202、停止层204、牺牲材料206、介电层203、金属段205A至205C、介电(膜)层207、金属单元211A至211D、覆盖介电层213、接合部件217A和217B以及贯穿孔219的材料和制造方法的具体内容可以在与图2A至图2I相关的内容中找到，因而这里不再重复。

参照图5B，通过贯穿孔219实施在包含氟的气氛中的干蚀刻工艺以在MEMS衬底201中蚀刻牺牲材料206。在MEMS衬底201中，腔202出现在介电膜207的下方。介电层203、介电膜207和覆盖介电层213在该蚀刻工艺中比牺牲材料206具有更高的耐蚀刻性，从而生成腔202。牺牲材料206相对于介电层203、介电层207或覆盖介电层213的蚀刻选择性的比率大于20。

在形成腔202之后，可移动结构250与MEMS衬底201(或牺牲材料206)分离并悬于腔202的上方。可移动结构250可以基本类似于图2K中所公开的实施例，并且对可移动结构250的描述可以在与图2K相关的内容中找到，因而这里不再重复。

介电层207提供机械强度和刚性以在MEMS器件200中用作可移动结构250的悬浮膜或横梁。在一些实施例中，介电膜207的厚度与金属单元211A至211C或金属段205A至205C的厚度的比率在约2至约7的范围内。在某些实例中，介电膜207的厚度与介电层203或覆盖介电层213的厚度的比率在约5至约70的范围内。

参照图5C，堆叠半导体器件500包括如图3E所示的CMOS器件300。CMOS衬底301、ILD层303、MLI350、线350A和350B、通孔V1和V2、金属部分307A至307D、介电层309、介电凸块309A、保护介电层311以及接合部件315A至315B的材料和制造方法的具体内容可以在与图3A至图3E相关的内容中找到，因而这里不再重复。

参照图5D，将MEMS器件200接合至CMOS器件300以形成堆叠半导体器件500。在所述的实施例中，分别将MEMS器件200的接合部件217A至217B接合至CMOS器件的接合部件315A至315B。接合部件217A与接合部件315A接触，并与接合部件315A协作以电连接MEMS器件200和CMOS器件300。接合部件217B与接合部件315B接触，并与接合部件315B协作以形成闭环组合的密封环。闭环组合的密封环环绕MEMS器件200和CMOS器件300的可移动结构(包括顶部电极)和底部电极。闭环组合的密封环位于堆叠半导体器件500的边缘，并在后续的工艺中或者在堆叠半导体器件500的操作中保护内部的顶部电极和底部电极以免受湿气或其他化学物质的损害。可移动结构250(包括顶部电极)和底部电极被密封在MEMS衬底201和CMOS衬底301之间。由于接合部件217A和217B以及接合部件315A和315B介于MEMS器件200和CMOS器件300之间，可移动结构250悬于CMOS器件300的正面上方。

参照图5E，在接合工艺之后，在衬底201内形成衬底通孔(TSV)505，从MEMS衬底201的与可移动结构250相对的背面分别延伸到部分的金属段205B和205C。这样，TSV505为堆叠半导体器件500提供内部和外部两种电连接。TSV505包括沿着TSV505的侧壁以及在衬底201的背面上方所形成的绝缘层501。TSV505在衬底201的背面上方还可以包括位于绝缘层501上方的金属迹线。金属迹线可以接合至焊球或导电凸块以提供与MEMS器件200的金属段205B至205C和金属单元211B至211C的外部电连接。而且，金属迹线可以通过TSV505、金属段205B和205C、金属单元211B和211C、接合部件217A、接合部件315A、金属部分(307A至307D)和MLI350提供与CMOS器件300的外部电连接。因此，堆叠的半导体器件500集成有MEMS器件200和CMOS器件300，从而在低组装成本下提供使不期望的电寄生现象最小化和稳定的器件。

在一些实例中，使用光刻图案化工艺和蚀刻工艺在MEMS衬底201中形成衬底贯穿孔以露出部分金属段205B和205C。在衬底贯穿孔的侧壁上以及在MEMS衬底201的背面上方形成绝缘层501。绝缘层501包括氧化硅、氮化硅或氮氧化硅。用导电材料过填充衬底贯穿孔，并去除多余的导电材料，然后根据MEMS器件200的设计要求对导电材料进行图案化以形成TSV 505。TSV 505的导电材料包括铝、铜或铝/铜合金。导电材料的形成方法包括化学镀、溅射、印刷、电镀或CVD。在至少一个实施例中，在形成衬底贯穿孔之前，对MEMS衬底201的背面实施诸如化学机械抛光(CMP)工艺、研磨和/或化学蚀刻的平坦化工艺以减少MEMS衬底201的厚度。

本发明的一个方面描述了一种形成堆叠半导体器件的方法。提供了具有正面的第一衬底。从正面对第一衬底的一部分进行蚀刻以形成腔。用牺牲材料填充腔。在牺牲材料以及第一衬底的正面的上方形成柔性介电膜。在柔性介电膜上方形成金属单元。在金属单元和柔性介电膜上方形成覆盖介电层。对部分覆盖介电层进行蚀刻以露出金属单元。形成位于覆盖介电层上方并与金属单元接触的第一接合部件。对部分的覆盖介电层和柔性介电膜进行蚀刻以形成贯穿孔，从而露出部分牺牲材料。通过贯穿孔从腔中去除牺牲材料，从而形成可移动结构。可移动结构包括悬于腔上方的柔性介电膜、金属单元和覆盖介电层。提供第二衬底，在第二衬底上方具有至少一个晶体管。多层互连件形成在至少一个晶体管上方并电连接至该至少一个晶体管。在多层互连件上方形成金属部分。在部分金属部分上方形成第二接合部件。将第二接合部件接合至第一接合部件。

本发明的另一方面描述了一种形成堆叠半导体器件的方法。提供了具有正面的第一衬底。从正面对第一衬底的一部分进行蚀刻以形成腔。用牺牲材料填充腔。在牺牲材料以及第一衬底的正面上方形成柔性介电膜。在柔性介电膜上方形成顶部电极。在顶部电极和柔性介电膜上方形成覆盖介电层。对部分覆盖介电层进行蚀刻以露出顶部电极。第一接合部件形成在覆盖介电层的上方并与顶部电极接触。对部分的覆盖介电层和柔性介电膜进行蚀刻以形成贯穿孔，从而露出部分牺牲材料。通过贯穿孔从腔中去除牺牲材料，从而形成可移动结构。可移动结构包括悬于腔上方的柔性介电膜、顶部电极和覆盖介电层。在第二衬底上方形成多层互连件。在多层互连件上方形成底部电极。在底部电极上方形成第二接合部件。将第二接合部件接合至第一接合部件。顶部电极和底部电极构成具有可变电容的电容器。

本发明还描述了一种堆叠半导体器件。第一衬底具有设置在第一衬底上方的至少一个晶体管。多层互连件设置在该至少一个晶体管上方并电连接至该至少一个晶体管。金属部分设置在多层互连件上方。第一接合部件位于金属部分上方。第二衬底具有正面。腔从正面在第二衬底中延伸至深度D。腔具有内表面。停止层设置在腔的内表面上方。可移动结构设置在第二衬底的正面上方并悬于腔上方。可移动结构包括位于正面上方并悬于腔上方的介电膜、位于介电膜上方的金属单元以及位于金属单元上方的覆盖介电层。第二接合部件位于覆盖介电层上方并接合至第一接合部件。第二接合部件延伸穿过覆盖介电层并电连接至金属单元。

尽管已经详细地描述了实施例及其优势，但应该理解，可以在不背离所附权利要求限定的本发明的精神和范围的情况下，进行各种改变、替换和更改。作为本领域普通技术人员根据本发明将很容易理解，根据本发明可以利用现有的或今后开发的用于执行与本文所述相应实施例基本上相同的功能或者获得基本上相同的结果的工艺、机器、制造、材料组分、装置、方法或步骤。因此，所附权利要求预期在其范围内包括这样的工艺、机器、制造、材料组分、装置、方法或步骤。

Claims (10)

1.一种形成堆叠半导体器件的方法，所述方法包括：

提供具有正面的第一衬底；

从所述正面对所述第一衬底的一部分进行蚀刻以形成腔；

用牺牲材料填充所述腔；

在所述牺牲材料以及所述第一衬底的正面的上方形成柔性介电膜；

在所述柔性介电膜上方形成金属单元；

在所述金属单元和所述柔性介电膜上方形成覆盖介电层；

对部分所述覆盖介电层进行蚀刻以露出所述金属单元；

形成位于所述覆盖介电层上方并与所述金属单元接触的第一接合部件；

对所述覆盖介电层和所述柔性介电膜的一部分进行蚀刻，从而形成贯穿孔以露出部分所述牺牲材料；

通过所述贯穿孔从所述腔中去除所述牺牲材料，从而形成悬于所述腔上方的可移动结构，所述可移动结构包括所述柔性介电膜、所述金属单元和所述覆盖介电层；

提供第二衬底，具有设置在所述第二衬底上方的至少一个晶体管；

形成位于所述至少一个晶体管上方并电连接至所述至少一个晶体管的多层互连件；

在所述多层互连件上方形成金属部分；

在部分所述金属部分上方形成第二接合部件；以及

将所述第二接合部件接合至所述第一接合部件。

2.根据权利要求1所述的方法，其中，所述可移动结构的部分所述金属单元和部分所述金属部分构建具有可变电容的微加工电容器。

3.根据权利要求1所述的方法，进一步包括：在用所述牺牲材料填充所述腔之前，在所述腔的内表面以及所述第一衬底的正面上形成停止层。

4.根据权利要求1所述的方法，其中，所述牺牲材料相对于所述柔性介电膜的蚀刻选择性的比率大于20。

5.根据权利要求1所述的方法，其中，所述牺牲材料包含多晶硅或非晶硅。

6.根据权利要求1所述的方法，进一步包括：

形成衬底通孔(TSV)，所述衬底通孔从与所述正面相对的背面延伸穿过所述第一衬底以电连接至所述金属单元。

7.根据权利要求1所述的方法，进一步包括：

减小所述第一衬底的厚度，在减小所述第一衬底的厚度之后，所述第一衬底的宽度W₁小于所述第二衬底的宽度W₂。

8.根据权利要求1所述的方法，进一步包括：

在形成所述柔性介电膜之前，在所述第一衬底的正面上方形成金属段。

9.一种形成堆叠半导体器件的方法，所述方法包括：

提供具有正面的第一衬底；

从所述正面对所述第一衬底的一部分进行蚀刻以形成腔；

用牺牲材料填充所述腔；

在所述牺牲材料以及所述第一衬底的正面的上方形成柔性介电膜；

在所述柔性介电膜上方形成顶部电极；

在所述顶部电极和所述柔性介电膜的上方形成覆盖介电层；

对部分所述覆盖介电层进行蚀刻以露出所述顶部电极；

形成位于所述覆盖介电层上方且与所述顶部电极接触的第一接合部件；

对所述覆盖介电层和所述柔性介电膜的一部分进行蚀刻，从而形成贯穿孔以露出部分所述牺牲材料；

通过所述贯穿孔从所述腔中去除所述牺牲材料，从而形成悬于所述腔上方的可移动结构，所述可移动结构包括所述柔性介电膜、所述顶部电极和所述覆盖介电层；

在第二衬底上方形成多层互连件；

在所述多层互连件上方形成底部电极；

在所述底部电极上方形成第二接合部件；以及

将所述第二接合部件接合至所述第一接合部件，其中，所述顶部电极和所述底部电极构建具有可变电容的电容器。

10.一种堆叠半导体器件，包括：

第一衬底，具有设置在所述第一衬底上方的至少一个晶体管；

多层互连件，设置在所述至少一个晶体管上方并电连接至所述至少一个晶体管；

金属部分，设置在所述多层互连件上方；

第一接合部件，位于所述金属部分上方；

第二衬底，具有正面；

腔，从所述正面以深度D延伸到所述第二衬底中D，所述腔具有内表面；

停止层，位于所述腔的内表面上方；

可移动结构，设置在所述第二衬底的正面上方并悬于所述腔的上方，所述可移动结构包括位于所述正面上方并悬于所述腔上方的介电膜、位于所述介电膜上方的金属单元和位于所述金属单元上方的覆盖介电层；以及

第二接合部件，在所述覆盖介电层上方与所述第一接合部件接合，其中，所述第二接合部件延伸穿过所述覆盖介电层并电连接至所述金属单元。