CN108264015A - 微机电系统(mems)元件的用于改善可靠性的介电包覆 - Google Patents

微机电系统(mems)元件的用于改善可靠性的介电包覆 Download PDF

Info

Publication number
CN108264015A
CN108264015A CN201711452186.4A CN201711452186A CN108264015A CN 108264015 A CN108264015 A CN 108264015A CN 201711452186 A CN201711452186 A CN 201711452186A CN 108264015 A CN108264015 A CN 108264015A
Authority
CN
China
Prior art keywords
layer
dielectric layer
dielectric
metal layer
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201711452186.4A
Other languages
English (en)
Other versions
CN108264015B (zh
Inventor
S·J·雅各布斯
M·N·斯樱
K·J·泰勒
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Texas Instruments Inc
Original Assignee
Texas Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Texas Instruments Inc filed Critical Texas Instruments Inc
Publication of CN108264015A publication Critical patent/CN108264015A/zh
Application granted granted Critical
Publication of CN108264015B publication Critical patent/CN108264015B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81BMICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/0009Structural features, others than packages, for protecting a device against environmental influences
    • B81B7/0025Protection against chemical alteration
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81BMICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/02Microstructural systems; Auxiliary parts of microstructural devices or systems containing distinct electrical or optical devices of particular relevance for their function, e.g. microelectro-mechanical systems [MEMS]
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81BMICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B3/00Devices comprising flexible or deformable elements, e.g. comprising elastic tongues or membranes
    • B81B3/0002Arrangements for avoiding sticking of the flexible or moving parts
    • B81B3/0005Anti-stiction coatings
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81CPROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00349Creating layers of material on a substrate
    • B81C1/0038Processes for creating layers of materials not provided for in groups B81C1/00357 - B81C1/00373
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81CPROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00388Etch mask forming
    • B81C1/00396Mask characterised by its composition, e.g. multilayer masks
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81CPROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00436Shaping materials, i.e. techniques for structuring the substrate or the layers on the substrate
    • B81C1/00523Etching material
    • B81C1/00531Dry etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Health & Medical Sciences (AREA)
  • General Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Micromachines (AREA)
  • Mechanical Engineering (AREA)

Abstract

本申请涉及微机电系统(MEMS)元件的用于改善可靠性的介电包覆。在所描述的示例中,一种形成微机电器件的方法包括:在衬底上形成(102)包括导电层的第一金属层;在第一金属层上形成(104)第一介电层,其中第一介电层包括一个或多个单独的介电层;在第一介电层上形成(106)牺牲层;在牺牲层上形成(108)第二介电层;在第二介电层上形成(110)第二金属层;以及移除(112)牺牲层以便在第二介电层与第一介电层之间形成间隔。移除牺牲层使得第二介电层能够在至少一个方向上相对于第一介电层移动。

Description

微机电系统(MEMS)元件的用于改善可靠性的介电包覆
技术领域
本发明总体涉及微机电系统(MEMS)。
背景技术
MEMS器件的特征可能在于其小尺寸,因为大多数MEMS器件的尺寸在1mm以下,并且MEMS器件可用于打印机头、微型热交换器、高清投影仪、压力传感器和红外应用。例如,在测试和操作期间,MEMS器件和射频(RF)MEMS器件可表现出多种故障机制,包括介电充电、静摩擦或粘附,以及磨损和碎片形成。出于可靠性考虑,此类故障可能妨碍和/或延迟RFMEMS器件的释放(release),因为故障机理可能在可靠性测试期间致使各种操作参数偏离规格。
发明内容
在所描述的示例中,一种形成微机电器件的方法包括:在衬底上形成包括导电层的第一金属层;在第一金属层上形成第一介电层,其中第一介电层包括一个或多个单独的介电层;在第一介电层上形成牺牲层;在牺牲层上形成第二介电层;在第二介电层上形成第二金属层;以及移除牺牲层以便在第二介电层与第一介电层之间形成间隔。移除牺牲层使得第二介电层能够在至少一个方向上相对于第一介电层移动。
在另一个示例中,该方法还包括:经由原子层沉积(ALD)或等离子体增强型化学气相沉积(PECVD)来形成第一介电层,以及经由原子层沉积(ALD)或等离子体增强型化学气相沉积(PECVD)来形成第二介电层;以及在第一介电层上使用光致抗蚀剂来形成牺牲层。第一介电层包括第一层亚化学计量的氮化硅SiNx。另外,第一介电层包括在第一层亚化学计量的氮化硅SiNx上形成的第二层Al2O3。第二介电层包括Al2O3并且具有从1埃至500埃的厚度。在至少一个示例中,该方法还包括:在第一介电层上使用光致抗蚀剂来形成牺牲层,以及通过使用含氟等离子体的蚀刻来移除光致抗蚀剂。第二金属层包括铝钛合金。第一金属层还包括至少一个阻挡层,该至少一个阻挡层设置在导电层的第一侧上、导电层的第二侧上或导电层内。在一些示例中,在没有阻挡层的情况下形成第一金属层。
在另一个示例中,一种形成微机电器件的替代性方法包括:在衬底上形成包括导电层的金属层;在第一金属层上形成第一介电层,其中第一介电层包括第一多个通孔;在第一介电层上形成牺牲层;形成第二金属层;移除牺牲层;以及在多个表面上形成第二介电层。多个表面包括第一介电层、第二金属层的第一侧和第二金属层的第二侧。在至少一个示例中,形成第二金属层包括在第二金属层中形成第二多个通孔,并且第二金属层通过第二多个通孔与第一金属层接触。另外,该方法包括:经由原子层沉积(ALD)或等离子体增强型化学气相沉积(PECVD)来形成第一介电层,以及经由原子层沉积(ALD)或等离子体增强型化学气相沉积(PECVD)来形成第二介电层;以及在第二介电层上使用光致抗蚀剂来形成牺牲层,以及经由通过含氟等离子体的蚀刻来移除牺牲层。第一介电层包括亚化学计量的氮化硅SiNx膜,第二介电层包括Al2O3并且具有从1埃至500埃的厚度,并且第二金属层包括铝钛合金。
在又一个示例中,一种微机电器件包括:在衬底上形成的包括导电层的第一金属层;在第一金属层上形成的第一介电层;通过空隙与第一介电层隔开的第二介电层,使得第二介电层的至少一部分不与第一介电层的一部分接触;以及在第二介电层上形成的第二金属层。空隙被配置成使得第二介电层和第二金属层能够在至少一个方向上相对于第一介电层移动。第一介电层包括亚化学计量的氮化硅SiNx和Al2O3,第二金属层包括铝钛合金,并且第二介电层包括Al2O3并且具有从1埃至500埃的厚度。
附图说明
图1A是根据示例实施例的制造MEMS器件的方法的流程图。
图1B是根据替代性实施例的制造MEMS器件的方法的流程图。
图2A是根据示例实施例的包括介电包覆的MEMS器件的示意性局部截面图。
图2B是根据替代性实施例的包括介电包覆的MEMS器件的示意性局部截面图。
具体实施方式
在本说明书中,术语“约”可以指示在指定值的+/-10%内的值或值范围。
在测试和使用期间,微机电系统(MEMS)器件可能经历故障模式,所述故障模式可能(至少部分地)由器件中和其周围的水(诸如大气湿度)引起。为了解决该问题,示例实施例在接触区域(诸如铰链)中施加介电包覆(cladding)。可以在使用牺牲层之前或之后施加介电包覆,使得它形成具有金属层的可移动元件。介电包覆可以与另一个介电层接触并且可以至少使MEMS器件的使用寿命加倍。
为了修改MEMS器件表面,努力可能集中于通过有机材料来修改自然氧化物表面,所述有机材料可以直接与金属氧化物或金属表面结合或相互作用。然而,这些努力可能不足以防止在器件表面处发生某些劣化反应。如本文所述,在MEMS器件中采用绝缘电介质可以有助于电绝缘,并且由此从具有不同电荷密度和/或电势的接触表面之间形成的电化学电池中移除电极。以此方式,由于腐蚀而引起的劣化可以通过破坏腐蚀电路来显著地减缓。可以使用诸如铝(Al)-铜(Cu)(Al-Cu)基底的金属基底或其他合金系统来制造MEMS器件。可以通过包括溅射的沉积或其他方法来形成各种层,在该过程期间可以使用牺牲层,并且可以通过湿法蚀刻或干法蚀刻来移除该层的一部分。牺牲层被称为“牺牲”是因为尽管其形成和图案化可能涉及所述层的部分移除,但在MEMS器件准备就绪之前可完全移除所述层。如果在最终器件中需要移动结构,则牺牲层可以是有用的。另外,为了使一个层与另一个层隔开,可以使用牺牲层(连同包括柱和通孔的其他特征件)来形成该结构。如本文所用,“通孔”是指在多层结构中将两个或更多个层互连的特征件。例如,通孔可以是电互连到层的导电结构。可以以各种截面形状形成通孔。在形成牺牲层时、和/或在形成其他层时(如形成每个层)、和/或在形成后续层之前可以形成通孔。在替代性实施例中,可以同时在多于一个层中形成通孔,诸如在两个或更多个层同时被整体或部分图案化时。本文描述了各种蚀刻方法。例如,干法蚀刻是通过将材料暴露于离子轰击(诸如在反应气体的等离子体中)来移除材料(例如,牺牲层的材料)的工艺。湿法蚀刻是采用湿化学蚀刻剂来移除部分牺牲材料的工艺。
示例实施例包括制造和使用介电膜的方法,所述介电膜通过原子层沉积(ALD)或其他合适的低温沉积技术(例如,等离子体增强型化学气相沉积(PECVD))来形成,以便在可移动金属MEMS元件的至少一部分表面上提供包覆。在一些实施例中,介电膜可以具有1-250埃的厚度。如本文所述,MEMS器件可以包括多个MEMS元件。可采用包覆以便防止电化学降解的开始,否则在没有包覆的情况下可能发生所述电化学降解包覆。MEMS器件可以包括复杂的几何形状,所述几何形状包括可以作为包括多个MEMS器件的较大器件中的部件中以及部件之间的配合特征件或接触特征件的拐角(corners)和铰链。如本文所述,本文描述的包覆可以被施加到包括铰链区域的目标区域,或者可以被施加到其他区域或整个MEMS器件。所描述的包覆可以减少或消除由于充电、颗粒增长和静摩擦而引起的故障。否则,在测试过程期间以及客户的正常使用期间可能发生此类故障。减少或消除此类故障可以改善客户体验。
在一个实施例中,可以在MEMS器件的表面上形成薄(例如,的介电膜。沉积的介电膜可以有助于改善MEMS器件以及包括此类MEMS器件的阵列的器件的可靠性。在制造过程中,介电包覆减弱了光致抗蚀剂与其他层之间的机械和化学相互作用。可以经由溅射工艺来形成其他层。可以采用介电包覆层以减小MEMS器件中的MEMS元件的金属接触表面之间的距离,由此增加电容。
因为许多MEMS器件被设计用于重复致动,所以示例实施例解决了这些反应的最小化,诸如减少或消除可能导致或进一步促进不期望的化学反应的来自环境空气或其他来源的水分子。本文所描述的重复致动可能被先前采用的部件阻碍,其原因是因为由层的薄度所导致的化学反应而可能发生的难以脆化的(tough-to-brittle)转变。介电包覆可能增加部件的刚度和工作电压,所以可能常规上不期望使用这种包覆。然而,使用本文所述方法,可以以埃水平施加介电包覆层(示例性厚度为),这可能不会导致所述介电包覆层被施加到的MEMS器件的刚度增加。因此,所描述的介电膜可以不妨碍MEMS器件的致动。本文所描述的MEMS元件和所得器件的形成包括形成金属层、介电层、牺牲层和其他层。
本文所描述的MEMS元件和器件的各个层的“形成/成形”可以以任何合适的方式来实现,并且可以包括通过溅射、CVD、PVD、ALD或其他类型的工艺的沉积。除了其他机械工艺、热工艺、或热机械工艺或其组合之外,成形工艺可以包括以下步骤,诸如暴露于紫外线辐射和/或热量以及包括局部蚀刻的图案化。在牺牲层的情况下,诸如光致抗蚀剂和氧化物的层在本文中被称为牺牲层,因为它们可以经历作为“形成/成形”步骤的部分的各种工艺,但然后还执行其中将整个层从结构中消除的移除工艺,使得其不会出现在最终的结构中。另外,在形成牺牲层时,该形成的一部分可以是形成可以在其他层的形成中重复的通孔,使得通孔实现两个金属层之间的接触。因此,在一些实施例中,各种层的形成还可以包括使被设计为贯通孔的通孔或槽图案化,使得第一金属层和第二金属层具有接触点。一些实施例包括可移动元件。这些可移动元件是MEMS器件的MEMS元件,其可以由第二金属层和第二介电层的组合限定,使得第二介电层(包覆)坚持地保护金属层免于劣化。
使用所描述的包覆的示例性优点包括:(a)提供绝缘阻挡层,所述绝缘阻挡层减弱了在操作期间电荷到可移动构件所接触的层中的注入;(b)提供湿气阻挡层,所述湿气阻挡层减弱了在(多个)可移动元件的金属表面处的电化学氧化和还原反应;以及(c)通过减弱元件表面处的电场来减弱可移动元件表面上的电化学双层的形成。
在一些实施例中,本文所述的包覆足够薄以容许由于可移动元件的运动而引起的变形,而不会在部件的预期使用寿命期间由于弯曲、剥落或破裂发生故障。包覆也可以被配置成减少或防止在没有这种包覆的情况下可能发生的电弧放电和其他放电现象,因为包覆用于减小接触处发生的峰值电场。
在各种实施例中,介电包覆层可以包括以下材料:(a)所述材料可以在低温下形成而具有较低缺陷密度(否则,缺陷密度可能导致可能接收过多电荷的物理针孔或电陷阱(electrical traps));(b)所述材料可以直接在已固化光致抗蚀剂或覆盖已固化光致抗蚀剂的薄膜的顶部上形成;(c)所述材料的热膨胀系数(CTE)类似于它们所保护的金属层的热膨胀系数;和/或(d)所述材料以保护部件完整性的沉积厚度形成无机湿气阻挡层,并且形成在遇到自由空间时可以具有降低电压的效果的场势垒(barrier)。
在各种实施例中,介电包覆层(膜)到MEMS器件中的集成可以包括图案化步骤、蚀刻步骤和清洁步骤,以便将其从晶片的某些区域中移除(如果器件操作期望这样的话)。这些膜在器件的最终释放处理中具有低至零的蚀刻速率,使得包覆可以在MEMS器件的最终释放形式中基本上保持完整。在替代性实施例中,如果通过诸如ALD的逐层沉积技术进行沉积,则可以在最终的MEMS释放之后(例如,蚀刻之后)形成介电膜。包括所述介电包覆层的MEMS器件由于使用介电包覆层而表现出更大的器件使用寿命(例如,高两个或更多个数量级)。
在一个实施例中,介电包覆层可以包括Al2O3并且可以具有在沉积工艺期间被控制的厚度。由于蚀刻工艺的等离子体化学性质,Al2O3的形成可能在很大程度上是惰性的。在一些实施例中,可以使用表面微加工来形成金属和/或金属合金的薄层,并且一些结构可以使用介电材料来形成停止层。此外,光致抗蚀剂可以用作牺牲材料,并且在该工艺中的各个点之后通过利用下游等离子体的等离子蚀刻来移除,所述下游等离子体可以包括以CF4形式的氟以及氧组分。此类技术可能与可以使用多晶硅作为结构层并且使用氧化物作为牺牲层的其他工艺相反。为了形成本文所述的介电包覆,可以采用铝和铝合金来形成变得氟化的表面氧化物。F-O键比Al-O键更强并且Al是耐蚀刻的,由此使包覆层有效,因为改善了包覆层的选择性。然而,通过兼容的形成技术,多晶硅和/或氧化物也可以与本文所述的包覆一起使用。
在形成介电包覆的方法的第一示例中,在硅晶片上形成金属层。该第一金属层可以包括导电层(诸如Al-Cu),并且可以包括设置在所述导电层的顶部、底部或内部的阻挡层(诸如TiN)以防止铝迁移到后续层中。在第一金属层上形成可包括SiO2和/或亚化学计量的SiNx的第一介电层。在一些实施例中,第一介电层可以包括多于一个的不同组分的层,包括第一层SiNx和第二层Al2O3。可以在第一介电层上形成牺牲层,并且在牺牲层上可以设置(例如,通过ALD或PECVD)可以包括Al2O3的第二介电层。在一些实施例中,第二介电层的厚度可以在约至约的范围内。可以在第二介电层上形成第二金属层。可以移除牺牲层,从而留下附接到第二介电层的可移动元件(第二金属层)。可以在上文所述的各个层中形成多个通孔,使得(在一些实施例中)第二金属层通过通孔与第一金属层接触。
在形成介电包覆的方法的第二示例中,可以在第一金属层上设置可以包括SiN的第一介电层,可以在第一介电层上形成牺牲层。然后,可以在牺牲层上形成第二金属层,在此之后可以移除牺牲层。然后,在移除牺牲层之后,可以在整个器件上形成可以包括Al2O3的第二介电层。这意味着第二介电层与第二金属层的两侧接触,并且与第一介电层接触。在这种情况下,第二介电层也可以被描述为围绕金属膜片(例如,MEMS器件的第二金属层)。第二介电层可以是从约至约
图1A示出了根据示例实施例的制造MEMS器件的方法100A。在图1的框102处,可以在硅晶片上形成第一金属层。第一金属层可以包括Al-Cu合金的导电层,并且在一些实施例中可以包括阻挡层。在导电层中或导电层上采用阻挡层的实施例中,在框102a处,可以在第一侧、第二侧上或导电层内设置包括一个或多个阻挡层的阻挡结构。在一些实施例中,不设置阻挡层,跳过框102a,并且方法行进到框104,其中在第一金属层上形成第一介电层。如上文所述,一些或所有层的形成可以包括可以允许金属层之间的接触的通孔(孔)。可以在单个层中形成通孔,或者可以一起(同时)在多层中形成通孔。另外,在框102a处在第一金属层的导电层顶部上采用阻挡结构的实施例中,通孔可以存在于该结构中。在一些实施例中,在框102a处设置的(多个)阻挡层包括TiN,并且经由溅射工艺来设置在一个或多个独立层中以达到从至约的总厚度。在一个实施例中,阻挡层用于抑制金属衬底向后续层(例如,接触表面)的迁移/扩散。
在示例实施例中,在框104处,可以通过PECVD在金属衬底上形成第一介电层。在框104处形成的第一介电层可以包括亚化学计量的组分SiNx,并且可以形成为从约至约的厚度。在一些实施例中,第一介电层可以是从约至约在一个示例中,框104处的第一介电层的形成可以包括形成具有从1000埃至约3000埃的厚度的层。第一介电层可以被形成为包括多个通孔,所述通孔被配置成暴露在框102处形成的第一金属层的一部分。在框104处形成的第一介电层可以以一个或多个步骤来形成,并且可以包括一个或多个层和材料。在一个实施例中,在框104处,通过首先在第一金属层上形成一层亚化学计量的SiNx并且然后在SiNx上形成一层Al2O3来形成第一介电层。在该示例中,单独形成的SiNx层和Al2O3层可以具有约至约的总厚度,并且每个层可以具有相同的厚度或不同的厚度,这取决于实施例。
在示例性方法100A中,在框106处,可以在第一介电层上形成牺牲层。该形成可以包括将诸如光致抗蚀剂的层暴露于UV,对该层进行化学或机械地图案化和/或选择性地蚀刻,以及形成穿过该层的通孔。在框108处,可以沉积第二介电层。该第二介电层可以包含Al2O3,并且可以经由ALD或PECVD来沉积以达到1埃至500埃的厚度,使得包覆在沉积期间或在器件的重复致动期间不使器件脆化。在框110处,在第二介电层上形成可以包括铝的第二金属层。通孔被形成使得其在层中以及层之间对齐,使得第二金属层通过通孔与第一金属层接触。
在框112处,可以诸如通过等离子体蚀刻来(例如,完全地或基本上完全地)移除在框106处形成的牺牲层,因此最终的MEMS器件结构中不存在光致抗蚀剂。框112处的蚀刻可以经由使用含氟等离子体的等离子体蚀刻来执行,并且不抑制在框106处沉积的第二介电层的完整性或性质。然后,通过移除牺牲结构产生的空隙将包括第二金属层和第二介电层的可移动元件与第一介电层和第一金属层隔开。在框114处,可以进一步处理MEMS器件。此类附加处理可以包括热处理、装配和包封。
图1B示出根据替代性实施例的制造MEMS器件的方法100B。在该替代性实施例中,框102、102a、104和106可以与图1A中的那些类似。然而,在方法100B中,在框106处在第一介电层上形成牺牲层之后,在框120处可以在牺牲层上形成第二金属层。该第二金属层可以包括Al,并且可以以从约至约的厚度进行设置。在框122处,可以从结构中完全移除牺牲层,从而在第二金属层与第一介电层之间留下空间或空隙,使得第二金属层的底侧被暴露。在框122处的牺牲层的移除可以经由通过含氟等离子体的蚀刻。在框124处,在框122处移除牺牲层之后,在第二金属层上形成第二介电层。在框124处,可以使用ALD来形成第二介电层,这使得诸如Al2O3的第二介电层材料能够被设置为蒸气。因此,在框122处的第二介电层的形成用于涂覆第二金属层和所有的暴露表面,包括第一介电层的顶表面以及第二金属层的两侧(例如,在移除之前与牺牲层接触的顶侧和底侧)。因此,ALD涂覆工艺在所有的暴露表面上形成第二介电层,所有的暴露表面包括在各种结构中形成的多个通孔以及结构的其他图案化特征件中的暴露表面。在框124处形成第二介电层之后,MEMS结构可以在框114处经历进一步的处理,所述处理类似于图1A中的框114所描述的处理。
图2A示出根据示例实施例的包括介电包覆的MEMS器件的局部截面200A。在图2A中,MEMS器件200A可以包括硅衬底214,以及在衬底214上形成的可以包括导电层202a的第一金属层202。虽然在图2A中示出了示例结构,但是MEMS器件的图案化特征件可以包括不同的特征和形状。例如,此类形状可以是凹的、凸的和/或包括可以是平滑的、尖锐的或具有渐变过渡的多个过渡表面。导电层202a可以包括具有从约0.5微米至约3微米的厚度T202的金属,诸如Al-Cu合金。在一些实施例中,如图2A所示,第一金属层202包括可以设置在导电层202a顶部上的阻挡层204。在替代性实施例中,阻挡层204可以设置在导电层202a下方(即,在图2A所示位置的相反侧)。在另外的其他实施例中,阻挡层204可以是第一金属层202的一部分,使得其至少部分地设置在导电层202a内。在各种实施例中,阻挡层204可以包括TiN。阻挡层204可以包括单独结构或者可以是导电层202a的一部分。阻挡层204可以形成为单个层或形成为多个单独的层。阻挡层204充当第一金属层202的扩散屏障。
在一个实施例中,在第一金属层202上(诸如在阻挡层204上)形成第一介电层206。第一介电层206可以包括亚化学计量的SiNx 206a,并且在一些实施例中,如图2A所示,还可以包括第二介电层206b,该第二介电层206b可以包括Al2O3。第一介电层206可具有总厚度T206,在一些示例中,总厚度T206从约至约多个通孔222可以被形成为穿过第一金属层202,第一介电层206可以被设置成涂覆通孔222的一些或所有表面。层206a和206b的厚度可以在实施例中以及实施例之间变化,使得所述层可以具有相等或不同的厚度。
在一个实施例中,在第一介电层206与第二介电层210之间存在空隙208。如上文所述的,可以使用牺牲层来形成该空隙208。在一个实施例中,空隙208可以在第一介电层206与第二介电层210之间包括从约0.3微米至约1微米的高度T208。该空隙208可以在通孔222位置中包括较大高度。第二介电层210包括Al2O3并且具有从约至约的厚度T210,并且在图2A的示例中,在移除牺牲层和形成空隙208之前在牺牲层上沉积第二介电层210。
在一个实施例中,第二介电层210和在第二介电层上形成的第二金属层212包括第二多个通孔224。在一个实施例中,第二金属层包括铝合金、钛合金、或其组合和合金。与图2B(下文描述)相比,第二介电层212与第二金属层212的第二侧212b接触,但不与第一侧212a接触。在一些实施例中,形成多个通孔224,使得第二金属层212的一部分通过通孔与第一金属层202的至少一个接触。在一个实施例中,第二金属层212具有从约至约的厚度T212。图2A中的插图“A”是器件200A的一部分的放大图。插图A示出了空隙208、包括SiNx 206a和Al2O3 206b的第一介电层206,并且示出了其中缓冲层204设置在导电层202a的顶部上以形成第一金属层202的实施例。
在一些附加的实施例中,可以一起形成(包括图案化)多个层,使得在多个层中同时形成通孔和其他特征件。如本文所述,由于器件的可移动元件由第二金属层212和第二介电层210的组合形成,因此第二介电层210可以在使用期间保护第二金属层212免于劣化。在任何实施例中,牺牲层208的移除留下接触的第二介电层210与第二金属层212,因此第二介电层210附接到移动的(可移动的)金属元件。
图2B示出了根据替代性实施例的包括介电包覆的MEMS器件的局部截面200B。在图2B中(类似于图2A),MEMS器件200B可以包括衬底214,以及可包括导电层202a的第一金属层202。在一个实施例中,衬底214可以是包括硅的晶片衬底,并且在替代性实施例中,可以包括玻璃、蓝宝石、SiC或适用于MEMS应用的其他平坦衬底。第一金属层202可以包括具有从约0.5微米至约3微米的厚度T202的金属,诸如Al-Cu合金。另外,第一介电层206被形成为与第一金属层202接触。层202(202a、204)和206可以与关于图2A所描述的那些相似。另外,类似于图2A中的结构,通过在第一介电层206上形成牺牲层来形成图2B中的空隙208。然而,与图2A中的截面200A相比,在截面200B中,在第二介电层210的沉积期间暴露的所有表面上形成第二介电层210。在如图2B所示的一个示例中,第二介电层210存在于第二金属层212的第一侧212a和第二侧212b上,并且存在于第一介电层206上。如至少关于图1B中的方法100B所述的,第二介电层210存在于其沉积期间暴露的所有表面上,包括通孔224。在这些表面上存在层210是因为通过诸如ALD的工艺来形成第二介电层210,因此蒸气可以接近所有的暴露表面,包括第二金属层212的第一侧212a和第二侧212b以及在第一介电层206上。
在所描述的实施例中修改是可能的,并且在权利要求的范围内其他实施例是可能的。

Claims (20)

1.一种形成微机电器件的方法,所述方法包括:
在衬底上形成包括导电层的第一金属层;
在所述第一金属层上形成第一介电层,其中所述第一介电层包括一个或多个单独的介电层;
在所述第一介电层上形成牺牲层;
在所述牺牲层上形成第二介电层;
在所述第二介电层上形成第二金属层;以及
移除所述牺牲层以便在所述第二介电层与所述第一介电层之间形成间隔,其中移除所述牺牲层使得所述第二介电层能够在至少一个方向上相对于所述第一介电层移动。
2.根据权利要求1所述的方法,其还包括经由原子层沉积即ALD或等离子体增强型化学气相沉积即PECVD来形成所述第一介电层,以及经由原子层沉积即ALD或等离子体增强型化学气相沉积即PECVD来形成所述第二介电层。
3.根据权利要求1所述的方法,其还包括在所述第一介电层上使用光致抗蚀剂来形成所述牺牲层。
4.根据权利要求1所述的方法,其中所述第一介电层包括第一层亚化学计量的氮化硅SiNx
5.根据权利要求4所述的方法,其中所述第一介电层还包括在所述第一层亚化学计量的氮化硅SiNx上形成的第二层Al2O3
6.根据权利要求1所述的方法,其中所述第二介电层包括Al2O3并且具有从1埃至500埃的厚度。
7.根据权利要求1所述的方法,其还包括在所述第一介电层上使用光致抗蚀剂来形成所述牺牲层,以及经由使用含氟等离子体的蚀刻来移除所述光致抗蚀剂。
8.根据权利要求1所述的方法,其中所述第二金属层包括铝钛合金。
9.根据权利要求1所述的方法,其中所述第一金属层还包括至少一个阻挡层,所述至少一个阻挡层设置在所述导电层的第一侧上、所述导电层的第二侧上或所述导电层内。
10.根据权利要求1所述的方法,其中在没有阻挡层的情况下形成所述第一金属层。
11.一种形成微机电器件的方法,所述方法包括:
在衬底上形成包括导电层的金属层;
在所述第一金属层上形成第一介电层,其中所述第一介电层包括多个通孔;
在所述第一介电层上形成牺牲层;
形成第二金属层;
移除所述牺牲层;以及
在多个表面上形成第二介电层,其中所述多个表面包括所述第一介电层、所述第二金属层的第一侧和所述第二金属层的第二侧。
12.根据权利要求11所述的方法,其中所述多个通孔是第一多个通孔,并且其中形成所述第二金属层包括在所述第二金属层中形成第二多个通孔,并且其中所述第二金属层通过所述第二多个通孔与所述第一金属层接触。
13.根据权利要求11所述的方法,其还包括经由原子层沉积即ALD或等离子体增强型化学气相沉积即PECVD来形成所述第一介电层,以及经由原子层沉积即ALD或等离子体增强型化学气相沉积即PECVD来形成所述第二介电层。
14.根据权利要求11所述的方法,其还包括在所述第二介电层上使用光致抗蚀剂来形成所述牺牲层,以及经由通过含氟等离子体的蚀刻来移除所述牺牲层。
15.根据权利要求11所述的方法,其中所述第一介电层包括亚化学计量的氮化硅SiNx膜。
16.根据权利要求11所述的方法,其中所述第二介电层包括Al2O3并且具有从1埃至500埃的厚度。
17.根据权利要求11所述的方法,其中所述第二金属层包括铝钛合金。
18.一种微机电器件,其包括:
在衬底上形成的包括导电层的第一金属层;
在所述第一金属层上形成的第一介电层;
通过空隙与所述第一介电层隔开的第二介电层,使得所述第二介电层的至少一部分不与所述第一介电层的一部分接触;以及
在所述第二介电层上形成的第二金属层,其中所述空隙被配置成使得所述第二介电层和所述第二金属层能够在至少一个方向上相对于所述第一介电层移动。
19.根据权利要求18所述的器件,其中所述第一介电层包括亚化学计量的氮化硅SiNx和Al2O3,并且所述第二金属层包含铝钛合金。
20.根据权利要求18所述的器件,其中所述第二介电层包括Al2O3并且具有从1埃至500埃的厚度。
CN201711452186.4A 2016-12-30 2017-12-28 微机电系统(mems)元件的用于改善可靠性的介电包覆 Active CN108264015B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/395,029 US10029908B1 (en) 2016-12-30 2016-12-30 Dielectric cladding of microelectromechanical systems (MEMS) elements for improved reliability
US15/395,029 2016-12-30

Publications (2)

Publication Number Publication Date
CN108264015A true CN108264015A (zh) 2018-07-10
CN108264015B CN108264015B (zh) 2024-01-23

Family

ID=62709259

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711452186.4A Active CN108264015B (zh) 2016-12-30 2017-12-28 微机电系统(mems)元件的用于改善可靠性的介电包覆

Country Status (2)

Country Link
US (1) US10029908B1 (zh)
CN (1) CN108264015B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20220066198A1 (en) * 2019-05-25 2022-03-03 Tohoku University Scanning mirror and manufacturing method for scanning mirror
CN113227874A (zh) * 2019-05-25 2021-08-06 国立大学法人东北大学 扫描镜及扫描镜的制造方法
CN111498793B (zh) * 2020-05-01 2023-10-27 深迪半导体(绍兴)有限公司 一种mems器件及其加工方法

Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6136208A (en) * 1999-05-03 2000-10-24 Industrial Technology Research Institute Manufacturing method for planar microprobe including electrostatic actuator using sacrificial layer technology
US6513911B1 (en) * 1999-06-04 2003-02-04 Canon Kabushiki Kaisha Micro-electromechanical device, liquid discharge head, and method of manufacture therefor
US20050250235A1 (en) * 2002-09-20 2005-11-10 Miles Mark W Controlling electromechanical behavior of structures within a microelectromechanical systems device
US20060077151A1 (en) * 2004-09-27 2006-04-13 Clarence Chui Method and device for a display having transparent components integrated therein
TW200626480A (en) * 2004-09-27 2006-08-01 Idc Llc Portable etch chamber
TW200626481A (en) * 2004-09-27 2006-08-01 Idc Llc Method of selective etching using etch stop layer
CN101010798A (zh) * 2004-09-07 2007-08-01 英特尔公司 包括金属栅电极的半导体器件的制造方法
US20080064219A1 (en) * 2006-09-13 2008-03-13 Chung-Kyung Jung Method of removing photoresist
US20080087971A1 (en) * 2006-10-12 2008-04-17 Rohm Co., Ltd. Method for manufacturing capacitive sensor, and capacitive sensor
CN101927977A (zh) * 2009-06-24 2010-12-29 鑫创科技股份有限公司 Cmos微机电系统(mems)装置的制造方法
CN103515304A (zh) * 2012-06-19 2014-01-15 台湾积体电路制造股份有限公司 无蚀刻损伤和esl的双镶嵌金属互连件
CN103811414A (zh) * 2012-11-14 2014-05-21 台湾积体电路制造股份有限公司 铜蚀刻集成方法
CN104045051A (zh) * 2013-03-13 2014-09-17 台湾积体电路制造股份有限公司 堆叠半导体器件及其形成方法
US20150008541A1 (en) * 2013-07-03 2015-01-08 Semiconductor Manufacturing International (Shanghai) Corporation Mems pressure sensors and fabrication method thereof

Patent Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6136208A (en) * 1999-05-03 2000-10-24 Industrial Technology Research Institute Manufacturing method for planar microprobe including electrostatic actuator using sacrificial layer technology
US6513911B1 (en) * 1999-06-04 2003-02-04 Canon Kabushiki Kaisha Micro-electromechanical device, liquid discharge head, and method of manufacture therefor
US20050250235A1 (en) * 2002-09-20 2005-11-10 Miles Mark W Controlling electromechanical behavior of structures within a microelectromechanical systems device
CN101010798A (zh) * 2004-09-07 2007-08-01 英特尔公司 包括金属栅电极的半导体器件的制造方法
US20060077151A1 (en) * 2004-09-27 2006-04-13 Clarence Chui Method and device for a display having transparent components integrated therein
TW200626481A (en) * 2004-09-27 2006-08-01 Idc Llc Method of selective etching using etch stop layer
TW200626480A (en) * 2004-09-27 2006-08-01 Idc Llc Portable etch chamber
US20080064219A1 (en) * 2006-09-13 2008-03-13 Chung-Kyung Jung Method of removing photoresist
US20080087971A1 (en) * 2006-10-12 2008-04-17 Rohm Co., Ltd. Method for manufacturing capacitive sensor, and capacitive sensor
CN101927977A (zh) * 2009-06-24 2010-12-29 鑫创科技股份有限公司 Cmos微机电系统(mems)装置的制造方法
CN103515304A (zh) * 2012-06-19 2014-01-15 台湾积体电路制造股份有限公司 无蚀刻损伤和esl的双镶嵌金属互连件
CN103811414A (zh) * 2012-11-14 2014-05-21 台湾积体电路制造股份有限公司 铜蚀刻集成方法
CN104045051A (zh) * 2013-03-13 2014-09-17 台湾积体电路制造股份有限公司 堆叠半导体器件及其形成方法
US20150008541A1 (en) * 2013-07-03 2015-01-08 Semiconductor Manufacturing International (Shanghai) Corporation Mems pressure sensors and fabrication method thereof

Also Published As

Publication number Publication date
US10029908B1 (en) 2018-07-24
CN108264015B (zh) 2024-01-23
US20180186625A1 (en) 2018-07-05

Similar Documents

Publication Publication Date Title
US10395928B2 (en) Depositing a passivation layer on a graphene sheet
JP4800937B2 (ja) Mems製造のための薄膜プレカーソルスタック
EP2389336B1 (en) Fabrication of mems based cantilever switches by employing a split layer cantilever deposition scheme
CN106435485B (zh) 在基体、涂层基体和包含涂层基体的半成品上产生结构化涂层的方法
CN108264015A (zh) 微机电系统(mems)元件的用于改善可靠性的介电包覆
US8472100B2 (en) Multilayered deformable element with reduced memory properties in a MEMS device
CN1816890A (zh) 用于微机电开关的贵金属接触
JPH1177886A (ja) 非晶質水素化炭素ハーメチック構造物およびその製造方法
JP2009515282A (ja) 不揮発性メモリデバイス
JPH03222426A (ja) 多層配線形成法
US20080064224A1 (en) Device comprising an ohmic via contact, and method of fabricating thereof
US6828680B2 (en) Integrated circuit configuration using spacers as a diffusion barrier and method of producing such an integrated circuit configuration
US7446047B2 (en) Metal structure with sidewall passivation and method
KR101609229B1 (ko) 희생층의 에칭 속도를 증가시키는 방법 및 이 방법으로 제조된 디바이스
US9385068B2 (en) Stacked interconnect structure and method of making the same
JP3954998B2 (ja) 半導体装置およびその製造方法
US7432170B2 (en) Semiconductor device and fabrication method thereof
KR100453305B1 (ko) 반도체 장치 및 그 제조 방법
US7566972B2 (en) Semiconductor device and method for manufacturing the semiconductor device
US11834331B2 (en) MEMS encapsulation employing lower pressure and higher pressure deposition processes
KR100197669B1 (ko) 반도체 소자의 금속배선 형성방법
US20220077057A1 (en) Electrical fuse matrix
JP2005085884A (ja) 半導体装置およびその製造方法
US8853797B2 (en) MEMS devices and fabrication thereof
JP4986721B2 (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant