JP3954998B2 - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
JP3954998B2
JP3954998B2 JP2003291642A JP2003291642A JP3954998B2 JP 3954998 B2 JP3954998 B2 JP 3954998B2 JP 2003291642 A JP2003291642 A JP 2003291642A JP 2003291642 A JP2003291642 A JP 2003291642A JP 3954998 B2 JP3954998 B2 JP 3954998B2
Authority
JP
Japan
Prior art keywords
layer
tantalum
wiring layer
interlayer insulating
insulating film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003291642A
Other languages
English (en)
Other versions
JP2005064195A (ja
Inventor
吾郎 仲谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP2003291642A priority Critical patent/JP3954998B2/ja
Priority to TW093121694A priority patent/TWI327763B/zh
Priority to CNB2004100559337A priority patent/CN100397636C/zh
Priority to US10/912,218 priority patent/US7372163B2/en
Priority to KR1020040062500A priority patent/KR20050019033A/ko
Publication of JP2005064195A publication Critical patent/JP2005064195A/ja
Application granted granted Critical
Publication of JP3954998B2 publication Critical patent/JP3954998B2/ja
Priority to US12/078,268 priority patent/US7943506B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76846—Layer combinations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53242—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being a noble metal, e.g. gold
    • H01L23/53252—Additional layers associated with noble-metal layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05023—Disposition the whole internal layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05026—Disposition the internal layer being disposed in a recess of the surface
    • H01L2224/05027—Disposition the internal layer being disposed in a recess of the surface the internal layer extending out of an opening
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05075—Plural internal layers
    • H01L2224/0508—Plural internal layers being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05181—Tantalum [Ta] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H01L2224/05572—Disposition the external layer being disposed in a recess of the surface the external layer extending out of an opening
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05681—Tantalum [Ta] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H01L23/53295—Stacked insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01073—Tantalum [Ta]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0495—5th Group
    • H01L2924/04953—TaN

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Physical Vapour Deposition (AREA)

Description

この発明は、複数層の配線を有する半導体装置およびその製造方法に関する。
半導体装置は、半導体基板と、この半導体基板の表層部に形成された機能素子と、半導体基板上に形成された多層配線構造とを備えている。多層配線構造は、複数層の配線を層間絶縁膜を介在させて積層した構造であって、異なる配線層間の接続は層間絶縁膜に形成されたコンタクト孔を介して達成されるようになっている。
配線材料として従来から用いられてきたアルミニウムは、低抵抗化に限界があり、半導体装置の微細化に伴って断面積が少なくなるにつれて、その配線抵抗が問題となってきている。そのため、とくに、グランドラインや電源ラインの低抵抗化が望まれている。
そこで、たとえば、本願の発明者は、下記特許文献１において、最上層の配線に金層を適用し、配線を低抵抗化することを提案している。
この先行技術では、コンタクト孔を介して電気接続されるアルミニウム配線層と金層からなる最上層の配線層との間には、チタン薄膜からなるバリア層が介在されており、このバリア層によってアルミニウムのマイグレーションの防止が図られている。
特開２００２−２１７２８４号公報 特開平８−２９３５２２号公報
ところが、金はきわめて拡散しやすい材料であるため、たとえば、アロイ処理時の高温下に長時間置かれると（たとえば、４００℃、３０分〜１時間）、アルミニウム配線層側へと容易に拡散してしまう。
しかも、チタン薄膜では、耐腐食性が不充分であり、プレッシャー・クッカー・テスト（ＰＣＴ：Pressure Cooker Test）時のような環境下で使用するとアルミニウムが腐食して、半導体装置の破壊に至るおそれがある。
そこで、この発明の目的は、金層からなる配線を用いながら、金の拡散を充分に防止でき、腐食に対する耐性も良好な半導体装置およびその製造方法を提供することである。
上記の目的を達成するための請求項１記載の発明は、半導体基板（１１）上に形成された第１配線層（１４）と、この第１配線層上に形成された層間絶縁膜（１６）と、この層間絶縁膜上に形成され、金層からなる最上層配線層としての第２配線層（１９）と、上記層間絶縁膜に形成された層間接続用開口（Ｈ）内において上記第１配線層と第２配線層との間に介在され、上記第１配線層に接触して接触抵抗を低減させる第１タンタル層（２１）、上記第２配線層に接触して接着強度を向上させる第２タンタル層（２２）、および上記第１タンタル層と第２タンタル層との間に介在された窒化タンタル層（２３）を有するバリア層（２０）とを含むことを特徴とする半導体装置である。なお、括弧内の英数字は後述の実施形態における対応構成要素等を表す。以下、この項において同じ。
この構成によれば、バリア層は、第１および第２タンタル層ならびにこれらの間に介在された窒化タンタル層を有しており、とくに窒化タンタル層の働きによって、第２配線層を構成する金が第１配線層へと拡散することを充分に防止でき、かつ、良好な耐腐食性を実現できる。
また、第１タンタル層は、たとえばアルミニウムからなる第１配線層との接触抵抗の低減に寄与し、第２タンタル層は、バリア層と金層からなる第２配線層との接着強度の向上に寄与する。すなわち、第１配線層がアルミニウムからなっている場合、この第１配線層に窒化タンタル層を接触させると、第１配線層の表面が窒化され、その電気抵抗が高くなる。この問題が第１タンタル層によって解決される。また、金層は窒化膜に対して充分な接着力を有することができない。この問題が第２タンタル層によって解決される。
さらに、タンタル層と窒化タンタル層とを組み合わせて用いることによって、タンタル層を単独で用いる場合に比較して、薄い膜厚で金の拡散を防止できる。より具体的には、タンタル層単独でバリア層を構成しようとすると、金の拡散を防止するためには４０００Å程度の膜厚を要するが、第１および第２タンタル層の間に窒化タンタル層を介在させた構成のバリア層の場合には、２０００Å程度の膜厚で金の拡散を防止できることが、本願の発明者の実験によって確認されている。
請求項２記載の発明は、上記窒化タンタル層は、上記第１タンタル層側における窒素原子密度が、上記第２タンタル層側における窒素原子密度よりも低くなるような窒素原子密度分布を有していることを特徴とする請求項１記載の半導体装置である。
この構成によれば、第１タンタル層側、すなわち第１配線層側における窒素原子密度が比較的低いため、第１配線層に窒素原子が到達して、この第１配線層の電気抵抗を高くしてしまうことを抑制または防止できる。
請求項３記載の発明は、上記層間絶縁膜は、その表層部全体を覆う窒化シリコン膜（１６Ｓ）を含むことを特徴とする請求項１または２に記載の半導体装置である。
この構成によれば、緻密でパッシベーション効果の高い窒化シリコン膜の働きによって、耐腐食性をさらに向上できる。
請求項４記載の発明は、上記第２配線層および上記層間絶縁膜を覆うポリイミド樹脂膜（１８）をさらに含むことを特徴とする請求項１ないし３のいずれかに記載の半導体装置である。
この構成では、金層からなる第２配線層の耐腐食性、およびバリア層の耐腐食性が良好であるため、パッシベーション効果の低いポリイミド樹脂膜で全体を覆うことにより、装置を充分に保護することができる。しかも、ポリイミド樹脂膜は塗布工程によって容易に形成できるので、製造工程を簡単にすることができる。
請求項５記載の発明は、上記第２配線層および上記層間絶縁膜を覆う窒化シリコン膜（２５）をさらに含むことを特徴とする請求項１ないし３のいずれかに記載の半導体装置である。
この構成によれば、パッシベーション効果の高い窒化シリコン膜で全体を覆うようにしているから、装置を良好に保護できる。
請求項６記載の発明は、層間絶縁膜（１６）を挟んで形成した第１配線層（１４）および第２配線層（１９）を上記層間絶縁膜に形成された層間接続用開口（Ｈ）を介して電気接続する構成の半導体装置を製造するための方法であって、半導体基板（１１）上に上記第１配線層を形成する工程と、この第１配線層を覆うように上記層間絶縁膜を形成する工程と、この層間絶縁膜の所定位置に上記第１配線層を露出させる層間接続用開口を形成する工程と、上記層間接続用開口内に、上記第１配線層に接触して接触抵抗を低減させる第１タンタル層（２１）、上記第２配線層に接触して接着強度を向上させる第２タンタル層（２２）、および上記第１タンタル層と第２タンタル層との間に介在された窒化タンタル層（２３）を有する積層構造のバリア層（２０）を形成する工程と、上記層間絶縁膜上に、上記バリア層に接するとともに、金層からなる最上層配線層としての上記第２配線層を形成する工程とを含むことを特徴とする半導体装置の製造方法である。この方法により、請求項１記載の半導体装置を製造できる。
請求項７記載の発明は、上記バリア層を形成する工程は、第１タンタル層、窒化タンタル層および第２タンタル層を連続スパッタ法により形成する連続スパッタ工程を含み、この連続スパッタ工程は、処理室内でタンタルをターゲットとしたスパッタによって第１タンタル層を形成する工程と、その後、窒素ガスを処理室内に導入して窒素雰囲気中でタンタルをターゲットとしたスパッタを行って窒化タンタル層を形成する工程と、その後、処理室から窒素ガスを排除してタンタルをターゲットとしたスパッタによって第２タンタル層を形成する工程とを含むことを特徴とする請求項６記載の半導体装置の製造方法である。この方法により、請求項２記載の半導体装置を製造できる。
すなわち、連続スパッタの最初には、処理室内に窒素ガスを導入せずにタンタル層を形成し、その後に処理室内に窒素ガスを導入する。そうすると、窒素ガスの導入初期には、処理室内にはほとんど窒素ガスが導入されておらず、時間経過とともに処理室内の窒素ガス濃度が高くなる。その結果、第１タンタル層側において窒素原子密度が比較的低い窒化タンタル層が形成されることになる。その後、窒素ガスを処理室から排除することで、第２タンタル層が形成されることになる。
請求項８記載の発明は、上記層間絶縁膜を形成する工程は、その表層部全体を覆う窒化シリコン膜（１６Ｓ）を形成する工程を含むことを特徴とする請求項６または７に記載の半導体装置の製造方法である。この方法により、請求項３記載の半導体装置を製造できる。
請求項９記載の発明は、上記第２配線層および上記層間絶縁膜を覆うポリイミド樹脂膜（１８）を形成する工程をさらに含むことを特徴とする請求項６ないし８のいずれかに記載の半導体装置の製造方法である。この方法により、請求項４記載の半導体装置を製造できる。
ポリイミド樹脂膜を形成する工程は、ポリイミド樹脂を塗布する塗布工程であってもよい。
請求項１０記載の発明は、上記第２配線層および上記層間絶縁膜を覆う窒化シリコン膜（２５）を形成する工程をさらに含むことを特徴とする請求項６ないし８のいずれかに記載の半導体装置の製造方法である。この方法により、請求項５記載の半導体装置を製造できる。
以下では、この発明の実施の形態を、添付図面を参照して詳細に説明する。
図１は、この発明の一実施形態に係る半導体装置の構成を示す断面図である。この半導体装置は、フィールド酸化膜１２が形成されたシリコン基板１１の上に、ポリシリコンからなる配線１５を有している。
フィールド酸化膜１２およびポリシリコン配線１５を覆うように層間絶縁膜１３が全面に形成されていて、この層間絶縁膜１３上に第１配線層としてのアルミニウム配線層１４が形成されている。このアルミニウム配線層１４および層間絶縁膜１３は、ＵＳＧ（非ドープケイ酸ガラス）層１６Ｕとその表層部の全面を覆うように形成された窒化シリコン膜１６Ｓとの積層膜からなる層間絶縁膜１６で全面が覆われている。この層間絶縁膜１６上に、最上層配線層である第２配線層としての金配線層（金層で構成された配線層）１９が形成されている。この金配線層１９および層間絶縁膜１６は、ポリイミド樹脂膜１８によって全体が被覆されていて、このポリイミド樹脂膜１８の表面は平坦面となっている。
層間絶縁膜１６の所定位置には、アルミニウム配線層１４の一部を露出させるコンタクト孔Ｈが形成されており、このコンタクト孔Ｈを介して、アルミニウム配線層１４と金配線層１９との層間接続が達成されるようになっている。
金配線層１９とアルミニウム配線層１４との間には、コンタクト孔Ｈ内において、金配線層１９を構成する金の拡散を防止するためのバリア層２０が介在されている。このバリア層２０は、図２に拡大して示すように、アルミニウム配線層１４に接合する第１タンタル層２１と、金配線層１９に接合する第２タンタル層２２と、これらの第１および第２タンタル層２１，２２の間に挟まれた窒化タンタル層２３とを有する積層膜となっている。さらに、窒化タンタル層２３内における窒素原子密度は、図３に示すように、第１タンタル層２１との界面側において低く、第２タンタル層２２に向かうに従って増加（漸増）していく分布となっている。また、第２タンタル層２２との界面側における窒化タンタル層２３内の窒素原子密度は、第２タンタル層２２との界面において零になるように急減（ステップ状に変化）するようにしてもよいし、図３において二点鎖線で示すように、金配線層１８に向かうに従って漸減していくようにしてもよい。この場合、窒素原子密度が零になるところが、窒化タンタル層２３と第２タンタル層２２との界面として把握される。
このような構成により、当該装置の作製後のアロイ処理時において、当該装置が高温環境下に置かれた場合であっても、主として窒化タンタル層２３の働きにより、金配線層１９を構成する金がアルミニウム配線層１４側へと拡散することを効果的に防止でき、また、プレッシャー・クッカー・テスト時のような環境下においても良好な耐腐食性を示すことができる。しかも、タンタル層単体でバリア層を構成する場合に比較して、極めて薄いバリア層を実現できる。
また、アルミニウム配線層１４に対して窒化タンタル層２３が直接に接触していないため、アルミニウム配線層１４が窒化されることによる高抵抗化を防止できる。しかも、窒化タンタル層２３の窒素原子密度は、アルミニウム配線層１４側ほど低いので、アルミニウム配線層１４を確実に低抵抗な状態に保持できる。
さらに、窒化膜に対する付着性の低い金配線層１９側には第２タンタル層を配置しているので、金配線層１９とバリア層２０とを充分な接着強度で接合できる。
図４は、上記半導体装置の製造工程を工程順に示す断面図である。まず、図４(a)に示すようにシリコン基板１１表面に素子分離膜１２を形成し素子領域を形成するとともに、この素子領域内にポリシリコン膜からなる配線１５を形成する。
次に、図４(b)に示すように、この上層にＢＰＳＧ膜からなる層間絶縁膜１３を形成し、図示しないコンタクト孔を介してこのポリシリコン配線１５と接続するアルミニウム配線層１４を形成する。
この後、図４(c)に示すように、ＣＶＤ法（化学的気相成長法）等によりＵＳＧ（非ドープケイ酸ガラス）を堆積させることによりＵＳＧ層１６Ｕを形成し、更にこの上層にプラズマＣＶＤ法により窒化シリコン膜１６Ｓを形成する。これにより、層間絶縁膜１６が形成される。この層間絶縁膜１６には、所定位置にコンタクト孔Ｈが形成される。
この後、図４(d)に拡大して示すように、スパッタリング法により、全面にバリア層２０が形成される。より具体的には、図４(c)までの工程を経たシリコン基板１１を処理室内に配置し、この処理室内でタンタルをターゲットとした連続スパッタ法によって、第１タンタル層２１、窒化タンタル層２３および第２タンタル層２２が、この順に連続的に形成される。連続スパッタの初期には、処理室内には窒素ガスを導入しない。これにより、タンタル原子がシリコン基板１１上に運ばれ、第１タンタル層２１が形成される。その初期において、タンタル原子はアルミニウム配線層１４の表面に衝突し、表面の酸化物等を除去する。そして、アルミニウム配線層１４の活性化された表面にタンタル原子が付着していくことになる。
その後、処理室内に窒素ガスを供給することにより、第１タンタル層２１上にタンタル原子および窒素原子が運ばれ、窒化タンタル層２３が形成されていく。窒素ガスの供給開始当初には、処理室内にはわずかな窒素ガスが存在しているにすぎず、時間経過に伴って処理室内の窒素原子数が増加してくる。そのため、窒化タンタル層２３中の窒素原子密度は、図３に示すような分布を有することになる。
次に、処理室内の窒素ガスを排気して引き続きスパッタが行われることによって、窒化タンタル層２３上にタンタル原子が運ばれて付着し、第２タンタル層２２が形成されることになる。
次いで、図４(e)に示すように、金のシード層１９Ｓが全面に形成される。このシード層１９Ｓの形成は、上記バリア層２０の形成のための処理室内で、ターゲットをタンタルから金に切り換えて行う連続スパッタによって実行することもできる。
次に、シード層１９Ｓを覆うようにレジスト２４が全面に形成される。このレジスト２４には、金配線層１９に対応した開口２４ａが形成される。この状態で金の電解めっきを行うことによって、開口２４ａ内に金配線層１９が成長する。
その後、レジスト２４を剥離し、金配線層１９以外の部分のシード層１９Ｓおよびバリア層２０をエッチング除去するとともに、塗布法により、たとえば膜厚２μｍのポリイミド樹脂膜１８からなるパッシベーション膜を形成すると、図１の構成の半導体装置が得られる。
さらに、たとえば、ポリイミド樹脂膜１８において金配線層１９の上方の所定位置を開口して、金配線層１９と外部接続端子（図示せず）とをボンディングワイヤで接続したりしてもよい。
図５は、この発明の他の実施形態に係る半導体装置の構成を説明するための断面図である。この図５において、上述の図１に示された各部に対応する部分には、図１の場合と同一の参照符号を付して示す。
この実施形態では、ポリイミド樹脂膜１８に代えて、窒化シリコン膜２５によって、パッシベーション膜を形成している。すなわち、図４(e)の状態から、レジスト２４を剥離し、シード層１９Ｓおよびバリア層２０の不要部分をエッチング除去した後に、たとえば、プラズマＣＶＤ法によって窒化シリコン膜２５を全面に形成することによって、図５の構成の半導体装置が得られる。
この構成では、緻密でパッシベーション効果の高い窒化シリコン膜２５を用いているので、耐腐食性をさらに向上できる。プラズマＣＶＤ法によって窒化シリコン膜２５を形成するとき、半導体装置は高温環境下に置かれることになるが、その場合でも、金配線層１９からアルミニウム配線層１４への金の拡散が生じることはない。
以上、この発明の２つの実施形態について説明したが、この発明は他の形態で実施することもできる。たとえば、図１の構成ではポリイミド樹脂膜１８をパッシベーション膜として用い、図５の構成では窒化シリコン膜２５をパッシベーション膜として適用しているが、これらがいずれも設けられていない構成、すなわち、パッシベーション膜のない構成としてもよい。この場合でも、表面に露出することになる金配線層１９は充分な耐腐食性を有しており、層間絶縁膜１６の表面もパッシベーション効果の高い窒化シリコン膜１６Ｓからなっていて、しかも、バリア層２０の耐腐食性も良好であるので、半導体装置は、全体として充分な耐腐食性を有することができる。
また、層間絶縁膜１３としては、ＢＰＳＧの他、たとえばＰＳＧ（リンをドーピングしたシリコン酸化膜）やＵＳＧ膜も適用可能である。
さらに、堆積したＵＳＧ層１６Ｕの上に、ＳＯＧ（Spin On Glass）法を用いて、厚肉を形成しやすいケイ素化合物からなる有機絶縁物（有機ＳＯＧ）で構成された有機ＳＯＧ層２６（図１および図５など参照）を塗布し、ＵＳＧ層１６Ｕの上面の凹部を埋めたのち、高密度プラズマＣＶＤ法により窒化シリコン膜１６Ｓを形成するようにしてもよい。
その他、特許請求の範囲に記載された事項の範囲で種々の設計変更を施すことが可能である。
この発明の一実施形態に係る半導体装置の構成を示す断面図である。 バリア層の構成を説明するための図である。 バリア層の窒素原子密度分布を示す図である。 上記半導体装置の製造工程を工程順に示す断面図である。 この発明の他の実施形態に係る半導体装置の構成を示す断面図である。
符号の説明
１１ シリコン基板
１２ フィールド酸化膜
１３ 層間絶縁膜
１４ アルミニウム配線層
１５ ポリシリコン配線
１６ 層間絶縁膜
１６Ｓ 窒化シリコン膜
１６Ｕ ＵＳＧ層
１８ ポリイミド樹脂膜
１９ 金配線層
１９Ｓ シード層
２０ バリア層
２１ 第１タンタル層
２２ 第２タンタル層
２３ 窒化タンタル層
２４ レジスト
２４ａ 開口
２５ 窒化シリコン膜
２６ 有機ＳＯＧ層
Ｈ コンタクト孔

Claims (10)

  1. 半導体基板上に形成された第１配線層と、
    この第１配線層上に形成された層間絶縁膜と、
    この層間絶縁膜上に形成され、金層からなる最上層配線層としての第２配線層と、
    上記層間絶縁膜に形成された層間接続用開口内において上記第１配線層と第２配線層と
    の間に介在され、上記第１配線層に接触して接触抵抗を低減させる第１タンタル層、上記第２配線層に接触して接着強度を向上させる第２タンタル層、および上記第１タンタル層と第２タンタル層との間に介在された窒化タンタル層を有するバリア層とを含むことを特徴とする半導体装置。
  2. 上記窒化タンタル層は、上記第１タンタル層側における窒素原子密度が、上記第２タンタル層側における窒素原子密度よりも低くなるような窒素原子密度分布を有していることを特徴とする請求項１記載の半導体装置。
  3. 上記層間絶縁膜は、その表層部全体を覆う窒化シリコン膜を含むことを特徴とする請求項１または２に記載の半導体装置。
  4. 上記第２配線層および上記層間絶縁膜を覆うポリイミド樹脂膜をさらに含むことを特徴とする請求項１ないし３のいずれかに記載の半導体装置。
  5. 上記第２配線層および上記層間絶縁膜を覆う窒化シリコン膜をさらに含むことを特徴とする請求項１ないし３のいずれかに記載の半導体装置。
  6. 層間絶縁膜を挟んで形成した第１配線層および第２配線層を上記層間絶縁膜に形成された層間接続用開口を介して電気接続する構成の半導体装置を製造するための方法であって、
    半導体基板上に上記第１配線層を形成する工程と、
    この第１配線層を覆うように上記層間絶縁膜を形成する工程と、
    この層間絶縁膜の所定位置に上記第１配線層を露出させる上記層間接続用開口を形成する工程と、
    上記層間接続用開口内に、上記第１配線層に接触して接触抵抗を低減させる第１タンタル層、上記第２配線層に接触して接着強度を向上させる第２タンタル層、および上記第１タンタル層と第２タンタル層との間に介在された窒化タンタル層を有する積層構造のバリア層を形成する工程と、
    上記層間絶縁膜上に、上記バリア層に接するとともに、金層からなる最上層配線層としての上記第２配線層を形成する工程とを含むことを特徴とする半導体装置の製造方法。
  7. 上記バリア層を形成する工程は、第１タンタル層、窒化タンタル層および第２タンタル層を連続スパッタ法により形成する連続スパッタ工程を含み、
    この連続スパッタ工程は、処理室内でタンタルをターゲットとしたスパッタによって第１タンタル層を形成する工程と、その後、窒素ガスを処理室内に導入して窒素雰囲気中でタンタルをターゲットとしたスパッタを行って窒化タンタル層を形成する工程と、その後、処理室から窒素ガスを排除してタンタルをターゲットとしたスパッタによって第２タンタル層を形成する工程とを含むことを特徴とする請求項６記載の半導体装置の製造方法。
  8. 上記層間絶縁膜を形成する工程は、その表層部全体を覆う窒化シリコン膜を形成する工程を含むことを特徴とする請求項６または７に記載の半導体装置の製造方法。
  9. 上記第２配線層および上記層間絶縁膜を覆うポリイミド樹脂膜を形成する工程をさらに含むことを特徴とする請求項６ないし８のいずれかに記載の半導体装置の製造方法。
  10. 上記第２配線層および上記層間絶縁膜を覆う窒化シリコン膜を形成する工程をさらに含むことを特徴とする請求項６ないし８のいずれかに記載の半導体装置の製造方法。
JP2003291642A 2003-08-11 2003-08-11 半導体装置およびその製造方法 Expired - Fee Related JP3954998B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2003291642A JP3954998B2 (ja) 2003-08-11 2003-08-11 半導体装置およびその製造方法
TW093121694A TWI327763B (en) 2003-08-11 2004-07-21 Semiconductor device and production method therefor
CNB2004100559337A CN100397636C (zh) 2003-08-11 2004-07-30 半导体装置及其制造方法
US10/912,218 US7372163B2 (en) 2003-08-11 2004-08-06 Semiconductor device and production method therefor
KR1020040062500A KR20050019033A (ko) 2003-08-11 2004-08-09 반도체 장치 및 그 제조 방법
US12/078,268 US7943506B2 (en) 2003-08-11 2008-03-28 Semiconductor device and production method therefor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003291642A JP3954998B2 (ja) 2003-08-11 2003-08-11 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
JP2005064195A JP2005064195A (ja) 2005-03-10
JP3954998B2 true JP3954998B2 (ja) 2007-08-08

Family

ID=34131663

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003291642A Expired - Fee Related JP3954998B2 (ja) 2003-08-11 2003-08-11 半導体装置およびその製造方法

Country Status (5)

Country Link
US (2) US7372163B2 (ja)
JP (1) JP3954998B2 (ja)
KR (1) KR20050019033A (ja)
CN (1) CN100397636C (ja)
TW (1) TWI327763B (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8552559B2 (en) * 2004-07-29 2013-10-08 Megica Corporation Very thick metal interconnection scheme in IC chips
US8022552B2 (en) 2006-06-27 2011-09-20 Megica Corporation Integrated circuit and method for fabricating the same
US8592977B2 (en) * 2006-06-28 2013-11-26 Megit Acquisition Corp. Integrated circuit (IC) chip and method for fabricating the same
US8421227B2 (en) * 2006-06-28 2013-04-16 Megica Corporation Semiconductor chip structure
TWI460820B (zh) * 2006-06-28 2014-11-11 Qualcomm Inc 積體電路（ｉｃ）晶片及其製程
US8193636B2 (en) * 2007-03-13 2012-06-05 Megica Corporation Chip assembly with interconnection by metal bump
JP5369544B2 (ja) * 2008-08-29 2013-12-18 富士通株式会社 半導体装置およびその製造方法
US10199342B2 (en) * 2017-01-23 2019-02-05 Globalfoundries Singapore Pte. Ltd. Reliable pad interconnects

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2558932B2 (ja) * 1990-07-24 1996-11-27 松下電器産業株式会社 化合物半導体集積回路
JP2811126B2 (ja) * 1991-05-02 1998-10-15 三菱電機株式会社 半導体集積回路装置の配線接続構造およびその製造方法
JPH07283219A (ja) * 1994-04-13 1995-10-27 Sanyo Electric Co Ltd 半導体装置および半導体装置の製造方法および半導体装 置の製造装置
JPH08293522A (ja) 1995-04-24 1996-11-05 Mitsubishi Materials Corp 半導体装置の耐熱電極
JP2000331991A (ja) 1999-03-15 2000-11-30 Sony Corp 半導体装置の製造方法
US6339258B1 (en) * 1999-07-02 2002-01-15 International Business Machines Corporation Low resistivity tantalum
US6521532B1 (en) * 1999-07-22 2003-02-18 James A. Cunningham Method for making integrated circuit including interconnects with enhanced electromigration resistance
JP2001053077A (ja) 1999-08-13 2001-02-23 Hitachi Ltd 半導体集積回路装置およびその製造方法
US6376370B1 (en) * 2000-01-18 2002-04-23 Micron Technology, Inc. Process for providing seed layers for using aluminum, copper, gold and silver metallurgy process for providing seed layers for using aluminum, copper, gold and silver metallurgy
EP1122778A3 (en) 2000-01-31 2004-04-07 Sanyo Electric Co., Ltd. Circuit device and manufacturing method of circuit device
EP1266054B1 (en) * 2000-03-07 2006-12-20 Asm International N.V. Graded thin films
JP3954312B2 (ja) * 2001-01-15 2007-08-08 ローム株式会社 半導体装置の製造方法
US6590288B1 (en) * 2001-06-04 2003-07-08 Advanced Micro Devices, Inc. Selective deposition in integrated circuit interconnects
TW518680B (en) * 2001-06-13 2003-01-21 Matsushita Electric Ind Co Ltd Semiconductor device and method for fabricating the same
JP4704633B2 (ja) 2001-09-27 2011-06-15 株式会社デンソー パターン形成方法および金属膜パターニング用粘着シート
US6605874B2 (en) * 2001-12-19 2003-08-12 Intel Corporation Method of making semiconductor device using an interconnect
CN1200456C (zh) * 2002-09-27 2005-05-04 上海华虹（集团）有限公司 基于a1材料的掺铜金属布线工艺
JP2005085884A (ja) * 2003-09-05 2005-03-31 Rohm Co Ltd 半導体装置およびその製造方法

Also Published As

Publication number Publication date
US7943506B2 (en) 2011-05-17
US7372163B2 (en) 2008-05-13
US20080188075A1 (en) 2008-08-07
CN1581477A (zh) 2005-02-16
KR20050019033A (ko) 2005-02-28
JP2005064195A (ja) 2005-03-10
TWI327763B (en) 2010-07-21
US20050037609A1 (en) 2005-02-17
CN100397636C (zh) 2008-06-25
TW200507176A (en) 2005-02-16

Similar Documents

Publication Publication Date Title
US7943506B2 (en) Semiconductor device and production method therefor
JPH06342766A (ja) 半導体装置及びその作製方法
JP3975292B2 (ja) 強誘電体記憶素子の製造方法
JP2002043315A (ja) 半導体装置およびその製造方法
JPH0936228A (ja) 配線形成方法
JP3104534B2 (ja) 半導体装置とその製法
US6849959B2 (en) Method of fabricating semiconductor device
JPH05144811A (ja) 薄膜半導体装置及びその製造方法
JPH07221181A (ja) 半導体素子の金属配線の形成方法
JP2004288950A (ja) 配線構造
JP3647631B2 (ja) 半導体装置及びその製造方法
JPH08130302A (ja) 半導体装置及びその製造方法
US20040099949A1 (en) Semiconductor device and fabrication method thereof
JP2005085884A (ja) 半導体装置およびその製造方法
CN100424868C (zh) 半导体装置及其制造方法
JP4986721B2 (ja) 半導体装置およびその製造方法
KR100307827B1 (ko) 반도체소자의 금속배선 콘택 형성방법
JPH03171758A (ja) 半導体装置及びその製造方法
JP3303400B2 (ja) 半導体装置の製造方法
JP5720381B2 (ja) 半導体装置の製造方法
JPH05299418A (ja) 半導体装置の製造方法
JP3731497B2 (ja) 半導体装置及びその作製方法
JPH07283307A (ja) 半導体装置および半導体装置の製造方法
KR20010027365A (ko) 배리어 메탈층을 갖춘 반도체 소자의 제조 방법
JPH07249624A (ja) 半導体素子の配線形成方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050824

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050830

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20051027

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070424

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070427

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110511

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees