JPH06342766A - 半導体装置及びその作製方法 - Google Patents

半導体装置及びその作製方法

Info

Publication number
JPH06342766A
JPH06342766A JP5207000A JP20700093A JPH06342766A JP H06342766 A JPH06342766 A JP H06342766A JP 5207000 A JP5207000 A JP 5207000A JP 20700093 A JP20700093 A JP 20700093A JP H06342766 A JPH06342766 A JP H06342766A
Authority
JP
Japan
Prior art keywords
layer
adhesion
semiconductor device
adhesion layer
tungsten
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP5207000A
Other languages
English (en)
Other versions
JP3216345B2 (ja
Inventor
Yasuyuki Enomoto
容幸 榎本
Hiroshi Sata
博史 佐多
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP20700093A priority Critical patent/JP3216345B2/ja
Publication of JPH06342766A publication Critical patent/JPH06342766A/ja
Priority to US08/475,762 priority patent/US5963827A/en
Application granted granted Critical
Publication of JP3216345B2 publication Critical patent/JP3216345B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L21/76876—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for deposition from the gas phase, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System
    • H01L21/28568—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System the conductive layers comprising transition metals

Abstract

(57)【要約】 【目的】メタルプラグの形成時、絶縁層と密着層との間
に密着性が低下することのない構造を有する半導体装置
及びその作製方法を提供する。 【構成】半導体装置は、基体１０に形成された下層導体
層１２と、下層導体層を被覆する絶縁層１４と、絶縁層
上に形成すべき上層導体層と下層導体層１２とを電気的
に接続するための絶縁層内に形成された接続孔２２を有
する。そして、接続孔２２は、接続孔の少なくとも底面
に形成されたＴｉＮ又はＴｉＯＮから成る単層の密着層
１８と、接続孔内部に堆積されたタングステンプラグ２
０Ａとから成る。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、ビヤホールやコンタク
トホール等の接続孔に特徴を有する半導体装置及びその
作製方法、更に詳しくは、所謂タングステンブランケッ
トＣＶＤ法によって形成される接続孔の部分に特徴を有
する半導体装置及びその作製方法に関する。
【０００２】
【従来の技術】近年のＶＬＳＩやＵＬＳＩ等に見られる
ように半導体装置の高集積化及び高性能化が進むに伴
い、半導体装置内で配線部分の占める割合が増大する傾
向にある。それ故、半導体素子面積の増加を防止するた
めに多層配線が必須の技術となっている。半導体装置に
おいては、配線材料が埋め込まれたビアホールが多層配
線層間を接続するために形成されている。あるいは又、
配線材料が埋め込まれたコンタクトホールが、半導体基
板に形成された不純物拡散領域と上層導体層とを接続す
るために形成されている。
【０００３】次世代以降の超々ＬＳＩ等の半導体集積回
路においては、その微細化、高集積化が著しく進められ
る。そのため、ビヤホールやコンタクトホール（以下、
これらを総称して接続孔ともいう）等の開口径は、例え
ば０．３５μｍというように益々小さくなりつつある。
このように開口径が小さくなるに従い、従来のアルミニ
ウムあるいはアルミニウム合金（以下、Ａｌ系合金とい
う）を用いたスパッタ法では、段差被覆性（ステップカ
バレッジ）の点から、高信頼性を有する接続孔を形成す
ることが不可能になってきている。
【０００４】半導体基板に形成された不純物拡散領域、
各種電極あるいは下層配線層（以下、これらを総称して
下層導体層という場合がある）上に絶縁層を形成し、か
かる絶縁層に設けられた開口部内に導電性材料を埋め込
み、微細な接続孔を形成する技術として、所謂ブランケ
ットＣＶＤ法が注目されている。具体的には、ブランケ
ットＣＶＤ法とは、例えば下層導体層上に形成された絶
縁層上及びかかる絶縁層に形成された開口部内に、例え
ばタングステンから成るタングステン層を化学気相析出
法（ＣＶＤ法）にて堆積させた後、絶縁層上に形成され
たタングステン層をエッチバックして除去することによ
って、開口部の内部にメタルプラグが形成された接続孔
を完成させる方法である。尚、このような方法を、以
下、タングステンブランケットＣＶＤ法と呼ぶ。
【０００５】タングステンブランケットＣＶＤ法でタン
グステン層を形成する場合、タングステン層の下に密着
層を形成する必要がある。その理由は、タングステンブ
ランケットＣＶＤ法で形成されるタングステン層はステ
ップカバレッジには優れるものの、絶縁層に対する密着
性が乏しいからである。また、タングステン層を形成す
るための原料ガスであるＷＦ6といった金属フッ化物ガ
スが下層導体層を浸食することを防止する必要もある。
更に、ブランケットＣＶＤ法によるタングステン層の形
成は比較的高温で行われるため、下層導体層に対するバ
リヤ性を高める必要もあるからである。
【０００６】以上の理由から、Ｔｉ層／ＴｉＮ層やＴｉ
層／ＴｉＯＮ層等から成る密着層をタングステン層と絶
縁層との間に形成する必要がある。この場合、Ｔｉ層の
上にＴｉＮ層又はＴｉＯＮ層を形成する。
【０００７】現在、スパッタ法によって密着層を形成し
ている。密着層をスパッタ法にて形成するとき、半導体
基板を押え治具にて基板支持台上に固定する必要があ
る。押え治具は、通常、半導体基板のエッジ部分を被覆
するような状態で半導体基板を押える。従って、押え治
具にて押えられた部分の半導体基板上には密着層が形成
されない。スパッタ法にて密着層を形成した後の半導体
基板の模式的な平面図を図１０の（Ａ）に示す。図中、
１００は半導体基板、１０２は密着層である。また、密
着層が形成されない半導体基板の領域に斜線を付した。
【０００８】タングステンブランケットＣＶＤ法でタン
グステン層を形成する場合、密着層が形成されていない
絶縁層の領域にタングステン層が形成されると、かかる
領域に形成されたタングステン層は絶縁層から剥離し易
い。そのため、タングステン層を形成する際、被覆治具
にて密着層が形成されていない絶縁層の領域を被覆す
る。この被覆治具は、密着層が形成されていない絶縁層
の領域だけでなく、密着層が形成された絶縁層の一部分
をも被覆する。この状態を図１０の（Ｂ）の模式的な平
面図に示す。図中、１０４は被覆治具である。
【０００９】
【発明が解決しようとする課題】このような被覆治具を
用いて、タングステンブランケットＣＶＤ法にてタング
ステン層を形成するとき、被覆治具によって被覆された
部分の密着層が絶縁層から剥離するという問題がある。
この問題は、以下に説明する現象に起因すると考えられ
る。
【００１０】即ち、タングステンブランケットＣＶＤ法
においては、先ず、原料ガスとして低圧のＷＦ6及びＳ
ｉＨ4を用い、ＳｉＨ4の還元反応を利用して、絶縁層上
及び開口部内にタングステンの核を形成する。尚、この
工程（核形成段階と呼ぶ）は、密着層上のタングステン
層の膜厚均一性を改善するために行われる。核形成段階
においては、被覆治具で被覆されていない密着層上にタ
ングステンの核が充分形成される。然るに、原料ガスの
圧力が低圧であるため、被覆治具で被覆されている密着
層上には原料ガスが浸入し難い。その結果、被覆治具で
被覆されている密着層上にはタングステンの核が形成さ
れないか、僅かしか形成されず、密着層が露出した状態
となる。
【００１１】核形成工程に続き、原料ガスとして高圧の
ＷＦ6及びＨ2を用い、Ｈ2の還元反応を利用して、絶縁
層上及び開口部内にタングステン層を形成する。この工
程を高速成長段階と呼ぶ。被覆治具で被覆されていない
タングステンの核が充分形成された領域においては、Ｗ
Ｆ6は直ちにＨ2にて還元され、タングステン層が形成さ
れる。一方、原料ガスの圧力が高圧であるため、被覆治
具で被覆されている密着層上にも原料ガスが浸入する。
【００１２】ところが、被覆治具で被覆されている密着
層上にタングステンの核が形成されていないため、密着
層上に吸着したＷＦ6とＨ2との吸着解離が起こるまでの
間に、ＷＦ6、あるいはＷＦ6の分解によって発生したＦ
が、密着層を構成するＴｉＮ層あるいはＴｉＯＮ層中を
拡散し、密着層を構成するＴｉ層中のＴｉと反応し、Ｔ
ｉＦXが生成される。かかるＴｉＦXの生成の結果、Ｔｉ
層とＴｉＮ層若しくはＴｉＯＮ層との間で層間剥離が生
じ、その結果、密着層が絶縁層から剥離するという問題
がある。このようなメカニズムを模式的に拡大された一
部断面図である図１１に示す。尚、図１１において、被
覆治具１０４と密着層の表面との間の隙間を誇張して描
いた。
【００１３】現在、このような密着層の剥離に対処する
ために、スパッタ法にて密着層を形成した後、タングス
テンブランケットＣＶＤ法を実施する前に、窒素ガス雰
囲気下、約９００゜Ｃ、３０秒間のＲＴＡ（Rapid Ther
mal Annealing）処理を行っている。このＲＴＡ処理を
行うことによって、Ｔｉ層中のＴｉが反応してＴｉＮと
なり、あるいはＴｉＮ層若しくはＴｉＯＮ層がＷＦ6若
しくはＦの拡散を抑制することができる。
【００１４】しかしながら、かかるＲＴＡ処理時、用い
る絶縁層の種類によっては、密着層にクラックが生じる
という問題がある。また、下層導体層がＡｌ系合金から
成る場合、Ａｌ系合金が溶融するために、かかるＲＴＡ
処理を行えないという問題もある。更には、かかるＲＴ
Ａ処理を行うと、接続孔と下層導体層との間のコンタク
ト抵抗が増加したり、接続孔と下層導体層のコンタクト
が非オーミック性を示すという問題もある。
【００１５】従って、本発明の目的は、メタルプラグの
形成時、絶縁層と密着層との間に密着性が低下すること
のない構造を有する半導体装置及びその作製方法を提供
することにある。
【００１６】
【課題を解決するための手段】上記の目的を達成するた
めの本発明の第１の態様に係る半導体装置は、基体に形
成された下層導体層と、下層導体層を被覆する絶縁層
と、絶縁層上に形成すべき上層導体層と下層導体層とを
電気的に接続するための絶縁層内に形成された接続孔を
有する。そして、接続孔は、接続孔の少なくとも底面に
形成されたＴｉＮ又はＴｉＯＮから成る単層の密着層
と、接続孔内部に堆積されたタングステンプラグとから
成ることを特徴とする。
【００１７】本発明の第１の態様に係る半導体装置にお
いては、下層導体層は、アルミニウム又はアルミニウム
合金から構成することができる。この場合、下層導体層
上にはＴｉＮ、ＴｉＯＮ又はＴｉＷから成る導電層が形
成されていることが望ましい。
【００１８】本発明の第１の態様に係る半導体装置を作
製するための、本発明の第１の態様に係る半導体装置の
作製方法は、（イ）下層導体層の形成された基体上に絶
縁層を形成し、次いで、下層導体層上の絶縁層に開口部
を形成する工程と、（ロ）絶縁層上及び開口部内にＴｉ
Ｎ又はＴｉＯＮから成る単層の密着層を形成する工程
と、（ハ）密着層上に化学気相析出法にてタングステン
層を堆積させる工程と、（ニ）絶縁層上のタングステン
層及び密着層を除去して、開口部内にタングステンプラ
グ及び密着層を残し、以って接続孔を形成する工程、か
ら成ることを特徴とする。
【００１９】本発明の第１の態様に係る半導体装置の作
製方法においては、前記（イ）の工程以前に、下層導体
層の上にＴｉＮ、ＴｉＯＮ又はＴｉＷから成る導電層を
形成する工程を含ませることができる。また、密着層を
スパッタ法にて形成することが望ましい。
【００２０】本発明の第１の態様に係る半導体装置を作
製するための、本発明の第２の態様に係る半導体装置の
作製方法は、（イ）下層導体層の形成された基体上に絶
縁層を形成し、次いで、この下層導体層上の絶縁層に開
口部を形成する工程と、（ロ）絶縁層上及び開口部内
に、アルゴンガス雰囲気下、チタンをターゲットとした
スパッタ法にて厚さ６ｎｍ以下の第１の密着層を堆積さ
せる工程と、（ハ）次いで、第１の密着層上に、少なく
とも窒素ガスを含む雰囲気下、チタンをターゲットとし
たスパッタ法にて第２の密着層を堆積させ、併せて第１
の密着層を窒化し、以って単層化された密着層を形成す
る工程と、（ニ）この単層化された密着層上に化学気相
析出法にてタングステン層を堆積させる工程と、（ホ）
絶縁層上のタングステン層及び単層化された密着層を除
去して、開口部内にタングステンプラグ及び単層化され
た密着層を残し、以って接続孔を形成する工程、から成
ることを特徴とする。ここで、第１の密着層の厚さは、
絶縁層上での厚さである。
【００２１】この第２の態様に係る半導体装置の作製方
法においては、下層導体層は、アルミニウム又はアルミ
ニウム合金から構成することができる。
【００２２】上記の目的を達成するための本発明の第２
の態様に係る半導体装置は、基体に形成された下層導体
層と、下層導体層を被覆する絶縁層と、絶縁層上に形成
すべき上層導体層と下層導体層とを電気的に接続するた
めの絶縁層内に形成された接続孔を有する。そして、接
続孔は、接続孔の少なくとも底面に形成されたチタン系
材料から成る第１の密着層と、第１の密着層上に形成さ
れた第２の密着層と、接続孔内部に堆積されたタングス
テンプラグとから成ることを特徴とする。
【００２３】本発明の第２の態様に係る半導体装置にお
いては、第１の密着層は、下からＴｉ層／ＴｉＮ層又は
Ｔｉ層／ＴｉＯＮ層から構成され、第２の密着層はタン
グステン又はシリコンから成ることが望ましい。あるい
は又、別の形態においては、第１の密着層は、ＴｉＯＮ
単層又は下からＴｉ層／ＴｉＯＮ層の２層から構成さ
れ、第２の密着層はＴｉＮから成ることが望ましい。
【００２４】本発明の第２の態様に係る半導体装置を作
製するための、本発明の第３の態様に係る半導体装置の
作製方法は、（イ）下層導体層の形成された基体上に絶
縁層を形成し、次いで、下層導体層上の絶縁層に開口部
を形成する工程と、（ロ）開口部の少なくとも底部に第
１の密着層を形成する工程と、（ハ）全面に第２の密着
層を形成する工程と、（ニ）第２の密着層上に化学気相
析出法にてタングステン層を堆積させる工程と、（ホ）
絶縁層上に形成された各層を除去して、開口部内にタン
グステンプラグ並びに第２及び第１の密着層を残し、以
って接続孔を形成する工程、から成ることを特徴とす
る。
【００２５】本発明の第３の態様に係る半導体装置の作
製方法においては、第１の密着層は、下からＴｉ層／Ｔ
ｉＮ層又はＴｉ層／ＴｉＯＮ層の２層から構成されてお
り、それぞれスパッタ法にて形成され、且つ、前記
（ロ）の工程において全面に第１の密着層が形成され、
第２の密着層はタングステン又はシリコンから成ること
が望ましい。あるいは又、別の形態においては、第１の
密着層は、ＴｉＯＮ単層又は下からＴｉ層／ＴｉＯＮ層
の２層から構成されており、それぞれスパッタ法にて形
成され、且つ、前記（ロ）の工程には絶縁層上に形成さ
れた第１の密着層を除去する工程を含み、第２の密着層
はＴｉＮから成り、スパッタ法にて形成されることが望
ましい。
【００２６】
【作用】タングステンプラグを形成するために密着層上
にタングステン層を形成する際、従来の技術において密
着層と絶縁層との間に発生する密着不良は、先に述べた
ように、Ｔｉ層／ＴｉＮ層又はＴｉ層／ＴｉＯＮ層の層
間にＴｉＦXが生成することに起因する。本発明の第１
の態様に係る半導体装置あるいは第１の態様に係る半導
体装置の作製方法においては、密着層はＴｉＮ又はＴｉ
ＯＮから成る単層にて構成されるので、かかる密着不良
を効果的に防止することができる。
【００２７】このような本発明の第１の態様に係る半導
体装置の作製方法にあっては、基体に形成された下層導
体層がアルミニウム又はアルミニウム合金から成る場
合、密着層を形成する際、開口部の底部に露出した下層
導体層の表面が窒化されてコンタクト抵抗が増加する場
合がある。本発明の第２の態様に係る半導体装置の作製
方法においては、絶縁層上及び開口部内に、アルゴンガ
ス雰囲気下、チタンをターゲットとしたスパッタ法にて
厚さ６ｎｍ以下の第１の密着層を堆積させ、次いで、第
１の密着層上に、少なくとも窒素ガスを含む雰囲気下、
チタンをターゲットとしたスパッタ法にて第２の密着層
を堆積させ、併せて第１の密着層を窒化し、以って単層
化された密着層を形成する。
【００２８】第１の密着層の堆積をアルゴンガス雰囲気
下で行い窒素ガスを用いないので、下層導体層の表面は
窒化されず、コンタクト抵抗の増加を防止することがで
きる。
【００２９】第２の密着層の形成時に第１の密着層は窒
化され、ＴｉリッチなＴｉＮ（成膜条件によってはＴｉ
ＯＮ）になる。また、第２の密着層はＴｉＮ（成膜条件
によってはＴｉＯＮ）から構成されるので、結果的に第
１の密着層と第２の密着層とは単層化される。従って、
タングステンプラグを形成するためにこの単層化された
密着層上にタングステン層を形成する際、従来の技術の
ようにＴｉ層を含む密着層と絶縁層との間の密着不良が
発生することはない。
【００３０】本発明の第２の態様に係る半導体装置ある
いは第３の態様に係る半導体装置の作製方法において
は、第２の密着層が形成される。かかる第２の密着層
が、例えば、タングステンから成る場合、タングステン
プラグを形成するために密着層上にタングステン層を形
成する際、絶縁層上に形成された第１の密着層への第１
のＷＦ6あるいはＦの拡散は、ＷＦ6とＨ2との反応が進
行するまで、タングステンから成る第２の密着層によっ
て抑制される。第２の密着層が、例えば、シリコンから
成る場合、タングステンプラグを形成するために密着層
上にタングステン層を形成する際、ＷＦ6は第２の密着
層を構成するシリコンと反応してＷが形成される。その
結果、絶縁層上に形成された第１の密着層への第１のＷ
Ｆ6あるいはＦの拡散は、シリコンから成る第２の密着
層によって抑制される。更に、第２の密着層が、例え
ば、ＴｉＮから成る場合、タングステンプラグを形成す
るために密着層上にタングステン層を形成する前に、絶
縁層上から第１の密着層を除去しておけば、第２の密着
層は絶縁層から剥離することがなく、従来技術における
絶縁層からの密着層の剥離を防止できる。
【００３１】
【実施例】以下、図面を参照して、実施例に基づき本発
明を説明する。
【００３２】（実施例１）実施例１は、本発明の第１の
態様に係る半導体装置、及び第１の態様に係る半導体装
置の作製方法に関する。実施例１の半導体装置は、図１
に模式的な一部断面図を示すように、基体１０に形成さ
れた下層導体層１２と、下層導体層１２を被覆する絶縁
層１４と、絶縁層上に形成すべき上層導体層と下層導体
層１２とを電気的に接続するための絶縁層１４内に形成
された接続孔２２を有する。そして、接続孔２２は、接
続孔の底面に形成されたＴｉＮから成る単層の密着層１
８と、接続孔内部に堆積されたタングステンプラグ２０
Ａとから成る。尚、実施例１においては、接続孔２２の
側壁にも密着層１８が形成されている。実施例１におい
ては、基体１０は半導体基板（図示せず）上に形成され
た層間絶縁層であり、下層導体層１２は、具体的には、
基体１０上に形成されたアルミニウム又はアルミニウム
合金から成る配線層あるいは電極である。実施例１の半
導体装置の作製方法を、以下、図２を参照して説明す
る。
【００３３】［工程−１００］先ず、下層導体層１２の
形成された基体１０上にＳｉＯ2から成り厚さ５００ｎ
ｍの絶縁層１４を例えばＣＶＤ法にて形成する。次い
で、下層導体層１２上の絶縁層１４に、例えばフォトリ
ソグラフィ技術及びリアクティブ・イオン・エッチング
（ＲＩＥ）技術にて開口部１６を形成する（図２の
（Ａ）参照）。
【００３４】［工程−１１０］その後、絶縁層１４上及
び開口部１６内にＴｉＮから成る単層の密着層１８を、
例えばスパッタ法にて形成する（図２の（Ｂ）参照）。
スパッタリングの条件は、例えば、 ターゲット ： Ｔｉ 使用ガス ： 窒素 ガス圧 ： １．１Ｐａ （８ m Torr） パワー ： ６ｋＷ とすることができる。このスパッタリングによって図１
０の（Ａ）に示した基体の領域に密着層が形成される。
【００３５】［工程−１２０］次に、開口部１６内を含
む密着層１８上に、化学気相析出法にてタングステン層
２０を堆積させる（図２の（Ｃ）参照）。タングステン
層２０はブランケットタングステンＣＶＤ法にて形成す
る。このとき、被覆治具にて密着層が形成されていない
基体の領域を被覆する。この被覆治具は、図１０の
（Ｂ）に示したように、密着層が形成されていない基体
の領域だけでなく、密着層が形成された基体の一部分を
も被覆する。このブランケットタングステンＣＶＤの条
件を、例えば、以下のとおりとすることができる。 第１ステップ（核形成段階） ＷＦ6／ＳｉＨ4／Ａｒ＝５／３／２０００sccm 圧力 ４×１０2Ｐａ（３Torr） 温度 ４５０°Ｃ 第２ステップ（高速成長段階） ＷＦ6／Ｈ2／Ａｒ＝４０／４００／２２５０sccm 圧力 １．１×１０4Ｐａ（８０Torr） 温度 ４５０°Ｃ
【００３６】核形成段階である第１ステップにおいて
は、被覆治具で被覆された基体の領域にはタングステン
の核が形成されないか、形成されても僅かであり、密着
層は露出した状態である。高速成長段階である第２ステ
ップにおいては、被覆治具で被覆されている密着層上に
タングステンの核が形成されていないため、密着層上に
吸着したＷＦ6とＨ2との吸着解離が起こるまでの間に、
ＷＦ6、あるいはＷＦ6の分解によって発生したＦが、密
着層を構成するＴｉＮ中を拡散する。ところが、絶縁層
上には単層の密着層が形成されているだけなので、密着
層が絶縁層から剥離するという現象は生じない。
【００３７】［工程−１３０］次いで、絶縁層１４上の
タングステン層２０及び密着層１８を除去して、開口部
１６内にタングステンプラグ２０Ａ及び密着層１８を残
し、接続孔２２を形成する。絶縁層１４上のタングステ
ン層２０及び密着層１８の一部は、必要に応じて残して
もよい。こうして、図１に示した半導体装置が作製され
る。この半導体装置の絶縁層上には、更に、例えばＡｌ
系合金から成る上層導体層をスパッタ法等によって形成
する。
【００３８】実施例１においては、ＴｉＮから成る単層
の密着層を用いたが、代わりにＴｉＯＮから成る単層の
密着層を用いることができる。
【００３９】また、図３に示すように、下層導体層１２
上にＴｉＮ、ＴｉＯＮ又はＴｉＷから成る導電層２４を
形成することもできる。この導電層２４は、［工程−１
００］に先立ち、スパッタ法にて形成することができ
る。即ち、下層導体層１２がＡｌ系合金から成る場合、
スパッタ法にてＡｌ系合金層を基体１０上に堆積させた
後、スパッタ法にて導電層２４をＡｌ系合金層上に形成
する。その後、導電層２４及びＡｌ系合金層を選択的に
除去して、下層導体層１２及びその上に形成された導電
層２４を得ることができる。このような構造にすること
により、下層導体層１２とメタルプラグ２０Ａとの間の
コンタクト抵抗を低減させることができる。
【００４０】（実施例２）実施例１においては、絶縁層
１４上及び開口部１６内にＴｉＮから成る単層の密着層
１８を、窒素ガス雰囲気下、スパッタ法にて形成した。
そのため、開口部の底部に露出したアルミニウム又はア
ルミニウム合金から成る下層導体層１２の表面が窒素プ
ラズマによって窒化される。その結果、下層導体層１２
の表面には絶縁物である窒化アルミニウム（ＡｌＮ）が
形成され、コンタクト抵抗が増加する場合がある。
【００４１】実施例２は、本発明の第１の態様に係る半
導体装置、及び第２の態様に係る半導体装置の作製方法
に関する。実施例２の半導体装置の構造それ自体は、図
１に模式的な一部断面図を示した実施例１の半導体装置
の構造と同様である。即ち、基体１０に形成された下層
導体層１２と、下層導体層１２を被覆する絶縁層１４
と、絶縁層上に形成すべき上層導体層と下層導体層１２
とを電気的に接続するための絶縁層１４内に形成された
接続孔２２を有する。そして、接続孔２２は、接続孔の
底面に形成された密着層１８と、接続孔内部に堆積され
たタングステンプラグ２０Ａとから成る。尚、実施例２
においては、接続孔２２の側壁にも密着層１８が形成さ
れている。また、基体１０は半導体基板（図示せず）上
に形成された層間絶縁層であり、下層導体層１２は、具
体的には、基体１０上に形成されたアルミニウム又はア
ルミニウム合金から成る配線層あるいは電極である。
【００４２】実施例２においては、アルゴンガス雰囲気
下、チタンをターゲットとしたスパッタ法にて厚さ６ｎ
ｍ以下の第１の密着層１８Ａを堆積させ、次いで、この
第１の密着層１８Ａ上に、少なくとも窒素ガスを含む雰
囲気下（例えば、窒素ガス単独、あるいは窒素ガスとア
ルゴンガスの併用、更には、窒素ガス、酸素ガスとアル
ゴンガスの併用等）、チタンをターゲットとしたスパッ
タ法にて第２の密着層１８Ｂを堆積させ、併せて第１の
密着層１８Ａを窒化し、以って単層化された密着層１８
を形成する。この点が、実施例１にて説明した本発明の
第１の態様に係る半導体装置の作製方法と相違する。
【００４３】実施例２の半導体装置の作製方法を、以
下、図４を参照して説明する。
【００４４】［工程−２００］先ず、実施例１の［工程
−１００］と同様に、下層導体層１２の形成された基体
１０上にＳｉＯ2から成り厚さ５００ｎｍの絶縁層１４
を例えばＣＶＤ法にて形成し、次いで、下層導体層１２
上の絶縁層１４に開口部１６を形成する（図４の（Ａ）
参照）。
【００４５】［工程−２１０］その後、アルゴンガス雰
囲気下で、チタンをターゲットとしたスパッタ法にて絶
縁層１４上及び開口部１６内に第１の密着層１８Ａを堆
積させる（図４の（Ｂ）参照）。スパッタリングの条件
は、例えば、 ターゲット ： Ｔｉ 使用ガス ： アルゴン ガス圧 ： ０．５Ｐａ （４ m Torr） パワー ： １ｋＷ 成膜時間 ： ４秒 とすることができる。
【００４６】第１の密着層１８Ａの厚さを、絶縁層１４
上で６ｎｍとした。窒素ガスを使用せずに、アルゴンガ
ス雰囲気下でスパッタリングを行うことによって、開口
部底部に露出した下層導体層１２の表面の窒化を防止す
ることができ、コンタクト抵抗の増加を防ぐことができ
る。
【００４７】第１の密着層１８Ａは、ＴｉＮ（成膜条件
によってはＴｉＯＮ）を含むＴｉから構成される。即
ち、ターゲットであるＴｉの表面には、通常、前回の第
２の密着層１８Ｂの形成（この工程は次の［工程−２２
０］に相当する）の際ＴｉＮが形成される。第１の密着
層１８Ａの成膜時、このターゲット表面のＴｉＮが、タ
ーゲット表面から放出され、絶縁層１４上及び開口部１
６内に堆積する。併せて、ターゲットから放出されたＴ
ｉも絶縁層１４上及び開口部１６内に堆積する。従っ
て、絶縁層１４上及び開口部１６内に堆積した第１の密
着層１８Ａは、主にＴｉから構成され、ＴｉＮ（成膜条
件によってはＴｉＯＮ）が含まれる。
【００４８】［工程−２２０］次いで、引き続き、窒素
ガス雰囲気下で、チタンをターゲットとしたスパッタ法
にて、第１の密着層１８Ａ上に第２の密着層１８Ｂを堆
積させる（図４の（Ｂ）参照）。スパッタリングの条件
は、例えば、 ターゲット ： Ｔｉ 使用ガス ： 窒素 ガス圧 ： １．１Ｐａ （８ m Torr） パワー ： ６ｋＷ 成膜時間 ： ４４秒 とすることができる。第２の密着層１８Ｂの厚さは、絶
縁層１４上で７０ｎｍとした。尚、使用ガスは窒素ガス
とアルゴンガスの併用であってもよい。
【００４９】この第２の密着層１８Ｂの形成の際、スパ
ッタリングの雰囲気が窒素ガスであるために、第１の密
着層１８Ａは窒化されて、ＴｉリッチなＴｉＮとなる。
その結果、第１の密着層１８Ａ及び第２の密着層１８Ｂ
が全体として単層化されて、ＴｉＮから成る密着層１８
が形成される。以上の２段階のスパッタリングによっ
て、図１０の（Ａ）に示した基体の領域に単層化された
密着層が形成される。従って、タングステンプラグを形
成するために単層化された密着層上にタングステン層を
形成する際、従来の技術のようにＴｉから構成された密
着層と絶縁層との間の密着不良といった問題の発生を防
止することができる。
【００５０】絶縁層１４上での第１の密着層１８Ａの厚
さが６ｎｍを越えると、［工程−２１０］で、ＴｉＮを
含まないＴｉ層が厚く形成される。また、［工程−２２
０］で第１の密着層１８Ａが十分窒化されず、純Ｔｉが
第１の密着層１８Ａ中に相当量残存してしまう。その結
果、次のタングステンプラグを形成するために密着層上
にタングステン層を形成する際、従来の技術のように密
着層と絶縁層との間に密着不良が発生する。
【００５１】［工程−２３０］次に、開口部１６内を含
む単層化された密着層１８上に、化学気相析出法にてタ
ングステン層２０を堆積させる（図４の（Ｃ）参照）。
タングステン層２０はブランケットタングステンＣＶＤ
法にて形成する。このとき、被覆治具にて密着層が形成
されていない基体の領域を被覆する。この被覆治具は、
図１０の（Ｂ）に示したように、密着層が形成されてい
ない基体の領域だけでなく、密着層が形成された基体の
一部分をも被覆する。このブランケットタングステンＣ
ＶＤの条件を、例えば、実施例１と同様とすることがで
きる。
【００５２】核形成段階である第１ステップにおいて
は、被覆治具で被覆された基体の領域にはタングステン
の核が形成されないか、形成されても僅かであり、密着
層は露出した状態である。高速成長段階である第２ステ
ップにおいては、被覆治具で被覆されている密着層上に
タングステンの核が形成されていないため、密着層上に
吸着したＷＦ6とＨ2との吸着解離が起こるまでの間に、
ＷＦ6、あるいはＷＦ6の分解によって発生したＦが、密
着層を構成するＴｉＮ中を拡散する。ところが、絶縁層
上には全体としてＴｉＮから成る単層化された密着層１
８が形成されているだけなので、密着層１８が絶縁層１
４から剥離するという現象は生じない。
【００５３】［工程−２４０］次いで、絶縁層１４上の
タングステン層２０及び単層化された密着層１８を除去
して、開口部１６内にタングステンプラグ２０Ａ及び単
層化された密着層１８を残し、接続孔２２を形成する。
絶縁層１４上のタングステン層２０及び密着層１８の一
部は、必要に応じて残してもよい。こうして、図１に示
した半導体装置が作製される。この半導体装置の絶縁層
上には、更に、例えばＡｌ系合金から成る上層導体層を
スパッタ法等によって形成する。
【００５４】ＴｉＮから成る第２の密着層１８Ｂの厚さ
を７０ｎｍ一定とし、第１の密着層１８Ａの絶縁層１４
上での膜厚を変化させたときの密着層と絶縁層との密着
性及びコンタクト抵抗測定結果を、以下の表に示す。 第１の密着層の厚さ 密着性 コンタクト抵抗（Ω） ０ｎｍ 良好 ２２６ ６ｎｍ 良好 １．６ １２ｎｍ 不良 − ２３ｎｍ 不良 １．３
【００５５】実施例２においては、ＴｉＮから成る第２
の密着層１８Ｂを形成したが、代わりに、窒素ガス、酸
素ガス及びアルゴンガスの雰囲気下、ＴｉＯＮから成る
第２の密着層を形成してもよい。また、ターゲット材料
としては、チタンの代わりに、アルミニウムあるいはア
ルミニウム合金から成る下層配線層を窒化することなく
スパッタ法にて成膜することができ、しかも、窒化され
ても電気伝導性を有し、更には、窒化物がＷＦ6やＦに
対する耐性を有する金属材料を用いることができる。
【００５６】（実施例３）実施例３は、本発明の第２の
態様に係る半導体装置、及び第３の態様に係る半導体装
置の作製方法に関する。実施例３の半導体装置は、図５
に模式的な一部断面図を示すように、基体１０Ａに形成
された下層導体層１２Ａと、下層導体層１２Ａを被覆す
る絶縁層１４と、絶縁層上に形成すべき上層導体層と下
層導体層１２Ａとを電気的に接続するための絶縁層１４
内に形成された接続孔２２を有する。そして、接続孔２
２は、接続孔の底面に形成されたチタン系材料から成る
第１の密着層３０Ａ，３０Ｂと、第１の密着層上に形成
された第２の密着層３２と、接続孔内部に堆積されたタ
ングステンプラグ２０Ａとから成る。第１の密着層はＴ
ｉ層３０Ａ及びＴｉＮ層３０Ｂから成り、第２の密着層
３２はタングステンから成る。
【００５７】尚、実施例３においては接続孔２２の側壁
にも第１の密着層３０Ａ，３０Ｂ及び第２の密着層３２
が形成されている。実施例３においては、基体１０Ａは
シリコン半導体基板であり、下層導体層１２Ａは、具体
的には、基体１０Ａ上に形成された不純物拡散領域であ
る。実施例３の半導体装置の作製方法を、以下、図６を
参照して説明する。
【００５８】［工程−３００］先ず、下層導体層１２Ａ
の形成された基体１０Ａ上にＳｉＯ2から成り厚さ５０
０ｎｍの絶縁層１４を例えばＣＶＤ法にて形成する。次
いで、下層導体層１２Ａ上の絶縁層１４に、例えばフォ
トリソグラフィ技術及びＲＩＥ技術にて開口部を形成す
る。こうして、図２の（Ａ）に示した構造が得られる。
【００５９】［工程−３１０］その後、絶縁層１４上及
び開口部１６内に第１の密着層３０Ａ，３０Ｂを、例え
ばスパッタ法にて形成する（図６の（Ａ）参照）。第１
の密着層は、下からＴｉ層３０Ａ／ＴｉＮ層３０Ｂの２
層構成である。スパッタリングの条件は、例えば、 （Ｔｉ層の形成） ターゲット ： Ｔｉ 使用ガス ： アルゴン ガス圧 ： ０．５Ｐａ （４ m Torr） パワー ： ２ｋＷ （ＴｉＮ層の形成） ターゲット ： Ｔｉ 使用ガス ： 窒素 ガス圧 ： １．１Ｐａ （８ m Torr） パワー ： ６ｋＷ とすることができる。このスパッタリングによって図１
０の（Ａ）に示した基体の領域に密着層が形成される。
実施例３においては、開口部１６内を含む絶縁層１４の
全面に第１の密着層３０Ａ，３０Ｂが形成された状態で
次の工程を実行する。
【００６０】［工程−３２０］次いで、全面に第２の密
着層３２を形成する（図６の（Ｂ）参照）。即ち、開口
部１６内を含む絶縁層１４の全面に形成された第１の密
着層３０Ａ，３０Ｂ上に、第２の密着層３２をスパッタ
法にて形成する。実施例３においては、第２の密着層３
２はタングステンから成る。スパッタリングの条件は、
例えば、 ターゲット ： Ｗ 使用ガス ： アルゴン ガス圧 ： １．６Ｐａ （１２ m Torr） パワー ： ２ｋＷ とすることができる。
【００６１】［工程−３３０］次に、開口部１６内を含
む密着層１８上に、化学気相析出法にてタングステン層
２０を堆積させる（図６の（Ｃ）参照）。タングステン
層２０はブランケットタングステンＣＶＤ法にて形成す
る。このとき、被覆治具にて密着層が形成されていない
基体の領域を被覆する。この被覆治具は、図１０の
（Ｂ）に示したように、密着層が形成されていない基体
の領域だけでなく、密着層が形成された基体の一部分を
も被覆する。このブランケットタングステンＣＶＤの条
件を、例えば、実施例１と同様とすることができる。
【００６２】核形成段階である第１ステップにおいて
は、被覆治具で被覆された基体の領域にはタングステン
の核が形成されないか、形成されても僅かであり、第２
の密着層が露出した状態である。高速成長段階である第
２ステップにおいては、被覆治具で被覆されている第２
の密着層上で、タングステンの堆積が速やかに進行す
る。その結果、第１の密着層を構成するＴｉＮ層３０Ｂ
中へのＷＦ6、あるいはＷＦ6の分解によって発生したＦ
の拡散が抑制される。従って、第１の密着層が絶縁層か
ら剥離するという現象の発生を抑制することができる。
【００６３】［工程−３４０］次いで、絶縁層１４上に
形成された各層（実施例３においては、タングステン層
２０、第２の密着層３２及び第１の密着層３０Ａ，３０
Ｂ）を除去して、開口部内にタングステンプラグ２０Ａ
並びに第２及び第１の密着層３２，３０Ｂ，３０Ａを残
し、接続孔２２を形成する。絶縁層１４上のタングステ
ン層２０並びに第１及び第２の密着層３０Ｂ，３０Ａ，
３２の一部は、必要に応じて残してもよい。こうして、
図５に示した半導体装置が作製される。この半導体装置
の絶縁層上には、更に、例えばＡｌ系合金から成る上層
導体層をスパッタ法等によって形成する。
【００６４】実施例３においては、Ｔｉ層／ＴｉＮ層か
ら成る第１の密着層を用いたが、代わりにＴｉ層／Ｔｉ
ＯＮ層から成る第１の密着層を用いることができる。
【００６５】また、第２の密着層３２をタングステンの
代わりに、タングステンとの反応性に優れた材料、例え
ば、シリコンから構成することもできる。この場合、通
常のＣＶＤ法によって例えばポリシリコンから成る第２
の密着層を第１の密着層上に形成すればよい。第２の密
着層３２をシリコンから構成することによって、高速成
長段階である第２ステップにおいては、被覆治具で被覆
されている第２の密着層上でタングステンとシリコンと
の反応が生じ、Ｗが生成される。その結果、第１の密着
層を構成するＴｉＮ層３０Ｂ中へのＷＦ6、あるいはＷ
Ｆ6の分解によって発生したＦの拡散が抑制される。従
って、第１の密着層が絶縁層から剥離するという現象の
発生を抑制することができる。
【００６６】（実施例４）実施例４は、実施例３の変形
である。実施例４の半導体装置が実施例３と相違する点
は、第１の密着層が下からＴｉ層／ＴｉＯＮ層の２層か
ら構成されている点、及び、第２の密着層がＴｉＮから
成る点にある。また、実施例４の半導体装置の作製方法
が実施例３と相違する点は、絶縁層上に形成された第１
の密着層を、第２の密着層の形成前に除去する点、及
び、ＴｉＮから成る第２の密着層をスパッタ法にて形成
する点にある。
【００６７】実施例４の半導体装置は、図８の（Ｄ）に
模式的な一部断面図を示すように、第１の密着層４０
Ａ，４０Ｂは、Ｔｉ層及びＴｉＯＮ層の２層から構成さ
れている。また、第２の密着層４２はＴｉＮから成る。
その他の構造は、実施例３で説明した半導体装置と同様
であり、詳細な説明は省略する。実施例４の半導体装置
の作製方法を、以下、図７及び図８を参照して説明す
る。
【００６８】［工程−４００］先ず、不純物拡散領域か
ら成る下層導体層１２Ａの形成されたシリコン半導体基
板から成る基体１０Ａ上に、例えばＳｉＯ2から成り厚
さ５００ｎｍの絶縁層１４をＣＶＤ法にて形成し、次い
で、下層導体層１２Ａ上の絶縁層１４に例えばフォトリ
ソグラフィ技術及びＲＩＥ技術で開口部１６を形成する
（図７の（Ａ）参照）。
【００６９】［工程−４１０］その後、第１の密着層４
０Ａ，４０Ｂを、通常のスパッタ法にて開口部１６内を
含む絶縁層１４の全面に形成する。第１の密着層は、例
えば、下からＴｉ層４０Ａ及びＴｉＯＮ層４０Ｂから成
る（図７の（Ｂ）参照）。スパッタリングの条件は、例
えば、 （Ｔｉ層の形成） ターゲット ： Ｔｉ 使用ガス ： アルゴン ガス圧 ： ０．５Ｐａ （４ m Torr） パワー ： ２ｋＷ （ＴｉＯＮ層の形成） ターゲット ： Ｔｉ 使用ガス ： 窒素及び酸素 ガス圧 ： １．１Ｐａ （８ m Torr） パワー ： ６ｋＷ とすることができる。このスパッタリングによって図１
０の（Ａ）に示した基体の領域に密着層が形成される。
実施例４においては、次に、開口部１６内に形成された
第１の密着層以外の密着層、即ち絶縁層１４上に形成さ
れた第１の密着層を除去する。
【００７０】［工程−４２０］そのために、先ず、レジ
スト材料を全面に形成した後、レジスト材料のエッチバ
ックを行い、絶縁層１４の上方のレジスト材料層を除去
し、開口部１６内にレジスト材料４４を残す（図７の
（Ｃ）参照）。尚、開口部１６内のレジスト材料層の一
部分がエッチバックされてもよい。要するに、絶縁層１
４の上方のレジスト材料層が確実に除去されていればよ
い。
【００７１】その後、通常のＲＩＥ法にて、絶縁層１４
上の第１の密着層４０Ｂ，４０Ａを除去する（図８の
（Ａ）参照）。場合によっては、図８の（Ａ）に示すよ
うに、開口部１６の上部側壁上の第１の密着層も除去さ
れるが問題はなく、開口部１６の底部に形成された第１
の密着層４０Ａ，４０Ｂが除去されなければよい。次い
で、開口部１６内のレジスト材料を除去する。
【００７２】［工程−４３０］次に、開口部内を含む全
面に、第２の密着層４２を形成する（図８の（Ｂ）参
照）。第２の密着層４２はＴｉＮ層から成り、実施例１
の［工程−１１０］と同様の条件のスパッタ法にて形成
することができる。これによって、絶縁層１４の上に
は、第２の密着層４２が形成される。また、開口部１６
の少なくとも底部には、第１の密着層４０Ａ，４０Ｂ及
び第２の密着層４２が形成される。
【００７３】［工程−４４０］次に、開口部１６内を含
む密着層１８上に、化学気相析出法にてタングステン層
２０を堆積させる（図８の（Ｃ）参照）。タングステン
層２０はブランケットタングステンＣＶＤ法にて形成す
る。このとき、被覆治具にて密着層が形成されていない
基体の領域を被覆する。この被覆治具は、図１０の
（Ｂ）に示したように、密着層が形成されていない基体
の領域だけでなく、密着層が形成された基体の一部分を
も被覆する。このブランケットタングステンＣＶＤの条
件を、例えば、実施例１と同様とすることができる。
【００７４】核形成段階である第１ステップにおいて
は、被覆治具で被覆された基体の領域にはタングステン
の核が形成されないか、形成されても僅かであり、第２
の密着層が露出した状態である。高速成長段階である第
２ステップにおいては、被覆治具で被覆されている密着
層上にタングステンの核が形成されていないため、密着
層上に吸着したＷＦ6とＨ2との吸着解離が起こるまでの
間に、ＷＦ6、あるいはＷＦ6の分解によって発生したＦ
が、第２の密着層４２を構成するＴｉＮ中を拡散する。
然るに、絶縁層１４上には第２の密着層４２が形成され
ているだけなので、密着層が絶縁層から剥離するという
現象の発生を抑制することができる。
【００７５】［工程−４５０］次いで、絶縁層１４上に
形成された各層（実施例４においては、タングステン層
２０及び第２の密着層３２）を除去して、開口部内にタ
ングステンプラグ２０Ａ並びに第２及び第１の密着層３
０Ｂ，３０Ａを残し、接続孔２２を形成する。絶縁層１
４上のタングステン層２０並びに第２の密着層４２の一
部は、必要に応じて残してもよい。こうして、図８の
（Ｄ）に示した半導体装置が作製される。この半導体装
置の絶縁層上には、更に、例えばＡｌ系合金から成る上
層導体層をスパッタ法等によって形成する。
【００７６】（実施例５）図９に模式的な一部断面図を
示す実施例５の半導体装置は、実施例４にて説明した半
導体装置の変形である。実施例４ではＴｉ層／ＴｉＯＮ
層から成る第１の密着層を用いたが、実施例５において
は、その代わりにＴｉＯＮ層の単層から成る第１の密着
層４０を用いている。また、基体１０は半導体基板（図
示せず）上に形成された層間絶縁層であり、下層導体層
１２は、具体的には、基体１０上に形成されたＡｌ系合
金から成る配線層あるいは電極である。
【００７７】更に、実施例１の変形例にて説明したと同
様に、必要に応じて、下層導体層１２上にＴｉＮ、Ｔｉ
ＯＮ又はＴｉＷから成る導電層２４が形成されているこ
とが望ましい。この導電層２４は、［工程−４００］に
先立ち、スパッタ法にて形成することができる。即ち、
下層導体層１２がＡｌ系合金から成る場合、スパッタ法
にてＡｌ系合金層を基体１０上に堆積させた後、スパッ
タ法にて導電層２４をＡｌ系合金層上に形成する。その
後、導電層２４及びＡｌ系合金層を選択的に除去して、
下層導体層１２及びその上に形成された導電層２４を得
ることができる。
【００７８】実施例５の半導体装置は、実施例４にて説
明した半導体装置の作製方法と基本的には同様の方法で
作製することができ、その詳細な説明は省略する。尚、
第１の密着層をＴｉＯＮ単層の代わりに、Ｔｉ層及びＴ
ｉＯＮ層の２層から構成することもできる。
【００７９】以上、本発明を好ましい実施例に基づき説
明したが、本発明はこの実施例に限定されるものではな
い。絶縁層１４は、ＳｉＯ2以外にも、ＢＰＳＧ、ＰＳ
Ｇ、ＢＳＧ、ＡｓＳＧ、ＰｂＳＧ、ＳｂＳＧ、あるいは
ＳｉＮ等の公知の絶縁材料から構成することができる。
絶縁層１４に開口部１６を形成した後、絶縁層１４を構
成する材料によっては、絶縁層１４に約９００゜Ｃで３
０分間程度の熱処理を行い、絶縁層１４の表面を平坦化
してもよい。
【００８０】密着層あるいは第１及び第２の密着層の形
成は、マグネトロンスパッタリング装置、ＤＣスパッタ
リング装置、ＲＦスパッタリング装置、ＥＣＲスパッタ
リング装置、また基板バイアスを印加するバイアススパ
ッタリング装置等各種のスパッタリング装置にて行うこ
とができる。
【００８１】
【発明の効果】本発明においては、絶縁層からの密着層
の剥離を効果的に防止することができる。密着層の形成
後、ブランケットタングステンＣＶＤ法の実行の前に、
ＲＴＡ処理を行う必要がなくなるので、密着層にクラッ
クが生じるという問題を回避することができる。更に、
下層導体層がＡｌ系合金から成る場合にＲＴＡ処理を行
うとＡｌ系合金が溶融するという問題も回避することが
できるし、接続孔と下層導体層との間のコンタクト抵抗
の増加、あるいは接続孔と下層導体層のコンタクトが非
オーミック性を示すという問題が解決される。
【００８２】また、第２の態様に係る半導体装置の作製
方法を採用することによって、コンタクト抵抗の低減を
図ることができる。
【図面の簡単な説明】
【図１】実施例１の半導体装置の模式的な一部断面図で
ある。
【図２】実施例１の半導体装置の作製方法を説明するた
めの、各作製工程における半導体装置の模式的な一部断
面図である。
【図３】実施例１の半導体装置の変形の模式的な一部断
面図である。
【図４】実施例２の半導体装置の作製方法を説明するた
めの、各作製工程における半導体装置の模式的な一部断
面図である。
【図５】実施例３の半導体装置の模式的な一部断面図で
ある。
【図６】実施例３の半導体装置の作製方法を説明するた
めの、各作製工程における半導体装置の模式的な一部断
面図である。
【図７】実施例４の半導体装置の作製方法を説明するた
めの、各作製工程における半導体装置の模式的な一部断
面図である。
【図８】図７に引き続き、実施例４の半導体装置の作製
方法を説明するための、各作製工程における半導体装置
の模式的な一部断面図である。
【図９】実施例５の半導体装置の模式的な一部断面図で
ある。
【図１０】スパッタリング後の密着層の形成状態、及び
ＣＶＤ時の被覆治具による密着層の被覆状態を示す模式
的な平面図である。
【図１１】密着層の絶縁層からの剥離メカニズムを示す
模式的な断面図である。
【符号の説明】
１０，１０Ａ 基体 １２，１２Ａ 下層導体層 １４ 絶縁層 １６ 開口部 １８，１８Ａ，１８Ｂ 密着層 ２０ タングステン層 ２０Ａ タングステンプラグ ２２ 接続孔 ２４ 導電層 ３０Ａ，３０Ｂ，４０Ａ，４０Ｂ 第１の密着層 ３２，４２ 第２の密着層 ４４ レジスト材料

Claims (14)

    【特許請求の範囲】
  1. 【請求項１】基体に形成された下層導体層と、該下層導
    体層を被覆する絶縁層と、絶縁層上に形成すべき上層導
    体層と該下層導体層とを電気的に接続するための絶縁層
    内に形成された接続孔を有する半導体装置であって、 該接続孔は、該接続孔の少なくとも底面に形成されたＴ
    ｉＮ又はＴｉＯＮから成る単層の密着層と、接続孔内部
    に堆積されたタングステンプラグとから成ることを特徴
    とする半導体装置。
  2. 【請求項２】前記下層導体層は、アルミニウム又はアル
    ミニウム合金から成ることを特徴とする請求項１に記載
    の半導体装置。
  3. 【請求項３】前記下層導体層上にはＴｉＮ、ＴｉＯＮ又
    はＴｉＷから成る導電層が形成されていることを特徴と
    する請求項２に記載の半導体装置。
  4. 【請求項４】（イ）下層導体層の形成された基体上に絶
    縁層を形成し、次いで、該下層導体層上の絶縁層に開口
    部を形成する工程と、 （ロ）絶縁層上及び開口部内にＴｉＮ又はＴｉＯＮから
    成る単層の密着層を形成する工程と、 （ハ）密着層上に化学気相析出法にてタングステン層を
    堆積させる工程と、 （ニ）絶縁層上のタングステン層及び密着層を除去し
    て、開口部内にタングステンプラグ及び密着層を残し、
    以って接続孔を形成する工程、から成ることを特徴とす
    る半導体装置の作製方法。
  5. 【請求項５】前記（イ）の工程以前に、下層導体層の上
    にＴｉＮ、ＴｉＯＮ又はＴｉＷから成る導電層を形成す
    る工程を含むことを特徴とする請求項４に記載の半導体
    装置の作製方法。
  6. 【請求項６】前記密着層はスパッタ法にて形成されるこ
    とを特徴とする請求項４又は請求項５に記載の半導体装
    置の作製方法。
  7. 【請求項７】（イ）下層導体層の形成された基体上に絶
    縁層を形成し、次いで、該下層導体層上の絶縁層に開口
    部を形成する工程と、 （ロ）絶縁層上及び開口部内に、アルゴンガス雰囲気
    下、チタンをターゲットとしたスパッタ法にて厚さ６ｎ
    ｍ以下の第１の密着層を堆積させる工程と、 （ハ）次いで、該第１の密着層上に、少なくとも窒素ガ
    スを含む雰囲気下、チタンをターゲットとしたスパッタ
    法にて第２の密着層を堆積させ、併せて第１の密着層を
    窒化し、以って単層化された密着層を形成する工程と、 （ニ）該単層化された密着層上に化学気相析出法にてタ
    ングステン層を堆積させる工程と、 （ホ）絶縁層上のタングステン層及び単層化された密着
    層を除去して、開口部内にタングステンプラグ及び単層
    化された密着層を残し、以って接続孔を形成する工程、
    から成ることを特徴とする半導体装置の作製方法。
  8. 【請求項８】前記下層導体層は、アルミニウム又はアル
    ミニウム合金から成ることを特徴とする請求項７に記載
    の半導体装置の作製方法。
  9. 【請求項９】基体に形成された下層導体層と、該下層導
    体層を被覆する絶縁層と、絶縁層上に形成すべき上層導
    体層と該下層導体層とを電気的に接続するための絶縁層
    内に形成された接続孔を有する半導体装置であって、 該接続孔は、該接続孔の少なくとも底面に形成されたチ
    タン系材料から成る第１の密着層と、該第１の密着層上
    に形成された第２の密着層と、接続孔内部に堆積された
    タングステンプラグとから成ることを特徴とする半導体
    装置。
  10. 【請求項１０】前記第１の密着層は、下からＴｉ層／Ｔ
    ｉＮ層又はＴｉ層／ＴｉＯＮ層から構成され、前記第２
    の密着層はタングステン又はシリコンから成ることを特
    徴とする請求項９に記載の半導体装置。
  11. 【請求項１１】前記第１の密着層は、ＴｉＯＮ単層又は
    下からＴｉ層／ＴｉＯＮ層の２層から構成され、前記第
    ２の密着層はＴｉＮから成ることを特徴とする請求項９
    に記載の半導体装置。
  12. 【請求項１２】（イ）下層導体層の形成された基体上に
    絶縁層を形成し、次いで、該下層導体層上の絶縁層に開
    口部を形成する工程と、 （ロ）開口部の少なくとも底部に第１の密着層を形成す
    る工程と、 （ハ）全面に第２の密着層を形成する工程と、 （ニ）第２の密着層上に化学気相析出法にてタングステ
    ン層を堆積させる工程と、 （ホ）絶縁層上に形成された各層を除去して、開口部内
    にタングステンプラグ並びに第２及び第１の密着層を残
    し、以って接続孔を形成する工程、から成ることを特徴
    とする半導体装置の作製方法。
  13. 【請求項１３】前記第１の密着層は、下からＴｉ層／Ｔ
    ｉＮ層又はＴｉ層／ＴｉＯＮ層の２層から構成されてお
    り、それぞれスパッタ法にて形成され、且つ、前記
    （ロ）の工程において全面に第１の密着層が形成され、 前記第２の密着層はタングステン又はシリコンから成る
    ことを特徴とする請求項１２に記載の半導体装置の作製
    方法。
  14. 【請求項１４】前記第１の密着層は、ＴｉＯＮ単層又は
    下からＴｉ層／ＴｉＯＮ層の２層から構成されており、
    それぞれスパッタ法にて形成され、且つ、前記（ロ）の
    工程には絶縁層上に形成された第１の密着層を除去する
    工程が含まれ、 前記第２の密着層はＴｉＮから成り、スパッタ法にて形
    成されることを特徴とする請求項１２に記載の半導体装
    置の作製方法。
JP20700093A 1993-04-06 1993-07-30 半導体装置及びその作製方法 Expired - Fee Related JP3216345B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP20700093A JP3216345B2 (ja) 1993-04-06 1993-07-30 半導体装置及びその作製方法
US08/475,762 US5963827A (en) 1993-04-06 1995-06-07 Method for producing via contacts in a semiconductor device

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP5-101838 1993-04-06
JP10183893 1993-04-06
JP20700093A JP3216345B2 (ja) 1993-04-06 1993-07-30 半導体装置及びその作製方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2001148624A Division JP3731497B2 (ja) 1993-04-06 2001-05-18 半導体装置及びその作製方法

Publications (2)

Publication Number Publication Date
JPH06342766A true JPH06342766A (ja) 1994-12-13
JP3216345B2 JP3216345B2 (ja) 2001-10-09

Family

ID=26442619

Family Applications (1)

Application Number Title Priority Date Filing Date
JP20700093A Expired - Fee Related JP3216345B2 (ja) 1993-04-06 1993-07-30 半導体装置及びその作製方法

Country Status (2)

Country Link
US (1) US5963827A (ja)
JP (1) JP3216345B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08288390A (ja) * 1995-04-13 1996-11-01 Nec Corp 半導体装置およびその製造方法

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3015717B2 (ja) 1994-09-14 2000-03-06 三洋電機株式会社 半導体装置の製造方法および半導体装置
US6326318B1 (en) 1995-09-14 2001-12-04 Sanyo Electric Co., Ltd. Process for producing semiconductor devices including an insulating layer with an impurity
US6268657B1 (en) * 1995-09-14 2001-07-31 Sanyo Electric Co., Ltd. Semiconductor devices and an insulating layer with an impurity
US20010048147A1 (en) * 1995-09-14 2001-12-06 Hideki Mizuhara Semiconductor devices passivation film
US6825132B1 (en) 1996-02-29 2004-11-30 Sanyo Electric Co., Ltd. Manufacturing method of semiconductor device including an insulation film on a conductive layer
KR100383498B1 (ko) 1996-08-30 2003-08-19 산요 덴키 가부시키가이샤 반도체 장치 제조방법
US6288438B1 (en) 1996-09-06 2001-09-11 Sanyo Electric Co., Ltd. Semiconductor device including insulation film and fabrication method thereof
JP2975934B2 (ja) 1997-09-26 1999-11-10 三洋電機株式会社 半導体装置の製造方法及び半導体装置
US6690084B1 (en) 1997-09-26 2004-02-10 Sanyo Electric Co., Ltd. Semiconductor device including insulation film and fabrication method thereof
US6794283B2 (en) 1998-05-29 2004-09-21 Sanyo Electric Co., Ltd. Semiconductor device and fabrication method thereof
US6380072B2 (en) 1998-08-04 2002-04-30 Mosel Vitelic Inc. Metallizing process of semiconductor industry
US6799076B2 (en) * 1999-12-07 2004-09-28 Greatbatch-Hittman, Inc. Coated electrode and method of making a coated electrode
DE10014917B4 (de) 2000-03-17 2004-12-02 Infineon Technologies Ag Verfahren zur Herstellung einer Kontaktschicht
US6352924B1 (en) * 2000-06-05 2002-03-05 Taiwan Semiconductor Manufacturing Company Rework method for wafers that trigger WCVD backside alarm
US6917110B2 (en) 2001-12-07 2005-07-12 Sanyo Electric Co., Ltd. Semiconductor device comprising an interconnect structure with a modified low dielectric insulation layer
DE10219115A1 (de) * 2002-04-29 2003-11-13 Infineon Technologies Ag Verfahren zum Füllen eines Kontaktlochs und integrierte Schaltungsanordnung mit Kontaktloch
DE10308968B4 (de) * 2003-02-28 2006-09-14 Advanced Micro Devices, Inc., Sunnyvale Verfahren zur Herstellung einer leitenden Barrierenschicht mit verbesserter Bedeckung innerhalb kritischer Öffnungen
US20060099800A1 (en) * 2004-11-09 2006-05-11 Chintamani Palsule Method for fabricating low leakage interconnect layers in integrated circuits
DE602005023597D1 (de) * 2005-07-08 2010-10-28 St Microelectronics Srl Verfahren zur Realisierung einer elektrischen Verbindung in einer elektronischen Halbleitervorrichtung zwischen einem nanometrischen Schaltungsarchitektur und elektronischen Standardkomponenten
CN101330041B (zh) * 2007-06-18 2010-05-19 中芯国际集成电路制造(上海)有限公司 金属前介质层内连接孔及其形成方法
JP2010050311A (ja) 2008-08-22 2010-03-04 Elpida Memory Inc 半導体装置及びその製造方法
US10256142B2 (en) 2009-08-04 2019-04-09 Novellus Systems, Inc. Tungsten feature fill with nucleation inhibition
US11437269B2 (en) 2012-03-27 2022-09-06 Novellus Systems, Inc. Tungsten feature fill with nucleation inhibition
WO2013148880A1 (en) 2012-03-27 2013-10-03 Novellus Systems, Inc. Tungsten feature fill
US10381266B2 (en) 2012-03-27 2019-08-13 Novellus Systems, Inc. Tungsten feature fill with nucleation inhibition
US9997405B2 (en) 2014-09-30 2018-06-12 Lam Research Corporation Feature fill with nucleation inhibition
US10170320B2 (en) 2015-05-18 2019-01-01 Lam Research Corporation Feature fill with multi-stage nucleation inhibition
US10573522B2 (en) 2016-08-16 2020-02-25 Lam Research Corporation Method for preventing line bending during metal fill process
US10211099B2 (en) 2016-12-19 2019-02-19 Lam Research Corporation Chamber conditioning for remote plasma process

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4924295A (en) * 1986-11-28 1990-05-08 Siemens Aktiengesellschaft Integrated semi-conductor circuit comprising at least two metallization levels composed of aluminum or aluminum compounds and a method for the manufacture of same
US4884123A (en) * 1987-02-19 1989-11-28 Advanced Micro Devices, Inc. Contact plug and interconnect employing a barrier lining and a backfilled conductor material
US4994410A (en) * 1988-04-04 1991-02-19 Motorola, Inc. Method for device metallization by forming a contact plug and interconnect using a silicide/nitride process
US4998157A (en) * 1988-08-06 1991-03-05 Seiko Epson Corporation Ohmic contact to silicon substrate
US4983543A (en) * 1988-09-07 1991-01-08 Fujitsu Limited Method of manufacturing a semiconductor integrated circuit having an interconnection wire embedded in a protective layer covering the semiconductor integrated circuit
JPH0283978A (ja) * 1988-09-20 1990-03-26 Nec Corp 半導体装置
US5419822A (en) * 1989-02-28 1995-05-30 Raytheon Company Method for applying a thin adherent layer
US5035768A (en) * 1989-11-14 1991-07-30 Intel Corporation Novel etch back process for tungsten contact/via filling
US5472912A (en) * 1989-11-30 1995-12-05 Sgs-Thomson Microelectronics, Inc. Method of making an integrated circuit structure by using a non-conductive plug
JPH03292765A (ja) * 1990-04-10 1991-12-24 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
JP2660359B2 (ja) * 1991-01-30 1997-10-08 三菱電機株式会社 半導体装置
JPH04280425A (ja) * 1991-03-07 1992-10-06 Sony Corp 配線形成方法
US5305519A (en) * 1991-10-24 1994-04-26 Kawasaki Steel Corporation Multilevel interconnect structure and method of manufacturing the same
US5200360A (en) * 1991-11-12 1993-04-06 Hewlett-Packard Company Method for reducing selectivity loss in selective tungsten deposition
JP3221025B2 (ja) * 1991-12-19 2001-10-22 ソニー株式会社 プラズマプロセス装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08288390A (ja) * 1995-04-13 1996-11-01 Nec Corp 半導体装置およびその製造方法

Also Published As

Publication number Publication date
JP3216345B2 (ja) 2001-10-09
US5963827A (en) 1999-10-05

Similar Documents

Publication Publication Date Title
JP3216345B2 (ja) 半導体装置及びその作製方法
US6127256A (en) Semiconductor device and method of manufacturing the same
US6048788A (en) Method of fabricating metal plug
KR100259692B1 (ko) 매립형 접촉 구조를 가진 반도체 장치의 제조 방법
JPH06349950A (ja) 半導体装置及びその製造方法
JP3027946B2 (ja) 半導体装置およびその製造方法
KR100289515B1 (ko) 베리어 메탈층 및 그 형성방법
JPH1032248A (ja) タングステン膜形成法
JP3731497B2 (ja) 半導体装置及びその作製方法
JP3102555B2 (ja) 半導体装置の製造方法
US7524749B2 (en) Metallization method of semiconductor device
JP2001176875A (ja) 半導体装置
JPH11340330A (ja) 半導体装置の製造方法
KR100307827B1 (ko) 반도체소자의 금속배선 콘택 형성방법
JPH06342792A (ja) 半導体装置における配線形成方法
JPH11150086A (ja) 半導体装置の製造方法
JPH0629240A (ja) 半導体装置並びにその製造方法
JP3187065B2 (ja) 半導体集積回路装置の製造方法
JP3252582B2 (ja) 半導体装置の製造方法
JPH11297699A (ja) 拡散バリア層およびその製造方法
KR100235947B1 (ko) 반도체 소자의 제조방법
JPH0766157A (ja) 配線形成方法
JPH05259111A (ja) 半導体装置におけるメタルプラグの形成方法
JPH07106421A (ja) 配線形成方法
JPH0714838A (ja) Ａｌ配線形成方法

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080803

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090803

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100803

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110803

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110803

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120803

Year of fee payment: 11

LAPS Cancellation because of no payment of annual fees