JP2975934B2 - 半導体装置の製造方法及び半導体装置 - Google Patents

半導体装置の製造方法及び半導体装置

Info

Publication number
JP2975934B2
JP2975934B2 JP10243893A JP24389398A JP2975934B2 JP 2975934 B2 JP2975934 B2 JP 2975934B2 JP 10243893 A JP10243893 A JP 10243893A JP 24389398 A JP24389398 A JP 24389398A JP 2975934 B2 JP2975934 B2 JP 2975934B2
Authority
JP
Japan
Prior art keywords
film
insulating film
semiconductor device
forming
cap
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP10243893A
Other languages
English (en)
Other versions
JPH11162967A (ja
Inventor
秀樹 水原
裕之 渡辺
直輝 松原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Denki Co Ltd
Original Assignee
Sanyo Denki Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Denki Co Ltd filed Critical Sanyo Denki Co Ltd
Priority to JP10243893A priority Critical patent/JP2975934B2/ja
Priority to TW087114874A priority patent/TW426950B/zh
Priority to KR1019980039745A priority patent/KR100350357B1/ko
Priority to US09/160,044 priority patent/US6235648B1/en
Publication of JPH11162967A publication Critical patent/JPH11162967A/ja
Application granted granted Critical
Publication of JP2975934B2 publication Critical patent/JP2975934B2/ja
Priority to US09/716,334 priority patent/US6690084B1/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76855—After-treatment introducing at least one additional element into the layer
    • H01L21/76859—After-treatment introducing at least one additional element into the layer by ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/02129—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being boron or phosphorus doped silicon oxides, e.g. BPSG, BSG or PSG
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/02137—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material comprising alkyl silsesquioxane, e.g. MSQ
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02321—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02345—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to radiation, e.g. visible light
    • H01L21/02351—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to radiation, e.g. visible light treatment by exposure to corpuscular radiation, e.g. exposure to electrons, alpha-particles, protons or ions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/3115—Doping the insulating layers
    • H01L21/31155—Doping the insulating layers by ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31608—Deposition of SiO2
    • H01L21/31612—Deposition of SiO2 on a silicon body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31633—Deposition of carbon doped silicon oxide, e.g. SiOC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/318—Inorganic layers composed of nitrides
    • H01L21/3185—Inorganic layers composed of nitrides of siliconnitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76825—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by exposing the layer to particle radiation, e.g. ion implantation, irradiation with UV light or electrons etc.
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Plasma & Fusion (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)
  • Local Oxidation Of Silicon (AREA)

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体装置の製造
方法及び半導体装置に係り、詳しくは、デバイス上に層
間絶縁膜やパッシベーション膜などの絶縁膜を形成する
技術に関する。
【０００２】
【従来の技術】近年、半導体集積回路の更なる高集積化
を実現するために、配線の微細化、多層化を進めること
が要求されている。配線を多層化するには、各配線間に
層間絶縁膜を設けるが、その層間絶縁膜の表面が平坦で
ないと、層間絶縁膜の上部に形成された配線に段差が生
じて断線などの故障が引き起こされる。
【０００３】従って、層間絶縁膜の表面（すなわち、デ
バイスの表面）は可能な限り平坦化されていなければな
らない。このように、デバイスの表面を平坦化する技術
は、平坦化技術と呼ばれ、配線の微細化、多層化に伴っ
てますます重要になっている。平坦化技術において、よ
く用いられる層間絶縁膜としてＳＯＧ膜があり、特に層
間絶縁膜材料のフロー特性を利用した平坦化技術におい
て盛んな検討がなされている。
【０００４】ＳＯＧとは、シリコン化合物を有機溶剤に
溶解した溶液及びその溶液から形成される二酸化シリコ
ンを主成分とする膜の総称である。ＳＯＧ膜を形成する
には、まず、シリコン化合物を有機溶剤に溶解した溶液
を基板上に滴下して基板を回転させる。すると、その溶
液の被膜は、配線によって形成される基板上の段差に対
して、その凹部には厚く、凸部には薄く、段差を緩和す
るように形成される。その結果、その溶液の被膜の表面
は平坦化される。
【０００５】次に熱処理が施されると、有機溶剤が蒸発
すると共に重合反応が進行して、表面が平坦なＳＯＧ膜
が形成される。ＳＯＧ膜には、一般式（１）で表される
ように、シリコン化合物中に有機成分を含まない無機Ｓ
ＯＧ膜と、一般式（２）で表されるように、シリコン化
合物中に有機成分を含む有機ＳＯＧ膜とがある。
【０００６】［ＳｉＯ2］n ・・・（１） ［ＲXＳｉYＯZ］n ・・・（２） （ｎ，Ｘ，Ｙ，Ｚ：整数、Ｒ：アルキル基又はアリール
基） 無機ＳＯＧ膜は、水分及び水酸基を多量に含んでいる上
に、ＣＶＤ(ChemicalVapor Deposition）法によって形
成されたシリコン酸化膜に比べて脆弱であり、膜厚を
０．５μｍ以上にすると熱処理時にクラックが発生しや
すいという欠点がある。
【０００７】一方、有機ＳＯＧ膜は、熱処理におけるク
ラックの発生が抑制され、膜厚を０．５〜１μｍ程度に
することができる。従って、有機ＳＯＧ膜を用いれば、
膜厚の大きな層間絶縁膜を得ることができ、基板上の大
きな段差に対しても十分な平坦化が可能になる。このよ
うに、無機ＳＯＧ膜や有機ＳＯＧ膜は、非常に優れた平
坦性を有するが、上述したように無機ＳＯＧ膜は、水分
及び水酸基を多量に含んでいるために、金属配線などに
悪影響を与え、電気的特性の劣化、腐食などの問題が生
じる恐れがある。
【０００８】また、無機ＳＯＧ膜に比べれば少ないもの
の、有機ＳＯＧ膜にも水分及び水酸基が含まれているた
め、同様の問題を有する。そこで、通常は、ＳＯＧ膜を
層間絶縁膜に採用する場合において、水分及び水酸基を
比較的遮断する性質に加えて絶縁性及び機械的強度が高
い性質を持つ、例えばプラズマＣＶＤ法によって形成さ
れたシリコン酸化膜などの絶縁膜をＳＯＧ膜の上層又は
下層に介在させることが行われている（例えば、特開平
５−２２６３３４号公報（Ｈ０１Ｌ２１／３２０５）参
照）。
【０００９】
【発明が解決しようとする課題】従来例において、プラ
ズマＣＶＤ法によって形成されたシリコン酸化膜自身の
耐水能力は、ＳＯＧ膜よりは優れているが、完全ではな
く、このシリコン酸化膜を設けたからといって、万全の
耐水効果を得るまでには至っていない。本発明は、半導
体装置及び半導体装置の製造方法に関し、信頼性に優れ
た絶縁膜を有する半導体装置を提供することをその目的
とする。
【００１０】
【課題を解決するための手段】請求項１に記載の半導体
装置の製造方法は、基板上に、有機ＳＯＧからなる第１
の絶縁膜を形成する工程と、前記第１の絶縁膜の上にキ
ャップ膜を形成する工程と、前記第１の絶縁膜に対し、
前記キャップ膜を介して不純物を導入して、第１の絶縁
膜を改質する工程と、を含むことをその要旨とする。
【００１１】請求項２に記載の半導体装置の製造方法
は、請求項１の発明において、前記キャップ膜が、前記
第１の絶縁膜よりも良好な耐水性を有することをその要
旨とする。
【００１２】請求項３に記載の半導体装置の製造方法
は、基板上に、第３の絶縁膜を形成する工程と、前記第
３の絶縁膜の上に有機ＳＯＧからなる第１の絶縁膜を形
成する工程と、前記第１の絶縁膜の上にキャップ膜を形
成する工程と、前記第１の絶縁膜に対し、前記キャップ
膜を介して不純物を、その不純物が少なくとも前記キャ
ップ膜との界面を通過し且つ前記第３の絶縁膜との界面
に達する条件で導入する工程と、を含むことをその要旨
とする。
【００１３】請求項４に記載の半導体装置の製造方法
は、基板上に金属配線部材を形成する工程と、前記金属
配線部材の上に第１の絶縁膜を形成する工程と、前記第
１の絶縁膜の上にキャップ膜を形成する工程と、前記第
１の絶縁膜に対し、不純物を、その不純物が少なくとも
前記キャップ膜との界面を通過し且つ前記金属配線部材
に達する条件で導入することにより前記第１の絶縁膜を
改質すると共に前記金属配線部材を低抵抗化する工程
と、を含むことをその要旨とする。
【００１４】請求項５に記載の半導体装置の製造方法
は、基板上に金属配線部材を形成する工程と、前記金属
配線部材の上に第１の絶縁膜を形成する工程と、前記第
１の絶縁膜に対し、不純物を、その不純物が少なくとも
前記金属配線部材に達する条件で導入することにより前
記第１の絶縁膜を改質すると共に前記金属配線部材を低
抵抗化する工程と、この第１の絶縁膜の上にキャップ膜
を形成する工程と、を含むことをその要旨とする。
【００１５】請求項６に記載の半導体装置の製造方法
は、基板上に金属配線部材を形成する工程と、前記金属
配線部材の上に第３の絶縁膜を形成する工程と、前記第
３の絶縁膜の上に第１の絶縁膜を形成する工程と、前記
第１の絶縁膜の上にキャップ膜を形成する工程と、前記
第１の絶縁膜に対し、不純物を、その不純物が前記キャ
ップ膜との界面及び前記第３の絶縁膜との界面を通過し
且つ少なくとも前記金属配線部材に達する条件で導入す
る工程と、を含むことをその要旨とする。
【００１６】請求項７に記載の半導体装置の製造方法
は、基板上に金属配線部材を形成する工程と、前記金属
配線部材の上に第３の絶縁膜を形成する工程と、前記第
３の絶縁膜の上に第１の絶縁膜を形成する工程と、前記
第１の絶縁膜に対し、不純物を、その不純物が前記第３
の絶縁膜との界面を通過し且つ少なくとも前記金属配線
部材に達する条件で導入することにより前記第１の絶縁
膜を改質すると共に前記金属配線部材を低抵抗化する工
程と、前記第１の絶縁膜の上にキャップ膜を形成する工
程と、を含むことをその要旨とする。
【００１７】請求項８に記載の半導体装置の製造方法
は、請求項４乃至７のいずれか１項に記載の発明におい
て、前記金属配線部材はチタン膜を有し、前記不純物は
このチタン膜に導入されることをその要旨とする。 請求
項９に記載の半導体装置の製造方法は、請求項４乃至７
のいずれか１項に記載の発明において、前記第１の絶縁
膜が、有機ＳＯＧからなることをその要旨とする。
【００１８】請求項１０に記載の半導体装置の製造方法
は、請求項４乃至７のいずれか１項に記載の発明におい
て、前記第１の絶縁膜が、無機ＳＯＧからなることをそ
の要旨とする。 請求項１１に記載の半導体装置の製造方
法は、請求項１乃至７のいずれか１項に記載の発明にお
いて、前記キャップ膜が、窒化シリコン系の材料からな
ることをその要旨とする。
【００１９】請求項１２に記載の半導体装置の製造方法
は、請求項１乃至７のいずれか１項に記載の発明におい
て、前記キャップ膜が、前記第１の絶縁膜の表面を窒化
処理することにより形成されることをその要旨とする。
【００２０】請求項１３に記載の半導体装置の製造方法
は、請求項１乃至７のいずれか１項に記載の発明におい
て、前記キャップ膜が、プラズマＣＶＤ法で形成された
シリコン酸化物材料からなることをその要旨とする。 請
求項１４に記載の半導体装置の製造方法は、請求項１乃
至７のいずれか１項に記載の発明において、前記キャッ
プ膜が、金属材料からなることをその要旨とする。
【００２１】請求項１５に記載の半導体装置の製造方法
は、請求項３、６又は７に記載の発明において、前記第
１の絶縁膜と第３の絶縁膜との界面における不純物の単
位面積当たりの数が、２×１０ 13 atoms／cm 2 以上になる
ような条件で、不純物を導入することをその要旨とす
る。 請求項１６に記載の半導体装置の製造方法は、請求
項１５に記載の発明において、前記第１の絶縁膜と第３
の絶縁膜との界面における不純物の単位面積当たりの数
が、２×１０ 18 atoms／cm 2 以下になるような条件で、不
純物を導入することをその要旨とする。
【００２２】請求項１７に記載の半導体装置の製造方法
は、請求項１乃至１６のいずれか１項に記載の発明にお
いて、前記不純物を導入する工程は、イオン注入法など
のように、不純物に運動エネルギーを与えて膜に導入す
る工程であることをその要旨とする。 請求項１８に記載
の半導体装置の製造方法は、請求項１乃至１７のいずれ
か１項に記載の発明において、前記不純物としてホウ素
イオンを用いたことをその要旨とする。
【００２３】請求項１９に記載の半導体装置の製造方法
は、請求項１乃至１８のいずれか１項に記載の発明にお
いて、前記第１の絶縁膜に不純物を導入した後に熱処理
を行うことをその要旨とする。 請求項２０に記載の半導
体装置は、基板の上に形成され有機ＳＯＧからなる第１
の絶縁膜と、この第１の絶縁膜の上に形成されたキャッ
プ膜とを備え、前記第１の絶縁膜と前記キャップ膜とに
は、同種の不純物が導入されていることをその要旨とす
る。
【００２４】請求項２１に記載の半導体装置は、基板の
上に形成された第３の絶縁膜と、この第３の絶縁膜の上
に形成され有機ＳＯＧからなる第１の絶縁膜と、この第
１の絶縁膜の上に形成されたキャップ膜とを備え、少な
くとも前記第１の絶縁膜と前記第３の絶縁膜とには、不
純物が導入されていると共に、前記第１の絶縁膜と前記
第３の絶縁膜とで前記不純物のプロファイルは連続して
おり、前記第３の絶縁膜に導入される不純物の数が２×
１０ 13 atoms／cm 2 以上であることをその要旨とする。
【００２５】請求項２２に記載の半導体装置は、請求項
２０又は２１に記載の発明において、前記キャップ膜
が、窒化シリコン系の材料からなることをその要旨とす
る。
【００２６】請求項２３に記載の半導体装置は、請求項
２０又は２１に記載の発明において、前記キャップ膜
が、プラズマＣＶＤ法で形成されたシリコン酸化物材料
からなることをその要旨とする。 請求項２４に記載の半
導体装置は、請求項２０又は２１に記載の発明におい
て、前記キャップ膜が、金属材料からなることをその要
旨とする。
【００２７】請求項２５に記載の半導体装置は、請求項
２０又は２１に記載の発明において、前記不純物が、ホ
ウ素であることをその要旨とする。すなわち、本発明の
半導体装置の製造方法にあっては、第１の絶縁膜に、イ
オン注入などの手法によって、不純物を含有させること
により、膜が改質されて、膜に含まれる水分や水酸基が
減少し且つ膜が吸湿しにくくなる。
【００２８】また、第１の絶縁膜の上にキャップ膜を設
けることにより、第１の絶縁膜中の水分や水酸基の含有
率が低くなる。特に、第１の絶縁膜の上にキャップ膜を
形成した後に、第１の絶縁膜に対し不純物を導入すれ
ば、第１の絶縁膜中の水分や水酸基の含有率はきわめて
低くなる。
【００２９】尚、第１の絶縁膜は、有機ＳＯＧであるこ
とが望ましい。キャップ膜は窒化シリコン系の絶縁材料
で形成されていることが望ましいが、シリコン酸化物材
料や金属材料で形成されていても良い。また、第１の絶
縁膜とキャップ膜とからなる積層膜、又は更に第３の絶
縁膜を加えた積層膜は、層間絶縁膜やパッシベーション
膜として用いることにより、半導体装置にとってもっと
も有効に機能する。
【００３０】また、第１の絶縁膜とその下の第３の絶縁
膜とにあっては、不純物が少なくとも両者の界面に達す
る条件で導入することにより、きわめて高い密着強度を
得ることができ、中でも、界面を通過する不純物の単位
面積当たりの数が、２×１０ 13atoms／cm2以上になるよ
うな条件で、不純物を導入することがもっとも効果的で
ある。
【００３１】また、絶縁膜の下に存在するチタンなどの
配線部材に、ホウ素などの不純物を導入することによ
り、配線抵抗が下がり、その結果、配線部材の膜厚を薄
くすることができる。また、ホウ素イオンは、比較的質
量が小さいために、同じ注入エネルギーで注入した場
合、質量の重いイオン種に比べてより厚く（深く）注入
することができ、絶縁膜の改質効果が非常に優れてい
る。
【００３２】また、第１の絶縁膜に不純物を導入した後
に熱処理を行うことにより、膜中の残った水分を速やか
に除去できる。また、本発明の半導体装置は、第１の絶
縁膜が、不純物を含有することにより、膜が改質され
て、膜に含まれる水分や水酸基が減少し且つ膜が吸湿し
にくい。この場合、第１の絶縁膜の上のキャップ膜にも
不純物を含有させることにより、第１の絶縁膜中の水分
や水酸基の含有率が更に低くなる。
【００３３】また本発明の半導体装置は、有機ＳＯＧか
らなる第１の絶縁膜と第３の絶縁膜とで不純物のプロフ
ァイルが連続していると共に、第３の絶縁膜に導入され
ている不純物の数を２×１０13atoms／cm2以上にするこ
とによって、第１の絶縁膜と第３の絶縁膜との密着強度
が高くなっている。この場合においてもキャップ膜は窒
化シリコン系の絶縁材料で形成されていることが望まし
いが、シリコン酸化物材料や金属材料で形成されていて
も良い。
【００３４】尚、本発明において、第１の絶縁膜と第３
の絶縁膜との界面を通過して導入される不純物は、界面
の全ての領域を通過する必要はなく、少なくとも部分的
に通過すれば良い。
【００３５】
【発明の実施の形態】（第１実施形態）本発明を具体化
した第１の実施形態の製造方法を図１〜図８に従って説
明する。 工程１（図１参照）：（１００）ｐ型（又はｎ型）単結
晶シリコン基板１の上にゲート酸化膜２（膜厚：１０ｎ
ｍ）及びゲート電極３（膜厚：２００ｎｍ）を形成す
る。そして、ゲート酸化膜２及びゲート電極３をマスク
とするイオン注入法を用いて基板１にｎ型（又はｐ型）
不純物をドープすることにより、ソース・ドレイン領域
４を自己整合的に形成してＭＯＳトランジスタを完成す
る。
【００３６】更に、デバイスの全面にＣＶＤ法によりシ
リコン酸化膜２１を形成した後、ソース・ドレイン領域
４上のシリコン酸化膜２１にコンタクトホール２２を形
成する。その後、スパッタ法を用いてコンタクトホール
２２内を含むデバイスの全面にアルミ合金膜（Ａｌ−Ｓ
ｉ（１％）−Ｃｕ（０．５％））を堆積し、そのアルミ
合金膜が所望のパターンになるように異方性エッチング
を行って、ソース・ドレイン電極（ソース・ドレイン配
線）１０を形成する。
【００３７】工程２（図２参照）：プラズマＣＶＤ法を
用いて、デバイスの全面にシリコン酸化膜５（膜厚：２
００ｎｍ）を形成する。尚、このプラズマＣＶＤ法で用
いるガスは、モノシランと亜酸化窒素（ＳｉＨ4＋Ｎ
2Ｏ）、モノシランと酸素（ＳｉＨ4＋Ｏ2）、ＴＥＯＳ
（Tetra-ethoxy-silane）と酸素（ＴＥＯＳ＋Ｏ2）、Ｔ
ＲＩＥＳ（Tri--ethoxy-silane）と亜酸化窒素（ＴＲＩ
ＥＳ＋Ｏ2）などであり、成膜温度は３００〜９００℃
である。
【００３８】工程３（図３参照）：シリコン酸化膜５の
上に有機ＳＯＧ膜６を形成する。有機ＳＯＧ膜６の組成
は［（ＣＨ3）2Ｓｉ4Ｏ7］nで、その膜厚は６００ｎｍ
である。その形成方法は、まず、前記組成のシリコン化
合物のアルコール系溶液（例えば、ＩＰＡ＋アセトン）
を基板１の上に滴下して基板を回転速度：２３００rpm
で２０秒間回転させ、この溶液の被膜を基板１の上に形
成する。このとき、そのアルコール系溶液の被膜は、基
板１の上の段差に対して、その凹部には厚く、その凸部
には薄く、段差を緩和するように形成される。その結
果、アルコール系溶液の被膜の表面は平坦化される。こ
のように形成された有機ＳＯＧ膜６は、炭素原子を１％
以上含むシリコン酸化物材料である。
【００３９】次に、窒素雰囲気中において、１００℃で
１分間、２００℃で１分間、３００℃で１分間、２２℃
で１分間、４３０℃で３０分間、順次熱処理を施すと、
アルコール系が蒸発すると共に重合反応が進行して、表
面が平坦な膜厚３００ｎｍの有機ＳＯＧ膜が形成され
る。この被膜形成〜熱処理作業をもう１回繰り返すこと
により、膜厚６００ｎｍの有機ＳＯＧ膜６を得る。
【００４０】工程４（図４参照）：プラズマＣＶＤ法を
用いて、改質ＳＯＧ膜７の上にシリコン窒化膜８（膜
厚：５０ｎｍ）を形成する。尚、このプラズマＣＶＤ法
で用いるガスは、モノシランとアンモニア（ＳｉＨ4＋
ＮＨ3）、モノシランとヒドラジン（Ｎ2Ｈ4）などであ
り、成膜温度は３００〜４００℃である。このシリコン
窒化膜８は、シリコン酸化膜５に比べて薄い膜厚で同等
の絶縁効果を得ることができる。従って、層間絶縁膜と
しての総膜厚を薄くすることができる。
【００４１】次に、イオン注入法を用い、シリコン窒化
膜８を介して、有機ＳＯＧ膜６にホウ素イオン（Ｂ+）
をドープする。この時の条件は、加速エネルギー：１４
０KeV、ドーズ量：２×１０15atoms／cm2であり、有機
ＳＯＧ膜６とシリコン酸化膜５との界面を通過するホウ
素イオンの単位面積当たりの数が、２×１０13atoms／c
m2以上になるように設定されている。
【００４２】このように、有機ＳＯＧ膜６にイオンを注
入することで、膜中の有機成分を分解させると共に、膜
中に含まれる水分及び水酸基を減少させる。更には、膜
に接するシリコン酸化膜５などの絶縁膜との密着強度が
高くなる。その結果、有機ＳＯＧ膜６は、水分及び水酸
基が僅かしか含まれなく且つ下地絶縁膜との密着強度が
高いＳＯＧ膜（以下、改質ＳＯＧ膜という）７に変えら
れる。
【００４３】また、この際、ホウ素イオンは、注入時に
通過したシリコン窒化膜８にも導入される。 工程５（図５参照）：四フッ化炭素と水素の混合ガス系
をエッチングガスとして用いる異方性エッチングを行
い、ソース・ドレイン領域４の上の各膜５，７，８にビ
アホール９を形成する。
【００４４】工程６（図６参照）：不活性ガス（例えば
Ａｒ）を用いたスパッタエッチングによって、ビアホー
ル９内をクリーニングした後、マグネトロンスパッタ法
を用いて、前記ビアホール９内及びシリコン窒化膜８の
上に、Ａｌ合金膜（Ａｌ−Ｓｉ（１％）−Ｃｕ（０．５
％））（膜厚５００ｎｍ）、Ｔｉ膜（膜厚５０ｎｍ）及
びＴｉＮ膜（膜厚２０ｎｍ）を順次下から形成する。
【００４５】そして、通常のリソグラフィ技術、ドライ
エッチング技術（ＲＩＥ法等）により、レジスト（図示
略）塗布、露光、エッチング作業を経て、アルミ合金
膜、Ｔｉ膜及びＴｉＮ膜を所定形状にパターニングし
て、上層金属配線２３を形成する。 工程７（図７参照）：デバイスの全面に、シリコン酸化
膜１２（膜厚２００ｎｍ）を形成する。次に、このシリ
コン酸化膜１２の上に、有機ＳＯＧ膜１３を形成し（膜
厚６００ｎｍ）、更にこの有機ＳＯＧ膜１３の上にシリ
コン窒化膜１５（膜厚５０ｎｍ）を形成する。尚、シリ
コン酸化膜１２はシリコン酸化膜５と、有機ＳＯＧ膜１
３は有機ＳＯＧ膜６と、シリコン窒化膜１５はシリコン
窒化膜８とそれぞれ形成方法が同じである。
【００４６】工程８（図８参照）：有機ＳＯＧ膜１３に
対し、ホウ素イオンを注入することにより改質ＳＯＧ膜
１４（膜厚６００ｎｍ）を形成する。このイオン注入条
件は、工程４と同様である。従って、有機ＳＯＧ膜１３
とシリコン酸化膜１２との界面を通過するホウ素イオン
の単位面積当たりの数は、２×１０13atoms／cm2以上と
なる。
【００４７】この結果、有機ＳＯＧ膜１３は、水分及び
水酸基が僅かしか含まれなく且つ下地絶縁膜との密着強
度が高い改質ＳＯＧ膜１４に変えられる。これらシリコ
ン酸化膜１２、改質ＳＯＧ膜１４及びシリコン窒化膜１
５の積層構造からなる膜により、表面に、デバイスを絶
縁保護するためのパッシベーション膜１６を形成する。
【００４８】本実施形態にあっては、シリコン酸化膜１
２、シリコン窒化膜１５で改質ＳＯＧ膜１４を挟んだ構
造とすることにより、パッシベーション膜１６全体とし
ての絶縁性及び機械的強度を高めることができる。特
に、シリコン酸化膜１２が存在することにより、パッシ
ベーション膜１６としての絶縁効果が一層強固なものと
なる。しかも、シリコン酸化膜１２は、改質ＳＯＧ膜１
４よりも配線に対する密着性が良いので、パッシベーシ
ョン膜全体としての密着性が向上する。
【００４９】また、シリコン窒化膜１５が存在すること
により、パッシベーション膜１６としての耐湿効果が一
層強固なものとなる。尚、改質ＳＯＧ膜１４には、有機
成分が含まれず、水分及び水酸基が僅かしか含まれない
ため、シリコン酸化膜１２は適宜省略しても良い。以上
のように本実施形態においては、シリコン酸化膜５、改
質ＳＯＧ膜７及びシリコン窒化膜８からなる３層構造の
層間絶縁膜１１がＭＯＳトランジスタの上に形成され、
改質ＳＯＧ膜７の存在により、層間絶縁膜１１の膜厚を
大きくすることができ、基板１上の大きな段差に対して
も十分な平坦性が可能になる。
【００５０】また、改質ＳＯＧ膜７（１４）自身、段差
被覆性に優れているので、配線間隔が狭くても、配線間
に容易に充填することができ、更には、平坦性に優れて
いるので、シリコン窒化膜８（１５）を容易に被覆させ
ることができる。尚、シリコン酸化膜５，シリコン窒化
膜８で改質ＳＯＧ膜７が挟まれたサンドイッチ構造が採
用されているのは、層間絶縁膜１１全体としての絶縁性
及び機械的強度を更に高めるためでもある。
【００５１】ところで、本実施形態にあっては、有機Ｓ
ＯＧ膜６、１３にイオンを注入する際に、前述したよう
にシリコン酸化膜５、１２との界面に所定面密度（単位
面積当たりの数）以上の不純物が通過するように設定し
ているので、改質ＳＯＧ膜７、１４が、それぞれの下地
膜であるシリコン酸化膜５、１２から剥がれにくくなっ
ている。
【００５２】表１は、シリコン酸化膜の上にＳＯＧ膜
（膜厚６００ｎｍ）を形成したテストデバイス（１）を
用いて、ＳＯＧ膜とシリコン酸化膜との密着強度を引っ
張り強度試験装置を用いて評価した結果を示している。
形成したＳＯＧ膜は表に示す４種類であり、各種類に対
して１０個のサンプルを作製した。膜剥がれ率の判定
は、５００Ｋｇ／ｃｍ2の引っ張り力で引っ張り試験を
行って何％のサンプルに膜剥がれが生じているかをみ
た。
【００５３】
【表１】
【００５４】尚、表１中条件欄はＳＯＧ膜として用いた
ものを示している。低圧酸素プラズマ処理とは有機ＳＯ
Ｇ膜を酸素プラズマに晒したものである。改質ＳＯＧ膜
は本実施形態と同様の条件で形成している。このよう
に、ＳＯＧ膜として改質ＳＯＧ膜を用いたものは、下地
シリコン酸化膜との密着強度が高くなって、膜剥がれが
起こらない。
【００５５】図９は表１と同様のテストデバイスにおい
て、ＳＯＧ膜に異なる条件でホウ素（Ｂ+）イオンを注
入した時の密着強度を測定したものである。ドーズ量は
１×１０15atoms／cm2と一定とし、加速エネルギーを２
０、６０、１００及び１４０KeVにそれぞれ変化させ
た。図中、「Unimplanted」はイオン注入を行っていな
いもの、すなわち有機ＳＯＧ膜のことである。
【００５６】このように、イオン注入しないものは、Ｓ
ＯＧ膜とシリコン酸化膜との密着強度が低く、簡単に剥
がれやすいが、イオン注入したものは、加速エネルギー
が高くなるに従って密着強度が高くなり、特に、６０Ke
V以上では、７００Kｇｆ／ｃｍ2を越える密着強度を得
ることができる。この密着強度の向上は、ＳＯＧ膜とシ
リコン酸化膜との界面にイオンが到達し、界面の元素の
ミキシング及び再結合によりもたらされたものと考えら
れる。
【００５７】図１０はＳＯＧ膜と下地のプラズマＴＥＯ
Ｓ酸化膜（シリコン酸化膜５）とにおけるホウ素（Ｂ）
の不純物プロファイルを示した図である。図１０より、
ＳＯＧ膜におけるホウ素の不純物濃度分布とプラズマＴ
ＥＯＳ酸化膜（ＰＥ−ＴＥＯＳ）におけるホウ素の不純
物濃度分布とは連続していることが分かる。これは、Ｓ
ＯＧ膜と下地のプラズマＴＥＯＳ酸化膜との界面をホウ
素が通過するようにＳＯＧ膜に不純物をイオン注入した
ためである。
【００５８】ホウ素を注入した場合と同様、Ａｒを注入
した場合にも、図１１に示すようにＳＯＧ膜と下地のプ
ラズマＴＥＯＳ酸化膜との間で不純物プロファイルは連
続して形成される。図１２はＳＯＧ膜とシリコン酸化膜
との界面を通過したホウ素イオンの単位面積当たりの数
と密着強度との関係を測定した結果を示しており、図か
らＳＯＧ膜とシリコン酸化膜との界面を通過するホウ素
イオンの単位面積当たりの数を、２×１０13atoms／cm2
以上にすると、界面を通過したホウ素イオンのＳＯＧ膜
とシリコン酸化膜５との密着強度が急激に高くなり、膜
剥がれが発生する率が極端に減少することが分かる。
【００５９】尚、界面を通過するホウ素イオンの単位面
積当たりの数が、２×１０18atoms／cm2よりも多くなる
と、スパッタリングの効果が大きくなり過ぎて表面が削
れるので、界面を通過するホウ素イオンの単位面積当た
りの数は、２×１０18atoms／cm2以下にするのが望まし
い。また、上記テストデバイスにおいて、界面を通過し
たホウ素イオンの単位面積当たりの数が２×１０13atom
s／cm2以上になるようにするには、ドーズ量を１×１０
15atoms／cm2として、加速エネルギーを６０KeV以上に
する必要がある。
【００６０】図１３はホウ素の注入エネルギー、ホウ素
のドーズ量、ホウ素注入時のＳＯＧの膜厚及びアルゴン
のドーズ量をそれぞれ変化させた場合の付与エネルギー
と密着強度との関係を表している。ここで、付与エネル
ギーとは、注入されたイオンによってその注入深さの領
域に与えられる単位面積当たりのエネルギーを意味す
る。
【００６１】図１３から明らかなように、付与エネルギ
ーが１０3ｅＶ／ｎｍ3以上になると、ＳＯＧ膜とシリコ
ン酸化膜５との密着強度が急激に高くなり、膜剥がれが
発生する率が極端に減少することが分かる。従って、Ｓ
ＯＧ膜がシリコン酸化膜５から剥がれるのを有効に防止
するためには、付与エネルギーを１０3ｅＶ／ｎｍ3にす
るのが望ましい。また、図１３に示すように、注入イオ
ンとしてアルゴン（Ａｒ）を用いてもホウ素（Ｂ）の場
合と同様、密着強度を向上させることができることが分
かる。
【００６２】ところで、本実施形態にあっては、改質Ｓ
ＯＧ膜７には有機成分が含まれていないため、ビアホー
ル９を形成するためのエッチングを、四フッ化炭素と水
素の混合ガス系の雰囲気中で行うことができる。そのた
め、このエッチングにおいて、エッチングマスクとして
フォトレジストを用いた場合でも、そのフォトレジスト
が侵されることはなく、そのフォトレジストでマスクさ
れている改質ＳＯＧ膜７がエッチングされることもな
い。従って、微細なビアホール９を正確に形成すること
ができる。
【００６３】また、改質ＳＯＧ膜は、酸素プラズマ耐性
にも優れている。図１４は酸素プラズマ耐性の指標とし
て、改質ＳＯＧ膜の膜厚減少に着目して評価すべく、有
機ＳＯＧ膜にアルゴンイオンを注入して形成した改質Ｓ
ＯＧ膜を酸素プラズマに晒したときの膜厚変化について
示したものである。尚、イオン注入の条件は、加速エネ
ルギー：１４０KeV、ドーズ量：１×１０15atoms/cm2で
ある。
【００６４】有機ＳＯＧ膜を酸素プラズマに晒した場合
(O2 plasma)、当初の有機ＳＯＧ膜(No treatment)の膜
厚に比べて、膜厚が１６％減少したのに対し、改質ＳＯ
Ｇ膜を酸素プラズマに晒した場合(O2 plasma after Ar+
impla.)、当初の改質ＳＯＧ膜(Ar+ impla.)の膜厚に比
べて、膜厚がほとんど減少しないことが分かった。この
ように、改質ＳＯＧ膜は、酸素プラズマ耐性に優れてい
るから、例えば、ビアホール９を形成するためのエッチ
ングガスとして、酸素系のガスをも含有させることがで
き、ガス種選択の幅が広がる上に、エッチングマスクと
して用いたフォトレジストをアッシングする際にもアッ
シング効率の良い酸素系のガスを用いることができる。
【００６５】また、図１４では、改質ＳＯＧ膜の膜厚は
有機ＳＯＧ膜の膜厚に比べて２５％減少している。これ
は、酸素プラズマに晒した場合よりも、イオン注入した
場合の方が膜厚減少が大きいことから、イオン注入した
方が膜の密度が大きいと考えられる。この点に関連し、
図１５はイオンのドーズ量と膜厚との関係を示したもの
である。イオンとしてホウ素（Ｂ）イオンを用い、加速
エネルギー：１４０KeVで注入した。ドーズ量が多いほ
ど膜厚減少が大きくなっている（膜厚が小さくなってい
る）ことから、ドーズ量が多いほど膜の密度が大きいと
考えられる。
【００６６】尚、実験では、有機ＳＯＧ膜として、上記
実施形態で用いたもの(Type-B（シロキサン系）：以
下、Type-Bという)と組成が［（ＣＨ3）2Ｓｉ2Ｏ3］nで
あるもの(Type-A（メチルシルセスキオキサン系）：以
下、Type-Aという)との２種類を使用した。図１６は有
機ＳＯＧ膜(未処理：unimplanted)及び改質ＳＯＧ膜(イ
オン注入処理：Ar+-implanted)のそれぞれに窒素雰囲気
で３０分間の熱処理を施し、ＴＤＳ法(Thermal Desorpt
ion Spectroscopy)を用いて評価した結果を示してい
る。尚、イオン注入条件は、加速エネルギー：１４０Ke
V、ドーズ量：１×１０15atoms/cm2である。
【００６７】この図は、Ｈ2Ｏ（ｍ／ｅ＝１８）に関す
る脱離量を表したものであり、図から明らかなように、
改質ＳＯＧ膜はＨ2Ｏ（ｍ／ｅ＝１８）に関する脱離が
少ないことが分かる。このことは、有機ＳＯＧにイオン
注入を行って、改質ＳＯＧ膜とすることにより、有機Ｓ
ＯＧ膜に含まれる水分及び水酸基が減少することを示し
ている。
【００６８】図１７はtype-Bの有機ＳＯＧ膜(未処理：u
nimplanted)及びホウ素イオン（Ｂ+）を注入したtype-B
の改質ＳＯＧ膜のそれぞれに窒素雰囲気で３０分間の熱
処理を施し、ＴＤＳ法を用いて評価した結果を示してい
る。尚、イオン注入条件は、加速エネルギー：１４０Ke
Vである。また、図１８はtype-Aの有機ＳＯＧ膜につい
て、図１７と同様の実験を行った結果を示している。
【００６９】このように、ホウ素イオンを注入した場
合、ドーズ量を２×１０15atoms/cm2に設定すると有機
ＳＯＧ膜に含まれる水分及び水酸基を顕著に減少させる
ことができ、また、ドーズ量が１×１０15atoms/cm2以
下では一旦水分量が増加するが、イオン注入しないもの
に比べて低い温度で簡単に水分が脱離することが分か
る。
【００７０】図１９は、type-Bの有機ＳＯＧ膜を改質Ｓ
ＯＧ膜として改質するに当たり、有機ＳＯＧ膜にイオン
（ホウ素）を注入して単に改質する場合（ＳｉＮな
し）、上記実施形態のようにシリコン窒化膜を通してイ
オン注入する場合（ＳｉＮスルー注入）及びイオン注入
後に改質ＳＯＧ膜の上にシリコン窒化膜を形成する場合
（注入後ＳｉＮ成膜）のそれぞれの場合のイオン注入量
に対する膜中の水分量を測定したものである。
【００７１】膜中の水分量は、ＦＴ−ＩＲ法(Fourier T
ransform Infrared Spectroscopy)を用いて、赤外吸収
スペクトルのＯ−Ｈ基に関する吸収（３５００cm-1付
近）の面積強度を指標とした。図２０は、type-Aの有機
ＳＯＧ膜について、図１９と同様の条件で実験を行った
結果を示している。
【００７２】尚、図１９及び図２０において、有機ＳＯ
Ｇ及びシリコン窒化膜の各膜厚は、上記実施形態と同様
である。「ＳｉＮスルー注入」や「注入後ＳｉＮ成膜」
の場合、「ＳｉＮなし」の場合に比べて、イオンのドー
ズ量にほとんど関係なく水分の含有量が低い値となって
いることから、イオンドーズ量が少なくても優れた改質
効果を得ることができることが分かる。特に、「ＳｉＮ
スルー注入」の場合は、他に比べて膜中の水分量を大幅
に低減することができる。
【００７３】このことは、シリコン窒化膜の存在によ
り、クリーンルーム大気中の水分をＳＯＧ膜が吸収する
ことをシリコン窒化膜が有効に遮断するためと考えら
れ、特に、ＳｉＮスルー注入により、イオンを含有する
シリコン窒化膜は優れた遮水効果がある。また、シリコ
ン窒化膜が無くても、イオンドーズ量が１．４×１０15
atoms／cm2で改質されたType-Bの有機ＳＯＧ膜及びイオ
ンドーズ量が２．０×１０15atoms／cm2で改質されたTy
pe-Aの有機ＳＯＧ膜は、特別な熱処理を必要とすること
なく、膜中の水分量を、イオン注入しない状態から更に
低減することができる。
【００７４】図２１は有機ＳＯＧ膜及び改質ＳＯＧ膜の
吸湿性を調べる目的で、有機ＳＯＧ膜(no treatment)、
有機ＳＯＧ膜を酸素プラズマに晒したもの(O2 Plasma)
及び改質ＳＯＧ膜(Ar+)をクリーンルーム内で大気中に
放置し、膜中の水分を評価した結果を示している。膜中
の水分量は、ＦＴ−ＩＲ法(Fourier Transform Infrare
d Spectroscopy)を用いて、赤外吸収スペクトルのＯ−
Ｈ基に関する吸収（３５００cm-1付近）の面積強度を指
標とした。イオン注入条件は、加速エネルギー：１４０
KeV、ドーズ量：１×１０15atoms/cm2である。
【００７５】酸素プラズマに晒した場合、処理前後での
水分増加だけでなく、１日後でも水分が増加しているこ
とが分かる。一方、改質ＳＯＧ膜は、イオン注入後に増
加していないだけでなく、クリーンルーム内で大気に放
置しても、有機ＳＯＧ膜に比べて水分の増加は小さい。
即ち、改質ＳＯＧ膜は、有機ＳＯＧ膜に比べて吸湿性が
低いことが分かる。
【００７６】図２２は改質ＳＯＧ膜及び有機ＳＯＧ膜の
水分の透過性を調べる目的で、プレッシャー・クッカー
試験（ＰＣＴ）（加湿試験のことで、本実施形態では、
条件として、１２０℃、２気圧の飽和水蒸気雰囲気で行
った）した結果を示している。ＦＴ−ＩＲ法を用いて、
有機ＳＯＧ膜中のＯ−Ｈに関する吸収ピーク（３５００
cm-1付近）の面積強度を求め、ＰＣＴ時間との関係をプ
ロットした。
【００７７】イオン注入法を用いて表面だけを改質した
試料（Ａｒ+２０KeV）を作製し、膜全体を改質したもの
（Ａｒ+１４０KeV）や改質しなかったもの（有機ＳＯＧ
膜：Untreatment）と比較した結果、以下のことが分か
った。 （１）改質していない有機ＳＯＧ膜をＰＣＴした場合、
３５００cm-1付近（Ｏ−Ｈ基に関する）の吸収強度が劇
的な増加を示す。
【００７８】（２）改質ＳＯＧ膜では、３５００cm-1付
近（Ｏ−Ｈ基に関する）の吸収強度の増加は小さい。膜
表面だけを改質した試料でも、膜全体を改質したものと
同程度である。以上の結果から、イオンを注入すること
で、水分の透過性を抑制する層を形成できることが分か
る。
【００７９】図２３は、有機ＳＯＧ膜（改質ＳＯＧ膜）
の濡れ性を調べた結果を示している。有機ＳＯＧ膜の濡
れ性に対応するものとして、有機ＳＯＧ膜上に滴下した
純水（２５℃で比抵抗１８ＭΩ・ｃｍを有するもの）の
接触角θを測定した。接触角とは、図２４に示す通り、
有機ＳＯＧ膜上に滴下した純水と下地膜（ＳＯＧ膜）と
がなす角度θのことを示す。
【００８０】図２３より、イオン（ホウ素）を注入する
ことで、接触角が３０度以下に安定している。これは、
有機ＳＯＧ膜はメチル基含有量が多いため濡れ性が悪い
が、イオン注入を行うことによりメチル基が分解され、
濡れ性が向上するからと考えられる。以上、本実施形態
にあっては、有機ＳＯＧ膜６（１３）にイオン注入によ
って、不純物を含有させることにより、膜が改質され
て、膜に含まれる水分や水酸基が減少し且つ膜が吸湿し
にくくなり、更に加えて、改質ＳＯＧ膜７（１４）に接
するシリコン酸化膜５（１２）との密着強度が高まり、
絶縁特性に優れ、信頼性の高い層間絶縁膜及びパッシベ
ーション膜を得ることができる。 （第２実施形態）本発明を具体化した第２の実施形態を
図面に基づいて説明する。但し、本第２実施形態が第１
実施形態と異なるのは、ソース・ドレイン電極（ソース
・ドレイン配線）１０の構造のみであるので、ここでは
該当箇所のみを説明する。
【００８１】本第２実施形態におけるソース・ドレイン
電極５０は、アルミ合金膜の下にいわゆるバリアメタル
としてのＴｉＮ／Ｔｉ積層膜を、アルミ合金膜の上に反
射防止膜（キャップメタル）としてのＴｉＮ／Ｔｉ積層
膜を有する。すなわち、上記工程１におけるソース・ド
レイン電極を形成する際に、図２５に示すように、マグ
ネトロンスパッタ法を用いて、Ｔｉ膜５１（膜厚５０ｎ
ｍ）、ＴｉＮ膜５２（膜厚１００ｎｍ）、アルミ合金膜
（Ａｌ−Ｓｉ（１％）−Ｃｕ（０．５％））５３（膜厚
６００ｎｍ）、Ｔｉ膜５４（膜厚２０ｎｍ）、ＴｉＮ膜
５５（膜厚１００ｎｍ）をこの順に積層形成する。
【００８２】そして、図２６に示すように、これらの積
層膜を異方性エッチングにより所望のパターンに加工
し、ソース・ドレイン電極５０を形成する。尚、図２５
及び図２６では、図１におけるゲート酸化膜２、ゲート
電極３、ソース・ドレイン領域４、シリコン酸化膜２１
及びコンタクトホール２２は省略している。
【００８３】そして、上記工程３及び工程４と同様に、
シリコン酸化膜５及び有機ＳＯＧ膜６を形成した後、有
機ＳＯＧ膜６にホウ素イオンを、加速エネルギー：１４
０KeV、ドーズ量：２×１０15atoms／cm2の条件で注入
する。この条件で注入すると、ホウ素イオンは、シリコ
ン酸化膜５だけでなくＴｉ膜５４にまで到達する。そし
て、Ｔｉ膜５４にホウ素イオンが導入されることで、膜
内にＴｉＢ2化合物相が形成され、配線抵抗が低下す
る。
【００８４】表２は各種Ｔｉ系金属の比抵抗を測定した
ものであり、ＴｉＢ2は他の金属に比べてきわめて低い
比抵抗を有することが分かる。
【００８５】
【表２】
【００８６】このように、本第２実施形態にあっては、
第１実施形態の作用効果に加えて、Ｔｉ膜５４に不純物
（ホウ素：Ｂ）を含有させることにより、配線抵抗が低
下するので、Ｔｉ膜５４自身の膜厚を薄くすることがで
き、総じてソース・ドレイン電極５０の膜厚を薄くする
ことができる。しかも、コンタクト抵抗及びエレクトロ
マイグレーション耐性は、イオン注入されないＴｉ膜と
同等の特性を維持することができる。
【００８７】従って、半導体デバイスの微細化・高集積
化を実現することができるだけでなく、配線の膜厚が薄
いぶん配線間の寄生容量が小さくなって、素子動作の高
速化にも寄与することができる。次に、以上の第１及び
第２実施形態における効果を更に裏付けるデータを図２
７〜図３３に示す。
【００８８】図２７は有機ＳＯＧ膜にイオン（Ｂ又はＡ
ｒ）を注入したときの膜の密度の増加率(ΔDENSITY)と
イオン注入による全堆積エネルギー(DEPOSITED ENERGY)
との関係を示したものであり、膜の密度の増加率は、全
堆積エネルギーの増加に伴って比例的に増加し、全堆積
エネルギーが１×１０4eV/nm3以上になると飽和するこ
とが分かる。また、この関係は、加速エネルギーやイオ
ン種が異なってもほとんど変化しない。
【００８９】図２８は有機ＳＯＧ膜に各種イオン（Ｂ、
Ａｓ、Ａｒ又はＦ）を注入したときの膜中のC-H基の分
解量(ΔC-H)とイオン注入による全堆積エネルギーのう
ち、イオン化過程（電子阻止能に関する）によって堆積
されたエネルギー(DEPOSITED ENERGY FOR IONIZATION)
との関係を示したものであり、C-H基の分解量は、堆積
エネルギーの増加に伴って比例的に増加し、堆積エネル
ギーが１×１０3eV/nm3以上になると飽和することが分
かる。また、この関係は、イオン種が異なってもほとん
ど変化しない。
【００９０】図２９は有機ＳＯＧ膜にホウ素イオンを注
入したときの測定点の累積度数(LN(-LN(1-P))と膜の硬
度(DYNAMIC HARDNESS)との関係を示したものであり、イ
オン注入しないもの(unimplanted SOG：図中点線)に比
べて、イオン注入したもの(implanted SOG：図中実線)
は、プラズマＣＶＤ法で形成したシリコン酸化膜(PETEO
S：図中一点鎖線)と同程度まで硬度が高くなることが分
かる。
【００９１】図３０は、シリコン基板上に有機ＳＯＧ膜
（膜厚６００ｎｍ）を形成し、この有機ＳＯＧ膜にホウ
素イオンを注入したときの誘電率(DIELECTRIC CONSTAN
T)とドーズ量(DOSE)との関係を示したものであり、この
図より以下のことが分かる。 （イ）イオンのドーズ量に関係なく、Type-BよりもType
-Aの方が誘電率が低い。
【００９２】（ロ）Type-A、Type-Bの誘電率は共に、ド
ーズ量が約３×１０14atoms／cm2をピークに、それ以下
の領域では、ドーズ量の増加に従って増加し、それ以上
の領域では、ドーズ量の増加に従って減少し、ドーズ量
が約２×１０15atoms／cm2で飽和する。 （ハ）Type-Aにホウ素イオンを約２×１０15atoms／cm2
のドーズ量で注入することにより、誘電率の非常に低い
膜（ε＝３.２）を得ることができる。
【００９３】図３１は、type-Bの有機ＳＯＧ膜（膜厚６
００ｎｍ）改質するに当たり、シリコン窒化膜を通して
ホウ素イオンを注入する場合（ＳｉＮスルー注入）及び
イオン注入後に改質ＳＯＧ膜の上にシリコン窒化膜を形
成する場合（注入後ＳｉＮ成膜）のそれぞれの場合の誘
電率とドーズ量との関係を示したものである。図３２
は、type-Aの有機ＳＯＧ膜について、図３１と同様の条
件で実験を行った結果を示している。
【００９４】図３０〜図３２の結果は、有機ＳＯＧ膜に
含まれる水分量と膜の誘電率とが強い相関関係にあるこ
とを示している。すなわち、図１９及び図２０の「Ｓｉ
Ｎなし」の場合において、有機ＳＯＧ膜の膜中水分量
は、イオンのドーズ量を約３×１０14atoms／cm2にした
場合にもっとも多く、これは図３０のピーク値に対応し
ている。
【００９５】また、図１９及び図２０の「ＳｉＮなし」
の場合では、イオンのドーズ量を約２×１０15atoms／c
m2にした場合膜中の水分量は検出限界以下にまで減少し
ているが、これも図３０に対応している。更には、「Ｓ
ｉＮスルー注入」及び「注入後ＳｉＮ成膜」の場合にお
いて、図１９及び図２０における有機ＳＯＧ膜の膜中水
分量は、図３１及び図３２の誘電率の特性と類似する。
【００９６】すなわち、有機ＳＯＧ膜中の水分量はその
膜の誘電率と強い相関関係がある。従って、上記実施形
態のようにシリコン窒化膜を上に形成した改質ＳＯＧ膜
やシリコン窒化膜が無くてもイオンドーズ量が１．４×
１０15atoms／cm2で改質されたType-Bの有機ＳＯＧ膜及
びイオンドーズ量が２．０×１０15atoms／cm2で改質さ
れたType-Aの有機ＳＯＧ膜は、膜中の水分量が非常に少
ないことから、誘電率も非常に低く、この改質ＳＯＧ膜
で配線を覆った場合、配線間の寄生容量がきわめて小さ
くなって、この寄生容量に起因する信号遅延の問題を大
幅に解消できる。
【００９７】図３３は上記第２実施形態のように有機Ｓ
ＯＧ膜を通してＴｉ膜にホウ素イオンを注入したときの
Ｔｉ膜のエレクトロマイグレーション耐性を判断するた
めの指標として、Ｔｉ膜の累積不良率(CUMULATIVE FAIL
URE)と断線に至るまでの時間(FAILURE TIME)との関係を
示したものであり、イオン注入しないもの(unimplante
d)と同程度の特性を維持できることが分かる。
【００９８】本発明は、上記実施形態に限定されるもの
ではなく、以下のように実施しても同様の作用効果を得
ることができる。 １）有機ＳＯＧ膜６、１３に代えて、ポリイミドやシロ
キサン編成されたポリイミドなどを用いる。 ２）各シリコン酸化膜５、１２をプラズマＣＶＤ法以外
の方法（常圧ＣＶＤ法、減圧ＣＶＤ法、ＥＣＲプラズマ
ＣＶＤ法、光励起ＣＶＤ法、ＴＥＯＳ−ＣＶＤ法、ＰＶ
Ｄ法など）によって形成されたシリコン酸化膜を用い
る。この場合、常圧ＣＶＤ法で用いられるガスはモノシ
ランと酸素（ＳｉＨ4＋Ｏ2）であり、成膜温度は４００
℃以下である。また、減圧ＣＶＤ法で用いられるガスは
モノシランと亜酸化窒素（ＳｉＨ4＋Ｎ2Ｏ）であり、成
膜温度は９００℃以下である。
【００９９】３）各シリコン窒化膜８、１５をプラズマ
ＣＶＤ法以外の方法（常圧ＣＶＤ法、減圧ＣＶＤ法、高
密度プラズマＣＶＤ法、光励起ＣＶＤ法、 ＰＶＤ法な
ど）によって形成されたシリコン窒化膜を用いる。この
場合、常圧ＣＶＤ法で用いられるガスはモノシランとア
ンモニア（ＳｉＨ4＋ＮＨ3）であり、成膜温度は９００
℃以下である。また、減圧ＣＶＤ法で用いられるガスは
常圧ＣＶＤ方と同様で、成膜温度は８００℃以下であ
る。
【０１００】４）シリコン窒化膜８、１５に代えて、有
機ＳＯＧ膜６、１３の各表面層を、窒素又は窒素化合物
（Ｎ2、ＮＯ、Ｎ2Ｏ、ＮＯ2、ＮＨ3等）の雰囲気中でプ
ラズマ処理することにより、シリコン窒化膜８、１５に
相当する膜（この場合は、シリコン酸化窒化膜）を形成
する。 ５）シリコン窒化膜８、１５に代えて、プラズマＣＶＤ
法により形成されたシリコン酸化膜を用いる。このシリ
コン酸化膜の形成方法は、シリコン酸化膜５のそれと同
様である。
【０１０１】６）シリコン窒化膜８、１５に代えて、マ
グネトロンスパッタ法又はＣＶＤ法を用いて形成され
た、ＴｉＮ膜、Ｔｉ膜、ＴａＮ膜、ＴｉＷ膜などの金属
膜を用いる。 ７）各シリコン酸化膜５，１２を、水分及び水酸基を遮
断する性質に加えて機械的強度が高い性質を持つ他の絶
縁膜（シリコン窒化膜、シリケートガラス膜など）に置
き代える。その絶縁膜はＣＶＤ法やＰＶＤ法などどのよ
うな方法によって形成してもよい。
【０１０２】８）ソース・ドレイン電極１０、配線２３
及びアルミ合金膜５３を、アルミ以外の導電材料（銅、
金、銀、シリサイド、高融点金属、ドープドポリシリコ
ン、窒化タンタル（ＴａＮ）、窒化チタン（ＴｉＮ）、
タングステンチタン（ＴｉＷ）などの合金）及びそれら
の積層構造で形成する。 ９）改質ＳＯＧ膜７、１４に熱処理を施す。この場合、
改質ＳＯＧ膜７、１４中のダングリングボンドが少なく
なるため。吸湿性が更に小さくなり、水分の透過も更に
少なくなる。
【０１０３】１０）有機ＳＯＧ膜６、１３の組成を一般
式（２）で表されるものに置き代える。 １１）有機ＳＯＧ膜６、１３の組成を一般式（１）で表
される無機ＳＯＧ膜に置き代え、その無機ＳＯＧ膜にイ
オン注入を行う。この場合には、無機ＳＯＧ膜に含まれ
る水分及び水酸基を減少させることができる。
【０１０４】１２）上記実施形態では、有機ＳＯＧ膜
６、１３に注入するイオンとしてホウ素（ボロン）イオ
ンを用いたが、結果として有機ＳＯＧ膜６、１３を改質
するものであればどのようなイオンを用いてもよい。具
体的には、アルゴンイオン、ホウ素イオン、窒素イオン
などの質量の比較的小さいイオンが適しており、中でも
ホウ素イオンがもっとも適しているが、これら以外にも
以下に示すイオンも十分に効果が期待できる。
【０１０５】アルゴン以外の不活性ガスイオン（ヘリウ
ムイオン、ネオンイオン、クリプトンイオン、キセノン
イオン、ラドンイオン）。不活性ガスは有機ＳＯＧ膜６
と反応しないため、イオン注入によって悪影響が生じる
恐れが全くない。ホウ素及び窒素以外のIII b,IV b,Ｖ
b,VI b,VII bの各族の元素単体イオン及びそれらの化合
物イオン。特に、酸素、アルミ、イオウ、塩素、ガリウ
ム、ゲルマニウム、ヒ素、セレン、臭素、アンチモン、
ヨウ素、インジウム、スズ、テルル、鉛、ビスマスの元
素単体イオン及びそれらの化合物イオン。
【０１０６】IVa族,Ｖa族の元素単体イオン及びそれら
の化合物イオン。特に、チタン、バナジウム、ニオブ、
ハフニウム、タンタルの元素単体イオン及びそれらの化
合物イオン。IVa族,Ｖa族の元素の酸化物は誘電率が高
いため、イオン注入後の有機ＳＯＧ膜の誘電率も高くな
るが、特に低い誘電率の層間絶縁膜が要求される場合以
外には実用上問題ない。
【０１０７】各イオンを複数種類組み合わせて用いる。
この場合、各イオンの相乗作用により更に優れた効果を
得ることができる。 １３）上記実施形態では、有機ＳＯＧ膜６、１３にイオ
ンを注入しているが、イオンに限らず、原子、分子、粒
子であればよい（本発明ではこれらを総称して不純物と
する）。
【０１０８】１４）スパッタリングの方法として、マグ
ネトロンスパッタリング以外に、ダイオードスパッタリ
ング、高周波スパッタリング、四極スパッタリング等の
ようなものであってもよい。 １５）スパッタエッチングの方法として、不活性ガスを
用いる以外に、反応性ガス（例えばＣＣｌ4、ＳＦ6）を
用いた反応性イオンビームエッチング（ＲＩＢＥ、反応
性イオンミリングとも呼ばれる）を用いてもよい。
【０１０９】尚、以上の実施形態にあっては、単結晶シ
リコン基板上に絶縁膜を形成する例を示しているが、例
えばＬＣＤのように絶縁性基板の上に絶縁膜を形成する
デバイスに対しても十分に適用が可能であり、このよう
な絶縁性基板上に絶縁膜を形成したものであっても本発
明における「半導体装置」の概念に属するものとする。
【０１１０】
【発明の効果】本発明にあっては、膜中の水分や水酸基
の含有率が低い信頼性に優れた絶縁膜を得ることがで
き、半導体装置としての信頼性を高めることができる。
特に、第１の絶縁膜の上にキャップ膜を形成した後に、
第１の絶縁膜に対し不純物を導入すれば、第１の絶縁膜
中の水分や水酸基の含有率はきわめて低くなり、絶縁膜
の信頼性は更に向上する。
【０１１１】また、第１の絶縁膜とその下の第３の絶縁
膜とにあっては、不純物が少なくとも両者の界面に達す
る条件で導入することにより、きわめて高い密着強度を
得ることができ、信頼性の高い絶縁膜を提供することが
できる。また、本発明の半導体装置の製造方法にあって
は、絶縁膜の下に存在するチタンなどの配線部材に、ホ
ウ素などの不純物を導入することにより、配線抵抗が下
がり、その結果、配線部材の膜厚を薄くすることがで
き、半導体装置としての微細化・高集積化に大いに寄与
することができる。
【図面の簡単な説明】
【図１】本発明を具体化した第１の実施形態に係る半導
体装置の製造過程を示す概略断面図。
【図２】本発明を具体化した第１の実施形態に係る半導
体装置の製造過程を示す概略断面図。
【図３】本発明を具体化した第１の実施形態に係る半導
体装置の製造過程を示す概略断面図。
【図４】本発明を具体化した第１の実施形態に係る半導
体装置の製造過程を示す概略断面図。
【図５】本発明を具体化した第１の実施形態に係る半導
体装置の製造過程を示す概略断面図。
【図６】本発明を具体化した第１の実施形態に係る半導
体装置の製造過程を示す概略断面図。
【図７】本発明を具体化した第１の実施形態に係る半導
体装置の製造過程を示す概略断面図。
【図８】本発明を具体化した第１の実施形態に係る半導
体装置の製造過程を示す概略断面図。
【図９】本発明の実施形態を説明するための特性図。
【図１０】本発明の実施形態を説明するための特性図。
【図１１】本発明の実施形態を説明するための特性図。
【図１２】本発明の実施形態を説明するための特性図。
【図１３】本発明の実施形態を説明するための特性図。
【図１４】本発明の実施形態を説明するための特性図。
【図１５】本発明の実施形態を説明するための特性図。
【図１６】本発明の実施形態を説明するための特性図。
【図１７】本発明の実施形態を説明するための特性図。
【図１８】本発明の実施形態を説明するための特性図。
【図１９】本発明の実施形態を説明するための特性図。
【図２０】本発明の実施形態を説明するための特性図。
【図２１】本発明の実施形態を説明するための特性図。
【図２２】本発明の実施形態を説明するための特性図。
【図２３】本発明の実施形態を説明するための特性図。
【図２４】本発明の実施形態を説明するための説明図。
【図２５】本発明を具体化した第２の実施形態に係る半
導体装置の製造過程を示す概略断面図。
【図２６】本発明を具体化した第２の実施形態に係る半
導体装置の製造過程を示す概略断面図。
【図２７】本発明の実施形態を説明するための特性図。
【図２８】本発明の実施形態を説明するための特性図。
【図２９】本発明の実施形態を説明するための特性図。
【図３０】本発明の実施形態を説明するための特性図。
【図３１】本発明の実施形態を説明するための特性図。
【図３２】本発明の実施形態を説明するための特性図。
【図３３】本発明の実施形態を説明するための特性図。
【符号の説明】
１ シリコン基板 ５、１２ シリコン酸化膜（第３の絶縁膜） ６、１３ 有機ＳＯＧ膜（第１の絶縁膜） ７、１４ 改質ＳＯＧ膜（第１の絶縁膜） ８、１５ シリコン窒化膜（キャップ膜） １０、５０ ソース・ドレイン電極（金属配線部材） ５４ Ｔｉ膜 ５５ ＴｉＮ膜
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 ＦＩ Ｈ０１Ｌ 21/768 Ｈ０１Ｌ 21/94 Ｚ 21/95 (56)参考文献 特開 平10−303295（ＪＰ，Ａ) 特開 昭59−17243（ＪＰ，Ａ) 特開 昭58−31519（ＪＰ，Ａ) 特開 平９−330982（ＪＰ，Ａ) 特開 平10−209147（ＪＰ，Ａ) 特開 平８−241891（ＪＰ，Ａ) (58)調査した分野(Int.Cl.6，ＤＢ名) H01L 21/316 H01L 21/318

Claims (25)

    (57)【特許請求の範囲】
  1. 【請求項１】 基板上に、有機ＳＯＧからなる第１の絶
    縁膜を形成する工程と、 前記第１の絶縁膜の上にキャップ膜を形成する工程と、 前記第１の絶縁膜に対し、前記キャップ膜を介して不純
    物を導入して、第１の絶縁膜を改質する工程と、 を含むことを特徴とした半導体装置の製造方法。
  2. 【請求項２】 前記キャップ膜は、前記第１の絶縁膜よ
    りも良好な耐水性を有することを特徴とした請求項１に
    記載の半導体装置の製造方法。
  3. 【請求項３】 基板上に、第３の絶縁膜を形成する工程
    と、 前記第３の絶縁膜の上に有機ＳＯＧからなる第１の絶縁
    膜を形成する工程と、 前記第１の絶縁膜の上にキャップ膜を形成する工程と、 前記第１の絶縁膜に対し、前記キャップ膜を介して不純
    物を、その不純物が少なくとも前記キャップ膜との界面
    を通過し且つ前記第３の絶縁膜との界面に達する条件で
    導入する工程と、 を含むことを特徴とした半導体装置の製造方法。
  4. 【請求項４】 基板上に金属配線部材を形成する工程
    と、 前記金属配線部材の上に第１の絶縁膜を形成する工程
    と、 前記第１の絶縁膜の上にキャップ膜を形成する工程と、 前記第１の絶縁膜に対し、不純物を、その不純物が少な
    くとも前記キャップ膜との界面を通過し且つ前記金属配
    線部材に達する条件で導入することにより前記第１の絶
    縁膜を改質すると共に前記金属配線部材を低抵抗化する
    工程と、 を含むことを特徴とした半導体装置の製造方法。
  5. 【請求項５】 基板上に金属配線部材を形成する工程
    と、 前記金属配線部材の上に第１の絶縁膜を形成する工程
    と、 前記第１の絶縁膜に対し、不純物を、その不純物が少な
    くとも前記金属配線部材に達する条件で導入することに
    より前記第１の絶縁膜を改質すると共に前記金属配線部
    材を低抵抗化する工程と、 この第１の絶縁膜の上にキャップ膜を形成する工程と、 を含むことを特徴とした半導体装置の製造方法。
  6. 【請求項６】 基板上に金属配線部材を形成する工程
    と、 前記金属配線部材の上に第３の絶縁膜を形成する工程
    と、 前記第３の絶縁膜の上に第１の絶縁膜を形成する工程
    と、 前記第１の絶縁膜の上にキャップ膜を形成する工程と、 前記第１の絶縁膜に対し、不純物を、その不純物が前記
    キャップ膜との界面及び前記第３の絶縁膜との界面を通
    過し且つ少なくとも前記金属配線部材に達する条件で導
    入する工程と、 を含むことを特徴とした半導体装置の製造方法。
  7. 【請求項７】 基板上に金属配線部材を形成する工程
    と、 前記金属配線部材の上に第３の絶縁膜を形成する工程
    と、 前記第３の絶縁膜の上に第１の絶縁膜を形成する工程
    と、 前記第１の絶縁膜に対し、不純物を、その不純物が前記
    第３の絶縁膜との界面を通過し且つ少なくとも前記金属
    配線部材に達する条件で導入することにより前記第１の
    絶縁膜を改質すると共に前記金属配線部材を低抵抗化す
    る工程と、 前記第１の絶縁膜の上にキャップ膜を形成する工程と、 を含むことを特徴とした半導体装置の製造方法。
  8. 【請求項８】 前記金属配線部材はチタン膜を有し、前
    記不純物はこのチタン膜に導入されることを特徴とした
    請求項４乃至７のいずれか１項に記載の半導体装置の製
    造方法。
  9. 【請求項９】 前記第１の絶縁膜が、有機ＳＯＧからな
    ることを特徴とする請求項４乃至７のいずれか１項に記
    載の半導体装置の製造方法。
  10. 【請求項１０】 前記第１の絶縁膜が、無機ＳＯＧから
    なることを特徴とする請求項４乃至７のいずれか１項に
    記載の半導体装置の製造方法。
  11. 【請求項１１】 前記キャップ膜が、窒化シリコン系の
    材料からなることを特徴とした請求項１乃至７のいずれ
    か１項に記載の半導体装置の製造方法。
  12. 【請求項１２】 前記キャップ膜が、前記第１の絶縁膜
    の表面を窒化処理することにより形成されることを特徴
    とした請求項１乃至７のいずれか１項に記載の半導体装
    置の製造方法。
  13. 【請求項１３】 前記キャップ膜が、プラズマＣＶＤ法
    で形成されたシリコン酸化物材料からなることを特徴と
    した請求項１乃至７のいずれか１項に記載の半導体装置
    の製造方法。
  14. 【請求項１４】 前記キャップ膜が、金属材料からなる
    ことを特徴とした請求項１乃至７のいずれか１項に記載
    の半導体装置の製造方法。
  15. 【請求項１５】 前記第１の絶縁膜と第３の絶縁膜との
    界面における不純物の単位面積当たりの数が、２×１０
    13atoms／cm2以上になるような条件で、不純物を導入す
    ることを特徴とした請求項３、６又は７に記載の半導体
    装置の製造方法。
  16. 【請求項１６】 前記第１の絶縁膜と第３の絶縁膜との
    界面における不純物の単位面積当たりの数が、２×１０
    18atoms／cm2以下になるような条件で、不純物を導入す
    ることを特徴とした請求項１５に記載の半導体装置の製
    造方法。
  17. 【請求項１７】 前記不純物を導入する工程は、イオン
    注入法などのように、不純物に運動エネルギーを与えて
    膜に導入する工程であることを特徴とした請求項１乃至
    １６のいずれか１項に記載の半導体装置の製造方法。
  18. 【請求項１８】 前記不純物としてホウ素イオンを用い
    たことを特徴とした請求項１乃至１７のいずれか１項に
    記載の半導体装置の製造方法。
  19. 【請求項１９】 前記第１の絶縁膜に不純物を導入した
    後に熱処理を行うことを特徴とした請求項１乃至１８の
    いずれか１項に記載の半導体装置の製造方法。
  20. 【請求項２０】 基板の上に形成され有機ＳＯＧからな
    る第１の絶縁膜と、この第１の絶縁膜の上に形成された
    キャップ膜とを備え、前記第１の絶縁膜と前記キャップ
    膜とには、同種の不純物が導入されていることを特徴と
    した半導体装置。
  21. 【請求項２１】 基板の上に形成された第３の絶縁膜
    と、この第３の絶縁膜の上に形成され有機ＳＯＧからな
    る第１の絶縁膜と、この第１の絶縁膜の上に形成された
    キャップ膜とを備え、少なくとも前記第１の絶縁膜と前
    記第３の絶縁膜とには、不純物が導入されていると共
    に、前記第１の絶縁膜と前記第３の絶縁膜とで前記不純
    物のプロファイルは連続しており、前記第３の絶縁膜に
    導入される不純物の数が２×１０13atoms／cm2以上であ
    ることを特徴とした半導体装置。
  22. 【請求項２２】 前記キャップ膜が、窒化シリコン系の
    材料からなることを特徴とした請求項２０又は２１に記
    載の半導体装置。
  23. 【請求項２３】 前記キャップ膜が、プラズマＣＶＤ法
    で形成されたシリコン酸化物材料からなることを特徴と
    した請求項２０又は２１に記載の半導体装置。
  24. 【請求項２４】 前記キャップ膜が、金属材料からなる
    ことを特徴とした請求項２０又は２１に記載の半導体装
    置。
  25. 【請求項２５】 前記不純物が、ホウ素であることを特
    徴とした請求項２０又は２１に記載の半導体装置。
JP10243893A 1997-09-26 1998-08-28 半導体装置の製造方法及び半導体装置 Expired - Fee Related JP2975934B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP10243893A JP2975934B2 (ja) 1997-09-26 1998-08-28 半導体装置の製造方法及び半導体装置
TW087114874A TW426950B (en) 1997-09-26 1998-09-08 Process for producing a semiconductor device and the semiconductor device
KR1019980039745A KR100350357B1 (ko) 1997-09-26 1998-09-24 반도체장치의제조방법및반도체장치
US09/160,044 US6235648B1 (en) 1997-09-26 1998-09-25 Semiconductor device including insulation film and fabrication method thereof
US09/716,334 US6690084B1 (en) 1997-09-26 2000-11-21 Semiconductor device including insulation film and fabrication method thereof

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP9-262170 1997-09-26
JP26217097 1997-09-26
JP10243893A JP2975934B2 (ja) 1997-09-26 1998-08-28 半導体装置の製造方法及び半導体装置

Publications (2)

Publication Number Publication Date
JPH11162967A JPH11162967A (ja) 1999-06-18
JP2975934B2 true JP2975934B2 (ja) 1999-11-10

Family

ID=26536486

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10243893A Expired - Fee Related JP2975934B2 (ja) 1997-09-26 1998-08-28 半導体装置の製造方法及び半導体装置

Country Status (4)

Country Link
US (1) US6235648B1 (ja)
JP (1) JP2975934B2 (ja)
KR (1) KR100350357B1 (ja)
TW (1) TW426950B (ja)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100383498B1 (ko) 1996-08-30 2003-08-19 산요 덴키 가부시키가이샤 반도체 장치 제조방법
US20030133292A1 (en) * 1999-11-18 2003-07-17 Mueller George G. Methods and apparatus for generating and modulating white light illumination conditions
US7014336B1 (en) * 1999-11-18 2006-03-21 Color Kinetics Incorporated Systems and methods for generating and modulating illumination conditions
US6208030B1 (en) * 1998-10-27 2001-03-27 Advanced Micro Devices, Inc. Semiconductor device having a low dielectric constant material
US6350707B1 (en) * 1999-09-03 2002-02-26 United Microelectronics Corp. Method of fabricating capacitor dielectric
US20020176259A1 (en) * 1999-11-18 2002-11-28 Ducharme Alfred D. Systems and methods for converting illumination
KR100408394B1 (ko) 2001-01-20 2003-12-06 삼성전자주식회사 광디스크 드라이브
US6495474B1 (en) * 2000-09-11 2002-12-17 Agere Systems Inc. Method of fabricating a dielectric layer
KR100699817B1 (ko) * 2000-12-26 2007-03-27 삼성전자주식회사 확산 방지막을 포함하는 반도체 소자 및 그 형성방법
JP2002305242A (ja) * 2001-04-05 2002-10-18 Canon Sales Co Inc 半導体装置の製造方法
US6917110B2 (en) 2001-12-07 2005-07-12 Sanyo Electric Co., Ltd. Semiconductor device comprising an interconnect structure with a modified low dielectric insulation layer
JP4177993B2 (ja) * 2002-04-18 2008-11-05 株式会社ルネサステクノロジ 半導体装置及びその製造方法
TWI253684B (en) 2003-06-02 2006-04-21 Tokyo Electron Ltd Method and system for using ion implantation for treating a low-k dielectric film
US7250312B2 (en) 2003-08-08 2007-07-31 Semiconductor Energy Laboratory Co., Ltd. Doping method and method for fabricating thin film transistor
JP2005093992A (ja) * 2003-08-08 2005-04-07 Semiconductor Energy Lab Co Ltd ドーピング装置及びドーピング方法、並びに薄膜トランジスタの作製方法
US8552559B2 (en) * 2004-07-29 2013-10-08 Megica Corporation Very thick metal interconnection scheme in IC chips
TWI312169B (en) * 2005-05-25 2009-07-11 Megica Corporatio Chip structure and process for forming the same
US8022552B2 (en) 2006-06-27 2011-09-20 Megica Corporation Integrated circuit and method for fabricating the same
US8193636B2 (en) * 2007-03-13 2012-06-05 Megica Corporation Chip assembly with interconnection by metal bump
US10570925B2 (en) 2015-10-27 2020-02-25 Pratt & Whitney Canada Corp. Diffuser pipe with splitter vane
US10109952B2 (en) * 2017-02-08 2018-10-23 Delphi Technologies, Llc Electrical connector assembly with axial connection assist

Family Cites Families (66)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
BE759058A (ja) 1969-11-19 1971-05-17 Philips Nv
JPS5831519A (ja) 1981-08-18 1983-02-24 Toshiba Corp 半導体装置の製造方法
JPS5917243A (ja) 1982-07-21 1984-01-28 Hitachi Ltd 半導体装置の製造方法
JPS6260242A (ja) 1985-09-09 1987-03-16 Nec Corp 半導体装置の製造方法
US4775550A (en) 1986-06-03 1988-10-04 Intel Corporation Surface planarization method for VLSI technology
US4676867A (en) 1986-06-06 1987-06-30 Rockwell International Corporation Planarization process for double metal MOS using spin-on glass as a sacrificial layer
US4843034A (en) 1987-06-12 1989-06-27 Massachusetts Institute Of Technology Fabrication of interlayer conductive paths in integrated circuits
KR100212098B1 (ko) * 1987-09-19 1999-08-02 가나이 쓰도무 반도체 집적회로 장치 및 그 제조 방법과 반도체 집적 회로 장치의 배선기판 및 그 제조 방법
JPH01138734A (ja) 1987-11-25 1989-05-31 Mitsubishi Electric Corp 複導電体層を有する半導体装置およびその製造方法
JPH01199456A (ja) 1988-02-04 1989-08-10 Matsushita Electric Ind Co Ltd 半導体集積回路の製造方法
JP2778714B2 (ja) 1988-03-02 1998-07-23 株式会社東芝 色素有機薄膜及び色素有機薄膜素子
JPH01264253A (ja) * 1988-04-15 1989-10-20 Hitachi Ltd 半導体装置の製造方法
US5270259A (en) 1988-06-21 1993-12-14 Hitachi, Ltd. Method for fabricating an insulating film from a silicone resin using O.sub.
JPH027451A (ja) 1988-06-24 1990-01-11 Nec Corp 半導体集積回路装置の製造方法
JPH0226055A (ja) 1988-07-14 1990-01-29 Matsushita Electron Corp 半導体装置の製造方法
KR910008980B1 (ko) 1988-12-20 1991-10-26 현대전자산업 주식회사 자외선을 이용한 s.o.g 박막 경화 방법
JPH02235358A (ja) 1989-03-08 1990-09-18 Mitsubishi Electric Corp 多層配線の接続方法
US4885262A (en) 1989-03-08 1989-12-05 Intel Corporation Chemical modification of spin-on glass for improved performance in IC fabrication
JP2822430B2 (ja) 1989-03-28 1998-11-11 日本電気株式会社 層間絶縁膜の形成方法
JPH03101130A (ja) 1989-09-13 1991-04-25 Mitsubishi Electric Corp 半導体装置の製造方法
JP2553723B2 (ja) 1989-12-25 1996-11-13 三菱電機株式会社 化合物半導体集積回路装置
US5003062A (en) 1990-04-19 1991-03-26 Taiwan Semiconductor Manufacturing Co. Semiconductor planarization process for submicron devices
US5024723A (en) 1990-05-07 1991-06-18 Goesele Ulrich M Method of producing a thin silicon on insulator layer by wafer bonding and chemical thinning
DE69123175T2 (de) 1990-05-31 1997-04-03 Canon Kk Verfahren zur Verdrahtung einer Halbleiterschaltung
US5527872A (en) 1990-09-14 1996-06-18 At&T Global Information Solutions Company Electronic device with a spin-on glass dielectric layer
US5106787A (en) 1990-11-19 1992-04-21 Taiwan Semiconductor Manufacturing Co. Method for high vacuum controlled ramping curing furnace for SOG planarization
JPH04234149A (ja) 1990-12-28 1992-08-21 Nec Corp 半導体装置の多層配線層間絶縁膜の形成方法
US5186745A (en) 1991-02-04 1993-02-16 Motorola, Inc. Teos based spin-on-glass and processes for making and using the same
JP2533414B2 (ja) 1991-04-09 1996-09-11 三菱電機株式会社 半導体集積回路装置の配線接続構造およびその製造方法
JPH04317358A (ja) 1991-04-16 1992-11-09 Sony Corp 半導体装置の製造方法
JPH0574963A (ja) 1991-06-06 1993-03-26 Mitsubishi Electric Corp 半導体装置及びその製造方法
US5314834A (en) * 1991-08-26 1994-05-24 Motorola, Inc. Field effect transistor having a gate dielectric with variable thickness
KR950002948B1 (ko) 1991-10-10 1995-03-28 삼성전자 주식회사 반도체 장치의 금속층간 절연막 형성방법
US5468684A (en) 1991-12-13 1995-11-21 Symetrix Corporation Integrated circuit with layered superlattice material and method of fabricating same
JPH05198523A (ja) 1992-01-20 1993-08-06 Matsushita Electron Corp イオン注入方法及びイオン注入装置
US5192697A (en) 1992-01-27 1993-03-09 Chartered Semiconductor Manufacturing Pte Ltd. SOG curing by ion implantation
JPH05226334A (ja) 1992-02-13 1993-09-03 Mitsubishi Electric Corp 半導体装置，およびその製造方法
JPH05243402A (ja) 1992-03-03 1993-09-21 Nec Corp 半導体装置の製造方法
JP3093429B2 (ja) 1992-04-28 2000-10-03 日本電気株式会社 半導体装置の製造方法
JP2989986B2 (ja) 1993-03-22 1999-12-13 三洋電機株式会社 イオン注入と同時に電子シャワーを照射するイオン注入装置
JP3216345B2 (ja) 1993-04-06 2001-10-09 ソニー株式会社 半導体装置及びその作製方法
JPH06349950A (ja) 1993-06-07 1994-12-22 Mitsubishi Electric Corp 半導体装置及びその製造方法
JP3101130B2 (ja) 1993-07-19 2000-10-23 日本電子株式会社 複合荷電粒子ビーム装置
JPH0799195A (ja) 1993-09-27 1995-04-11 Nec Corp 半導体装置の製造方法
JPH07193024A (ja) 1993-12-27 1995-07-28 Nec Corp 半導体装置およびその製造方法
US5429990A (en) 1994-04-08 1995-07-04 United Microelectronics Corporation Spin-on-glass planarization process with ion implantation
JPH08241891A (ja) 1994-06-13 1996-09-17 Ind Technol Res Inst 基板上のスピン−オン−ガラス層の改良方法
JP3061531B2 (ja) 1994-07-04 2000-07-10 三菱マテリアルシリコン株式会社 シリコンウェーハのラッピング方法
JPH0864561A (ja) 1994-08-23 1996-03-08 Nippon Steel Corp 化学的機械的研磨法における終点検出方法及び化学的機械的研磨装置
JP3015717B2 (ja) 1994-09-14 2000-03-06 三洋電機株式会社 半導体装置の製造方法および半導体装置
US5786273A (en) 1995-02-15 1998-07-28 Matsushita Electric Industrial Co., Ltd. Semiconductor device and associated fabrication method
US5496776A (en) 1995-04-27 1996-03-05 United Microelectronics Corporation Spin-on-glass planarization process with ion implantation
US5616513A (en) 1995-06-01 1997-04-01 International Business Machines Corporation Shallow trench isolation with self aligned PSG layer
KR100208442B1 (ko) 1995-06-24 1999-07-15 김영환 반도체 소자의 비아홀 형성방법
US5549786A (en) 1995-08-29 1996-08-27 Advanced Micro Devices, Inc. Highly selective, highly uniform plasma etch process for spin-on glass
JP2822961B2 (ja) 1995-12-14 1998-11-11 日本電気株式会社 半導体装置
KR100198678B1 (ko) 1996-02-28 1999-06-15 구본준 금속 배선 구조 및 형성방법
JP3015752B2 (ja) 1996-02-29 2000-03-06 三洋電機株式会社 半導体装置の製造方法
KR100255659B1 (ko) 1996-03-30 2000-05-01 윤종용 반도체 장치의 sog층 처리 방법
US5830773A (en) 1996-04-17 1998-11-03 Advanced Micro Devices, Inc. Method for forming semiconductor field region dielectrics having globally planarized upper surfaces
US5898221A (en) 1996-09-27 1999-04-27 Sanyo Electric Company, Ltd. Semiconductor device having upper and lower wiring layers
US5674784A (en) 1996-10-02 1997-10-07 Taiwan Semiconductor Manufacturing Company, Ltd. Method for forming polish stop layer for CMP process
JP3015767B2 (ja) 1996-12-25 2000-03-06 三洋電機株式会社 半導体装置の製造方法及び半導体装置
US5855962A (en) 1997-01-09 1999-01-05 International Business Machines Corporation Flowable spin-on insulator
JPH10209147A (ja) 1997-01-21 1998-08-07 Nec Corp 半導体装置の製造方法
JPH10303295A (ja) 1997-04-22 1998-11-13 Mitsubishi Electric Corp 半導体装置の製造方法

Also Published As

Publication number Publication date
KR100350357B1 (ko) 2002-11-18
KR19990030107A (ko) 1999-04-26
US6235648B1 (en) 2001-05-22
JPH11162967A (ja) 1999-06-18
TW426950B (en) 2001-03-21

Similar Documents

Publication Publication Date Title
JP2975934B2 (ja) 半導体装置の製造方法及び半導体装置
JP3015767B2 (ja) 半導体装置の製造方法及び半導体装置
JP3015717B2 (ja) 半導体装置の製造方法および半導体装置
US7709960B2 (en) Dual liner capping layer interconnect structure
KR100447915B1 (ko) 반도체장치의제조방법
KR100371468B1 (ko) 반도체장치의제조방법
US6177343B1 (en) Process for producing semiconductor devices including an insulating layer with an impurity
US20020063312A1 (en) Plasma induced depletion of fluorine from surfaces of fluorinated low-k dielectric materials
JP3015738B2 (ja) 半導体装置の製造方法
US6288438B1 (en) Semiconductor device including insulation film and fabrication method thereof
US20060199371A1 (en) Semiconductor devices passivation film
US6690084B1 (en) Semiconductor device including insulation film and fabrication method thereof
JP3015765B2 (ja) 半導体装置の製造方法及び半導体装置
US6617240B2 (en) Method of fabricating semiconductor device
US6326318B1 (en) Process for producing semiconductor devices including an insulating layer with an impurity
JP3545250B2 (ja) 半導体装置の製造方法
US6917110B2 (en) Semiconductor device comprising an interconnect structure with a modified low dielectric insulation layer
JP3322651B2 (ja) 半導体装置の製造方法
JP2999973B2 (ja) 半導体装置の製造方法
JP3015750B2 (ja) 半導体装置の製造方法
JPH11330239A (ja) 半導体装置及び半導体装置の製造方法
JPH10107141A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080903

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090903

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100903

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100903

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110903

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110903

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120903

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130903

Year of fee payment: 14

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees