JP2002305242A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP2002305242A JP2002305242A JP2001106689A JP2001106689A JP2002305242A JP 2002305242 A JP2002305242 A JP 2002305242A JP 2001106689 A JP2001106689 A JP 2001106689A JP 2001106689 A JP2001106689 A JP 2001106689A JP 2002305242 A JP2002305242 A JP 2002305242A
- Authority
- JP
- Japan
- Prior art keywords
- film
- insulating film
- wiring
- semiconductor device
- copper
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 34
- 239000004065 semiconductor Substances 0.000 title claims abstract description 25
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 18
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 claims abstract description 45
- 230000004888 barrier function Effects 0.000 claims abstract description 43
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims abstract description 41
- 229910052802 copper Inorganic materials 0.000 claims abstract description 41
- 239000010949 copper Substances 0.000 claims abstract description 41
- 239000000758 substrate Substances 0.000 claims abstract description 21
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims abstract description 12
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 claims description 56
- 239000007789 gas Substances 0.000 claims description 55
- GQPLMRYTRLFLPF-UHFFFAOYSA-N Nitrous Oxide Chemical compound [O-][N+]#N GQPLMRYTRLFLPF-UHFFFAOYSA-N 0.000 claims description 42
- 229910021529 ammonia Inorganic materials 0.000 claims description 28
- VNWKTOKETHGBQD-UHFFFAOYSA-N methane Chemical compound C VNWKTOKETHGBQD-UHFFFAOYSA-N 0.000 claims description 22
- 229960001730 nitrous oxide Drugs 0.000 claims description 21
- 229930195733 hydrocarbon Natural products 0.000 claims description 17
- 150000002430 hydrocarbons Chemical class 0.000 claims description 17
- 239000004215 Carbon black (E152) Substances 0.000 claims description 14
- 235000013842 nitrous oxide Nutrition 0.000 claims description 12
- OTMSDBZUPAUEDD-UHFFFAOYSA-N Ethane Chemical compound CC OTMSDBZUPAUEDD-UHFFFAOYSA-N 0.000 claims description 9
- VGGSQFUCUMXWEO-UHFFFAOYSA-N Ethene Chemical compound C=C VGGSQFUCUMXWEO-UHFFFAOYSA-N 0.000 claims description 9
- 239000005977 Ethylene Substances 0.000 claims description 9
- HSFWRNGVRCDJHI-UHFFFAOYSA-N alpha-acetylene Natural products C#C HSFWRNGVRCDJHI-UHFFFAOYSA-N 0.000 claims description 9
- 125000002534 ethynyl group Chemical group [H]C#C* 0.000 claims description 9
- 229910052581 Si3N4 Inorganic materials 0.000 abstract description 9
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 abstract description 9
- 229910001873 dinitrogen Inorganic materials 0.000 abstract description 3
- 238000009792 diffusion process Methods 0.000 description 11
- 230000015572 biosynthetic process Effects 0.000 description 10
- 239000011229 interlayer Substances 0.000 description 10
- 229910004298 SiO 2 Inorganic materials 0.000 description 9
- 238000000151 deposition Methods 0.000 description 9
- 230000008021 deposition Effects 0.000 description 9
- 239000001272 nitrous oxide Substances 0.000 description 9
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- 239000003085 diluting agent Substances 0.000 description 4
- 230000005684 electric field Effects 0.000 description 4
- 230000005284 excitation Effects 0.000 description 4
- 229910052786 argon Inorganic materials 0.000 description 3
- 238000010438 heat treatment Methods 0.000 description 3
- 229910052734 helium Inorganic materials 0.000 description 3
- 230000010354 integration Effects 0.000 description 3
- 238000012360 testing method Methods 0.000 description 3
- 238000012546 transfer Methods 0.000 description 3
- UGFAIRIUMAVXCW-UHFFFAOYSA-N Carbon monoxide Chemical compound [O+]#[C-] UGFAIRIUMAVXCW-UHFFFAOYSA-N 0.000 description 2
- MWUXSHHQAYIFBG-UHFFFAOYSA-N Nitric oxide Chemical compound O=[N] MWUXSHHQAYIFBG-UHFFFAOYSA-N 0.000 description 2
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 2
- 238000013459 approach Methods 0.000 description 2
- 230000000903 blocking effect Effects 0.000 description 2
- 239000007795 chemical reaction product Substances 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000002474 experimental method Methods 0.000 description 2
- 239000001307 helium Substances 0.000 description 2
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 description 2
- 239000001257 hydrogen Substances 0.000 description 2
- 229910052739 hydrogen Inorganic materials 0.000 description 2
- 125000004435 hydrogen atom Chemical class [H]* 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 238000010926 purge Methods 0.000 description 2
- 229910000077 silane Inorganic materials 0.000 description 2
- CZDYPVPMEAXLPK-UHFFFAOYSA-N tetramethylsilane Chemical group C[Si](C)(C)C CZDYPVPMEAXLPK-UHFFFAOYSA-N 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- 101150072233 RR29 gene Proteins 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- -1 alkyl compound Chemical class 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 239000003610 charcoal Substances 0.000 description 1
- 230000010485 coping Effects 0.000 description 1
- 238000002484 cyclic voltammetry Methods 0.000 description 1
- 238000010790 dilution Methods 0.000 description 1
- 239000012895 dilution Substances 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- ZZUFCTLCJUWOSV-UHFFFAOYSA-N furosemide Chemical compound C1=C(Cl)C(S(=O)(=O)N)=CC(C(O)=O)=C1NCC1=CC=CO1 ZZUFCTLCJUWOSV-UHFFFAOYSA-N 0.000 description 1
- 238000010574 gas phase reaction Methods 0.000 description 1
- 239000011261 inert gas Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000010410 layer Substances 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 230000006641 stabilisation Effects 0.000 description 1
- 238000011105 stabilization Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
- C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
- C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
- H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
Landscapes
- Chemical & Material Sciences (AREA)
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Inorganic Chemistry (AREA)
- General Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Materials Engineering (AREA)
- Mechanical Engineering (AREA)
- Metallurgy (AREA)
- Organic Chemistry (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Formation Of Insulating Films (AREA)
Abstract
(57)【要約】
【課題】 比誘電率が５以下の低い比誘電率を有し、か
つ、シリコン窒化膜と同等のリーク電流特性を有するバ
リア絶縁膜を成膜する半導体装置の製造方法を提供す
る。 【解決手段】 テトラエトキシシラン（ＴＥＯＳ）と一
酸化二窒素（Ｎ2Ｏ）とを含む成膜ガスをプラズマ化し
て反応させ、表面に銅配線３４ｂが露出している基板２
１上に銅配線３４ｂを被覆するバリア絶縁膜３５ａを形
成する。
つ、シリコン窒化膜と同等のリーク電流特性を有するバ
リア絶縁膜を成膜する半導体装置の製造方法を提供す
る。 【解決手段】 テトラエトキシシラン（ＴＥＯＳ）と一
酸化二窒素（Ｎ2Ｏ）とを含む成膜ガスをプラズマ化し
て反応させ、表面に銅配線３４ｂが露出している基板２
１上に銅配線３４ｂを被覆するバリア絶縁膜３５ａを形
成する。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置の製造
方法に関し、より詳しくは、配線、特に銅膜を主とする
配線を被覆するバリア絶縁膜を形成する半導体装置の製
造方法に関する。
方法に関し、より詳しくは、配線、特に銅膜を主とする
配線を被覆するバリア絶縁膜を形成する半導体装置の製
造方法に関する。
【０００２】
【従来の技術】近年、半導体集積回路装置の高集積度
化、高密度化とともに、データ転送速度の高速化が要求
されている。このため、銅膜を主とする配線が用いられ
ているが、銅膜を主とする配線からの銅の拡散を阻止す
るバリア膜としての機能、及びダマシン法を適用する際
のエッチングストッパとしての機能を有し、かつ好まし
くは低誘電率を有する絶縁膜（以下、バリア絶縁膜と称
する。）が必要となる。
化、高密度化とともに、データ転送速度の高速化が要求
されている。このため、銅膜を主とする配線が用いられ
ているが、銅膜を主とする配線からの銅の拡散を阻止す
るバリア膜としての機能、及びダマシン法を適用する際
のエッチングストッパとしての機能を有し、かつ好まし
くは低誘電率を有する絶縁膜（以下、バリア絶縁膜と称
する。）が必要となる。
【０００３】このようなバリア絶縁膜を形成するため、
一つは、テトラメチルシラン（Si(CH3) 4）その他の有
機シランとメタン（ＣＨ4）の混合ガスを用いたプラズ
マＣＶＤ（Chemical Vapor Deposition）法が知られて
いる。その他、バリア絶縁膜としてプラズマＣＶＤ法に
より成膜したシリコン窒化膜（以下、ＳｉＮ膜と称す
る。）が用いられている。
一つは、テトラメチルシラン（Si(CH3) 4）その他の有
機シランとメタン（ＣＨ4）の混合ガスを用いたプラズ
マＣＶＤ（Chemical Vapor Deposition）法が知られて
いる。その他、バリア絶縁膜としてプラズマＣＶＤ法に
より成膜したシリコン窒化膜（以下、ＳｉＮ膜と称す
る。）が用いられている。
【０００４】
【発明が解決しようとする課題】しかしながら、テトラ
メチルシランその他の有機シランとメタンを用いて成膜
したバリア絶縁膜は炭素量が多く、リーク電流が大きい
という問題がある。また、シリコン窒化膜のバリア絶縁
膜はリーク電流は小さいが、誘電率が７程度と高いとい
う問題がある。
メチルシランその他の有機シランとメタンを用いて成膜
したバリア絶縁膜は炭素量が多く、リーク電流が大きい
という問題がある。また、シリコン窒化膜のバリア絶縁
膜はリーク電流は小さいが、誘電率が７程度と高いとい
う問題がある。
【０００５】本発明は、上記の従来例の問題点に鑑みて
創作されたものであり、比誘電率が５以下の低い比誘電
率を有し、かつ、シリコン窒化膜と同等のリーク電流特
性を有するバリア絶縁膜を成膜する半導体装置の製造方
法を提供するものである。
創作されたものであり、比誘電率が５以下の低い比誘電
率を有し、かつ、シリコン窒化膜と同等のリーク電流特
性を有するバリア絶縁膜を成膜する半導体装置の製造方
法を提供するものである。
【０００６】
【課題を解決するための手段】上記課題を解決するた
め、請求項１記載の発明は、半導体装置の製造方法に係
り、テトラエトキシシラン（ＴＥＯＳ）と一酸化二窒素
（Ｎ2Ｏ）とを含む成膜ガスをプラズマ化して反応さ
せ、表面に銅膜を主とする配線が露出している基板上に
前記銅膜を主とする配線を被覆するバリア絶縁膜を形成
することを特徴とし、請求項２記載の発明は、請求項１
記載の半導体装置の製造方法に係り、前記成膜ガスは、
テトラエトキシシラン（ＴＥＯＳ）と一酸化二窒素（Ｎ
2Ｏ）のほかに、アンモニア（ＮＨ3）又は窒素(Ｎ2)の
うち少なくとも何れか一を含むことを特徴とし、請求項
３記載の発明は、請求項１記載の半導体装置の製造方法
に係り、前記成膜ガスは、前記成膜ガスは、テトラエト
キシシラン（ＴＥＯＳ）と一酸化二窒素（Ｎ2Ｏ）のほ
かに、炭化水素（ＣmＨn）を含むものであることを特徴
とし、請求項４記載の発明は、請求項２記載の半導体装
置の製造方法に係り、前記成膜ガスは、前記成膜ガス
は、テトラエトキシシラン（ＴＥＯＳ）と一酸化二窒素
（Ｎ2Ｏ）と、アンモニア（ＮＨ3）又は窒素(Ｎ2)のう
ち少なくとも何れか一のほかに、炭化水素（ＣmＨn）を
含むものであることを特徴とし、請求項５記載の発明
は、請求項３又は４の何れか一に記載の半導体装置の製
造方法に係り、前記炭化水素（ＣmＨn）は、メタン(Ｃ
Ｈ4)、アセチレン（Ｃ2Ｈ2） 、エチレン（Ｃ2Ｈ4）、
エタン（Ｃ2Ｈ6）のうち何れか一であることを特徴とし
ている。
め、請求項１記載の発明は、半導体装置の製造方法に係
り、テトラエトキシシラン（ＴＥＯＳ）と一酸化二窒素
（Ｎ2Ｏ）とを含む成膜ガスをプラズマ化して反応さ
せ、表面に銅膜を主とする配線が露出している基板上に
前記銅膜を主とする配線を被覆するバリア絶縁膜を形成
することを特徴とし、請求項２記載の発明は、請求項１
記載の半導体装置の製造方法に係り、前記成膜ガスは、
テトラエトキシシラン（ＴＥＯＳ）と一酸化二窒素（Ｎ
2Ｏ）のほかに、アンモニア（ＮＨ3）又は窒素(Ｎ2)の
うち少なくとも何れか一を含むことを特徴とし、請求項
３記載の発明は、請求項１記載の半導体装置の製造方法
に係り、前記成膜ガスは、前記成膜ガスは、テトラエト
キシシラン（ＴＥＯＳ）と一酸化二窒素（Ｎ2Ｏ）のほ
かに、炭化水素（ＣmＨn）を含むものであることを特徴
とし、請求項４記載の発明は、請求項２記載の半導体装
置の製造方法に係り、前記成膜ガスは、前記成膜ガス
は、テトラエトキシシラン（ＴＥＯＳ）と一酸化二窒素
（Ｎ2Ｏ）と、アンモニア（ＮＨ3）又は窒素(Ｎ2)のう
ち少なくとも何れか一のほかに、炭化水素（ＣmＨn）を
含むものであることを特徴とし、請求項５記載の発明
は、請求項３又は４の何れか一に記載の半導体装置の製
造方法に係り、前記炭化水素（ＣmＨn）は、メタン(Ｃ
Ｈ4)、アセチレン（Ｃ2Ｈ2） 、エチレン（Ｃ2Ｈ4）、
エタン（Ｃ2Ｈ6）のうち何れか一であることを特徴とし
ている。
【０００７】以下に、上記本発明の構成により奏される
作用を説明する。この発明では、テトラエトキシシラン
（ＴＥＯＳ）と一酸化二窒素（Ｎ2Ｏ）とを含む成膜ガ
スをプラズマ化して反応させ、基板上にバリア絶縁膜を
形成している。実験によれば、シリコン窒化膜の比誘電
率７程度と比べて比誘電率４台と比較的低い比誘電率を
有し、かつ、シリコン窒化膜のリーク電流と同等のレベ
ルとなる小さなリーク電流を有するバリア絶縁膜が得ら
れた。
作用を説明する。この発明では、テトラエトキシシラン
（ＴＥＯＳ）と一酸化二窒素（Ｎ2Ｏ）とを含む成膜ガ
スをプラズマ化して反応させ、基板上にバリア絶縁膜を
形成している。実験によれば、シリコン窒化膜の比誘電
率７程度と比べて比誘電率４台と比較的低い比誘電率を
有し、かつ、シリコン窒化膜のリーク電流と同等のレベ
ルとなる小さなリーク電流を有するバリア絶縁膜が得ら
れた。
【０００８】さらに、バリア絶縁膜の成膜ガスとして、
アンモニア（ＮＨ3）を添加することにより成膜された
バリア絶縁膜において銅に対するバリア性を向上させ、
更にリーク電流を低減することができる。さらに、バリ
ア絶縁膜の成膜ガスとして、テトラエトキシシラン、及
び一酸化二窒素のほかに、又はテトラエトキシシラン、
一酸化二窒素、及びアンモニア（ＮＨ3）のほかに、炭
化水素（ＣmＨn）、例えばメタン(ＣＨ4)、アセチレン
（Ｃ 2Ｈ2） 、エチレン（Ｃ2Ｈ4）、エタン（Ｃ2Ｈ6）
のうち何れか一を加えることにより、低い比誘電率を維
持しつつ、さらに緻密で、銅に対する拡散阻止能力が高
いバリア絶縁膜を得ることができる。
アンモニア（ＮＨ3）を添加することにより成膜された
バリア絶縁膜において銅に対するバリア性を向上させ、
更にリーク電流を低減することができる。さらに、バリ
ア絶縁膜の成膜ガスとして、テトラエトキシシラン、及
び一酸化二窒素のほかに、又はテトラエトキシシラン、
一酸化二窒素、及びアンモニア（ＮＨ3）のほかに、炭
化水素（ＣmＨn）、例えばメタン(ＣＨ4)、アセチレン
（Ｃ 2Ｈ2） 、エチレン（Ｃ2Ｈ4）、エタン（Ｃ2Ｈ6）
のうち何れか一を加えることにより、低い比誘電率を維
持しつつ、さらに緻密で、銅に対する拡散阻止能力が高
いバリア絶縁膜を得ることができる。
【０００９】
【発明の実施の形態】以下に、本発明の実施の形態につ
いて図面を参照しながら説明する。 （第１の実施の形態）図１は、本発明の実施の形態に係
る半導体装置の製造方法に用いられる平行平板型のプラ
ズマ成膜装置１０１の構成を示す側面図である。
いて図面を参照しながら説明する。 （第１の実施の形態）図１は、本発明の実施の形態に係
る半導体装置の製造方法に用いられる平行平板型のプラ
ズマ成膜装置１０１の構成を示す側面図である。
【００１０】このプラズマ成膜装置１０１は、プラズマ
ガスにより被成膜基板２１上に絶縁膜を形成する場所で
ある成膜部１０１Ａと、成膜ガスを構成する複数のガス
の供給源を有する成膜ガス供給部１０１Ｂとから構成さ
れている。成膜部１０１Ａは、図１に示すように、減圧
可能なチャンバ１を備え、チャンバ１は排気配管４を通
して排気装置６と接続されている。排気配管４の途中に
はチャンバ１と排気装置６の間の導通／非導通を制御す
る開閉バルブ５が設けられている。チャンバ１にはチャ
ンバ１内の圧力を監視する不図示の真空計などの圧力計
測手段が設けられている。
ガスにより被成膜基板２１上に絶縁膜を形成する場所で
ある成膜部１０１Ａと、成膜ガスを構成する複数のガス
の供給源を有する成膜ガス供給部１０１Ｂとから構成さ
れている。成膜部１０１Ａは、図１に示すように、減圧
可能なチャンバ１を備え、チャンバ１は排気配管４を通
して排気装置６と接続されている。排気配管４の途中に
はチャンバ１と排気装置６の間の導通／非導通を制御す
る開閉バルブ５が設けられている。チャンバ１にはチャ
ンバ１内の圧力を監視する不図示の真空計などの圧力計
測手段が設けられている。
【００１１】チャンバ１内には対向する一対の上部電極
（第２の電極）２と下部電極（第１の電極）３とが備え
られ、上部電極２に周波数１ＭＨｚ以上、一般には１
３．５６ＭＨｚの高周波電力を供給する高周波電力供給
電源（ＲＦ電源）７が接続され、下部電極３に１００ｋ
Ｈｚ以上、１ＭＨｚ未満、一般には周波数３８０ｋＨｚ
の低周波電力を供給する低周波電力供給電源８が接続さ
れている。これらの電源７、８から上部電極２及び下部
電極３に電力を供給して、成膜ガスをプラズマ化する。
上部電極２、下部電極３及び電源７、８が成膜ガスをプ
ラズマ化するプラズマ生成手段を構成する。
（第２の電極）２と下部電極（第１の電極）３とが備え
られ、上部電極２に周波数１ＭＨｚ以上、一般には１
３．５６ＭＨｚの高周波電力を供給する高周波電力供給
電源（ＲＦ電源）７が接続され、下部電極３に１００ｋ
Ｈｚ以上、１ＭＨｚ未満、一般には周波数３８０ｋＨｚ
の低周波電力を供給する低周波電力供給電源８が接続さ
れている。これらの電源７、８から上部電極２及び下部
電極３に電力を供給して、成膜ガスをプラズマ化する。
上部電極２、下部電極３及び電源７、８が成膜ガスをプ
ラズマ化するプラズマ生成手段を構成する。
【００１２】上部電極２は成膜ガスの分散具を兼ねてい
る。上部電極２には複数の貫通孔が形成され、下部電極
３との対向面における貫通孔の開口部が成膜ガスの放出
口（導入口）となる。この成膜ガス等の放出口は成膜ガ
ス供給部１０１Ｂと配管９ａで接続されている。また、
場合により、上部電極２には図示しないヒータが備えら
れることもある。成膜中に上部電極２を温度凡そ１００
℃程度に加熱することにより、成膜ガス等の気相反応生
成物からなるパーティクルが上部電極２に付着するのを
防止するためである。
る。上部電極２には複数の貫通孔が形成され、下部電極
３との対向面における貫通孔の開口部が成膜ガスの放出
口（導入口）となる。この成膜ガス等の放出口は成膜ガ
ス供給部１０１Ｂと配管９ａで接続されている。また、
場合により、上部電極２には図示しないヒータが備えら
れることもある。成膜中に上部電極２を温度凡そ１００
℃程度に加熱することにより、成膜ガス等の気相反応生
成物からなるパーティクルが上部電極２に付着するのを
防止するためである。
【００１３】下部電極３は被成膜基板２１の保持台を兼
ね、また、保持台３上の被成膜基板２１を加熱するヒー
タ１２を備えている。成膜ガス供給部１０１Ｂには、シ
ロキサン結合を有するアルキル化合物の供給源と、テト
ラエトキシシラン（テトラエチルオルソシリケートとも
いう。）（TEOS：Si(OC2H5)4）の供給源と、一酸化二窒
素（Ｎ2Ｏ）の供給源と、アンモニア（ＮＨ3）の供給源
と、炭化水素（ＣmＨn）の供給源と、希釈ガス（Ａｒ又
はＨｅ）の供給源と、窒素（Ｎ2）の供給源とが設けら
れている。
ね、また、保持台３上の被成膜基板２１を加熱するヒー
タ１２を備えている。成膜ガス供給部１０１Ｂには、シ
ロキサン結合を有するアルキル化合物の供給源と、テト
ラエトキシシラン（テトラエチルオルソシリケートとも
いう。）（TEOS：Si(OC2H5)4）の供給源と、一酸化二窒
素（Ｎ2Ｏ）の供給源と、アンモニア（ＮＨ3）の供給源
と、炭化水素（ＣmＨn）の供給源と、希釈ガス（Ａｒ又
はＨｅ）の供給源と、窒素（Ｎ2）の供給源とが設けら
れている。
【００１４】これらのガスは適宜分岐配管９ｂ乃至９ｇ
及びこれらすべての分岐配管９ｂ乃至９ｇが接続された
配管９ａを通して成膜部１０１Ａのチャンバ１内に供給
される。分岐配管９ｂ乃至９ｇの途中に流量調整手段１
１ａ乃至１１ｆや、分岐配管９ｂ乃至９ｇの導通／非導
通を制御する開閉手段１０ｂ乃至１０ｍが設置され、配
管９ａの途中に配管９ａの閉鎖／導通を行う開閉手段１
０ａが設置されている。
及びこれらすべての分岐配管９ｂ乃至９ｇが接続された
配管９ａを通して成膜部１０１Ａのチャンバ１内に供給
される。分岐配管９ｂ乃至９ｇの途中に流量調整手段１
１ａ乃至１１ｆや、分岐配管９ｂ乃至９ｇの導通／非導
通を制御する開閉手段１０ｂ乃至１０ｍが設置され、配
管９ａの途中に配管９ａの閉鎖／導通を行う開閉手段１
０ａが設置されている。
【００１５】また、Ｎ2ガスを流通させて分岐配管９ｂ
乃至９ｅ内の残留ガスをパージするため、Ｎ2ガスの供
給源と接続された分岐配管９ｇとその他の分岐配管９ｂ
乃至９ｅの間の導通／非導通を制御する開閉手段１０
ｎ、１０ｐ乃至１０ｒが設置されている。なお、Ｎ2ガ
スは分岐配管９ｂ乃至９ｅ内のほかに、配管９ａ内及び
チャンバ１内の残留ガスをパージする。
乃至９ｅ内の残留ガスをパージするため、Ｎ2ガスの供
給源と接続された分岐配管９ｇとその他の分岐配管９ｂ
乃至９ｅの間の導通／非導通を制御する開閉手段１０
ｎ、１０ｐ乃至１０ｒが設置されている。なお、Ｎ2ガ
スは分岐配管９ｂ乃至９ｅ内のほかに、配管９ａ内及び
チャンバ１内の残留ガスをパージする。
【００１６】以上のような成膜装置１０１によれば、テ
トラエトキシシランの供給源と、一酸化二窒素の供給源
とを備え、さらに成膜ガスをプラズマ化するプラズマ生
成手段２、３、７、８を備えている。これにより、下記
の実施の形態に示すように、比較的低い比誘電率を有
し、かつリーク電流がシリコン窒化膜のリーク電流と同
等のレベルとなるようなものが得られた。リーク電流が
小さいということは銅に対するバリア性が高いというこ
とを示し、銅膜を主とする配線を被覆するバリア絶縁膜
として有用である。
トラエトキシシランの供給源と、一酸化二窒素の供給源
とを備え、さらに成膜ガスをプラズマ化するプラズマ生
成手段２、３、７、８を備えている。これにより、下記
の実施の形態に示すように、比較的低い比誘電率を有
し、かつリーク電流がシリコン窒化膜のリーク電流と同
等のレベルとなるようなものが得られた。リーク電流が
小さいということは銅に対するバリア性が高いというこ
とを示し、銅膜を主とする配線を被覆するバリア絶縁膜
として有用である。
【００１７】さらに、テトラエトキシシランの供給源、
及び一酸化二窒素の供給源のほかに、アンモニア（ＮＨ
3）の供給源を備えている。アンモニア（ＮＨ3）を加え
ることにより、さらに銅に対するバリア性を高めること
ができる。また、テトラエトキシシランの供給源、及び
一酸化二窒素の供給源のほかに、又はテトラエトキシシ
ランの供給源、一酸化二窒素の供給源、及びアンモニア
（ＮＨ3）の供給源のほかに、炭化水素（ＣmＨn）、例
えばメタン(ＣＨ4)、アセチレン（Ｃ2Ｈ2） 、エチレン
（Ｃ2Ｈ4）、エタン（Ｃ2Ｈ6）のうち何れか一の供給源
を備えている。炭化水素（ＣmＨn）を加えることによ
り、成膜がＣＨ3を含むために低い比誘電率を有し、か
つさらに緻密なバリア絶縁膜を得ることができる。
及び一酸化二窒素の供給源のほかに、アンモニア（ＮＨ
3）の供給源を備えている。アンモニア（ＮＨ3）を加え
ることにより、さらに銅に対するバリア性を高めること
ができる。また、テトラエトキシシランの供給源、及び
一酸化二窒素の供給源のほかに、又はテトラエトキシシ
ランの供給源、一酸化二窒素の供給源、及びアンモニア
（ＮＨ3）の供給源のほかに、炭化水素（ＣmＨn）、例
えばメタン(ＣＨ4)、アセチレン（Ｃ2Ｈ2） 、エチレン
（Ｃ2Ｈ4）、エタン（Ｃ2Ｈ6）のうち何れか一の供給源
を備えている。炭化水素（ＣmＨn）を加えることによ
り、成膜がＣＨ3を含むために低い比誘電率を有し、か
つさらに緻密なバリア絶縁膜を得ることができる。
【００１８】そして、プラズマ生成手段として、例えば
平行平板型の上部電極２及び下部電極３によりプラズマ
を生成する手段があり、上部電極２及び下部電極３にそ
れぞれ高低２つの周波数の電力を供給する電源７、８が
接続されている。従って、これら高低２つの周波数の電
力をそれぞれ各電極２、３に印加してプラズマを生成す
ることができる。特に、このようにして生成したバリア
絶縁膜は緻密であり、かつ低い比誘電率を有する。
平行平板型の上部電極２及び下部電極３によりプラズマ
を生成する手段があり、上部電極２及び下部電極３にそ
れぞれ高低２つの周波数の電力を供給する電源７、８が
接続されている。従って、これら高低２つの周波数の電
力をそれぞれ各電極２、３に印加してプラズマを生成す
ることができる。特に、このようにして生成したバリア
絶縁膜は緻密であり、かつ低い比誘電率を有する。
【００１９】上部電極２及び下部電極３への電力印加の
仕方は以下の通りである。即ち、下部電極３のみに周波
数１００ｋＨｚ以上、１ＭＨｚ未満の低周波電力を印加
するか、或いは下部電極３に低周波電力を印加し、かつ
上部電極２に１ＭＨｚ以上の高周波電力を印加するか、
又は上部電極２のみに高周波電力を印加する。次に、本
発明が適用される成膜ガスである炭化水素、希釈ガスに
ついては、代表例として以下に示すものを用いることが
できる。
仕方は以下の通りである。即ち、下部電極３のみに周波
数１００ｋＨｚ以上、１ＭＨｚ未満の低周波電力を印加
するか、或いは下部電極３に低周波電力を印加し、かつ
上部電極２に１ＭＨｚ以上の高周波電力を印加するか、
又は上部電極２のみに高周波電力を印加する。次に、本
発明が適用される成膜ガスである炭化水素、希釈ガスに
ついては、代表例として以下に示すものを用いることが
できる。
【００２０】（ｉ）炭化水素（ＣmＨn） メタン(ＣＨ4) アセチレン（Ｃ2Ｈ2） エチレン（Ｃ2Ｈ4） エタン（Ｃ2Ｈ6） （ii）希釈ガス ヘリウム（Ｈｅ） アルゴン（Ａｒ） 窒素（Ｎ2） なお、成膜ガスの構成は上記のガスを種々組み合わせる
ことが可能である。例えば、アンモニア（ＮＨ3）を含
まない、テトラエトキシシラン及び一酸化二窒素からな
る成膜ガスを用いてもよいし、テトラエトキシシラン、
一酸化二窒素、及びアンモニア（ＮＨ3）からなる成膜
ガスを用いてもよい。
ことが可能である。例えば、アンモニア（ＮＨ3）を含
まない、テトラエトキシシラン及び一酸化二窒素からな
る成膜ガスを用いてもよいし、テトラエトキシシラン、
一酸化二窒素、及びアンモニア（ＮＨ3）からなる成膜
ガスを用いてもよい。
【００２１】また、それらの組み合わせの成膜ガスにさ
らに炭化水素や希釈ガスを添加することも可能である。
即ち、上記組み合わせの成膜ガスに、さらに炭化水素、
例えばメタン(ＣＨ4)、アセチレン（Ｃ2Ｈ2） 、エチレ
ン（Ｃ2Ｈ4）、エタン（Ｃ2Ｈ6）のうち何れか一を加え
てもよい。この場合、低い比誘電率４台を維持しつつ、
さらに緻密なバリア絶縁膜を得ることができる。
らに炭化水素や希釈ガスを添加することも可能である。
即ち、上記組み合わせの成膜ガスに、さらに炭化水素、
例えばメタン(ＣＨ4)、アセチレン（Ｃ2Ｈ2） 、エチレ
ン（Ｃ2Ｈ4）、エタン（Ｃ2Ｈ6）のうち何れか一を加え
てもよい。この場合、低い比誘電率４台を維持しつつ、
さらに緻密なバリア絶縁膜を得ることができる。
【００２２】さらに、上記の希釈ガスを添加して、シリ
コン含有ガスやアンモニア、或いは炭化水素の濃度を調
整することができる。次に、本願発明者の行なった実験
について説明する。以下の成膜条件により、プラズマ励
起ＣＶＤ法（ＰＥＣＶＤ法）によりＳｉ基板上にシリコ
ン酸化膜を成膜した。成膜ガスとして、テトラエトキシ
シラン（ＴＥＯＳ）と、一酸化二窒素（Ｎ2Ｏ）と、ア
ンモニア（ＮＨ3）とを用いた。
コン含有ガスやアンモニア、或いは炭化水素の濃度を調
整することができる。次に、本願発明者の行なった実験
について説明する。以下の成膜条件により、プラズマ励
起ＣＶＤ法（ＰＥＣＶＤ法）によりＳｉ基板上にシリコ
ン酸化膜を成膜した。成膜ガスとして、テトラエトキシ
シラン（ＴＥＯＳ）と、一酸化二窒素（Ｎ2Ｏ）と、ア
ンモニア（ＮＨ3）とを用いた。
【００２３】調査用絶縁膜は、成膜条件のパラメータの
うち、アンモニア流量を０乃至２５０sccmの範囲で変化
させて成膜した。上記アンモニア流量を含めた成膜条件
は以下の通りである。なお、成膜においては、ガス導入
から成膜開始(プラズマ励起)までのチャンバ内のガスの
置換に必要な時間（安定化期間）を１分３０秒間とり、
上部電極２への反応生成物の付着を防止するため上部電
極を１００℃で加熱している。
うち、アンモニア流量を０乃至２５０sccmの範囲で変化
させて成膜した。上記アンモニア流量を含めた成膜条件
は以下の通りである。なお、成膜においては、ガス導入
から成膜開始(プラズマ励起)までのチャンバ内のガスの
置換に必要な時間（安定化期間）を１分３０秒間とり、
上部電極２への反応生成物の付着を防止するため上部電
極を１００℃で加熱している。
【００２４】成膜条件 成膜ガス ＴＥＯＳ流量：５０ sccm Ｎ2Ｏ流量 ：５０ sccm ＮＨ3流量（パラメータ）：０乃至２５０ sccm ガス圧力 ：約１．０ Torr プラズマ励起条件 下部電極 低周波電力（周波数３８０ｋＨｚ）：１５０Ｗ 上部電極 高周波電力（周波数１３．５６ＭＨｚ）：０Ｗ 基板加熱条件：３７５℃ 図４は調査用試料について示す断面図である。図中、２
１は被成膜基板であるＳｉ基板、２２はこの発明の成膜
方法により形成された絶縁膜、２３は電極である。
１は被成膜基板であるＳｉ基板、２２はこの発明の成膜
方法により形成された絶縁膜、２３は電極である。
【００２５】（ａ）成膜の比誘電率 上記の成膜条件で、かつアンモニア流量を０〜２５０sc
cm の範囲で変化させて成膜した絶縁膜の比誘電率を調
査した。調査用試料として図４に示すものを用いた。図
２は、アンモニア流量と成膜の比誘電率との関係を示す
図である。縦軸は線形目盛りで表した成膜の比誘電率を
示し、横軸は線形目盛りで表したアンモニア流量（scc
m）を示す。
cm の範囲で変化させて成膜した絶縁膜の比誘電率を調
査した。調査用試料として図４に示すものを用いた。図
２は、アンモニア流量と成膜の比誘電率との関係を示す
図である。縦軸は線形目盛りで表した成膜の比誘電率を
示し、横軸は線形目盛りで表したアンモニア流量（scc
m）を示す。
【００２６】比誘電率は直流バイアスに周波数１ＭＨｚ
の信号を重畳したＣ−Ｖ測定法により測定した。図２に
よれば、アンモニア流量０で比誘電率４程度であり、ア
ンモニア流量が増すに連れて比誘電率は漸増し、アンモ
ニア流量２５０sccmに近づくに連れて比誘電率５に漸近
するように変化する。即ち、少なくとも、アンモニア流
量２５０sccm以下で比誘電率４台を得ることができる。
の信号を重畳したＣ−Ｖ測定法により測定した。図２に
よれば、アンモニア流量０で比誘電率４程度であり、ア
ンモニア流量が増すに連れて比誘電率は漸増し、アンモ
ニア流量２５０sccmに近づくに連れて比誘電率５に漸近
するように変化する。即ち、少なくとも、アンモニア流
量２５０sccm以下で比誘電率４台を得ることができる。
【００２７】（ｂ）成膜のリーク電流 上記の成膜条件で、かつアンモニア流量２００sccmで成
膜した絶縁膜のリーク電流を調査した。調査用試料とし
て図４に示すものを用いた。リーク電流の値は成膜の緻
密性に関連し、銅に対するバリア性を推定できる。図３
は、基板２１と電極２３の間に電圧を印加したときの電
界強度と絶縁膜２２のリーク電流の関係を示す図であ
る。縦軸は線形目盛りで表した絶縁膜２２のリーク電流
値（Ａ）を示し、横軸は線形目盛りで表した電界強度
（MV/cm）を示す。
膜した絶縁膜のリーク電流を調査した。調査用試料とし
て図４に示すものを用いた。リーク電流の値は成膜の緻
密性に関連し、銅に対するバリア性を推定できる。図３
は、基板２１と電極２３の間に電圧を印加したときの電
界強度と絶縁膜２２のリーク電流の関係を示す図であ
る。縦軸は線形目盛りで表した絶縁膜２２のリーク電流
値（Ａ）を示し、横軸は線形目盛りで表した電界強度
（MV/cm）を示す。
【００２８】図３によれば、電界強度１MV/cmでリーク
電流１０-10Ａ台であり、電界強度５MV/cmでリーク電流
１０-6Ａ以下と十分小さいリーク電流が得られた。これ
は、成膜が緻密であり、銅に対する拡散阻止能力が高い
ということを示している。以上のように、第１の実施の
形態によれば、シリコン窒化膜の比誘電率７程度と比べ
て５以下４台と低い比誘電率を有し、かつ緻密な絶縁膜
が得られた。
電流１０-10Ａ台であり、電界強度５MV/cmでリーク電流
１０-6Ａ以下と十分小さいリーク電流が得られた。これ
は、成膜が緻密であり、銅に対する拡散阻止能力が高い
ということを示している。以上のように、第１の実施の
形態によれば、シリコン窒化膜の比誘電率７程度と比べ
て５以下４台と低い比誘電率を有し、かつ緻密な絶縁膜
が得られた。
【００２９】このような絶縁膜を例えば銅膜を主とする
配線間の主層間絶縁膜として用いるためには比誘電率を
もっと低減する必要があるが、比誘電率が比較的低く、
かつ銅に対する拡散阻止能力が高いという特性を生かし
て銅膜を主とする配線を被覆するバリア絶縁膜として用
いるのに最適である。 （第２の実施の形態）次に、図５（ａ）乃至（ｄ）を参
照して、本発明の第２の実施の形態に係る半導体装置及
びその製造方法を説明する。
配線間の主層間絶縁膜として用いるためには比誘電率を
もっと低減する必要があるが、比誘電率が比較的低く、
かつ銅に対する拡散阻止能力が高いという特性を生かし
て銅膜を主とする配線を被覆するバリア絶縁膜として用
いるのに最適である。 （第２の実施の形態）次に、図５（ａ）乃至（ｄ）を参
照して、本発明の第２の実施の形態に係る半導体装置及
びその製造方法を説明する。
【００３０】図５（ａ）乃至（ｄ）は、本発明の第２の
実施の形態に係る半導体装置の製造方法を示す断面図で
ある。成膜ガスとしてＴＥＯＳ＋Ｎ2Ｏ＋ＮＨ3を用いて
いる。まず、図５（ａ）に示すように、表面に下地絶縁
膜が形成された基板３１を準備する。その基板３１上
に、周知の方法により２〜３台の低比誘電率を有する膜
厚約１μｍのSiO2膜からなる下部配線埋込絶縁膜３２を
形成する。
実施の形態に係る半導体装置の製造方法を示す断面図で
ある。成膜ガスとしてＴＥＯＳ＋Ｎ2Ｏ＋ＮＨ3を用いて
いる。まず、図５（ａ）に示すように、表面に下地絶縁
膜が形成された基板３１を準備する。その基板３１上
に、周知の方法により２〜３台の低比誘電率を有する膜
厚約１μｍのSiO2膜からなる下部配線埋込絶縁膜３２を
形成する。
【００３１】続いて、図５（ａ）に示すように、下部配
線埋込絶縁膜３２をエッチングして配線溝３３を形成し
た後、配線溝３３の内面に銅拡散防止膜としてＴａＮ膜
３４ａを形成する。次いで、ＴａＮ膜３４ａ表面に図示
しない銅シード層をスパッタ法により形成した後、メッ
キ法により銅膜を埋め込む。次いで、ＣＭＰ法（Chemic
al Mechanical Polishing 法）により、配線溝３３から
突出した銅膜３４ｂ及びＴａＮ膜３４ａを研磨して表面
を平坦化する。これにより、銅膜３４ｂ及びＴａＮ膜３
４ａからなる下部配線３４が形成される。以下、銅膜を
主たる配線材料とする配線を銅膜を主とする配線とい
う。上記の構成のほかに銅膜単体で構成する場合もあ
る。
線埋込絶縁膜３２をエッチングして配線溝３３を形成し
た後、配線溝３３の内面に銅拡散防止膜としてＴａＮ膜
３４ａを形成する。次いで、ＴａＮ膜３４ａ表面に図示
しない銅シード層をスパッタ法により形成した後、メッ
キ法により銅膜を埋め込む。次いで、ＣＭＰ法（Chemic
al Mechanical Polishing 法）により、配線溝３３から
突出した銅膜３４ｂ及びＴａＮ膜３４ａを研磨して表面
を平坦化する。これにより、銅膜３４ｂ及びＴａＮ膜３
４ａからなる下部配線３４が形成される。以下、銅膜を
主たる配線材料とする配線を銅膜を主とする配線とい
う。上記の構成のほかに銅膜単体で構成する場合もあ
る。
【００３２】以上が被成膜基板２１を構成する。次に、
図５（ｂ）に示すように、下部配線埋込絶縁膜３２から
露出する銅膜を主とする配線３４を被覆して下部配線埋
込絶縁膜３２上に、ＴＥＯＳ＋Ｎ2Ｏ＋ＮＨ3を用いたプ
ラズマＣＶＤ法により膜厚数十ｎｍのPE-CVD SiO2膜か
らなるバリア絶縁膜３５ａを形成する。
図５（ｂ）に示すように、下部配線埋込絶縁膜３２から
露出する銅膜を主とする配線３４を被覆して下部配線埋
込絶縁膜３２上に、ＴＥＯＳ＋Ｎ2Ｏ＋ＮＨ3を用いたプ
ラズマＣＶＤ法により膜厚数十ｎｍのPE-CVD SiO2膜か
らなるバリア絶縁膜３５ａを形成する。
【００３３】続いて、図５（ｃ）に示すように、周知の
方法によりバリア絶縁膜３５ａ上に２〜３台の低比誘電
率を有するPE-CVD SiO2膜からなる主絶縁膜３５ｂを形
成する。バリア絶縁膜３５ａと主絶縁膜３５ｂが配線層
間絶縁膜３５を構成する。以下に、配線層間絶縁膜３５
の成膜方法の詳細について説明する。即ち、配線層間絶
縁膜３５を形成するには、まず、被成膜基板２１を成膜
装置１０１のチャンバ１内に導入し、基板保持具３に保
持する。続いて、被成膜基板２１を加熱し、温度３７５
℃に保持する。
方法によりバリア絶縁膜３５ａ上に２〜３台の低比誘電
率を有するPE-CVD SiO2膜からなる主絶縁膜３５ｂを形
成する。バリア絶縁膜３５ａと主絶縁膜３５ｂが配線層
間絶縁膜３５を構成する。以下に、配線層間絶縁膜３５
の成膜方法の詳細について説明する。即ち、配線層間絶
縁膜３５を形成するには、まず、被成膜基板２１を成膜
装置１０１のチャンバ１内に導入し、基板保持具３に保
持する。続いて、被成膜基板２１を加熱し、温度３７５
℃に保持する。
【００３４】次いで、ＴＥＯＳを流量５０sccmで、Ｎ2
Ｏガスを流量５０sccmで、ＮＨ3を流量２００sccmで、
図１に示すプラズマ成膜装置１０１のチャンバ１内に導
入し、圧力を約１．０Torrに保持する。次いで、下部電
極３に周波数３８０ｋＨｚの低周波電力約１５０Ｗ（電
力密度約０．１８Ｗ／ｃｍ2） を印加する。このとき、
上部電極２には高周波電力（周波数1３．５６ＭＨｚ）
を印加しない。
Ｏガスを流量５０sccmで、ＮＨ3を流量２００sccmで、
図１に示すプラズマ成膜装置１０１のチャンバ１内に導
入し、圧力を約１．０Torrに保持する。次いで、下部電
極３に周波数３８０ｋＨｚの低周波電力約１５０Ｗ（電
力密度約０．１８Ｗ／ｃｍ2） を印加する。このとき、
上部電極２には高周波電力（周波数1３．５６ＭＨｚ）
を印加しない。
【００３５】これにより、ＴＥＯＳとＮ2ＯとＮＨ3がプ
ラズマ化する。この状態を３０秒間保持して、膜厚凡そ
１０〜５０ｎｍのPE-CVD SiO2膜からなるバリア絶縁膜
３５ａを形成する。引き続き、主絶縁膜となる膜厚約５
００ｎｍの多孔質絶縁膜３５ｂをバリア絶縁膜３５ａ上
に形成する。
ラズマ化する。この状態を３０秒間保持して、膜厚凡そ
１０〜５０ｎｍのPE-CVD SiO2膜からなるバリア絶縁膜
３５ａを形成する。引き続き、主絶縁膜となる膜厚約５
００ｎｍの多孔質絶縁膜３５ｂをバリア絶縁膜３５ａ上
に形成する。
【００３６】以上により、バリア絶縁膜３５ａ及び主絶
縁膜３５ｂからなる配線層間絶縁膜３５が形成される。
次いで、図５（ｄ）に示すように、下部配線埋込絶縁膜
３２を形成したときと同じ方法により、配線層間絶縁膜
３５上に膜厚約５００ｎｍのSiO2膜からなる上部配線埋
込絶縁膜３６を形成する。
縁膜３５ｂからなる配線層間絶縁膜３５が形成される。
次いで、図５（ｄ）に示すように、下部配線埋込絶縁膜
３２を形成したときと同じ方法により、配線層間絶縁膜
３５上に膜厚約５００ｎｍのSiO2膜からなる上部配線埋
込絶縁膜３６を形成する。
【００３７】次に、よく知られたデュアルダマシン法に
より銅膜を主とする接続導体３７と上部配線３８を形成
する。なお、図中、符号３７ａ、３８ａはＴａＮ膜であ
り、符号３７ｂ、３８ｂは銅膜である。次に、上記バリ
ア絶縁膜３５ａの形成方法と同様にして、全面にPE-CVD
SiO2膜からなるバリア絶縁膜３９を形成する。これに
より、半導体装置が完成する。
より銅膜を主とする接続導体３７と上部配線３８を形成
する。なお、図中、符号３７ａ、３８ａはＴａＮ膜であ
り、符号３７ｂ、３８ｂは銅膜である。次に、上記バリ
ア絶縁膜３５ａの形成方法と同様にして、全面にPE-CVD
SiO2膜からなるバリア絶縁膜３９を形成する。これに
より、半導体装置が完成する。
【００３８】以上のように、この第２の実施の形態によ
れば、下部配線３４が埋め込まれた下部配線埋込絶縁膜
３２と上部配線３８が埋め込まれた上部配線埋込絶縁膜
３６の間に配線層間絶縁膜３５を挟んでなる半導体装置
の製造方法において、ＴＥＯＳ＋Ｎ2Ｏ＋ＮＨ3を用いた
プラズマ励起ＣＶＤ法により、下部配線３４を構成する
銅膜３４ｂを被覆するバリア絶縁膜３５ａを形成してい
る。
れば、下部配線３４が埋め込まれた下部配線埋込絶縁膜
３２と上部配線３８が埋め込まれた上部配線埋込絶縁膜
３６の間に配線層間絶縁膜３５を挟んでなる半導体装置
の製造方法において、ＴＥＯＳ＋Ｎ2Ｏ＋ＮＨ3を用いた
プラズマ励起ＣＶＤ法により、下部配線３４を構成する
銅膜３４ｂを被覆するバリア絶縁膜３５ａを形成してい
る。
【００３９】従って、シリコン窒化膜の比誘電率７程度
と比べて低い比誘電率４台を有し、かつ銅に対する拡散
阻止能力が高いバリア絶縁膜３５ａを得ることができ
る。このため、バリア絶縁膜３５ａを含む配線層間絶縁
膜を介在させることにより、寄生容量の過剰な増加を抑
制し、かつ銅に対する拡散阻止能力を維持しつつ、多層
の銅膜を主とする配線を形成することが可能となる。
と比べて低い比誘電率４台を有し、かつ銅に対する拡散
阻止能力が高いバリア絶縁膜３５ａを得ることができ
る。このため、バリア絶縁膜３５ａを含む配線層間絶縁
膜を介在させることにより、寄生容量の過剰な増加を抑
制し、かつ銅に対する拡散阻止能力を維持しつつ、多層
の銅膜を主とする配線を形成することが可能となる。
【００４０】これにより、高集積度化、高密度化ととも
に、データ転送速度の高速化に対応可能な半導体集積回
路装置を提供することができる。以上、実施の形態によ
りこの発明を詳細に説明したが、この発明の範囲は上記
実施の形態に具体的に示した例に限られるものではな
く、この発明の要旨を逸脱しない範囲の上記実施の形態
の変更はこの発明の範囲に含まれる。
に、データ転送速度の高速化に対応可能な半導体集積回
路装置を提供することができる。以上、実施の形態によ
りこの発明を詳細に説明したが、この発明の範囲は上記
実施の形態に具体的に示した例に限られるものではな
く、この発明の要旨を逸脱しない範囲の上記実施の形態
の変更はこの発明の範囲に含まれる。
【００４１】例えば、第２の実施の形態では成膜ガスに
炭化水素を含ませていないが、第１の実施の形態で記載
したように、炭化水素、例えば、メタン(ＣＨ4)、アセ
チレン（Ｃ2Ｈ2） 、エチレン（Ｃ2Ｈ4）、エタン（Ｃ2
Ｈ6）のうち何れか一を成膜ガスに含ませることができ
る。この場合、テトラエトキシシラン、及び一酸化二窒
素のほかに、又はテトラエトキシシラン、一酸化二窒
素、及びアンモニア（ＮＨ3）のほかに、炭化水素（Ｃm
Ｈn）、例えばメタン(ＣＨ4)、アセチレン（Ｃ2Ｈ2）
、エチレン（Ｃ2Ｈ4）、エタン（Ｃ2Ｈ6）のうち何れ
か一を加える。
炭化水素を含ませていないが、第１の実施の形態で記載
したように、炭化水素、例えば、メタン(ＣＨ4)、アセ
チレン（Ｃ2Ｈ2） 、エチレン（Ｃ2Ｈ4）、エタン（Ｃ2
Ｈ6）のうち何れか一を成膜ガスに含ませることができ
る。この場合、テトラエトキシシラン、及び一酸化二窒
素のほかに、又はテトラエトキシシラン、一酸化二窒
素、及びアンモニア（ＮＨ3）のほかに、炭化水素（Ｃm
Ｈn）、例えばメタン(ＣＨ4)、アセチレン（Ｃ2Ｈ2）
、エチレン（Ｃ2Ｈ4）、エタン（Ｃ2Ｈ6）のうち何れ
か一を加える。
【００４２】また、成膜ガスに、ヘリウム（Ｈｅ）、ア
ルゴン（Ａｒ）又は窒素（Ｎ2）のうち何れか一を含む
不活性ガスを含ませてもよい。
ルゴン（Ａｒ）又は窒素（Ｎ2）のうち何れか一を含む
不活性ガスを含ませてもよい。
【００４３】
【発明の効果】以上のように、この発明においては、テ
トラエトキシシラン（ＴＥＯＳ）と一酸化二窒素（Ｎ2
Ｏ）とを含む成膜ガスをプラズマ化して反応させ、被成
膜基板上にバリア絶縁膜を形成している。従って、比較
的低い誘電率４台を維持しつつ、銅拡散阻止能力が高い
バリア絶縁膜を形成することが可能となる。
トラエトキシシラン（ＴＥＯＳ）と一酸化二窒素（Ｎ2
Ｏ）とを含む成膜ガスをプラズマ化して反応させ、被成
膜基板上にバリア絶縁膜を形成している。従って、比較
的低い誘電率４台を維持しつつ、銅拡散阻止能力が高い
バリア絶縁膜を形成することが可能となる。
【００４４】さらに、バリア絶縁膜の成膜ガスとして、
アンモニア（ＮＨ3）を添加することにより銅拡散阻止
能力を向上させることができる。さらに、バリア絶縁膜
の成膜ガスとして、テトラエトキシシラン、及び一酸化
二窒素のほかに、又はテトラエトキシシラン、一酸化二
窒素、及びアンモニア（ＮＨ3）のほかに、炭化水素
（ＣmＨn）、例えばメタン(ＣＨ4)、アセチレン（Ｃ 2Ｈ
2） 、エチレン（Ｃ2Ｈ4）、エタン（Ｃ2Ｈ6）のうち何
れか一を加えることにより、低い比誘電率を維持しつ
つ、銅拡散阻止能力がさらに高いバリア絶縁膜を得るこ
とができる。
アンモニア（ＮＨ3）を添加することにより銅拡散阻止
能力を向上させることができる。さらに、バリア絶縁膜
の成膜ガスとして、テトラエトキシシラン、及び一酸化
二窒素のほかに、又はテトラエトキシシラン、一酸化二
窒素、及びアンモニア（ＮＨ3）のほかに、炭化水素
（ＣmＨn）、例えばメタン(ＣＨ4)、アセチレン（Ｃ 2Ｈ
2） 、エチレン（Ｃ2Ｈ4）、エタン（Ｃ2Ｈ6）のうち何
れか一を加えることにより、低い比誘電率を維持しつ
つ、銅拡散阻止能力がさらに高いバリア絶縁膜を得るこ
とができる。
【００４５】これにより、バリア絶縁膜を含む配線層間
絶縁膜を介在させることにより、寄生容量の過剰な増加
を抑制し、かつ銅拡散阻止能力を維持しつつ、多層の銅
膜を主とする配線を形成することが可能となる。従っ
て、高集積度化、高密度化とともに、データ転送速度の
高速化に対応可能な半導体集積回路装置を提供すること
ができる。
絶縁膜を介在させることにより、寄生容量の過剰な増加
を抑制し、かつ銅拡散阻止能力を維持しつつ、多層の銅
膜を主とする配線を形成することが可能となる。従っ
て、高集積度化、高密度化とともに、データ転送速度の
高速化に対応可能な半導体集積回路装置を提供すること
ができる。
【図１】本発明の実施の形態である半導体装置の製造方
法に用いられるプラズマ成膜装置の構成を示す側面図で
ある。
法に用いられるプラズマ成膜装置の構成を示す側面図で
ある。
【図２】本発明の第１の実施の形態である成膜方法にお
けるアンモニア流量に対する成膜された絶縁膜の比誘電
率の関係を示すグラフである。
けるアンモニア流量に対する成膜された絶縁膜の比誘電
率の関係を示すグラフである。
【図３】本発明の第１の実施の形態である成膜方法によ
り成膜された絶縁膜のリーク電流を示すグラフである。
り成膜された絶縁膜のリーク電流を示すグラフである。
【図４】本発明の第１の実施の形態である成膜方法によ
り成膜された絶縁膜の特性を調査する試料について示す
断面図である。
り成膜された絶縁膜の特性を調査する試料について示す
断面図である。
【図５】（ａ）乃至（ｄ）は、本発明の第２の実施の形
態である半導体装置及びその製造方法について示す断面
図である。
態である半導体装置及びその製造方法について示す断面
図である。
１ チャンバ ２ 上部電極 ３ 下部電極 ４ 排気配管 ５ バルブ ６ 排気装置 ７ 高周波電力供給電源（ＲＦ電源） ８ 低周波電力供給電源 ９ａ 配管 ９ｂ〜９ｊ 分岐配管 １０ａ〜１０ｎ，１０ｐ〜１０ｚ 開閉手段 １１ａ〜１１ｉ 流量調整手段 １２ ヒータ ２１ 被成膜基板 ３１ 基板 ３２ 下部配線埋込絶縁膜（SiO2膜） ３３ 配線溝 ３４ 下部配線 ３４ａ、３７ａ、３８ａ ＴａＮ膜 ３４ｂ、３７ｂ、３８ｂ 銅膜 ３５ 配線層間絶縁膜 ３５ａ バリア絶縁膜（PE-CVD SiO2膜） ３５ｂ 主絶縁膜 ３６ 上部配線埋込絶縁膜（SiO2膜） ３７ 接続導体 ３８ 上部配線 １０１ 成膜装置 １０１Ａ 成膜部 １０１Ｂ 成膜ガス供給部
───────────────────────────────────────────────────── フロントページの続き (72)発明者 大平 浩一 東京都港区港南２−13−29 株式会社半導 体プロセス研究所内 (72)発明者 前田 和夫 東京都港区港南２−13−29 株式会社半導 体プロセス研究所内 (72)発明者 鈴木 智美 東京都港区三田３−11−28 キヤノン販売 株式会社内 Ｆターム(参考） 5F033 HH11 HH32 JJ01 JJ11 JJ32 KK01 MM01 MM02 MM12 MM13 NN06 NN07 PP15 PP27 PP28 QQ09 QQ10 QQ25 QQ37 QQ48 RR04 RR29 SS01 SS04 SS15 XX10 XX24 XX28 5F058 BA20 BC02 BF07 BF25 BJ02
Claims (5)
- 【請求項１】 テトラエトキシシラン（ＴＥＯＳ）と一
酸化二窒素（Ｎ2Ｏ）とを含む成膜ガスをプラズマ化し
て反応させ、表面に銅膜を主とする配線が露出している
基板上に前記銅膜を主とする配線を被覆するバリア絶縁
膜を形成することを特徴とする半導体装置の製造方法。 - 【請求項２】 前記成膜ガスは、テトラエトキシシラン
（ＴＥＯＳ）と一酸化二窒素（Ｎ2Ｏ）のほかに、アン
モニア（ＮＨ3）又は窒素(Ｎ2)のうち少なくとも何れか
一を含むことを特徴とする請求項１記載の半導体装置の
製造方法。 - 【請求項３】 前記成膜ガスは、テトラエトキシシラン
（ＴＥＯＳ）と一酸化二窒素（Ｎ2Ｏ）のほかに、炭化
水素（ＣmＨn）を含むものであることを特徴とする請求
項１記載の半導体装置の製造方法。 - 【請求項４】 前記成膜ガスは、テトラエトキシシラン
（ＴＥＯＳ）と一酸化二窒素（Ｎ2Ｏ）と、アンモニア
（ＮＨ3）又は窒素(Ｎ2)のうち少なくとも何れか一のほ
かに、炭化水素（ＣmＨn）を含むものであることを特徴
とする請求項２記載の半導体装置の製造方法。 - 【請求項５】 前記炭化水素（ＣmＨn）は、メタン(Ｃ
Ｈ4)、アセチレン（Ｃ2Ｈ2）、エチレン（Ｃ2Ｈ4）、エ
タン（Ｃ2Ｈ6）のうち何れか一であることを特徴とする
請求項３又は４記載の半導体装置の製造方法。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001106689A JP2002305242A (ja) | 2001-04-05 | 2001-04-05 | 半導体装置の製造方法 |
| US10/105,793 US20020151175A1 (en) | 2001-04-05 | 2002-03-26 | Manufacturing method of semiconductor device |
| TW091106182A TWI300606B (en) | 2001-04-05 | 2002-03-28 | Manufacturing method of semiconductor device |
| EP02007249A EP1247876A3 (en) | 2001-04-05 | 2002-03-28 | Method for manufacturing a semiconductor device |
| KR1020020017959A KR20020079412A (ko) | 2001-04-05 | 2002-04-02 | 반도체 장치의 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001106689A JP2002305242A (ja) | 2001-04-05 | 2001-04-05 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002305242A true JP2002305242A (ja) | 2002-10-18 |
Family
ID=18959149
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001106689A Pending JP2002305242A (ja) | 2001-04-05 | 2001-04-05 | 半導体装置の製造方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US20020151175A1 (ja) |
| EP (1) | EP1247876A3 (ja) |
| JP (1) | JP2002305242A (ja) |
| KR (1) | KR20020079412A (ja) |
| TW (1) | TWI300606B (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2004105115A1 (ja) * | 2003-05-26 | 2004-12-02 | Tokyo Electron Limited | シリコン窒化膜を形成するｃｖｄ方法 |
| JP2005236141A (ja) * | 2004-02-20 | 2005-09-02 | Oki Electric Ind Co Ltd | 半導体装置及び半導体装置の製造方法 |
| US9312270B2 (en) | 2010-09-14 | 2016-04-12 | Samsung Electronics Co., Ltd. | Methods of manufacturing three-dimensional semiconductor memory devices |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1577832A (zh) * | 2003-07-07 | 2005-02-09 | 松下电器产业株式会社 | 半导体器件及其制造方法 |
| PL3105771T3 (pl) * | 2014-02-13 | 2019-03-29 | Ellenberger & Poensgen Gmbh | Termiczny wyłącznik ochrony nadmiarowej |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04154125A (ja) * | 1990-10-18 | 1992-05-27 | Nec Corp | シリコンオキシナイトライド膜の成膜方法 |
| US5356722A (en) * | 1992-06-10 | 1994-10-18 | Applied Materials, Inc. | Method for depositing ozone/TEOS silicon oxide films of reduced surface sensitivity |
| US5612254A (en) * | 1992-06-29 | 1997-03-18 | Intel Corporation | Methods of forming an interconnect on a semiconductor substrate |
| US6294799B1 (en) * | 1995-11-27 | 2001-09-25 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of fabricating same |
| US5661093A (en) * | 1996-09-12 | 1997-08-26 | Applied Materials, Inc. | Method for the stabilization of halogen-doped films through the use of multiple sealing layers |
| US5869394A (en) * | 1996-10-29 | 1999-02-09 | Mosel Vitelic, Inc. | Teos-ozone planarization process |
| US6184158B1 (en) * | 1996-12-23 | 2001-02-06 | Lam Research Corporation | Inductively coupled plasma CVD |
| JP2975934B2 (ja) * | 1997-09-26 | 1999-11-10 | 三洋電機株式会社 | 半導体装置の製造方法及び半導体装置 |
| TW437017B (en) * | 1998-02-05 | 2001-05-28 | Asm Japan Kk | Silicone polymer insulation film on semiconductor substrate and method for formation thereof |
| JP2000174123A (ja) * | 1998-12-09 | 2000-06-23 | Nec Corp | 半導体装置及びその製造方法 |
| US6541367B1 (en) * | 2000-01-18 | 2003-04-01 | Applied Materials, Inc. | Very low dielectric constant plasma-enhanced CVD films |
-
2001
- 2001-04-05 JP JP2001106689A patent/JP2002305242A/ja active Pending
-
2002
- 2002-03-26 US US10/105,793 patent/US20020151175A1/en not_active Abandoned
- 2002-03-28 TW TW091106182A patent/TWI300606B/zh not_active IP Right Cessation
- 2002-03-28 EP EP02007249A patent/EP1247876A3/en not_active Withdrawn
- 2002-04-02 KR KR1020020017959A patent/KR20020079412A/ko not_active Application Discontinuation
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2004105115A1 (ja) * | 2003-05-26 | 2004-12-02 | Tokyo Electron Limited | シリコン窒化膜を形成するｃｖｄ方法 |
| US7462376B2 (en) | 2003-05-26 | 2008-12-09 | Tokyo Electron Limited | CVD method for forming silicon nitride film |
| JP2005236141A (ja) * | 2004-02-20 | 2005-09-02 | Oki Electric Ind Co Ltd | 半導体装置及び半導体装置の製造方法 |
| US9312270B2 (en) | 2010-09-14 | 2016-04-12 | Samsung Electronics Co., Ltd. | Methods of manufacturing three-dimensional semiconductor memory devices |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20020079412A (ko) | 2002-10-19 |
| EP1247876A3 (en) | 2003-07-30 |
| TWI300606B (en) | 2008-09-01 |
| US20020151175A1 (en) | 2002-10-17 |
| EP1247876A2 (en) | 2002-10-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3926588B2 (ja) | 半導体装置の製造方法 | |
| JP3545364B2 (ja) | 半導体装置及びその製造方法 | |
| US6479409B2 (en) | Fabrication of a semiconductor device with an interlayer insulating film formed from a plasma devoid of an oxidizing agent | |
| JP3745257B2 (ja) | 半導体装置及びその製造方法 | |
| JP3701626B2 (ja) | 半導体装置の製造方法 | |
| KR20010106215A (ko) | 반도체 장치 및 그 제조 방법 | |
| KR100376170B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| JP2005294333A (ja) | 成膜方法及び半導体装置 | |
| US6500752B2 (en) | Semiconductor device and semiconductor device manufacturing method | |
| JP3934343B2 (ja) | 半導体装置及びその製造方法 | |
| JP3749162B2 (ja) | 半導体装置の製造方法 | |
| JP2002305242A (ja) | 半導体装置の製造方法 | |
| JP2004200713A (ja) | 半導体装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20040622 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040817 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20040901 |
|
| A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20041029 |