KR20020079412A - 반도체 장치의 제조 방법 - Google Patents
반도체 장치의 제조 방법 Download PDFInfo
- Publication number
- KR20020079412A KR20020079412A KR1020020017959A KR20020017959A KR20020079412A KR 20020079412 A KR20020079412 A KR 20020079412A KR 1020020017959 A KR1020020017959 A KR 1020020017959A KR 20020017959 A KR20020017959 A KR 20020017959A KR 20020079412 A KR20020079412 A KR 20020079412A
- Authority
- KR
- South Korea
- Prior art keywords
- film
- insulating film
- dielectric constant
- gas
- semiconductor device
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 18
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 12
- 230000004888 barrier function Effects 0.000 claims abstract description 43
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 claims abstract description 37
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims abstract description 34
- 229910052802 copper Inorganic materials 0.000 claims abstract description 34
- 239000010949 copper Substances 0.000 claims abstract description 34
- 238000000034 method Methods 0.000 claims abstract description 24
- 239000000758 substrate Substances 0.000 claims abstract description 20
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims abstract description 6
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 claims description 52
- 239000007789 gas Substances 0.000 claims description 52
- GQPLMRYTRLFLPF-UHFFFAOYSA-N Nitrous Oxide Chemical compound [O-][N+]#N GQPLMRYTRLFLPF-UHFFFAOYSA-N 0.000 claims description 38
- 229910021529 ammonia Inorganic materials 0.000 claims description 26
- VNWKTOKETHGBQD-UHFFFAOYSA-N methane Chemical compound C VNWKTOKETHGBQD-UHFFFAOYSA-N 0.000 claims description 22
- 229960001730 nitrous oxide Drugs 0.000 claims description 20
- 235000013842 nitrous oxide Nutrition 0.000 claims description 18
- 229930195733 hydrocarbon Natural products 0.000 claims description 17
- 150000002430 hydrocarbons Chemical class 0.000 claims description 17
- 239000004215 Carbon black (E152) Substances 0.000 claims description 13
- 230000008021 deposition Effects 0.000 claims description 10
- OTMSDBZUPAUEDD-UHFFFAOYSA-N Ethane Chemical compound CC OTMSDBZUPAUEDD-UHFFFAOYSA-N 0.000 claims description 9
- VGGSQFUCUMXWEO-UHFFFAOYSA-N Ethene Chemical compound C=C VGGSQFUCUMXWEO-UHFFFAOYSA-N 0.000 claims description 9
- 239000005977 Ethylene Substances 0.000 claims description 9
- HSFWRNGVRCDJHI-UHFFFAOYSA-N alpha-acetylene Natural products C#C HSFWRNGVRCDJHI-UHFFFAOYSA-N 0.000 claims description 9
- 125000002534 ethynyl group Chemical group [H]C#C* 0.000 claims description 9
- 229910052581 Si3N4 Inorganic materials 0.000 abstract description 9
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 abstract description 9
- 229910001873 dinitrogen Inorganic materials 0.000 abstract 1
- 230000015572 biosynthetic process Effects 0.000 description 14
- 238000009792 diffusion process Methods 0.000 description 11
- 238000000151 deposition Methods 0.000 description 9
- 229910004298 SiO 2 Inorganic materials 0.000 description 6
- 239000011229 interlayer Substances 0.000 description 6
- 239000010410 layer Substances 0.000 description 5
- 239000003085 diluting agent Substances 0.000 description 4
- 230000005684 electric field Effects 0.000 description 4
- 230000005284 excitation Effects 0.000 description 4
- 238000010438 heat treatment Methods 0.000 description 4
- 238000009413 insulation Methods 0.000 description 4
- -1 alkyl compound Chemical class 0.000 description 3
- 230000000903 blocking effect Effects 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 229910052734 helium Inorganic materials 0.000 description 3
- 230000010354 integration Effects 0.000 description 3
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 3
- 238000012546 transfer Methods 0.000 description 3
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- 229910052786 argon Inorganic materials 0.000 description 2
- 239000007795 chemical reaction product Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000002474 experimental method Methods 0.000 description 2
- 239000001307 helium Substances 0.000 description 2
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- CZDYPVPMEAXLPK-UHFFFAOYSA-N tetramethylsilane Chemical compound C[Si](C)(C)C CZDYPVPMEAXLPK-UHFFFAOYSA-N 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000010790 dilution Methods 0.000 description 1
- 239000012895 dilution Substances 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000011261 inert gas Substances 0.000 description 1
- 238000000691 measurement method Methods 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 229910000077 silane Inorganic materials 0.000 description 1
- 150000004756 silanes Chemical class 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 230000006641 stabilisation Effects 0.000 description 1
- 238000011105 stabilization Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 239000012808 vapor phase Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
- C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
- C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
- H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
Landscapes
- Chemical & Material Sciences (AREA)
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Inorganic Chemistry (AREA)
- General Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Materials Engineering (AREA)
- Mechanical Engineering (AREA)
- Metallurgy (AREA)
- Organic Chemistry (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Formation Of Insulating Films (AREA)
Abstract
본 발명은, 배선, 특히 구리 배선을 피복하는 배리어 절연막을 형성하는 반도체 장치의 제조 방법에 관한 것이다. 이 구성은, 테트라에톡시실란(TEOS)과 일산화이질소(N2O)를 포함하는 성막 가스를 플라즈마화하여 반응시켜, 표면에 구리 배선 (34b)가 노출하고 있는 기판 (21) 상에 구리 배선 (34b)를 피복하는 배리어 절연막 (35a)를 형성하는 것을 특징으로 한다.
Description
본 발명은 배선, 특히 구리 배선을 피복하는 배리어 절연막을 성막하는 반도체 장치의 제조 방법에 관한 것이다.
최근, 반도체 집적 회로 장치의 고집적도화, 고밀도화와 함께, 데이터 전송 속도의 고속화가 요구되고 있다. 이 때문에, 구리 배선이 사용되고 있으나, 구리 배선으로부터의 구리의 확산을 저지하는 배리어 막으로서의 기능 및 대머신 법(damascene method)을 적용하는 때의 에칭 스토퍼(etching stopper)로서의 기능을 갖고, 또한 바람직하게는 저유전율을 갖는 절연막(이하, 배리어 절연막이라고 칭함)이 필요하다.
이러한 배리어 절연막을 형성하기 위해, 하나는, 테트라메틸실란 (tetramethylsilane)(Si(CH3)4), 그 외 다른 유기 실란과 메탄(CH4)의 혼합 가스를 사용한 플라즈마 CVD(Chemical Vapor Deposition)법이 알려져 있다.
그 외에, 배리어 절연막으로서 플라즈마 CVD법에 의해 성막한 실리콘 질화막(이하, SiN막으로 칭함)이 사용되고 있다.
그렇지만, 테트라메틸실란, 그 외의 유기 실란과 메탄을 사용하여 성막한 배리어 절연막은 탄소량이 많고, 누설 전류가 크다는 문제가 있다. 또한, 실리콘 질화막의 배리어 절연막은 누설 전류는 적지만, 비유전율이 7 정도로 크다는 문제가 있다.
본 발명은, 비유전율이 5 이하의 낮은 비유도율을 갖고, 또한 실리콘 질화막과 동등한 누설 전류 특성을 갖는 배리어 절연막을 성막하는 반도체 장치의 제조 방법을 제공하는 것을 목적으로 한다.
도 1은 본 발명의 실시예인 반도체 장치의 제조 방법에 사용되는 플라즈마 성막 장치의 구성을 나타내는 측면도이다.
도 2는 본 발명의 제 1 실시예인 성막 방법에서의 암모니아 유량에 대한 성막된 절연막의 비유전율의 관계를 나타내는 그래프이다.
도 3은 본 발명의 제 1 실시예인 성막 방법에 의해 성막된 절연막의 누설 전류를 나타내는 그래프이다.
도 4는 본 발명의 제 1 실시예인 성막 방법에 의해 성막된 절연막의 특성을 조사하는 시료에 대해 나타내는 단면도이다.
도 5의 (a) 내지 도 5의 (d)는 본 발명의 제 2 실시예인 반도체 장치 및 그 제조 방법에 대해 나타내는 단면도이다.
<도면의 주요 부분에 대한 부호의 설명>
2 : 상부 전극
3 : 하부 전극
7 : 고주파 전력 공급 전원(RF 전원)
8 : 저주파 전력 공급 전원
21 : 피성막 기판
101 : 성막 장치
이 발명에서는, 테트라에톡시실란(TEOS)과 일산화이질소(N2O)를 포함하는 성막 가스를 플라즈마화하여 반응시켜, 기판 상에 배리어 절연막을 형성하고 있다.
실험에 의하면, 실리콘 질화막의 비유전율 7 정도에 비해 비유전율 4 정도로 비교적 낮은 비유전율을 갖고, 또한 실리콘 질화막의 누설 전류와 동등한 레벨이 되는 작은 누설 전류를 갖는 배리어 절연막이 얻어졌다.
게다가, 배리어 절연막의 성막 가스로서, 암모니아(NH3)를 첨하가는 것에 의해 성막된 배리어 절연막에 있어서 구리에 대한 배리어성을 향상시키고, 누설 전류를 더 감소시킬 수 있다.
게다가, 배리어 절연막의 성막 가스로서, 테트라에톡시실란 및 일산화이질소 외에, 또는 테트라에톡시실란, 일산화이질소 및 암모니아(NH3) 외에, 탄화수소(CmHn), 예를 들면 메탄(CH4), 아세틸렌(C2H2), 에틸렌(C2H4), 에탄(C2H6) 중에서 어느 하나를 더하는 것에 의해, 낮은 비유전율을 유지하면서, 더욱 치밀하여,구리에 대한 확산 저지 능력이 높은 배리어 절연막을 얻을 수 있다.
[발명의 실시예]
이하에서, 본 발명의 실시예에 대해 도면을 참조하면서 설명한다.
(제 1 실시예)
도 1은 본 발명의 실시예에 관한 반도체 장치의 제조 방법에 사용되는 평행 평판형의 플라즈마 성막 장치 (101)의 구성을 나타내는 측면도이다.
이 플라즈마 성막 장치 (101)은, 플라즈마 가스에 의해 피성막 기판(被成膜其板) (21) 상에 절연막을 형성하는 장소인 성막부 (101A)와, 성막 가스를 구성하는 복수의 가스 공급원을 갖는 성막 가스 공급부 (101B)로 구성되어 있다.
성막부 (101A)는, 도 1에 나타내는 것처럼, 감압 가능한 챔버 (1)을 구비하고, 챔버 (1)은 배기 배관(exhaust piping) (4)를 통해 배기 장치(exhaust unit) (6)과 접속되어 있다. 배기 배관 (4)의 도중에는 챔버 (1)과 배기 장치 (6) 사이의 도통/비도통을 제어하는 개폐 밸브(switching valve) (5)가 마련되어 있다. 챔버 (1)에는 챔버 (1) 내의 압력을 감시하는, 도시하지 않은 진공계 등의 압력 계측 수단이 설치되어 있다.
챔버 (1) 내에는 대향하는 한 쌍의 상부 전극(제 1 전극) (2)와 하부 전극(제 2 전극) (3)이 구비되어 있고, 상부 전극 (2)에 주파수 1MHz 이상, 일반적으로는 13.56MHz의 고주파 전력을 공급하는 고주파 전력 공급 전원(RF 전원) (7)이 접속되어 있고, 하부 전극 (3)에 100kHz 이상 1MHz 미만, 일반적으로는 주파수 380kHz의 저주파 전력을 공급하는 저주파 전력 공급 전원 (8)이 접속되어 있다.이들 전원 (7, 8)로부터 상부 전극 (2) 및 하부 전극 (3)에 전력을 공급하여, 성막 가스를 플라즈마화한다. 상부 전극 (2), 하부 전극 (3) 및 전원 (7, 8)이 성막 가스를 플라즈마화하는 플라즈마 생성 수단을 구성한다.
상부 전극 (2)는 성막 가스의 분산 도구를 겸하고 있다. 상부 전극 (2)에는 복수의 관통공(hole)이 형성되고, 하부 전극 (3)과의 대향면에 있어서의 관통공의 개구부가 성막 가스의 방출구(도입구)로 된다. 이 성막 가스 등의 방출구는 성막 가스 공급부 (101B)와 배관 (9a)로 접속되어 있다. 또한, 경우에 따라, 상부 전극 (2)에는 도시하지 않은 히터가 구비되어 있을 수도 있다. 성막 중에 상부 전극 (2)를 온도 대략 100°C 정도에서 가열하는 것에 의해, 성막 가스 등의 기상 반응 생성물(vapor-phase reaction product)로 이루어지는 파티클(particle)이 상부 전극 (2)에 부착하는 것을 방지하기 위함이다.
하부 전극 (3)은 피성막 기판 (21)의 유지대(holder)를 겸하고, 또한 유지대 (3) 상의 피성막 기판 (21)을 가열하는 히터 (12)을 구비하고 있다.
성막 가스 공급부 (101B)에는, 실록세인(siloxane) 결합을 갖는 알킬 화합물의 공급원과, 테트라에톡시실란(테트라에틸오르토실리케이트(tetraethylortho silicate)라고도 함) (TEOS : Si(OC2H5)4)의 공급원과, 일산화이질소 (N2O)의 공급원과, 암모니아(NH3)의 공급원과, 탄화수소(CmHn)의 공급원과, 희석 가스(Ar 또는 He)의 공급원과, 질소(N2)의 공급원이 마련되어 있다.
이들 가스는 적당한 분기 배관(branch piping)(9b 내지 9g) 및 이들 모두의분기 배관 (9b 내지 9g)가 접속된 배관(9a)을 통해 성막부 (101A)의 챔버 (1) 내에 공급된다. 분기 배관 (9b 내지 9g)의 도중에 유량 조정 수단 (11a 내지 11f)나, 분기 배관 (9b 내지 9g)의 도통/비도통을 제어하는 개폐 수단 (10b 내지 10m)이 설치되어 있고, 배관 (9a)의 도중에 배관 (9a)의 폐쇄/ 도통을 행하는 개폐 수단 (10a)가 설치되어 있다.
또한, N2가스를 유통시켜서 분기 배관 (9b 내지 9e) 내의 잔류 가스를 제거하기 위해, N2가스의 공급원과 접속된 분기 배관 (9g)와 그 외의 분기 배관 (9b 내지 9e) 사이의 도통/비도통을 제어하는 개폐 수단 (10n, 10p 내지 10r)이 설치되어 있다. 또한, N2가스는 분기 배관 (9b 내지 9e) 내 외에도, 배관 (9a) 내 및 챔버 (1) 내의 잔류 가스를 제거한다.
이상과 같은 성막 장치 (101)에 의하면, 테트라에톡시실란의 공급원과, 일산화이질소의 공급원을 구비하고 있고, 게다가 성막 가스를 플라즈마화하는 플라즈마 생성 수단 (2, 3, 7, 8)을 구비하고 있다.
이에 의해, 하기의 실시예에서 나타내는 것처럼, 비교적 낮은 비유전율을 갖고, 또한 누설 전류가 실리콘 질화막의 누설 전류와 동등한 레벨이 되는 것이 얻어졌다. 누설 전류가 작다고 하는 것은 구리에 대한 배리어성이 높다는 것을 나타내고, 구리 배선을 피복하는 배리어 절연막으로서 유용하다.
게다가, 테트라에톡시실란의 공급원 및 일산화이질소의 공급원 외에, 암모니아(NH3)의 공급원을 구비하고 있다. 암모니아(NH3)를 더하는 것에 의해, 더욱 구리에 대한 배리어성을 높일 수 있다.
또한, 테트라에톡시실란의 공급원 및 일산화이질소의 공급원 외에, 또는 테트라에톡시실란의 공급원, 일산화이질소의 공급원 및 암모니아(NH3)의 공급원 외에, 탄화수소(CmHn), 예를 들면 메탄(CH4), 아세틸렌(C2H2), 에틸렌(C2H4), 에탄(C2H6) 중에서 어느 하나의 공급원을 구비하고 있다. 탄화수소(CmHn)를 더하는 것에 의해, 성막이 CH3를 포함하기 때문에 낮은 비유전율을 갖고, 또한 더욱 치밀한 배리어 절연막을 얻을 수 있다.
그리고, 플라즈마 생성 수단으로서, 예를 들면 평행 평판형의 상부 전극 (2) 및 하부 전극 (3)에 의해 플라즈마를 생성하는 수단이 있고, 상부 전극 (2) 및 하부 전극 (3)에 각각 높고 낮은 2개의 주파수의 전력을 공급하는 전원 (7, 8)이 접속되어 있다. 따라서, 이들 높고 낮은 2개의 주파수의 전력을 각각 각 전극 (2, 3)에 인가해서 플라즈마를 생성할 수 있다. 특히, 이와 같이 해서 생성된 배리어 절연막은 치밀하고, 또한 낮은 비유전율을 갖는다.
상부 전극 (2) 및 하부 전극 (3)에의 전력 인가의 방식은 이하와 같다. 즉, 하부 전극 (3)에만 주파수 100kHz 이상, 1MHz 미만의 저주파 전력을 인가하거나, 혹은 하부 전극 (3)에 저주파 전력을 인가하고 또한 상부 전극 (2)에 1MHz 이상의 고주파 전력을 인가하거나, 또는 상부 전극 (2)에만 고주파 전력을 인가한다.
다음으로, 본 발명이 적용되는 성막 가스인 탄화수소, 희석 가스에 대해서는, 대표예로서 이하에 나타내는 것을 사용할 수 있다.
(i) 탄화수소(CmHn)
메탄(CH4)
아세틸렌(C2H2)
에틸렌(C2H4)
에탄(C2H6)
(ii) 희석 가스
헬륨(He)
아르곤(Ar)
질소(N2)
또한, 성막 가스의 구성은 상기 가스를 여러 가지 조합시키는 것이 가능하다. 예를 들면, 암모니아(NH3)를 포함하지 않고, 테트라에톡시실란 및 일산화이질소로 이루어지는 성막 가스를 사용해도 좋고, 테트라에톡시실란, 일산화이질소 및 암모니아(NH3)로 이루어지는 성막 가스를 사용해도 좋다.
또한, 그러한 조합의 성막 가스에 탄화수소나 희석 가스를 더 첨가하는 것도 가능하다. 즉, 상기 조합의 성막 가스에, 탄화수소, 예를 들면 메탄 (CH4), 아세틸렌(C2H2), 에틸렌(C2H4), 에탄(C2H6) 중에서 어느 하나를 더해도 좋다. 이 경우, 낮은 비유전율 4 정도를 유지하면서, 더욱 치밀한 배리어 절연막을 얻을 수 있다.
게다가, 상기 희석 가스를 첨가하여, 실리콘 함유 가스나 암모니아, 혹은 탄화수소의 농도를 조정할 수 있다.
다음으로, 본원 발명자가 행한 실험에 대해 설명한다.
이하의 성막 조건에 의해, 플라즈마 여기 CVD법(PECVD법)에 의해 Si 기판 상에 실리콘 산화막을 성막했다. 성막 가스로서, 테트라에톡시실란(TEOS)과, 일산화이질소(N2O)와, 암모니아(NH3)를 사용했다.
조사용 절연막은, 성막 조건의 파라미터 중, 암모니아 유량을 0 내지 25sccm의 범위로 변화시켜 성막했다.
상기 암모니아 유량을 포함한 성막 조건은 이하와 같다. 더욱이, 성막에 있어서는, 가스 도입으로부터 성막 개시(플라즈마 여기)까지의 챔버 내의 가스의 치환에 필요한 시간(안정화 기간)을 1분 30초간 잡고, 상부 전극 (2)로의 반응 생성물의 부착을 방지하기 위해 상부 적극을 100°C로 가열하고 있다.
<성막 조건>
(i) 성막 가스
TEOS 유량 : 50sccm
N2O 유량 : 50sccm
NH3유량(파라미터) : 0 내지 250 sccm
가스 압력 : 약 1.0 Torr
(ii) 플라즈마 여기 조건
하부 전극
저주파 전력(주파수 380kHz) : 150W
상부 전극
고주파 전력(주파수 13.56MHz) : 0W
(iii) 기판 가열 조건 : 375 °C
도 4는 조사용 시료에 대해 나타낸 단면도이다. 도면 중, (21)은 피성막 기판인 Si 기판, (22)는 이 발명의 성막 방법에 의해 형성된 절연막, (23)은 전극이다.
(a) 성막의 비유전률
상기의 성막 조건으로, 또한 암모니아 유량을 0~250sccm의 범위로 변화시켜 성막한 절연막의 비유전율을 조사했다. 조사용 시료로서 도 4에 나타내는 것을 사용했다.
도 2는, 암모니아 유량과 성막의 비유전율과의 관계를 나타내는 도면이다. 종축은 선형 눈금으로 표시한 성막의 비유전율을 나타내고, 횡축은 선형 눈금으로 표시한 암모니아 유량(sccm)을 나타낸다.
비유전율은 직류 바이어스(bias)에 주파수 1MHz의 신호를 중첩한 C-V측정법에 의해 측정했다.
도 2에 의하면, 암모니아 유량 0에서 비유전율 4 정도이고, 암모니아 유량이 증가함에 따라 비유전율은 점차로 증가하고, 암모니아 유량 250sccm에 가까워짐에 따라 비유전율 5에 점차로 근접하도록 변화한다. 즉, 적어도, 암모니아 유량250sccm 이하에서 비유전율 4 정도를 얻을 수 있다.
(b) 성막의 누설 전류
상기의 성막 조건으로, 또한 암모니아 유량 200sccm에서 성막한 절연막의 누설 전류를 조사했다. 조사용 시료로서 도 4에 나타내는 것을 사용했다. 누설 전류의 값은 성막의 치밀성에 관련되고, 구리에 대한 배리어성을 추정할 수 있다.
도 3은, 기판 (21)과 전극 (23)의 사이에 전압을 인가했을 때의 전계 강도와 절연막 (22)의 누설 전류의 관계를 나타내는 도면이다. 종축은 선형 눈금으로 표시한 절연막 (22)의 누설 전류값(A)를 나타내고, 횡측은 선형 눈금으로 표시한 전계 강도(MV/cm)을 나타낸다.
도 3에 의하면, 전계 강도 1MV/cm에서 누설 전류 10-10A 정도이고, 전계 강도 5MV/cm에서 누설 전류 10-6A 이하로 충분히 작은 누설 전류가 얻어졌다. 이는, 성막이 치밀하고, 구리에 대한 확산 저지 능력이 높다는 것을 나타내고 있다.
이상에서와 같이, 제 1 실시예에 의하면, 실리콘 질화막의 비유전율 7 정도에 비해 5이하 4정도로 낮은 비유전율을 갖고, 또한 치밀한 절연막이 얻어졌다.
이와 같은 절연막을 예를 들면 구리 배선 사이의 주층(主層)간 절연막으로서 사용하기 위해서는 비유전율을 더욱 감소시킬 필요가 있지만, 비유전율이 비교적 낮고, 또한 구리에 대한 확산 저지 능력이 높은 특성을 살려 구리 배선을 피복하는 배리어 절연막으로서 사용하는 데에는 가장 적합하다.
(제 2 실시예)
다음으로, 도 5의 (a) 내지 5의 (d)를 참조하여, 본 발명의 제 2 실시예에 관한 반도체 장치 및 그 제조 방법을 설명한다.
도 5의 (a) 내지 도 5의 (d)는, 본 발명의 제 2 실시예에 관한 반도체 장치의 제조 방법을 나타내는 단면도이다. 성막 가스로서 TEOS+N2O+NH3를 사용하고 있다.
우선, 도 5의 (a)에 나타내는 것처럼, 표면에 하지(下地) 절연막이 형성된 기판 (31)을 준비한다. 그 기판 (31) 상에, 주지의 방법에 의해 2~3 정도의 낮은 비유전율을 갖는 막 두께 약 1㎛의 SiO2막으로 이루어지는 하부 배선 매입 절연막(lower wiring buried insulating film) (32)를 형성한다.
계속하여, 도 5의 (a)에 나타내는 것처럼, 하부 배선 매입 절연막 (32)를 에칭하여 배선 홈(wiring groove) (33)을 형성한 후, 배선 홈 (33)의 내면에 구리 확산 방지막으로서 TaN막 (34a)를 형성한다. 이어서, TaN막 (34a) 표면에 도시하지 않은 구리 시드층(copper seed layer)을 스퍼터링법(sputtering method)에 의해 형성한 후, 도금법에 의해 구리막을 매입한다.
이어서, CMP법(Chemical Mechanical Polishing method)에 의해, 배선 홈 (33)으로부터 돌출한 구리막 및 TaN막 (34a)를 연마해서 표면을 평탄화한다. 이에 의해, 구리 배선 (34b) 및 TaN막 (34a)로 이루어진 하부 배선 (34)가 형성된다.
이상이 피성막 기판 (21)을 구성한다.
다음으로, 도 5의 (b)에 나타내는 것처럼, 하부 배선 매입 절연막 (32)로부터 노출되는 구리 배선 (34b)를 피복하여 하부 배선 매입 절연막 (32) 상에, TEOS+N2O+NH3를 사용한 플라즈마 CVD 법에 의해 막 두께가 수십 nm의 PE-CVD SiO2막으로 이루어지는 배리어 절연막 (35a)를 형성한다.
계속하여, 도 5의 (c)에 나타내는 것처럼, 주지의 방법에 의해 배리어 절연막 (35a) 상에 2~3 정도의 낮은 비유전율을 갖는 PE-CVD SiO2막으로 이루어지는 주절연막 (35b)를 형성한다. 배리어 절연막 (35a)와 주절연막 (35b)가 배선층 간 절연막 (35)를 구성한다.
이하에서, 배선층 간 절연막 (35)의 성막 방법을 상세하게 설명한다.
즉, 배선층 간 절연막 (35)를 형성하려면 우선, 피성막 기판 (21)을 성막 장치 (101)의 챔버 (1) 내에 도입하고, 기판 유지 도구(substrate holder) (3)으로 유지한다. 계속하여, 피성막 기판 (21)을 가열하여, 온도 375°C로 유지한다.
이어서, TEOS를 유량 50sccm으로, N2O가스를 유량 50sccm으로, NH3를 유량 200sccm으로, 도 1에서 나타내는 플라즈마 성막 장치 (101)의 챔버 (1) 내에 도입하고, 압력을 약 1.0Torr로 유지한다.
이어서, 하부 전극 (3)에 주파수 (380)kHz의 저주파 전력 약 150W(전력 밀도 약 0.18W/cm2)을 인가한다. 이 때, 상부 전극 (2)에는 고주파 전력(주파수 13.56MHz)를 인가하지 않는다.
이에 의해, TEOS와 N2O와 NH3가 플라즈마화 한다. 이 상태를 30초간 유지하고, 막 두께가 대략 10~50nm의 PE-CVD SiO2막으로 이루어지는 배리어 절연막 (35a)를 형성한다.
계속해서, 주절연막이 되는 막 두께 약 500nm의 다공질 절연막 (35b)을 배리어 절연막 (35a) 상에 형성한다.
이상에 의해, 배리어 절연막 (35a) 및 주절연막 (35b)로 이루어지는 배선층 간 절연막 (35)가 형성된다.
이어서, 도 5의 (d)에 나타내는 것처럼, 하부 배선 매입 절연막 (32)를 형성한 때와 같은 방법에 의해, 배선층 간 절연막 (35) 상에 막 두께 약 500nm의 SiO2막으로 이루어지는 상부 배선 매입 절연막 (36)을 형성한다.
다음으로, 잘 알려진 듀얼 대머신법(dual-damascene method)에 의해 구리막을 주로 하는 접속 도체 (37)과 상부 배선 (38)을 형성한다. 또한, 도면 중 부호 (37a, 38a)는 TaN막이고, 부호 (37b, 38b)는 구리막이다.
다음으로, 상기 배리어 절연막 (35a)의 형성 방법과 같이 하여, 전면에 PE-CVD SiO2막으로 이루어진 배리어 절연막 (39)를 형성한다. 이에 의해, 반도체 장치가 완성된다.
이상과 같이, 이 제 2 실시예에 의하면, 하부 배선 (34)가 매입된 하부 배선 매입 절연막 (32)와 상부 배선 (38)이 매입된 상부 배선 매입 절연막 (36)의 사이에는 배선층 간 절연막 (35)를 끼워 넣어 된 반도체 장치의 제조 방법에 있어서, TEOS+N2O+NH3를 사용한 플라즈마 여기 CVD법에 의해, 하부 배선 (34)를 구성하는 구리막 (34b)를 피복하는 배리어 절연막 (35a)를 형성하고 있다.
따라서, 실리콘 질화막의 비유전율 7 정도에 비해 낮은 비유전율 4 정도를 갖고, 또한 구리에 대한 확산 저지 능력이 높은 배리어 절연막 (35a)를 얻을 수 있다. 이 때문에, 배리어 절연막 (35a)를 포함하는 배선층 간 절연막을 개재시키는 것에 의해, 기생 용량의 과잉 증가를 억제하고, 또한 구리에 대한 확산 저지 능력을 유지하면서, 다층의 구리 배선을 형성하는 것이 가능하다.
이에 의해, 고집적도화, 고밀도화와 함께, 데이터 전송 속도의 고속화에 대응 가능한 반도체 집적 회로 장치를 제공할 수 있다.
이상, 실시예의 의해 이 발명을 상세하게 설명했으나, 이 발명의 범위는 상기 실시예에 구체적으로 나타낸 예에 한정되는 것은 아니고, 이 발명의 요지를 일탈하지 않는 범위의 상기 실시예의 변경은 이 발명의 범위에 포함된다.
예를 들면, 제 2 실시예에서는 성막 가스에 탄화수소를 포함시키지 않고 있으나, 제 1 실시예에서 기재한 것처럼, 탄화수소, 예를 들면, 메탄(CH4), 아세틸렌(C2H2), 에틸렌(C2H4), 에탄(C2H6) 중에서 어느 하나를 성막 가스에 포함시킬 수 있다. 이 경우, 테트라에톡시실란 및 일산화이질소 외에, 또는 테트라에톡시실란, 일산화이질소 및 암모니아(NH3) 외에, 탄화수소(CmHn), 예를 들면 메탄(CH4), 아세틸렌(C2H2), 에틸렌(C2H4), 에탄(C2H6) 중에서 어느 하나를 더한다.
또한, 성막 가스에 헬륨(He), 아르콘(Ar) 또는 질소(N2) 중에서 어느 하나를포함하는 불활성 가스를 포함시켜도 좋다.
이상과 같이, 이 발명에 있어서는, 테트라에톡시실란(TEOS)와 일산화이질소(N2O)를 포함하는 성막 가스를 플라즈마화하여 반응시켜, 피성막 기판 상에 배리어 절연막을 형성하고 있다. 따라서, 비교적 낮은 비유전율 4 정도를 유지하면서, 구리 확산 저지 능력이 높은 배리어 절연막을 형성하는 것이 가능하다.
게다가, 배리어 절연막의 성막 가스로서, 암모니아(NH3)를 첨가하는 것에 의해 구리 확산 저지 능력을 향상시킬 수 있다.
게다가, 배리어 절연막의 성막 가스로서, 테트라에톡시실란 및 일산화이질소 외에, 또는 테트라에톡시실란, 일산화이질소 및 암모니아(NH3) 외에, 탄화수소(CmHn), 예를 들면 메탄(CH4), 아세틸렌(C2H2), 에틸렌(C2H4), 에탄(C2H6) 중에서 어느 하나를 더하는 것에 의해, 낮은 비유전율을 유지하면서, 구리 확산 저지 능력이 더욱 높은 배리어 절연막을 얻을 수 있다.
이에 의해, 배리어 절연막을 포함하는 배선층 간 절연막을 개재시키는 것에 의해, 기생 용량의 과잉 증가를 억제하고, 또한 구리 확산 저지 능력을 유지하면서, 다층의 배선층을 형성하는 것이 가능하게 된다. 따라서, 고집적도화, 고밀도화와 함께, 데이터 전송 속도의 고속화에 대응 가능한 반도체 집적 회로 장치를 제공할 수 있다.
Claims (6)
- 테트라에톡시실란(TEOS)과 일산화이질소(N2O)를 포함하는 성막 가스를 플라즈마화하여 반응시키는 공정과,표면에 구리 배선이 노출되어 있는 기판 상에 상기 구리 배선을 피복하는 배리어 절연막을 형성하는 공정을 갖는 것을 특징으로 하는 반도체 장치의 제조 방법.
- 제 1 항에 있어서,상기 성막 가스는 테트라에톡시실란(TEOS)과 일산화이질소(N2O) 외에, 암모니아(NH3) 또는 질소(N2) 중 적어도 어느 하나를 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법.
- 제 1 항에 있어서,상기 성막 가스는 테트라에톡시실란(TEOS)과 일산화이질소(N2O) 외에, 탄화수소(CmHn)를 포함하는 것인 것을 특징으로 하는 반도체 장치의 제조 방법.
- 제 3 항에 있어서,상기 탄화수소(CmHn)는 메탄(CH4), 아세틸렌(C2H2), 에틸렌(C2H4), 에탄(C2H6)중 어느 하나인 것을 특징으로 하는 반도체 장치의 제조 방법.
- 제 2 항에 있어서,상기 성막 가스는 테트라에톡시실란(TEOS)과 일산화이질소(N2O)와, 암모니아(NH3) 또는 질소(N2) 중 적어도 어느 하나 외에, 탄화수소(CmHn)를 포함하는 것인 것을 특징으로 하는 반도체 장치의 제조 방법.
- 제 5 항에 있어서,상기 탄화수소(CmHn)는 메탄(CH4), 아세틸렌(C2H2), 에틸렌(C2H4), 에탄(C2H6) 중 어느 하나인 것을 특징으로 하는 반도체 장치의 제조 방법.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JPJP-P-2001-00106689 | 2001-04-05 | ||
| JP2001106689A JP2002305242A (ja) | 2001-04-05 | 2001-04-05 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20020079412A true KR20020079412A (ko) | 2002-10-19 |
Family
ID=18959149
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020020017959A KR20020079412A (ko) | 2001-04-05 | 2002-04-02 | 반도체 장치의 제조 방법 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US20020151175A1 (ko) |
| EP (1) | EP1247876A3 (ko) |
| JP (1) | JP2002305242A (ko) |
| KR (1) | KR20020079412A (ko) |
| TW (1) | TWI300606B (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9312270B2 (en) | 2010-09-14 | 2016-04-12 | Samsung Electronics Co., Ltd. | Methods of manufacturing three-dimensional semiconductor memory devices |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4403824B2 (ja) * | 2003-05-26 | 2010-01-27 | 東京エレクトロン株式会社 | シリコン窒化膜の成膜方法 |
| CN1577832A (zh) * | 2003-07-07 | 2005-02-09 | 松下电器产业株式会社 | 半导体器件及其制造方法 |
| JP2005236141A (ja) * | 2004-02-20 | 2005-09-02 | Oki Electric Ind Co Ltd | 半導体装置及び半導体装置の製造方法 |
| SG11201606674QA (en) * | 2014-02-13 | 2016-09-29 | Ellenberger & Poensgen | Thermal overcurrent circuit breaker |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04154125A (ja) * | 1990-10-18 | 1992-05-27 | Nec Corp | シリコンオキシナイトライド膜の成膜方法 |
| US5356722A (en) * | 1992-06-10 | 1994-10-18 | Applied Materials, Inc. | Method for depositing ozone/TEOS silicon oxide films of reduced surface sensitivity |
| US5612254A (en) * | 1992-06-29 | 1997-03-18 | Intel Corporation | Methods of forming an interconnect on a semiconductor substrate |
| US6294799B1 (en) * | 1995-11-27 | 2001-09-25 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of fabricating same |
| US5661093A (en) * | 1996-09-12 | 1997-08-26 | Applied Materials, Inc. | Method for the stabilization of halogen-doped films through the use of multiple sealing layers |
| US5869394A (en) * | 1996-10-29 | 1999-02-09 | Mosel Vitelic, Inc. | Teos-ozone planarization process |
| US6184158B1 (en) * | 1996-12-23 | 2001-02-06 | Lam Research Corporation | Inductively coupled plasma CVD |
| JP2975934B2 (ja) * | 1997-09-26 | 1999-11-10 | 三洋電機株式会社 | 半導体装置の製造方法及び半導体装置 |
| TW437017B (en) * | 1998-02-05 | 2001-05-28 | Asm Japan Kk | Silicone polymer insulation film on semiconductor substrate and method for formation thereof |
| JP2000174123A (ja) * | 1998-12-09 | 2000-06-23 | Nec Corp | 半導体装置及びその製造方法 |
| US6541367B1 (en) * | 2000-01-18 | 2003-04-01 | Applied Materials, Inc. | Very low dielectric constant plasma-enhanced CVD films |
-
2001
- 2001-04-05 JP JP2001106689A patent/JP2002305242A/ja active Pending
-
2002
- 2002-03-26 US US10/105,793 patent/US20020151175A1/en not_active Abandoned
- 2002-03-28 TW TW091106182A patent/TWI300606B/zh not_active IP Right Cessation
- 2002-03-28 EP EP02007249A patent/EP1247876A3/en not_active Withdrawn
- 2002-04-02 KR KR1020020017959A patent/KR20020079412A/ko not_active Application Discontinuation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9312270B2 (en) | 2010-09-14 | 2016-04-12 | Samsung Electronics Co., Ltd. | Methods of manufacturing three-dimensional semiconductor memory devices |
Also Published As
| Publication number | Publication date |
|---|---|
| US20020151175A1 (en) | 2002-10-17 |
| EP1247876A3 (en) | 2003-07-30 |
| EP1247876A2 (en) | 2002-10-09 |
| TWI300606B (en) | 2008-09-01 |
| JP2002305242A (ja) | 2002-10-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100494480B1 (ko) | 반도체 장치의 제조 방법 | |
| KR100476128B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| KR100484322B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| KR100407012B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| KR100658479B1 (ko) | 성막 방법 및 반도체 장치의 제조 방법 | |
| KR100546958B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| KR20010106215A (ko) | 반도체 장치 및 그 제조 방법 | |
| KR100376170B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| JP3934343B2 (ja) | 半導体装置及びその製造方法 | |
| US20070237970A1 (en) | Diffusion barrier with low dielectric constant and semiconductor device containing same | |
| KR20020009440A (ko) | 성막 방법, 반도체 장치 및 그 제조 방법 | |
| JP3749162B2 (ja) | 半導体装置の製造方法 | |
| KR20020079412A (ko) | 반도체 장치의 제조 방법 | |
| JP2004200713A (ja) | 半導体装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E601 | Decision to refuse application |