KR20020009440A - 성막 방법, 반도체 장치 및 그 제조 방법 - Google Patents

성막 방법, 반도체 장치 및 그 제조 방법 Download PDF

Info

Publication number
KR20020009440A
KR20020009440A KR1020010043736A KR20010043736A KR20020009440A KR 20020009440 A KR20020009440 A KR 20020009440A KR 1020010043736 A KR1020010043736 A KR 1020010043736A KR 20010043736 A KR20010043736 A KR 20010043736A KR 20020009440 A KR20020009440 A KR 20020009440A
Authority
KR
South Korea
Prior art keywords
film
insulating film
wiring
silicon
protective layer
Prior art date
Application number
KR1020010043736A
Other languages
English (en)
Inventor
오쿠다이조
아오키준이치
야마모토요우이치
고로모카와다카시
마에다가즈오
Original Assignee
무라세 하루오
캐논 한바이 가부시끼가이샤
마에다 가즈오
가부시끼가이샤 한도따이 프로세스 켄큐쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 무라세 하루오, 캐논 한바이 가부시끼가이샤, 마에다 가즈오, 가부시끼가이샤 한도따이 프로세스 켄큐쇼 filed Critical 무라세 하루오
Publication of KR20020009440A publication Critical patent/KR20020009440A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/401—Oxides containing silicon
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/50—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges
    • C23C16/505—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges using radio frequency discharges
    • C23C16/509—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges using radio frequency discharges using internal electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen
    • H01L21/02216—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen the compound being a molecule comprising at least one silicon-oxygen bond and the compound having hydrogen or an organic group attached to the silicon or oxygen, e.g. a siloxane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31608—Deposition of SiO2
    • H01L21/31612—Deposition of SiO2 on a silicon body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02203—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being porous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/312—Organic layers, e.g. photoresist
    • H01L21/3121—Layers comprising organo-silicon compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/312—Organic layers, e.g. photoresist
    • H01L21/3121—Layers comprising organo-silicon compounds
    • H01L21/3122—Layers comprising organo-silicon compounds layers comprising polysiloxane compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Mechanical Engineering (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Formation Of Insulating Films (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

본 발명은 배선을 피복하여 저(低)유전율을 갖는 층간절연막을 형성하는 성막 방법에 관한 것이다. 그 구성은 Si-H 결합을 갖는 알콕시(alkoxy)화합물 및 Si-H 결합을 갖는 실록산(siloxane)으로 이루어진 그룹 중에서 선택된 어느 하나와, O2, N2O, NO2, CO, CO2, 및 H2O로 이루어진 그룹 중에서 선택된 적어도 어느 하나의 산소 함유 가스로 이루어진 성막 가스를 플라즈마화하고 반응시켜, 기판(20a, 20b, 20c) 상에 실리콘 함유 절연막(24, 26, 34)을 형성한다.

Description

성막 방법, 반도체 장치 및 그 제조 방법{FILM FORMING METHOD, SEMICONDUCTOR DEVICE AND SEMICONDUCTOR DEVICE MANUFACTURING METHOD}
본 발명은 성막 방법, 반도체 장치 및 그 제조 방법에 관한 것으로, 보다 상세하게는, 배선을 피복하여 저(低)유전율을 갖는 층간절연막을 형성하는 성막 방법, 반도체 장치 및 그 제조 방법에 관한 것이다.
최근, 반도체 집적회로 장치의 고집적도화 및 고밀도화에 따라 패턴의 미세화 및 박막화가 요망되고 있다. 또한, 데이터 전송 속도의 고속화가 요구되고 있다.
따라서, RC 지연(delay)이 작은 저유전율을 갖는 절연막(이하, 저유전율 절연막이라고 칭함)이 사용되고 있다. 그러한 절연막으로서, 예를 들어, 비유전율(比誘電率) 3.5∼3.8의 SiOF막 또는 비유전율 3.0∼3.1의 다공질(多孔質) SiO2막, 스핀 도포법에 의해 저유전율의 절연 재료를 도포하여 얻어지는 도포 절연막 등이 있다.
그러나, 저유전율 절연막은 원래 수분을 함유하기 쉬우며 외부의 수분을 침투시키기 쉽다. 따라서, 단독으로 층간절연막으로서 사용한 경우, 배선의 부식 또는 누설 전류의 증대가 발생하기 쉽다. 이것을 방지하기 위해, 배선과 저유전율 절연막과의 사이에 SiN계 또는 SiC계의 배리어 절연막을 개재시키는 경우가 많다.
즉, 다층 배선을 갖는 반도체 장치에서는, 상부 배선과 하부 배선 사이에 Si 및 N을 함유하거나 Si 및 C를 함유하는 배리어 절연막(하부 보호층)과, 저유전율 절연막과, Si 및 N을 함유하거나 Si 및 C를 함유하는 배리어 절연막(상부 보호층)이 차례로 적층되어 이루어진 층간절연막을 형성하고 있다.
그러나, Si 및 N을 함유하는 절연막은 비유전율이 높기 때문에, Si 및 N을 함유하는 절연막의 막 두께를 얇게 하여 배리어 절연막으로서 사용한 경우에도, 층간절연막 전체의 유전율이 높아지게 된다.
또한, Si 및 C를 함유하는 배리어 절연막은 Si 및 N을 함유하는 배리어 절연막에 비하여 비유전율이 5 정도로 비교적 낮지만, 누설 전류의 증대를 충분히 억제하는 것이 불가능하다.
본 발명은 배선의 부식 또는 누설 전류의 증대를 방지하면서, 층간절연막 전체적으로 흡습(吸濕)에 의한 유전율의 변동을 억제하며, 유전율을 낮게 할 수 있는 성막 방법, 반도체 장치 및 그 제조 방법을 제공하는 것을 목적으로 하는 것이다.
본 발명의 성막 방법에 있어서는, Si-H 결합을 갖는 알콕시(alkoxy) 화합물 및 Si-H 결합을 갖는 실록산(siloxane)으로 이루어진 그룹에서 선택된 어느 하나와, O2, N2O, NO2, CO, CO2, 및 H2O로 이루어진 그룹에서 선택된 어느 하나의 산소 함유 가스로 이루어진 성막 가스를 플라즈마화하고 반응시켜, 실리콘 함유 절연막을 형성하고 있다.
실험에 의하면, Si-H 결합을 갖는 알콕시 화합물 및 Si-H 결합을 갖는 실록산으로 이루어진 그룹에서 선택된 어느 하나와, O2, N2O, NO2, CO, CO2, 및 H2O로 이루어진 그룹에서 선택된 어느 하나의 산소 함유 가스로 이루어진 성막 가스를 플라즈마화하고 반응시켜 형성한 실리콘 함유 절연막은, 치밀하며 내수성이 우수하고, 막 내의 수분 함유량이 적으며, 비유전율이 작음을 알 수 있었다.
따라서, 상기 실리콘 함유 절연막을, 특히, 상부 배선과 하부 배선 사이에 개재시키는 층간절연막을 구성하는 저유전율 절연막을 사이에 끼우는 배리어 절연막(하부 보호층 및 상부 보호층)으로서 사용한 경우, 배선의 부식 또는 누설 전류의 증대를 방지하면서, 층간절연막 전체의 유전율을 작게 할 수 있다.
본 발명의 반도체 장치에 의하면, 적외선의 흡수 강도의 피크가 파수(波數) 2270 내지 2350㎝-1의 범위에 있고, 막 밀도가 2.25 내지 2.40g/㎤의 범위에 있으며, 비유전율이 3.3 내지 4.3의 범위에 있는 실리콘 함유 절연막이 기판 상에 형성되어 있다.
본원 발명자의 실험에 의하면, 이러한 특성을 갖는 실리콘 함유 절연막은, 실리콘 질화막과 동일하게, 기계적 강도가 높고 치밀하며 내수성이 우수하고, 막 내의 수분 함유량이 적으며, 실리콘 질화막에 비하여 비유전율이 작음을 알 수 있었다.
본 발명의 실리콘 함유 절연막을 반도체 장치에 적용한 구성에서는, 상기 실리콘 함유 절연막은 배선과 접하도록 배선을 피복하여 형성되고, 또는 상기 실리콘 함유 절연막은 배선을 피복하는 절연막 상에 상부 보호층으로서 형성되어 있다.
본 발명의 실리콘 함유 절연막은 낮은 유전율을 갖고, 막 자체의 수분 함유량이 적고 치밀하며, 내수성이 우수하기 때문에, 배선 등을 피복하는 보호층으로서 사용함으로써, 배선 사이의 기생(寄生) 용량을 저감시키면서, 외부의 수분 침입을 방지하여 배선의 부식을 방지할 수 있다.
또한, 기판 상에 상부 및 하부 배선과 상부 및 하부 배선의 사이에 개재되는 층간절연막을 가지며, 층간절연막은 본 발명에 따른 실리콘 함유 절연막으로 이루어진다.
또한, 상기 층간절연막은 하층으로부터 차례로 본 발명에 따른 실리콘 함유 절연막으로 이루어진 하부 보호층과, 주된 절연막과, 본 발명에 따른 실리콘 함유 절연막으로 이루어진 상부 보호층으로 구성되어 있다.
주된 절연막이 SiOF막일 경우, 본 발명이 적용되는 실리콘 함유 절연막의 외측 주변부에 대한 불소(F) 원소의 확산을 방지할 수 있다. 또한, 주된 절연막이 흡습성이 높은 다공질 절연막일 경우, 다공질 절연막 안쪽으로 수분의 도래를 방지하여, 흡습에 의한 유전율의 증가를 방지할 수 있다.
또한, 주된 절연막의 상부 및 하부 보호층으로서 실리콘 질화막을 사용하지 않고, 비유전율이 낮은 실리콘 함유 절연막을 사용하고 있기 때문에, 층간절연막 전체적으로 유전율을 저감시킬 수 있다.
도 1은 본 발명의 제 1 실시형태인 성막 방법에 이용되는 플라즈마 CVD 성막 장치의 구성을 나타내는 측면도.
도 2a 내지 도 2e는 본 발명의 실시형태인 성막 방법에 의해 제작된 실리콘함유 절연막의 특성 조사에 사용한 시료(試料) 및 비교 시료의 구성을 나타내는 단면도.
도 3a 및 도 3b는 본 발명의 제 2 실시형태인 성막 방법에 의해 제작된 실리콘 함유 절연막의 막 밀도에 대해서 도 2a에 나타낸 시료를 사용하여 조사한 결과를 나타내는 표.
도 4는 본 발명의 제 2 실시형태인 성막 방법에 의해 제작된 실리콘 함유 절연막 내의 수분 함유량 및 내수성에 대해서 도 2a에 나타낸 시료를 사용하여 조사한 결과를 나타내는 그래프.
도 5a는 본 발명의 제 2 실시형태인 성막 방법에 의해 제작된 실리콘 함유 절연막의 적외선 흡수 강도를 도2a에 나타낸 시료를 사용하여 조사한 결과를 나타내는 그래프.
도 5b는 도 2a에 나타낸 비교 시료를 사용하여 실리콘 함유 절연막의 적외선흡수 강도를 조사한 결과를 나타내는 그래프.
도 6은 본 발명의 제 2 실시형태인 성막 방법에 의해 제작된 실리콘 함유 절연막의 내수성에 대해서 도 2b에 나타낸 시료를 사용하여 조사한 결과를 나타내는 그래프.
도 7은 본 발명의 제 2 실시형태인 성막 방법에 의해 제작된 실리콘 함유 절연막의 내수성에 대해서 도 2b에 나타낸 시료를 사용하여 조사한 결과를 나타내는 그래프.
도 8은 본 발명의 제 2 실시형태인 성막 방법에 의해 제작된 실리콘 함유 절연막의 도포 절연막에 대한 밀착성에 대해서 도 2c에 나타낸 시료를 사용하여 조사한 결과를 나타내는 표.
도 9는 본 발명의 제 2 실시형태인 성막 방법에 의해 제작된 히트 사이클에 의한 불량 발생률을 도 2d의 시료를 사용하여 조사한 결과를 나타내는 그래프.
도 10은 본 발명의 제 2 실시형태인 성막 방법에 의해 제작된 실리콘 함유 절연막의 구리에 대한 배리어성(barrier性)에 대해서 조사한 결과를 나타내는 그래프.
도 11a 및 도 11b는 본 발명의 제 3 실시형태인 반도체 장치의 제조 방법에 대해서 나타내는 단면도.
도 12a 내지 도 12c는 본 발명의 제 4 실시형태인 반도체 장치의 제조 방법에 대해서 나타내는 단면도.
도 13a 내지 도 13f는 본 발명의 제 5 실시형태인 반도체 장치의 제조 방법에 대해서 나타내는 단면도.
도 14a 내지 도 14c는 본 발명의 제 6 실시형태인 반도체 장치의 제조 방법에 대해서 나타내는 단면도.
도 15는 본 발명의 다른 실시형태인 반도체 장치의 제조 방법에 대해서 나타내는 단면도.
도 16은 본 발명의 다른 실시형태인 반도체 장치의 제조 방법에 대해서 나타내는 단면도.
* 도면의 주요부분에 대한 부호의 설명*
21 : 하부 기판
22 : 하부 절연막
23 : 배선
20a : 피성막 기판(20a)
24 : 실리콘 산화막(실리콘 함유 절연막)
25 : 절연막
26 : 보호층
이하, 본 발명의 실시형태에 대해서 도면을 참조하면서 설명한다.
(제 1 실시형태)
도 1은 본 발명의 실시형태에 따른 반도체 장치의 제조 방법에 사용되는 평행 평판형의 플라즈마 성막 장치(101)의 구성을 나타내는 측면도이다.
이 플라즈마 성막 장치(101)는 플라즈마 가스에 의해 피(被)성막 기판(20) 상에 실리콘 함유 절연막을 형성하는 장소인 성막부(101A)와 성막 가스를 구성하는 복수 가스의 공급원을 갖는 성막 가스 공급부(101B)로 구성되어 있다.
성막부(101A)는 도 1에 나타낸 바와 같이 감압(減壓) 가능한 챔버(1)를 구비하고, 챔버(1)는 배기 배관(4)을 통하여 배기 장치(6)와 접속되어 있다. 배기 배관(4)의 도중에는 챔버(1)와 배기 장치(6) 사이의 도통(導通) 및 비도통을 제어하는 개폐 밸브(5)가 설치되어 있다. 챔버(1)에는 챔버(1) 내의 압력을 감시하는 진공계(眞空計)(도시 생략) 등의 압력 계측수단이 설치되어 있다.
챔버(1) 내에는 대향하는 한쌍의 상부 전극(제 1 전극)(2)과 하부 전극(제 2 전극)(3)이 구비되며, 상부 전극(2)에 주파수 13.56㎒의 고주파 전력을 공급하는 고주파 전력 공급 전원(RF 전원)(7)이 접속되고, 하부 전극(3)에 주파수 380㎑의 저주파 전력을 공급하는 저주파 전력 공급 전원(8)이 접속되어 있다. 이들 전원(7, 8)으로부터 상부 전극(2) 및 하부 전극(3)에 전력을 공급하여, 성막 가스를 플라즈마화한다. 상부 전극(2), 하부 전극(3) 및 전원(7, 8)이 성막 가스를 플라즈마화하는 플라즈마 생성수단을 구성한다.
또한, 플라즈마 생성수단으로서, 예를 들어, 평행 평판형의 상부 전극(2)과하부 전극(3)에 의해 플라즈마를 생성하는 수단, ECR(Electron Cyclotron Resonance)법에 의해 플라즈마를 생성하는 수단, 안테나로부터의 고주파 전력의 방사에 의해 헬리콘(helicon) 플라즈마를 생성하는 수단 등이 있다.
상부 전극(2)은 성막 가스의 분산도구를 겸하고 있다. 상부 전극(2)에는 복수의 관통구멍이 형성되고, 하부 전극(3)과의 대향면에서의 관통구멍 개구부가 성막 가스의 방출구(도입구)로 된다. 이 성막 가스 등의 방출구는 성막 가스 공급부(101B)와 배관(9a)에 의해 접속되어 있다. 또한, 경우에 따라, 상부 전극(2)에는 히터(도시 생략)가 구비되는 경우도 있다. 성막 내에 상부 전극(2)을 대략 100℃ 정도의 온도로 가열하여 둠으로써, 성막 가스 등의 반응 생성물로 이루어진 입자(particle)가 상부 전극(2)에 부착되는 것을 방지하기 위함이다.
하부 전극(3)은 피성막 기판(20)의 유지대를 겸하며, 유지대 상의 피성막 기판(20)을 가열하는 히터(12)를 구비하고 있다.
성막 가스 공급부(101B)에는 Si-H 결합을 갖는 알콕시 화합물의 공급원과, Si-H 결합을 갖는 실록산의 공급원과, 산소(O2), 일산화질소(N2O), 이산화질소(NO2), 일산화탄소(CO), 이산화탄소(CO2), 및 물(H2O)로 이루어진 그룹 중에서 선택된 어느 하나의 산소 함유 가스의 공급원과, 수소(H2)의 공급원과, 질소(N2)의 공급원이 마련되어 있다.
본 발명이 적용되는 성막 가스인 Si-H 결합을 갖는 알콕시 화합물 또는 Si-H 결합을 갖는 실록산에 대해서는, 대표적인 예로서 다음에 나타낸 것을 사용할 수 있다.
(ⅰ) Si-H 결합을 갖는 알콕시 화합물
트리메톡시실란(TMS:SiH(OCH3)3)
(ⅱ) Si-H 결합을 갖는 실록산
테트라메틸디실록산(TMDSO:(CH3)2HSi-O-SiH(CH3)2)
이들 가스는 적절히 분기 배관(9b∼9f) 및 이들 모든 분기 배관(9b∼9f)이 접속된 배관(9a)을 통하여 성막부(101A)의 챔버(1) 내에 공급된다. 분기 배관(9b∼9f)의 도중에 유량 조정수단(11a∼11e) 또는 분기 배관(9b∼9f)의 도통 및 비도통을 제어하는 개폐수단(10b∼10k)이 설치되고, 배관(9a)의 도중에 배관(9a)의 도통 및 비도통을 행하는 개폐수단(10a)이 설치되어 있다. 또한, N2가스를 유통시켜 분기 배관(9b∼9e) 내의 잔류 가스를 제거(purge)하기 위해, N2가스의 공급원과 접속된 분기 배관(9f)과 그 밖의 분기 배관(9b∼9e) 사이의 도통 및 비도통을 제어하는 개폐수단(10l, 10n, 10p)이 설치되어 있다. 또한, N2가스는 분기 배관(9b∼9e)내 이외에 배관(9a) 내 및 챔버(1) 내의 잔류 가스를 제거한다.
이상과 같은 성막 장치(101)에 의하면, Si-H 결합을 갖는 알콕시 화합물 또는 Si-H 결합을 갖는 실록산 중의 적어도 어느 하나의 공급원과 산소 함유 가스의 공급원을 구비하며, 성막 가스를 플라즈마화하는 플라즈마 생성수단(2, 3, 7, 8)을 구비하고 있다.
상기 플라즈마 CVD 장치를 사용하여 플라즈마 CVD법에 의해 Si, O, C, H를 함유하는 절연막을 형성할 수 있다. 따라서, 하기의 제 2 실시형태에 나타낸 바와 같이, 낮은 유전율을 가지며 수분 함유량이 적고, 치밀하며 내수성이 우수한 절연막을 형성할 수 있다. 또한, 이 절연막은 유기 도포 절연막 또는 무기 도포 절연막과의 밀착성이 양호하고, 구리(Cu)의 확산을 저지하는 능력도 높다.
특히, 평행 평판형의 상부 전극(2) 및 하부 전극(3)에 각각 고저(高低) 2개의 주파수의 전력을 공급하는 전원(7, 8)이 접속되어 있기 때문에, 이들 고저 2개의 주파수의 전력을 각각 각 전극(2, 3)에 인가하여 플라즈마를 생성할 수 있으며, 이와 같이 하여 제작한 절연막은 치밀하다.
(제 2 실시형태)
이하, 상기의 플라즈마 CVD 장치를 사용하여 성막한 실리콘 함유 절연막에 관하여, 본원 발명자가 행한 조사 실험에 대해서 설명한다.
먼저, 상기의 플라즈마 CVD 장치 중에서 잘 알려진 평행 평판형의 플라즈마 CVD 장치를 사용했다. 상부 전극(2) 및 하부 전극(3) 중 하부 전극(3)이 기판 유지도구를 겸하며, 하부 전극(3)은 기판 가열을 행하기 위한 히터(12)를 내장하고 있다.
(시료의 제작)
도 2a 내지 도 2e는 본 발명의 실리콘 산화막(실리콘 함유 절연막)을 갖는 시료에 대해서 나타내는 단면도이다.
시료 S1은, 도 2a에 나타낸 바와 같이, 실리콘 기판(41) 상에 트리메톡시실란(TMS)을 함유하는 성막 가스를 사용한 PE-CVD법에 의해 형성한 실리콘 산화막(실리콘 함유 절연막을 의미하는 것이며, 이하, PE-CVD TMS SiO2막이라고 칭한다)(42a)을 갖는 것이다. 또한, 비교를 위해, 실리콘 기판(41) 상에 테트라에톡시실란(TEOS)을 함유하는 성막 가스를 사용한 PE-CVD법에 의해 형성한 실리콘 산화막(이하, PE-CVD TEOS SiO2막이라고 칭함)(51a)을 갖는 비교 시료 CS1과, 실리콘 기판(41) 상에 모노실란(SiH4)을 함유하는 성막 가스를 사용한 PE-CVD법에 의해 형성한 실리콘 산화막(이하, PE-CVD SiH4SiO2막이라고 칭함)(52a)을 갖는 비교 시료 CS2를 제작했다.
시료 S1A는, 도 2e에 나타낸 바와 같이, 실리콘 기판(41) 상에 PE-CVD TMS SiO2막(42a)을 형성한 시료 S1에 있어서, 또한 PE-CVD TMS SiO2막(42a) 상에 전극(45)을 형성함으로써 제작했다. 전극(45)으로서 수은 프로브(probe)를 사용하며, 그것과 PE-CVD TMS SiO2막(42a)과의 접촉 면적은 0.0230㎠이다.
시료 S2 및 S3은, 도 2b에 나타낸 바와 같이, 실리콘 기판(Si 기판)(41) 상에 인 함유량 7㏖%, 막 두께 약 500㎚의 BPSG막(43)과 조사용의 PE-CVD TMS SiO2막(42b)을 차례로 형성함으로써 제작했다. 시료 S2에서는 PE-CVD TMS SiO2막(42b)의 막 두께를 100㎚로 하고, 시료 S3에서는 PE-CVD TMS SiO2막(42b)의 막 두께를 200㎚로 했다. 또한, 비교를 위해, PE-CVD TMS SiO2막(42b) 대신에 막 두께 200㎚의 PE-CVD TEOS SiO2막(51b)을 사용한 비교 시료 CS3과, 동일하게 막 두께 200㎚의 PE-CVD SiH4SiO2막(52b)을 사용한 비교 시료 CS4와, 동일하게 SiH4, NH3및 N2를 함유하는 성막 가스를 사용한 플라즈마 CVD법에 의해 제작한 막 두께 200㎚의 실리콘 질화막(이하, PE-CVD SiN막이라고 칭함)(53)을 사용한 비교 시료 CS5를 제작했다.
시료 S4 및 S5는, 도 2c에 나타낸 바와 같이, 실리콘 기판(Si 기판)(41) 상에 저유전율 절연막(44a, 44b)과 PE-CVD TMS SiO2막(42c)을 차례로 형성함으로써 제작했다. 시료 S4에서는 저유전율 절연막으로서 무기 도포 절연막(44a)을 사용하고, 시료 S5에서는 동일하게 유기 도포 절연막(44b)을 사용했다. 또한, 비교를 위해, PE-CVD TMS SiO2막(42c) 대신에 PE-CVD TEOS SiO2막(51c)을 사용한 비교 시료 CS6 및 CS7을 제작했다. 비교 시료 CS6에서는 저유전율 절연막으로서 무기 도포 절연막(44a)을 사용하고, 비교 시료 CS7에서는 동일하게 유기 도포 절연막(44b)을 사용했다.
또한, 무기 도포 절연막은 HSQ(상품명, 다우코닝사(社) 제조), MSQ(상품명), R7(상품명, 히타치카세이코교사(社) 제조) 등과 같은 도포액을 도포하여 형성된 절연막이다. 도포액 중의 성분 화합물로서 탄소가 1개 이하인 화합물을 함유하는 것을 특징으로 하는 것이다. 유기 도포 절연막은 FLARE(상품명, 얼라이드 시그널사(社) 제조) 및 SiLK(상품명, 다우케미컬사(社) 제조) 등의 도포액을 도포하여 형성된 것이다. 도포액 내의 성분 화합물로서 탄소가 2개 이상인 화합물을 함유하는 것을 특징으로 하는 것이다.
시료 S6은, 도 2d에 나타낸 바와 같이, 실리콘 기판(41) 상에 막 두께 150㎚의 PE-CVD TMS SiO2막(하부 보호층)(42d)과 막 두께 약 450㎚의 도포 절연막(주로 절연막)(44c)과 막 두께 약 200㎚의 PE-CVD TMS SiO2막(상부 보호층)(42e)을 하층으로부터 차례로 형성한 것이다. 도포 절연막(44c)은 HSQ(Hydrogen silsesquioxane)를 용매에 용해시켜 생성된 도포액(FOx(상품명))을 스핀 코팅하여 피착(被着)시킨 후, 질소 중에서 150, 200, 350℃의 온도로 각각 1분간씩 베이킹하고, 질소 중에서 400℃의 온도로 50분간 큐어(cure)하여 형성했다. 또한, 비교를 위해, 하부 보호층인 PE-CVD TMS SiO2막(42d) 대신에 PE-CVD TEOS SiO2막(51d)을 형성한 비교 시료CS8과, 상부 및 하부 보호층인 PE-CVD TMS SiO2막(42d, 42e) 대신에 PE-CVD TEOS SiO2막(51d, 51e)를 형성한 비교 시료 CS9를 제작했다.
상기 플라즈마 CVD 장치를 사용하여, 이하의 성막 조건으로 각 시료 S1 내지 S6의 PE-CVD TMS SiO2막(42a∼42e)을 제작했다.
<성막 가스 : TMS+N2O>
TMS 가스 유량 : 100sccm
N2O 가스 유량 : 3000sccm
가스 압력 : 0.7Torr
<플라즈마화 조건>
상부 전극(2)에 대한 인가 전력 : 0.3W/㎠(주파수 13.56㎒)
하부 전극(3)에 대한 인가 전력 : 0.3W/㎠(주파수 380㎑)
이 성막 장치의 경우, 상기 전력 밀도는 모두 전극에 대한 인가 전력 750W에 상당한다.
기판 온도 : 300∼400℃
성막 막 두께 : t㎚
또한, 동일한 플라즈마 성막 장치(101)는 비교 시료 CS1의 PE-CVD TEOS SiO2막(51a), 비교 시료 CS2의 PE-CVD SiH4SiO2막(52a), 비교 시료 CS3, CS4, CS6∼CS9의 PE-CVD TEOS SiO2막(51b∼51e), 비교 시료 CS5의 PE-CVD SiN막(53)의 형성에도이용된다.
상기와 같이 하여 제작한 PE-CVD TMS SiO2막(42a∼42e)에 대해서 다음의 특성을 조사했다.
(ⅰ) 기본 특성
상기 성막 조건에서 성막 레이트는 약 160∼170㎚/분이었다.
또한, 성막 후의 PE-CVD TMS SiO2막(42a)의 굴절률은 1.477 내지 1.48이고, 막 응력은 -250㎫ 또는 3.0 ×109(dyne/㎠)이었다. 굴절률을 측정할 경우는, 엘립소메터(Ellipsometer)에서 6338옹스트롬의 He-Ne 레이저를 사용했다. 또한, 막 응력을 측정할 경우, 옵티레버(optilever) 레이저 스캔 방식을 사용했다.
또한, 막 두께(t) 500㎚에서 PE-CVD TMS SiO2막(42a)의 비유전율은 3.9였다. 비유전율의 조사용 시료로서 시료 S1A를 사용했다.
조사용 시료 S1A의 실리콘 기판(41)과 전극(45) 사이에 직류 전압(V)을 인가하며, 직류 전압(V)에 주파수 1㎒의 미소(微小) 신호를 중첩시켜, 직류 전압(V) 변화에 대한 용량(C)의 변화를 측정하고, 그 결과로부터 비유전율을 산출했다.
(ⅱ) 막 내의 탄소 및 질소의 농도
시료 S1을 사용하여, AES법(Auger Electron Spectroscopy)에 의해 PE-CVD TMS SiO2막(42a) 내의 탄소 및 질소의 농도를 측정했다.
그것에 의하면, 탄소의 농도는 1.0atoms%이고, 질소의 농도는 2.1atoms%였다.
(ⅲ) 막 밀도
시료 S1을 사용하여, 잘 알려진 X선 간섭법 및 중량 측정법에 의해 PE-CVD TMS SiO2막(42a)의 막 밀도를 조사했다.
비교를 위해, PE-CVD TMS SiO2막(42a) 대신에 열산화막(thermal-SiO2막)과, PE-CVD TEOS SiO2막(51a)을 사용한 비교 시료 CS1과, PE-CVD SiH4SiO2막(52a)을 사용한 비교 시료 CS2에 의해 동일한 조사를 행하였다.
도 3a 및 도 3b에 나타낸 바와 같이, PE-CVD TMS SiO2막(42a)은 2.33으로 다른 절연막에 비하여 막 밀도가 높고 치밀함을 알 수 있었다.
(ⅳ) 막 내의 수분 함유량
시료 S1을 사용하여, TDS법(Thermal Desorption Mass Spectroscopy)에 의해 성막 직후와 대기중 2주 경과 후의 막 내의 수분 함유량을 측정했다. TDS법은 시료를 가열하여 그곳으로부터 나오는 입자를 측정하는 방법이다. 비교를 위해, PE-CVD TMS SiO2막(42a) 대신에 PE-CVD TEOS SiO2막(51a)을 사용한 비교 시료 CS1에 의해 동일한 조사를 행하였다.
조사 방법은 TDS 분석 장치에 의해 실온으로부터 800℃까지 가열하고, 시료로부터의 수분 양을 정량화함으로써 행하였다.
도 4는 그 결과를 나타내는 그래프이다. 도 4에서 종축(縱軸)은 선형(線形) 눈금으로 표시한 수분의 양(wt%)을 나타내고, 횡축(橫軸)은 선형 눈금으로 표시한온도(℃)를 나타낸다.
성막 직후의 측정에서는, 실온으로부터 800℃까지 승온(昇溫)했을 때의 수분 양은 PE-CVD TMS SiO2막(42a)에서 0.11wt%인 것에 대하여, PE-CVD TEOS SiO2막(51a)에서는 0.49wt%였다. 또한, PE-CVD TMS SiO2막(42a)에서는, 2주 후의 측정에서도 +0.2 내지 0.3의 증가에 그쳐 그다지 변화가 없었다.
이상과 같이, PE-CVD TMS SiO2막(42a)은 PE-CVD TEOS SiO2막(51a)에 비하여 구조수(構造水)(성막 직후에 성막 가스 및 막 구조에 기인하여 막 내에 함유되는 수분) 및 물리 흡착수(吸着水)(물리적으로 흡착 및 흡수한 외부의 수분)가 적음을 알 수 있었다.
(ⅴ) FT-IR의 흡수 강도
다음으로, 상기 시료 S1에 대해서 FT-IR 분석법에 의해 적외선의 흡수 강도를 조사한 결과를 도 5a에 나타낸다. 상기 비교 시료 CS1 및 CS2에 대해서 동일하게 조사한 결과를 도 5b에 나타낸다.
도 5a의 종축은 선형 눈금으로 표시한 흡수 강도(임의 단위)를 나타내고, 횡축은 선형 눈금으로 표시한 파수(波數)(㎝-1)를 나타낸다. 도 5b도 동일하다.
도 5a에 나타낸 바와 같이, 파수 2270 내지 2350㎝-1의 범위에 중심 파수를 갖는 적외선 흡수 강도의 피크가 확인되었다. 한편, 비교 시료 CS1 및 CS2에서는 도 5b에 나타낸 바와 같이 그러한 피크는 관찰되지 않았다.
(ⅵ) 내수성
도 2b에 나타낸 시료 S2 및 S3을 사용하여, 가압 가습 시험(pressurecooker test)에 의해 PE-CVD TMS SiO2막(42b)의 내수성을 조사했다. 비교를 위해, PE-CVD TMS SiO2막(42b) 대신에 PE-CVD TEOS SiO2막(51b)을 사용한 비교 시료 CS3과, 동일하게 PE-CVD SiN막(53)을 사용한 비교 시료 CS5에 의해 동일한 조사를 행하였다.
가압 가습 시험의 조건은 다음과 같다. 방치 시간을 파라미터로 취하고 있다.
온도 : 121℃
압력 : 2.0 atm
습도 : 100%R.T.(Room Temperature)
내수성의 평가는 가압 가습 시험 후에 조사용 절연막 내에 함유되는 P=O 결합의 양을 평가함으로써 행하였다. BPSG막(43) 중에 함유되는 P=O 결합의 양을 평가하기 위해, FTIR 분석법(Fourier Transform Infra Red 분석법)에 의해 P=O의 흡수 계수를 측정했다. BPSG막(43) 내에 수분이 침입함으로써 막 내의 P=O의 결합이 반응하여 붕괴되나, BPSG막(43)을 보호하는 PE-CVD TMS SiO2막(42b)의 내수성이 높으면, 수분을 침투시키지 않아 BPSG막(43) 중의 P=O 결합이 붕괴되지 않는다. 따라서, P=O 흡수 계수의 경시(經時) 변화가 작을수록 내수성이 높다고 할 수 있다.
도 6은 가압 가습 시험 시간에 대한 시험 후의 절연막 내의 인 함유량의 경시 변화를 나타내는 그래프이다. 종축은 선형 눈금으로 표시한 P=O 흡수 계수(임의 단위)를 나타내고, 횡축은 선형 눈금으로 표시한 방치 시간(H : hour)을 나타낸다.
도 6에 나타낸 결과로부터, PE-CVD TMS SiO2막(42b)은 막 두께의 두껍고 얇음에 관계없이, 시료 S2 및 S3 모두 비교 시료 CS5의 PE-CVD SiN막(53)과 동일하도록, 150시간 정도 방치하여도 초기의 P=O 흡수 계수에 비하여 거의 변화가 없다. 즉, PE-CVD TMS SiO2막(42b)은 PE-CVD SiN막(53)과 동등한 내수성을 가짐을 알 수 있었다.
또한, 조사용 시료 S3 및 비교 시료 CS3과 CS4를 사용하여, 다른 가압 가습 시험(pressurecooker test)에 의해 내수성을 조사했다.
가압 가습 시험의 조건은 상기와 동일하다.
결과를 도 7에 나타낸다. 도 7의 종축은 선형 눈금으로 표시한 내수성(%)을 나타내고, 횡축은 선형 눈금으로 표시한 방치 시간(H : hour)을 나타낸다. 시료 S3 및 비교 시료 CS3과 CS4를 파라미터로 취하고 있다.
내수성의 평가는, 상기와 동일하게, 가압 가습 시험 후에 조사용 절연막 내에 함유되는 P=O 결합의 양을 평가함으로써 행하였다. 도 7에서의 내수성은 방치 전의 P=O 흡수 계수를 100으로 하고, 이것을 기준으로 하여 가압 가습 시험 후에서의 P=O 흡수 계수를 산출한 것이다.
도 7에 나타낸 바와 같이, 시료 S3은 비교 시료 CS3 및 CS4를 상회하는 97.4%(100hr)의 내수성을 가짐을 알 수 있었다.
(ⅶ) 막의 누설 전류
도 2e와 같은 조사용 시료 S1A를 제작했다. 즉, 시료 S1에서 본 발명에 따른 막 두께(t) 200㎚의 PE-CVD TMS SiO2막(42a) 상에 전극(45)을 형성했다.
실리콘 기판(41)과 전극(45)과의 사이에 전압을 인가하고, 실리콘 기판(41)과 전극(45)과의 사이에 흐르는 누설 전류를 측정했다. 실리콘 기판(41)을 접지하는 동시에, 전극(45)에 마이너스의 전압을 인가한다.
그 결과에 의하면, PE-CVD TMS SiO2막(42a) 단체(單體)의 누설 전류는 5MV/㎝의 전계 강도에서 10-8A/㎠대이고, 브레이크다운(breakdown) 전압은 전계로 환산하여 약 10MV/㎝였다.
(ⅷ) 막의 밀착성
시료 S4 및 S5를 사용하여, 본 발명에 따른 PE-CVD TMS SiO2막(42c)과 하부의 저유전율 절연막(44a, 44b)과의 밀착성에 대해서 조사했다. 또한, 성막 전의 표면 처리를 행한 시료와 상기 처리를 행하지 않은 시료를 제작하여 동일한 조사를 행하였다. 성막 전의 표면 처리는 N2, NH3, H2등의 플라즈마를 사용하여 처리막의 표면을 개질(改質)하는 처리이다.
또한, 비교를 위해, PE-CVD TMS SiO2막(42c) 대신에 PE-CVD TEOS SiO2막(51c)을 사용하며, 저유전율 절연막으로서 무기 도포 절연막(44a)(비교 시료 CS6) 및 유기 도포 절연막(44b)(비교 시료 CS7)을 사용하여 동일한 조사를 행하였다.
막의 밀착성을 조사하기 위한 시험으로서, 시료면의 수㎝ × 수㎝에 걸쳐 격자형상으로 흠집을 내고, 테이프에 의한 박리(剝離) 시험 및 CMP(Chemical Mechanical Polishing)에 의한 웨이퍼 전면(全面)에서의 박리 시험을 행하였다.
조사 결과에 의하면, PE-CVD TMS SiO2막(42c)에서는, 성막 전의 표면 처리의 유무에 관계없이 무기 도포 절연막(44a) 및 유기 도포 절연막(44b)과의 밀착성은 양호했다. 한편, PE-CVD TEOS SiO2막(51c)에서는 전체적으로 밀착성의 정도는 PE-CVD TMS SiO2막(42c)보다도 뒤떨어진다. 그리고, 성막 전의 표면 처리의 유무에 의해 차이가 나고, 표면 처리를 행한 시료가 상기 처리를 행하지 않은 시료에 비하여 밀착성이 높았다.
(ⅸ) 히트 사이클에 의한 불량 발생률
시료 S6 및 비교 시료 CS8과 CS9에 대해서 히트 사이클에 의한 불량 발생률에 대해서 조사했다. 각 시료는 패키지에 봉입(封入)시켰다. 히트 사이클의 시험 조건은 다음과 같다. 사이클 수를 파라미터로 취하고 있다.
높은 온도(유지 시간) : 150℃(20분간)
낮은 온도(유지 시간) : -55℃(20분간)
사이클 수 : 100, 200, 300, 500C
막 박리 또는 막의 크랙(crack)이 생긴 것을 불량으로 했다. 결과를 도 9에 나타낸다. 도 9의 종축은 선형 눈금으로 표시한 불량 발생률(%)을 나타내고, 횡축은 시료의 종류를 나타낸다. 시료의 종류는 좌측으로부터 상술한 시료 S6, 비교 시료 CS8, CS9의 순서로 되어 있다. 막대그래프의 구분 영역은 특정 사이클 수에서의 불량률을 나타내며, 횡선(橫線)으로 표시한 구분 영역은 100C에서의 불량률을 나타내고, 종선으로 표시한 구분 영역은 200C에서의 불량률을 나타내고, 사선으로 표시한 구분 영역은 300℃에서의 불량률을 나타내고, 백색의 구분 영역은 500C에서의 불량률을 나타낸다.
도 9에 나타낸 바와 같이, 하부 보호층 및 상부 보호층 모두 본 발명의 실리콘 산화막을 사용한 시료 S6에서는 300℃ 이상에서 불량이 발생하나, 300C 및 500C에서의 불량 발생률을 합하여도 2 내지 3% 정도이다. 하부 보호층 및 상부 보호층 중 하부 보호층만이 본 발명의 실리콘 산화막(42d)인 비교 시료 CS8의 경우, 100C로부터 500C까지 거의 균등하게 불량이 발생하고 있어, 불량 발생률은 합하여 약 25% 정도였다. 하부 보호층 및 상부 보호층 모두 본 발명의 실리콘 산화막(42d, 42e)을 사용하지 않는 비교 시료 CS9의 경우, 100C로부터 500C까지 불량이 발생하고, 특히 300C 및 500C에서의 불량 발생률이 높아지고 있어, 불량 발생률은 합하여 약 53%였다.
(ⅹ) 구리(Cu)에 대한 배리어성 조사
(a) TDDB(Time Dependent Dielectric Break Down) 시험
TDDB 시험은 시료에 전압을 인가하여 절연 파괴에 도달할 때까지의 시간을 계측하는 시험이다.
조사용 시료는 Si 기판 상에 본 발명에 따른 PE-CVD TMS SiO2막과 Cu막을 차례로 적층시킴으로써 제작했다. 비교를 위해, PE-CVD TMS SiO2막 대신에 PE-CVD TEOS SiO2막을 사용한 시료 및 Cu막과 PE-CVD TEOS SiO2막과의 사이에 TiN막을 개재시킨 시료에 대해서도 동일한 조사를 행하였다.
조사 결과에 의하면, 전계 강도 8MV/㎝에서 10 ×105초의 브레이크다운 라이프 타임이 얻어졌다.
한편, PE-CVD TEOS SiO2막을 사용한 시료에서는, 10 ×105초대의 브레이크다운 라이프 타임이 얻어지는 것은 전계 강도 5MV/㎝였다. 이것은 PE-CVD TMS SiO2막을 사용한 시료가 PE-CVD TEOS SiO2막을 사용한 시료에 비하여 브레이크다운 라이프 타임이 6자리수 정도 긴 것을 나타내고 있다.
Cu막과 PE-CVD TEOS SiO2막과의 사이에 TiN막을 개재시킨 시료에서는, 10 ×105초대의 브레이크다운 라이프 타임이 얻어지는 것은 전계 강도 7.5MV/㎝였다.
이상으로부터, PE-CVD TMS SiO2막을 사용한 시료는 PE-CVD TEOS SiO2막을 사용한 시료에 비하여 6자리수 정도 긴 브레이크다운 라이프 타임을 갖고, TiN막과 동등 이상의 Cu에 대한 배리어성을 갖는다고 할 수 있다.
(b) 내열성 조사
조사용 시료는, 도 10에 나타낸 바와 같이, Si 기판(도시 생략) 상에 본 발명에 따른 막 두께 125㎚의 PE-CVD TMS SiO2막과 Cu막을 인접하여 적층시킴으로써제작했다.
조사는 성막 직후의 상태(도 10 중의 점선으로 나타냄)를 기준으로 하여 470℃의 온도에서 소정 시간(1시간(2점쇄선), 7시간(실선), 15시간(1점쇄선)의 3종류) 처리한 후의 PE-CVD TMS SiO2막 내의 Cu의 분포 상태를 측정함으로써 행하였다.
도 10은 조사 결과를 나타내는 그래프이다. 도 10에서 좌측의 종축은 대수(對數) 눈금으로 표시한 Cu 농도 및 Si 농도(㎝-3)를 나타낸다. 횡축은 선형 눈금으로 표시한 PE-CVD TMS SiO2막의 한쪽 면으로부터 Cu막 측을 향하여 측정한 깊이(㎚)를 나타낸다.
도 10에 나타낸 바와 같이, 성막 직후의 분포와 거의 변화가 없었다. 즉, PE-CVD TMS SiO2막은 Cu에 대하여 충분한 배리어성을 가짐을 알 수 있었다.
또한, 상기에서는 성막 가스 중의 실리콘 함유 가스로서 Si-H 결합을 갖는 알콕시 화합물(예를들면, TMS)을 사용하고 있으나, Si-H 결합을 갖는 실록산을 사용할 수 있다.
또한, 산소 함유 가스로서 N2O를 사용하고 있으나, 그 밖에 산소(O2), 이산화질소(NO2), 일산화탄소(CO), 이산화탄소(CO2), 및 물(H2O)로 이루어진 그룹 중에서 선택된 어느 하나를 사용할 수 있다.
또한, 상기의 성막 가스에 수소(H2) 및 질소(N2)로 이루어진 그룹 중에서 선택된 적어도 어느 하나를 첨가함으로써, 치밀성을 한층 더 높일 수 있다.
(제 3 실시형태)
다음으로, 도 11a 및 도 11b를 참조하여 본 발명의 제 3 실시형태에 따른 반도체 장치 및 그 제조 방법을 설명한다.
도 11b는 제 3 실시형태에 따른 반도체 장치를 나타내는 단면도이다.
도 11b에 나타낸 바와 같이, 하부 기판(21) 상에 하부 절연막(22)과 배선(23)이 형성된 피성막 기판(20a) 상에 배선(23)을 피복하여 본 발명에 따른 실리콘 산화막(실리콘 함유 절연막)(24)이 형성되어 있다. 본 발명에 따른 실리콘 산화막(24)에서는, 적외선의 흡수 강도의 피크가 파수 2270 내지 2350㎝-1의 범위에 있고, 막 밀도가 2.25 내지 2.40g/㎤의 범위에 있으며, 비유전율이 3.3 내지 4.3의 범위에 있다.
또한, 하부 기판(21)으로서 실리콘 기판 또는 실리콘 기판에 배선이나 절연막이 형성된 것을 사용할 수 있고, 배선(23)의 재료로서 알루미늄 또는 구리 등의 도전 재료를 사용할 수 있다.
이와 같이, 본 발명에 따른 실리콘 산화막(24)을 알루미늄 또는 구리 등의 도전 재료로 이루어진 배선(23)을 피복하는 절연막으로서 사용할 수 있다.
이상, 제 3 실시형태의 반도체 장치에 의하면, 본 발명에 따른 실리콘 함유 절연막(24)은 배선(23)과 접하도록 배선(23)을 피복하여 형성되어 있다.
상기의 실리콘 함유 절연막(24)은 치밀하며 내수성이 우수하고, 막 내의 수분 함유량이 적다는 실리콘 질화막과 동등한 성질을 가지며, 실리콘 질화막에 비하여 비유전율이 작다. 따라서, 배선(23) 등을 피복하는 보호층(24)으로서 본 발명이 적용되는 실리콘 함유 절연막을 사용함으로써, 배선(23) 사이의 기생 용량을 저감시키면서, 외부의 수분 침입을 방지하여 배선(23)의 부식을 방지할 수 있다.
도 11a 및 도 11b는 본 발명의 제 3 실시형태에 따른 반도체 장치의 제조 방법을 나타내는 단면도이다. 본 발명이 적용되는 PE-CVD TMS SiO2막의 성막 가스로서 TMS+N2O를 사용하고 있다.
먼저, 도 11a에 나타낸 바와 같이, 실리콘 기판(하부 기판)(21) 상에 성막 가스로서 TMS+N2O를 사용한 플라즈마 CVD법에 의해 PE-CVD TMS SiO2막으로 이루어진 하부 절연막(22)을 형성한다.
PE-CVD TMS SiO2막을 형성하기 위해서는, 먼저 실리콘 기판(21)을 성막 장치(101)의 챔버(1) 내에 도입하고, 기판 유지도구(3)로 유지한다. 이어서, 실리콘 기판(21)을 가열하고, 350℃의 온도로 유지한다. TMS를 유량 100sccm으로, N2O 가스를 유량 3000sccm으로 도 1에 나타낸 플라즈마 성막 장치(101)의 챔버(1) 내에 도입하고, 압력을 0.7Torr로 유지한다. 이어서, 하부 전극(3)에 주파수 380㎑의 전력 0.3W/㎠를 인가하고, 상부 전극(2)에도 주파수 13.56㎒의 전력 0.3W/㎠를 인가한다.
이에 의해, TMS와 N2O가 플라즈마화한다. 이 상태를 소정 시간 유지하여 막 두께 약 200㎚의 PE-CVD TMS SiO2막(22)을 형성한다. 조사에 의하면, 성막된 PE-CVD TMS SiO2막(22)은 주파수 1㎒에서 측정한 비유전율이 대략 3.9이고, 전계 강도5MV/㎝일 때에 누설 전류가 10-8A/㎠였다.
이어서, 하부 절연막(22) 상에 배선(하부 배선)(23)을 형성한 후, 도 11b에 나타낸 바와 같이, 상기 PE-CVD TMS SiO2막(22)을 형성했을 때와 동일한 플라즈마 CVD법에 의해 막 두께 약 500㎚의 PE-CVD TMS SiO2막(24)을 형성한다.
이상과 같이, 본 발명의 제 3 실시형태의 제조 방법에 의하면, 배선(23)을 형성하기 전에 실리콘 기판(22) 상에 PE-CVD TMS SiO2막으로 이루어진 하부 절연막(22)을 형성하고 있다. PE-CVD TMS SiO2막은 치밀하며 내수성이 양호하고, 막 내의 수분 함유량이 적다. 따라서, 하부 절연막(22) 중의 수분 또는 외부의 수분이 실리콘 기판(21)에 도달하는 것을 방지할 수 있다.
또한, 배선(23)과 실리콘 기판(21) 사이의 누설 전류를 억제할 수 있기 때문에, 실리콘 기판(21)에 트랜지스터 또는 기억 소자의 커패시턴스 등이 형성되어 있는 것과 같은 경우, 그것들이 PE-CVD TMS SiO2막에 의해 피복되기 때문에, 축적 전하의 유출을 방지할 수 있어, 소자의 신뢰성을 향상시킬 수 있다.
또한, 배선(23)을 피복하여 PE-CVD TMS SiO2막(24)을 형성하고 있기 때문에, 막(24) 내의 수분 또는 외부의 수분에 기인하는 배선(23)의 부식을 방지할 수 있다.
또한, PE-CVD TMS SiO2막(24)은 실리콘 질화막에 비하여 비유전율이 낮고, 누설 전류가 작기 때문에, 복수의 배선을 인접하여 배치하거나 다층 배선을 형성하는 것과 같은 경우, 배선 사이의 누설 전류를 억제하고, 배선 사이의 기생 용량을 작게 할 수 있다.
(제 4 실시형태)
다음으로, 도 12a 내지 도 12c를 참조하여 본 발명의 제 4 실시형태에 따른 반도체 장치 및 그 제조 방법을 설명한다.
도 12c는 제 4 실시형태에 따른 반도체 장치를 나타내는 단면도이다.
도 12c에 나타낸 바와 같이, 배선(23)을 피복하여 다공질 절연막 또는 SiOF막 등의 저유전율 절연막(25)이 형성되며, 절연막(25) 상에 본 발명의 실리콘 산화막(실리콘 함유 절연막)으로 이루어진 보호층(26)이 형성되어 있다.
본 발명의 실리콘 산화막(26)은 적외선의 흡수 강도의 피크가 파수 2270 내지 2350㎝-1의 범위에 있고, 막 밀도가 2.25 내지 2.40g/㎤의 범위에 있으며, 비유전율이 3.3 내지 4.3의 범위에 있다.
상기의 특성을 갖는 실리콘 산화막(26)은 비유전율이 작고, 치밀하며 내수성이 우수하고, 막 내의 수분 함유량이 적다는 실리콘 질화막과 동등한 성질을 갖는다. 따라서, 배선(23) 등을 피복하는 보호층(26)으로서 본 발명이 적용되는 실리콘 함유 절연막을 사용함으로써, 배선(23) 사이의 기생 용량을 저감시키면서, 외부의 수분 침입을 방지하여 배선(23)의 부식을 방지할 수 있다.
특히, 배선(23)을 피복하는 절연막(25)으로서 흡습성이 높은 다공질 절연막을 사용한 경우, 다공질 절연막 안쪽으로 수분의 도래를 방지하여, 흡습에 의한 유전율의 증가를 방지할 수 있다.
도 12a 내지 도 12c는 본 발명의 제 4 실시형태에 따른 반도체 장치 및 그 제조 방법을 나타내는 단면도이다. 성막 가스로서 TMS+N2O를 사용하고 있다.
먼저, 제 3 실시형태와 동일하게 하여, 도 12a에 나타낸 바와 같이, 실리콘 기판(하부 기판)(21) 상에 성막 가스로서 TMS+N2O를 사용한 플라즈마 CVD법에 의해 PE-CVD TMS SiO2막으로 이루어진 하부 절연막(22)을 형성한다. 성막된 PE-CVD TMS SiO2막(22)은 주파수 1㎒에서 측정한 비유전율이 대략 3.9이고, 전계 강도 5MV/㎝일 때에 누설 전류가 10-8A/㎠였다.
이어서, 하부 절연막(22) 상에 배선(하부 배선)(23)을 형성한 후, 도 12b에 나타낸 바와 같이, 잘 알려진 방법에 의해 저유전율을 갖는 막 두께 약 500㎚의 다공질 절연막(25)을 형성한다. 이상은 피 성막 기판(20)을 구성한다.
이어서, 도 12c에 나타낸 바와 같이, 상기 PE-CVD TMS SiO2막(22)을 형성했을 때와 동일한 플라즈마 CVD법에 의해 막 두께 약 200㎚의 PE-CVD TMS SiO2막으로 이루어진 보호막(26)을 형성한다.
이상과 같이, 이 제 4 실시형태에 의하면, 배선(23)을 피복하는 다공질 절연막(25) 상에 PE-CVD TMS SiO2막으로 이루어진 보호막(26)을 형성하고 있다. PE-CVD TMS SiO2막은 치밀하며 내수성이 양호하고, 막 내의 수분 함유량이 적다.
따라서, 외부의 수분이 배선(23)에 도달하는 것을 방지할 수 있다. 또한,다공질 절연막(25)을 포함하는 층간절연막 전체의 누설 전류를 억제할 수 있다.
(제 5 실시형태)
다음으로, 도 13a 내지 도 13f를 참조하여 본 발명의 제 5 실시형태에 따른 반도체 장치 및 그 제조 방법을 설명한다.
도 13f는 본 발명의 제 5 실시형태에 따른 반도체 장치를 나타내는 단면도이다.
그 반도체 장치에 있어서는, 도 13f에 나타낸 바와 같이, 하부 기판(31) 상에 하부 절연막(32)이 형성되고, 그 위에 하부 배선(33)이 형성되어 있다. 또한, 하부 배선(33)과 접하도록 하부 배선(33)을 피복하여 층간절연막이 형성되어 있다. 하부 기판(31)은 도 11b의 하부 기판(21)과 동일한 것을 사용할 수 있다.
층간절연막은 하층으로부터 차례로 본 발명에 따른 실리콘 함유 절연막으로 이루어진 하부 보호층(34)과, 주된 절연막(35)과, 본 발명에 따른 실리콘 함유 절연막으로 이루어진 상부 보호층(36)이 적층되어 구성된다. 본 발명에 따른 실리콘 함유 절연막에서는, 적외선의 흡수 강도의 피크가 파수 2270 내지 2350㎝-1의 범위에 있고, 막 밀도가 2.25 내지 2.40g/㎤의 범위에 있으며, 비유전율이 3.3 내지 4.3의 범위에 있다.
또한, 주된 절연막(35)으로서 저유전율을 갖는 절연막인 다공질 절연막 또는 SiOF막을 사용할 수 있다.
또한, 하부 배선(33) 위쪽의 층간절연막에 비어 홀(37)이 형성되어 있다. 이 비어 홀(37)을 통하여 하부 배선(33)과 상부 배선(38)이 접속되어 있다.
이상과 같이, 이 제 5 실시형태에 의하면, 하부 배선(33)을 피복하여 PE-CVD TMS SiO2막으로 이루어진 하부 보호층(34)을 형성하고 있기 때문에, 하부 보호층(34) 중의 수분 또는 외부의 수분에 기인하는 하부 배선(33)의 부식을 방지할 수 있다.
또한, 주된 절연막(35)을 사이에 두고 PE-CVD TMS SiO2막으로 이루어진 상부 및 하부 보호층(34, 36)이 형성되어 있다.
주된 절연막(35)이 SiOF막일 경우, 상부 및 하부 보호층(34, 36)의 외측 주변부에 대한 불소(F) 원소의 확산을 방지할 수 있다.
또는, 주된 절연막(35)이 다공질 절연막일 경우, 흡습성이 높아 흡습에 의해 유전율이 변동되기 쉬우나, 그 주된 절연막(35)을 상부 및 하부 보호층(34, 36)에 의해 사이에 끼움으로써, 외부의 수분이 주된 절연막(35)까지 침투하는 것을 억제하여, 층간절연막의 유전율을 낮게 안정화시킬 수 있다. 또한, 다공질 절연막(35)을 포함하는 층간절연막 전체의 누설 전류를 억제할 수 있다.
또한, PE-CVD TMS SiO2막(34, 36)은 실리콘 질화막에 비하여 비유전율이 낮고, 누설 전류가 작기 때문에, 복수의 배선을 인접하여 배치시키거나 다층 배선을 형성하는 것과 같은 경우, 배선 사이의 누설 전류를 억제하고, 배선 사이의 기생 용량을 작게 할 수 있다.
또한, 하부 기판(31) 상의 하부 절연막(32)을 본 발명에 따른 PE-CVD TMS SiO2막으로 형성함으로써, 하부 절연막(32) 내의 수분 또는 외부의 수분이 기판(31)에 도달하는 것을 방지할 수 있다. 또한, 하부 기판(31)으로서 실리콘 기판을 사용한 경우, 하부 배선(33)과 하부 기판(31) 사이의 누설 전류를 억제할 수 있다. 따라서, 실리콘 기판에 트랜지스터 또는 기억 소자의 커패시턴스 등이 형성되어 있는 것과 같은 경우, 그것들이 PE-CVD TMS SiO2막에 의해 피복되게 된다. 이것에 의해, 축적 전하의 유출을 방지할 수 있어, 소자의 신뢰성을 향상시킬 수 있다.
도 13a 내지 도 13f는 본 발명의 제 5 실시형태에 따른 반도체 장치의 제조 방법을 나타내는 단면도이다. 이 경우도 제 3 실시형태와 동일하게 성막 가스로서 TMS+N2O를 사용한다.
도 13a는 배선을 형성한 후의 상태를 나타내는 단면도이다. 도면 중의 부호 31은 실리콘 기판(하부 기판), 32는 하부 절연막, 33은 배선(하부 배선)이다. 또한, 배선(33)이 구리 배선일 경우에는, 도시하고 있지 않지만, 하부 절연막(32)과 배선(하부 배선)(33) 사이에는 하층으로부터 하부 절연막(22)에 대한 구리의 배리어로서의 TaN막과 스퍼터링에 의해 형성된 Cu막이 형성되어 있다. 이들이 피성막 기판(20c)을 구성한다.
이러한 상태에서, 도 13b에 나타낸 바와 같이, TMS+N2O를 사용한 플라즈마 CVD법에 의해 배선(33) 상에 막 두께 약 50㎚의 PE-CVD TMS SiO2막으로 이루어진 배리어 절연막(하부 보호층)(34)을 형성한다.
배리어 절연막(34)은 제 3 실시형태의 하부 절연막(22)과 동일한 제조 방법에 의해 성막한다. 여기서는, 동일한 성막 조건이기 때문에, 그 설명을 생략한다.조사에 의하면, 성막된 배리어 절연막(34)은 주파수 1㎒에서 측정한 비유전율이 대략 3.9이고, 전계 강도 5MV/㎝일 때에 누설 전류가 10-8A/㎠였다.
다음으로, 도 13c에 나타낸 바와 같이, 잘 알려진 플라즈마 CVD법에 의해 저유전율을 갖는 막 두께 약 500㎚의 다공질 절연막(35)을 형성한다. 다공질 절연막의 형성 방법으로서, 예를 들어, 감압 열CVD법에 의한 성막과 플라즈마 CVD법에 의한 성막을 반복하여 다층의 절연막을 형성하는 방법, 유기막과 SiO2막을 번갈아 적층시킨 후에 산소 플라즈마에 의해 에싱(ashing)하여 유기물을 제거하는 방법 등이 있다.
다음으로, 도 13d에 나타낸 바와 같이, 에싱 또는 에칭에서의 다공질 절연막(35)의 보호막(상부 보호층)(36)이다. 얇고 치밀성이 높은 NSG막(불순물을 함유하지 않는 실리콘 산화막)을 형성한다. 보호막(36)이 없을 경우, 포토레지스트막을 에싱할 때, 또는 다공질 실리콘 함유 절연막(35) 아래의 배리어 절연막(34)을 에칭할 때에 처리 가스에 의해 다공질 절연막(35)이 변질(變質)되고, 저유전율 특성이 열화(劣化)될 우려가 있다. 또한, 경우에 따라 보호막(36)을 생략할 수도 있다.
이어서, 도 13e에 나타낸 바와 같이, 포토레지스트막(도시 생략)을 형성한 후에 패터닝하고, 비어 홀을 형성해야 하는 영역에 포토레지스트막의 개구부를 형성한다. 이어서, CF4+CHF3를 함유하는 혼합 가스를 플라즈마화한 것을 사용한 반응성 이온 에칭(RIE)에 의해 포토레지스트막의 개구부를 통하여 먼저 보호막(36)을에칭하고, 제거한다. 이어서, 보호막(36)의 에칭에 사용한 가스와 조성비를 바꾼 CF4+CHF3를 함유하는 혼합 가스에 의해 다공질 절연막(35)을 에칭하고, 제거한다. 이에 의해, 개구부가 형성되어 배리어 절연막(34)이 표출된다. 그 후, 포토레지스트막을 에싱한다. 이 때, 상기 다공질 절연막(35)의 에칭 가스 및 포토레지스트막의 에싱 가스에 대하여 배리어 절연막(34)은 에칭 내성(耐性)을 갖는다. 따라서, 배선(33)이 에칭 가스 등에 의한 악영향을 받지 않는다. CF4+CHF3를 함유하는 혼합 가스는 CF4+CHF3이외에 Ar+O2등을 부가하여 농도 조정을 행할 수도 있다.
다음으로, 상기 보호막(36)의 에칭에 사용한 가스와 동일한 조성비를 갖는 CF4+CHF3를 함유하는 혼합 가스를 플라즈마화한 것을 사용한 반응성 이온 에칭(RIE)에 의해, 보호막(36)의 개구부 및 다공질 절연막(35)의 개구부를 통하여 배리어 절연막(34)을 에칭하고, 제거한다. 이에 의해, 비어 홀(37)이 형성되어 그 저부(底部)에 하부 배선(33)이 표출된다. 이 때, 상기 배리어 절연막(34)의 에칭 가스에 대하여 하부 배선(33)은 에칭 내성을 갖는다. 따라서, 하부 배선(33)이 에칭 가스에 의한 악영향을 받지 않는다. 또한, 하부 배선(33)의 표면은 산화되나, 레지스트막의 에싱 공정을 거쳐 배리어막의 에칭 공정 후에 환원성 가스, 예를 들어, NH3, 아르곤, 질소 등의 불활성 가스에 의해 희석한 수소의 플라즈마에 노출시켜 제거한다.
이어서, 도 13f에 나타낸 바와 같이, 비어 홀(37) 내에 도전막을 매립한다. 이어서, 도전막을 통하여 하부 배선(33)과 접속하도록 구리 또는 알루미늄으로 이루어진 상부 배선(38)을 형성한다. 상부 배선(38)이 구리 배선일 경우에는, 비어 홀(37) 내에 도전막, 예를 들어, 질화탄탈(TaN) 등의 배리어 금속막과 스퍼터링법에 의해 형성한 구리막으로 이루어진 하부 도전막을 설치하고, 그 위에 도전막을 매립하게 된다.
이상에 의해, 보호막(36), 다공질 절연막(35) 및 배리어 절연막(34)의 비어 홀(37)을 통하여 하부 배선(33)과 접속하는 상부 배선(38)의 형성이 완료된다.
이상과 같이, 제 5 실시형태에 의하면, 본 발명이 적용되는 PE-CVD TMS SiO2막으로 이루어진 배리어 절연막(34)에 의해 하부 배선(33)이 피복되어 있다.
그런데, 본 발명이 적용되는 PE-CVD TMS SiO2막은, 제 2 실시형태의 조사 결과에 나타낸 바와 같이, 치밀하며 내수성이 우수하고, 막 내의 수분 함유량이 적다는 실리콘 질화막과 동등한 성질을 갖는다. 따라서, 외부의 수분 침입을 방지하여 하부 배선(33)이 부식되는 것을 방지할 수 있다.
또한, 하부 절연막(32)도 본 발명이 적용되는 PE-CVD TMS SiO2막으로 함으로써 하부 배선(33)은 PE-CVD TMS SiO2막에 의해 주변이 모두 보호되기 때문에, 하부 배선(33)의 모든 주변부로부터의 수분 침투를 방지하여 하부 배선(33)이 부식되는 것을 보다 한층 더 방지할 수 있다.
또한, 저유전율을 갖는 다공질 절연막(35)이 PE-CVD TMS SiO2막으로 이루어진 배리어 절연막(34)과 동일하게 PE-CVD TMS SiO2막으로 이루어진 보호막(36)에 의해 상하면이 보호되고 있다. 따라서, 다공질 절연막(35) 중에 외부의 수분이 침입하는 것을 방지할 수 있기 때문에, 다공질 절연막(35)의 수분 함유에 기인하는 비유전율의 변동을 억제할 수 있다.
또한, 처음부터 다공질 절연막(35) 중에 수분이 함유되어 있었을 경우, 그 수분이 주변부에 유출되는 것을 방지할 수 있기 때문에, 하부 배선(33) 등이 부식되는 것을 방지할 수 있다.
또한, PE-CVD TMS SiO2막은 치밀성이라는 점에서 실리콘 질화막과 동등한 성질을 가지나, 실리콘 질화막과 달리 비유전율이 작다는 성질을 갖는다. 따라서, 층간절연막으로서 사용하여도, 보다 작은 비유전율을 유지할 수 있다. 특히, 다공질 절연막(35)의 상하면을 보호하는 배리어 절연막 및 보호막으로서 사용함으로써, 이들을 모두 포함하는 층간절연막 전체적으로 보다 작은 비유전율을 유지할 수 있다.
또한, 상기 제 5 실시형태에서는, 하부 절연막(32)으로서는 실리콘 기판(31)을 산소를 함유하는 분위기 중에서 가열하여 산화함으로써 형성한 열산화막 또는 유기 실리콘 함유 가스를 사용하여 CVD법에 의해 형성한 NSG막 및 BPSG막(Boro-Phospho-Silicate Glass막) 등을 사용할 수 있으나, 본 발명이 적용되는 플라즈마 CVD법에 의해 성막한 PE-CVD TMS SiO2막을 사용할 수도 있다.
(제 6 실시형태)
다음으로, 도 14a 내지 도 14c를 참조하여 본 발명의 제 6 실시형태에 따른반도체 장치 및 그 제조 방법에 대해서 설명한다.
도 14c는 본 발명의 제 6 실시형태에 따른 반도체 장치를 나타내는 단면도이다.
이 반도체 장치에 있어서, 제 5 실시형태와 상이한 점은, 비어 홀(37) 내의 측벽이 본 발명이 적용되는 PE-CVD TMS SiO2막(39a)에 의해 덮여 있어, 비어 홀(37) 내에 다공질 절연막(35)이 노출되지 않는 점이다.
이와 같이, 도 13f에 대하여, PE-CVD TMS SiO2막으로 이루어진 측벽 보호층(39a)을 부가함으로써, 다공질 절연막(35)이 본 발명에 따른 PE-CVD TMS SiO2막에 의해 외부로부터 거의 완전하게 차단된다. 따라서, 수분의 유입 및 유출에 관하여, 제 5 실시형태에서 설명한 효과를 한층 더 높일 수 있다.
상기 구조를 실현하기 위해, 도 13e에 나타낸 공정 후에, 도 14a에 나타낸 바와 같이, 비어 홀(37)을 피복하도록 보호막(36) 상에 본 발명이 적용되는 PE-CVD TMS SiO2막(39)을 형성한다. 이어서, 도 14b에 나타낸 바와 같이, PE-CVD TMS SiO2막(39)을 이방성 에칭함으로써 비어 홀(37) 내의 측벽에 PE-CVD TMS SiO2막(39a)을 남기도록 한다. 그 후, 도 14c에 나타낸 바와 같이, 도전막을 통하여 하부 배선(33)과 접속하도록 구리 또는 알루미늄으로 이루어진 상부 배선(38)을 형성한다.
이상, 실시형태에 의해 본 발명을 상세하게 설명했으나, 본 발명의 범위는 상기 실시형태에 구체적으로 나타낸 예에 한정되는 것이 아니라, 본 발명의 요지를일탈하지 않는 범위의 상기 실시형태의 변경은 본 발명의 범위에 포함된다.
예를 들면, 도 15에 나타낸 바와 같이, PE-CVD TMS SiO2막만으로 이루어진 하부 절연막(22, 32)을 실리콘 기판(21, 31) 상에 직접 형성하고 있으나, 하층으로부터 차례로 BPSG막이나 열산화막(61)과 PE-CVD TMS SiO2막(62)을 적층시킨 2층 또는 그 이상의 다층 구조로 이루어진 하부 절연막(22, 32)으로 할 수도 있다. 이 경우, 최상층에 PE-CVD TMS SiO2막을 배치시키는 것이 중요하다.
또한, 도 16에 나타낸 바와 같이, 하부 배선(33)과 상부 배선(65) 사이에 단층의 층간 절연막(63)을 형성하여도 좋다. 이 경우, 층간 절연막(63)을 발명에 따른 실리콘 함유 절연막에 형성한다. 또한, 하부 배선(33)과 상부 배선(65)이 층간 절연막(63)을 관통하는 개구부(64)를 통하여 접속되어도 좋다.
이상과 같이, 본 발명에 의하면, Si-H 결합을 갖는 알콕시 화합물 및 Si-H 결합을 갖는 실록산으로 이루어진 그룹 중에서 선택된 어느 하나와, O2, N2O, NO2, CO, CO2, 및 H2O로 이루어진 그룹 중에서 선택된 어느 하나의 산소 함유 가스로 이루어진 성막 가스를 플라즈마화하고 반응시켜, 실리콘 함유 절연막을 형성하고 있다.
또한, 적외선의 흡수 강도의 피크가 파수 2270 내지 2350㎝-1의 범위에 있고, 막 밀도가 2.25 내지 2.40g/㎤의 범위에 있으며, 비유전율이 3.3 내지 4.3의범위에 있는 실리콘 함유 절연막이 기판 상에 형성되어 있다.
실험에 의하면, 상기 성막 가스에 의해 형성한 실리콘 함유 절연막 또는 적외선의 흡수 강도의 피크 및 막 밀도가 상기 범위에 있는 실리콘 함유 절연막은, 치밀하고 비유전율이 작으며, 막 내의 수분 양이 적다. 따라서, 상기 실리콘 함유 절연막을, 특히, 배선을 피복하는 절연막으로서, 또는 상부 배선과 하부 배선 사이에 개재시키는 층간절연막을 구성하는 저유전율 절연막을 사이에 끼우는 배리어 절연막으로서 사용함으로써, 배선의 부식 또는 누설 전류의 증대를 방지하면서, 층간절연막 전체적으로 유전율을 낮게 할 수 있다.

Claims (18)

  1. Si-H 결합을 갖는 알콕시(alkoxy) 화합물 및 Si-H 결합을 갖는 실록산(siloxane)으로 이루어진 그룹 중에서 선택된 어느 하나와, O2, N2O, NO2, CO, CO2, 및 H2O로 이루어진 그룹 중에서 선택된 적어도 어느 하나의 산소 함유 가스로 이루어진 성막 가스를 플라즈마화하고 반응시켜, 실리콘 함유 절연막을 형성하는 것을 특징으로 하는 성막 방법.
  2. 제 1 항에 있어서,
    상기 성막 가스에 N2및 H2로 이루어진 그룹 중에서 선택된 적어도 어느 하나를 첨가하는 것을 특징으로 하는 성막 방법.
  3. 제 1 항에 있어서,
    상기 Si-H 결합을 갖는 알콕시 화합물은 트리메톡시실란(TMS:SiH(OCH3)3)인 것을 특징으로 하는 성막 방법.
  4. 제 1 항에 있어서,
    상기 Si-H 결합을 갖는 실록산은 테트라메틸디실록산(TMDSO:(CH3)2HSi-O-SiH(CH3)2)인 것을 특징으로 하는 성막 방법.
  5. 제 1 항에 있어서,
    플라즈마 생성수단으로서 평행 평판형의 전극을 사용하고, 상기 성막 시에, 상기 기판을 유지하는 전극에 주파수 100㎑ 내지 1㎒의 고주파 전력을 인가하며, 상기 기판을 유지하는 전극에 대향하는 전극에 주파수 1㎒ 이상의 고주파 전력을 인가하는 것을 특징으로 하는 성막 방법.
  6. 기판 상에 배선을 형성하는 공정과,
    Si-H 결합을 갖는 알콕시 화합물 및 Si-H 결합을 갖는 실록산으로 이루어진 그룹 중에서 선택된 어느 하나와, O2, N2O, NO2, CO, CO2, 및 H2O로 이루어진 그룹 중에서 선택된 적어도 어느 하나의 산소 함유 가스로 이루어진 성막 가스를 플라즈마화하고 반응시켜, 실리콘 함유 절연막을 형성시킴으로써, 상기 배선을 피복하는 실리콘 함유 절연막을 형성하는 공정을 구비하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  7. 제 6 항에 있어서,
    상기 배선을 피복하는 실리콘 함유 절연막은 보호층인 것을 특징으로 하는 반도체 장치의 제조 방법.
  8. 제 7 항에 있어서,
    상기 배선을 피복하는 보호층을 형성하는 공정 후에,
    상기 보호층 상에 상기 보호층보다도 막 두께가 두꺼운 절연막을 형성하는 공정을 구비하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  9. 적외선 흡수 강도의 피크가 파수(波數) 2270 내지 2350㎝-1의 범위에 있고, 막 밀도가 2.25 내지 2.40g/㎤의 범위에 있으며, 비유전율이 3.3 내지 4.3의 범위에 있는 실리콘 함유 절연막이 기판 상에 형성되는 것을 특징으로 하는 반도체 장치.
  10. 제 9 항에 있어서,
    상기 기판의 표면에 배선을 구비하고,
    상기 실리콘 함유 절연막은 상기 배선과 접하도록 상기 배선을 피복하는 것을 특징으로 하는 반도체 장치.
  11. 제 9 항에 있어서,
    상기 기판의 표면에, 배선과, 상기 배선과 접하도록 상기 배선을 피복하는 절연막을 구비하고,
    상기 절연막 상에 상기 실리콘 함유 절연막으로 이루어진 보호층이 형성되는것을 특징으로 하는 반도체 장치.
  12. 제 9 항에 있어서,
    상기 기판의 표면에, 배선과, 상기 배선과 접하도록 상기 배선을 피복하는 하부 보호층과, 상기 하부 보호층과 접하도록 상기 하부 보호층 상에 적층된 주된 절연막과, 상기 주된 절연막과 접하도록 상기 주된 절연막 상에 적층된 상기 상부 보호층을 구비하고,
    상기 하부 보호층과 상부 보호층은 모두 상기 실리콘 함유 절연막으로 이루어진 것을 특징으로 하는 반도체 장치.
  13. 제 12 항에 있어서,
    상기 주된 절연막은, SiOF막 또는 다공질 절연막 중 어느 하나인 것을 특징으로 하는 반도체 장치.
  14. 제 9 항에 있어서,
    상기 기판 상에, 상부 및 하부 배선과 상기 상부 및 하부 배선 사이에 개재되는 층간절연막을 구비하고,
    상기 층간절연막은 상기 실리콘 함유 절연막으로 이루어지는 것을 특징으로 하는 반도체 장치.
  15. 제 14 항에 있어서,
    상기 상부 및 하부 배선은 상기 층간절연막의 개구부를 통하여 접속되는 것을 특징으로 하는 반도체 장치.
  16. 제 9 항에 있어서,
    상기 기판 상에, 상부 및 하부 배선과 상기 상부 및 하부 배선의 사이에 개재되는 층간절연막을 구비하고,
    상기 층간절연막은 상기 하부 배선과 접하도록 상기 하부 배선을 피복하는 하부 보호층과, 상기 하부 보호층과 접하도록 상기 하부 보호층 상에 적층된 주된 절연막과, 상기 주된 절연막과 접하도록 상기 주된 절연막 상에 적층된 상부 보호층으로 구성되고,
    상기 하부 보호층과 상부 보호층은 모두 상기 실리콘 함유 절연막으로 이루어지는 것을 특징으로 하는 반도체 장치.
  17. 제 16 항에 있어서,
    상기 주된 절연막은, SiOF막 및 다공질 절연막으로 이루어진 그룹 중에서 선택된 어느 하나인 것을 특징으로 하는 반도체 장치.
  18. 제 16 항에 있어서,
    상기 상부 및 하부 배선은 상기 층간절연막의 개구부를 통하여 접속되고, 상기 개구부의 측벽에 상기 실리콘 함유 절연막으로 이루어진 측벽 보호층을 구비하는 것을 특징으로 하는 반도체 장치.
KR1020010043736A 2000-07-21 2001-07-20 성막 방법, 반도체 장치 및 그 제조 방법 KR20020009440A (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JPJP-P-2000-00221379 2000-07-21
JP2000221379 2000-07-21
JPJP-P-2000-00281263 2000-09-18
JP2000281263 2000-09-18

Publications (1)

Publication Number Publication Date
KR20020009440A true KR20020009440A (ko) 2002-02-01

Family

ID=26596472

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010043736A KR20020009440A (ko) 2000-07-21 2001-07-20 성막 방법, 반도체 장치 및 그 제조 방법

Country Status (4)

Country Link
US (1) US6835669B2 (ko)
EP (1) EP1174915A3 (ko)
KR (1) KR20020009440A (ko)
TW (1) TW503514B (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100653722B1 (ko) * 2005-01-05 2006-12-05 삼성전자주식회사 저유전막을 갖는 반도체소자의 제조방법
KR101329612B1 (ko) * 2011-03-25 2013-11-15 미쓰비시덴키 가부시키가이샤 반도체장치

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6835669B2 (en) * 2000-07-21 2004-12-28 Canon Sales Co., Inc. Film forming method, semiconductor device and semiconductor device manufacturing method
JP2005294333A (ja) * 2004-03-31 2005-10-20 Semiconductor Process Laboratory Co Ltd 成膜方法及び半導体装置
JP4678251B2 (ja) * 2005-07-11 2011-04-27 セイコーエプソン株式会社 キャパシタの製造方法
JP2007059705A (ja) * 2005-08-25 2007-03-08 Seiko Epson Corp キャパシタおよびその製造方法、強誘電体メモリ装置の製造方法、アクチュエータの製造方法、並びに、液体噴射ヘッドの製造方法
KR101574140B1 (ko) * 2007-10-18 2015-12-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치의 제조방법, 반도체장치 및 전자기기
JP5542364B2 (ja) 2008-04-25 2014-07-09 株式会社半導体エネルギー研究所 薄膜トランジスタの作製方法
KR20120118323A (ko) * 2011-04-18 2012-10-26 삼성전자주식회사 반도체 소자 및 그 제조방법
JP6128906B2 (ja) * 2012-04-13 2017-05-17 株式会社半導体エネルギー研究所 半導体装置
WO2014013959A1 (en) 2012-07-20 2014-01-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
KR102304824B1 (ko) 2013-08-09 2021-09-23 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
WO2018141088A1 (en) * 2017-02-03 2018-08-09 Applied Materials, Inc. Plasma abatement of nitrous oxide from semiconductor process effluents
KR20220012474A (ko) * 2020-07-22 2022-02-04 주식회사 원익아이피에스 박막 증착 방법 및 이를 이용한 반도체 소자의 제조방법
CN112342531A (zh) * 2020-10-19 2021-02-09 绍兴同芯成集成电路有限公司 一种利用低频射频电浆制备ild绝缘层的晶圆制造工艺

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4282268A (en) 1977-05-04 1981-08-04 Rca Corporation Method of depositing a silicon oxide dielectric layer
JP2899600B2 (ja) * 1994-01-25 1999-06-02 キヤノン販売 株式会社 成膜方法
JPH08236518A (ja) * 1995-02-28 1996-09-13 Hitachi Ltd シリコン酸化膜の形成方法
JPH09134910A (ja) * 1995-11-10 1997-05-20 Hitachi Ltd プラズマ化学気相成長装置および半導体装置の製造方法
US5989998A (en) * 1996-08-29 1999-11-23 Matsushita Electric Industrial Co., Ltd. Method of forming interlayer insulating film
JPH10125669A (ja) * 1996-10-22 1998-05-15 Hitachi Electron Eng Co Ltd プラズマｃｖｄ装置及び酸化膜の成膜方法
JP3014334B2 (ja) 1996-11-29 2000-02-28 キヤノン販売株式会社 半導体装置の製造方法
JP3226816B2 (ja) 1996-12-25 2001-11-05 キヤノン販売株式会社 層間絶縁膜の形成方法、半導体装置及びその製造方法
WO1998050945A2 (en) 1997-05-07 1998-11-12 Skamser Daniel J Low density film for low dielectric constant applications
JPH113888A (ja) 1997-05-28 1999-01-06 Texas Instr Inc <Ti> 集積回路誘電体及び方法
JP3726226B2 (ja) 1998-02-05 2005-12-14 日本エー・エス・エム株式会社 絶縁膜及びその製造方法
JP3348084B2 (ja) * 1999-12-28 2002-11-20 キヤノン販売株式会社 成膜方法及び半導体装置
US7122900B2 (en) * 2000-06-26 2006-10-17 Renesas Technology Corp. Semiconductor device and method manufacturing the same
US6500752B2 (en) 2000-07-21 2002-12-31 Canon Sales Co., Inc. Semiconductor device and semiconductor device manufacturing method
KR100486333B1 (ko) 2000-07-21 2005-04-29 가부시끼가이샤 한도따이 프로세스 켄큐쇼 반도체 장치 및 그 제조 방법
US6835669B2 (en) * 2000-07-21 2004-12-28 Canon Sales Co., Inc. Film forming method, semiconductor device and semiconductor device manufacturing method

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100653722B1 (ko) * 2005-01-05 2006-12-05 삼성전자주식회사 저유전막을 갖는 반도체소자의 제조방법
US7553761B2 (en) 2005-01-05 2009-06-30 Samsung Electronics Co., Ltd. Method of fabricating semiconductor device
KR101329612B1 (ko) * 2011-03-25 2013-11-15 미쓰비시덴키 가부시키가이샤 반도체장치
US8872346B2 (en) 2011-03-25 2014-10-28 Mitsubishi Electric Corporation Semiconductor device
US9054039B2 (en) 2011-03-25 2015-06-09 Mitsubishi Electric Corporation Semiconductor device

Also Published As

Publication number Publication date
US6835669B2 (en) 2004-12-28
EP1174915A3 (en) 2003-09-03
TW503514B (en) 2002-09-21
EP1174915A2 (en) 2002-01-23
US20020028584A1 (en) 2002-03-07

Similar Documents

Publication Publication Date Title
KR100407012B1 (ko) 반도체 장치 및 그 제조 방법
JP2002164342A (ja) 半導体装置及びその製造方法
KR100494480B1 (ko) 반도체 장치의 제조 방법
JP3600507B2 (ja) 半導体装置及びその製造方法
JP3745257B2 (ja) 半導体装置及びその製造方法
KR100486333B1 (ko) 반도체 장치 및 그 제조 방법
KR100546958B1 (ko) 반도체 장치 및 그 제조 방법
KR20020009440A (ko) 성막 방법, 반도체 장치 및 그 제조 방법
KR100399633B1 (ko) 반도체 장치 및 그 제조 방법
US20020137323A1 (en) Metal ion diffusion barrier layers
KR100746679B1 (ko) 성막 방법, 반도체 장치의 제조 방법 및 반도체 장치
KR100476127B1 (ko) 반도체장치 및 그 제조방법
KR100771122B1 (ko) 반도체 장치 및 그 제조 방법
Loboda et al. Deposition of low-K dielectric films using trimethylsilane
US20070228528A1 (en) Semiconductor device and manufacturing method thereof
JP2004228599A (ja) 半導体装置
JP2004015034A (ja) 成膜方法、成膜装置及び成膜装置のクリーニング方法
JP2002164346A (ja) 成膜方法、半導体装置及びその製造方法
EP1128421A2 (en) Method of fabricating an interlayer insulating film comprising Si, O, C and H for semiconductor devices
JP2002164429A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application