JP2002164346A - 成膜方法、半導体装置及びその製造方法 - Google Patents

成膜方法、半導体装置及びその製造方法

Info

Publication number
JP2002164346A
JP2002164346A JP2001220232A JP2001220232A JP2002164346A JP 2002164346 A JP2002164346 A JP 2002164346A JP 2001220232 A JP2001220232 A JP 2001220232A JP 2001220232 A JP2001220232 A JP 2001220232A JP 2002164346 A JP2002164346 A JP 2002164346A
Authority
JP
Japan
Prior art keywords
film
insulating film
wiring
protective layer
silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001220232A
Other languages
English (en)
Inventor
Yoichi Yamamoto
陽一 山本
Taizo Oku
泰三 於久
Junichi Aoki
淳一 青木
Takashi Kinugawa
貴志 衣川
Kazuo Maeda
和夫 前田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Process Laboratory Co Ltd
Canon Marketing Japan Inc
Original Assignee
Semiconductor Process Laboratory Co Ltd
Canon Marketing Japan Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Process Laboratory Co Ltd, Canon Marketing Japan Inc filed Critical Semiconductor Process Laboratory Co Ltd
Priority to JP2001220232A priority Critical patent/JP2002164346A/ja
Publication of JP2002164346A publication Critical patent/JP2002164346A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Formation Of Insulating Films (AREA)
  • Chemical Vapour Deposition (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】 【課題】 配線の腐食やリーク電流の増大を防止しつ
つ、層間絶縁膜全体として吸湿による誘電率の変動を抑
制し、かつ誘電率を低くすることができる成膜方法、半
導体装置及びその製造方法を提供すること。 【解決手段】 Si−H結合を有するアルコキシ化合
物、又はSi−H結合を有するシロキサンと、O2、N2
O、NO2、CO、CO2、又はH2Oのうち何れか一の
酸素含有ガスとからなる成膜ガスをプラズマ化し、反応
させて、シリコン含有絶縁膜24を形成することを特徴
とする成膜方法による。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、成膜方法、半導体
装置及びその製造方法に関し、より詳しくは、配線を被
覆して低誘電率を有する層間絶縁膜を形成する成膜方
法、半導体装置及びその製造方法に関する。
【0002】
【従来の技術】近年、半導体集積回路装置の高集積度
化、高密度化に伴い、パターンの微細化、薄膜化が要望
されている。さらに、データ転送速度の高速化が要求さ
れている。そのため、RCディレイの小さい低誘電率を
有する絶縁膜(以下、低誘電率絶縁膜と称する。)が用
いられている。そのような絶縁膜として、例えば、比誘
電率3.5〜3.8のSiOF膜や比誘電率3.0〜
3.1の多孔質SiO2膜や、スピン塗布法により低誘
電率の絶縁材料を塗布して得られる塗布絶縁膜などがあ
る。
【0003】しかしながら、低誘電率絶縁膜は、元来水
分を含み易く、かつ外来の水分を通し易い。このため、
単独で層間絶縁膜として用いた場合、配線の腐食やリー
ク電流の増大が発生し易い。これを防止するため、配線
と低誘電率絶縁膜との間にSiN系又はSiC系のバリア絶縁
膜を介在させることが多い。即ち、多層配線を有する半
導体装置では、上部配線と下部配線の間にSi及びNを
含む、又はSi及びCを含むバリア絶縁膜(下部保護
層)と、低誘電率絶縁膜と、Si及びNを含む、又はS
i及びCを含むバリア絶縁膜(上部保護層)とが順に積
層されてなる層間絶縁膜を形成している。
【0004】
【発明が解決しようとする課題】しかしながら、Si及
びNを含む絶縁膜は比誘電率が高いため、Si及びNを
含む絶縁膜の膜厚を薄くしてバリア絶縁膜として用いた
場合でも、層間絶縁膜全体の誘電率が高くなってしま
う。また、Si及びCを含むバリア絶縁膜は、Si及び
Nを含むバリア絶縁膜と比較して比誘電率が5程度と比
較的低いが、リーク電流の増大を十分に抑制することが
できない。
【0005】本発明は、係る従来例の問題点に鑑みて創
作されたものであり、配線の腐食やリーク電流の増大を
防止しつつ、層間絶縁膜全体として吸湿による誘電率の
変動を抑制し、かつ誘電率を低くすることができる成膜
方法、半導体装置及びその製造方法を提供することを目
的とするものである。
【0006】
【課題を解決するための手段】上記した課題は、第1の
発明である、Si−H結合を有するアルコキシ化合物、
又はSi−H結合を有するシロキサンと、O2、N2O、
NO2、CO、CO2、又はH2Oのうち何れか一の酸素
含有ガスとからなる成膜ガスをプラズマ化し、反応させ
て、シリコン含有絶縁膜を形成することを特徴とする成
膜方法によって解決する。
【0007】又は、第2の発明である、前記成膜ガスに
2又はH2のうち何れか一を添加することを特徴とする
第1の発明に記載の成膜方法によって解決する。又は、
第3の発明である、前記Si−H結合を有するアルコキ
シ化合物は、トリメトキシシラン(TMS:SiH(OC
H3)3)であることを特徴とする第1の発明又は第2の発
明に記載の成膜方法によって解決する。
【0008】又は、第4の発明である、前記Si−H結
合を有するシロキサンは、テトラメチルジシロキサン
(TMDSO:(CH3)2HSi-O-SiH(CH3)2)であることを
特徴とする第1の発明乃至第3の発明の何れか一に記載
の成膜方法によって解決する。又は、第5の発明であ
る、プラズマ生成手段として平行平板型の電極を用い、
かつ前記プラズマ化の際に、前記基板を保持する電極に
周波数100kHz乃至1MHzの高周波電力を印加
し、かつ前記基板を保持する電極に対向する電極に周波
数1MHz以上の高周波電力を印加することを特徴とす
る第1の発明乃至第4の発明の何れか一に記載の成膜方
法によって解決する。
【0009】又は、第6の発明である、基板上に配線を
形成する工程と、第1の発明乃至第5の発明の何れか一
に記載の成膜方法を用いて、前記配線を被覆するシリコ
ン含有絶縁膜を形成する工程とを有することを特徴とす
る半導体装置の製造方法によって解決する。又は、第7
の発明である、前記配線を被覆するシリコン含有絶縁膜
は保護層であることを特徴とする第6の発明に記載の半
導体装置の製造方法によって解決する。
【0010】又は、第8の発明である、前記配線を被覆
する保護層を形成する工程の後に、前記保護層上に該保
護層よりも膜厚の厚い絶縁膜を形成する工程を有するこ
とを特徴とする第7の発明に記載の半導体装置の製造方
法によって解決する。又は、第9の発明である、赤外線
の吸収強度のピークが波数2270乃至2350cm-1
の範囲にあり、膜密度が2.25乃至2.40g/cm
3の範囲に有り、かつ比誘電率が3.3乃至4.3の範
囲にあるシリコン含有絶縁膜が基板上に形成されている
ことを特徴とする半導体装置によって解決する。
【0011】又は、第10の発明である、前記基板の表
面に配線を有し、前記シリコン含有絶縁膜は前記配線と
接するように該配線を被覆していることを特徴とする第
9の発明に記載の半導体装置によって解決する。又は、
第11の発明である、前記基板の表面に配線と、前記配
線と接するように該配線を被覆する絶縁膜とを有し、前
記絶縁膜上に前記シリコン含有絶縁膜からなる上部保護
層が形成されていることを特徴とする第9の発明に記載
の半導体装置によって解決する。
【0012】又は、第12の発明である、前記基板の表
面に配線と、該配線と接するように前記配線を被覆する
下部保護層と、該下部保護層と接するように該下部保護
層上に積層された主たる絶縁膜と、該主たる絶縁膜と接
するように該主たる絶縁膜上に積層された上部保護層と
を有し、前記下部保護層と上部保護層とは、ともに前記
シリコン含有絶縁膜からなることを特徴とする第9の発
明に記載の半導体装置によって解決する。
【0013】又は、第13の発明である、前記主たる絶
縁膜は、SiOF膜、又は多孔質絶縁膜のうち何れか一
であることを特徴とする第12の発明に記載の半導体装
置によって解決する。又は、第14の発明である、前記
基板上に上部配線及び下部配線と、該上下部配線の間に
介在する層間絶縁膜とを有し、前記層間絶縁膜は前記シ
リコン含有絶縁膜からなることを特徴とする第9の発明
に記載の半導体装置によって解決する。
【0014】又は、第15の発明である、前記上下部配
線は前記層間絶縁膜の開口部を介して接続され、前記開
口部の側壁に前記シリコン含有絶縁膜からなる側壁保護
層を有することを特徴とする第14の発明に記載の半導
体装置によって解決する。又は、第16の発明である、
前記基板上に上部配線及び下部配線と、該上下部配線の
間に介在する層間絶縁膜とを有し、前記層間絶縁膜は、
前記下部配線と接するように該下部配線を被覆する下部
保護層と、前記下部保護層と接するように該下部保護層
上に積層された主たる絶縁膜と、前記主たる絶縁膜と接
するように該主たる絶縁膜上に積層された上部保護層と
から構成されてなり、前記下部保護層と上部保護層と
は、ともに前記シリコン含有絶縁膜からなることを特徴
とする第9の発明に記載の半導体装置によって解決す
る。
【0015】又は、第17の発明である、前記主たる絶
縁膜は、SiOF膜又は多孔質絶縁膜の何れか一である
ことを特徴とする第16の発明に記載の半導体装置によ
って解決する。又は、第18の発明である、前記上下部
配線は前記層間絶縁膜の開口部を介して接続され、前記
開口部の側壁に前記シリコン含有絶縁膜からなる側壁保
護層を有することを特徴とする第16の発明に記載の半
導体装置によって解決する。次に、本発明の作用につい
て説明する。
【0016】本発明の成膜方法においては、Si−H結
合を有するアルコキシ化合物、又はSi−H結合を有す
るシロキサンと、O2、N2O、NO2、CO、CO2、又
はH 2Oの何れか一の酸素含有ガスとからなる成膜ガス
をプラズマ化し、反応させて、シリコン含有絶縁膜を形
成している。実験によれば、Si−H結合を有するアル
コキシ化合物、又はSi−H結合を有するシロキサンの
何れか一と、O2、N2O、NO2、CO、CO2、又はH
2Oの何れか一の酸素含有ガスとからなる成膜ガスをプ
ラズマ化し、反応させて形成したシリコン含有絶縁膜
は、緻密で、耐水性に優れ、膜中の水分含有量が少な
く、かつ比誘電率が小さいことが分かった。
【0017】従って、上記シリコン含有絶縁膜を、特
に、上部配線と下部配線の間に介在させる層間絶縁膜を
構成する、低誘電率絶縁膜を挟むバリア絶縁膜(下部保
護層及び上部保護層)として用いた場合、配線の腐食や
リーク電流の増大を防止しつつ、層間絶縁膜全体として
誘電率を小さくすることができる。この発明の半導体装
置によれば、赤外線の吸収強度のピークが波数2270
乃至2350cm-1の範囲にあり、膜密度が2.25乃
至2.40g/cm3の範囲に有り、かつ比誘電率が
3.3乃至4.3の範囲にあるシリコン含有絶縁膜が基
板上に形成されている。
【0018】本願発明者の実験によれば、このような特
性を有するシリコン含有絶縁膜は、シリコン窒化膜と同
じように、機械的強度が高く、緻密で、耐水性に優れ、
膜中の水分含有量が少なく、かつシリコン窒化膜と比べ
て比誘電率が小さいことが分かった。この発明のシリコ
ン含有絶縁膜を半導体装置に適用した構成では、上記シ
リコン含有絶縁膜は配線と接するように配線を被覆して
形成され、或いは上記シリコン含有絶縁膜は配線を被覆
する絶縁膜の上に保護層として形成されている。
【0019】この発明のシリコン含有絶縁膜は、低い誘
電率を有し、膜自体の水分含有量が少なく、緻密で、耐
水性に優れているため、配線等を被覆する保護層として
用いることにより、配線間の寄生容量を低減しつつ、外
来の水分の浸入を防いで配線の腐食を防止することがで
きる。また、基板上に上下部配線と、上下部配線の間に
介在する層間絶縁膜とを有し、層間絶縁膜はこの発明に
係るシリコン含有絶縁膜からなる。
【0020】また、その層間絶縁膜は、下層から順に、
この発明に係るシリコン含有絶縁膜からなる下部保護層
と、主たる絶縁膜と、この発明に係るシリコン含有絶縁
膜からなる上部保護層とから構成されている。主たる絶
縁膜がSiOF膜である場合、この発明が適用されるシ
リコン含有絶縁膜の外側周辺部へのフッ素(F)元素の
拡散を防止することができる。また、主たる絶縁膜が吸
湿性の高い多孔質絶縁膜である場合、多孔質絶縁膜中へ
の水分の到来を防止し、吸湿による誘電率の増加を防止
することができる。
【0021】また、主たる絶縁膜の上下部保護層として
シリコン窒化膜を用いずに、比誘電率が低いシリコン含
有絶縁膜を用いているので、層間絶縁膜全体として誘電
率を低減することができる。
【0022】
【発明の実施の形態】以下に、本発明の実施の形態につ
いて図面を参照しながら説明する。 (第1の実施の形態)図1は、本発明の実施の形態に係
る半導体装置の製造方法に用いられる平行平板型のプラ
ズマ成膜装置101の構成を示す側面図である。
【0023】このプラズマ成膜装置101は、プラズマ
ガスにより被成膜基板20上にシリコン含有絶縁膜を形
成する場所である成膜部101Aと、成膜ガスを構成す
る複数のガスの供給源を有する成膜ガス供給部101B
とから構成されている。成膜部101Aは、図1に示す
ように、減圧可能なチャンバ1を備え、チャンバ1は排
気配管4を通して排気装置6と接続されている。排気配
管4の途中にはチャンバ1と排気装置6の間の導通及び
非導通を制御する開閉バルブ5が設けられている。チャ
ンバ1にはチャンバ1内の圧力を監視する不図示の真空
計などの圧力計測手段が設けられている。
【0024】チャンバ1内には対向する一対の上部電極
(第1の電極)2と下部電極(第2の電極)3とが備え
られ、上部電極2に周波数13.56MHzの高周波電
力を供給する高周波電力供給電源(RF電源)7が接続
され、下部電極3に周波数380kHzの低周波電力を
供給する低周波電力供給電源8が接続されている。これ
らの電源7、8から上部電極2及び下部電極3に電力を
供給して、成膜ガスをプラズマ化する。上部電極2、下
部電極3及び電源7、8が成膜ガスをプラズマ化するプ
ラズマ生成手段を構成する。図中、13は、不図示の抵
抗素子や容量素子を備えた第1のマッチングボックス
で、高周波電力のインピーダンス整合を図るように機能
する。同様に、14は、第2のマッチングボックスであ
り、不図示の抵抗素子や容量素子を備えて、低周波電力
のインピーダンス整合を図るように機能する。
【0025】なお、プラズマ生成手段として、例えば平
行平板型の上部電極2と、下部電極3によりプラズマを
生成する手段、ECR(Electron Cyclotron Resonanc
e)法によりプラズマを生成する手段、アンテナからの
高周波電力の放射によりヘリコンプラズマを生成する手
段等がある。上部電極2は成膜ガスの分散具を兼ねてい
る。上部電極2には複数の貫通孔が形成され、下部電極
3との対向面における貫通孔の開口部が成膜ガスの放出
口(導入口)となる。この成膜ガス等の放出口は成膜ガ
ス供給部101Bと配管9aで接続されている。また、
場合により、上部電極2には図示しないヒータが備えら
れることもある。成膜中に上部電極2を温度凡そ100
℃程度に加熱しておくことにより、成膜ガス等の反応生
成物からなるパーティクルが上部電極2に付着するのを
防止するためである。
【0026】下部電極3は被成膜基板20の保持台を兼
ね、また、保持台上の被成膜基板20を加熱するヒータ
12を備えている。成膜ガス供給部101Bには、Si
−H結合を有するアルコキシ化合物の供給源と、Si−
H結合を有するシロキサンの供給源と、酸素(O2)、
一酸化窒素(N2O)、二酸化窒素(NO2)、一酸化炭
素(CO)、二酸化炭素(CO2)、又は水(H2O)の
うちの何れか一の酸素含有ガスの供給源と、水素
(H2)の供給源と、及び窒素(N2)の供給源とが設け
られている。
【0027】本発明が適用される成膜ガスであるSi−
H結合を有するアルコキシ化合物、又はSi−H結合を
有するシロキサンについては、代表例として以下に示す
ものを用いることができる。 (i)Si−H結合を有するアルコキシ化合物 トリメトキシシラン(TMS:SiH(OCH3)3) (ii)Si−H結合を有するシロキサン テトラメチルジシロキサン(TMDSO:(CH3)2HSi-O-
SiH(CH3)2) これらのガスは適宜分岐配管9b乃至9f及びこれらす
べての分岐配管9b乃至9fが接続された配管9aを通
して成膜部101Aのチャンバ1内に供給される。分岐
配管9b乃至9fの途中に流量調整手段11a乃至11
eや、分岐配管9b乃至9fの導通及び非導通を制御す
る開閉手段10b乃至10kが設置され、配管9aの途
中に配管9aの導通及び非導通を行う開閉手段10aが
設置されている。また、N2ガスを流通させて分岐配管
9b乃至9e内の残留ガスをパージするため、N2ガス
の供給源と接続された分岐配管9fとその他の分岐配管
9b乃至9eの間の導通及び非導通を制御する開閉手段
10l乃至10n,10pが設置されている。なお、N
2ガスは分岐配管9b乃至9e内のほかに、配管9a内
及びチャンバ1内の残留ガスをパージする。
【0028】以上のような成膜装置101によれば、S
i−H結合を有するアルコキシ化合物又はSi−H結合
を有するシロキサンのうち少なくとも何れか一の供給源
と、酸素含有ガスの供給源とを備え、さらに成膜ガスを
プラズマ化するプラズマ生成手段2、3、7、8を備え
ている。上記プラズマCVD装置を用いて、プラズマC
VD法(以下、PE-CVD法とも言う)によりSi,O,
C,Hを含む絶縁膜を形成することができる。このた
め、下記の第2の実施の形態に示すように、低い誘電率
を有し、かつ水分含有量が少なく、緻密で、耐水性に優
れた絶縁膜を形成することができる。また、この絶縁膜
は、有機塗布絶縁膜或いは無機塗布絶縁膜との密着性が
良く、銅(Cu)の拡散を阻止する能力も高い。
【0029】特に、平行平板型の上部電極2及び下部電
極3にそれぞれ高低2つの周波数の電力を供給する電源
7、8が接続されているので、これら高低2つの周波数
の電力をそれぞれ各電極2、3に印加してプラズマを生
成することができ、このようにして作成した絶縁膜は緻
密である。 (第2の実施の形態)以下に、上記のプラズマCVD装
置を用いて成膜したシリコン含有絶縁膜に関し、本願発
明者の行なった調査実験について説明する。
【0030】まず、上記のプラズマCVD装置のうち良
く知られた平行平板型のプラズマCVD装置を用いた。
上部電極2、下部電極3のうち下部電極3が基板保持具
を兼ね、下部電極3は基板加熱を行なうためのヒータ1
2を内蔵している。 (試料の作成)図2(a)〜(d)、及び図3は、この
発明のシリコン酸化膜を有する試料について示す断面図
である。
【0031】試料S1は、図2(a)に示すように、シ
リコン基板41上にトリメトキシシラン(TMS)を含
む成膜ガスを用いたPE−CVD法により形成したシリ
コン酸化膜(シリコン含有絶縁膜のことであり、以下、
PE-CVD TMS SiO2膜と称する。)42aを有するもので
ある。なお、比較のため、シリコン基板41上にテトラ
エトキシシラン(TEOS)を含む成膜ガスを用いたP
E−CVD法により形成したシリコン酸化膜(以下、PE
-CVD TEOS SiO2膜と称する。)51aを有する比較試料
CS1と、シリコン基板41上にモノシラン(Si
4)を含む成膜ガスを用いたPE−CVD法により形
成したシリコン酸化膜(以下、PE-CVD SiH4SiO2膜と称
する。)52aを有する比較試料CS2とを作成した。
【0032】試料S1Aは、図3に示すように、シリコ
ン基板41上にPE-CVD TMS SiO2膜42aを形成した試
料S1において、さらにPE-CVD TMS SiO2膜42a上に
電極45を形成することにより、作成した。電極45と
して水銀プローブを用い、それとPE-CVD TMS SiO2膜4
2aとの接触面積は0.0230cm2である。試料S
2、S3は、図2(b)に示すように、シリコン基板
(Si基板)41上にリン含有量7mol%、膜厚約50
0nmのBPSG膜43と調査用のPE-CVDTMS SiO2膜4
2bとを順に形成することにより作成した。試料S2で
は、PE-CVDTMS SiO2膜42bの膜厚を100nmとし、
試料S3では、PE-CVD TMS SiO2膜42bの膜厚を20
0nmとした。なお、比較のため、PE-CVD TMS SiO2
42bの代わりに、膜厚200nmのPE-CVD TEOS SiO2
膜51bを用いた比較試料CS3と、同じく膜厚200
nmのPE-CVD SiH4 SiO2膜52bを用いた比較試料CS
4と、同じくSiH4、NH3及びN2を含む成膜ガスを
用いたプラズマCVD法により作成した膜厚200nm
のシリコン窒化膜(以下、PE-CVD SiN膜と称する。)5
3を用いた比較試料CS5とを作成した。
【0033】試料S4、S5は、図2(c)に示すよう
に、シリコン基板(Si基板)41上に低誘電率絶縁膜
44a,44bとPE-CVD TMS SiO2膜42cとを順に形
成することにより作成した。試料S4では、低誘電率絶
縁膜として無機塗布絶縁膜44aを用い、試料S5で
は、同じく、有機塗布絶縁膜44bを用いた。なお、比
較のため、PE-CVD TMS SiO2膜52cの代わりに、PE-CV
D TEOS SiO2膜61cを用いた比較試料CS6,CS7
を作成した。比較試料CS6では、低誘電率絶縁膜とし
て無機塗布絶縁膜44aを用い、比較試料CS7では、
同じく、有機塗布絶縁膜44bを用いた。
【0034】なお、無機塗布絶縁膜とは、HSQ(商品
名,ダウコーニング社製),MSQ(商品名),R7
(商品名,日立化成工業社製)など塗布液を塗布して形
成された絶縁膜である。塗布液中の成分化合物として炭
素が一つ以下の化合物を含むことを特徴とするものであ
る。有機塗布絶縁膜とは、FLARE(商品名,アライ
ドシグナル社製),SiLK(商品名,ダウケミカル社
製)などの塗布液を塗布して形成されたものである。塗
布液中の成分化合物として炭素が二つ以上の化合物を含
むことを特徴とするものである。
【0035】試料S6は、図2(d)に示すように、シ
リコン基板41上に、膜厚約150nmのPE-CVD TMS S
iO2膜(下部保護層)42dと膜厚約450nmの無機
塗布絶縁膜(中間層)44cと膜厚約200nmのPE-C
VD TMS SiO2膜(上部保護層)42eとを下層から順に
形成したものである。無機塗布絶縁膜44cは、HSQ
(Hydrogen silsesquioxane)を溶媒に溶かして生成さ
れた塗布液(FOx(商品名))をスピンコートして被
着し、その後、窒素中、温度150,200,350℃
で、それぞれ1分間ずつベークし、さらに窒素中、温度
400℃で、50分間キュアして形成した。なお、比較
のため、下部保護層であるPE-CVD TMS SiO2膜42dの
代わりにPE-CVD TEOS SiO2膜51dを形成した比較試料
CS8と、上下部保護層であるPE-CVD TMS SiO2膜42
d、42eの代わりにPE-CVD TEOSSiO2膜51d,51
eを形成した比較試料CS9とを作成した。
【0036】上記プラズマCVD装置を用いて、以下の
成膜条件で各試料S1乃至S6のPE-CVD TMS SiO2膜4
2a乃至42eを作成した。 成膜ガス:TMS+N2O TMSガス流量:100sccm N2Oガス流量:3000sccm ガス圧力:0.7Torr プラズマ化条件 上部電極2への印加電力:0.3W/cm2(周波数1
3.56MHz) 下部電極3への印加電力:0.3W/cm2(周波数3
80kHz) この成膜装置の場合、上記電力密度はいずれも電極への
印加電力750Wに相当する。
【0037】基板温度:300乃至400℃ 成膜膜厚:tnm なお、同じプラズマ成膜装置101は、比較試料CS1
のPE-CVD TEOS SiO2膜51a、比較試料CS2のPE-CVD
SiH4 SiO2膜52a、比較試料CS3、CS4、CS6
乃至CS9のPE-CVD TEOS SiO2膜51b乃至51e、比
較試料CS5のPE-CVD SiN膜53の形成にも用いられ
る。
【0038】上記のようにして作成したPE-CVD TMS SiO
2膜42a乃至42eについて以下の特性を調査した。 (i)基本特性 上記成膜条件で、成膜レートは約160乃至170nm
/分であった。また、成膜後のPE-CVD TMS SiO2膜42
aの屈折率は1.477乃至1.48であり、膜応力は
−300MPa乃至−250MPaであった(マイナス
記号は圧縮応力を表す)。屈折率を測定する場合は、エ
リプソメータで6338オングストロームのHe−Ne
レーザを用いた。また、膜応力を測定する場合、オプテ
ィレバーレーザースキャン方式を用いた。
【0039】また、膜厚(t)500nmでPE-CVD TMS
SiO2膜42aの比誘電率は3.9であった。比誘電率
の調査用試料として試料S1Aを用いた。調査用試料S
1Aのシリコン基板41と電極45間に直流電圧(V)
を印加し、さらに直流電圧(V)に周波数1MHzの微
小信号を重畳して、直流電圧(V)変化に対する容量
(C)変化を測定し、その結果から比誘電率を算出し
た。
【0040】(ii) 膜中の炭素及び窒素の濃度 試料S1を用いて、AES法(オージェ電子分光法)に
より、PE-CVD TMS SiO 2膜42a中の炭素及び窒素の濃
度を測定した。それによれば、炭素の濃度は1.0atom
s%であり、窒素の濃度は2.1atoms%であった。
【0041】(iii)膜密度 試料S1を用いて、良く知られたX線干渉法、及び重量
測定法により、PE-CVDTMS SiO2膜42aの膜密度を調査
した。比較のため、PE-CVD TMS SiO2膜42aの代わり
に、熱酸化膜(thermal-SiO2膜)と、PE-CVD TEOS SiO2
膜51aを用いた比較試料CS1と、PE-CVD SiH4 SiO2
膜52aを用いた比較試料CS2とにより同様な調査を
行なった。
【0042】図4に示すように、PE-CVD TMS SiO2膜4
2aは2.33と他の絶縁膜と比べて膜密度が高く、緻
密であることが分かった。 (iv)膜中水分含有量 試料S1を用いて、TDS法(Thermal Desorption Mas
s Spectroscopy:昇温離脱質量分析法)により成膜直後
と大気中2週間経過後の膜中の水分含有量を測定した。
TDS法とは、試料を加熱してそこから出てくる分子を
測定する方法である。比較のため、PE-CVD TMS SiO2
42aの代わりに、PE-CVD TEOS SiO2膜51aを用いた
比較試料CS1により同様な調査を行なった。
【0043】調査方法は、TDS分析装置で、室温から
800℃まで加熱し、試料からの水分量を定量化するこ
とにより行なった。図5は、その結果を示すグラフであ
る。図5において、縦軸は線形目盛りで表した水分量
(wt%)を示し、横軸は線形目盛りで表した温度
(℃)を示す。成膜直後の測定では、室温から800℃
まで昇温したときの水分量はPE-CVD TMS SiO2膜42a
で0.11wt%であるのに対して、PE-CVD TEOS SiO2
膜51aでは0.49wt%であった。さらに、PE-CVD
TMS SiO2膜42aでは2週間後の測定でも、+0.2
乃至0.3の増加にとどまり、あまり変化がなかった。
【0044】以上のように、PE-CVD TMS SiO2膜42a
はPE-CVD TEOS SiO2膜51aに比較して構造水(成膜直
後に成膜ガス及び膜構造に起因して膜中に含まれる水
分)、物理吸着水(物理的に吸着及び吸収した外来の水
分)ともに少ないことが分かった。 (v)FT−IRの吸収強度 次に、上記試料S1について、FT−IR分析法により
赤外線の吸収強度を調査した結果を図6に示す。上記比
較試料CS1、CS2について、同様に調査した結果を
図7に示す。
【0045】図6の縦軸は線形目盛りで表した吸収強度
(任意単位)を示し、横軸は線形目盛りで表した波数
(cm-1)を表す。図7も同様である。図6に示すよう
に、波数2270乃至2350cm-1の範囲に中心波数
を有する赤外線吸収強度のピークが確認された。一方、
比較試料CS1、CS2では、図7に示すようにそのよ
うなそのピークは観察されなかった。
【0046】(vi)耐水性 図2(b)に示す試料S2、S3を用いて、加圧加湿試
験(プレッシャークッカーテスト)により、PE-CVD TMS
SiO2膜42bの耐水性を調査した。比較のため、PE-CV
D TMS SiO2膜42bの代わりに、PE-CVD TEOS SiO2膜5
1bを用いた比較試料CS3と、同じくPE-CVD SiN膜5
3を用いた比較試料CS5とにより同様な調査を行なっ
た。
【0047】加圧加湿試験の条件は以下の通りである。
放置時間をパラメータにとっている。 温度:121℃ 圧力:2.0atm 湿度:100%R.T.(Room Temperature) 耐水性の評価は、加圧加湿試験後に調査用絶縁膜中に含
まれるP=O結合の量を評価することにより行なった。
BPSG膜43中に含まれるP=O結合の量を評価する
ため、FTIR分析法(Fourier Transform Infra Red
分析法)によりP=Oの吸収係数を測定した。BPSG
膜43中に水分が侵入することで膜中のP=Oの結合が
反応して壊れるが、BPSG膜43をカバーするPE-CVD
TMS SiO 2膜42bの耐水性が高ければ、水分を通さず
BPSG膜43中のP=Oの結合が壊れることがない。
従って、P=O吸収係数の経時変化が小さいほど耐水性
が高いといえる。
【0048】図8は、加圧加湿試験時間に対する試験後
の絶縁膜中のリン含有量の経時変化を示すグラフであ
る。縦軸は線型目盛りで表したP=O吸収係数(任意単
位)を示し、横軸は線型目盛りで表した放置時間(H
(hour))を示す。図8に示す結果より、PE-CVD TMS S
iO2膜42bは膜厚の厚薄にかかわりなく、試料S2、
S3ともに、比較試料CS5のPE-CVD SiN膜53と同じ
ように、150時間程度放置しても初期のP=O吸収係
数に比べてほとんど変化がない。即ち、PE-CVD TMS SiO
2膜42bはPE-CVD SiN膜53と同等な耐水性を有する
ことが分かった。
【0049】また、調査用試料S3及び比較試料CS
3、CS4を用いて、別の加圧加湿試験(プレッシャー
クッカーテスト)により、耐水性を調査した。加圧加湿
試験の条件は上記と同じである。結果を図9に示す。図
9の縦軸は線形目盛りで表した耐水性(%)を示し、横
軸は線形目盛りで表した放置時間(H(hour))を示
す。試料S3、比較試料CS3、CS4をパラメータに
とっている。
【0050】耐水性の評価は、上記と同じく、加圧加湿
試験後に調査用絶縁膜中に含まれるP=O結合の量を評
価することにより行なった。図9における耐水性とは、
放置前のP=O吸収係数を100とし、これを基準とし
て加圧加湿試験後におけるP=O吸収係数を算出したも
のである。図9に示すように、試料S3は比較試料CS
3、CS4を上回る97.4%(100hr)の耐水性
を有することが分かった。
【0051】(vii)膜のリーク電流 図3のような調査用試料S1Aを作成した。即ち、試料
S1において、この発明に係る膜厚(t)200nmの
PE-CVD TMS SiO2膜42aの上に電極45を形成した。
シリコン基板41と電極45との間に電圧を印加し、シ
リコン基板41と電極45との間に流れるリーク電流を
測定した。シリコン基板41を接地するとともに、電極
45に負の電圧を印加する。
【0052】その結果によれば、PE-CVD TMS SiO2膜4
2a単体のリーク電流は5MV/cmの電界強度で、1
-8A/cm2台であり、ブレークダウン電圧は電界に
換算して約10MV/cmであった。 (viii)膜の密着性 試料S4、S5を用いて、この発明に係るPE-CVD TMS S
iO2膜42cと、下地の低誘電率絶縁膜44a,44b
との密着性について調査した。また、成膜前の表面処理
を行なった試料と同処理を行なわなかった試料を作成し
て同様な調査を行なった。成膜前の表面処理とは、
2,NH3,H2などのプラズマを用いて処理膜の表面
を改質する処理である。
【0053】また、比較のため、PE-CVD TMS SiO2膜4
2cの代わりにPE-CVD TEOS SiO2膜51cを用い、かつ
低誘電率絶縁膜として無機塗布絶縁膜44a(比較試料
CS6)、及び有機塗布絶縁膜44b(比較試料CS
7)を用いて同様な調査を行なった。膜の密着性を調査
するための試験として、試料面の数cm×数cmにわた
って格子状に傷を入れ、テープによる剥離試験、及びC
MP(Chemical MechanicalPolishing)によるウエハ前
面での剥離試験を行なった。
【0054】この結果を図10に示す。図10に示すよ
うに、PE-CVD TMS SiO2膜42cでは、成膜前の表面処
理の有無にかかわらず、無機塗布絶縁膜44a、及び有
機塗布絶縁膜44bとの密着性は良好だった。一方、PE
-CVD TEOS SiO2膜51cでは、全体的に密着性の程度は
PE-CVD TMS SiO2膜42cよりも劣る。そして、成膜前
の表面処理の有無で差が出ており、表面処理を行なった
試料が同処理を行なわなかった試料に比べて密着性が高
かった。
【0055】(ix)ヒートサイクルによる不良発生率 試料S6及び比較試料CS8、CS9について、ヒート
サイクルによる不良発生率について調査した。各試料は
パッケージに封入した。ヒートサイクルの試験条件は以
下の通りである。サイクル数をパラメータにとってい
る。 高い温度(保持時間):150℃(20分間) 低い温度(保持時間):−55℃(20分間) サイクル数:100、200、300、500C(C:
Cycle) 膜剥がれや膜のクラックが生じたものを不良とした。結
果を図11に示す。図11の縦軸は線形目盛りで表した
不良発生率(%)を示し、横軸は試料の種類を示す。試
料の種類は、左側から上記説明した試料S6、比較試料
CS8、CS9の順となっている。棒グラフの区分領域
は特定のサイクル数での不良率を示し、横線で表した区
分領域は100Cでの不良率を示し、縦線で表した区分
領域は200Cでの不良率を示し、斜線で表した区分領
域は300Cでの不良率を示し、白抜きの区分領域は5
00Cでの不良率を示す。
【0056】図11に示すように、下部保護層及び上部
保護層ともにこの発明のシリコン酸化膜を用いた試料S
6では、300C以上で不良が発生するが、300C及
び500Cでの不良発生率を合わせても2乃至3%程度
である。下部保護層及び上部保護層のうち下部保護層の
みがこの発明のシリコン酸化膜42dである比較試料C
S8の場合、100Cから500Cまでほぼ均等に不良
が発生しており、不良発生率は合わせて約25%程度で
あった。下部保護層及び上部保護層ともにこの発明のシ
リコン酸化膜42d、42eを用いない比較試料CS9
の場合、100Cから500Cまで不良が発生し、特に
300C及び500Cでの不良発生率が高くなってお
り、不良発生率は合わせて約53%であった。
【0057】(x)銅(Cu)に対するバリア性調査 (a)TDDB(Time Dependent Dielectric Break Do
wn)試験 TDDB試験は、試料に電圧を印加して絶縁破壊に至る
までの時間を計測する試験である。調査用試料は、Si
基板上に、この発明に係るPE-CVD TMS SiO2膜とCu膜
とを順に積層することにより作成した。比較のため、PE
-CVD TMS SiO2膜の代わりにPE-CVD TEOS SiO2膜を用い
た試料、及びCu膜とPE-CVD TEOS SiO2膜との間にTi
N膜を介在させた試料についても同様な調査を行なっ
た。
【0058】調査結果によれば、電界強度8MV/cm
において、10×105秒のブレークダウンライフタイ
ムが得られた。一方、PE-CVD TEOS SiO2膜を用いた試料
では、10×105秒台のブレークダウンライフタイム
が得られるのは、電界強度5MV/cmであった。この
ことは、PE-CVD TMS SiO2膜を用いた試料の方がPE-CVD
TEOS SiO2膜を用いた試料に比べてブレークダウンライ
フタイムは6桁程度長いことを表している。
【0059】Cu膜とPE-CVD TEOS SiO2膜との間にTi
N膜を介在させた試料では、10×105秒台のブレー
クダウンライフタイムが得られるのは、電界強度7.5
MV/cmであった。以上より、PE-CVD TMS SiO2膜を
用いた試料はPE-CVD TEOS SiO2膜を用いた試料に比べて
6桁程度長いブレークダウンライフタイムを有し、Ti
N膜と同等以上のCuに対するバリア性を有するといえ
る。
【0060】(b)耐熱性調査 調査用試料は、図12に示すように、不図示のSi基板
上に、この発明に係る膜厚125nmのPE-CVD TMS SiO
2膜とCu膜とを隣接して積層することにより作成し
た。調査は、成膜直後の状態(図12中、点線で示
す。)を基準にして温度470℃で所定時間(1時間
(二点鎖線)、7時間(実線)、15時間(一点鎖線)
の3種類)処理した後のPE-CVD TMS SiO2膜中のCuの
分布状態を測定することにより行なった。
【0061】図12は調査結果を示すグラフである。図
12において、左側の縦軸は対数目盛りで表したCu濃
度及びSi濃度(cm-3)を示す。横軸は線形目盛りで
表したPE-CVD TMS SiO2膜の片面からCu膜の側に向か
って測った深さ(nm)を示す。図12に示すように、
成膜直後の分布とほとんど変化がなかった。即ち、PE-C
VD TMS SiO2膜はCuに対して十分なバリア性を有する
ことが分かった。
【0062】なお、上記では、成膜ガス中のシリコン含
有ガスとして、Si−H結合を有するアルコキシ化合物
(TMS)を用いているが、Si−H結合を有するシロ
キサンを用いることができる。また、酸素含有ガスとし
てN2Oを用いているが、他に酸素(O2)、二酸化窒素
(NO2)、一酸化炭素(CO)、二酸化炭素(C
2)、又は水(H2O)のうちの何れか一を用いること
ができる。
【0063】また、上記の成膜ガスに水素(H2)、又
は窒素(N2)の少なくとも何れか一を添加することに
より、緻密性を更に高めることができる。 (第3の実施の形態)次に、図13(a),(b)を参
照して、本発明の第3の実施の形態に係る半導体装置及
びその製造方法を説明する。
【0064】図13(b)は、第3の実施の形態に係る
半導体装置を示す断面図である。図13(b)に示すよ
うに、下地基板21上に下地絶縁膜22と配線23が形
成された被成膜基板20a上に、配線23を被覆してこ
の発明に係るシリコン酸化膜(シリコン含有絶縁膜)2
4が形成されている。この発明に係るシリコン酸化膜2
4では、赤外線の吸収強度のピークが波数2270乃至
2350cm-1の範囲にあり、膜密度が2.25乃至
2.40g/cm3の範囲に有り、かつ比誘電率が3.
3乃至4.3の範囲にある。
【0065】なお、下地基板21としてシリコン基板や
シリコン基板に配線や絶縁膜が形成されたものを用いる
ことができ、配線23の材料としてアルミニウムや銅な
どの導電材料を用いることができる。このように、この
発明に係るシリコン酸化膜24をアルミニウムや銅など
の導電材料からなる配線23を被覆する絶縁膜として用
いることができる。
【0066】以上、第3の実施の形態の半導体装置によ
れば、この発明に係るシリコン含有絶縁膜24は配線2
3と接するように配線23を被覆して形成されている。
上記のシリコン含有絶縁膜24は緻密で、耐水性に優
れ、膜中の水分含有量が少ないというシリコン窒化膜と
同等な性質を有し、かつシリコン窒化膜に比較して比誘
電率が小さい。従って、配線23等を被覆する保護層2
4としてこの発明が適用されるシリコン含有絶縁膜を用
いることにより、配線23間の寄生容量を低減しつつ、
外来の水分の浸入を防いで配線23の腐食を防止するこ
とができる。
【0067】図13(a),(b)は、本発明の第3の
実施の形態に係る半導体装置の製造方法を示す断面図で
ある。この発明が適用されるPE-CVD TMS SiO2膜の成膜
ガスとしてTMS+N2Oを用いている。まず、図13
(a)に示すように、シリコン基板(下地基板)21上
に、成膜ガスとしてTMS+N2Oを用いたプラズマC
VD法によりPE-CVD TMS SiO2膜からなる下地絶縁膜2
2を形成する。
【0068】PE-CVD TMS SiO2膜を形成するには、ま
ず、シリコン基板21を成膜装置101のチャンバ1内
に導入し、下部電極3に保持する。続いて、シリコン基
板21を加熱し、温度350℃に保持する。TMSを流
量100sccmで、N2Oガスを流量3000sccmで、図
1に示すプラズマ成膜装置101のチャンバ1内に導入
し、圧力を0.7Torrに保持する。次いで、下部電極3
に周波数380KHzの電力0.3W/cm2を印加
し、上部電極2にも周波数13.56MHzの電力0.
3W/cm2を印加する。
【0069】これにより、TMSとN2Oがプラズマ化
する。この状態を所定時間保持して、膜厚約200nm
のPE-CVD TMS SiO2膜22を形成する。調査によれば、
成膜されたPE-CVD TMS SiO2膜22は、周波数1MHz
で測定した比誘電率が凡そ3.9であり、電界強度5M
V/cmのときリーク電流が10-8A/cm2であっ
た。
【0070】次いで、下地絶縁膜22上に配線(下部配
線)23を形成した後、図13(b)に示すように、上
記PE-CVD TMS SiO2膜22を形成したときと同じプラズ
マCVD法により、膜厚約500nmのPE-CVD TMS SiO
2膜24を形成する。以上のように、この発明の第3の
実施の形態の製造方法によれば、配線23を形成する前
にシリコン基板22上にPE-CVD TMS SiO2膜からなる下
地絶縁膜22を形成している。PE-CVD TMS SiO2膜は緻
密で、耐水性が良く、膜中の水分含有量が少ない。従っ
て、下地絶縁膜22中の水分や外来の水分がシリコン基
板21に到達するのを防止することができる。
【0071】また、配線23とシリコン基板21の間の
リーク電流を抑制することができるので、シリコン基板
21にトランジスタや記憶素子のキャパシタンス等が形
成されているような場合、それらがPE-CVD TMS SiO2
により被覆されることになり、そのため、蓄積電荷の流
出を防止することができ、素子の信頼性を向上させるこ
とができる。
【0072】また、配線23を被覆してPE-CVD TMS SiO
2膜24を形成しているので、膜24中の水分や外来の
水分に起因する配線23の腐食を防止することができ
る。さらに、PE-CVD TMS SiO2膜24はシリコン窒化膜
に比較して比誘電率が低く、リーク電流が小さいので、
複数の配線を隣接して配置したり、多層配線を形成する
ような場合、配線間のリーク電流を抑制し、配線間の寄
生容量を小さくすることができる。 (第4の実施の形態)次に、図14(a)乃至図14
(c)を参照して、本発明の第4の実施の形態に係る半
導体装置及びその製造方法を説明する。
【0073】図14(c)は、第4の実施の形態に係る
半導体装置を示す断面図である。図14(c)に示すよ
うに、配線23を被覆して多孔質絶縁膜やSiOF膜等
の低誘電率の絶縁膜25が形成され、さらに絶縁膜25
上にこの発明のシリコン酸化膜(シリコン含有絶縁膜)
からなる保護層26が形成されている。この発明のシリ
コン酸化膜26は、赤外線の吸収強度のピークが波数2
270乃至2350cm-1の範囲にあり、膜密度が2.
25乃至2.40g/cm3の範囲に有り、かつ比誘電
率が3.3乃至4.3の範囲にある。
【0074】上記の特性を有するシリコン酸化膜26は
比誘電率が小さく、かつ緻密で、耐水性に優れ、膜中の
水分含有量が少ないというシリコン窒化膜と同等な性質
を有する。従って、配線23等を被覆する保護層26と
してこの発明が適用されるシリコン含有絶縁膜を用いる
ことにより、配線23間の寄生容量を低減しつつ、外来
の水分の浸入を防いで配線23の腐食を防止することが
できる。
【0075】特に、配線23を被覆する絶縁膜25とし
て吸湿性の高い多孔質絶縁膜を用いた場合、多孔質絶縁
膜中への水分の到来を防止し、吸湿による誘電率の増加
を防止することができる。図14(a)乃至図14
(c)は、本発明の第4の実施の形態に係る半導体装置
及びその製造方法を示す断面図である。成膜ガスとして
TMS+N2Oを用いている。
【0076】まず、第3の実施の形態と同様にして、図
14(a)に示すように、シリコン基板21上に、成膜
ガスとしてTMS+N2Oを用いたプラズマCVD法に
よりPE-CVD TMS SiO2膜からなる下地絶縁膜22を形成
する。成膜されたPE-CVD TMS SiO2膜22は、周波数1
MHzで測定した比誘電率が凡そ3.9であり、電界強
度5MV/cmのときリーク電流が10-8A/cm2
あった。
【0077】次いで、下地絶縁膜22上に配線(下部配
線)23を形成した後、図14(b)に示すように、良
く知られた方法により、低誘電率を有する膜厚約500
nmの多孔質絶縁膜25を形成する。以上が被成膜基板
20bを構成する。次いで、図14(c)に示すよう
に、上記PE-CVD TMS SiO2膜22を形成したときと同じ
プラズマCVD法により、膜厚約200nmのPE-CVD T
MS SiO2膜からなる保護膜26を形成する。
【0078】以上のように、この第4の実施の形態によ
れば、配線23を被覆する多孔質絶縁膜25上にPE-CVD
TMS SiO2膜からなる保護膜26を形成している。PE-CV
D TMS SiO2膜は緻密で、耐水性が良く、膜中の水分含有
量が少ない。従って、外来の水分が配線23に到達する
のを防止することができる。また、多孔質絶縁膜25を
含む層間絶縁膜全体のリーク電流を抑制することができ
る。 (第5の実施の形態)次に、図15(a)乃至(d)、
及び図16(a)、(b)を参照して、本発明の第5の
実施の形態に係る半導体装置及びその製造方法を説明す
る。
【0079】図16(b)は、本発明の第5の実施の形
態に係る半導体装置を示す断面図である。その半導体装
置においては、図16(b)に示すように、下地基板3
1上に下地絶縁膜32が形成され、その上に下部配線3
3が形成されている。更に、下部配線33と接するよう
に下部配線33を被覆して層間絶縁膜が形成されてい
る。下地基板31は図13(b)の下地基板21と同じ
ものを用いることができる。層間絶縁膜は、下層から順
にこの発明に係るシリコン含有絶縁膜からなる下部保護
層34と、主たる絶縁膜35と、この発明に係るシリコ
ン含有絶縁膜からなる上部保護層36とが積層されてな
る。この発明に係るシリコン含有絶縁膜では、赤外線の
吸収強度のピークが波数2270乃至2350cm-1
範囲にあり、膜密度が2.25乃至2.40g/cm3
の範囲に有り、かつ比誘電率が3.3乃至4.3の範囲
にある。なお、主たる絶縁膜35として低誘電率を有す
る絶縁膜である多孔質絶縁膜やSiOF膜を用いること
ができる。また、下部配線33上方の層間絶縁膜にビア
ホール37が形成されている。このビアホール37を通
して、下部配線33と上部配線38とが接続されてい
る。
【0080】以上のように、この第5の実施の形態によ
れば、下部配線33を被覆してPE-CVD TMS SiO2膜から
なる下部保護層34を形成しているので、下部保護層3
4中の水分や外来の水分に起因する下部配線33の腐食
を防止することができる。さらに、主たる絶縁膜35を
挟んでPE-CVD TMS SiO2膜からなる上下部保護層34、
36が形成されている。
【0081】主たる絶縁膜35がSiOF膜である場
合、上下部保護層34、36の外側周辺部へのフッ素
(F)元素の拡散を防止することができる。或いは、主
たる絶縁膜35が多孔質絶縁膜である場合、吸湿性が高
く、吸湿により誘電率が変動し易いが、その主たる絶縁
膜35を上下部保護層34、36で挟むことにより、外
来の水分が主たる絶縁膜35まで浸透するのを抑制し、
層間絶縁膜の誘電率を低く安定化させることができる。
また、多孔質絶縁膜35を含む層間絶縁膜全体のリーク
電流を抑制することができる。
【0082】さらに、PE-CVD TMS SiO2膜34、36は
シリコン窒化膜に比較して比誘電率が低く、リーク電流
が小さいので、複数の配線を隣接して配置したり、多層
配線を形成するような場合、配線間のリーク電流を抑制
し、配線間の寄生容量を小さくすることができる。な
お、下地基板31上の下地絶縁膜32をこの発明に係る
PE-CVD TMS SiO2膜で形成することにより、下地絶縁膜
32中の水分や外来の水分が基板31に到達するのを防
止することができる。また、下地基板31としてシリコ
ン基板を用いた場合、下部配線33と基板31の間のリ
ーク電流を抑制することができる。従って、シリコン基
板にトランジスタや記憶素子のキャパシタンス等が形成
されているような場合、それらがPE-CVD TMS SiO2膜に
より被覆されることになる。これにより、蓄積電荷の流
出を防止することができ、素子の信頼性を向上させるこ
とができる。
【0083】図15(a)乃至(d)、及び図16
(a)、(b)は、本発明の第5の実施の形態に係る半
導体装置の製造方法を示す断面図である。この場合も第
3の実施の形態と同様に成膜ガスとしてTMS+N2
を用いる。図15(a)は、配線を形成した後の状態を
示す断面図である。図中、符号31はシリコン基板(下
地基板)、32は下地絶縁膜、33は配線(下部配線)
である。なお、配線33が銅配線の場合には、図示して
いないが、下地絶縁膜32と配線(下部配線)33の間
には下層から下地絶縁膜22に対する銅のバリアとして
のTaN膜と、スパッタにより形成されたCu膜とが形
成されている。これらが被成膜基板20cを構成する。
【0084】このような状態で、図15(b)に示すよ
うに、TMS+N2Oを用いたプラズマCVD法により
配線33上に膜厚約50nmのPE-CVD TMS SiO2膜から
なるバリア絶縁膜(下部保護層)34を形成する。バリ
ア絶縁膜34は、第3の実施の形態の下地絶縁膜22と
同じ製造方法により成膜する。ここでは、同じ成膜条件
であるので、その説明を省略する。調査によれば、成膜
されたバリア絶縁膜34は、周波数1MHzで測定した
比誘電率が凡そ3.9であり、電界強度5MV/cmの
ときリーク電流が10-8A/cm2であった。
【0085】次に、図15(c)に示すように、よく知
られたプラズマCVD法により、低誘電率を有する膜厚
約500nmの多孔質絶縁膜35を形成する。多孔質絶
縁膜の形成方法として、例えば、減圧熱CVD法による
成膜とプラズマCVD法による成膜を繰り返して多層の
絶縁膜を形成する方法、有機膜とSiO2膜とを交互に
積層した後、酸素プラズマによりアッシングして有機物
を除去する方法等がある。
【0086】続いて、図15(d)に示すように、アッ
シングやエッチングにおける多孔質絶縁膜35の保護膜
(上部保護層)36である、薄くて緻密性の高いNSG
膜(不純物を含まないシリコン酸化膜)を形成する。保
護膜36がない場合、フォトレジスト膜をアッシングす
る際、或いは多孔質シリコン含有絶縁膜35の下のバリ
ア絶縁膜34をエッチングする際に処理ガスにより多孔
質絶縁膜35が変質し、低誘電率特性が劣化する恐れが
ある。なお、場合により、保護膜36を省略してもよ
い。
【0087】次いで、図16(a)に示すように、不図
示のフォトレジスト膜を形成した後、パターニングし、
ビアホールを形成すべき領域にフォトレジスト膜の開口
部を形成する。続いて、CF4+CHF3を含む混合ガス
をプラズマ化したものを用いた反応性イオンエッチング
(RIE)によりフォトレジスト膜の開口部を通してま
ず保護膜36をエッチングし、除去する。続いて、保護
膜36のエッチングに用いたガスと組成比を変えたCF
4+CHF3を含む混合ガスにより多孔質絶縁膜35をエ
ッチングし、除去する。これにより、開口部が形成され
てバリア絶縁膜34が表出する。その後、フォトレジス
ト膜をアッシングする。このとき、上記多孔質絶縁膜3
5のエッチングガス及びフォトレジスト膜のアッシング
ガスに対してバリア絶縁膜34はエッチング耐性を有す
る。従って、配線33がエッチングガス等による悪影響
を受けない。CF4+CHF3を含む混合ガスは、CF4
+CHF3のほかにAr+O2等を加えて濃度調整を行っ
てもよい。
【0088】次に、上記保護膜36のエッチングに用い
たガスと同じ組成比を有するCF4+CHF3を含む混合
ガスをプラズマ化したものを用いた反応性イオンエッチ
ング(RIE)により、保護膜36の開口部及び多孔質
絶縁膜35の開口部を通してバリア絶縁膜34をエッチ
ングし、除去する。これにより、ビアホール37が形成
されてその底部に下部配線33が表出する。このとき、
上記バリア絶縁膜34のエッチングガスに対して下部配
線33はエッチング耐性を有する。従って、下部配線3
3がエッチングガスによる悪影響を受けない。なお、下
部配線33の表面は酸化されるが、レジスト膜のアッシ
ング工程を経てバリア膜のエッチング工程の後に還元性
ガス、例えばNH3や、アルゴン、窒素等の不活性ガス
で希釈した水素のプラズマに曝して除去する。
【0089】次いで、図16(b)に示すように、ビア
ホール37内に導電膜を埋め込む。次いで、導電膜を通
して下部配線33と接続するように銅又はアルミニウム
からなる上部配線38を形成する。上部配線38が銅配
線の場合には、ビアホール37内に導電膜、例えば窒化
タンタル(TaN)等のバリア金属膜とスパッタ法によ
り形成した銅膜とからなる下地導電膜を敷き、この上に
導電膜を埋め込むことになる。
【0090】以上により、保護膜36、多孔質絶縁膜3
5及びバリア絶縁膜34のビアホール37を通して下部
配線33と接続する上部配線38の形成が完了する。以
上のように、第5の実施の形態によれば、この発明が適
用されるPE-CVD TMSSiO2膜からなるバリア絶縁膜34に
より下部配線33が被覆されている。ところで、この発
明が適用されるPE-CVD TMS SiO2膜は、第2の実施の形
態の調査結果に示すように、緻密で、耐水性に優れ、膜
中の水分含有量が少ないというシリコン窒化膜と同等な
性質を有する。従って、外来の水分の浸入を防止して下
部配線33が腐食するのを防止することができる。
【0091】さらに、下地絶縁膜32もこの発明が適用
されるPE-CVD TMS SiO2膜とすることによって下部配線
33はPE-CVD TMS SiO2膜によって周辺がすべて保護さ
れるので、下部配線33のすべての周辺部からの水分の
浸透を防止して下部配線33が腐食するのをより一層防
止することができる。また、低誘電率を有する多孔質絶
縁膜35がPE-CVD TMS SiO2膜からなるバリア絶縁膜3
4と同じくPE-CVD TMS SiO2膜からなる保護膜36とに
よって上下面を保護されている。従って、多孔質絶縁膜
35中に外来の水分が侵入するのを防止することがで
き、このため、多孔質絶縁膜35の、水分の含有に起因
する比誘電率の変動を抑制することができる。
【0092】さらに、当初から多孔質絶縁膜35中に水
分が含まれていた場合、その水分が周辺部に流出するの
を防止することができ、このため、下部配線33等が腐
食するのを防止することができる。さらに、PE-CVD TMS
SiO2膜は、緻密性という点でシリコン窒化膜と同等な
性質を有するが、シリコン窒化膜と大きく異なり、比誘
電率が小さいという性質を有する。従って、層間絶縁膜
として用いても、より小さい比誘電率を維持することが
できる。特に、多孔質絶縁膜35の上下面を保護するバ
リア絶縁膜及び保護膜として用いることにより、これら
をすべて含む層間絶縁膜全体としてより小さい比誘電率
を維持することができる。
【0093】なお、上記第5の実施の形態では、下地絶
縁膜32としてはシリコン基板31を酸素を含む雰囲気
中で加熱して酸化し、形成した熱酸化膜や有機シリコン
含有ガスを用いてCVD法により形成したNSG膜、B
PSG膜(Boro-Phospho-Silicate Glass膜)等を用い
ることができるが、この発明が適用されるプラズマCV
D法により成膜したPE-CVD TMS SiO2膜を用いてもよ
い。
【0094】(第6の実施の形態)次に、図17(a)
乃至(c)を参照して、本発明の第6の実施の形態に係
る半導体装置及びその製造方法について説明する。図1
7(c)は、本発明の第6の実施の形態に係る半導体装
置を示す断面図である。
【0095】この半導体装置において、第5の実施の形
態と異なるところは、ビアホール37内の側壁がこの発
明が適用されるPE-CVD TMS SiO2膜39aによって覆わ
れており、ビアホール37内に多孔質絶縁膜35が露出
していない点である。このように、図16(b)の半導
体装置にPE-CVD TMS SiO2膜からなる側壁保護層39a
を付加することにより、多孔質絶縁膜35がこの発明に
係るPE-CVD TMS SiO2膜により外部からほぼ完全に遮断
されることになる。このため、水分の流入・流出に関
し、第5の実施の形態で説明した効果を一層高めること
ができる。
【0096】上記構造を実現するために、図16(a)
に示す工程の後に、図17(a)に示すように、ビアホ
ール37を被覆するように、保護膜36上にこの発明が
適用されるPE-CVD TMS SiO2膜39を形成する。続い
て、図17(b)に示すように、PE-CVD TMS SiO2膜3
9を異方性エッチングすることによりビアホール37内
の側壁にPE-CVD TMS SiO2膜39aを残すようにする。
その後、図17(c)に示すように、導電膜を通して下
部配線33と接続するように銅又はアルミニウムからな
る上部配線38を形成する。
【0097】以上、実施の形態によりこの発明を詳細に
説明したが、この発明の範囲は上記実施の形態に具体的
に示した例に限られるものではなく、この発明の要旨を
逸脱しない範囲の上記実施の形態の変更はこの発明の範
囲に含まれる。例えば、上記ではPE-CVD TMS SiO2膜の
みからなる下地絶縁膜22又は32をシリコン基板21
又は31上に直接形成しているが、図18(a)に示す
ように、下層から順にBPSG膜や熱酸化膜61とPE-C
VD TMS SiO2膜62とを積層した2層或いはそれ以上の
多層構造で下地絶縁膜22又は32としてもよい。この
場合、最上層にPE-CVD TMS SiO2膜を配置することが重
要である。
【0098】また、図18(b)に示すように、下部配
線33と上部配線65の間に単層の層間絶縁膜63が形
成されてもよい。この場合、層間絶縁膜63をこの発明
に係るシリコン含有絶縁膜で形成する。さらに、下部配
線33と上部配線65は層間絶縁膜63を貫通する開口
部64を通して接続されてもよい。更にまた、低周波電
力供給源8の周波数は、上記の380kHzに限られ
ず、100kHz乃至1MHzの周波数でも上記と同様
の効果が得られる。そして、高周波電力供給源7の周波
数も、上記の13.56MHzに限られず、1MHzの
周波数でも上記と同様の効果が得られる。
【0099】
【発明の効果】以上のように、本発明によれば、Si−
H結合を有するアルコキシ化合物、又はSi−H結合を
有するシロキサンのうちの何れか一と、O2、N2O、N
2、CO、CO2、又はH2Oのうちの何れか一の酸素
含有ガスとからなる成膜ガスをプラズマ化し、反応させ
て、シリコン含有絶縁膜を形成している。
【0100】また、赤外線の吸収強度のピークが波数2
270乃至2350cm-1の範囲にあり、膜密度が2.
25乃至2.40g/cm3の範囲に有り、かつ比誘電
率が3.3乃至4.3の範囲にあるシリコン含有絶縁膜
が基板上に形成されている。実験によれば、上記成膜ガ
スにより形成したシリコン含有絶縁膜や、赤外線の吸収
強度のピーク及び膜密度が上記範囲にあるシリコン含有
絶縁膜は、緻密で、比誘電率が小さく、かつ膜中の水分
量が少ない。
【0101】従って、上記シリコン含有絶縁膜を、特
に、配線を被覆する絶縁膜として、或いは上部配線と下
部配線の間に介在させる層間絶縁膜を構成する、低誘電
率絶縁膜を挟むバリア絶縁膜として用いることにより、
配線の腐食やリーク電流の増大を防止しつつ、層間絶縁
膜全体として誘電率を低くすることができる。
【図面の簡単な説明】
【図1】本発明の第1の実施の形態である成膜方法に用
いられるプラズマCVD成膜装置の構成を示す側面図で
ある。
【図2】本発明の実施の形態である成膜方法により作成
されたシリコン含有絶縁膜の特性調査に用いた試料及び
比較試料の構成を示す断面図(その1)である。
【図3】本発明の実施の形態である成膜方法により作成
されたシリコン含有絶縁膜の特性調査に用いた試料及び
比較試料の構成を示す断面図(その2)である。
【図4】本発明の第2の実施の形態である成膜方法によ
り作成されたシリコン含有絶縁膜の膜密度について、図
2(a)に示す試料を用いて調査した結果を示す表であ
る。
【図5】本発明の第2の実施の形態である成膜方法によ
り作成されたシリコン含有絶縁膜中の水分含有量及び耐
水性について、図2(a)に示す試料を用いて調査した
結果を示すグラフである。
【図6】本発明の第2の実施の形態である成膜方法によ
り作成されたシリコン含有絶縁膜の赤外線吸収強度を、
図2(a)に示す試料を用いて調査した結果を示すグラ
フである。
【図7】図2(a)に示す比較試料を用いてシリコン含
有絶縁膜の赤外線吸収強度を調査した結果を示すグラフ
である。
【図8】本発明の第2の実施の形態である成膜方法によ
り作成されたシリコン含有絶縁膜の耐水性について、図
2(a)に示す試料を用いて調査した結果を示すグラフ
である。
【図9】本発明の第2の実施の形態である成膜方法によ
り作成されたシリコン含有絶縁膜の耐水性について、図
2(b)に示す試料を用いて調査した結果を示すグラフ
である。
【図10】本発明の第2の実施の形態である成膜方法に
より作成されたシリコン含有絶縁膜の塗布絶縁膜に対す
る密着性について、図2(C)に示す試料を用いて調査
した結果を示す表である。
【図11】本発明の第2の実施の形態である成膜方法に
より作成されたヒートサイクルによる不良発生率を、図
2(d)の試料を用いて調査した結果を示すグラフであ
る。
【図12】本発明の第2の実施の形態である成膜方法に
より作成されたシリコン含有絶縁膜の銅に対するバリア
性について調査した結果を示すグラフである。
【図13】本発明の第3の実施の形態である半導体装置
の製造方法について示す断面図である。
【図14】本発明の第4の実施の形態である半導体装置
の製造方法について示す断面図である。
【図15】本発明の第5の実施の形態である半導体装置
の製造方法について示す断面図(その1)である。
【図16】本発明の第5の実施の形態である半導体装置
の製造方法について示す断面図(その2)である。
【図17】本発明の第6の実施の形態である半導体装置
の製造方法について示す断面図である。
【図18】本発明の他の実施の形態である半導体装置の
製造方法について示す断面図である。
【符号の説明】
1・・・チャンバ、 2・・・上部電極(第1の電極)、 3・・・下部電極(第2の電極)、 4・・・排気配管、 5・・・開閉バルブ、 6・・・排気装置、 7・・・高周波電力供給電源(RF電源)、 8・・・低周波電力供給電源、 9a・・・配管、 9b〜9f・・・分岐配管、 10a〜10k・・・開閉手段、 11a〜11e・・・流量調整手段、 12・・・ヒータ、 13・・・第1のマッチングボックス、 14・・・第2のマッチングボックス、 20、20a、20b、20c・・・被成膜基板、 21、31・・・下地基板、 22、32・・・下地絶縁膜、 23・・・配線、 24・・・シリコン酸化膜(シリコン含有絶縁膜)、 25、35・・・絶縁膜、 26、34・・・保護層、 33、65・・・下部配線、 36・・・上部保護層、 37・・・ビアホール、 38・・・上部配線、 39・・・PE-CVD TMS SiO2膜、 39a・・・側壁保護層、 41・・・シリコン基板、 42a、42b、42c、42d、42e、52c、6
2・・・PE-CVD TMS SiO 2膜、 43・・・BPSG膜、 44a、44c・・・無機塗布絶縁膜、 44b・・・有機塗布絶縁膜、 45・・・電極、 51a、51b、51d、51c、51d、51e、6
1c・・・PE-CVD TEOSSiO2膜、 52a、52b・・・PE-CVD SiH4 SiO2膜、 53・・・PE-CVD SiN膜、 61・・・熱酸化膜、 63・・・層間絶縁膜、 64・・・開口部、 101・・・プラズマ成膜装置、 101A・・・成膜部、 101B・・・成膜ガス供給部。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 於久 泰三 東京都港区三田3−11−28 キヤノン販売 株式会社内 (72)発明者 青木 淳一 東京都港区三田3−11−28 キヤノン販売 株式会社内 (72)発明者 衣川 貴志 東京都港区三田3−11−28 キヤノン販売 株式会社内 (72)発明者 前田 和夫 東京都港区港南2−13−29 株式会社半導 体プロセス研究所内 Fターム(参考) 4K030 AA06 AA14 AA17 AA18 BA45 BA48 CA04 FA01 JA18 LA02 LA15 5F033 HH08 HH11 HH32 JJ08 JJ11 JJ32 KK11 KK32 MM05 MM13 NN06 NN07 QQ37 RR11 RR12 RR29 SS01 SS03 SS15 TT01 WW00 WW04 XX18 XX24 5F058 BD02 BD04 BD06 BD10 BD19 BF07 BF09 BF22 BF27 BF29 BF30 BF31 BF34

Claims (18)

    【特許請求の範囲】
  1. 【請求項1】 Si−H結合を有するアルコキシ化合
    物、又はSi−H結合を有するシロキサンと、O2、N2
    O、NO2、CO、CO2、又はH2Oのうち何れか一の
    酸素含有ガスとからなる成膜ガスをプラズマ化し、反応
    させて、シリコン含有絶縁膜を形成することを特徴とす
    る成膜方法。
  2. 【請求項2】 前記成膜ガスにN2又はH2のうち何れか
    一を添加することを特徴とする請求項1記載の成膜方
    法。
  3. 【請求項3】 前記Si−H結合を有するアルコキシ化
    合物は、トリメトキシシラン(TMS:SiH(OCH3)3)で
    あることを特徴とする請求項1又は2記載の成膜方法。
  4. 【請求項4】 前記Si−H結合を有するシロキサン
    は、テトラメチルジシロキサン(TMDSO:(CH3)2HS
    i-O-SiH(CH3)2)であることを特徴とする請求項1乃至
    3の何れか一に記載の成膜方法。
  5. 【請求項5】 プラズマ生成手段として平行平板型の電
    極を用い、かつ前記プラズマ化の際に、前記基板を保持
    する電極に周波数100kHz乃至1MHzの高周波電
    力を印加し、かつ前記基板を保持する電極に対向する電
    極に周波数1MHz以上の高周波電力を印加することを
    特徴とする請求項1乃至4の何れか一に記載の成膜方
    法。
  6. 【請求項6】 基板上に配線を形成する工程と、 請求項1乃至5の何れか一に記載の成膜方法を用いて、
    前記配線を被覆するシリコン含有絶縁膜を形成する工程
    とを有することを特徴とする半導体装置の製造方法。
  7. 【請求項7】 前記配線を被覆するシリコン含有絶縁膜
    は保護層であることを特徴とする請求項6記載の半導体
    装置の製造方法。
  8. 【請求項8】 前記配線を被覆する保護層を形成する工
    程の後に、 前記保護層上に該保護層よりも膜厚の厚い絶縁膜を形成
    する工程を有することを特徴とする請求項7記載の半導
    体装置の製造方法。
  9. 【請求項9】 赤外線の吸収強度のピークが波数227
    0乃至2350cm -1の範囲にあり、膜密度が2.25
    乃至2.40g/cm3の範囲に有り、かつ比誘電率が
    3.3乃至4.3の範囲にあるシリコン含有絶縁膜が基
    板上に形成されていることを特徴とする半導体装置。
  10. 【請求項10】 前記基板の表面に配線を有し、前記シ
    リコン含有絶縁膜は前記配線と接するように該配線を被
    覆していることを特徴とする請求項9記載の半導体装
    置。
  11. 【請求項11】 前記基板の表面に配線と、前記配線と
    接するように該配線を被覆する絶縁膜とを有し、前記絶
    縁膜上に前記シリコン含有絶縁膜からなる上部保護層が
    形成されていることを特徴とする請求項9記載の半導体
    装置。
  12. 【請求項12】 前記基板の表面に配線と、該配線と接
    するように前記配線を被覆する下部保護層と、該下部保
    護層と接するように該下部保護層上に積層された主たる
    絶縁膜と、該主たる絶縁膜と接するように該主たる絶縁
    膜上に積層された上部保護層とを有し、前記下部保護層
    と上部保護層とは、ともに前記シリコン含有絶縁膜から
    なることを特徴とする請求項9記載の半導体装置。
  13. 【請求項13】 前記主たる絶縁膜は、SiOF膜、又
    は多孔質絶縁膜のうち何れか一であることを特徴とする
    請求項12記載の半導体装置。
  14. 【請求項14】 前記基板上に上部配線及び下部配線
    と、該上下部配線の間に介在する層間絶縁膜とを有し、
    前記層間絶縁膜は前記シリコン含有絶縁膜からなること
    を特徴とする請求項9記載の半導体装置。
  15. 【請求項15】 前記上下部配線は前記層間絶縁膜の開
    口部を介して接続され、前記開口部の側壁に前記シリコ
    ン含有絶縁膜からなる側壁保護層を有することを特徴と
    する請求項14記載の半導体装置。
  16. 【請求項16】 前記基板上に上部配線及び下部配線
    と、該上下部配線の間に介在する層間絶縁膜とを有し、 前記層間絶縁膜は、前記下部配線と接するように該下部
    配線を被覆する下部保護層と、前記下部保護層と接する
    ように該下部保護層上に積層された主たる絶縁膜と、前
    記主たる絶縁膜と接するように該主たる絶縁膜上に積層
    された上部保護層とから構成されてなり、前記下部保護
    層と上部保護層とは、ともに前記シリコン含有絶縁膜か
    らなることを特徴とする請求項9記載の半導体装置。
  17. 【請求項17】 前記主たる絶縁膜は、SiOF膜又は
    多孔質絶縁膜の何れか一であることを特徴とする請求項
    16記載の半導体装置。
  18. 【請求項18】 前記上下部配線は前記層間絶縁膜の開
    口部を介して接続され、前記開口部の側壁に前記シリコ
    ン含有絶縁膜からなる側壁保護層を有することを特徴と
    する請求項16記載の半導体装置。
JP2001220232A 2000-07-21 2001-07-19 成膜方法、半導体装置及びその製造方法 Pending JP2002164346A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001220232A JP2002164346A (ja) 2000-07-21 2001-07-19 成膜方法、半導体装置及びその製造方法

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2000-221379 2000-07-21
JP2000221379 2000-07-21
JP2000-281263 2000-09-18
JP2000281263 2000-09-18
JP2001220232A JP2002164346A (ja) 2000-07-21 2001-07-19 成膜方法、半導体装置及びその製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2004123293A Division JP2004228599A (ja) 2000-07-21 2004-04-19 半導体装置

Publications (1)

Publication Number Publication Date
JP2002164346A true JP2002164346A (ja) 2002-06-07

Family

ID=27344136

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001220232A Pending JP2002164346A (ja) 2000-07-21 2001-07-19 成膜方法、半導体装置及びその製造方法

Country Status (1)

Country Link
JP (1) JP2002164346A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7998801B2 (en) 2008-04-25 2011-08-16 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of thin film transistor having altered semiconductor layer
KR20120092511A (ko) * 2011-02-11 2012-08-21 노드슨 코포레이션 반도체 디바이스 패키징을 위한 패시베이션 층
WO2022087151A1 (en) * 2020-10-20 2022-04-28 Versum Materials Us, Llc Alkoxydisiloxanes and dense organosilica films made therefrom

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7998801B2 (en) 2008-04-25 2011-08-16 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of thin film transistor having altered semiconductor layer
KR20120092511A (ko) * 2011-02-11 2012-08-21 노드슨 코포레이션 반도체 디바이스 패키징을 위한 패시베이션 층
JP2012169623A (ja) * 2011-02-11 2012-09-06 Nordson Corp 半導体デバイスパッケージング用のパッシベーション層
KR101912578B1 (ko) * 2011-02-11 2018-10-30 노드슨 코포레이션 반도체 디바이스 패키징을 위한 패시베이션 층
WO2022087151A1 (en) * 2020-10-20 2022-04-28 Versum Materials Us, Llc Alkoxydisiloxanes and dense organosilica films made therefrom

Similar Documents

Publication Publication Date Title
JP2002164342A (ja) 半導体装置及びその製造方法
KR100407012B1 (ko) 반도체 장치 및 그 제조 방법
JP3600507B2 (ja) 半導体装置及びその製造方法
US6835669B2 (en) Film forming method, semiconductor device and semiconductor device manufacturing method
US6500752B2 (en) Semiconductor device and semiconductor device manufacturing method
US6646327B2 (en) Semiconductor device and semiconductor device manufacturing method
US6777322B2 (en) Method for fabricating a multi-layered dielectric layer including insulating layer having Si-CH3 bond therein
JP2003059923A (ja) 半導体装置及びその製造方法
JP3532830B2 (ja) 半導体装置及びその製造方法
JP3934343B2 (ja) 半導体装置及びその製造方法
US7170177B2 (en) Semiconductor apparatus
JP3845061B2 (ja) 半導体装置及びその製造方法
JP4684866B2 (ja) 半導体装置の製造方法
JP2002164346A (ja) 成膜方法、半導体装置及びその製造方法
JP2004228599A (ja) 半導体装置
JP2004015034A (ja) 成膜方法、成膜装置及び成膜装置のクリーニング方法
Ming et al. Preparation of porous ultra low k films using different sacrificial porogen precursors for 28 nM technological node
JP2002164429A (ja) 半導体装置及びその製造方法
JP2810649B2 (ja) 半導体装置
EP1128421A2 (en) Method of fabricating an interlayer insulating film comprising Si, O, C and H for semiconductor devices
JP2007048811A (ja) 半導体装置の配線層間絶縁膜及びその製造方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040217

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040419

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050531

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050801

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060801

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20061212