JP2007048811A - 半導体装置の配線層間絶縁膜及びその製造方法 - Google Patents

半導体装置の配線層間絶縁膜及びその製造方法 Download PDF

Info

Publication number
JP2007048811A
JP2007048811A JP2005229332A JP2005229332A JP2007048811A JP 2007048811 A JP2007048811 A JP 2007048811A JP 2005229332 A JP2005229332 A JP 2005229332A JP 2005229332 A JP2005229332 A JP 2005229332A JP 2007048811 A JP2007048811 A JP 2007048811A
Authority
JP
Japan
Prior art keywords
insulating film
film
density
wiring
semiconductor substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005229332A
Other languages
English (en)
Inventor
Manabu Kato
加藤　　学
Katsumi Yoneda
克己 米田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Technology Corp
ASM Japan KK
Original Assignee
Renesas Technology Corp
ASM Japan KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Technology Corp, ASM Japan KK filed Critical Renesas Technology Corp
Priority to JP2005229332A priority Critical patent/JP2007048811A/ja
Publication of JP2007048811A publication Critical patent/JP2007048811A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

【課題】Cu拡散防止性能が保たれるように、Cuバリア絶縁膜の膜密度を必要十分な程度に維持しながら、低誘電率化を実現する方法を与える。
【解決手段】銅埋め込み配線を有する半導体装置の配線層間絶縁膜の中で銅拡散防止膜として機能する絶縁膜を形成する方法は、半導体基板が載置された反応室内に、原料ガスとして、SixHy、Six(CnHm)yHz、及びSix(CnHm)y(OCnHm)wHz（m,n,w,x,y,zは任意の定数）の少なくとも１つを所定の流量で流す工程と、反応室内部に、所定の周波数及び電力の高周波電力を印加し、それによってプラズマ処理反応を生成させ、半導体基板上に絶縁膜を付着させる工程と、から成り、絶縁膜は、誘電率が４.０以下で、且つ密度が１.５g/cm3以上３.０g/cm3以下であることを特徴とする。
【選択図】図１

Description

本発明は、半導体集積回路に使用される配線技術に関し、特に低誘電率絶縁膜及び低誘電率銅拡散防止膜を層間絶縁膜に用いた銅配線形成方法に関する。
近年の半導体集積回路の高集積化に伴い、メタル配線の配線ピッチが縮小する傾向にある。それにより、配線抵抗及び層間絶縁膜の容量が増大し、信号遅延が深刻な問題となっている。
この信号遅延の問題を解決するために、配線材料として銅(Cu)を使用し、層間絶縁膜として低誘電率絶縁(low-k)膜を使用することが不可欠となっている。層間絶縁膜は、low-k膜の他に、下層Cu配線からのlow-k膜へのCu拡散を防止するためのCuバリア絶縁膜、配線ビア及びトレンチ加工を行うためのエッチングストッパ用絶縁膜及びCMPキャップ用絶縁膜を含む多層構造を有する。
具体的には、low-k膜として、スピン塗布法またはCVD法で形成されるMSQ膜、HSQ膜、SiOC膜、有機ポリマー膜等が使用される。Cuバリア絶縁膜、エッチングストッパ用絶縁膜及びCMPキャップ用絶縁膜として、スピン塗布法またはCVD法で形成されるSiO2膜、SiN膜、SiC膜、SiCN膜等が使用される。
このような多層配線形成技術は、例えば以下の文献に記載されている。また、バリア絶縁膜を、シリコン、酸素、窒素及び水素を含むか、或いはシリコン、酸素、窒素、水素及び炭素を含む第１のバリア絶縁膜と、シリコン、酸素及び水素を含むか、或いはシリコン、酸素、水素及び炭素を含む第２のバリア絶縁膜とから構成される２層以上の積層構造を有する低誘電率のバリア絶縁膜を形成する技術がある（たとえば特許文献４等）。また比誘電率が５以下の低い比誘電率を有し、シリコン窒化膜と同等のリーク電流特性を有するバリア絶縁膜を成膜する方法として、テトラエトキシシラン（TEOS）と一酸化二窒素（Ｎ2Ｏ）とを含む成膜ガスをプラズマ化して反応させ、バリア絶縁膜を形成する技術がある（たとえば特許文献５等）。また緻密性を維持しつつ、低い比誘電率のバリア絶縁膜を形成する方法として、周波数１MHz以上の高周波電力の供給電源を第１の電極に接続し、銅膜が露出した基板を第１の電極と対向する第２の電極に保持し、アルキル化合物と、酸素含有ガスとを含む成膜ガスを第１の電極と前記第２の電極との間に供給し、ガス圧力を１Torr以下に調整して、第１及び第２の電極のうち何れか一に高周波電力を供給して成膜ガスをプラズマ化し、反応させて、銅膜上にバリア絶縁膜を形成する技術がある（たとえば特許文献６等）。
特開２００２−１６４４２９ 特開２００３−２５８０９６ 特開２００４−２２１２７５ 特開２００３−５９９２３号公報（段落(０００６)〜(００１２)） 特開２００２−３０５２４２号公報（段落(００１０)〜(００１８)） 特開２００３−２３４３４６号公報（段落(００２２)〜(００３０)）
配線遅延の問題を解決するためには、層間容量をより一層低減させることが必要である。それには、low-k膜だけでなく、Cuバリア絶縁膜やCMPキャップ層の誘電率も低減させなければならない。しかしながら、絶縁膜を低誘電率化処理すると一般に膜密度が低下してしまう。例えばCuバリア絶縁膜を低誘電率化処理すると、膜密度が低下し、拡散防止性能が損なわれるという問題が生じる。
本発明は上記問題に鑑みて為されたものであり、その目的は、Cu拡散防止性能が保たれるようにCuバリア絶縁膜の膜密度を必要十分な程度に維持しながら、低誘電率化を実現する方法を与えることである。
本発明の他の目的は、信頼性が高いCu配線技術を与えることである。
本発明の一つの態様において、銅埋め込み配線を有する半導体装置の配線層間絶縁膜の中で銅拡散防止膜として機能する絶縁膜を形成する方法は、
半導体基板が載置された反応室内に、原料ガスとして、SixHy、Six(CnHm)yHz、及びSix(CnHm)y(OCnHm)wHz（m,n,w,x,y,zは任意の定数）の少なくとも１つを所定の流量で流す工程と、
反応室内に、所定の周波数及び電力の高周波電力を印加し、それによってプラズマ処理反応を生成させ、半導体基板上に絶縁膜を付着させる工程と、
から成り、
絶縁膜は、誘電率が４.０以下で、且つ密度が１.５g/cm3以上３.０g/cm3以下であることを特徴とする。
また、反応ガスとして、O2、N2、H2、N2O、NH3、CO2、H2O及びCαHβ（α,βは任意の数）から成る集合から選択される少なくともひとつのガス及び／またはHe若しくはArガスを含むことができる。
本発明の他の態様において、銅埋め込み配線を有する半導体装置の配線層間絶縁膜の中で銅拡散防止膜として機能する絶縁膜は、半導体基板が載置された反応室内に、原料ガスとして、SixHy、Six(CnHm)yHz、及びSix(CnHm)y(OCnHm)wHz（m,n,w,x,y,zは任意の定数）の少なくとも１つを所定の流量で供給し、反応室内部に、所定の周波数及び電力の高周波電力を印加し、それによってプラズマ処理反応を生成させ、半導体基板上に付着されて形成され、誘電率が４.０以下で、且つ密度が１.５g/cm3以上３.０g/cm3以下であることを特徴とする。
具体的には、絶縁膜は、シリコン原子に、炭素原子、窒素原子、酸素原子、水素原子のいずれかまたはそれらの任意の組合せが結合した構造から成る。
以下、図面を参照しながら、本発明を詳細に説明する。図１は半導体デバイス用多層配線のCu埋め込み配線部分を拡大して示したものである。
Cu埋め込み配線はダマシン法を使用して以下の方法で形成される。
まず、シリコン基板上に下地エッチストッパー絶縁膜(a)、low-k膜(c)及びCMPキャップ絶縁膜(d)を成膜する。好適実施例において、ビア及びトレンチ層間絶縁膜としてSiOC膜をプラズマCVD法により形成する。
次に、レジストを塗付し、リソグラフィーにより配線パターンを転写した後、RIE(Reactive Ion Etching)法によりドライエッチングを行い、絶縁膜に配線溝を形成する。レジスト除去後、バリアメタル及びシードCu(e)を成膜し、めっき法によりCuを配線溝に埋め込む。
その後、上部の余分なCuをCMP(Chemical Mechanical Polishing)法により除去する。続いて、最上部に本発明に係るCu拡散防止膜(a)を成膜して、図１に示すCu埋め込み配線構造が完成する。Cu多層配線は上記方法を繰り返すことにより形成することができる。
好適実施例において、Cu拡散防止膜(a)は、プラズマCVD法により形成される。原料ガスとして、例えば、SixHy、Six(CnHm)yHz、及びSix(CnHm)y(OCnHm)wHz（m,n,w,x,y,zは任意の定数）の少なくとも１つを１０〜５００sccm、好適には、５０〜３００sccmの流量で供給する。反応ガスとして、他に、O2、N2、H2、N2O、NH3、CO2、H2O及びCαHβ（α,βは任意の数）から成る集合から選択される少なくともひとつのガス及び／またはHe若しくはArガスを１０〜５０００sccm、好適には、１００〜２０００sccmの流量で供給する。基板温度２００〜４００℃、反応室圧力２〜６Torrの条件の下で、２７.１２MHz、２００〜２０００Wの高周波電力を印加することにより、膜厚２０〜５０nmのCu拡散防止膜を成膜する。形成されたCu拡散防止膜は、シリコン原子に、炭素原子、窒素原子、酸素原子、水素原子のいずれかまたはそれらの任意の組合せが結合した構造を有する、SiC膜、SiCO膜、SiCN膜等である。
本発明に係る方法で形成されるCu拡散防止膜は、誘電率が３.６〜４.０であり、膜密度が１.５から３.０g/cm3（好適には、１.６〜２.３g/cm3、さらに好適には１.７〜１.８g/cm3）である点に特徴がある。
次に、本発明に係る方法により形成したCu拡散防止絶縁膜の膜密度と耐透水性との関係を評価する実験、及び膜密度と寿命との関係を評価する実験を行ったので説明する。
１．耐透水性評価実験
(1)実験内容
図２に示すように、まず、シリコン基板(g)上に吸湿性を有するTEOS酸化膜をプラズマCVD法により５００nm成膜し、その上部に、本発明に係るCu拡散防止絶縁膜(a)を２５nm成膜してサンプルとした。Cu拡散防止膜の膜密度が１.２g/cm3〜２.３g/cm3の９個のサンプルを使用し、以下の加湿条件下で、水分がどの程度これらのCu拡散防止膜を透過したかを調べた。加湿条件：温度：１３０℃、湿度：８５％、時間：１０時間
(2)評価結果
図３は、TEOS酸化膜の吸湿度合を示すFT-IRスペクトルのOHピーク面積とCu拡散防止膜の膜密度との関係を示したものである。
実験結果より、従来のCu拡散防止膜は密度が１.２g/cm3程度であるため、OHピーク面積が大きく、耐透水性が不十分であることが分かった。それに対し、本発明に係るCu拡散防止膜は密度が１.５〜２.３g/cm3であり、OHピーク面積が小さく、十分な耐透水性を有することが分かった。また、膜密度の増加に伴い、耐透水性性能は徐々に向上していくことも分かった。
２．寿命評価実験
(1)実験内容
膜密度が１.２g/cm3である従来のCu拡散防止絶縁膜と、膜密度が２.３g/cm3である本発明に係る方法で形成したCu拡散防止絶縁膜とを使って、電圧を印加した際にブレイクダウンするまでの時間を評価する実験を行った。
(2)評価結果
図４は、印加電圧を０〜１２０Vまで変化させた場合のTDDB(Time Dependent Dielectric Breakdown)時間の測定結果を示したものである。実験結果より、膜密度が１.２g/cm3である従来のCu拡散防止絶縁膜に比べ、膜密度が２.３g/cm3であるCu拡散防止絶縁膜の方が寿命が延びることが分かった。
３.総合評価
以上の実験結果から、従来法による誘電率３.６〜３.８のCu拡散防止膜は、誘電率低下に伴い、膜密度が１.２g/cm3程度となって、耐透水性性能及びCu拡散防止性能が劣化する。結果としてCu配線としての寿命が短くなり、半導体装置の信頼性を低下させていることがわかった。
これに対して、本発明に係る方法により形成されたCu拡散防止膜は、誘電率３.６〜４.０で膜密度１.５〜３.０g/cm3を有し、低誘電率化と同時に十分な耐透水性能及びCu拡散防止性能を確保することができた。その結果、信号遅延の問題が改善されるとともに、Cu配線としての寿命も延び、半導体装置の信頼性が向上するという顕著な効果が得られた。
図１は、Cu埋め込み配線構造断面図を略示したものである。 図２は、耐透水性評価実験用のサンプル断面図を略示したものである。 図３は、膜密度と吸湿度との関係を示す耐透水性評価実験結果のグラフである。 図４は、膜密度と寿命との関係を示すTDDB評価結果のグラフである。

Claims (5)

  1. 銅埋め込み配線を有する半導体装置の配線層間絶縁膜の中で銅拡散防止膜として機能する絶縁膜を形成する方法であって、
    半導体基板が載置された反応室内に、原料ガスとして、SixHy、Six(CnHm)yHz、及びSix(CnHm)y(OCnHm)wHz（m,n,w,x,y,zは任意の定数）の少なくとも１つを所定の流量で流す工程と、
    前記反応室内部に、所定の周波数及び電力の高周波電力を印加し、それによってプラズマ処理反応を生成させ、前記半導体基板上に前記絶縁膜を付着させる工程と、
    から成り、
    前記絶縁膜は、誘電率が４.０以下で、且つ密度が１.５g/cm3以上３.０g/cm3以下であることを特徴とする方法。
  2. 請求項１に記載の方法であって、前記絶縁膜は、シリコン原子に、炭素原子、窒素原子、酸素原子、水素原子のいずれかまたはそれらの任意の組合せが結合した構造から成る、ところの方法。
  3. 請求項１に記載の方法であって、さらに、反応ガスとして、O2、N2、H2、N2O、NH3、CO2、H2O及びCαHβ（α,βは任意の数）から成る集合から選択される少なくともひとつのガス及び／またはHe若しくはArガスを含む、ところの方法。
  4. 銅埋め込み配線を有する半導体装置の配線層間絶縁膜の中で銅拡散防止膜として機能する絶縁膜であって、半導体基板が載置された反応室内に、原料ガスとして、SixHy、Six(CnHm)yHz、及びSix(CnHm)y(OCnHm)wHz（m,n,w,x,y,zは任意の定数）の少なくとも１つを所定の流量で供給し、前記反応室内部に、所定の周波数及び電力の高周波電力を印加し、それによってプラズマ処理反応を生成させ、前記半導体基板上に付着されて形成され、誘電率が４.０以下で、且つ密度が１.５g/cm3以上３.０g/cm3以下であることを特徴とするところの絶縁膜。
  5. 請求項４に記載の絶縁膜であって、シリコン原子に、炭素原子、窒素原子、酸素原子、水素原子のいずれかまたはそれらの任意の組合せが結合した構造から成ることを特徴とする絶縁膜。
JP2005229332A 2005-08-08 2005-08-08 半導体装置の配線層間絶縁膜及びその製造方法 Pending JP2007048811A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005229332A JP2007048811A (ja) 2005-08-08 2005-08-08 半導体装置の配線層間絶縁膜及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005229332A JP2007048811A (ja) 2005-08-08 2005-08-08 半導体装置の配線層間絶縁膜及びその製造方法

Publications (1)

Publication Number Publication Date
JP2007048811A true JP2007048811A (ja) 2007-02-22

Family

ID=37851417

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005229332A Pending JP2007048811A (ja) 2005-08-08 2005-08-08 半導体装置の配線層間絶縁膜及びその製造方法

Country Status (1)

Country Link
JP (1) JP2007048811A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015517200A (ja) * 2012-03-09 2015-06-18 エア プロダクツ アンド ケミカルズ インコーポレイテッドＡｉｒ Ｐｒｏｄｕｃｔｓ Ａｎｄ Ｃｈｅｍｉｃａｌｓ Ｉｎｃｏｒｐｏｒａｔｅｄ 薄膜トランジスター機器上にケイ素含有膜を製造する方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004221275A (ja) * 2003-01-14 2004-08-05 Nec Electronics Corp 有機絶縁膜及びその製造方法及び有機絶縁膜を用いた半導体装置及びその製造方法。

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004221275A (ja) * 2003-01-14 2004-08-05 Nec Electronics Corp 有機絶縁膜及びその製造方法及び有機絶縁膜を用いた半導体装置及びその製造方法。

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015517200A (ja) * 2012-03-09 2015-06-18 エア プロダクツ アンド ケミカルズ インコーポレイテッドＡｉｒ Ｐｒｏｄｕｃｔｓ Ａｎｄ Ｃｈｅｍｉｃａｌｓ Ｉｎｃｏｒｐｏｒａｔｅｄ 薄膜トランジスター機器上にケイ素含有膜を製造する方法
JP2017103481A (ja) * 2012-03-09 2017-06-08 エア プロダクツ アンド ケミカルズ インコーポレイテッドＡｉｒ Ｐｒｏｄｕｃｔｓ Ａｎｄ Ｃｈｅｍｉｃａｌｓ Ｉｎｃｏｒｐｏｒａｔｅｄ 薄膜トランジスター機器上にケイ素含有膜を製造する方法
KR20170102369A (ko) * 2012-03-09 2017-09-08 버슘머트리얼즈 유에스, 엘엘씨 박막 트랜지스터 소자 상에 실리콘 함유 막을 제조하는 방법
KR101996942B1 (ko) 2012-03-09 2019-07-05 버슘머트리얼즈 유에스, 엘엘씨 박막 트랜지스터 소자 상에 실리콘 함유 막을 제조하는 방법
US11626279B2 (en) 2012-03-09 2023-04-11 Versum Materials Us, Llc Compositions and methods for making silicon containing films

Similar Documents

Publication Publication Date Title
JP5267130B2 (ja) 半導体装置およびその製造方法
CN103515221B (zh) 半导体器件及其制造方法
US6617244B2 (en) Etching method
JP5168142B2 (ja) 半導体装置
TWI291742B (en) Reliability improvement of SiOC etch stop with trimethylsilane gas passivation in Cu damascene interconnects
US6514855B1 (en) Semiconductor device manufacturing method having a porous insulating film
US20090017563A1 (en) Plasma treatment and repair processes for reducing sidewall damage in low-k dielectrics
JP2010118513A (ja) 半導体装置の製造方法及び半導体装置
US20070077751A1 (en) Method of restoring low-k material or porous low-k layer
US20100219533A1 (en) Multilayered wiring structure, and method for manufacturing multilayered wiring
JP2007281114A (ja) 半導体装置の製造方法および半導体装置
JP2005033203A (ja) シリコンカーバイド膜の形成方法
JPWO2008056748A1 (ja) 層間絶縁膜、配線構造および電子装置と、それらの製造方法
JP2009182000A (ja) 半導体装置およびその製造方法
TW531802B (en) Semiconductor device and semiconductor device manufacturing method
JP2004253791A (ja) 絶縁膜およびそれを用いた半導体装置
JP2007027347A (ja) 半導体装置およびその製造方法
KR20020009440A (ko) 성막 방법, 반도체 장치 및 그 제조 방법
JP2011082308A (ja) 半導体装置の製造方法
WO2010113375A1 (ja) 半導体装置及びその製造方法
US7338897B2 (en) Method of fabricating a semiconductor device having metal wiring
JP2007157959A (ja) 半導体装置の製造方法および半導体装置
WO2000054328A1 (fr) Systeme de fabrication de dispositif semi-conducteur
CN100485920C (zh) 具有双层硅碳化合物阻挡层的集成电路
JP2007048811A (ja) 半導体装置の配線層間絶縁膜及びその製造方法

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20080331

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080729

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20100803

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20100803

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110713

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110719

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110902

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20111102