JP2004253791A - 絶縁膜およびそれを用いた半導体装置 - Google Patents

絶縁膜およびそれを用いた半導体装置 Download PDF

Info

Publication number
JP2004253791A
JP2004253791A JP2004018080A JP2004018080A JP2004253791A JP 2004253791 A JP2004253791 A JP 2004253791A JP 2004018080 A JP2004018080 A JP 2004018080A JP 2004018080 A JP2004018080 A JP 2004018080A JP 2004253791 A JP2004253791 A JP 2004253791A
Authority
JP
Japan
Prior art keywords
insulating film
film
interlayer insulating
metal
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004018080A
Other languages
English (en)
Inventor
Sadayuki Onishi
貞之 大西
Koichi Ooto
光市 大音
Tatsuya Usami
達矢 宇佐美
Noboru Morita
昇 森田
Koji Arita
幸司 有田
Ryohei Kitao
良平 北尾
Yoichi Sasaki
洋一 佐々木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Electronics Corp
Original Assignee
NEC Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Electronics Corp filed Critical NEC Electronics Corp
Priority to JP2004018080A priority Critical patent/JP2004253791A/ja
Priority to US10/767,230 priority patent/US7102236B2/en
Publication of JP2004253791A publication Critical patent/JP2004253791A/ja
Priority to US11/477,011 priority patent/US7420279B2/en
Priority to US12/180,652 priority patent/US7582970B2/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/401—Oxides containing silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/02137—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material comprising alkyl silsesquioxane, e.g. MSQ
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02304—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment formation of intermediate layers, e.g. buffer layers, layers to improve adhesion, lattice match or diffusion barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02362—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment formation of intermediate layers, e.g. capping layers or diffusion barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/312—Organic layers, e.g. photoresist
    • H01L21/3121—Layers comprising organo-silicon compounds
    • H01L21/3122—Layers comprising organo-silicon compounds layers comprising polysiloxane compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31633—Deposition of carbon doped silicon oxide, e.g. SiOC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen
    • H01L21/02216—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen the compound being a molecule comprising at least one silicon-oxygen bond and the compound having hydrogen or an organic group attached to the silicon or oxygen, e.g. a siloxane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Chemical Vapour Deposition (AREA)
  • Formation Of Insulating Films (AREA)

Abstract


【課題】 低誘電率膜であるＳｉＯＣＨ膜の層間絶縁膜は、膜中にＣＨ３基が含まれるためにＯ２アッシング耐性が低く、ＳｉＯ２膜との密着性も低い。
【解決手段】ＳｉＯＣＨ膜からなる層間絶縁膜を、膜中にＳｉ−ＣＨ２結合を含ませることにより、さらにＳｉ−ＣＨ３結合に対するＳｉ−ＣＨ２結合の割合を０．０３−０．０５とすることにより、低誘電率性を良好に保ち、かつ従来のＣＨ３基のみを持つＳｉＯＣＨ膜に比べアッシング耐性が改善し、ＳｉＯ２膜との密着性も向上する。
【選択図】 図６

Description

本発明は、低誘電率の絶縁膜に関し、特に半導体装置の層間絶縁膜層に用いられる低誘電率の絶縁膜に関するものである。
近年の半導体装置の高集積化への要求の高まりから、多層配線技術が注目されている。この多層配線構造において素子の高速動作のネックになるのが、配線間容量である。この配線間の容量を低減するには、層間絶縁膜の誘電率（比誘電率）を下げる必要がある。従来、一般に層間絶縁膜としてシリコン酸化膜（ＳｉＯ２）が用いられているが、より誘電率の低い絶縁膜材料の開発が近年盛んに行われてきている。従来のシリコン酸化膜は、SiH4またはSi(OC2H5)4などの材料ガスに酸化剤として酸素O2または酸化窒素N2Oを添加しプラズマＣＶＤ法などにより形成する。その誘電率は4.0程度である。これに対し、材料ガスにメチルシランベースの前駆体（例えば、トリメチルシランまたはテトラメチルシラン）を用いてプラズマＣＶＤ法で形成した炭素含有酸化珪素(SiOCH)膜は、誘電率3以下が報告されている。SiOCH膜は、−Ｏ−Ｓｉ−Ｏ−ネットワークに-末端基となるCH3基を導入することで密度を下げ、誘電率を低減している（例えば、特許文献１及び特許文献２）。
米国特許第６１５９８７１号明細書（第３頁の欄２−第４頁の欄４） 米国特許第６０５４３７９号明細書（第１１頁の欄４−第１６頁の欄）
しかしながら、SiOCH膜は、膜中に含まれるCH3基が、溝やビア加工時のO2アッシングで壊され、膜収縮や吸湿などの膜質劣化を受けやすい。これはCH3基が、−Ｏ−Ｓｉ-Ｏ−ネットワークの末端にあり、アッシング雰囲気のOイオンやラジカルと反応しやすいことに起因する。
現在、次世代デバイスに向け、ＳｉＯＣH膜を多孔質化することによりさらに誘電率を下げていく検討が盛んに行われているが、アッシングダメージの問題は、多孔質化によりさらに顕著になる。また、デュアルダマシン形成工程のうち、最も代表的なビアファースト法においては、接続孔(ビア)側壁は、ビア形成時と溝形成の２回アッシング工程に晒される。ビア側壁がアッシングダメージにより変質して吸湿性が増加すると、ビア歩留まりの劣化が問題となる。
さらに、SiOCH膜は、パターニング時のマスクとしてその上層にＳｉＯ２膜（CAP-SiO2膜）を成膜するが、そのCAP-SiO2膜との密着性が、従来膜(SiO2, SiON, SiN，HSQ)より低いことも問題である。これは、膜中に含まれるCH3基が疎水性のため、SiO2膜との親和性が低いためである。
本発明は、上記のような問題点に鑑みてなされたものであって、層間絶縁膜の誘電率の上昇をもたらすことなく、アッシング耐性を向上させることを課題とする。また、SiO2膜との密着性の問題も改善させることを課題とする。
前記課題を解決するために、本発明の絶縁膜は、炭素含有酸化珪素膜（ＳｉＯＣＨ）であって、膜内にＳｉ−ＣＨ２結合を有することを要旨とする。
また本発明の半導体装置は、半導体基板上の層間絶縁膜層と、前記層間絶縁膜層に設けられた配線溝にバリアメタルを介してＣｕ含有金属が埋め込まれた金属配線を有する半導体装置において、前記層間絶縁膜層は、前記絶縁膜を含むことを要旨とする。
また本発明の半導体装置は、半導体基板上の層間絶縁膜層と、前記層間絶縁膜層に形成され下層金属配線に達する開孔と、前記開孔にバリアメタルを介してＣｕ含有金属が埋め込まれた金属プラグを有する半導体装置において、前記層間絶縁膜層は、前記絶縁膜を含むことを要旨とする。
また本発明の半導体装置は、半導体基板上の層間絶縁膜層と、前記層間絶縁膜層に形成された配線溝及び前記層間絶縁膜層に形成され前記配線溝の下部から下層金属配線に達する開孔を有し、前記配線溝及び前記開孔の内部にバリアメタルを介してＣｕ含有金属が埋め込まれた金属配線及び金属プラグを有する半導体装置において、前記層間絶縁膜層は、前記絶縁膜を含むことを要旨とする。
ここで、前記絶縁膜中のＳｉ−ＣＨ３結合（１２７０ｃｍ−１)に対するＳｉ−ＣＨ２結合（１３６０ｃｍ−１)の割合は、ＦＴＩＲのピーク高さ比で、０．０３−０．０５の間にあることが好ましい。また、前記絶縁膜の比誘電率は、３．１以下であることが好ましい。
また、前記炭素含有酸化珪素膜（ＳｉＯＣＨ）は、プラズマＣＶＤで成膜されたものであることが好ましい。
また、前記炭素含有酸化珪素膜（ＳｉＯＣＨ）は、メチルシルセスキオキサンであってもよい。
また、前記半導体装置における前記絶縁膜の上層には、前記層間絶縁膜層の一部として、ＳｉＯ２膜が形成されていることが好ましい。また、前記半導体装置における前記絶縁膜の下層には、前記層間絶縁膜層の一部として、金属拡散防止絶縁膜が形成されていることが好ましい。
また、前記半導体装置の前記Ｃｕ含有金属は、Ｃｕに加えて、Ｓｉ、Ａｌ、Ａｇ、Ｗ、Ｍｇ、Ｂｅ、Ｚｎ、Ｐｄ、Ｃｄ、Ａｕ、Ｈｇ、Ｐｔ、Ｚｒ、Ｔｉ、Ｓｎ、Ｎｉ、およびＦｅのうち少なくとも一つを含有してもよい。
前記した構成によれば、炭素含有酸化珪素膜(SiOCH)であって、膜内に-Ｓｉ-CH2-結合を有する絶縁膜であるため、とくに低誘電率性が要求される層間絶縁膜の誘電率の上昇をもたらすことなく、アッシング耐性を向上させることができる。また、CAP-SiO2との密着性も改善できる。（図６）。
以下、本発明による本発明の実施の形態例について図面を参照して説明する。
本実施例では、半導体基板上に本発明による絶縁膜、つまり膜内にＳｉ−ＣＨ２結合を有するＳｉＯＣＨ膜を成膜する方法について説明する。図１は本発明によるＳｉＯＣＨ膜の成膜に用いられる平行平板型プラズマＣＶＤ装置の構成を略示したものである。
本装置は、半導体基板１１上に成膜処理を行うための処理室１７と、処理室１７内に載置された半導体基板１１の温度を一定に保つためのヒータを有し下部平板電極となるサセプタ１２と、半導体基板１１を処理室１７に搬入し、処理室１７から搬出する搬送手段（不図示）と、処理室１７内の圧力を一定に保つための排気手段１３と、処理室１７に複数種類の反応ガスを供給するためのガス供給部１４と、高周波発生機１５を備える構成である。処理室１７には上部平板電極１６と下部平板電極となるサセプタ１２が対向して設けられ、上部平板電極１６は上記高周波発生機１５に接続されている。また、サセプタ１２には上記ヒータが内蔵されている。高周波発生機１５は、所定の周波数および高周波電力（ＲＦパワー）の高周波を上部平板電極１６と下部平板電極となるサセプタ１２の間に発生させる。
上記構成のプラズマＣＶＤ装置によってＳｉＯＣＨ膜を形成する場合、サセプタ１２上に載置された半導体基板１１をヒータにより所望の温度にし、反応ガスの種類および流量を調節して処理室内を所望のガス雰囲気で所望の処理圧力にし、所望の高周波のＲＦパワーを印加することで処理室内に反応ガスのプラズマを発生させて、半導体基板１１上にＳｉＯＣＨ膜を形成する。
次に、上記プラズマＣＶＤ装置を用いたＳｉＯＣＨ膜の成膜方法について説明する。ソースガスとしてトリメチルシランと酸素を用い、ＳｉＯＣＨ膜の成膜を行った。標準的な成膜条件は、成膜温度350℃、ソースガス：トリメチルシラン流量１１００sccm、O2 流量450sccm、RFパワー700Ｗ、4.5Torrであるが、これら成膜の条件（RFパワー、ガス流量、温度、圧力）を変化させ、さまざまな膜特性のＳｉＯＣＨ膜を成膜し、その膜特性を調べた。その結果、FTIRスペクトルにおける、膜中のSi-CH3結合(1270cm-1)に対するSi-CH2結合(1360cm-1)の割合と、膜の特性に密接な関係があり、Si-CH2結合を有し、Si-CH2結合/Si-CH3結合比が高くなるにつれ、アッシング耐性や密着性が向上し、誘電率の上昇が見られた。一方、Si-CH2結合/Si-CH3結合比が低くなると、その逆の傾向がみられることを見いだした。
図２は、ＲＦパワーを５６０Ｗ、６３０Ｗ、７００Ｗ、７７０Ｗ、８４０Ｗと変化させて成膜したＳｉＯＣＨ膜のFT-IRスペクトルにおけるSi-CH2、Si-CH3のピークと、それから算出したSi-CH3に対するSi-CH2比を示したものである。図２（ａ）は1360cm-1のSi-CH2結合のピークを示す。ＲＦパワーの増加に伴い、Si-CH2結合が増加している。また図２（ｂ）は1270cm-1のSi-CH3結合のピークを示す。ＲＦパワーの増加に伴い、Si-CH3結合が減少している。図２（ｃ）は、これからSi-CH3に対するSi-CH2比を算出した結果の表であり、ＲＦパワーの増加に伴いSi-CH3に対するSi-CH2比が増加している。
これらによって得た各Si-CH2/ Si-CH3比を有するＳｉＯＣＨ膜のサンプルについて、アッシング耐性、およびその上層に形成するＳｉＯ２膜（CAP-SiO2膜）との密着性を調べた。アッシング耐性に関しては、平行平板型O2アッシング装置を用い、アッシングガス：O2 流量500sccm、ＲＦパワー1000W、処理時間60sec、処理温度100℃でアッシング処理を行った。図３に処理前の各ＳｉＯＣＨ膜の比誘電率（縦軸左側）と、アッシング処理後の比誘電率上昇（縦軸右側）を示す。これより、Si-CH2結合が増加するとアッシング耐性が向上することが分かる。一方で、Si-CH3基の減少により比誘電率は上昇する。比誘電率3以下で、アッシングによる比誘電率上昇が0.1以下となるのは、Si-CH2/Si-CH3比が0.03〜0.05までの範囲である。つまり、この範囲でＳｉＯＣＨ膜の比誘電率をアッシング後でも３．１以下とすることができる。
図４に、4点曲げ法により測定したCAP-SiO2膜との密着性と、Si-CH2/Si-CH3比の関係を示す。Si-CH2/Si-CH3比が高くなると、密着性が向上することが分かる。これは、密着性を低下させる疎水性のCH3基が減少する一方で、増加するSi-CH2 結合の方は、-O-Si-O-ネットワーク中に-Si-CH2-Si-のように隠れるため、SiO2膜との密着性に悪影響を与えず、密着性が向上したものと考えられる。密着性の点から、Si-CH2/Si-CH3結合比は、高いことが望ましいが、誘電率も増加するため、Si-CH2/Si-CH3結合比としては0.03〜0.05の範囲が最適である。
なお、上記では、ＲＦパワーを変化させてSi-CH2/Si-CH3比を変化させた例を示したが、図５に各成膜パラメータとSi-CH2/Si-CH3比との関係をまとめて示す。これより、低O2流量,低圧,高温でSi-CH2/Si-CH3比が増加する。従って、これらの成膜パラメータを最適化することにより、Si-CH2/Si-CH3結合比が0.03〜0.05のSiOCH膜を成膜できる。
以上説明したようにして、本発明による絶縁膜、つまり膜内にSi-CH2結合を有するＳｉＯＣＨ膜を成膜することができる。このとき、Si-CH2/Si-CH3結合比としては0.03〜0.05の範囲が最適であり、ＳｉＯＣＨ膜の比誘電率をアッシング後でも３．１以下にすることができる。
また上記では、ＳｉＯＣＨ膜をプラズマＣＶＤ法によって形成する方法について説明したが、塗布系のメチルシルセスキオキサンによっても、ベース材料を調節することによって、Si-CH2結合を有し、さらSi-CH2/Si-CH3結合比が0.03〜0.05の範囲であり、比誘電率をアッシング後でも３．１以下にすることができるＳｉＯＣＨ膜を得ることができる。
次に、本発明の第２の実施例について説明する。第２の実施例では、本発明のＳｉＯＣＨ膜をシングルダマシン配線構造に適用した場合について説明する。
図６は、本発明の第２実施例の半導体装置を示す断面図である。トランジスタおよびキャパシタなどの半導体素子が形成された半導体基板（不図示）上の下地絶縁膜８１上に、第１の層間絶縁膜層として、下層より、Ｃｕなどの金属の拡散を防止する金属拡散防止絶縁膜として第１のＳｉＣＮＨ膜８２が５０ｎｍ、Si-CH2結合を有し好ましくはSi-CH2/Si-CH3結合比が0.03〜0.05である第１のＳｉＯＣＨ膜８３が２５０ｎｍ、第１のＳｉＯ２膜（第１のＣＡＰ−ＳｉＯ２膜）８４が１００ｎｍ形成されている。第１の層間絶縁膜層に設けられた配線溝には、バリアメタルとして膜厚３０ｎｍの第１のＴａ／ＴａＮ膜８６を介して、Ｃｕ含有金属としてＣｕからなる第１の金属配線つまり第１のＣｕ配線８７が形成されている。第１のＳｉＯ２膜８４及び第１のＣｕ配線８７の上面には、第２の層間絶縁膜層として、下層より同様に、金属拡散防止絶縁膜である５０ｎｍの第２のＳｉＣＮＨ膜８８、Si-CH2結合を有し好ましくはSi-CH2/Si-CH3結合比が0.03〜0.05である２５０ｎｍの第２のＳｉＯＣＨ膜８９、１００ｎｍの第２のＳｉＯ２膜（第２のＣＡＰ−ＳｉＯ２膜）９０が形成されている。第２の層間絶縁膜層にはそれを連通し下層金属配線である第１のＣｕ配線８７に達する開孔（ビア）が形成され、開孔にはバリアメタルとして３０ｎｍの第２のＴａ／ＴａＮ膜９２を介してＣｕ含有金属としてＣｕからなる金属プラグ、つまりＣｕプラグ９３が形成されている。第２のＳｉＯ２膜９０及びＣｕプラグ９３上面には、第３の層間絶縁膜層として、下層より同様に、金属拡散防止絶縁膜である５０ｎｍの第３のＳｉＣＮＨ膜９５、Si-CH2結合を有し好ましくはSi-CH2/Si-CH3結合比が0.03〜0.05である２５０ｎｍの第３のＳｉＯＣＨ膜９６、１００ｎｍの第３のＳｉＯ２膜（第３のＣＡＰ−ＳｉＯ２膜）９７が形成されている。第３の層間絶縁膜層にはそれを連通し下層のＣｕプラグ９３に達する配線溝が形成され、バリアメタルとして３０ｎｍの第３のＴａ／ＴａＮ膜９８を介して、Ｃｕ含有金属としてＣｕからなる第２の金属配線つまり第２のＣｕ配線９９が形成されている。
次に、図６で示した本発明のＳｉＯＣＨ膜を適用したシングルダマシン配線構造の製造方法を工程順に説明する。図７、図８は、第２実施例の半導体装置の製造工程手順の途中を示す途中工程断面図である。トランジスタおよびキャパシタなどの半導体素子が形成された半導体基板（不図示）上の下地絶縁膜８１上にプラズマＣＶＤ法により第１のＳｉＣＮＨ膜８２を５０ｎｍ成膜する。次に上述したプラズマＣＶＤ法によって、Si-CH2結合を有する、好ましくはSi-CH2/Si-CH3結合比が0.03〜0.05である第１のＳｉＯＣＨ膜８３を２５０ｎｍ成膜する。ついで、処理温度２００〜４５０℃、Ｎ２Ｏガス流量１００〜６０００ｓｃｃｍ、ＳｉＨ４ガス流量１０〜１０００ｓｃｃｍ、処理圧力１〜２０Ｔｏｒｒ、ＲＦパワー５０〜５００Ｗの条件でのプラズマＣＶＤ法によって第１のＳｉＯ２膜８４を１００ｎｍ成膜する。第１のＳｉＯ２膜８４は第１のＳｉＯＣＨ膜８３の成膜と同一の真空装置内で連続的に成膜してもよい。以上により、下層よりＳｉＣＮＨ膜８２、第１のＳｉＯＣＨ膜８３、第１のＳｉＯ２膜８４の３層からなる第１の層間絶縁膜層が形成された。次に、フォトリソグラフィー技術とドライエッチング技術を用いて、第１のＳｉＯ２膜８４、第１のＳｉＯＣＨ膜８３、第１のＳｉＣＮＨ膜８２を連通する配線溝８５を形成する（図７（ａ））。
次に、露出した配線溝８５内壁および第１のＳｉＯ２膜８４上面に、Ｔａ／ＴａＮ膜８６を膜厚３０ｎｍで成膜し、その上に、電解メッキ法の陰極側下地層となるＣｕ層を膜厚１００ｎｍでスパッタリング法により成膜する。その後、電解メッキ法によりＣｕを配線溝８５に埋め込み、その後、結晶化のために１００〜４００℃の熱処理を行う。次に、第１のＳｉＯ２絶縁膜８４上のＣｕ層およびＴａ／ＴａＮ膜８６をＣＭＰ法により除去し、配線溝８５内部に第１のＣｕ配線８７を形成する(図７（ｂ）)。
次に、その上層に形成する第２の層間絶縁膜層として、上記と同様の手順により、第２のＳｉＣＮＨ膜８８を５０ｎｍ、プラズマＣＶＤ法によってSi-CH2結合を有する、好ましくはSi-CH2/Si-CH3結合比が0.03〜0.05である第２のＳｉＯＣＨ膜８９を２５０ｎｍ、第２のＳｉＯ２膜（第２のＣＡＰ−ＳｉＯ２膜）９０を１００ｎｍ成膜する。次に、フォトリソグラフィー技術とドライエッチング技術を用いて、第２の層間絶縁膜層を連通し第１のＣｕ配線８７に達する開孔（ビア）９１を形成する（図８（ｃ））。
次に、開孔９１の内壁と第２のＳｉＯ２膜９０の上面に、第２のＴａ／ＴａＮ膜９２を膜厚３０ｎｍで成膜し、その上に、電解メッキ法の陰極側下地層となるＣｕ層を膜厚１００ｎｍでスパッタリング法により成膜する。その後、電解メッキ法によりＣｕを開孔９１に埋め込んでから、結晶化のために１００〜４００℃の熱処理を行う。次に、第２のＳｉＯ２膜９０上のＣｕ層およびＴａ／ＴａＮ膜９２をＣＭＰ法により除去し、開孔９１の内部に金属プラグとしてＣｕプラグ９３を形成する（図８（ｄ））。
次に、図６に示すように、その上層に形成する第３の層間絶縁膜層として、上記と同様の手順により、第３のＳｉＣＮＨ膜８８を５０ｎｍ、プラズマＣＶＤ法によって、Si-CH2結合を有する、好ましくはSi-CH2/Si-CH3結合比が0.03〜0.05である第３のＳｉＯＣＨ膜８９を２５０ｎｍ、第３のＳｉＯ２膜（第３のＣＡＰ−ＳｉＯ２膜）９０を１００ｎｍ成膜する。次に、フォトリソグラフィー技術とドライエッチング技術を用いて、第３の層間絶縁膜層を連通し一部で下層のＣｕプラグ９３に達する配線溝を形成する。次に、同様に第３のＴａ／ＴａＮ膜９８、Ｃｕを形成、ＣＭＰを施し、配線溝内に第２のＣｕ配線９９を形成する。以上によって、シングルダマシン構造のＣｕによる２層配線を形成した。
図９は、上述したＣｕ配線を形成した際のＣｕのＣＭＰ後の欠陥数と、層間絶縁膜に用いたＳｉＯＣＨ膜の膜組成（Si-CH2/Si-CH3比）の関係である。これより、Si-CH2結合の割合が増えるにつれて、ＣＭＰ欠陥数がいったん減少し、再び増加していることがわかる。ＣＭＰ欠陥数が、いったん減少するのは、図４で示したように、Si-CH2結合の割合が増えると、CAP-SiO2膜とＳｉＯＣＨ膜との密着性が向上し、ＣＭＰ時のCAP-SiO2膜剥がれが減少するためと考えられる。また、再び欠陥数が増加するのは、Si-CH2結合の割合が過剰になると、―Ｏ−Ｓｉ−Ｏ―結合に−CH2−結合が挿入されることで膜強度が低下するため、と考えられる。従って、欠陥数を低いレベルに抑えるには、ＳｉＯＣＨ膜のSi-CH2/Si-CH3結合比が0.03〜0.05であることが望ましい。また、上記組成の範囲では組み立て時の剥がれ等の不具合発生も抑えられる。
次に、本発明の第３の実施例について説明する。本実施例では本発明の層間絶縁膜によるデュアルダマシン配線構造を形成した。
図１０、図１１は第３の実施例の半導体装置の製造工程手順を示す断面図である。上述した実施例２と同様の手順で、図１０（ａ）に示すように、トランジスタおよびキャパシタなどの半導体素子が形成された半導体基板（不図示）上の下地絶縁膜８１上に、下層より金属拡散防止絶縁膜として第１のＳｉＣＮＨ膜８２を５０ｎｍ、第１のＳｉＯＣＨ膜８３を２５０ｎｍ、第１のＳｉＯ２膜（第１のＣＡＰ−ＳｉＯ２膜）８４を１００ｎｍ順次成膜することによって、これら３層からなる第１の層間絶縁膜層を形成する。次に、第１の層間絶縁膜層を連通して形成された配線溝内部に第１のバリアメタルＴａ／ＴａＮ膜８６を介して第１の金属配線である第１のＣｕ配線８７を形成する。
次に、第１のＳｉＯ２膜８４及び第１のＣｕ配線８７の上面に、第２の層間絶縁膜層として、金属拡散防止絶縁膜として第２のＳｉＣＮＨ膜８８を５０ｎｍ、プラズマＣＶＤ法によってSi-CH2結合を有する、好ましくはSi-CH2/Si-CH3結合比が0.03〜0.05である第２のＳｉＯＣＨ膜８９を５００ｎｍ、第２のＳｉＯ２膜（第２のＣＡＰ−ＳｉＯ２膜）９０を１００ｎｍ、順次成膜する。次に、フォトリソグラフィー技術とドライエッチング技術を用いて、第２のＳｉＯ２膜９０の表面から、第２のＳｉＣＮＨ膜８８に達する開孔９１を形成する(図１０（b）)。次に フォトリソグラフィー技術とドライエッチング技術を用いて開孔９１を含む領域に配線溝９４を形成し、開孔９１の底部のＳｉＣＮＨ膜８８を開口して、開孔９１を下層金属配線となる第１のＣｕ配線８７上面にまで達するようにする。配線溝９４の位置は第２のＳｉＯＣＨ膜８９の途中まで形成する。(図１１（ｃ）)。
次に、配線溝９４と開孔９１の内壁及び第２のＳｉＯ２膜９０上に、バリアメタルとして第２のＴａ／ＴａＮ膜１００を３０ｎｍ成膜し、その上に、電解メッキ法の陰極側下地層となるＣｕ含有金属としてＣｕ層を膜厚１００ｎｍでスパッタリング法により成膜する。その後、電解メッキ法によりＣｕ含有金属としてＣｕを開孔９１と配線溝９４に埋め込んでから、結晶化のために１００〜４００℃の熱処理を行う。次に、第２のＳｉＯ２絶縁膜９０上のＣｕ層およびＴａ／ＴａＮ膜をＣＭＰ法により除去し、金属プラグ及び第２の金属配線として、Ｃｕプラグと第２のＣｕ配線１０１を同時に形成し、デュアルダマシン構造のＣｕによる２層配線を形成した。（図１１（ｄ））
図１２は、このデュアルダマシン法で形成したＣｕ２層配線の100万個ビアチェーン歩留まりと、層間膜に用いたSiOCH膜のSi-CH2/Si-CH3結合比との関係を示す。これより、Si-CH2/Si-CH3結合比が低下すると、歩留まりが低下していることが分かる。これは、アッシング耐性が劣化するため、ビア加工側面からの水分等のアウトガスが増えることによるビア埋設不良が原因として考えられる。一方結合比が高い方でも劣化がみられるが、膜強度の低下によるCMP時の層間膜やられが原因として考えられる。従って、高い歩留まりを得るには、Si-CH2/Si-CH3結合比0.03〜0.05が望ましい。
ここではデュアルダマシン形成方法として開孔（ビア）を形成してから配線溝を形成するビアファーストと呼ばれる手法を用いたが、配線溝を形成してから開孔（ビア）を形成するトレンチファースト法でもよい。第２のＳｉＯＣＨ膜中にエッチングストッパ層となるＳｉＣＨ膜もしくはＳｉＣＮＨ膜を挿入し、前記エッチングストッパ層を先に加工してから配線溝とビア開孔を同時におこなうミドルファーストという手法を用いても良い。
また、上記の第２、第３の実施例において、金属配線および金属プラグを構成するＣｕ含有金属として、Ｃｕである場合、つまり、Ｃｕ配線およびＣｕプラグである場合を示したが、Ｃｕ含有金属としては、Ｃｕに加えてＳｉ、Ａｌ、Ａｇ、Ｗ、Ｍｇ、Ｂｅ、Ｚｎ、Ｐｄ、Ｃｄ、Ａｕ、Ｈｇ、Ｐｔ、Ｚｒ、Ｔｉ、Ｓｎ、Ｎｉ、およびＦｅのうち少なくとも一つを含有したＣｕ含有金属でもよく、これらの材料を含有することにより、本構造にて形成された半導体装置の配線寿命がさらに向上する。
本発明の絶縁膜の成膜に使用するプラズマＣＶＤ装置を略示した図である。 本発明の絶縁膜のＦＴＩＲ特性のRFパワー依存性を示した図である 本発明の絶縁膜のSi-CH2/Si-CH3結合比と比誘電率、およびアッシングによる誘電率上昇の関係を示した図である。 本発明の絶縁膜のSi-CH2/Si-CH3結合比と密着性の関係を示した図である。 成膜パラメータとSi-CH2/Si-CH3結合比の関係を示した図である。 本発明の第２の実施例の半導体装置の断面を示す図である。 本発明の第２の実施例の半導体装置の途中製造工程の断面を示す図である。 本発明の第２の実施例の半導体装置の途中製造工程の断面を示す図である。 第２の実施例で、本発明の絶縁膜のSi-CH2/Si-CH3結合比とＣＭＰ後の欠陥の関係を示した図である。 本発明の第３の実施例の半導体装置の製造工程の断面を示す図である。 本発明の第３の実施例の半導体装置の製造工程の断面を示す図である。 第３の実施例で、本発明の絶縁膜のSi-CH2/Si-CH3結合比と歩留まりの関係を示した図である。
符号の説明
１１ 半導体基板
１２ サセプタ
１３ 排気手段
１４ ガス供給部
１５ 高周波発生機
１６ 上部平板電極
１７ 処理室
８１ 下地絶縁膜
８２ 第１のＳｉＣＮＨ膜
８３ 第１のＳｉＯＣＨ膜
８４ 第１のＳｉＯ２膜
８５ 配線溝
８６ 第１のＴａ／ＴａＮ膜
８７ 第１のＣｕ配線
８８ 第２のＳｉＣＮＨ膜
８９ 第２のＳｉＯＣＨ膜
９０ 第２のＳｉＯ２膜
９１ 開孔
９２ 第２のＴａ／ＴａＮ膜
９３ Ｃｕプラグ
９４ 配線溝
９５ 第３のＳｉＣＮＨ膜
９６ 第３のＳｉＯＣＨ膜
９７ 第３のＳｉＯ２膜
９８ 第３のＴa／ＴaＮ膜
９９ 第２のＣｕ配線
１００ 第２のＴａ／ＴａＮ膜
１０１ Ｃｕプラグと第２のＣｕ配線

Claims (11)

  1. 炭素含有酸化珪素膜（ＳｉＯＣＨ）であって、膜内にＳｉ−ＣＨ２結合を有する絶縁膜。
  2. 前記絶縁膜中のＳｉ−ＣＨ３結合（１２７０ｃｍ−１)に対するＳｉ−ＣＨ２結合（１３６０ｃｍ−１)の割合は、ＦＴＩＲのピーク高さ比で、０．０３−０．０５の間にあることを特徴とする請求項１に記載の絶縁膜。
  3. 前記絶縁膜の比誘電率は、３．１以下であることを特徴とする請求項１又は２に記載の絶縁膜。
  4. 前記炭素含有酸化珪素膜（ＳｉＯＣＨ）は、プラズマＣＶＤで成膜されたものであることを特徴とする請求項１乃至３のいずれかに記載の絶縁膜。
  5. 前記炭素含有酸化珪素膜（ＳｉＯＣＨ）は、メチルシルセスキオキサンであることを特徴とする請求項１乃至３のいずれかに記載の絶縁膜。
  6. 半導体基板上の層間絶縁膜層と、前記層間絶縁膜層に設けられた配線溝にバリアメタルを介してＣｕ含有金属が埋め込まれた金属配線を有する半導体装置において、前記層間絶縁膜層は、請求項１乃至５のいずれかに記載の絶縁膜を含むことを特徴とする半導体装置。
  7. 半導体基板上の層間絶縁膜層と、前記層間絶縁膜層に形成され下層金属配線に達する開孔と、前記開孔にバリアメタルを介してＣｕ含有金属が埋め込まれた金属プラグを有する半導体装置において、前記層間絶縁膜層は、請求項１乃至５のいずれかに記載の絶縁膜を含むことを特徴とする半導体装置。
  8. 半導体基板上の層間絶縁膜層と、前記層間絶縁膜層に形成された配線溝及び前記層間絶縁膜層に形成され前記配線溝の下部から下層金属配線に達する開孔を有し、前記配線溝及び前記開孔の内部にバリアメタルを介してＣｕ含有金属が埋め込まれた金属配線及び金属プラグを有する半導体装置において、前記層間絶縁膜層は、請求項１乃至５のいずれかに記載の絶縁膜を含むことを特徴とする半導体装置。
  9. 前記絶縁膜の上層には、前記層間絶縁膜層の一部として、ＳｉＯ２膜が形成されていることを特徴とする請求項６乃至８のいずれかに記載の半導体装置。
  10. 前記絶縁膜の下層には、前記層間絶縁膜層の一部として、金属拡散防止絶縁膜が形成されていることを特徴とする請求項６乃至９のいずれかに記載の半導体装置。
  11. 前記Ｃｕ含有金属は、Ｃｕに加えて、Ｓｉ、Ａｌ、Ａｇ、Ｗ、Ｍｇ、Ｂｅ、Ｚｎ、Ｐｄ、Ｃｄ、Ａｕ、Ｈｇ、Ｐｔ、Ｚｒ、Ｔｉ、Ｓｎ、Ｎｉ、およびＦｅのうち少なくとも一つを含有することを特徴とする請求項６乃至１０のいずれかに記載の半導体装置。
JP2004018080A 2003-01-29 2004-01-27 絶縁膜およびそれを用いた半導体装置 Pending JP2004253791A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2004018080A JP2004253791A (ja) 2003-01-29 2004-01-27 絶縁膜およびそれを用いた半導体装置
US10/767,230 US7102236B2 (en) 2003-01-29 2004-01-29 Carbon containing silicon oxide film having high ashing tolerance and adhesion
US11/477,011 US7420279B2 (en) 2003-01-29 2006-06-28 Carbon containing silicon oxide film having high ashing tolerance and adhesion
US12/180,652 US7582970B2 (en) 2003-01-29 2008-07-28 Carbon containing silicon oxide film having high ashing tolerance and adhesion

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003021078 2003-01-29
JP2004018080A JP2004253791A (ja) 2003-01-29 2004-01-27 絶縁膜およびそれを用いた半導体装置

Publications (1)

Publication Number Publication Date
JP2004253791A true JP2004253791A (ja) 2004-09-09

Family

ID=33032174

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004018080A Pending JP2004253791A (ja) 2003-01-29 2004-01-27 絶縁膜およびそれを用いた半導体装置

Country Status (2)

Country Link
US (3) US7102236B2 (ja)
JP (1) JP2004253791A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100519373B1 (ko) * 2000-12-01 2005-10-07 주식회사 하이닉스반도체 반도체 소자의 층간 절연막 및 그 층간 절연막을 형성하는방법
JP2013197575A (ja) * 2012-03-23 2013-09-30 Renesas Electronics Corp 半導体装置および半導体装置の製造方法

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4914589B2 (ja) 2005-08-26 2012-04-11 三菱電機株式会社 半導体製造装置、半導体製造方法および半導体装置
JP2008198703A (ja) * 2007-02-09 2008-08-28 Nec Electronics Corp 半導体装置の製造方法
JP5119832B2 (ja) * 2007-09-27 2013-01-16 富士通株式会社 界面ラフネス緩和膜、配線層、半導体装置および半導体装置の製造方法
US7807566B2 (en) * 2007-12-07 2010-10-05 Asm Japan K.K. Method for forming dielectric SiOCH film having chemical stability
US8624328B2 (en) * 2008-11-19 2014-01-07 Renesas Electronics Corporation Semiconductor device
US8512383B2 (en) 2010-06-18 2013-08-20 Spine Wave, Inc. Method of percutaneously fixing a connecting rod to a spine
US8777954B2 (en) 2010-06-18 2014-07-15 Spine Wave, Inc. Pedicle screw extension for use in percutaneous spinal fixation
US8454664B2 (en) 2010-06-18 2013-06-04 Spine Wave, Inc. Method for fixing a connecting rod to a thoracic spine
US8394108B2 (en) 2010-06-18 2013-03-12 Spine Wave, Inc. Screw driver for a multiaxial bone screw
US8202274B2 (en) 2010-06-18 2012-06-19 Spine Wave, Inc. Apparatus and method for detecting a connecting rod during percutaneous surgery
CN103165520A (zh) * 2011-12-13 2013-06-19 中芯国际集成电路制造(上海)有限公司 半导体器件的制造方法
US9295500B2 (en) 2013-06-12 2016-03-29 Spine Wave, Inc. Screw driver with release for a multiaxial bone screw
US9905456B1 (en) * 2016-09-26 2018-02-27 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and manufacturing method thereof
JP7180847B2 (ja) * 2018-12-18 2022-11-30 東京エレクトロン株式会社 カーボンハードマスク、成膜装置、および成膜方法
US10804145B2 (en) * 2019-01-10 2020-10-13 Samsung Electronics Co., Ltd. Methods of fabricating semiconductor devices

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5783452A (en) * 1996-02-02 1998-07-21 University Of Washington Covered microchannels and the microfabrication thereof
TW347570B (en) * 1996-12-24 1998-12-11 Toshiba Co Ltd Semiconductor device and method for manufacturing the same
US6054379A (en) * 1998-02-11 2000-04-25 Applied Materials, Inc. Method of depositing a low k dielectric with organo silane
US6593247B1 (en) 1998-02-11 2003-07-15 Applied Materials, Inc. Method of depositing low k films using an oxidizing plasma
US6159871A (en) * 1998-05-29 2000-12-12 Dow Corning Corporation Method for producing hydrogenated silicon oxycarbide films having low dielectric constant
KR100292409B1 (ko) * 1999-05-24 2001-06-01 윤종용 실리콘-메틸 결합을 함유하는 절연층을 포함하는 다층 구조의 절연막 및 그 형성방법
KR20010019643A (ko) * 1999-08-28 2001-03-15 윤종용 저유전율 절연막을 갖는 다층 금속배선의 형성방법
JP3419745B2 (ja) 2000-02-28 2003-06-23 キヤノン販売株式会社 半導体装置及びその製造方法
JP3604007B2 (ja) 2000-03-29 2004-12-22 富士通株式会社 低誘電率被膜形成材料、及びそれを用いた被膜と半導体装置の製造方法
JP3882914B2 (ja) 2000-08-02 2007-02-21 インターナショナル・ビジネス・マシーンズ・コーポレーション 多相低誘電率材料およびその堆積方法
JP3545364B2 (ja) 2000-12-19 2004-07-21 キヤノン販売株式会社 半導体装置及びその製造方法
JP2002299337A (ja) 2001-03-29 2002-10-11 Toshiba Corp 半導体装置の製造方法および半導体装置
KR100926722B1 (ko) 2001-04-06 2009-11-16 에이에스엠 저펜 가부시기가이샤 반도체 기판상의 실록산 중합체막 및 그 제조방법
US6555461B1 (en) * 2001-06-20 2003-04-29 Advanced Micro Devices, Inc. Method of forming low resistance barrier on low k interconnect
JP4160277B2 (ja) 2001-06-29 2008-10-01 株式会社東芝 半導体装置の製造方法
JP4076131B2 (ja) * 2002-06-07 2008-04-16 富士通株式会社 半導体装置の製造方法
US6764774B2 (en) * 2002-06-19 2004-07-20 International Business Machines Corporation Structures with improved adhesion to Si and C containing dielectrics and method for preparing the same
JP3692109B2 (ja) * 2002-10-24 2005-09-07 株式会社東芝 半導体装置の製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100519373B1 (ko) * 2000-12-01 2005-10-07 주식회사 하이닉스반도체 반도체 소자의 층간 절연막 및 그 층간 절연막을 형성하는방법
JP2013197575A (ja) * 2012-03-23 2013-09-30 Renesas Electronics Corp 半導体装置および半導体装置の製造方法

Also Published As

Publication number Publication date
US20060255466A1 (en) 2006-11-16
US7420279B2 (en) 2008-09-02
US20080290522A1 (en) 2008-11-27
US7582970B2 (en) 2009-09-01
US20050006665A1 (en) 2005-01-13
US7102236B2 (en) 2006-09-05

Similar Documents

Publication Publication Date Title
US7582970B2 (en) Carbon containing silicon oxide film having high ashing tolerance and adhesion
US7833901B2 (en) Method for manufacturing a semiconductor device having a multi-layered insulating structure of SiOCH layers and an SiO2 layer
JP5267130B2 (ja) 半導体装置およびその製造方法
US6800940B2 (en) Low k dielectric composite layer for integrated circuit structure which provides void-free low k dielectric material between metal lines while mitigating via poisoning
KR19990013556A (ko) 반도체 장치 및 그 제조 방법
KR100489456B1 (ko) 반도체장치및그제조방법
WO2006046487A1 (ja) 半導体装置および半導体装置の製造方法
US6524972B1 (en) Method for forming an interlayer insulating film, and semiconductor device
JP3362662B2 (ja) 半導体装置の製造方法
US20220367380A1 (en) Hardened interlayer dielectric layer
US20080188074A1 (en) Peeling-free porous capping material
US7351653B2 (en) Method for damascene process
JPH06349950A (ja) 半導体装置及びその製造方法
JP2004214566A (ja) 半導体装置の製造方法および半導体装置
JP2004200203A (ja) 半導体装置及びその製造方法
US20050095828A1 (en) Process for sealing plasma-damaged, porous low-k materials
JP2005050954A (ja) 半導体装置およびその製造方法
US6580155B1 (en) Semiconductor device
US20060115980A1 (en) Method for decreasing a dielectric constant of a low-k film
JP2001144180A (ja) 多層配線構造及びその製造方法
JP3749469B2 (ja) ＳｉＣ：Ｈ膜の成膜方法と半導体装置の製造方法
JP2008010630A (ja) 半導体装置およびその製造方法
KR20070048820A (ko) 반도체 장치의 배선 구조물 및 그 제조 방법
JP2009117673A (ja) 半導体装置およびその製造方法
EP1460685A1 (en) Semiconductor device and method of manufacturing the same

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050228

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20061226

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070223

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20070424