JP3882914B2 - 多相低誘電率材料およびその堆積方法 - Google Patents
多相低誘電率材料およびその堆積方法 Download PDFInfo
- Publication number
- JP3882914B2 JP3882914B2 JP2002516830A JP2002516830A JP3882914B2 JP 3882914 B2 JP3882914 B2 JP 3882914B2 JP 2002516830 A JP2002516830 A JP 2002516830A JP 2002516830 A JP2002516830 A JP 2002516830A JP 3882914 B2 JP3882914 B2 JP 3882914B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- dielectric
- insulating material
- phase
- multiphase
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000000463 material Substances 0.000 title claims description 98
- 238000000151 deposition Methods 0.000 title claims description 26
- 239000010410 layer Substances 0.000 claims description 326
- 239000011810 insulating material Substances 0.000 claims description 156
- 239000004020 conductor Substances 0.000 claims description 61
- 239000002243 precursor Substances 0.000 claims description 59
- 239000007789 gas Substances 0.000 claims description 54
- 239000011229 interlayer Substances 0.000 claims description 44
- 239000000758 substrate Substances 0.000 claims description 44
- 229910052799 carbon Inorganic materials 0.000 claims description 43
- 238000000034 method Methods 0.000 claims description 43
- 125000004432 carbon atom Chemical group C* 0.000 claims description 38
- 229910052710 silicon Inorganic materials 0.000 claims description 37
- 239000003989 dielectric material Substances 0.000 claims description 35
- 238000001020 plasma etching Methods 0.000 claims description 35
- 229910052739 hydrogen Inorganic materials 0.000 claims description 34
- 238000005498 polishing Methods 0.000 claims description 34
- 239000000203 mixture Substances 0.000 claims description 31
- 230000004888 barrier function Effects 0.000 claims description 28
- 238000009792 diffusion process Methods 0.000 claims description 28
- 238000004519 manufacturing process Methods 0.000 claims description 28
- 229910052760 oxygen Inorganic materials 0.000 claims description 28
- 125000004430 oxygen atom Chemical group O* 0.000 claims description 28
- 229910052751 metal Inorganic materials 0.000 claims description 27
- 239000002184 metal Substances 0.000 claims description 27
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 claims description 23
- 125000004429 atom Chemical group 0.000 claims description 22
- 239000011148 porous material Substances 0.000 claims description 18
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 17
- SJYNFBVQFBRSIB-UHFFFAOYSA-N norbornadiene Chemical compound C1=CC2C=CC1C2 SJYNFBVQFBRSIB-UHFFFAOYSA-N 0.000 claims description 17
- 230000008021 deposition Effects 0.000 claims description 16
- 239000004065 semiconductor Substances 0.000 claims description 16
- 239000010703 silicon Substances 0.000 claims description 16
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 15
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 15
- 230000008569 process Effects 0.000 claims description 14
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Inorganic materials [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 claims description 14
- WZJUBBHODHNQPW-UHFFFAOYSA-N 2,4,6,8-tetramethyl-1,3,5,7,2$l^{3},4$l^{3},6$l^{3},8$l^{3}-tetraoxatetrasilocane Chemical compound C[Si]1O[Si](C)O[Si](C)O[Si](C)O1 WZJUBBHODHNQPW-UHFFFAOYSA-N 0.000 claims description 12
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 11
- 239000001257 hydrogen Substances 0.000 claims description 11
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 11
- 229910052731 fluorine Inorganic materials 0.000 claims description 9
- 229930195733 hydrocarbon Natural products 0.000 claims description 9
- 150000002430 hydrocarbons Chemical class 0.000 claims description 8
- 229910052757 nitrogen Inorganic materials 0.000 claims description 8
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims description 6
- 229910018557 Si O Inorganic materials 0.000 claims description 6
- 150000001875 compounds Chemical class 0.000 claims description 6
- 229910052732 germanium Inorganic materials 0.000 claims description 6
- 229910052735 hafnium Inorganic materials 0.000 claims description 6
- 239000003870 refractory metal Substances 0.000 claims description 6
- 229910010271 silicon carbide Inorganic materials 0.000 claims description 6
- 229910052715 tantalum Inorganic materials 0.000 claims description 6
- -1 that is Chemical compound 0.000 claims description 6
- 229910052726 zirconium Inorganic materials 0.000 claims description 6
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 claims description 5
- 239000011737 fluorine Substances 0.000 claims description 4
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 claims description 4
- UIUXUFNYAYAMOE-UHFFFAOYSA-N methylsilane Chemical compound [SiH3]C UIUXUFNYAYAMOE-UHFFFAOYSA-N 0.000 claims description 4
- XMSXQFUHVRWGNA-UHFFFAOYSA-N Decamethylcyclopentasiloxane Chemical compound C[Si]1(C)O[Si](C)(C)O[Si](C)(C)O[Si](C)(C)O[Si](C)(C)O1 XMSXQFUHVRWGNA-UHFFFAOYSA-N 0.000 claims description 3
- 150000001299 aldehydes Chemical class 0.000 claims description 3
- 150000001412 amines Chemical class 0.000 claims description 3
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 3
- 239000005380 borophosphosilicate glass Substances 0.000 claims description 3
- 150000002148 esters Chemical class 0.000 claims description 3
- 150000002576 ketones Chemical class 0.000 claims description 3
- 238000002156 mixing Methods 0.000 claims description 3
- 239000001301 oxygen Substances 0.000 claims description 3
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 claims description 3
- 239000011261 inert gas Substances 0.000 claims description 2
- 239000007800 oxidant agent Substances 0.000 claims description 2
- 230000001590 oxidative effect Effects 0.000 claims description 2
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims 7
- 150000002431 hydrogen Chemical class 0.000 claims 3
- KOJCPAMHGPVAEW-UHFFFAOYSA-N 2,4,6,8-tetraethyl-1,3,5,7,2,4,6,8-tetraoxatetrasilocane Chemical compound CC[SiH]1O[SiH](CC)O[SiH](CC)O[SiH](CC)O1 KOJCPAMHGPVAEW-UHFFFAOYSA-N 0.000 claims 2
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 claims 2
- 150000001298 alcohols Chemical class 0.000 claims 2
- 150000002170 ethers Chemical class 0.000 claims 2
- 239000005360 phosphosilicate glass Substances 0.000 claims 2
- 229910018540 Si C Inorganic materials 0.000 claims 1
- 125000004435 hydrogen atom Chemical group [H]* 0.000 description 36
- 238000010521 absorption reaction Methods 0.000 description 14
- 125000001153 fluoro group Chemical group F* 0.000 description 6
- 239000011159 matrix material Substances 0.000 description 6
- BKIMMITUMNQMOS-UHFFFAOYSA-N nonane Chemical compound CCCCCCCCC BKIMMITUMNQMOS-UHFFFAOYSA-N 0.000 description 6
- 238000001228 spectrum Methods 0.000 description 6
- 101100504388 Arabidopsis thaliana GFS12 gene Proteins 0.000 description 5
- NCZAACDHEJVCBX-UHFFFAOYSA-N [Si]=O.[C] Chemical class [Si]=O.[C] NCZAACDHEJVCBX-UHFFFAOYSA-N 0.000 description 5
- 230000010354 integration Effects 0.000 description 5
- 239000012528 membrane Substances 0.000 description 5
- 239000007769 metal material Substances 0.000 description 5
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 4
- 238000005033 Fourier transform infrared spectroscopy Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 125000004433 nitrogen atom Chemical group N* 0.000 description 4
- UHOVQNZJYSORNB-UHFFFAOYSA-N Benzene Chemical compound C1=CC=CC=C1 UHOVQNZJYSORNB-UHFFFAOYSA-N 0.000 description 3
- 239000004215 Carbon black (E152) Substances 0.000 description 3
- 238000001157 Fourier transform infrared spectrum Methods 0.000 description 3
- YXFVVABEGXRONW-UHFFFAOYSA-N Toluene Chemical compound CC1=CC=CC=C1 YXFVVABEGXRONW-UHFFFAOYSA-N 0.000 description 3
- 238000000137 annealing Methods 0.000 description 3
- 239000012159 carrier gas Substances 0.000 description 3
- 125000000753 cycloalkyl group Chemical group 0.000 description 3
- 239000012212 insulator Substances 0.000 description 3
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- RGSFGYAAUTVSQA-UHFFFAOYSA-N Cyclopentane Chemical compound C1CCCC1 RGSFGYAAUTVSQA-UHFFFAOYSA-N 0.000 description 2
- RTZKZFJDLAIYFH-UHFFFAOYSA-N Diethyl ether Chemical compound CCOCC RTZKZFJDLAIYFH-UHFFFAOYSA-N 0.000 description 2
- LFQSCWFLJHTTHZ-UHFFFAOYSA-N Ethanol Chemical compound CCO LFQSCWFLJHTTHZ-UHFFFAOYSA-N 0.000 description 2
- PXGOKWXKJXAPGV-UHFFFAOYSA-N Fluorine Chemical compound FF PXGOKWXKJXAPGV-UHFFFAOYSA-N 0.000 description 2
- ISWSIDIOOBJBQZ-UHFFFAOYSA-N Phenol Chemical compound OC1=CC=CC=C1 ISWSIDIOOBJBQZ-UHFFFAOYSA-N 0.000 description 2
- 229910052786 argon Inorganic materials 0.000 description 2
- 125000004122 cyclic group Chemical group 0.000 description 2
- 239000006185 dispersion Substances 0.000 description 2
- 239000012634 fragment Substances 0.000 description 2
- 239000007788 liquid Substances 0.000 description 2
- UMRZSTCPUPJPOJ-KNVOCYPGSA-N norbornane Chemical compound C1C[C@H]2CC[C@@H]1C2 UMRZSTCPUPJPOJ-KNVOCYPGSA-N 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 229920000642 polymer Polymers 0.000 description 2
- 238000004151 rapid thermal annealing Methods 0.000 description 2
- 125000003003 spiro group Chemical group 0.000 description 2
- 230000006641 stabilisation Effects 0.000 description 2
- 238000011105 stabilization Methods 0.000 description 2
- SBZGRTOGWALUFH-UHFFFAOYSA-N 1,2,3,4-tetraethyltetrasiletane Chemical compound CC[SiH]1[SiH](CC)[SiH](CC)[SiH]1CC SBZGRTOGWALUFH-UHFFFAOYSA-N 0.000 description 1
- DURPTKYDGMDSBL-UHFFFAOYSA-N 1-butoxybutane Chemical group CCCCOCCCC DURPTKYDGMDSBL-UHFFFAOYSA-N 0.000 description 1
- 241000132007 Bahia Species 0.000 description 1
- 229930194845 Bahia Natural products 0.000 description 1
- BLIWIUORLGABLH-UHFFFAOYSA-N C1=CC2C=CC1C2.C1=CC2C=CC1C2 Chemical compound C1=CC2C=CC1C2.C1=CC2C=CC1C2 BLIWIUORLGABLH-UHFFFAOYSA-N 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- XDTMQSROBMDMFD-UHFFFAOYSA-N Cyclohexane Chemical compound C1CCCCC1 XDTMQSROBMDMFD-UHFFFAOYSA-N 0.000 description 1
- 235000017858 Laurus nobilis Nutrition 0.000 description 1
- CTQNGGLPUBDAKN-UHFFFAOYSA-N O-Xylene Chemical compound CC1=CC=CC=C1C CTQNGGLPUBDAKN-UHFFFAOYSA-N 0.000 description 1
- HMDDXIMCDZRSNE-UHFFFAOYSA-N [C].[Si] Chemical compound [C].[Si] HMDDXIMCDZRSNE-UHFFFAOYSA-N 0.000 description 1
- 125000002015 acyclic group Chemical group 0.000 description 1
- 150000001335 aliphatic alkanes Chemical class 0.000 description 1
- 150000001336 alkenes Chemical class 0.000 description 1
- 150000001345 alkine derivatives Chemical class 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 150000004945 aromatic hydrocarbons Chemical class 0.000 description 1
- 125000003118 aryl group Chemical group 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000002051 biphasic effect Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 150000004292 cyclic ethers Chemical class 0.000 description 1
- 150000003997 cyclic ketones Chemical class 0.000 description 1
- DIOQZVSQGTUSAI-NJFSPNSNSA-N decane Chemical compound CCCCCCCCC[14CH3] DIOQZVSQGTUSAI-NJFSPNSNSA-N 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 239000002920 hazardous waste Substances 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000001307 helium Substances 0.000 description 1
- 229910052734 helium Inorganic materials 0.000 description 1
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 description 1
- DMEGYFMYUHOHGS-UHFFFAOYSA-N heptamethylene Natural products C1CCCCCC1 DMEGYFMYUHOHGS-UHFFFAOYSA-N 0.000 description 1
- 229920000592 inorganic polymer Polymers 0.000 description 1
- 239000012705 liquid precursor Substances 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- DIOQZVSQGTUSAI-UHFFFAOYSA-N n-butylhexane Natural products CCCCCCCCCC DIOQZVSQGTUSAI-UHFFFAOYSA-N 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 229910052755 nonmetal Inorganic materials 0.000 description 1
- TVMXDCGIABBOFY-UHFFFAOYSA-N octane Chemical compound CCCCCCCC TVMXDCGIABBOFY-UHFFFAOYSA-N 0.000 description 1
- 229920000620 organic polymer Polymers 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000005240 physical vapour deposition Methods 0.000 description 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- IWDANOJGJIFBEL-UHFFFAOYSA-N spiro[3.4]octane Chemical compound C1CCC21CCCC2 IWDANOJGJIFBEL-UHFFFAOYSA-N 0.000 description 1
- 230000000087 stabilizing effect Effects 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- PQDJYEQOELDLCP-UHFFFAOYSA-N trimethylsilane Chemical compound C[SiH](C)C PQDJYEQOELDLCP-UHFFFAOYSA-N 0.000 description 1
- 239000011800 void material Substances 0.000 description 1
- 235000012431 wafers Nutrition 0.000 description 1
- 239000008096 xylene Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
- H01L23/5329—Insulating materials
- H01L23/53295—Stacked insulating layers
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
- C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
- C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
- H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
- H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
- H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
- H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
- H01L21/02362—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment formation of intermediate layers, e.g. capping layers or diffusion barriers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
- H01L21/76828—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. thermal treatment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76835—Combinations of two or more different dielectric layers having a low dielectric constant
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
- H01L23/5329—Insulating materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
- H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02203—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being porous
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
- H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
- H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
- H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
- H01L21/02214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen
- H01L21/02216—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen the compound being a molecule comprising at least one silicon-oxygen bond and the compound having hydrogen or an organic group attached to the silicon or oxygen, e.g. a siloxane
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
- H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
- H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
- H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Chemical & Material Sciences (AREA)
- Manufacturing & Machinery (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Mechanical Engineering (AREA)
- Organic Chemistry (AREA)
- Materials Engineering (AREA)
- Metallurgy (AREA)
- General Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Formation Of Insulating Films (AREA)
Description
【発明の属する技術分野】
本発明は、一般に誘電率が小さい(すなわちlow k の) 多相材料、この多相材料から成る膜の製造方法、およびこのような膜を備えた電子デバイスに関する。特に、本発明は、ULSIのBEOL(back-end-of-the-line)配線構造において層内(intralevel)誘電体膜もしくは層間(interlevel)誘電体膜、キャップ材料、またはハードマスク/研磨停止材として用いる低誘電率の多相材料、上記膜を備えた電子構造体、およびこのような膜や構造体の製造方法に関する。
【0002】
【従来の技術】
近年、ULSI回路で用いる電子デバイスの寸法が縮小し続けた結果、BEOLメタライゼーションの抵抗値の増加に加え、層内(intralayer)静電容量値と層間(interlayer) 静電容量値も増加した。これらの効果が組み合わさると、ULSI電子デバイス中の信号遅延が増大する。将来のULSI回路のスイッチング性能を改善するには、誘電率(k)の小さな絶縁体、特に酸化シリコンの誘電率よりもずっと小さなkを有する絶縁体を用いて層内静電容量値および層間静電容量値を低減させる必要がある。k値の小さな誘電体材料は、市販されている。そのような誘電体材料の1つに、たとえば、k値が2.0であるPTFE(plytetrafluoroethylene: ポリ4フッ化エチレン)がある。しかし、これらの誘電体材料は、300〜350°C超の温度にさらすと熱的に安定でなくなる。この結果、これらの誘電体材料は、少なくとも400°Cの熱的安定性を必要とするULSIチップ中に集積する間に使い物にならなくなってしまう。
【0003】
ULSIデバイスへ適用することが考えられた低誘電率(low-k)材料には、Si、C、Oを含むポリマー、たとえばメチルシロキサン(methylsiloxane)、メチルセスキオクサン(methylsesquioxanes)などの有機ポリマーや無機ポリマーがある。たとえば、N・ハッカーらによる「新しい低誘電率スピンオン・シリコン酸化物ベースの誘電体の特性」なる論文(a paper "Properties of new low dielectric constant spin-on silicon oxide based dielectrics" by N. Hacker et al., published in Mat. Res. Soc. Symp. Proc., vol. 476 (1997) p25)に記載されている材料は、熱安定性要件を満たしているようにみえる。ただし、これらの材料の一部のものでは、スピンオン技法で膜を調製した場合、相互接続構造体中に集積するのに必要な厚さに到達すると、亀裂が容易に伝搬してしまう。さらに、前駆材料が高価で、大量生産では使用できない。これに対して、VLSIチップやULSIチップの製造工程は、大部分、プラズマ強化化学気相堆積(PECVD)技法やプラズマ強化物理気相堆積(PEPVD)技法で行なわれている。容易に入手可能な処理装置を用いPECVD技法によって低誘電率材料を形成することができるようになると、製造工程における集積化が簡易になり、製造コストが低減し、有害廃棄物の産出量が少なくなる。本願の出願人に承継され米国特許商標庁に同時係属中の特許出願(出願番号09/107567)には、誘電率が3.6以下でありSi原子、C原子、O原子、およびH原子から成る低誘電率材料が記載されている。この低誘電率材料の亀裂伝搬速度は、きわめて遅い。このような材料の誘電率をさらに小さくすると、それを組み込んだ電子デバイスの性能はさらに向上する。
【0004】
【発明が解決しようとする課題】
本発明の目的は、少なくとも2つの相から成り、誘電率が3.2以下の低誘電率材料を提供することである。
【0005】
本発明の別の目的は、本発明に係る多相材料の製造方法を提供することである。
【0006】
本発明の別の目的は、第1の相が(Si原子、C原子、O原子、およびH原子を含み、以下SiCOHと呼ぶ)水素添加酸化シリコン炭素膜であり、第2の相が実質的にC原子とH原子から成る多相材料を製造する方法を提供することである。
【0007】
本発明の別の目的は、ナノメートルの大きさのボイド(空隙)を含む多相材料を調製することである。
【0008】
本発明の別の目的は、誘電率が単相のSiCOHよりも少なくとも10%小さい多相材料を調製することである。
【0009】
本発明の別の目的は、少なくとも2つの異なる前駆分子を含む前駆混合物で誘電率が小さく熱的に安定した多相膜を製造する方法を提供することである。
【0010】
本発明の別の目的は、平行平板プラズマ強化CVD室で少なくとも2つの相を含む低誘電率材料を製造する方法を提供することである。
【0011】
本発明の別の目的は、遠隔プラズマCVDを用いて少なくとも2つの相を含む低誘電率材料を製造する方法を提供することである。
【0012】
本発明の別の目的は、BEOL相互接続構造体中の層内誘電体または層間誘電体として電子構造体で使用する多相材料を製造する方法を提供することである。
【0013】
本発明の別の目的は、内部応力が小さく誘電率が3.2以下である多相材料を提供することである。
【0014】
本発明の別の目的は、BEOL配線構造体において層内誘電体または層間誘電体として絶縁材料から成る層群を組み込んだ電子構造体であって、これら絶縁材料から成る層群のうちの少なくとも1つが多相材料であるものを提供することである。
【0015】
本発明の別の目的は、様々な材料で形成されRIEマスク、研磨停止材、または拡散障壁として用いる少なくとも1つの誘電体キャップ層を備えたBEOL配線構造体における層内誘電体または層間誘電体として多相材料から成る層群を備えた電子構造体を提供することである。
【0016】
【課題を解決するための手段】
本発明によると、第1の相がSiCOH材料で形成され少なくとも2つの相を備えた新規な誘電体材料が提供される。本発明は、さらに、プラズマ強化化学気相堆積(PECVD)室で、Si原子、C原子、O原子、およびH原子を含む第1の前駆ガスと、主としてC原子、H原子を含み、任意にF原子、N原子、O原子を含む少なくとも1つの第2の前駆ガスとを反応させることにより多相材料を製造する方法を提供する。本発明は、さらに、BEOL配線構造体において使用する層内誘電体または層間誘電体として絶縁材料(多相膜)から成る層を備えた電子構造体を提供する。
【0017】
好適な実例には、2相膜を製造する方法が述べられている。2相膜では、第1の相は水素添加酸化シリコン炭素(hydrogenated oxidized silicon carbon)で形成されており、第2の相は主としてC原子とH原子で形成されている。本発明に係る方法は、次に示す各工程を実行することにより、実施することができる。すなわち、まずプラズマ強化化学気相堆積(PECVD)室を準備する工程と、PECVD室内に基板を設置する工程と、Si原子、C原子、O原子、およびH原子を含む第1の前駆ガスをPECVD室内に流入させる工程と、C原子およびH原子を含み、任意にF原子、N原子、O原子を含む第2の前駆ガス混合物をPECVD室内に流入させる工程と、基板上に2相膜を堆積する工程とである。任意実行事項として、堆積した膜を、300°C以上の温度で少なくとも0.25時間熱処理してもよい。本発明に係る方法は、さらに、基板チャックの伝導面積が約300cm2 〜約700cm2 であり、基板と上部電極との間のギャップが約1cm〜約10cmである平行平板反応炉を準備する工程を備えることができる。電極群のうちの少なくとも1つにRF電力を印加する。基板は、電力を印加した電極上、または接地した電極上に載置する。
【0018】
使用する第1の前駆体は、Si原子、C原子、O原子、およびH原子のうちの少なくともいくつかを含む分子の中から選択する。第1の前駆体には、酸化性分子、たとえばO2 またはN2 Oを添加してもよい。第1の前駆体は、環構造を備えた分子、たとえば1,3,5,7−テトラメチルシクロテトラシロクサン(1,3,5,7-tetramethylcyclotetrasilane)(TMCTSすなわちC4 H16O4 Si4)、テトラエチルシクロテトラシロクサン(tetraethylcyclotetrasilane)(C8 H24O4 Si4)、デカメチルシクロペンタシロクサン(decamethylcyclopentasiloxane)(C10H30O5 Si5)、O2 またはN2 Oなどの酸化剤で混合されたメチルシラン分子、ならびに、Si、O、およびCを含む前駆混合物から選択するのが望ましい。前駆体は、ガスとして直接に反応炉に供給してもよいし、気化させた液体として反応炉内で直接に供給してもよいし、ヘリウムやアルゴンなど搬送用の不活性ガスによって輸送してもよい。前駆体混合物は、さらに、窒素、フッ素、ゲルマニウムなどの元素を含んでいてもよい。
【0019】
使用する第2の前駆ガス混合物は、C原子とH原子を含む分子の中から選択する。任意実行事項として、これらの分子はO原子、N原子、またはF原子を含んでいてもよいし、第2の前駆ガス混合物にこれらの原子を含む分子を添加してもよい。一実例では、第2の前駆体は、C原子とH原子を含み環構造を備えた次に示す分子から成る群から選択する。すなわち、環式炭化水素、環式アルコール、環式エーテル、環式アルデヒド、環式ケトン、環式エステル、フェノール、2,5−ノルボルナジエン(2,5-norbonadiene)(バイシクロ[2.2.1]ヘプタ−2,5−ジエン(bicyclo[2.2.1 ]hepta-2,5-diene)とも呼ばれる)、ノルボルニレン2,5−ノルボルナジエン(norbornylene2,5-norbornadiene)(バイシクロ[2.2.1]ヘプタ−2,5−ジエン(bicyclo[2.2.1 ]hepta-2,5-diene)とも呼ばれる)、ノルボルナン(norbornane)(バイシクロ[2.2.1]ヘプタン(bicyclo[2.2.1 ]heptane)とも呼ばれる)である。他の例としては、トリシクロ[3.2.1.0]オクタン( tricyclo[3.2.1.0 ]octane) 、トリシクロ[3.2.2.0]ノナン( tricyclo[3.2.2.0 ]nonane) 、結合環構造炭化水素、たとえばスピロ[3.4]オクタン(spiro[3.4 ]octane) 、スピロ[4.5]ノナン(spiro[4.5 ]nonane) 、スピロ[5.6]デカン(spiro[5.6 ]decane) などがある。あるいは、5〜15個の炭素原子を含む環式炭化水素(シクロペンタン、シクロヘキサンなど)や6〜12個のC原子を含む芳香族炭化水素(ベンゼン、トルエン、キシレンなど)を用いてもよい。任意実行事項として、上記分子はO原子またはF原子を含んでいてもよいし、あるいは、第2の前駆混合物にこれらの原子を含む分子を添加してもよい。
【0020】
別の実例では、水素添加酸化シリコン炭素と、実質的にC原子とH原子から成る第2の相とから成る2相膜を製造する方法は、次に示す各工程を実行することにより実施することができる。すなわち、まず、平行平板堆積室を準備する工程と、この平行平板堆積室内に基板を設置する工程と、遠隔プラズマ源を準備する工程と、Si原子、C原子、O原子、およびH原子を含む第1の前駆ガスを遠隔プラズマ源内に流入させたのち、そこから堆積室内に流入させる工程と、C原子、H原子、任意のO原子を含む第2のガス混合物を堆積室内に直接に流入させる工程と、基板上に多相膜を堆積させる工程とである。
【0021】
さらに別の実例には、多相膜が記載されている。多相膜は、2相膜について上述したのと同じ手順で調製する。しかし、第2の前駆ガス混合物が、少なくとも2種類の分子としてC原子、H原子、および任意事項としてF原子、N原子、O原子を含んでいる。一例では、第2の前駆ガス混合物は、上述したのと同じ環式分子のうちの少なくとも1つと、アルカン、アルケン、アルキン、エーテル、アルコール、エステル、ケトン、アルデヒド、アミン、および、O、N、またはFを含む他の非環式炭化水素から成る群から選択した非環式分子のうちの少なくとも1つとから成る。
【0022】
本発明に係る多相材料を堆積するには、さらに、次に示す各工程を必要とする。すなわち、基板温度を約25°C〜約400°Cに設定する工程と、RF電力密度を約0.02W/cm2 〜約5.0W/cm2 に設定する工程と、第1の前駆体の流速を約5sccm〜約1000sccmに設定する工程と、第2の前駆体の第1のガスの流速を約5sccm〜約1000sccmに設定する工程と、第2の前駆体の第2のガスの流速を約5sccm〜約1000sccmに設定する工程と、室の圧力を約6.65Pa(=50mTorr)〜約1330Pa(=10Torr)に設定する工程と、基板の直流バイアスを直流約0V〜直流約−400Vに設定する工程とである。
【0023】
本発明は、さらに、BEOL相互接続構造体における層内誘電体または層間誘電体として絶縁材料から成る層を備えた電子構造体に関する。上記BEOL相互接続構造体は、事前処理した半導体基板を備えている。この半導体基板は、絶縁材料から成る第1の層に埋め込まれ金属から成る第1の領域と、多相材料を含み絶縁材料から成る第2の層に埋め込まれ導体から成る第1の領域と、上記導体から成る第1の領域に電気的に接続しているとともに多相材料を含み絶縁材料から成る第3の層に埋め込まれ導体から成る第2の領域とを備えている。上記絶縁材料から成る第2の層は上記絶縁材料から成る第1の層に密着している。上記導体から成る第1の領域は上記金属から成る第1の領域に電気的に接続している。上記絶縁材料から成る第3の層は上記絶縁材料から成る第2の層に密着している。
【0024】
本発明に係る電子構造体は、さらに、上記絶縁材料から成る第1の層と上記絶縁材料から成る第2の層との間に設けられた誘電体キャップ層を備えることができる。さらに、上記絶縁材料から成る第2の層と上記絶縁材料から成る第3の層との間に設けられた誘電体キャップ層と、上記絶縁材料から成る第3の層の表面に設けられた誘電体キャップ層とを備えることができる。
【0025】
誘電体キャップの材料は、酸化シリコン、窒化シリコン、シリコン・オキシナイトライド、高融点金属(Ta、Zr、Hf、またはW)シリコン・ナイトライド、シリコン・カーバイド、シリコン・カルボ−オキサイド、およびこれらの水素添加化合物の中から選択することができる。第1の誘電体キャップ層および第2の誘電体キャップ層は、同じ群の誘電体材料の中から選択する。上記絶縁材料から成る第1の層は、酸化シリコン、窒化シリコン、これらのドープした異形体、たとえばPSGまたはBPSGから成る。本発明に係る電子構造体は、さらに、上記絶縁材料から成る第2の層および上記絶縁材料から成る第3の層のうちの少なくとも1つの上に堆積され誘電体材料から成る拡散障壁層を備えることができる。本発明に係る電子構造体は、さらに、上記絶縁材料から成る第2の層の表面に設けられRIEハードマスク/研磨停止層として用いる誘電体層と、上記RIEハードマスク/研磨停止層の表面に設けられた誘電体拡散障壁層とを備えることができる。本発明に係る電子構造体は、さらに、上記絶縁材料から成る第2の層の表面に設けられた第1の誘電体RIEハードマスク/研磨停止層と、上記第1の誘電体研磨停止層の表面に設けられた第1の誘電体拡散障壁層と、上記絶縁材料から成る第3の層の表面に設けられた第2の誘電体RIEハードマスク/研磨停止層と、上記第2の誘電体研磨停止層の表面に設けられた第2の誘電体拡散障壁層とを備えることができる。本発明に係る電子構造体は、さらに、多相材料から成る層間誘電体と多相材料から成る層内誘電体との間に設けられ上述したのと同じ材料から成る誘電体キャップ層を備えることができる。
【0026】
【発明の実施の形態】
本発明は、誘電率が小さな新規な多相材料、およびこの多相材料から成る膜を製造する方法を開示する。好適な実施形態で開示される材料は、少なくとも2つの層を含んでいる。第1の相は、共有結合ネットワークがSi原子、C原子、O原子、およびH原子から成り、誘電率が3.6以下である水素添加酸化シリコン炭素(SiCOH)材料の「ホスト(host)」マトリクス(「親」基材)である。本発明に係る材料の他の相は、主としてC原子とH原子から成る。また、この多相材料は、分子の大きさ、すなわち直径が約0.5〜20ナノメートルのボイドを含んでいる。また、本発明は、平行平板プラズマ強化CVD堆積室で多相材料を製造する方法を開示する。この多相膜は、Si原子、O原子、C原子、およびH原子、ならびに環構造をした任意選択の分子から成る第1の前駆ガス、および、炭素原子と水素原子から成る少なくとも1種類の分子を含む第2の前駆ガスまたは前駆ガス混合物を用いてを形成することができる。また、本発明に係る低誘電率多相膜は、300°C以上の温度で少なくとも0.5時間熱処理して誘電率を低減することができる。
【0027】
この熱処理工程の間に、実質的に炭素原子と水素原子を含む第2の前駆ガス(または前駆ガス混合物)に由来する分子断片が熱的に分解し、より小さな分子に変換され、膜から剥離(はくり)する。また、分子断片が変換され剥離する上記プロセスによって、膜中でさらにボイドが発生することもある。この結果、膜の密度が小さくなる。
【0028】
本発明は、BEOL配線構造体における集積化に適した、低誘電率、すなわち誘電率が3.2未満である少なくとも2つの相を有する材料を調製する方法を開示する。膜は、少なくとも2つの適切な相を選択することにより、調製することができる。図1は、200mmウェーハを処理するPECVD反応炉10の断面図である。前駆ガスは、ギャップによって基板チャック12から離隔されたガス分散プレート(GDP)14を通じて反応炉10中に導入され、排気口18を通じて排気される。基板チャック12にはRF電源20が接続されている。これにより、基板22にRF電力が供給される。実際には、反応炉の他のすべての部品は接地されている。したがって、基板22は、負にバイアスされる。その値は、反応炉の形状とプラズマ・パラメータによって決まる。異なる実施形態では、RF電源20を室から電気的に絶縁されたGDP14に接続し、基板チャック12を接地している。別の実施形態では、複数の電源を用いている。たとえば、2つの電源を同じRF周波数で動作させてもよいし、あるいは、1つを低周波数で動作させもう1つを高周波数で動作させてもよい。2つの電源は、双方を同じ電極に接続してもよいし、それぞれ別々の電極に接続してもよい。別の実施形態では、堆積の間にRF電力をパルス状にオン・オフしている。低誘電率(low-k)膜を堆積する間に制御するプロセス変数には、RF電力、前駆ガスの混合比と流速、反応炉の圧力、および基板温度がある。以下に、第1の前駆体(TMCTS)と第2の前駆体2,5−ノルボルナジエン(2,5-norbornadiene 、バイシクロ[2. 2. 1]ヘプタ−2,5−ジエン〔 bicyclo[2.2.1 ]hepta-2,5-diene 〕すなわちBCHDとも呼ばれる)とから本発明に係る膜を堆積する第1の例を示す。この第1の例では、TMCTS前駆蒸気は、搬送ガスとしてHeを用いて反応炉内に輸送した。任意実行事項として、堆積後に膜を400°Cで熱処理して誘電率kを低減させた。
【0029】
次に、図2を参照すると、拡大断面図に本発明に係る2相材料が示されている。第1の相31は、共有結合ネットワーク中にSi原子、C原子、O原子、およびH原子を含む水素添加酸化シリコン炭素(SiCOH)材料から成り、誘電率が3.6以下である「ホスト」マトリクスである。この第1の相31の共有結合ネットワーク構造を、図3に示す。
【0030】
次に、図3を参照する。実線は、Si原子、C原子、O原子、およびH原子の間の共有結合を表わしている。これはランダム・ネットワークであるから、この構造には基本的な繰り返し単位は存在しない。水素原子は、符号1を付した「H」で示してある。ネットワーク中の酸素原子は、「O」で示してあり、符号2が付してある。ネットワーク中の炭素原子は、「C」で示してあり、符号3が付してある。ネットワーク中のシリコン原子は、4本の実線の交点で表されており、符号4が付してある。酸素原子2は、CまたはSiの2つの原子の間に存在する。第1の相内に存在するのが、本発明に係る材料の第2の相32である。第2の相は、実質的にC原子とH原子とから成る。多相材料には、さらに、ナノメートル寸法、すなわち直径が0.5〜200ナノメートルのきわめて多数の細孔(pore: 細孔)が含まれている。「ホスト」マトリクスとも呼ばれる第1の相の共有結合ネットワークを図3に示す。
【0031】
図4を参照すると、本発明に係る3相材料が拡大断面図に示してある。第1の相33は、「ホスト」マトリクスであり、共有結合ネットワークがSi原子、C原子、O原子、およびH原子から成り、誘電率が3.6以下である水素添加酸化シリコン炭素(SiCOH)材料である。この第1の相の構造は、上で図3に示した。第1の相内に存在するのが、本発明に係る材料の第2の相39であり、本発明に係る材料の第3の相35である。第2の相は、実質的に、C原子およびH原子と、ナノメートルの大きさ、すなわち直径が0.5〜200ナノメートルのきわめて多数の細孔とから成る。
【0032】
第3の相は、「ゲスト(guest)」分子が存在することにより生成された、マトリクス中の空域である。この空域は、ゲスト分子が存在することにより導入されるボイドである。ゲスト分子は、本発明に係る多相材料の第1の相のランダム・ネットワーク(図3参照)を分断する。あるいは、第3の相は、C原子およびH原子と、ナノメートルの大きさのきわめて多数の細孔とから成る。この細孔の大きさは、2相組成物の細孔よりも大きい。具体的には、第3の相の細孔の大きさは、直径が0.5〜100ナノメートルである。
【0033】
〔例1〕
この実現例では、膜を堆積する間、プラズマを連続モードで動作させた。ガス混合物は、流速30sccmのTMCTS+Heから成る混合物と流速3sccmのBCHDとから構成した。反応炉内の圧力は、66.5Pa(=500mTorr)に維持した。基板は、13.56MHzの周波数で15WのRF電力を印加した電極上に載置した。基板は、直流−17Vの負に自己バイアスされた。この結果、堆積した膜の誘電率は、堆積したままの状態でk=3.13であった。400°Cで4時間のアニールを施したのち、膜の誘電率はk=2.91になった。
【0034】
次に、図5と図6を参照して、第1の実施形態の結果を検討する。図5は、典型的なSiCOH膜のフーリエ変換赤外分光(FTIR)スペクトルを示す図である。このスペクトルは、1000〜1100cm-1における強いSi−O吸収帯、1275cm-1におけるSi−CH3 吸収ピーク、2150〜2250cm-1におけるSi−H吸収帯、および、2900〜3000cm-1における小さなC−H吸収ピークを示している。SiCOH膜のSiOピークと比較したCHピーク、SiHピーク、およびSi−CH3 ピークの相対強度を表1に示す。
【0035】
図6は、(TMCTS+He)+BCHDの混合物から調製した多相膜から得られたFTIRスペクトルを示す図である。このスペクトルは、図5と同様に、Si−O吸収ピーク、Si−CH3 吸収ピーク、Si−H吸収ピーク、およびC−H吸収ピークを示している。しかし、2900〜3000cm-1におけるC−H吸収帯の強度が、図5に示すSiCOH膜の場合よりも多相膜の場合の方がずっと強い。この膜のSiOピークと比べたC−Hピーク、Si−Hピーク、およびSi−CH3 ピークの相対強度も、表1に示す。表1から分かるように、多相膜のC−Hピークの積分面積は、Si−CH3 ピークの積分面積の40%である。一方、SiCOH膜では、C−Hピークの積分面積は、Si−CH3 ピークの積分面積の2%にすぎない。このことは、多相膜がSiCOH相に加え2次CHx (炭化水素)相を大量に含んでいる、ということを明瞭に示している。図6に示す多相材料のスペクトルにおいてSi−Oピークを分離させると、2次相が示す別の側面が得られる。
【0036】
【表1】
【0037】
〔例2〕
この実現例では、膜を堆積する間、プラズマを連続モードで動作させた。ガス混合物は、流速30sccmのTMCTS+Heと流速1sccmのBCHDとから構成した。反応炉内の圧力は、66.5Pa(=500mTorr)に維持した。基板は、13.56MHzの周波数で6WのRF電力を印加した電極上に載置した。基板は、直流−25Vの負に自己バイアスされた。この結果、堆積した膜の誘電率は、堆積したままの状態でk=2.82であった。400°Cで4時間のアニールを施したのち、膜の誘電率はk=2.81になった。
【0038】
〔例3〕
この実現例では、膜を堆積する間、プラズマをパルス・モードで動作させた。すなわち、1サイクル当りプラズマ・オン時間を18msにし、プラズマ・オフ時間を182msにした。他の条件は、例2の場合と同じにした。
【0039】
〔例4〕
この例では、膜を堆積する間にプラズマを連続モードで動作させ、BCHDとともに、トリメチルシランから成る異なる前駆体を用いた。反応炉内の圧力は、26.6Pa(=200mTorr)に維持した。基板は、13.56MHzの周波数で9WのRF電力を印加した電極上に載置した。基板は、直流−200Vの負に自己バイアスされた。この結果、堆積した2相膜の主相は、O原子を除くSi原子、C原子、およびH原子から成る。
【0040】
〔例5〕
この実現例では、ガス混合物に第3ブチル・エーテル(TBE)から成る非循環形炭化水素を追加した点だけを除いて、例1で上述したのと同様の方法で多相膜を調製する。結果として得られる膜は、SiCOHマトリクス、CH環構造を含むCHx 相と、線形CH構造を含むCHy 相とから成る。環状炭化水素前駆体がフェノール環を含んでいる場合、膜中の第1のCHx 相は芳香族CH構造を含むことになる。
【0041】
本発明に係る新規な材料は、少なくとも2つの相から成る。第1の相の組成物は、Si原子、C原子、O原子、およびH原子を含んでいる。好適な濃度範囲は、次に示す範囲から選択するのが有利である。すなわち、約5〜約40原子パーセントのSi、約5〜約45原子パーセントのC、約0〜約50原子パーセントのO、および、約10〜約55原子パーセントのHである。留意点を挙げると、Oの原子パーセントが0だと、SiCHから成る組成物が生成される。この組成物は、その特性がSiCOHの特性と似ているから、本発明に係る組成物としても好適に用いうる。たとえば、例4には、酸素を含まずSiCHから成る第1の相を含む膜が記載さている。SiCH膜は、Si、C、およびHを含む前駆ガスをPECVD室内に流すことによって堆積することができる。第2の相の組成物は、C原子とH原子を含み、任意事項としてF原子とO原子を含む。好適な濃度範囲は、約90〜約45原子パーセントのC、および約10〜約55原子パーセントのHから選択するのが有利である。本発明に係る材料は、さらに、多相材料中に分散した分子の大きさのボイドを含んでいる。また、本発明に係る材料の組成物は、さらに、たとえばF、N、Geなどの元素を少なくとも1つ含んでいてもよい。これによっても、同様に所望の結果が得られる。
【0042】
上述した堆積膜を特徴付けるのは、図6に示すものと同様のFTIRスペクトルである。そのスペクトルには、1000〜1100cm-1に強いSi−O吸収帯が、1275cm-1にSi−CH3 の吸収ピークが、2150〜2250cm-1にSi−H吸収帯が、そして、2900〜3000cm-1にC−H吸収帯がそれぞれ存在する。SiCOH膜のSiOピークと比べたCHピーク、SiHピーク、およびSiCH3 ピークの相対強度を、表1に示す。各ピークきの相対強度は、堆積条件を変えることにより、また、前駆ガスを変えることにより、変化させうる。SiO吸収帯は、1070cm-1と1030cm-1とにおける2つのピークに分離することができる。このうち、第1のピークは、ナノポーラス(nanoporousすなわちSi−Oかご構造)が存在することを示している。C−Hピークの積分面積対Si−CH3 の積分面積の比(40%、表1参照)は、SiCOH膜の2%しかない比と比べるとはるかに大きい。このことは、多相膜がSiCOH相に加えきわめて多量の2次CHx(炭化水素)を含んでいる、ということを明瞭に示している。
【0043】
搬送ガスとして、Ar、H2 、N2 など他のガスを用いることもできる。前駆体の蒸気圧が十分高い場合には、搬送ガスを必要としない。液体の前駆体をプラズマ反応炉に輸送する別の方法としては、液体輸送システムを用いるものがある。低誘電率の膜の特性を変更する必要がある場合には、ガス混合物に窒素、水素、、ゲルマニウム、またはフッ素を含有するガスを加えてもよい。したがって、多相膜は、Ge、N、Fなどの原子を含んでいる。
【0044】
必要な場合には、堆積した多相膜は、集積化処理を行なう前に、任意実行事項としてさらに、揮発性残存物を蒸発させたのちに膜の寸法を安定化させる、あるいは、単に膜の寸法を安定化させるように変更を施してもよい。この安定化処理は、300〜400°Cで約0.25〜約4時間の炉アニール工程で行なうことができる。この安定化処理は、また、300°C超のRTA(rapid thermal annealing)工程で行なってもよい。本発明に係る新規の方法に従って作製した多相膜の誘電率は、3.2以下である。本発明に係る方法に従って作製した多相膜は、少なくとも350°Cの温度までは安定である。
【0045】
本発明に係る方法で作製した多相膜は、誘電率がk<3.2であることを特徴とするとともに、通常は最高400°Cの温度で処理されるBEOL相互接続構造体におけるプロセス統合に対して熱的に安定である。さらに、本発明に係る多相膜は、水中でのクラック伝搬速度がきわめて遅く、10-9m/s未満、あるいは10-11 m/s未満にもなりうる。以上のとおりであるから、本発明に係る新規な材料および方法は、論理デバイスやメモリ・デバイス用のBEOL工程において、層内誘電体および層間誘電体としての多相膜の形成に容易に適用することができる。
【0046】
本発明に係る新規な方法で形成した電子デバイスを、図7〜図10に示す。留意点を挙げると、図7〜図10に示すデバイスは本発明に係る方法の説明目的の単なる例にすぎず、本発明に係る新規な方法によれば、無数の他のデバイスを形成することができる。
【0047】
図7には、シリコン基板32上に構築した電子デバイス30が示されている。まず、シリコン基板32の表面に絶縁材料層34を形成する。この絶縁材料層34中には、金属から成る第1の領域36が埋め込まれている。金属から成る第1の領域36上でCMP(chemical mechanical polishing)プロセスを実行したのち、絶縁材料から成る第1の層34と金属から成る第1の領域36の上に本発明に係る多相膜38を堆積する。絶縁材料から成る第1の層34は、酸化シリコン、窒化シリコン、これらの材料にドープを行なった変形体、または、他の好適な絶縁材料で形成するのが好適である。次いで、多相膜38をフォトリソグラフィ・プロセスでパターニングしたのち、その上に導体層40を堆積する。第1の導体層40上でCMPプロセスを実行したのち、PECVD堆積プロセスによって多相膜から成る第2の層44を堆積して、第1の多相膜38と第1の導体層40を覆う。導体層40は、金属材料または非金属の導電材料で堆積する。たとえば、アルミニウムまたは銅から成る金属材料、または、窒化物またはポリシリコンから成る非金属材料である。第1の導体40は、金属から成る第1の領域36に電気的に接続されている。
【0048】
次いで、フォトリソグラフィ処理を行なったのち、第2の導体材料を堆積して、第2の多相膜層44上に導体から成る第2の領域50を形成する。導体から成る第2の領域50も、第1の導体層40の堆積に使用したのと同様の金属材料または非金属材料で堆積する。導体から成る第2の領域50は、導体から成る第1の領域40と電気的に接続されているとともに、多相絶縁体から成る第2の層44中に埋め込まれている。多相膜から成る第2の層44は、絶縁材料から成る第1の層38に密着している。この例では、多相の絶縁材料から成る第1の層38は、層内誘電体材料である。一方、絶縁材料から成る第2の層すなわち多相膜44は、層内誘電体であるとともに層間誘電体でもある。多相膜の低誘電率に基づいて、第1の絶縁層38と第2の絶縁層44によってきわめて良好な絶縁特性を得ることができる。
【0049】
図8は、本発明に係る電子デバイス60を示す図である。電子デバイス60は、図7に示した電子デバイス30と似ているが、第1の絶縁材料層38と第2の絶縁材料層44との間に堆積した追加の誘電体キャップ層62を備えている。誘電体キャップ層62は、たとえば酸化シリコン、窒化シリコン、シリコン・オキシナイトライド、高融点金属(Ta、Zr、Hf、またはW)シリコン・ナイトライド、炭化けい素、シリコン・カルボ・オキサイド(SiCO)、およびこれらの水素添加化合物などの材料で好適に形成することができる。追加の誘電体キャップ層62は、第1の導体層40が第2の絶縁材料層44中に、あるいはさらに下の層中に、特に層34と層32の中に拡散するのを防止する拡散障壁層として機能する。
【0050】
本発明の別の実施形態の電子デバイス70を、図9に示す。電子デバイス70では、RIEマスクおよびCMP研磨停止層として機能する2つの追加の誘電体キャップ層72および74を用いている。第1の誘電体キャップ層72は、第1の多相絶縁材料層38の表面に堆積し、RIEマスクとして用いる。第2の誘電体キャップ層74の機能は、第1の導体層40を平坦化する際に用いるCMPプロセスの終点を提供することである。この研磨停止層74は、たとえば酸化シリコン、窒化シリコン、シリコン・オキシナイトライド、高融点金属(Ta、Zr、Hf、またはW)シリコン・ナイトライド、炭化けい素、シリコン・カルボ・オキサイド(SiCO)、およびこれらの水素添加化合物などの好適な誘電体材料で堆積することができる。誘電体層72の表面は、第1の導体層40と同一の水準にある。同じ目的で、第2の多相絶縁材料層44の表面に第2の誘電体層74を付加することができる。
【0051】
本発明のさらに別の実施形態に係る電子デバイス80を、図10に示す。この別の実施形態では、誘電体材料から成る追加の層82を堆積して、第2の絶縁材料層44を2つの分離した層84と86とに分割している。したがって、図9に示す、多相材料で形成された層内・層間誘電体層44は、ビア(バイア)92と相互接続94との間の境界で、層間誘電体層84と層内誘電体層86とに分割されている。さらに、上部誘電体層74の表面には、追加の拡散障壁層96が堆積されている。この別の実施形態に係る電子構造体80によって提供される追加の利点は、誘電体層82がRIEエッチング停止層として機能するから、相互接続の深さ方向の制御性が格段に向上する、という点である。
【0052】
さらに別の実施形態は、配線構造体中に層内誘電体または層間誘電体として絶縁材料の層を備えた電子構造体を備えている。上記配線構造体は、事前処理した半導体基板を備えている。上記半導体基板は、絶縁材料から成る第1の層に埋め込まれ金属から成る第1の領域と、絶縁材料から成る第2の層に埋め込まれ導体から成る第1の領域と、上記導体から成る第1の領域に電気的に接続するとともに絶縁材料から成る第2の層に埋め込まれ導体から成る第2の領域と、上記絶縁材料から成る第2の層と上記絶縁材料から成る第3の層との間に設けられた第1の誘電体キャップ層と、上記絶縁材料から成る第3の層の表面に設けられた第2の誘電体キャップとを備えている。上記絶縁材料から成る第2の層は上記絶縁材料から成る第1の層に密着しており、上記導体から成る第1の領域は上記金属から成る第1の領域に電気的に接続されている。上記絶縁材料から成る第3の層は上記絶縁材料から成る第2の層に密着している。上記第1の誘電体キャップ層および上記第2の誘電体キャップ層はSi原子、C原子、O原子、およびH原子を含む材料、または、好ましくは多相組成物で形成されている。
【0053】
本発明のさらに別の実施形態は、事前処理した半導体基板を備えた配線構造体中に層内誘電体または層間誘電体として絶縁材料から成る層を備えた電子構造体を備えている。上記半導体基板は、絶縁材料から成る第1の層に埋め込まれ金属から成る第1の領域と、上記絶縁材料から成る第1の層に密着し絶縁材料から成る第2の層に埋め込まれた導体から成る第1の領域と、上記導体から成る第1の領域に電気的に接続するとともに絶縁材料から成る第3の層に埋め込まれ導体から成る第2の領域と、拡散障壁層とを備えている。上記導体から成る第1の領域は上記金属から成る第1の領域に電気的に接続している。上記絶縁材料から成る第3の層は上記絶縁材料から成る第2の層に密着している。上記拡散障壁層はSi原子、C原子、O原子、およびH原子を含む多相材料で形成され、上記絶縁材料から成る第2の層および上記絶縁材料から成る第3の層のうちの少なくとも一方の上に堆積されている。
【0054】
さらに別の実施形態は、事前処理した半導体基板を備えた配線構造体中に層内誘電体または層間誘電体として絶縁材料から成る層を備えた電子構造体を備えている。上記半導体基板は、絶縁材料から成る第1の層に埋め込まれ金属から成る第1の領域と、上記絶縁材料から成る第1の層に密着し絶縁材料から成る第2の層に埋め込まれ導体から成る第1の領域と、上記導体から成る第1の領域に電気的に接続するとともに絶縁材料から成る第3の層に埋め込まれ導体から成る第2の領域と、上記絶縁材料から成る第2の層の表面に設けられたRIE(反応性イオン・エッチング)ハードマスク/研磨停止層と、上記RIEハードマスク/研磨停止層の表面に設けられた拡散障壁層とを備えている。上記導体から成る第1の領域は上記金属から成る第1の領域に電気的に接続している。上記絶縁材料から成る第3の層は上記絶縁材料から成る第2の層に密着している。上記RIEハードマスク/研磨停止層および上記拡散障壁層はSi原子、C原子、O原子、およびH原子を含む多相材料で形成されている。
【0055】
さらに別の実施形態は、事前処理した半導体基板を備えた配線構造体中に層内誘電体または層間誘電体として絶縁材料から成る層を備えた電子構造体を備えている。上記半導体基板は、絶縁材料から成る第1の層に埋め込まれ金属から成る第1の領域と、上記絶縁材料から成る第1の層に密着し絶縁材料から成る第2の層に埋め込まれ導体から成る第1の領域と、上記導体から成る第1の領域に電気的に接続するとともに絶縁材料から成る第3の層に埋め込まれ導体から成る第2の領域と、上記絶縁材料から成る第2の層の表面に設けられた第1のRIEハードマスク/研磨停止層と、上記第1のRIEハードマスク/研磨停止層の表面に設けられた第1の拡散障壁層と、上記絶縁材料から成る第3の層の表面に設けられた第2のRIEハードマスク/研磨停止層と、上記第2のRIEハードマスク/研磨停止層の表面に設けられた第2の拡散障壁層とを備えている。上記導体から成る第1の領域は上記金属から成る第1の領域に電気的に接続している。上記絶縁材料から成る第3の層は上記絶縁材料から成る第2の層に密着している。上記第1および第2のRIEハードマスク/研磨停止層、ならびに上記第1および第2の拡散障壁層は、Si原子、C原子、O原子、およびH原子を含む多相材料で形成されている。
【0056】
本発明のさらに別の実施形態は、すぐ上で述べたものと同様の配線構造体中に層内誘電体または層間誘電体として絶縁材料から成る層を備えた電子構造体を備えているが、さらに、誘電体から成るキャップ層を備えている。上記キャップ層は、Si原子、C原子、O原子、およびH原子を含む多相材料で形成されるとともに、層間誘電体と層内誘電体との間に設けられている。
【0057】
以上、本発明に係る新規な方法およびその方法によって形成される電子構造体を、上の記述および図1〜図10において十分に説明した。強調すべき点を挙げると、図7〜図10に示した本発明に係る電子構造体の例は本発明に係る新規な方法を単に説明するだけのものであり、本発明に係る新規な方法は、無数の電子デバイスの製造に適用することができる。
【0058】
本発明を説明調で記述したけれども、ここで使用した用語法は記述を目的としたものであり、限定を意図していない、という点を理解すべきである。
【0059】
さらに、好適な実施形態およびいくつかの別の実施形態の観点から本発明を記述したけれども、当業者はこれらの教示を本発明の他の可能な変形例に容易に適用しうる、という点を認識すべきである。
【図面の簡単な説明】
【図1】 本発明に係る平行平板CVD室の断面図である。
【図2】 本発明に係る2相材料の拡大断面図である。
【図3】 本発明に係る2相材料の第1の相のランダム共有結合構造の模式図である。
【図4】 本発明に係る3相材料の拡大断面図である。
【図5】 TMCTS(tetramethyltetracyclosiloxane)とHeから成る混合物で堆積した単相SiCOHから得られたFTIR(フーリエ変換赤外)スペクトルである。
【図6】 TMCTS+Heと2,5−ノルボルナジエン(バイシクロ[2.2.1]ヘプタ−2,5ジエンとも呼ばれる)で堆積した本発明に係る2相材料から得られたFTIRスペクトルである。
【図7】 多相材料で形成した層内誘電体層と層間誘電体層を備えた本発明に係る電子デバイスの拡大断面図である。
【図8】 多相材料膜の表面に堆積した追加の拡散障壁誘電体層を備えた、図7の本発明に係る電子構造体の拡大断面図である。
【図9】 追加のRIEハードマスク/研磨停止誘電体キャップ層と研磨停止層の表面に堆積した誘電体キャップ拡散障壁層とを備えた、図8の本発明に係る電子構造体の拡大断面図である。
【図10】 多相材料膜の表面に堆積した追加のRIEハードマスク/研磨停止誘電体層を備えた、図9の本発明に係る電子構造体の拡大断面図である。
【符号の説明】
10 PECVD反応炉
12 基板チャック
14 ガス分散プレート(GDP)
18 排気口
20 RF電源
22 基板
31 第1の相
33 第1の相
35 第3の相
39 第2の相
30 電子デバイス
32 シリコン基板
34 絶縁材料から成る第1の層
36 金属から成る第1の領域
38 第1の多相膜
40 第1の導体層
44 多相膜から成る第2の層
50 導体から成る第2の領域
60 電子デバイス
62 誘電体キャップ層
70 電子デバイス
72 第1の誘電体キャップ層
74 第2の誘電体キャップ層
80 電子デバイス
82 誘電体材料から成る追加の層
84 層間誘電体層
86 層内誘電体層
92 ビア(バイア)
94 相互接続
96 拡散障壁層
Claims (51)
- 少なくとも2つの相を備えた誘電体材料であって、
実質的にSi、C、O、およびHから成る第1の相と、
前記第1の相中に分散し実質的にC、H、および多数のナノメートルの大きさの細孔から成る少なくとも1つの第2の相と
を備え、
前記少なくとも1つの第2の相が、バイシクロ[2.2.1]ヘプタ−2,5−ジエンより形成された相であり、
前記誘電体材料の誘電率が3.2以下である
誘電体材料。 - 前記第1の相が、Si−O結合、Si−C結合、Si−H結合、およびC−H結合を備えた共有結合構造体である、請求項1に記載の誘電体材料。
- 前記少なくとも1つの第2の相が、前記少なくとも1つの第2の相中のC原子と前記第1の相中のSi原子、C原子、およびO原子との間に形成された結合によって、前記第1の相と共有結合している、請求項1に記載の誘電体材料。
- 前記少なくとも1つの第2の相が、前記第1の相によって囲まれている、請求項1に記載の誘電体材料。
- 前記第1の相と前記少なくとも1つの第2の相とから成る3次元ネットワークを共有結合させることにより多相材料が形成されている、請求項1に記載の誘電体材料。
- 前記第1の相が、5〜40原子パーセントのSiと、5〜45原子パーセントのCと、0〜50原子パーセントのOと、10〜55原子パーセントのHとから成る、請求項1に記載の誘電体材料。
- 前記少なくとも1つの第2の相が、45〜90原子パーセントのCと、10〜55原子パーセントのHとから成る、請求項1に記載の誘電体材料。
- 前記多数のナノメートルの大きさの細孔の直径が、0.5nm〜100nmである、請求項1に記載の誘電体材料
- 前記多数のナノメートルの大きさの細孔の直径が、0.5nm〜20nmである、請求項1に記載の誘電体材料。
- 前記多数のナノメートルの大きさの細孔が、前記誘電体材料の合計体積の0.5%〜50%を占めている、請求項1に記載の誘電体材料。
- 膜の厚さが1.3マイクロメートル以下であり、その水中におけるクラック伝搬速度が10-9m/s未満である、請求項1に記載の誘電体材料で形成された膜。
- 前記水中におけるクラック伝搬速度が、10-10m/s未満である、請求項11に記載の膜。
- 前記Si原子が少なくとも部分的にGe原子で置き換えられている、請求項1に記載の誘電体材料組成物。
- さらに、F、N、およびGeから成る群から選択した少なくとも1つの元素を含む、請求項1に記載の誘電体材料組成物。
- プラズマ強化化学気相堆積(PECVD)室を準備する工程と、
前記PECVD室内に基板を設置する工程と、
実質的にSiと、C、O、およびHから成る群から選択した少なくとも2つの元素とから成る第1の前駆ガスを前記PECVD室内に流入させる工程と、
実質的に炭素および水素を含む分子を含む少なくとも1つの第2の前駆ガスを流す工程と、
前記基板上に、実質的にSi、C、O、およびHから成る第1の相と、C、H、およびナノメートルの大きさの多数の細孔から成る少なくとも1つの第2の相とを備えた多相膜を堆積する工程とを備え、
前記少なくとも1つの第2の前駆ガスが、バイシクロ[2.2.1]ヘプタ−2,5−ジエンである、
多相低誘電率膜を製造する方法。 - 前記PECVD室が、平行平板型のプラズマ反応炉である、請求項15に記載の方法。
- さらに、前記PECVD室内において連続モードで前記多相膜を堆積する工程を備えた、請求項15に記載の方法。
- さらに、前記PECVD室内においてパルス・モードで前記多相膜を堆積する工程を備えた、請求項15に記載の方法。
- さらに、前記膜を200℃以上の温度で熱処理する工程を備えた、請求項15に記載の、多相低誘電率膜を製造する方法。
- 前記第1の前駆ガスが、さらに、メチルシランを含んでいる、請求項15に記載の方法。
- 前記第1の前駆ガスを流す工程が、さらに、1,3,5,7−テトラメチルシクロテトラシロクサン(TMCTSすなわちC4H16O4Si4)、テトラエチルシクロテトラシロクサン(C8H24O4Si4)、デカメチルシクロペンタシロクサン(C10H30O5Si5)、O2またはN2Oから成る酸化剤で混合されたメチルシラン分子、ならびに、Si、O、およびCから成る前駆混合物から成る群から環構造を備えた分子を含む前駆体を選択する工程を備えている、請求項15に記載の方法。
- 前記少なくとも1つの第2の前駆ガスが、さらに、炭化水素、エーテル、アルコール、エステル、ケトン、アルデヒド、アミン、および、O、N、またはFを含む他の炭化水素から成る群から選択した、少なくとも2つの異なる炭素および水素を含む分子から成る、
請求項15に記載の方法。 - さらに、前記第1の前駆ガスおよび前記少なくとも1つの第2の前駆ガスを、水素、酸素、ゲルマニウム、またはフッ素を含むガスから成る群から選択した少なくとも1つのガスで混合する工程を備えた、請求項15に記載の方法。
- 堆積室を準備する工程と、
前記堆積室内に基板を設置する工程と、
前記堆積室にプラズマ源室を並置しかつ流体接続する工程と、
Siと、C、O、およびHから成る群から選択した少なくとも2つの元素を含む第1の前駆ガスを前記プラズマ源室に流入させ、前記第1の前駆ガスを分解してイオン化し、それを前記堆積室内に流入させる工程と、
炭素および水素を含む分子、または炭素および水素を含み搬送用不活性ガスで希釈した分子から成る少なくとも1つの第2の前駆ガスを前記堆積室内に流入させる工程と、
実質的にSi、C、O、およびHから成る第1の相と、実質的にC、H、およびナノメートルの大きさの多数の細孔から成る少なくとも1つの第2の相とを前記基板上に堆積する工程と
を備え、
前記少なくとも1つの第2の前駆ガスが、バイシクロ[2.2.1]ヘプタ−2,5−ジエンである、
多相低誘電率膜を製造する方法。 - さらに、前記プラズマ源室を連続モードで動作させる工程を備えた、請求項24に記載の、多相低誘電率膜を製造する方法。
- さらに、前記プラズマ源室をパルス・モードで動作させる工程を備えた、請求項24に記載の、多相低誘電率膜を製造する方法。
- さらに、前記膜を200℃以上の温度で熱処理する工程を備えた、請求項24に記載の、多相低誘電率膜を製造する方法。
- 前記第1の前駆ガスがさらにメチルシランを含んでいる、請求項24に記載の、多相低誘電率膜を製造する方法。
- 前記第1の前駆ガスを流入させる前記工程が、さらに、1,3,5,7−テトラメチルシクロテトラシロクサン(TMCTSすなわちC4H16O4Si4)、テトラエチルシクロテトラシロクサン(C8H24O4Si4)、デカメチルシクロペンタシロクサン(C10H30O5Si5)、ならびに、Si、O、およびCから成る前駆混合物から成る群から環構造を備えた分子を含む前駆体を選択する工程を備えている、請求項24に記載の、多相低誘電率膜を製造する方法。
- 前記少なくとも1つの第2の前駆ガスが、さらに、炭化水素、エーテル、アルコール、エステル、ケトン、アルデヒド、アミン、および、O、N、またはFを含む他の炭化水素から成る群から選択した、少なくとも2つの異なる炭素および水素を含む分子から成る、
請求項24に記載の、多相低誘電率膜を製造する方法。 - さらに、前記第1の前駆ガスおよび前記少なくとも1つの第2の前駆ガスを、水素含有ガス、酸素含有ガス、ゲルマニウム含有ガス、およびフッ素含有ガスから成る群から選択した少なくとも1つのガスで混合する工程を備えた、請求項24に記載の、多相低誘電率膜を製造する方法。
- 絶縁材料から成る第1の層に埋め込まれ金属から成る第1の領域を備えた事前処理した半導体基板と、
多相材料で形成され絶縁材料から成る第2の層に埋め込まれ導体から成る第1の領域と、
前記導体から成る第1の領域に電気的に接続しているとともに前記多相材料から成る絶縁材料から成る第3の層に埋め込まれ導体から成る第2の領域と
を備え、
前記多相材料が、実質的にSi、C、O、およびHから成る第1の相と、前記第1の相中に分散された少なくとも1つの第2の相とを備え、
前記少なくとも1つの第2の相が、バイシクロ[2.2.1]ヘプタ−2,5−ジエンより形成された相であって、実質的にC、H、およびナノメートルの大きさの多数の細孔から成り、
前記多相材料の誘電率が3.2以下であり、
前記絶縁材料から成る第2の層が前記絶縁材料から成る第1の層に密着しており、
前記導体から成る第1の領域が前記金属から成る第1の領域に電気的に接続しており、
前記絶縁材料から成る第3の層が前記絶縁材料から成る第2の層に密着している、
配線構造体における層内誘電体または層間誘電体として絶縁材料から成る層を備えた電子構造体。 - さらに、前記絶縁材料から成る第2の層と前記絶縁材料から成る第3の層との間に設けられた誘電体キャップ層を備えた、請求項32に記載の、配線構造体における層内誘電体または層間誘電体として絶縁材料から成る層を備えた電子構造体。
- さらに、前記絶縁材料から成る第2の層と前記絶縁材料から成る第3の層との間に設けられた第1の誘電体キャップ層と、前記絶縁材料から成る第3の層の表面に設けられた第2の誘電体キャップ層とを備えた、請求項32に記載の、配線構造体における層内誘電体または層間誘電体として絶縁材料から成る層を備えた電子構造体。
- 前記誘電体キャップ層が、酸化シリコン、窒化シリコン、シリコン・オキシナイトライド、高融点金属(Ta、Zr、Hf、またはW)シリコン・ナイトライド、シリコン・カーバイド、シリコン・カルボ−オキサイド、およびこれらの水素含有化合物、ならびに改質したSiCOHから成る群から選択した材料で形成されている、請求項33に記載の、配線構造体における層内誘電体または層間誘電体として絶縁材料から成る層を備えた電子構造体。
- 前記第1の誘電体キャップ層および前記第2の誘電体キャップ層が、酸化シリコン、窒化シリコン、シリコン・オキシナイトライド、高融点金属(Ta、Zr、Hf、またはW)シリコン・ナイトライド、シリコン・カーバイド、シリコン・カルボ−オキサイド、およびこれらの水素含有化合物、ならびに改質したSiCOHから成る群から選択した材料で形成されている、請求項34に記載の、配線構造体における層内誘電体または層間誘電体として絶縁材料から成る層を備えた電子構造体。
- 前記絶縁材料から成る第1の層が、酸化シリコン、窒化シリコン、フォスフォシリケート・グラス(PSG)、ボロフォスフォシリケート・グラス(BPSG)、またはこれらの材料のドープした他の異形体である、請求項32に記載の、配線構造体における層内誘電体または層間誘電体として絶縁材料から成る層を備えた電子構造体。
- さらに、前記絶縁材料から成る第2の層および前記絶縁材料から成る第3の層のうちの少なくとも一方の上に堆積された誘電体材料から成る拡散障壁層を備えた、請求項32に記載の、配線構造体における層内誘電体または層間誘電体として絶縁材料から成る層を備えた電子構造体。
- さらに、前記絶縁材料から成る第2の層の表面に設けられた誘電体RIE(反応性イオン・エッチング)ハードマスク/研磨停止層と、前記RIEハードマスク/研磨停止層の表面に設けられた誘電体拡散障壁層とを備えた、請求項32に記載の、配線構造体における層内誘電体または層間誘電体として絶縁材料から成る層を備えた電子構造体。
- さらに、
前記絶縁材料から成る第2の層の表面に設けられた第1の誘電体RIEハードマスク/研磨停止層と、
前記第1の誘電体RIEハードマスク/研磨停止層の表面に設けられた第1の誘電体拡散障壁層と
前記絶縁材料から成る第3の層の表面に設けられた第2の誘電体RIEハードマスク/研磨停止層と、
前記第2の誘電体RIEハードマスク/研磨停止層の表面に設けられた第2の誘電体拡散障壁層と備えた、請求項32に記載の、配線構造体における層内誘電体または層間誘電体として絶縁材料から成る層を備えた電子構造体。 - さらに、多相材料から成る層間誘電体と多相材料から成る層内誘電体との間に設けられた誘電体キャップ層を備えた、請求項40に記載の、配線構造体における層内誘電体または層間誘電体として絶縁材料から成る層を備えた電子構造体。
- 絶縁材料から成る第1の層に埋め込まれ金属から成る第1の領域を備え事前処理した半導体基板と、
多相材料で形成され絶縁材料から成る少なくとも1つの第2の層に埋め込まれ導体から成る少なくとも1つの第1の領域と
を備え、
前記多相材料が実質的にSi、C、O、およびHから成る第1の相を備え、
さらに、
前記第1の相中に分散された少なくとも1つの第2の相
を備え、
前記少なくとも1つの第2の相が、バイシクロ[2.2.1]ヘプタ−2,5−ジエンより形成された相であって、実質的にC、H、およびナノメートルの大きさの多数の細孔から成り、
前記多相材料の誘電率が3.2以下であり、
前記絶縁材料から成る少なくとも1つの第2の層のうちの1つが前記絶縁材料から成る第1の層に密着しており、
前記導体から成る少なくとも1つの第1の領域のうちの1つが前記金属から成る第1の領域に電気的に接続している、
配線構造体における層内誘電体または層間誘電体として絶縁材料から成る層を備えた電子構造体。 - さらに、前記絶縁材料から成る少なくとも1つの第2の層の各々の間に設けられた誘電体キャップ層を備えた、請求項42に記載の、配線構造体における層内誘電体または層間誘電体として絶縁材料から成る層を備えた電子構造体。
- さらに、前記絶縁材料から成る少なくとも1つの第2の層の各々の間に設けられた第1の誘電体キャップ層と、前記絶縁材料から成る最上位の第2の層の表面に設けられた第2の誘電体キャップ層とを備えた、請求項42に記載の、配線構造体における層内誘電体または層間誘電体として絶縁材料から成る層を備えた電子構造体。
- 前記第1の誘電体キャップ層および前記第2の誘電体キャップ層が、多相材料または改質した多相材料で形成されている、請求項44に記載の、配線構造体における層内誘電体または層間誘電体として絶縁材料から成る層を備えた電子構造体。
- 前記誘電体キャップ層が、酸化シリコン、窒化シリコン、シリコン・オキシナイトライド、高融点金属(Ta、Zr、Hf、またはW)シリコン・ナイトライド、シリコン・カーバイド、シリコン・カルボ−オキサイド、およびこれらの水素含有化合物、ならびに改質した多相材料から成る群から選択した材料で形成されている、請求項43に記載の、配線構造体における層内誘電体または層間誘電体として絶縁材料から成る層を備えた電子構造体。
- 絶縁材料から成る第1の層に埋め込まれ金属から成る第1の領域を備え事前処理した半導体基板と、
絶縁材料から成る第2の層に埋め込まれ導体から成る第1の領域と
前記導体から成る第1の領域に電気的に接続するとともに絶縁材料から成る第3の層に埋め込まれ導体から成る第2の領域と、
前記絶縁材料から成る第2の層と前記絶縁材料から成る第3の層との間に設けられた第1の誘電体キャップ層と、
前記絶縁材料から成る第3の層の表面に設けられた第2の誘電体キャップ層とを備え、
前記絶縁材料から成る第2の層が前記絶縁材料から成る第1の層に密着し、
前記導体から成る第1の領域が前記金属から成る第1の領域に電気的に接続しており、
前記絶縁材料から成る第3の層が前記絶縁材料から成る第2の層に密着しており、
前記第1の誘電体キャップ層および前記第2の誘電体キャップ層が多相誘電体材料で形成されており、
前記多相材料が、実質的にSi、C、O、およびHから成る第1の相と、前記第1の相中に分散された少なくとも1つの第2の相とを備え、
前記少なくとも1つの第2の相が、バイシクロ[2.2.1]ヘプタ−2,5−ジエンより形成された相であって、実質的にC、H、およびナノメートルの大きさの多数の細孔から成り、
前記多相材料の誘電率が3.2以下である、
配線構造体における層内誘電体または層間誘電体として絶縁材料から成る層を備えた電子構造体。 - 絶縁材料から成る第1の層に埋め込まれ金属から成る第1の領域を備え事前処理した半導体基板と、
絶縁材料から成る第2の層に埋め込まれ導体から成る第1の領域と
前記導体から成る第1の領域に電気的に接続するとともに絶縁材料から成る第3の層に埋め込まれ導体から成る第2の領域と、
前記絶縁材料から成る第2の層および前記絶縁材料から成る第3の層のうちの少なくとも1つの上に堆積された多相誘電体材料から成る材料で形成された拡散障壁層と
を備え、
前記絶縁材料から成る第2の層が前記絶縁材料から成る第1の層に密着しており、
前記導体から成る第1の領域が前記金属から成る第1の領域に電気的に接続しており、
前記絶縁材料から成る第3の層が前記絶縁材料から成る第2の層に密着しており、
前記多相材料が、実質的にSi、C、O、およびHから成る第1の層と、前記第1の相中に分散した少なくとも1つの第2の相とを備え、
前記少なくとも1つの第2の相が、バイシクロ[2.2.1]ヘプタ−2,5−ジエンより形成された相であって、実質的にC、H、およびナノメートルの大きさの多数の細孔から成り、
前記多相材料の誘電率が3.2以下である、
配線構造体における層内誘電体または層間誘電体として絶縁材料から成る層を備えた電子構造体。 - 絶縁材料から成る第1の層に埋め込まれ金属から成る第1の領域を備え事前処理した半導体基板と、
絶縁材料から成る第2の層に埋め込まれ導体から成る第1の領域と、
前記導体から成る第1の領域に電気的に接続しているとともに絶縁材料から成る第3の層に埋め込まれ導体から成る第2の領域と、
前記絶縁材料から成る第2の層の表面に設けられたRIE(反応性イオン・エッチング)ハードマスク/研磨停止層と、
前記RIEハードマスク/研磨停止層の表面に設けられた拡散障壁層と
を備え、
前記絶縁材料から成る第2の層が前記絶縁材料から成る第1の層に密着し、
前記導体から成る第1の領域が前記金属から成る第1の領域に電気的に接続しており、
前記絶縁材料から成る第3の層が前記絶縁材料から成る第2の層に密着しており、
前記RIEハードマスク/研磨停止層および前記拡散障壁層が、多相誘電体材料で形成されており、
前記多相材料が、実質的にSi、C、O、およびHから成る第1の相と、前記第1の相中に分散された少なくとも1つの第2の相とを備え、
前記少なくとも1つの第2の相が、バイシクロ[2.2.1]ヘプタ−2,5−ジエンより形成された相であって、実質的にC、H、およびナノメートルの大きさの多数の細孔から成り、
前記多相材料の誘電率が3.2以下である、
配線構造体における層内誘電体または層間誘電体として絶縁材料から成る層を備えた電子構造体。 - 絶縁材料から成る第1の層に埋め込まれ金属から成る第1の領域を備え事前処理した半導体基板と、
絶縁材料から成る第2の層に埋め込まれ導体から成る第1の領域と
前記導体から成る第1の領域に電気的に接続するとともに絶縁材料から成る第3の層に埋め込まれ導体から成る第2の領域と、
前記絶縁材料から成る第2の層の表面に設けられた第1のRIEハードマスク/研磨停止層と、
前記第1のRIEハードマスク/研磨停止層の表面に設けられた第1の拡散障壁層と、
前記絶縁材料から成る第3の層の表面に設けられた第2のRIEハードマスク/研磨停止層と、
前記第2のRIEハードマスク/研磨停止層の表面に設けられた第2の拡散障壁層と
を備え、
前記絶縁材料から成る第2の層が前記絶縁材料から成る第1の層に密着しており、
前記導体から成る第1の領域が前記金属から成る第1の領域に電気的に接続しており、
前記絶縁材料から成る第3の層が前記絶縁材料から成る第2の層に密着しており、
前記RIEハードマスク/研磨停止層および前記拡散障壁層が、実質的にSi、C、O、およびHから成る第1の層と、前記第1の相中に分散した少なくとも1つの第2の相とを備えた多相誘電体材料で形成されており、
前記少なくとも1つの第2の相が、バイシクロ[2.2.1]ヘプタ−2,5−ジエンより形成された相であって、実質的にC、H、およびナノメートルの大きさの多数の細孔から成り、
前記多相材料の誘電率が3.2以下である、
配線構造体における層内誘電体または層間誘電体として絶縁材料から成る層を備えた電子構造体。 - さらに、層間誘電体層と層内誘電体層との間に設けられ前記多相誘電体材料で形成された誘電体キャップ層を備えた、請求項48に記載の、配線構造体における層内誘電体または層間誘電体として絶縁材料から成る層を備えた電子構造体。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/US2000/021091 WO2002011204A1 (en) | 2000-08-02 | 2000-08-02 | Multiphase low dielectric constant material and method of deposition |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004534373A JP2004534373A (ja) | 2004-11-11 |
JP3882914B2 true JP3882914B2 (ja) | 2007-02-21 |
Family
ID=21741655
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002516830A Expired - Lifetime JP3882914B2 (ja) | 2000-08-02 | 2000-08-02 | 多相低誘電率材料およびその堆積方法 |
Country Status (4)
Country | Link |
---|---|
JP (1) | JP3882914B2 (ja) |
KR (1) | KR100615410B1 (ja) |
CN (1) | CN1257547C (ja) |
WO (1) | WO2002011204A1 (ja) |
Families Citing this family (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6768200B2 (en) * | 2000-10-25 | 2004-07-27 | International Business Machines Corporation | Ultralow dielectric constant material as an intralevel or interlevel dielectric in a semiconductor device |
US8293001B2 (en) | 2002-04-17 | 2012-10-23 | Air Products And Chemicals, Inc. | Porogens, porogenated precursors and methods for using the same to provide porous organosilica glass films with low dielectric constants |
US9061317B2 (en) | 2002-04-17 | 2015-06-23 | Air Products And Chemicals, Inc. | Porogens, porogenated precursors and methods for using the same to provide porous organosilica glass films with low dielectric constants |
ATE499458T1 (de) * | 2002-04-17 | 2011-03-15 | Air Prod & Chem | Verfahren zur herstellung einer porösen sioch- schicht |
US7384471B2 (en) | 2002-04-17 | 2008-06-10 | Air Products And Chemicals, Inc. | Porogens, porogenated precursors and methods for using the same to provide porous organosilica glass films with low dielectric constants |
US8951342B2 (en) | 2002-04-17 | 2015-02-10 | Air Products And Chemicals, Inc. | Methods for using porogens for low k porous organosilica glass films |
US6846515B2 (en) | 2002-04-17 | 2005-01-25 | Air Products And Chemicals, Inc. | Methods for using porogens and/or porogenated precursors to provide porous organosilica glass films with low dielectric constants |
US7060330B2 (en) * | 2002-05-08 | 2006-06-13 | Applied Materials, Inc. | Method for forming ultra low k films using electron beam |
US7404990B2 (en) * | 2002-11-14 | 2008-07-29 | Air Products And Chemicals, Inc. | Non-thermal process for forming porous low dielectric constant films |
EP1420439B1 (en) * | 2002-11-14 | 2012-08-29 | Air Products And Chemicals, Inc. | Non-thermal process for forming porous low dielectric constant films |
JP2004253791A (ja) | 2003-01-29 | 2004-09-09 | Nec Electronics Corp | 絶縁膜およびそれを用いた半導体装置 |
US7288292B2 (en) * | 2003-03-18 | 2007-10-30 | International Business Machines Corporation | Ultra low k (ULK) SiCOH film and method |
US20040197474A1 (en) * | 2003-04-01 | 2004-10-07 | Vrtis Raymond Nicholas | Method for enhancing deposition rate of chemical vapor deposition films |
US7049247B2 (en) * | 2004-05-03 | 2006-05-23 | International Business Machines Corporation | Method for fabricating an ultralow dielectric constant material as an intralevel or interlevel dielectric in a semiconductor device and electronic device made |
US7332445B2 (en) | 2004-09-28 | 2008-02-19 | Air Products And Chemicals, Inc. | Porous low dielectric constant compositions and methods for making and using same |
US7892648B2 (en) | 2005-01-21 | 2011-02-22 | International Business Machines Corporation | SiCOH dielectric material with improved toughness and improved Si-C bonding |
JP5505680B2 (ja) * | 2008-09-01 | 2014-05-28 | 独立行政法人物質・材料研究機構 | 絶縁膜材料、この絶縁膜材料を用いた成膜方法および絶縁膜 |
CN104746045B (zh) * | 2013-12-26 | 2018-03-06 | 北京北方华创微电子装备有限公司 | 化学气相沉积方法和装置 |
CN108389782B (zh) * | 2018-03-06 | 2020-02-25 | 江苏欧特电子科技有限公司 | 一种形成超低k电介质层的方法 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
ATE49023T1 (de) * | 1984-03-03 | 1990-01-15 | Stc Plc | Pulsierendes plasmaverfahren. |
US5433786A (en) * | 1993-08-27 | 1995-07-18 | The Dow Chemical Company | Apparatus for plasma enhanced chemical vapor deposition comprising shower head electrode with magnet disposed therein |
US5559367A (en) * | 1994-07-12 | 1996-09-24 | International Business Machines Corporation | Diamond-like carbon for use in VLSI and ULSI interconnect systems |
US5789320A (en) * | 1996-04-23 | 1998-08-04 | International Business Machines Corporation | Plating of noble metal electrodes for DRAM and FRAM |
JP3226479B2 (ja) * | 1996-08-29 | 2001-11-05 | 松下電器産業株式会社 | 層間絶縁膜の形成方法 |
US6147009A (en) * | 1998-06-29 | 2000-11-14 | International Business Machines Corporation | Hydrogenated oxidized silicon carbon material |
JP3486155B2 (ja) * | 1999-07-23 | 2004-01-13 | 松下電器産業株式会社 | 層間絶縁膜の形成方法 |
JP3419745B2 (ja) * | 2000-02-28 | 2003-06-23 | キヤノン販売株式会社 | 半導体装置及びその製造方法 |
-
2000
- 2000-08-02 KR KR1020037001345A patent/KR100615410B1/ko active IP Right Grant
- 2000-08-02 CN CNB008197970A patent/CN1257547C/zh not_active Expired - Lifetime
- 2000-08-02 JP JP2002516830A patent/JP3882914B2/ja not_active Expired - Lifetime
- 2000-08-02 WO PCT/US2000/021091 patent/WO2002011204A1/en active Application Filing
Also Published As
Publication number | Publication date |
---|---|
KR100615410B1 (ko) | 2006-08-25 |
CN1257547C (zh) | 2006-05-24 |
KR20040012661A (ko) | 2004-02-11 |
JP2004534373A (ja) | 2004-11-11 |
CN1454394A (zh) | 2003-11-05 |
WO2002011204A1 (en) | 2002-02-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6312793B1 (en) | Multiphase low dielectric constant material | |
JP5511781B2 (ja) | 多相超低誘電膜の形成方法 | |
JP3882914B2 (ja) | 多相低誘電率材料およびその堆積方法 | |
JP4272424B2 (ja) | 半導体素子のレベル内またはレベル間誘電体としての超低誘電率材料、その製造方法、およびそれを含む電子デバイス | |
US6441491B1 (en) | Ultralow dielectric constant material as an intralevel or interlevel dielectric in a semiconductor device and electronic device containing the same | |
KR100702508B1 (ko) | 유전 물질 및 beol 상호 접속 구조체 | |
US6790789B2 (en) | Ultralow dielectric constant material as an intralevel or interlevel dielectric in a semiconductor device and electronic device made | |
WO2006022856A2 (en) | DUV LASER ANNEALING AND STABILIZATION OF SiCOH FILMS | |
TW201142945A (en) | Ultra low dielectric materials using hybrid precursors containing silicon with organic functional groups by plasma-enhanced chemical vapor deposition | |
US6953984B2 (en) | Hydrogenated oxidized silicon carbon material |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050120 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050222 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20050518 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20050525 |
|
RD12 | Notification of acceptance of power of sub attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7432 Effective date: 20050530 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20050530 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050819 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20061024 |
|
RD14 | Notification of resignation of power of sub attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7434 Effective date: 20061025 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20061107 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 3882914 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091124 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101124 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101124 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111124 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111124 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121124 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121124 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131124 Year of fee payment: 7 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |