JP2004534373A - 多相低誘電率材料およびその堆積方法 - Google Patents

多相低誘電率材料およびその堆積方法 Download PDF

Info

Publication number
JP2004534373A
JP2004534373A JP2002516830A JP2002516830A JP2004534373A JP 2004534373 A JP2004534373 A JP 2004534373A JP 2002516830 A JP2002516830 A JP 2002516830A JP 2002516830 A JP2002516830 A JP 2002516830A JP 2004534373 A JP2004534373 A JP 2004534373A
Authority
JP
Japan
Prior art keywords
layer
dielectric
insulating material
multiphase
phase
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2002516830A
Other languages
English (en)
Other versions
JP3882914B2 (ja
Inventor
グリル、アルフレッド
パテル、ヴィシュヌバイ、ブイ
ガテス、ステファン、エム
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JP2004534373A publication Critical patent/JP2004534373A/ja
Application granted granted Critical
Publication of JP3882914B2 publication Critical patent/JP3882914B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H01L23/53295—Stacked insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02362—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment formation of intermediate layers, e.g. capping layers or diffusion barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76828—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76835—Combinations of two or more different dielectric layers having a low dielectric constant
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02203—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being porous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen
    • H01L21/02216—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen the compound being a molecule comprising at least one silicon-oxygen bond and the compound having hydrogen or an organic group attached to the silicon or oxygen, e.g. a siloxane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Inorganic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

【課題】低誘電率の多相材料、この多相材料から成る膜の製造方法、およびこのような膜を備えた電子デバイスを提供する。
【解決手段】ＩＣにおける相互接続誘電体として使用しうる低誘電率の多相材料が開示されている。プラズマ強化化学気相堆積（ＰＥＣＶＤ）技法を用いて低誘電率の多相膜を製造する方法も開示されている。また、上記製造方法によって調製される低誘電率の多相材料から成る絶縁層を備えた電子デバイスも開示されている。

Description

【０００１】
【発明の属する技術分野】
本発明は、一般に誘電率が小さい（すなわちｌｏｗ ｋ の） 多相材料、この多相材料から成る膜の製造方法、およびこのような膜を備えた電子デバイスに関する。特に、本発明は、ＵＬＳＩのＢＥＯＬ（ｂａｃｋ−ｅｎｄ−ｏｆ−ｔｈｅ−ｌｉｎｅ）配線構造において層内（ｉｎｔｒａｌｅｖｅｌ）誘電体膜もしくは層間（ｉｎｔｅｒｌｅｖｅｌ）誘電体膜、キャップ材料、またはハードマスク／研磨停止材として用いる低誘電率の多相材料、上記膜を備えた電子構造体、およびこのような膜や構造体の製造方法に関する。
【０００２】
【従来の技術】
近年、ＵＬＳＩ回路で用いる電子デバイスの寸法が縮小し続けた結果、ＢＥＯＬメタライゼーションの抵抗値の増加に加え、層内（ｉｎｔｒａｌａｙｅｒ）静電容量値と層間（ｉｎｔｅｒｌａｙｅｒ） 静電容量値も増加した。これらの効果が組み合わさると、ＵＬＳＩ電子デバイス中の信号遅延が増大する。将来のＵＬＳＩ回路のスイッチング性能を改善するには、誘電率（ｋ）の小さな絶縁体、特に酸化シリコンの誘電率よりもずっと小さなｋを有する絶縁体を用いて層内静電容量値および層間静電容量値を低減させる必要がある。ｋ値の小さな誘電体材料は、市販されている。そのような誘電体材料の１つに、たとえば、ｋ値が２．０であるＰＴＦＥ（ｐｌｙｔｅｔｒａｆｌｕｏｒｏｅｔｈｙｌｅｎｅ： ポリ４フッ化エチレン）がある。しかし、これらの誘電体材料は、３００〜３５０°Ｃ超の温度にさらすと熱的に安定でなくなる。この結果、これらの誘電体材料は、少なくとも４００°Ｃの熱的安定性を必要とするＵＬＳＩチップ中に集積する間に使い物にならなくなってしまう。
【０００３】
ＵＬＳＩデバイスへ適用することが考えられた低誘電率（ｌｏｗ−ｋ）材料には、Ｓｉ、Ｃ、Ｏを含むポリマー、たとえばメチルシロキサン（ｍｅｔｈｙｌｓｉｌｏｘａｎｅ）、メチルセスキオクサン（ｍｅｔｈｙｌｓｅｓｑｕｉｏｘａｎｅｓ）などの有機ポリマーや無機ポリマーがある。たとえば、Ｎ・ハッカーらによる「新しい低誘電率スピンオン・シリコン酸化物ベースの誘電体の特性」なる論文（ａ ｐａｐｅｒ ”Ｐｒｏｐｅｒｔｉｅｓ ｏｆ ｎｅｗ ｌｏｗ ｄｉｅｌｅｃｔｒｉｃ ｃｏｎｓｔａｎｔ ｓｐｉｎ−ｏｎ ｓｉｌｉｃｏｎ ｏｘｉｄｅ ｂａｓｅｄ ｄｉｅｌｅｃｔｒｉｃｓ” ｂｙ Ｎ． Ｈａｃｋｅｒ ｅｔ ａｌ．， ｐｕｂｌｉｓｈｅｄ ｉｎ Ｍａｔ． Ｒｅｓ． Ｓｏｃ． Ｓｙｍｐ． Ｐｒｏｃ．， ｖｏｌ． ４７６ （１９９７） ｐ２５）に記載されている材料は、熱安定性要件を満たしているようにみえる。ただし、これらの材料の一部のものでは、スピンオン技法で膜を調製した場合、相互接続構造体中に集積するのに必要な厚さに到達すると、亀裂が容易に伝搬してしまう。さらに、前駆材料が高価で、大量生産では使用できない。これに対して、ＶＬＳＩチップやＵＬＳＩチップの製造工程は、大部分、プラズマ強化化学気相堆積（ＰＥＣＶＤ）技法やプラズマ強化物理気相堆積（ＰＥＰＶＤ）技法で行なわれている。容易に入手可能な処理装置を用いＰＥＣＶＤ技法によって低誘電率材料を形成することができるようになると、製造工程における集積化が簡易になり、製造コストが低減し、有害廃棄物の産出量が少なくなる。本願の出願人に承継され米国特許商標庁に同時係属中の特許出願（出願番号０９／１０７５６７）には、誘電率が３．６以下でありＳｉ原子、Ｃ原子、Ｏ原子、およびＨ原子から成る低誘電率材料が記載されている。この低誘電率材料の亀裂伝搬速度は、きわめて遅い。このような材料の誘電率をさらに小さくすると、それを組み込んだ電子デバイスの性能はさらに向上する。
【０００４】
【発明が解決しようとする課題】
本発明の目的は、少なくとも２つの相から成り、誘電率が３．２以下の低誘電率材料を提供することである。
【０００５】
本発明の別の目的は、本発明に係る多相材料の製造方法を提供することである。
【０００６】
本発明の別の目的は、第１の相が（Ｓｉ原子、Ｃ原子、Ｏ原子、およびＨ原子を含み、以下ＳｉＣＯＨと呼ぶ）水素添加酸化シリコン炭素膜であり、第２の相が実質的にＣ原子とＨ原子から成る多相材料を製造する方法を提供することである。
【０００７】
本発明の別の目的は、ナノメートルの大きさのボイド（空隙）を含む多相材料を調製することである。
【０００８】
本発明の別の目的は、誘電率が単相のＳｉＣＯＨよりも少なくとも１０％小さい多相材料を調製することである。
【０００９】
本発明の別の目的は、少なくとも２つの異なる前駆分子を含む前駆混合物で誘電率が小さく熱的に安定した多相膜を製造する方法を提供することである。
【００１０】
本発明の別の目的は、平行平板プラズマ強化ＣＶＤ室で少なくとも２つの相を含む低誘電率材料を製造する方法を提供することである。
【００１１】
本発明の別の目的は、遠隔プラズマＣＶＤを用いて少なくとも２つの相を含む低誘電率材料を製造する方法を提供することである。
【００１２】
本発明の別の目的は、ＢＥＯＬ相互接続構造体中の層内誘電体または層間誘電体として電子構造体で使用する多相材料を製造する方法を提供することである。
【００１３】
本発明の別の目的は、内部応力が小さく誘電率が３．２以下である多相材料を提供することである。
【００１４】
本発明の別の目的は、ＢＥＯＬ配線構造体において層内誘電体または層間誘電体として絶縁材料から成る層群を組み込んだ電子構造体であって、これら絶縁材料から成る層群のうちの少なくとも１つが多相材料であるものを提供することである。
【００１５】
本発明の別の目的は、様々な材料で形成されＲＩＥマスク、研磨停止材、または拡散障壁として用いる少なくとも１つの誘電体キャップ層を備えたＢＥＯＬ配線構造体における層内誘電体または層間誘電体として多相材料から成る層群を備えた電子構造体を提供することである。
【００１６】
【課題を解決するための手段】
本発明によると、第１の相がＳｉＣＯＨ材料で形成され少なくとも２つの相を備えた新規な誘電体材料が提供される。本発明は、さらに、プラズマ強化化学気相堆積（ＰＥＣＶＤ）室で、Ｓｉ原子、Ｃ原子、Ｏ原子、およびＨ原子を含む第１の前駆ガスと、主としてＣ原子、Ｈ原子を含み、任意にＦ原子、Ｎ原子、Ｏ原子を含む少なくとも１つの第２の前駆ガスとを反応させることにより多相材料を製造する方法を提供する。本発明は、さらに、ＢＥＯＬ配線構造体において使用する層内誘電体または層間誘電体として絶縁材料（多相膜）から成る層を備えた電子構造体を提供する。
【００１７】
好適な実例には、２相膜を製造する方法が述べられている。２相膜では、第１の相は水素添加酸化シリコン炭素（ｈｙｄｒｏｇｅｎａｔｅｄ ｏｘｉｄｉｚｅｄ ｓｉｌｉｃｏｎ ｃａｒｂｏｎ）で形成されており、第２の相は主としてＣ原子とＨ原子で形成されている。本発明に係る方法は、次に示す各工程を実行することにより、実施することができる。すなわち、まずプラズマ強化化学気相堆積（ＰＥＣＶＤ）室を準備する工程と、ＰＥＣＶＤ室内に基板を設置する工程と、Ｓｉ原子、Ｃ原子、Ｏ原子、およびＨ原子を含む第１の前駆ガスをＰＥＣＶＤ室内に流入させる工程と、Ｃ原子およびＨ原子を含み、任意にＦ原子、Ｎ原子、Ｏ原子を含む第２の前駆ガス混合物をＰＥＣＶＤ室内に流入させる工程と、基板上に２相膜を堆積する工程とである。任意実行事項として、堆積した膜を、３００°Ｃ以上の温度で少なくとも０．２５時間熱処理してもよい。本発明に係る方法は、さらに、基板チャックの伝導面積が約３００ｃｍ２ 〜約７００ｃｍ２ であり、基板と上部電極との間のギャップが約１ｃｍ〜約１０ｃｍである平行平板反応炉を準備する工程を備えることができる。電極群のうちの少なくとも１つにＲＦ電力を印加する。基板は、電力を印加した電極上、または接地した電極上に載置する。
【００１８】
使用する第１の前駆体は、Ｓｉ原子、Ｃ原子、Ｏ原子、およびＨ原子のうちの少なくともいくつかを含む分子の中から選択する。第１の前駆体には、酸化性分子、たとえばＯ２ またはＮ２ Ｏを添加してもよい。第１の前駆体は、環構造を備えた分子、たとえば１，３，５，７−テトラメチルシクロテトラシロクサン（１，３，５，７−ｔｅｔｒａｍｅｔｈｙｌｃｙｃｌｏｔｅｔｒａｓｉｌａｎｅ）（ＴＭＣＴＳすなわちＣ４ Ｈ１６Ｏ４ Ｓｉ４）、テトラエチルシクロテトラシロクサン（ｔｅｔｒａｅｔｈｙｌｃｙｃｌｏｔｅｔｒａｓｉｌａｎｅ）（Ｃ８ Ｈ２４Ｏ４ Ｓｉ４）、デカメチルシクロペンタシロクサン（ｄｅｃａｍｅｔｈｙｌｃｙｃｌｏｐｅｎｔａｓｉｌｏｘａｎｅ）（Ｃ１０Ｈ３０Ｏ５ Ｓｉ５）、Ｏ２ またはＮ２ Ｏなどの酸化剤で混合されたメチルシラン分子、ならびに、Ｓｉ、Ｏ、およびＣを含む前駆混合物から選択するのが望ましい。前駆体は、ガスとして直接に反応炉に供給してもよいし、気化させた液体として反応炉内で直接に供給してもよいし、ヘリウムやアルゴンなど搬送用の不活性ガスによって輸送してもよい。前駆体混合物は、さらに、窒素、フッ素、ゲルマニウムなどの元素を含んでいてもよい。
【００１９】
使用する第２の前駆ガス混合物は、Ｃ原子とＨ原子を含む分子の中から選択する。任意実行事項として、これらの分子はＯ原子、Ｎ原子、またはＦ原子を含んでいてもよいし、第２の前駆ガス混合物にこれらの原子を含む分子を添加してもよい。一実例では、第２の前駆体は、Ｃ原子とＨ原子を含み環構造を備えた次に示す分子から成る群から選択する。すなわち、環式炭化水素、環式アルコール、環式エーテル、環式アルデヒド、環式ケトン、環式エステル、フェノール、２，５−ノルボルナジエン（２，５−ｎｏｒｂｏｎａｄｉｅｎｅ）（バイシクロ［２．２．１］ヘプタ−２，５−ジエン（ｂｉｃｙｃｌｏ［２．２．１ ］ｈｅｐｔａ−２，５−ｄｉｅｎｅ）とも呼ばれる）、ノルボルニレン２，５−ノルボルナジエン（ｎｏｒｂｏｒｎｙｌｅｎｅ２，５−ｎｏｒｂｏｒｎａｄｉｅｎｅ）（バイシクロ［２．２．１］ヘプタ−２，５−ジエン（ｂｉｃｙｃｌｏ［２．２．１ ］ｈｅｐｔａ−２，５−ｄｉｅｎｅ）とも呼ばれる）、ノルボルナン（ｎｏｒｂｏｒｎａｎｅ）（バイシクロ［２．２．１］ヘプタン（ｂｉｃｙｃｌｏ［２．２．１ ］ｈｅｐｔａｎｅ）とも呼ばれる）である。他の例としては、トリシクロ［３．２．１．０］オクタン（ ｔｒｉｃｙｃｌｏ［３．２．１．０ ］ｏｃｔａｎｅ） 、トリシクロ［３．２．２．０］ノナン（ ｔｒｉｃｙｃｌｏ［３．２．２．０ ］ｎｏｎａｎｅ） 、結合環構造炭化水素、たとえばスピロ［３．４］オクタン（ｓｐｉｒｏ［３．４ ］ｏｃｔａｎｅ） 、スピロ［４．５］ノナン（ｓｐｉｒｏ［４．５ ］ｎｏｎａｎｅ） 、スピロ［５．６］デカン（ｓｐｉｒｏ［５．６ ］ｄｅｃａｎｅ） などがある。あるいは、５〜１５個の炭素原子を含む環式炭化水素（シクロペンタン、シクロヘキサンなど）や６〜１２個のＣ原子を含む芳香族炭化水素（ベンゼン、トルエン、キシレンなど）を用いてもよい。任意実行事項として、上記分子はＯ原子またはＦ原子を含んでいてもよいし、あるいは、第２の前駆混合物にこれらの原子を含む分子を添加してもよい。
【００２０】
別の実例では、水素添加酸化シリコン炭素と、実質的にＣ原子とＨ原子から成る第２の相とから成る２相膜を製造する方法は、次に示す各工程を実行することにより実施することができる。すなわち、まず、平行平板堆積室を準備する工程と、この平行平板堆積室内に基板を設置する工程と、遠隔プラズマ源を準備する工程と、Ｓｉ原子、Ｃ原子、Ｏ原子、およびＨ原子を含む第１の前駆ガスを遠隔プラズマ源内に流入させたのち、そこから堆積室内に流入させる工程と、Ｃ原子、Ｈ原子、任意のＯ原子を含む第２のガス混合物を堆積室内に直接に流入させる工程と、基板上に多相膜を堆積させる工程とである。
【００２１】
さらに別の実例には、多相膜が記載されている。多相膜は、２相膜について上述したのと同じ手順で調製する。しかし、第２の前駆ガス混合物が、少なくとも２種類の分子としてＣ原子、Ｈ原子、および任意事項としてＦ原子、Ｎ原子、Ｏ原子を含んでいる。一例では、第２の前駆ガス混合物は、上述したのと同じ環式分子のうちの少なくとも１つと、アルカン、アルケン、アルキン、エーテル、アルコール、エステル、ケトン、アルデヒド、アミン、および、Ｏ、Ｎ、またはＦを含む他の非環式炭化水素から成る群から選択した非環式分子のうちの少なくとも１つとから成る。
【００２２】
本発明に係る多相材料を堆積するには、さらに、次に示す各工程を必要とする。すなわち、基板温度を約２５°Ｃ〜約４００°Ｃに設定する工程と、ＲＦ電力密度を約０．０２Ｗ／ｃｍ２ 〜約５．０Ｗ／ｃｍ２ に設定する工程と、第１の前駆体の流速を約５ｓｃｃｍ〜約１０００ｓｃｃｍに設定する工程と、第２の前駆体の第１のガスの流速を約５ｓｃｃｍ〜約１０００ｓｃｃｍに設定する工程と、第２の前駆体の第２のガスの流速を約５ｓｃｃｍ〜約１０００ｓｃｃｍに設定する工程と、室の圧力を約６．６５Ｐａ（＝５０ｍＴｏｒｒ）〜約１３３０Ｐａ（＝１０Ｔｏｒｒ）に設定する工程と、基板の直流バイアスを直流約０Ｖ〜直流約−４００Ｖに設定する工程とである。
【００２３】
本発明は、さらに、ＢＥＯＬ相互接続構造体における層内誘電体または層間誘電体として絶縁材料から成る層を備えた電子構造体に関する。上記ＢＥＯＬ相互接続構造体は、事前処理した半導体基板を備えている。この半導体基板は、絶縁材料から成る第１の層に埋め込まれ金属から成る第１の領域と、多相材料を含み絶縁材料から成る第２の層に埋め込まれ導体から成る第１の領域と、上記導体から成る第１の領域に電気的に接続しているとともに多相材料を含み絶縁材料から成る第３の層に埋め込まれ導体から成る第２の領域とを備えている。上記絶縁材料から成る第２の層は上記絶縁材料から成る第１の層に密着している。上記導体から成る第１の領域は上記金属から成る第１の領域に電気的に接続している。上記絶縁材料から成る第３の層は上記絶縁材料から成る第２の層に密着している。
【００２４】
本発明に係る電子構造体は、さらに、上記絶縁材料から成る第１の層と上記絶縁材料から成る第２の層との間に設けられた誘電体キャップ層を備えることができる。さらに、上記絶縁材料から成る第２の層と上記絶縁材料から成る第３の層との間に設けられた誘電体キャップ層と、上記絶縁材料から成る第３の層の表面に設けられた誘電体キャップ層とを備えることができる。
【００２５】
誘電体キャップの材料は、酸化シリコン、窒化シリコン、シリコン・オキシナイトライド、高融点金属（Ｔａ、Ｚｒ、Ｈｆ、またはＷ）シリコン・ナイトライド、シリコン・カーバイド、シリコン・カルボ−オキサイド、およびこれらの水素添加化合物の中から選択することができる。第１の誘電体キャップ層および第２の誘電体キャップ層は、同じ群の誘電体材料の中から選択する。上記絶縁材料から成る第１の層は、酸化シリコン、窒化シリコン、これらのドープした異形体、たとえばＰＳＧまたはＢＰＳＧから成る。本発明に係る電子構造体は、さらに、上記絶縁材料から成る第２の層および上記絶縁材料から成る第３の層のうちの少なくとも１つの上に堆積され誘電体材料から成る拡散障壁層を備えることができる。本発明に係る電子構造体は、さらに、上記絶縁材料から成る第２の層の表面に設けられＲＩＥハードマスク／研磨停止層として用いる誘電体層と、上記ＲＩＥハードマスク／研磨停止層の表面に設けられた誘電体拡散障壁層とを備えることができる。本発明に係る電子構造体は、さらに、上記絶縁材料から成る第２の層の表面に設けられた第１の誘電体ＲＩＥハードマスク／研磨停止層と、上記第１の誘電体研磨停止層の表面に設けられた第１の誘電体拡散障壁層と、上記絶縁材料から成る第３の層の表面に設けられた第２の誘電体ＲＩＥハードマスク／研磨停止層と、上記第２の誘電体研磨停止層の表面に設けられた第２の誘電体拡散障壁層とを備えることができる。本発明に係る電子構造体は、さらに、多相材料から成る層間誘電体と多相材料から成る層内誘電体との間に設けられ上述したのと同じ材料から成る誘電体キャップ層を備えることができる。
【００２６】
【発明の実施の形態】
本発明は、誘電率が小さな新規な多相材料、およびこの多相材料から成る膜を製造する方法を開示する。好適な実施形態で開示される材料は、少なくとも２つの層を含んでいる。第１の相は、共有結合ネットワークがＳｉ原子、Ｃ原子、Ｏ原子、およびＨ原子から成り、誘電率が３．６以下である水素添加酸化シリコン炭素（ＳｉＣＯＨ）材料の「ホスト（ｈｏｓｔ）」マトリクス（「親」基材）である。本発明に係る材料の他の相は、主としてＣ原子とＨ原子から成る。また、この多相材料は、分子の大きさ、すなわち直径が約０．５〜２０ナノメートルのボイドを含んでいる。また、本発明は、平行平板プラズマ強化ＣＶＤ堆積室で多相材料を製造する方法を開示する。この多相膜は、Ｓｉ原子、Ｏ原子、Ｃ原子、およびＨ原子、ならびに環構造をした任意選択の分子から成る第１の前駆ガス、および、炭素原子と水素原子から成る少なくとも１種類の分子を含む第２の前駆ガスまたは前駆ガス混合物を用いてを形成することができる。また、本発明に係る低誘電率多相膜は、３００°Ｃ以上の温度で少なくとも０．５時間熱処理して誘電率を低減することができる。
【００２７】
この熱処理工程の間に、実質的に炭素原子と水素原子を含む第２の前駆ガス（または前駆ガス混合物）に由来する分子断片が熱的に分解し、より小さな分子に変換され、膜から剥離（はくり）する。また、分子断片が変換され剥離する上記プロセスによって、膜中でさらにボイドが発生することもある。この結果、膜の密度が小さくなる。
【００２８】
本発明は、ＢＥＯＬ配線構造体における集積化に適した、低誘電率、すなわち誘電率が３．２未満である少なくとも２つの相を有する材料を調製する方法を開示する。膜は、少なくとも２つの適切な相を選択することにより、調製することができる。図１は、２００ｍｍウェーハを処理するＰＥＣＶＤ反応炉１０の断面図である。前駆ガスは、ギャップによって基板チャック１２から離隔されたガス分散プレート（ＧＤＰ）１４を通じて反応炉１０中に導入され、排気口１８を通じて排気される。基板チャック１２にはＲＦ電源２０が接続されている。これにより、基板２２にＲＦ電力が供給される。実際には、反応炉の他のすべての部品は接地されている。したがって、基板２２は、負にバイアスされる。その値は、反応炉の形状とプラズマ・パラメータによって決まる。異なる実施形態では、ＲＦ電源２０を室から電気的に絶縁されたＧＤＰ１４に接続し、基板チャック１２を接地している。別の実施形態では、複数の電源を用いている。たとえば、２つの電源を同じＲＦ周波数で動作させてもよいし、あるいは、１つを低周波数で動作させもう１つを高周波数で動作させてもよい。２つの電源は、双方を同じ電極に接続してもよいし、それぞれ別々の電極に接続してもよい。別の実施形態では、堆積の間にＲＦ電力をパルス状にオン・オフしている。低誘電率（ｌｏｗ−ｋ）膜を堆積する間に制御するプロセス変数には、ＲＦ電力、前駆ガスの混合比と流速、反応炉の圧力、および基板温度がある。以下に、第１の前駆体（ＴＭＣＴＳ）と第２の前駆体２，５−ノルボルナジエン（２，５−ｎｏｒｂｏｒｎａｄｉｅｎｅ 、バイシクロ［２． ２． １］ヘプタ−２，５−ジエン〔 ｂｉｃｙｃｌｏ［２．２．１ ］ｈｅｐｔａ−２，５−ｄｉｅｎｅ 〕すなわちＢＣＨＤとも呼ばれる）とから本発明に係る膜を堆積する第１の例を示す。この第１の例では、ＴＭＣＴＳ前駆蒸気は、搬送ガスとしてＨｅを用いて反応炉内に輸送した。任意実行事項として、堆積後に膜を４００°Ｃで熱処理して誘電率ｋを低減させた。
【００２９】
次に、図２を参照すると、拡大断面図に本発明に係る２相材料が示されている。第１の相３１は、共有結合ネットワーク中にＳｉ原子、Ｃ原子、Ｏ原子、およびＨ原子を含む水素添加酸化シリコン炭素（ＳｉＣＯＨ）材料から成り、誘電率が３．６以下である「ホスト」マトリクスである。この第１の相３１の共有結合ネットワーク構造を、図３に示す。
【００３０】
次に、図３を参照する。実線は、Ｓｉ原子、Ｃ原子、Ｏ原子、およびＨ原子の間の共有結合を表わしている。これはランダム・ネットワークであるから、この構造には基本的な繰り返し単位は存在しない。水素原子は、符号１を付した「Ｈ」で示してある。ネットワーク中の酸素原子は、「Ｏ」で示してあり、符号２が付してある。ネットワーク中の炭素原子は、「Ｃ」で示してあり、符号３が付してある。ネットワーク中のシリコン原子は、４本の実線の交点で表されており、符号４が付してある。酸素原子２は、ＣまたはＳｉの２つの原子の間に存在する。第１の相内に存在するのが、本発明に係る材料の第２の相３２である。第２の相は、実質的にＣ原子とＨ原子とから成る。多相材料には、さらに、ナノメートル寸法、すなわち直径が０．５〜２００ナノメートルのきわめて多数の細孔（ｐｏｒｅ： 細孔）が含まれている。「ホスト」マトリクスとも呼ばれる第１の相の共有結合ネットワークを図３に示す。
【００３１】
図４を参照すると、本発明に係る３相材料が拡大断面図に示してある。第１の相３３は、「ホスト」マトリクスであり、共有結合ネットワークがＳｉ原子、Ｃ原子、Ｏ原子、およびＨ原子から成り、誘電率が３．６以下である水素添加酸化シリコン炭素（ＳｉＣＯＨ）材料である。この第１の相の構造は、上で図３に示した。第１の相内に存在するのが、本発明に係る材料の第２の相３９であり、本発明に係る材料の第３の相３５である。第２の相は、実質的に、Ｃ原子およびＨ原子と、ナノメートルの大きさ、すなわち直径が０．５〜２００ナノメートルのきわめて多数の細孔とから成る。
【００３２】
第３の相は、「ゲスト（ｇｕｅｓｔ）」分子が存在することにより生成された、マトリクス中の空域である。この空域は、ゲスト分子が存在することにより導入されるボイドである。ゲスト分子は、本発明に係る多相材料の第１の相のランダム・ネットワーク（図３参照）を分断する。あるいは、第３の相は、Ｃ原子およびＨ原子と、ナノメートルの大きさのきわめて多数の細孔とから成る。この細孔の大きさは、２相組成物の細孔よりも大きい。具体的には、第３の相の細孔の大きさは、直径が０．５〜１００ナノメートルである。
【００３３】
〔例１〕
この実現例では、膜を堆積する間、プラズマを連続モードで動作させた。ガス混合物は、流速３０ｓｃｃｍのＴＭＣＴＳ＋Ｈｅから成る混合物と流速３ｓｃｃｍのＢＣＨＤとから構成した。反応炉内の圧力は、６６．５Ｐａ（＝５００ｍＴｏｒｒ）に維持した。基板は、１３．５６ＭＨｚの周波数で１５ＷのＲＦ電力を印加した電極上に載置した。基板は、直流−１７Ｖの負に自己バイアスされた。この結果、堆積した膜の誘電率は、堆積したままの状態でｋ＝３．１３であった。４００°Ｃで４時間のアニールを施したのち、膜の誘電率はｋ＝２．９１になった。
【００３４】
次に、図５と図６を参照して、第１の実施形態の結果を検討する。図５は、典型的なＳｉＣＯＨ膜のフーリエ変換赤外分光（ＦＴＩＲ）スペクトルを示す図である。このスペクトルは、１０００〜１１００ｃｍ−１における強いＳｉ−Ｏ吸収帯、１２７５ｃｍ−１におけるＳｉ−ＣＨ３ 吸収ピーク、２１５０〜２２５０ｃｍ−１におけるＳｉ−Ｈ吸収帯、および、２９００〜３０００ｃｍ−１における小さなＣ−Ｈ吸収ピークを示している。ＳｉＣＯＨ膜のＳｉＯピークと比較したＣＨピーク、ＳｉＨピーク、およびＳｉ−ＣＨ３ ピークの相対強度を表１に示す。
【００３５】
図６は、（ＴＭＣＴＳ＋Ｈｅ）＋ＢＣＨＤの混合物から調製した多相膜から得られたＦＴＩＲスペクトルを示す図である。このスペクトルは、図５と同様に、Ｓｉ−Ｏ吸収ピーク、Ｓｉ−ＣＨ３ 吸収ピーク、Ｓｉ−Ｈ吸収ピーク、およびＣ−Ｈ吸収ピークを示している。しかし、２９００〜３０００ｃｍ−１におけるＣ−Ｈ吸収帯の強度が、図５に示すＳｉＣＯＨ膜の場合よりも多相膜の場合の方がずっと強い。この膜のＳｉＯピークと比べたＣ−Ｈピーク、Ｓｉ−Ｈピーク、およびＳｉ−ＣＨ３ ピークの相対強度も、表１に示す。表１から分かるように、多相膜のＣ−Ｈピークの積分面積は、Ｓｉ−ＣＨ３ ピークの積分面積の４０％である。一方、ＳｉＣＯＨ膜では、Ｃ−Ｈピークの積分面積は、Ｓｉ−ＣＨ３ ピークの積分面積の２％にすぎない。このことは、多相膜がＳｉＣＯＨ相に加え２次ＣＨｘ （炭化水素）相を大量に含んでいる、ということを明瞭に示している。図６に示す多相材料のスペクトルにおいてＳｉ−Ｏピークを分離させると、２次相が示す別の側面が得られる。
【００３６】
【表１】
Figure 2004534373
【００３７】
〔例２〕
この実現例では、膜を堆積する間、プラズマを連続モードで動作させた。ガス混合物は、流速３０ｓｃｃｍのＴＭＣＴＳ＋Ｈｅと流速１ｓｃｃｍのＢＣＨＤとから構成した。反応炉内の圧力は、６６．５Ｐａ（＝５００ｍＴｏｒｒ）に維持した。基板は、１３．５６ＭＨｚの周波数で６ＷのＲＦ電力を印加した電極上に載置した。基板は、直流−２５Ｖの負に自己バイアスされた。この結果、堆積した膜の誘電率は、堆積したままの状態でｋ＝２．８２であった。４００°Ｃで４時間のアニールを施したのち、膜の誘電率はｋ＝２．８１になった。
【００３８】
〔例３〕
この実現例では、膜を堆積する間、プラズマをパルス・モードで動作させた。すなわち、１サイクル当りプラズマ・オン時間を１８ｍｓにし、プラズマ・オフ時間を１８２ｍｓにした。他の条件は、例２の場合と同じにした。
【００３９】
〔例４〕
この例では、膜を堆積する間にプラズマを連続モードで動作させ、ＢＣＨＤとともに、トリメチルシランから成る異なる前駆体を用いた。反応炉内の圧力は、２６．６Ｐａ（＝２００ｍＴｏｒｒ）に維持した。基板は、１３．５６ＭＨｚの周波数で９ＷのＲＦ電力を印加した電極上に載置した。基板は、直流−２００Ｖの負に自己バイアスされた。この結果、堆積した２相膜の主相は、Ｏ原子を除くＳｉ原子、Ｃ原子、およびＨ原子から成る。
【００４０】
〔例５〕
この実現例では、ガス混合物に第３ブチル・エーテル（ＴＢＥ）から成る非循環形炭化水素を追加した点だけを除いて、例１で上述したのと同様の方法で多相膜を調製する。結果として得られる膜は、ＳｉＣＯＨマトリクス、ＣＨ環構造を含むＣＨｘ 相と、線形ＣＨ構造を含むＣＨｙ 相とから成る。環状炭化水素前駆体がフェノール環を含んでいる場合、膜中の第１のＣＨｘ 相は芳香族ＣＨ構造を含むことになる。
【００４１】
本発明に係る新規な材料は、少なくとも２つの相から成る。第１の相の組成物は、Ｓｉ原子、Ｃ原子、Ｏ原子、およびＨ原子を含んでいる。好適な濃度範囲は、次に示す範囲から選択するのが有利である。すなわち、約５〜約４０原子パーセントのＳｉ、約５〜約４５原子パーセントのＣ、約０〜約５０原子パーセントのＯ、および、約１０〜約５５原子パーセントのＨである。留意点を挙げると、Ｏの原子パーセントが０だと、ＳｉＣＨから成る組成物が生成される。この組成物は、その特性がＳｉＣＯＨの特性と似ているから、本発明に係る組成物としても好適に用いうる。たとえば、例４には、酸素を含まずＳｉＣＨから成る第１の相を含む膜が記載さている。ＳｉＣＨ膜は、Ｓｉ、Ｃ、およびＨを含む前駆ガスをＰＥＣＶＤ室内に流すことによって堆積することができる。第２の相の組成物は、Ｃ原子とＨ原子を含み、任意事項としてＦ原子とＯ原子を含む。好適な濃度範囲は、約９０〜約４５原子パーセントのＣ、および約１０〜約５５原子パーセントのＨから選択するのが有利である。本発明に係る材料は、さらに、多相材料中に分散した分子の大きさのボイドを含んでいる。また、本発明に係る材料の組成物は、さらに、たとえばＦ、Ｎ、Ｇｅなどの元素を少なくとも１つ含んでいてもよい。これによっても、同様に所望の結果が得られる。
【００４２】
上述した堆積膜を特徴付けるのは、図６に示すものと同様のＦＴＩＲスペクトルである。そのスペクトルには、１０００〜１１００ｃｍ−１に強いＳｉ−Ｏ吸収帯が、１２７５ｃｍ−１にＳｉ−ＣＨ３ の吸収ピークが、２１５０〜２２５０ｃｍ−１にＳｉ−Ｈ吸収帯が、そして、２９００〜３０００ｃｍ−１にＣ−Ｈ吸収帯がそれぞれ存在する。ＳｉＣＯＨ膜のＳｉＯピークと比べたＣＨピーク、ＳｉＨピーク、およびＳｉＣＨ３ ピークの相対強度を、表１に示す。各ピークきの相対強度は、堆積条件を変えることにより、また、前駆ガスを変えることにより、変化させうる。ＳｉＯ吸収帯は、１０７０ｃｍ−１と１０３０ｃｍ−１とにおける２つのピークに分離することができる。このうち、第１のピークは、ナノポーラス（ｎａｎｏｐｏｒｏｕｓすなわちＳｉ−Ｏかご構造）が存在することを示している。Ｃ−Ｈピークの積分面積対Ｓｉ−ＣＨ３ の積分面積の比（４０％、表１参照）は、ＳｉＣＯＨ膜の２％しかない比と比べるとはるかに大きい。このことは、多相膜がＳｉＣＯＨ相に加えきわめて多量の２次ＣＨｘ（炭化水素）を含んでいる、ということを明瞭に示している。
【００４３】
搬送ガスとして、Ａｒ、Ｈ２ 、Ｎ２ など他のガスを用いることもできる。前駆体の蒸気圧が十分高い場合には、搬送ガスを必要としない。液体の前駆体をプラズマ反応炉に輸送する別の方法としては、液体輸送システムを用いるものがある。低誘電率の膜の特性を変更する必要がある場合には、ガス混合物に窒素、水素、、ゲルマニウム、またはフッ素を含有するガスを加えてもよい。したがって、多相膜は、Ｇｅ、Ｎ、Ｆなどの原子を含んでいる。
【００４４】
必要な場合には、堆積した多相膜は、集積化処理を行なう前に、任意実行事項としてさらに、揮発性残存物を蒸発させたのちに膜の寸法を安定化させる、あるいは、単に膜の寸法を安定化させるように変更を施してもよい。この安定化処理は、３００〜４００°Ｃで約０．２５〜約４時間の炉アニール工程で行なうことができる。この安定化処理は、また、３００°Ｃ超のＲＴＡ（ｒａｐｉｄ ｔｈｅｒｍａｌ ａｎｎｅａｌｉｎｇ）工程で行なってもよい。本発明に係る新規の方法に従って作製した多相膜の誘電率は、３．２以下である。本発明に係る方法に従って作製した多相膜は、少なくとも３５０°Ｃの温度までは安定である。
【００４５】
本発明に係る方法で作製した多相膜は、誘電率がｋ＜３．２であることを特徴とするとともに、通常は最高４００°Ｃの温度で処理されるＢＥＯＬ相互接続構造体におけるプロセス統合に対して熱的に安定である。さらに、本発明に係る多相膜は、水中でのクラック伝搬速度がきわめて遅く、１０−９ｍ／ｓ未満、あるいは１０−１１ ｍ／ｓ未満にもなりうる。以上のとおりであるから、本発明に係る新規な材料および方法は、論理デバイスやメモリ・デバイス用のＢＥＯＬ工程において、層内誘電体および層間誘電体としての多相膜の形成に容易に適用することができる。
【００４６】
本発明に係る新規な方法で形成した電子デバイスを、図７〜図１０に示す。留意点を挙げると、図７〜図１０に示すデバイスは本発明に係る方法の説明目的の単なる例にすぎず、本発明に係る新規な方法によれば、無数の他のデバイスを形成することができる。
【００４７】
図７には、シリコン基板３２上に構築した電子デバイス３０が示されている。まず、シリコン基板３２の表面に絶縁材料層３４を形成する。この絶縁材料層３４中には、金属から成る第１の領域３６が埋め込まれている。金属から成る第１の領域３６上でＣＭＰ（ｃｈｅｍｉｃａｌ ｍｅｃｈａｎｉｃａｌ ｐｏｌｉｓｈｉｎｇ）プロセスを実行したのち、絶縁材料から成る第１の層３４と金属から成る第１の領域３６の上に本発明に係る多相膜３８を堆積する。絶縁材料から成る第１の層３４は、酸化シリコン、窒化シリコン、これらの材料にドープを行なった変形体、または、他の好適な絶縁材料で形成するのが好適である。次いで、多相膜３８をフォトリソグラフィ・プロセスでパターニングしたのち、その上に導体層４０を堆積する。第１の導体層４０上でＣＭＰプロセスを実行したのち、ＰＥＣＶＤ堆積プロセスによって多相膜から成る第２の層４４を堆積して、第１の多相膜３８と第１の導体層４０を覆う。導体層４０は、金属材料または非金属の導電材料で堆積する。たとえば、アルミニウムまたは銅から成る金属材料、または、窒化物またはポリシリコンから成る非金属材料である。第１の導体４０は、金属から成る第１の領域３６に電気的に接続されている。
【００４８】
次いで、フォトリソグラフィ処理を行なったのち、第２の導体材料を堆積して、第２の多相膜層４４上に導体から成る第２の領域５０を形成する。導体から成る第２の領域５０も、第１の導体層４０の堆積に使用したのと同様の金属材料または非金属材料で堆積する。導体から成る第２の領域５０は、導体から成る第１の領域４０と電気的に接続されているとともに、多相絶縁体から成る第２の層４４中に埋め込まれている。多相膜から成る第２の層４４は、絶縁材料から成る第１の層３８に密着している。この例では、多相の絶縁材料から成る第１の層３８は、層内誘電体材料である。一方、絶縁材料から成る第２の層すなわち多相膜４４は、層内誘電体であるとともに層間誘電体でもある。多相膜の低誘電率に基づいて、第１の絶縁層３８と第２の絶縁層４４によってきわめて良好な絶縁特性を得ることができる。
【００４９】
図８は、本発明に係る電子デバイス６０を示す図である。電子デバイス６０は、図７に示した電子デバイス３０と似ているが、第１の絶縁材料層３８と第２の絶縁材料層４４との間に堆積した追加の誘電体キャップ層６２を備えている。誘電体キャップ層６２は、たとえば酸化シリコン、窒化シリコン、シリコン・オキシナイトライド、高融点金属（Ｔａ、Ｚｒ、Ｈｆ、またはＷ）シリコン・ナイトライド、炭化けい素、シリコン・カルボ・オキサイド（ＳｉＣＯ）、およびこれらの水素添加化合物などの材料で好適に形成することができる。追加の誘電体キャップ層６２は、第１の導体層４０が第２の絶縁材料層４４中に、あるいはさらに下の層中に、特に層３４と層３２の中に拡散するのを防止する拡散障壁層として機能する。
【００５０】
本発明の別の実施形態の電子デバイス７０を、図９に示す。電子デバイス７０では、ＲＩＥマスクおよびＣＭＰ研磨停止層として機能する２つの追加の誘電体キャップ層７２および７４を用いている。第１の誘電体キャップ層７２は、第１の多相絶縁材料層３８の表面に堆積し、ＲＩＥマスクとして用いる。第２の誘電体キャップ層７４の機能は、第１の導体層４０を平坦化する際に用いるＣＭＰプロセスの終点を提供することである。この研磨停止層７４は、たとえば酸化シリコン、窒化シリコン、シリコン・オキシナイトライド、高融点金属（Ｔａ、Ｚｒ、Ｈｆ、またはＷ）シリコン・ナイトライド、炭化けい素、シリコン・カルボ・オキサイド（ＳｉＣＯ）、およびこれらの水素添加化合物などの好適な誘電体材料で堆積することができる。誘電体層７２の表面は、第１の導体層４０と同一の水準にある。同じ目的で、第２の多相絶縁材料層４４の表面に第２の誘電体層７４を付加することができる。
【００５１】
本発明のさらに別の実施形態に係る電子デバイス８０を、図１０に示す。この別の実施形態では、誘電体材料から成る追加の層８２を堆積して、第２の絶縁材料層４４を２つの分離した層８４と８６とに分割している。したがって、図９に示す、多相材料で形成された層内・層間誘電体層４４は、ビア（バイア）９２と相互接続９４との間の境界で、層間誘電体層８４と層内誘電体層８６とに分割されている。さらに、上部誘電体層７４の表面には、追加の拡散障壁層９６が堆積されている。この別の実施形態に係る電子構造体８０によって提供される追加の利点は、誘電体層８２がＲＩＥエッチング停止層として機能するから、相互接続の深さ方向の制御性が格段に向上する、という点である。
【００５２】
さらに別の実施形態は、配線構造体中に層内誘電体または層間誘電体として絶縁材料の層を備えた電子構造体を備えている。上記配線構造体は、事前処理した半導体基板を備えている。上記半導体基板は、絶縁材料から成る第１の層に埋め込まれ金属から成る第１の領域と、絶縁材料から成る第２の層に埋め込まれ導体から成る第１の領域と、上記導体から成る第１の領域に電気的に接続するとともに絶縁材料から成る第２の層に埋め込まれ導体から成る第２の領域と、上記絶縁材料から成る第２の層と上記絶縁材料から成る第３の層との間に設けられた第１の誘電体キャップ層と、上記絶縁材料から成る第３の層の表面に設けられた第２の誘電体キャップとを備えている。上記絶縁材料から成る第２の層は上記絶縁材料から成る第１の層に密着しており、上記導体から成る第１の領域は上記金属から成る第１の領域に電気的に接続されている。上記絶縁材料から成る第３の層は上記絶縁材料から成る第２の層に密着している。上記第１の誘電体キャップ層および上記第２の誘電体キャップ層はＳｉ原子、Ｃ原子、Ｏ原子、およびＨ原子を含む材料、または、好ましくは多相組成物で形成されている。
【００５３】
本発明のさらに別の実施形態は、事前処理した半導体基板を備えた配線構造体中に層内誘電体または層間誘電体として絶縁材料から成る層を備えた電子構造体を備えている。上記半導体基板は、絶縁材料から成る第１の層に埋め込まれ金属から成る第１の領域と、上記絶縁材料から成る第１の層に密着し絶縁材料から成る第２の層に埋め込まれた導体から成る第１の領域と、上記導体から成る第１の領域に電気的に接続するとともに絶縁材料から成る第３の層に埋め込まれ導体から成る第２の領域と、拡散障壁層とを備えている。上記導体から成る第１の領域は上記金属から成る第１の領域に電気的に接続している。上記絶縁材料から成る第３の層は上記絶縁材料から成る第２の層に密着している。上記拡散障壁層はＳｉ原子、Ｃ原子、Ｏ原子、およびＨ原子を含む多相材料で形成され、上記絶縁材料から成る第２の層および上記絶縁材料から成る第３の層のうちの少なくとも一方の上に堆積されている。
【００５４】
さらに別の実施形態は、事前処理した半導体基板を備えた配線構造体中に層内誘電体または層間誘電体として絶縁材料から成る層を備えた電子構造体を備えている。上記半導体基板は、絶縁材料から成る第１の層に埋め込まれ金属から成る第１の領域と、上記絶縁材料から成る第１の層に密着し絶縁材料から成る第２の層に埋め込まれ導体から成る第１の領域と、上記導体から成る第１の領域に電気的に接続するとともに絶縁材料から成る第３の層に埋め込まれ導体から成る第２の領域と、上記絶縁材料から成る第２の層の表面に設けられたＲＩＥ（反応性イオン・エッチング）ハードマスク／研磨停止層と、上記ＲＩＥハードマスク／研磨停止層の表面に設けられた拡散障壁層とを備えている。上記導体から成る第１の領域は上記金属から成る第１の領域に電気的に接続している。上記絶縁材料から成る第３の層は上記絶縁材料から成る第２の層に密着している。上記ＲＩＥハードマスク／研磨停止層および上記拡散障壁層はＳｉ原子、Ｃ原子、Ｏ原子、およびＨ原子を含む多相材料で形成されている。
【００５５】
さらに別の実施形態は、事前処理した半導体基板を備えた配線構造体中に層内誘電体または層間誘電体として絶縁材料から成る層を備えた電子構造体を備えている。上記半導体基板は、絶縁材料から成る第１の層に埋め込まれ金属から成る第１の領域と、上記絶縁材料から成る第１の層に密着し絶縁材料から成る第２の層に埋め込まれ導体から成る第１の領域と、上記導体から成る第１の領域に電気的に接続するとともに絶縁材料から成る第３の層に埋め込まれ導体から成る第２の領域と、上記絶縁材料から成る第２の層の表面に設けられた第１のＲＩＥハードマスク／研磨停止層と、上記第１のＲＩＥハードマスク／研磨停止層の表面に設けられた第１の拡散障壁層と、上記絶縁材料から成る第３の層の表面に設けられた第２のＲＩＥハードマスク／研磨停止層と、上記第２のＲＩＥハードマスク／研磨停止層の表面に設けられた第２の拡散障壁層とを備えている。上記導体から成る第１の領域は上記金属から成る第１の領域に電気的に接続している。上記絶縁材料から成る第３の層は上記絶縁材料から成る第２の層に密着している。上記第１および第２のＲＩＥハードマスク／研磨停止層、ならびに上記第１および第２の拡散障壁層は、Ｓｉ原子、Ｃ原子、Ｏ原子、およびＨ原子を含む多相材料で形成されている。
【００５６】
本発明のさらに別の実施形態は、すぐ上で述べたものと同様の配線構造体中に層内誘電体または層間誘電体として絶縁材料から成る層を備えた電子構造体を備えているが、さらに、誘電体から成るキャップ層を備えている。上記キャップ層は、Ｓｉ原子、Ｃ原子、Ｏ原子、およびＨ原子を含む多相材料で形成されるとともに、層間誘電体と層内誘電体との間に設けられている。
【００５７】
以上、本発明に係る新規な方法およびその方法によって形成される電子構造体を、上の記述および図１〜図１０において十分に説明した。強調すべき点を挙げると、図７〜図１０に示した本発明に係る電子構造体の例は本発明に係る新規な方法を単に説明するだけのものであり、本発明に係る新規な方法は、無数の電子デバイスの製造に適用することができる。
【００５８】
本発明を説明調で記述したけれども、ここで使用した用語法は記述を目的としたものであり、限定を意図していない、という点を理解すべきである。
【００５９】
さらに、好適な実施形態およびいくつかの別の実施形態の観点から本発明を記述したけれども、当業者はこれらの教示を本発明の他の可能な変形例に容易に適用しうる、という点を認識すべきである。
【図面の簡単な説明】
【図１】本発明に係る平行平板ＣＶＤ室の断面図である。
【図２】本発明に係る２相材料の拡大断面図である。
【図３】本発明に係る２相材料の第１の相のランダム共有結合構造の模式図である。
【図４】本発明に係る３相材料の拡大断面図である。
【図５】ＴＭＣＴＳ（ｔｅｔｒａｍｅｔｈｙｌｔｅｔｒａｃｙｃｌｏｓｉｌｏｘａｎｅ）とＨｅから成る混合物で堆積した単相ＳｉＣＯＨから得られたＦＴＩＲ（フーリエ変換赤外）スペクトルである。
【図６】ＴＭＣＴＳ＋Ｈｅと２，５−ノルボルナジエン（バイシクロ［２．２．１］ヘプタ−２，５ジエンとも呼ばれる）で堆積した本発明に係る２相材料から得られたＦＴＩＲスペクトルである。
【図７】多相材料で形成した層内誘電体層と層間誘電体層を備えた本発明に係る電子デバイスの拡大断面図である。
【図８】多相材料膜の表面に堆積した追加の拡散障壁誘電体層を備えた、図７の本発明に係る電子構造体の拡大断面図である。
【図９】追加のＲＩＥハードマスク／研磨停止誘電体キャップ層と研磨停止層の表面に堆積した誘電体キャップ拡散障壁層とを備えた、図８の本発明に係る電子構造体の拡大断面図である。
【図１０】多相材料膜の表面に堆積した追加のＲＩＥハードマスク／研磨停止誘電体層を備えた、図９の本発明に係る電子構造体の拡大断面図である。
【符号の説明】
１０ ＰＥＣＶＤ反応炉
１２ 基板チャック
１４ ガス分散プレート（ＧＤＰ）
１８ 排気口
２０ ＲＦ電源
２２ 基板
３１ 第１の相
３３ 第１の相
３５ 第３の相
３９ 第２の相
３０ 電子デバイス
３２ シリコン基板
３４ 絶縁材料から成る第１の層
３６ 金属から成る第１の領域
３８ 第１の多相膜
４０ 第１の導体層
４４ 多相膜から成る第２の層
５０ 導体から成る第２の領域
６０ 電子デバイス
６２ 誘電体キャップ層
７０ 電子デバイス
７２ 第１の誘電体キャップ層
７４ 第２の誘電体キャップ層
８０ 電子デバイス
８２ 誘電体材料から成る追加の層
８４ 層間誘電体層
８６ 層内誘電体層
９２ ビア（バイア）
９４ 相互接続
９６ 拡散障壁層

Claims (60)

  1. 少なくとも２つの相を備えた誘電体材料であって、
    実質的にＳｉ、Ｃ、Ｏ、およびＨから成る第１の相と、
    前記第１の相中に分散し実質的にＣ、Ｈ、および多数のナノメートルの大きさの細孔から成る少なくとも１つの第２の相と
    を備え、
    前記誘電体材料の誘電率が３．２以下である
    誘電体材料。
  2. 前記第１の相が、Ｓｉ−Ｏ結合、Ｓｉ−Ｃ結合、Ｓｉ−Ｈ結合、およびＣ−Ｈ結合を備えた共有結合構造体である、
    請求項１に記載の誘電体材料。
  3. 前記少なくとも１つの第２の相が、Ｃ−Ｈ結合から成る共有結合構造体であり、
    前記少なくとも１つの第２の相が、前記少なくとも１つの第２の相中のＣ原子と前記第１の相中のＳｉ原子、Ｃ原子、およびＯ原子との間に形成された結合によって、前記第１の相と共有結合している、
    請求項１に記載の誘電体材料。
  4. 前記少なくとも１つの第２の相が、前記第１の相によって囲まれＣ−Ｈ結合から成る共有結合構造体である、
    請求項１に記載の誘電体材料。
  5. 前記第１の相と前記少なくとも１つの第２の相とから成る３次元ネットワークを共有結合させることにより多相材料が形成されている、
    請求項１に記載の誘電体材料。
  6. 前記第１の相が、約５〜約４０原子パーセントのＳｉと、約５〜約４５原子パーセントのＣと、０〜約５０原子パーセントのＯと、約１０〜約５５原子パーセントのＨとから成る、
    請求項１に記載の誘電体材料。
  7. 前記少なくとも１つの第２の相が、約４５〜約９０原子パーセントのＣと、約１０〜約５５原子パーセントのＨとから成る、
    請求項１に記載の誘電体材料。
  8. 前記多数のナノメートルの大きさの細孔の直径が、約０．５ｎｍ〜約１００ｎｍである、
    請求項１に記載の誘電体材料
  9. 前記多数のナノメートルの大きさの細孔の直径が、好ましくは約０．５ｎｍ〜約２０ｎｍである、
    請求項１に記載の誘電体材料。
  10. 前記多数のナノメートルの大きさの細孔が、前記誘電体材料の合計体積の約０．５％〜約５０％を占めている、
    請求項１に記載の誘電体材料。
  11. 膜の厚さが１．３マイクロメートル以下であり、その水中におけるクラック伝搬速度が１０−９ｍ／ｓ未満である、
    請求項１に記載の誘電体材料で形成された膜。
  12. 前記水中におけるクラック伝搬速度が、好ましくは１０−１０ ｍ／ｓ未満である、
    請求項１１に記載の膜。
  13. 前記Ｓｉ原子が少なくとも部分的にＧｅ原子で置き換えられている、
    請求項１に記載の誘電体材料組成物。
  14. さらに、
    Ｆ、Ｎ、およびＧｅから成る群から選択した少なくとも１つの元素を含む、
    請求項１に記載の誘電体材料組成物。
  15. プラズマ強化化学気相堆積（ＰＥＣＶＤ）室を準備する工程と、
    前記ＰＥＣＶＤ室内に基板を設置するする工程と、
    実質的にＳｉと、Ｃ、Ｏ、およびＨから成る群から選択した少なくとも２つの元素とから成る第１の前駆ガスを前記ＰＥＣＶＤ室内に流入させる工程と、
    実質的に炭素および水素を含む分子から成り、搬送用の不活性ガスで任意に混合された少なくとも１つの第２の前駆ガスを流す工程と、
    前記基板上に、実質的にＳｉ、Ｃ、Ｏ、およびＨから成る第１の相と、Ｃ、Ｈ、およびナノメートルの大きさの多数の細孔から成る少なくとも１つの第２の相とを備えた多相膜を堆積する工程と
    を備えた、
    多相低誘電率膜を製造する方法。
  16. 前記ＰＥＣＶＤ室が、平行平板型のプラズマ反応炉である、
    請求項１５に記載の方法。
  17. さらに、
    前記ＰＥＣＶＤ室内において連続モードで前記多相膜を堆積する工程
    を備えた、
    請求項１５に記載の方法。
  18. さらに、
    前記ＰＥＣＶＤ室内においてパルス・モードで前記多相膜を堆積する工程
    を備えた、
    請求項１５に記載の方法。
  19. さらに、
    プラズマの状態を調整して第２の前駆分子の分解を最小化する工程
    を備えた、
    請求項１５に記載の方法。
  20. さらに、
    前記膜を２００°Ｃ以上の温度で熱処理する任意実行の工程
    を備えた、
    請求項１５に記載の、多相低誘電率膜を製造する方法。
  21. 前記少なくとも１つの第２の前駆ガスが環構造の分子から成る、
    請求項１５に記載の方法。
  22. 前記第１の前駆ガスが、さらに、メチルシランを含んでいる、
    請求項１５に記載の方法。
  23. 前記第１の前駆ガスを流す工程が、さらに、
    １，３，５，７−テトラメチルシクロテトラシロクサン（ＴＭＣＴＳすなわちＣ４ Ｈ１６Ｏ４ Ｓｉ４）、テトラエチルシクロテトラシロクサン（Ｃ８ Ｈ２４Ｏ４ Ｓｉ４）、デカメチルシクロペンタシロクサン（Ｃ１０Ｈ３０Ｏ５ Ｓｉ５）、Ｏ２ またはＮ２ Ｏから成る酸化剤で混合されたメチルシラン分子、ならびに、Ｓｉ、Ｏ、およびＣから成る前駆混合物から成る群から環構造を備えた分子を含む前駆体を選択する工程
    を備えている、
    請求項１５に記載の方法。
  24. 前記少なくとも１つの第２の前駆ガスが、実質的に、炭化水素、エーテル、アルコール、エステル、ケトン、アルデヒド、アミン、または、Ｏ、Ｎ、もしくはＦを含む他の炭化水素から成る、
    請求項１５に記載の方法。
  25. さらに、
    実質的に炭化水素分子から成る前記少なくとも１つの第２の前駆ガスを、２，５−ノルボルナジエン（すなわちバイシクロ［２．２．１］ヘプタ−２，５−ジエン）、ノルボルニレン２，５−ノルボルナジエン（すなわちバイシクロ［２．２．１］ヘプタ−２，５−ジエン）、ノルボルナン（すなわちバイシクロ［２．２．１］ヘプタン）、トリシクロ［３．２．１．０］オクタン、トリシクロ［３．２．２．０］ノナン、スピロ［３．４］オクタン、スピロ［４．５］ノナン、スピロ［５．６］デカン、ベンゼン、トルエン、キシレン、および、アニソール（メチル・フェニル・エーテル）から成る群から選択する工程
    を備えた、
    請求項１５に記載の方法。
  26. 前記少なくとも１つの第２の前駆ガスがバイシクロ［２．２．１］ヘプタ−２−エンである、
    請求項２１に記載の方法。
  27. 前記少なくとも１つの第２の前駆ガスが、さらに、炭化水素、エーテル、アルコール、エステル、ケトン、アルデヒド、アミン、および、Ｏ、Ｎ、またはＦを含む他の炭化水素から成る群から選択した、少なくとも２つの異なる炭素および水素を含む分子から成る、
    請求項１５に記載の方法。
  28. さらに、
    前記第１の前駆ガスおよび前記少なくとも１つの第２の前駆ガスを、水素、酸素、ゲルマニウム、またはフッ素を含むガスから成る群から選択した少なくとも１つのガスで混合する工程
    を備えた、
    請求項１５に記載の方法。
  29. 堆積室を準備する工程と、
    前記堆積室内に基板を設置する工程と、
    前記堆積室にプラズマ源室を並置しかつ流体接続する工程と、
    Ｃ、Ｏ、およびＨから成る群から選択した少なくとも２つの元素を含む第１の前駆ガスを前記プラズマ源室に流入させ、前記第１の前駆ガスを分解してイオン化し、それを前記堆積室内に流入させる工程と、
    炭素および水素を含む分子、または炭素および水素を含み搬送用不活性ガスで希釈した分子から成る少なくとも１つの第２の前駆ガスを前記堆積室内に流入させる工程と、
    実質的にＳｉ、Ｃ、Ｏ、およびＨから成る第１の相と、実質的にＣ、Ｈ、およびナノメートルの大きさの多数の細孔から成る少なくとも１つの第２の相とを前記基板上に堆積する工程と
    を備えた、
    多相低誘電率膜を製造する方法。
  30. さらに、
    前記プラズマ源室を連続モードで動作させる工程
    を備えた、
    請求項２９に記載の、多相低誘電率膜を製造する方法。
  31. さらに、
    前記プラズマ源室をパルス・モードで動作させる工程
    を備えた、
    請求項２９に記載の、多相低誘電率膜を製造する方法。
  32. さらに、
    プラズマの状態を調整して炭化水素の解離を最小にする工程
    を備えた、
    請求項２９に記載の、多相低誘電率膜を製造する方法。
  33. さらに、
    前記膜を２００°Ｃ以上の温度で熱処理する任意実行の工程
    を備えた、
    請求項２９に記載の、多相低誘電率膜を製造する方法。
  34. 前記少なくとも１つの第２の前駆ガスが環構造の分子から成る、
    請求項２９に記載の、多相低誘電率膜を製造する方法。
  35. 前記第１の前駆ガスがさらにメチルシランを含んでいる、
    請求項２９に記載の、多相低誘電率膜を製造する方法。
  36. 前記第１の前駆ガスを流入させる前記工程が、さらに、
    １，３，５，７−テトラメチルシクロテトラシロクサン（ＴＭＣＴＳすなわちＣ４ Ｈ１６Ｏ４ Ｓｉ４）、テトラエチルシクロテトラシロクサン（Ｃ８ Ｈ２４Ｏ４ Ｓｉ４）、デカメチルシクロペンタシロクサン（Ｃ１０Ｈ３０Ｏ５ Ｓｉ５）、ならびに、Ｓｉ、Ｏ、およびＣから成る前駆混合物から成る群から環構造を備えた分子を含む前駆体を選択する工程
    を備えている、
    請求項２９に記載の、多相低誘電率膜を製造する方法。
  37. さらに、
    前記少なくとも１つの第２の前駆ガスを、実質的に、炭化水素、エーテル、アルコール、エステル、ケトン、アルデヒド、アミン、および、Ｏ、Ｎ、またはＦを含む他の炭化水素から成る群から選択する工程
    を備えた、
    請求項２９に記載の、多相低誘電率膜を製造する方法。
  38. さらに、
    実質的に炭化水素分子から成る前記少なくとも１つの第２の前駆ガスを、２，５−ノルボルナジエン（すなわち請求項２９に記載のバイシク膜）から成る群から選択する工程
    を備え、
    前記少なくとも１つの第２の前駆ガスがバイシクロ［２．２．１］ヘプタ−２−エンである、
    請求項２９に記載の、多相低誘電率膜を製造する方法。
  39. 前記少なくとも１つの第２の前駆ガスが、さらに、炭化水素、エーテル、アルコール、エステル、ケトン、アルデヒド、アミン、および、Ｏ、Ｎ、またはＦを含む他の炭化水素から成る群から選択した、少なくとも２つの異なる炭素および水素を含む分子から成る、
    請求項２９に記載の、多相低誘電率膜を製造する方法。
  40. さらに、
    前記第１の前駆ガスおよび前記少なくとも１つの第２の前駆ガスを、水素含有ガス、酸素含有ガス、ゲルマニウム含有ガス、およびフッ素含有ガスから成る群から選択した少なくとも１つのガスで混合する工程
    を備えた、
    請求項２９に記載の、多相低誘電率膜を製造する方法。
  41. 絶縁材料から成る第１の層に埋め込まれ金属から成る第１の領域を備えた事前処理した半導体基板と、
    多相材料で形成され絶縁材料から成る第２の層に埋め込まれ導体から成る第１の領域と、
    前記導体から成る第１の領域に電気的に接続しているとともに前記多相材料から成る絶縁材料から成る第３の層に埋め込まれ導体から成る第２の領域と
    を備え、
    前記多相材料が、実質的にＳｉ、Ｃ、Ｏ、およびＨから成る第１の相と、前記第１の相中に分散された少なくとも１つの第２の相とを備え、
    前記少なくとも１つの第２の相が実質的にＣ、Ｈ、およびナノメートルの大きさの多数の細孔から成り、
    前記多相材料の誘電率が３．２以下であり、
    前記絶縁材料から成る第２の層が前記絶縁材料から成る第１の層に密着しており、
    前記導体から成る第１の領域が前記金属から成る第１の領域に電気的に接続しており、
    前記絶縁材料から成る第３の層が前記絶縁材料から成る第２の層に密着している、
    配線構造体における層内誘電体または層間誘電体として絶縁材料から成る層を備えた電子構造体。
  42. さらに、
    前記絶縁材料から成る第２の層と前記絶縁材料から成る第３の層との間に設けられた誘電体キャップ層
    を備えた、
    請求項４１に記載の、配線構造体における層内誘電体または層間誘電体として絶縁材料から成る層を備えた電子構造体。
  43. さらに、
    前記絶縁材料から成る第２の層と前記絶縁材料から成る第３の層との間に設けられた第１の誘電体キャップ層と、
    前記絶縁材料から成る第３の層の表面に設けられた第２の誘電体キャップ層とを備えた、
    請求項４１に記載の、配線構造体における層内誘電体または層間誘電体として絶縁材料から成る層を備えた電子構造体。
  44. 前記誘電体キャップ層が、酸化シリコン、窒化シリコン、シリコン・オキシナイトライド、高融点金属（Ｔａ、Ｚｒ、Ｈｆ、またはＷ）シリコン・ナイトライド、シリコン・カーバイド、シリコン・カルボ−オキサイド、およびこれらの水素含有化合物、ならびに改質したＳｉＣＯＨから成る群から選択した材料で形成されている、
    請求項４２に記載の、配線構造体における層内誘電体または層間誘電体として絶縁材料から成る層を備えた電子構造体。
  45. 前記第１の誘電体キャップ層および前記第２の誘電体キャップ層が、酸化シリコン、窒化シリコン、シリコン・オキシナイトライド、高融点金属（Ｔａ、Ｚｒ、Ｈｆ、またはＷ）シリコン・ナイトライド、シリコン・カーバイド、シリコン・カルボ−オキサイド、およびこれらの水素含有化合物、ならびに改質したＳｉＣＯＨから成る群から選択した材料で形成されている、
    請求項４３に記載の、配線構造体における層内誘電体または層間誘電体として絶縁材料から成る層を備えた電子構造体。
  46. 前記絶縁材料から成る第１の層が、酸化シリコン、窒化シリコン、フォスフォシリケート・グラス（ＰＳＧ）、ボロフォスフォシリケート・グラス（ＢＰＳＧ）、またはこれらの材料のドープした他の異形体である、
    請求項４１に記載の、配線構造体における層内誘電体または層間誘電体として絶縁材料から成る層を備えた電子構造体。
  47. さらに、
    前記絶縁材料から成る第２の層および前記絶縁材料から成る第３の層のうちの少なくとも一方の上に堆積された誘電体材料から成る拡散障壁層
    を備えた、
    請求項４１に記載の、配線構造体における層内誘電体または層間誘電体として絶縁材料から成る層を備えた電子構造体。
  48. さらに、
    前記絶縁材料から成る第２の層の表面に設けられた誘電体ＲＩＥ（反応性イオン・エッチング）ハードマスク／研磨停止層と、
    前記ＲＩＥハードマスク／研磨停止層の表面に設けられた誘電体拡散障壁層とを備えた、
    請求項４１に記載の、配線構造体における層内誘電体または層間誘電体として絶縁材料から成る層を備えた電子構造体。
  49. さらに、
    前記絶縁材料から成る第２の層の表面に設けられた第１の誘電体ＲＩＥハードマスク／研磨停止層と、
    前記第１の誘電体ＲＩＥハードマスク／研磨停止層の表面に設けられた第１の誘電体拡散障壁層と
    前記絶縁材料から成る第３の層の表面に設けられた第２の誘電体ＲＩＥハードマスク／研磨停止層と、
    前記第２の誘電体ＲＩＥハードマスク／研磨停止層の表面に設けられた第２の誘電体拡散障壁層と
    備えた、
    請求項４１に記載の、配線構造体における層内誘電体または層間誘電体として絶縁材料から成る層を備えた電子構造体。
  50. さらに、
    多相材料から成る層間誘電体と多相材料から成る層内誘電体との間に設けられた誘電体キャップ層
    を備えた、
    請求項４９に記載の、配線構造体における層内誘電体または層間誘電体として絶縁材料から成る層を備えた電子構造体。
  51. 絶縁材料から成る第１の層に埋め込まれ金属から成る第１の領域を備え事前処理した半導体基板と、
    多相材料で形成され絶縁材料から成る少なくとも１つの第２の層に埋め込まれ導体から成る少なくとも１つの第１の領域と
    を備え、
    前記多相材料が実質的にＳｉ、Ｃ、Ｏ、およびＨから成る第１の相を備え、
    さらに、
    前記第１の相中に分散された少なくとも１つの第２の相
    を備え、
    前記少なくとも１つの第２の相が実質的にＣ、Ｈ、およびナノメートルの大きさの多数の細孔から成り、
    前記多相材料の誘電率が３．２以下であり、
    前記絶縁材料から成る少なくとも１つの第２の層のうちの１つが前記絶縁材料から成る第１の層に密着しており、
    前記導体から成る少なくとも１つの第１の領域のうちの１つが前記金属から成る第１の領域に電気的に接続している、
    配線構造体における層内誘電体または層間誘電体として絶縁材料から成る層を備えた電子構造体。
  52. さらに、
    前記絶縁材料から成る少なくとも１つの第２の層の各々の間に設けられた誘電体キャップ層
    を備えた、
    請求項５１に記載の、配線構造体における層内誘電体または層間誘電体として絶縁材料から成る層を備えた電子構造体。
  53. さらに、
    前記絶縁材料から成る少なくとも１つの第２の層の各々の間に設けられた第１の誘電体キャップ層と、
    前記絶縁材料から成る最上位の第２の層の表面に設けられた第２の誘電体キャップ層と
    を備えた、
    請求項５１に記載の、配線構造体における層内誘電体または層間誘電体として絶縁材料から成る層を備えた電子構造体。
  54. 前記第１の誘電体キャップ層および前記第２の誘電体キャップ層が、多相材料または改質した多相材料で形成されている、
    請求項５３に記載の、配線構造体における層内誘電体または層間誘電体として絶縁材料から成る層を備えた電子構造体。
  55. 前記誘電体キャップ層が、酸化シリコン、窒化シリコン、シリコン・オキシナイトライド、高融点金属（Ｔａ、Ｚｒ、Ｈｆ、またはＷ）シリコン・ナイトライド、シリコン・カーバイド、シリコン・カルボ−オキサイド、およびこれらの水素含有化合物、ならびに改質した多相材料から成る群から選択した材料で形成されている、
    請求項５２に記載の、配線構造体における層内誘電体または層間誘電体として絶縁材料から成る層を備えた電子構造体。
  56. 絶縁材料から成る第１の層に埋め込まれ金属から成る第１の領域を備え事前処理した半導体基板と、
    絶縁材料から成る第２の層に埋め込まれ導体から成る第１の領域と
    前記導体から成る第１の領域に電気的に接続するとともに絶縁材料から成る第３の層に埋め込まれ導体から成る第２の領域と、
    前記絶縁材料から成る第２の層と前記絶縁材料から成る第３の層との間に設けられた第１の誘電体キャップ層と、
    前記絶縁材料から成る第３の層の表面に設けられた第２の誘電体キャップ層とを備え、
    前記絶縁材料から成る第２の層が前記絶縁材料から成る第１の層に密着し、
    前記導体から成る第１の領域が前記金属から成る第１の領域に電気的に接続しており、
    前記絶縁材料から成る第３の層が前記絶縁材料から成る第２の層に密着しており、
    前記第１の誘電体キャップ層および前記第２の誘電体キャップ層が多相誘電体材料で形成されており、
    前記多相材料が、実質的にＳｉ、Ｃ、Ｏ、およびＨから成る第１の相と、前記第１の相中に分散された少なくとも１つの第２の相とを備え、
    前記少なくとも１つの第２の相が、実質的にＣ、Ｈ、およびナノメートルの大きさの多数の細孔から成り、
    前記多相材料の誘電率が３．２以下である、
    配線構造体における層内誘電体または層間誘電体として絶縁材料から成る層を備えた電子構造体。
  57. 絶縁材料から成る第１の層に埋め込まれ金属から成る第１の領域を備え事前処理した半導体基板と、
    絶縁材料から成る第２の層に埋め込まれ導体から成る第１の領域と
    前記導体から成る第１の領域に電気的に接続するとともに絶縁材料から成る第３の層に埋め込まれ導体から成る第２の領域と、
    前記絶縁材料から成る第２の層および前記絶縁材料から成る第３の層のうちの少なくとも１つの上に堆積された多相誘電体材料から成る材料で形成された拡散障壁層と
    を備え、
    前記絶縁材料から成る第２の層が前記絶縁材料から成る第１の層に密着しており、
    前記導体から成る第１の領域が前記金属から成る第１の領域に電気的に接続しており、
    前記絶縁材料から成る第３の層が前記絶縁材料から成る第２の層に密着しており、
    前記多相材料が、実質的にＳｉ、Ｃ、Ｏ、およびＨから成る第１の層と、前記第１の相中に分散した少なくとも１つの第２の相とを備え、
    前記少なくとも１つの第２の相が、実質的にＣ、Ｈ、およびナノメートルの大きさの多数の細孔から成り、
    前記多相材料の誘電率が３．２以下である、
    配線構造体における層内誘電体または層間誘電体として絶縁材料から成る層を備えた電子構造体。
  58. 絶縁材料から成る第１の層に埋め込まれ金属から成る第１の領域を備え事前処理した半導体基板と、
    絶縁材料から成る第２の層に埋め込まれ導体から成る第１の領域と、
    前記導体から成る第１の領域に電気的に接続しているとともに絶縁材料から成る第３の層に埋め込まれ導体から成る第２の領域と、
    前記絶縁材料から成る第２の層の表面に設けられたＲＩＥ（反応性イオン・エッチング）ハードマスク／研磨停止層と、
    前記ＲＩＥハードマスク／研磨停止層の表面に設けられた拡散障壁層と
    を備え、
    前記絶縁材料から成る第２の層が前記絶縁材料から成る第１の層に密着し、
    前記導体から成る第１の領域が前記金属から成る第１の領域に電気的に接続しており、
    前記絶縁材料から成る第３の層が前記絶縁材料から成る第２の層に密着しており、
    前記ＲＩＥハードマスク／研磨停止層および前記拡散障壁層が、多相誘電体材料で形成されており、
    前記多相材料が、実質的にＳｉ、Ｃ、Ｏ、およびＨから成る第１の相と、前記第１の相中に分散された少なくとも１つの第２の相とを備え、
    前記少なくとも１つの第２の相が、実質的にＣ、Ｈ、およびナノメートルの大きさの多数の細孔から成り、
    前記多相材料の誘電率が３．２以下である、
    配線構造体における層内誘電体または層間誘電体として絶縁材料から成る層を備えた電子構造体。
  59. 絶縁材料から成る第１の層に埋め込まれ金属から成る第１の領域を備え事前処理した半導体基板と、
    絶縁材料から成る第２の層に埋め込まれ導体から成る第１の領域と
    前記導体から成る第１の領域に電気的に接続するとともに絶縁材料から成る第３の層に埋め込まれ導体から成る第２の領域と、
    前記絶縁材料から成る第２の層の表面に設けられた第１のＲＩＥハードマスク／研磨停止層と、
    前記第１のＲＩＥハードマスク／研磨停止層の表面に設けられた第１の拡散障壁層と、
    前記絶縁材料から成る第３の層の表面に設けられた第２のＲＩＥハードマスク／研磨停止層と、
    前記第２のＲＩＥハードマスク／研磨停止層の表面に設けられた第２の拡散障壁層と
    を備え、
    前記絶縁材料から成る第２の層が前記絶縁材料から成る第１の層に密着しており、
    前記導体から成る第１の領域が前記金属から成る第１の領域に電気的に接続しており、
    前記絶縁材料から成る第３の層が前記絶縁材料から成る第２の層に密着しており、
    前記ＲＩＥハードマスク／研磨停止層および前記拡散障壁層が、実質的にＳｉ、Ｃ、Ｏ、およびＨから成る第１の層と、前記第１の相中に分散した少なくとも１つの第２の相とを備えた多相誘電体材料で形成されており、
    前記少なくとも１つの第２の相が、実質的にＣ、Ｈ、およびナノメートルの大きさの多数の細孔から成り、
    前記多相材料の誘電率が３．２以下である、
    配線構造体における層内誘電体または層間誘電体として絶縁材料から成る層を備えた電子構造体。
  60. さらに、
    層間誘電体層と層内誘電体層との間に設けられ前記多相誘電体材料で形成された誘電体キャップ層
    を備えた、
    請求項５７に記載の、配線構造体における層内誘電体または層間誘電体として絶縁材料から成る層を備えた電子構造体。
JP2002516830A 2000-08-02 2000-08-02 多相低誘電率材料およびその堆積方法 Expired - Lifetime JP3882914B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/US2000/021091 WO2002011204A1 (en) 2000-08-02 2000-08-02 Multiphase low dielectric constant material and method of deposition

Publications (2)

Publication Number Publication Date
JP2004534373A true JP2004534373A (ja) 2004-11-11
JP3882914B2 JP3882914B2 (ja) 2007-02-21

Family

ID=21741655

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002516830A Expired - Lifetime JP3882914B2 (ja) 2000-08-02 2000-08-02 多相低誘電率材料およびその堆積方法

Country Status (4)

Country Link
JP (1) JP3882914B2 (ja)
KR (1) KR100615410B1 (ja)
CN (1) CN1257547C (ja)
WO (1) WO2002011204A1 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007536733A (ja) * 2004-05-03 2007-12-13 インターナショナル・ビジネス・マシーンズ・コーポレーション 半導体デバイスにおけるレベル内またはレベル間誘電体としての超低誘電率材料を製造するための改良した方法およびこれによって作成される電子デバイス
US7420279B2 (en) 2003-01-29 2008-09-02 Nec Electronics Corporation Carbon containing silicon oxide film having high ashing tolerance and adhesion
JP2010114452A (ja) * 2004-09-28 2010-05-20 Air Products & Chemicals Inc 多孔質の低誘電率組成物並びにそれを作製及び使用するための方法
JP2011014925A (ja) * 2002-04-17 2011-01-20 Air Products & Chemicals Inc ポロゲン、ポロゲン化された前駆体及び低誘電率をもつ多孔質有機シリカガラス膜を得るためにそれらを使用する方法

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6768200B2 (en) * 2000-10-25 2004-07-27 International Business Machines Corporation Ultralow dielectric constant material as an intralevel or interlevel dielectric in a semiconductor device
US9061317B2 (en) 2002-04-17 2015-06-23 Air Products And Chemicals, Inc. Porogens, porogenated precursors and methods for using the same to provide porous organosilica glass films with low dielectric constants
US8951342B2 (en) 2002-04-17 2015-02-10 Air Products And Chemicals, Inc. Methods for using porogens for low k porous organosilica glass films
US8293001B2 (en) 2002-04-17 2012-10-23 Air Products And Chemicals, Inc. Porogens, porogenated precursors and methods for using the same to provide porous organosilica glass films with low dielectric constants
US6846515B2 (en) 2002-04-17 2005-01-25 Air Products And Chemicals, Inc. Methods for using porogens and/or porogenated precursors to provide porous organosilica glass films with low dielectric constants
US7384471B2 (en) 2002-04-17 2008-06-10 Air Products And Chemicals, Inc. Porogens, porogenated precursors and methods for using the same to provide porous organosilica glass films with low dielectric constants
US7060330B2 (en) * 2002-05-08 2006-06-13 Applied Materials, Inc. Method for forming ultra low k films using electron beam
EP1420439B1 (en) * 2002-11-14 2012-08-29 Air Products And Chemicals, Inc. Non-thermal process for forming porous low dielectric constant films
US7404990B2 (en) 2002-11-14 2008-07-29 Air Products And Chemicals, Inc. Non-thermal process for forming porous low dielectric constant films
US7288292B2 (en) * 2003-03-18 2007-10-30 International Business Machines Corporation Ultra low k (ULK) SiCOH film and method
US20040197474A1 (en) 2003-04-01 2004-10-07 Vrtis Raymond Nicholas Method for enhancing deposition rate of chemical vapor deposition films
US7892648B2 (en) 2005-01-21 2011-02-22 International Business Machines Corporation SiCOH dielectric material with improved toughness and improved Si-C bonding
JP5505680B2 (ja) * 2008-09-01 2014-05-28 独立行政法人物質・材料研究機構 絶縁膜材料、この絶縁膜材料を用いた成膜方法および絶縁膜
CN104746045B (zh) * 2013-12-26 2018-03-06 北京北方华创微电子装备有限公司 化学气相沉积方法和装置
CN108389782B (zh) * 2018-03-06 2020-02-25 江苏欧特电子科技有限公司 一种形成超低k电介质层的方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10284486A (ja) * 1996-08-29 1998-10-23 Matsushita Electric Ind Co Ltd 層間絶縁膜の形成方法
WO2000001012A1 (en) * 1998-06-29 2000-01-06 Alfred Grill Hydrogenated oxidized silicon carbon material
JP2001102378A (ja) * 1999-07-23 2001-04-13 Matsushita Electric Ind Co Ltd 層間絶縁膜の形成方法
JP2001326224A (ja) * 2000-02-28 2001-11-22 Canon Sales Co Inc 半導体装置及びその製造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0154483B1 (en) * 1984-03-03 1989-12-27 Stc Plc Improved pulsed plasma process
US5433786A (en) * 1993-08-27 1995-07-18 The Dow Chemical Company Apparatus for plasma enhanced chemical vapor deposition comprising shower head electrode with magnet disposed therein
US5559367A (en) * 1994-07-12 1996-09-24 International Business Machines Corporation Diamond-like carbon for use in VLSI and ULSI interconnect systems
US5789320A (en) * 1996-04-23 1998-08-04 International Business Machines Corporation Plating of noble metal electrodes for DRAM and FRAM

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10284486A (ja) * 1996-08-29 1998-10-23 Matsushita Electric Ind Co Ltd 層間絶縁膜の形成方法
WO2000001012A1 (en) * 1998-06-29 2000-01-06 Alfred Grill Hydrogenated oxidized silicon carbon material
JP2001102378A (ja) * 1999-07-23 2001-04-13 Matsushita Electric Ind Co Ltd 層間絶縁膜の形成方法
JP2001326224A (ja) * 2000-02-28 2001-11-22 Canon Sales Co Inc 半導体装置及びその製造方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011014925A (ja) * 2002-04-17 2011-01-20 Air Products & Chemicals Inc ポロゲン、ポロゲン化された前駆体及び低誘電率をもつ多孔質有機シリカガラス膜を得るためにそれらを使用する方法
JP2014150287A (ja) * 2002-04-17 2014-08-21 Air Products And Chemicals Inc ポロゲン、ポロゲン化された前駆体、及び低誘電率を有する多孔質有機シリカガラス膜を得るためのそれらの使用
US7420279B2 (en) 2003-01-29 2008-09-02 Nec Electronics Corporation Carbon containing silicon oxide film having high ashing tolerance and adhesion
US7582970B2 (en) 2003-01-29 2009-09-01 Nec Electronics Corporation Carbon containing silicon oxide film having high ashing tolerance and adhesion
JP2007536733A (ja) * 2004-05-03 2007-12-13 インターナショナル・ビジネス・マシーンズ・コーポレーション 半導体デバイスにおけるレベル内またはレベル間誘電体としての超低誘電率材料を製造するための改良した方法およびこれによって作成される電子デバイス
JP4756036B2 (ja) * 2004-05-03 2011-08-24 インターナショナル・ビジネス・マシーンズ・コーポレーション 超低誘電率膜を製造するための方法、誘電材料、相互接続構造及び配線構造
JP2010114452A (ja) * 2004-09-28 2010-05-20 Air Products & Chemicals Inc 多孔質の低誘電率組成物並びにそれを作製及び使用するための方法

Also Published As

Publication number Publication date
KR100615410B1 (ko) 2006-08-25
KR20040012661A (ko) 2004-02-11
CN1454394A (zh) 2003-11-05
JP3882914B2 (ja) 2007-02-21
WO2002011204A1 (en) 2002-02-07
CN1257547C (zh) 2006-05-24

Similar Documents

Publication Publication Date Title
JP5511781B2 (ja) 多相超低誘電膜の形成方法
US6312793B1 (en) Multiphase low dielectric constant material
JP4272424B2 (ja) 半導体素子のレベル内またはレベル間誘電体としての超低誘電率材料、その製造方法、およびそれを含む電子デバイス
US6441491B1 (en) Ultralow dielectric constant material as an intralevel or interlevel dielectric in a semiconductor device and electronic device containing the same
JP3882914B2 (ja) 多相低誘電率材料およびその堆積方法
KR100702508B1 (ko) 유전 물질 및 ｂｅｏｌ 상호 접속 구조체
US6724086B1 (en) Hydrogenated oxidized silicon carbon material
TW201142945A (en) Ultra low dielectric materials using hybrid precursors containing silicon with organic functional groups by plasma-enhanced chemical vapor deposition
US6953984B2 (en) Hydrogenated oxidized silicon carbon material

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050120

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050222

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20050518

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20050525

RD12 Notification of acceptance of power of sub attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7432

Effective date: 20050530

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20050530

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050819

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20061024

RD14 Notification of resignation of power of sub attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7434

Effective date: 20061025

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20061107

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 3882914

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091124

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101124

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101124

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111124

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111124

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121124

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121124

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131124

Year of fee payment: 7

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term