KR100702508B1 - 유전 물질 및 ｂｅｏｌ 상호 접속 구조체 - Google Patents

유전 물질 및 ｂｅｏｌ 상호 접속 구조체 Download PDF

Info

Publication number
KR100702508B1
KR100702508B1 KR1020047019929A KR20047019929A KR100702508B1 KR 100702508 B1 KR100702508 B1 KR 100702508B1 KR 1020047019929 A KR1020047019929 A KR 1020047019929A KR 20047019929 A KR20047019929 A KR 20047019929A KR 100702508 B1 KR100702508 B1 KR 100702508B1
Authority
KR
South Korea
Prior art keywords
dielectric
genetic material
dielectric constant
less
film
Prior art date
Application number
KR1020047019929A
Other languages
English (en)
Other versions
KR20050010867A (ko
Inventor
그릴알프레드
파텔비쉬누브하이브이
Original Assignee
인터내셔널 비지네스 머신즈 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 인터내셔널 비지네스 머신즈 코포레이션 filed Critical 인터내셔널 비지네스 머신즈 코포레이션
Publication of KR20050010867A publication Critical patent/KR20050010867A/ko
Application granted granted Critical
Publication of KR100702508B1 publication Critical patent/KR100702508B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/401—Oxides containing silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen
    • H01L21/02216—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen the compound being a molecule comprising at least one silicon-oxygen bond and the compound having hydrogen or an organic group attached to the silicon or oxygen, e.g. a siloxane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/312—Organic layers, e.g. photoresist
    • H01L21/3121—Layers comprising organo-silicon compounds
    • H01L21/3122—Layers comprising organo-silicon compounds layers comprising polysiloxane compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31633—Deposition of carbon doped silicon oxide, e.g. SiOC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H01L23/53295—Stacked insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02203—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being porous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Organic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Metallurgy (AREA)
  • Mechanical Engineering (AREA)
  • Materials Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

Si, C, O 및 H 원자를 포함하며, 공유 결합된 3차원 네트워크 구조체 및 2.6 이하의 유전 상수를 가진 열적으로 안정된 초저 유전 상수 막이 제공된다. 이 유전 상수 막은 공유 결합된 링 네트워크를 추가로 가질 수 있다. 공유 결합된 3차원 네트워크 구조는 Si-O, Si-C, Si-H, C-H 및 C-C 공유 결합을 포함하고, F 및 N을 선택적으로 포함할 수 있다. 이 막에서 Si원자는 선택적으로 Ge원자로 치환될 수 있다. 유전 상수 막은 1.3마이크로미터 이하의 두께를 가지며, 초당 10-10미터 이하의 수중 균열 전파 속도를 갖는다. BEOL 절연체, 덮개 또는 하드마스크 층으로서 개선된 유전막을 포함하는 BEOL 상호 접속 구조체가 더 제공된다.

Description

유전 물질 및 ＢＥＯＬ 상호 접속 구조체{AN ULTRALOW DIELECTRIC CONSTANT MATERIAL AS AN INTRALEVEL OR INTERLEVEL DIELECTRIC IN A SEMICONDUCTOR DEVICE}
본 출원은 2001년 8월 24일에 출원된 Alfred Grill 등의 미국 특허 출원 제 09/938,949 호인 "An Improved Method for Fabricating an Ultralow Dielectric Constant Material as an Intralevel or Interlevel Dielectric in a Semiconductor Device"에 기초한 2001년 10월 25일에 출원된 PCT 출원 제 US01/50830 호인 "An Improved Method For Fabricating An Ultralow Dielectric Constant Material As An Intralevel Or Interlevel Dielectric In A Semiconductor Device"의 일부 연속 출원이고, 상기 미국 특허 출원 제 09/938,949 호는 2001년 1월 25일에 출원된 Alfred Grill 등의 제09/769,089호인 "An Ultralow Dielectric Constant Material as an Intralevel or Interlevel Dielectric in a Semiconductor Device and Electronic Device Containing the Same"의 일부 연속 출원으로, 이는 2000년 10월 25일에 출원된 미국 가출원 제60/243,169호인, "An Ultralow Dielectric Constant Material as an Intralevel or Interlevel Dielectric in a Semiconductor Device Made"를 우선권으로 주장하고 있다.
본 발명은 전체적으로 자신과 관련된 초저 유전 상수(또는 초저-k)를 가진 유전 물질을 제조하는 방법 및 이러한 유전 물질을 포함하는 전자 장치에 관한 것이다. 더 상세하게는 본 발명은 극초 대규모 집적 회로(ultra large scale integration:ULSI)의 BEOL(back-end-of-the-line) 기록 구조체에서 레벨내 유전체 또는 레벨간 유전체로서 사용되는 열적으로 안정된 초저-k 막을 제조하는 방법 및 이 방법에 의해 제작된 전자 구조체에 관한 것이다.
최근 ULSI 회로에 사용되는 전자 장치의 치수가 계속해서 감소하고 있으며, 그 결과 BEOL 금속의 저항 및 레벨내 및 레벨간 유전체의 캐패시턴스를 증가시킨다. 이 효과가 결합되어서 ULSI 전자 장치내의 신호 지연을 증가시킨다. 미래의 ULSI 회로의 스위칭 성능을 개선하기 위해서, 낮은 유전 상수(k)의 절연체 및 특히 실리콘 산화물보다 훨씬 낮은 유전 상수를 가진 유전체가 캐패시턴스를 감소시키는데 필요하다. 낮은 k를 가진 유전 물질(즉, 유전체)이 상업적으로 이용되어 왔다. 예컨대, 이러한 물질 중 하나가 폴리테트라플루오르에틸렌(PTFE)로, 2.0의 k값을 갖는다. 그러나, 이들 유전 물질은 300~350℃ 이상의 온도에 노출되면, 열적으로 안정되지 않는다. 이들 유전체를 ULSI 칩에 집적하기 위해서는 최소 400℃의 열 안정성을 필요로 한다. 결과적으로 이들 유전체는 집적 과정 동안 사용될 수 없다.
ULSI 장치에 적용하는 것으로 고려되어 온 로우-k 물질은 메틸실록산, 메틸실세퀴옥산, 및 다른 유기 및 무기 중합체와 같은 Si, C, O 및 H를 함유하는 중합체를 포함한다. 예컨대, 문헌(N. Hacker 등의 "Properties of new low dielectric constant spin-on silicon oxide based dielectrics" Mat. Res. Soc. Symp. Proc. 476(1997):25)은 열 안정성 조건을 만족시키는 것으로 나타난 물질을 설명하고 있지만, 막이 스핀온 기술로 마련되는 경우, 상호 접속 구조체에서의 집적에 필요한 두께에 이르게 되면 물질 중 일부가 균열을 쉽게 전파시키는 경향이 있다. 또한, 전구체 물질은 매우 고가여서 대용량으로 사용하기에는 무리가 있다. 또한, 이와는 달리, VLSI 및 ULSI 칩은 플라즈마 강화 화학 또는 물리 증기 증착 기술에 의해 수행된다. 용이하게 입수가능한 처리 장비를 사용해서, 플라즈마 강화 화학 기상 증착("PECVD") 기술로 로우-k 물질을 제조하는 능력은 집적 공정에서의 물질의 집적을 간소화시켜서, 제조 비용을 감소시키고, 유해 쓰레기를 덜 배출한다. 본 발명과 함께 동일 양수인에게 양도되었고, 그 전체 내용이 여기에 참조로서 포함되는, 함께 계류중인 "Hydrogenated Oxidized Silicon Carbon Material"라는 명칭으로 1998년 6월 19일에 미국 출원된 미국 특허 출원 제 09/107,567 호는 3.6 이하의 유전상수를 갖고 있고, 매우 느린 균열 전파 속도를 나타내는 Si, C, O 및 H 원자로 이루어진 초저 유전 상수 물질을 개시하고 있다.
본 발명과 함께 동일 양수인에게 양도되었고, 그 전체 내용이 여기에 참조로서 포함되며, 함께 계류중인, "Multiphase Low Dielectric Constant Material and Method of Deposition"라는 명칭으로 1999년 5월 16일에 미국 출원된 미국 특허 제 09/320,495호에는 Si, C, O 및 H 원자로 이루어진 매트릭스, 주로 C 및 H 원자로 이루어진 상(a phase) 및 3.2 이하의 유전 상수를 갖고 있는 이중 상(a dual- phase) 물질을 개시하고 있다. 이러한 물질의 유전 상수가 계속해서 감소함으로써 이러한 물질을 포함하는 전자 장치의 성능이 더 증가할 것이라는 점에 주의한다.
위의 설명의 견지에서, 약 2.6 이하의 유전 상수를 가져서, 균열을 방지하는 유전 물질을 개발할 필요성이 항상 존재하고 있다.
따라서, 본 발명의 목적은 2.6 이하의 유전 상수를 갖는 초저 유전 상수 물질을 제조하는 방법을 제공하는 것이다. 더 상세하게는, 초저 k 물질의 유전 상수는 약 1.6 내지 약 2.6의 범위에 있고, 가장 바람직하게는 그 유전 상수는 약 1.8 내지 약 2.2의 범위에 있다. 모든 유전 상수는 별도로 특정되지 않는 경우에는 진공 상태에 대한 것이라는 것에 주의한다.
본 발명의 다른 목적은 적어도 2개의 전구체의 혼합물로부터 Si, C, O 및 H를 함유하는 초저 유전 상수 물질을 제조하는 방법을 제공하는 것으로, 여기서 제 1 전구체는 SiCOH 혼합물을 포함하는 링 구조를 가진 분자로부터 선택되고, 제 2 전구체는 링 구조를 가진 분자로 이루어진 그룹으로부터 선택되는 유기 분자이다.
본 발명의 또 다른 목적은 Si, C, O 및 H를 함유하며, 공유 결합된 3차원 네트워크 구조를 가진 열적으로 안정된 초저 유전 상수 물질을 제공하는 것으로, 이는 적어도 Si-O, Si-C, Si-H, C-H 및 C-C 결합과 같은 공유 결합을 포함한다. 개선된 물질은 중합체가 아니라 대신에 적어도 위의 공유 결합을 가진 랜덤 3차원(즉, 3차원) 구조를 포함한다.
본 발명의 다른 목적은 평행 플레이트 플라즈마 강화 화학 기상 증착("PECVD") 반응기에서 초저 유전 상수 막을 제조하는 방법을 제공하는 것이다.
본 발명의 또 다른 목적은 CO2 또는 CO2 및 O2가 존재하는 중에서 기판 상에 막을 증착시킴으로써 초저 유전 상수 물질을 제조하는 개선된 방법을 제공하는 것으로, 이로써 증착된 막의 균일성을 개선하고 PECVD 반응기 내의 플라즈마를 안정화시킬 수 있다.
본 발명의 다른 목적은 BEOL 상호 접속 구조에서 레벨내 또는 레벨간 유전체로서 전자 구조체에서 사용되는 초저 유전 상수 물질을 제조하는 방법을 제공하는 것이다.
본 발명의 다른 목적은 낮은 내부 응력 및 약 2.6 이하의 유전 상수를 가진 열적으로 안정적인 초저 유전 상수 물질을 제공하는 것이다. 더 바람직하게는, 초저 k 물질의 유전 상수는 약 1.6 내지 약 2.6이고, 가장 바람직하게는 유전 상수는 약 1.8 내지 약 2.2이다.
본 발명의 또 다른 목적은 BEOL 배선 구조체에서 레벨내 또는 레벨간 유전체로서 절연 물질의 층을 포함하는 전자 구조체를 제공하는 것으로, 여기서 적어도 2개의 절연 물질층이 본 발명의 초저 유전 상수 물질을 포함한다.
본 발명의 또 다른 목적은 BEOL 배선 구조체에서 레벨내 또는 레벨간 유전체로서 새로운 초저 유전 상수 물질의 층을 구비하며, 반응성 이온 에칭("RIE") 마스크 폴리싱 차단제 또는 확산 장벽으로서 적어도 하나의 유전체 덮개 층을 더 포함 하는 전자 구조체를 제공하는 것이다.
본 발명에 따라서, Si, C, O 및 H 원자를 포함하며, Si-O, Si-C, Si-H, C-H 및 C-C 공유 결합을 포함하면서 나노기공성(nanoporosity)의 원자 레벨을 가진 공유 결합된 3차원 네트워크 구조체를 포함하는 매트릭스를 가진 열적으로 안정된 유전 물질을 제조하는 방법이 제공된다. 유전 물질은 선택적으로 F 및 N을 더 포함할 수 있고, 적어도 부분적으로 Ge로 치환되는 Si 원자를 가질 수 있다. 또한, 유전 물질은 공유 결합된 링 네트워크를 가질 수 있다. 바람직한 실시예에서, 유전 물질은 기본적으로 Si, C, O 및 H로 이루어진 매트릭스를 구비하고 있다. 본 발명은 Si, C, O 및 H의 원자를 포함하는 제 1 전구체 가스, C, H의 원자를 포함하고, 선택적으로 O, F 및 N의 원자를 포함하는 제 2 전구체 가스 및 선택적으로는 Ge를 포함하는 제 3 전구체 가스를 플라즈마 화학 기상 증착(PECVD) 반응기에서 반응시킴으로써 유전 물질을 제조하는 방법을 더 포함한다. 본 발명은 또한 제 1 전구체 가스를 CO2와 혼합하거나 제 1 및 제 2 전구체 가스를 CO2 및 O2와 혼합함으로써, PECVD 반응기 내에서 플라즈마를 안정시키고, 기판 상에 증착되는 유전막의 균일성을 개선시킨다. 본 발명은 또한 BEOL 배선 구조체에서 사용되는 레벨내 또는 레벨간 유전체로서 절연 물질의 층을 가진 전자 구조체(즉, 기판)를 더 제공하며, 여기서 절연 물질은 본 발명의 초저 k막이 될 수 있다.
바람직한 실시예에서, 플라즈마 강화 화학 기상 증착(PECVD) 반응기를 마련하는 단계와, 이 반응기에 전자 구조체(즉, 기판)를 위치시키는 단계와, Si, C, O 및 H의 원자를 포함하는 제 1 전구체 가스를 이 반응기에 송풍하는 단계와, C, H 및 선택적으로는 O, F 및 N을 포함하는 제 2 전구체 가스 혼합물을 이 반응기에 송풍하는 단계를 포함하고, 선택적으로는 Ge를 포함하는 제 3 전구체 가스를 송풍하는 단계를 더 포함하며, 초저 k 막을 기판에 증착시키는 단계를 포함하는 열적으로 안정된 초저 유전 상수(초저 k)막을 제조하는 방법이 제공된다. CO2 또는 CO2 및 O2가 존재하는 중에서 증착 단계가 수행될 수 있다. 바람직하게는, 제 1 전구체는 1,3,5,7-TMCTS(tetramethylcyclotetrasiloxane) 또는 C4H1604Si4와 같은 SiCOH 성분을 포함하는 링 구조체를 가진 분자로부터 선택된다. 제 2 전구체는 링 구조체를 가진 분자로 이루어진, 바람직하게는 분자에 하나 이상의 링이 존재하는 그룹으로부터 선택된 유기 분자가 될 수 있다. 적어도 하나가 헤테로원자, 바람직하게는 산소를 포함하는 퓨즈된 링(fused ring)을 포함하는 종류가 특별히 사용되기도 한다. 이런 종류 중에서, 대부분이 상당한 링 응력을 전하는 크기의 링, 즉 3 또는 4 원자 및/또는 7이상의 원자의 링을 포함한다. 특히 사이클로펜텐 산화물("CPO" 또는 "C5H8O")과 같은 옥사바이사이클릭(oxabicyclic)이라고 알려진 혼합물의 일종의 멤버가 특히 선호된다. 제 3 전구체는 수소화 게르만 또는 소스 Ge를 포함하는 임의의 다른 반응액으로 이루어질 수 있다.
선택적으로, 본 발명의 증착막은 적어도 약 0.25 시간 동안, 약 300℃ 이하의 온도에서 열처리될 수 있다. 이 방법은 평행 플레이트 반응기를 제공하는 단계를 더 포함하되, 이는 약 300㎠와 약 700㎠ 사이의 기판 척의 도전성 영역 및 기판 과 상부 전극 사이에 약 1㎝와 약 10㎝ 사이의 갭을 갖는다. 고주파 RF 전력이 약 12㎒와 15㎒ 사이의 주파수로 전극 중 하나에 인가된다. 선택적으로는, 추가적인 저주파수 전력이 전극 중 하나에 인가될 수 있다. 열처리 단계는 제 1 시간 동안 약 300℃ 이하의 온도에서 수행되고, 제 2 시간 동안 380℃ 이상의 온도에서 더 수행될 수 있으며, 제 2 시간은 제 1 시간보다 더 길다. 제 2 시간은 제 1 시간의 적어도 약 10배가 될 수 있다.
본 발명의 초저 유전 상수 막의 증착 단계는 기판 온도를 약 25℃와 약 400℃ 사이로 설정하는 단계와, 고주파 RF 전력 밀도를 약 0.05W/㎠와 약 2.0W/㎠ 사이로 설정하는 단계와, 제 1 전구체의 유량을 약 5sccm과 약 1000sccm 사이로 설정하는 단계와, 제 2 전구체의 유량을 약 5sccm과 약 1000sccm 사이로 설정하는 단계와, 반응기 압력을 약 50mTorr와 약 5000mTorr 사이로 설정하는 단계와, 고주파 RF 전력을 약 15W와 약 500W 사이로 설정하는 단계를 포함한다. 선택적으로, 약 10W와 약 300W 사이의 초저 주파수 전력이 플라즈마에 추가될 수 있다. 기판 척의 도전성 영역이 X만큼 변화되면, 기판 척에 인가되는 RF 전력도 X만큼 변화된다.
다른 바람직한 실시예에서, 플라즈마 강화(enhancement)를 가진 평행 플레이트 타입 화학 기상 증착 반응기를 마련하는 단계와, 약 300㎠와 약 700㎠ 사이의 도전성 영역을 가진 기판 척 상에 전처리된 웨이퍼를 위치시키고, 웨이퍼와 상부 전극 사이의 갭을 약 1cm와 약 10cm 사이로 유지하는 단계와, 사이클릭 실록산 분자를 포함하는 제 1 전구체 가스를 반응기에 송풍하는 단계와, C, H 및 O 원자를 포함하는 링 구조체를 가진 유기 분자를 포함하는 적어도 제 2 전구체 가스를 송풍 하는 단계와, Ge를 포함하는 제 3 전구체 가스를 송풍하는 단계와, 초저 k막을 웨이퍼 상에 증착시키는 단계를 포함하는 초저 k막을 제조하는 방법이 제공된다. 증착 단계는 CO2 또는 CO2와 O2의 존재 하에서 수행될 수 있다. 이 처리는 증착 단계 이후에 약 300℃ 이상의 온도에서 적어도 약 0.25시간 동안 열처리하는 단계를 더 포함할 수 있다. 이 처리는 RF 전력을 웨이퍼에 인가하는 단계를 더 포함할 수 있다. 열처리 단계는 약 300℃ 이하의 온도에서 제 1 시간 동안 수행되고, 이후에 약 380℃ 이상의 온도에서 제 2 시간 동안 수행될 수 있으며, 제 2 시간은 제 1 시간보다 더 길다. 제 2 시간은 제 1 시간의 적어도 약 10배가 될 수 있다.
사용되는 사이클릭 실록산 전구체는 TMCTS(tetramethylcyclotetrasiloxane) 이고, 유기 전구체는 사이클로펜텐 산화물(CPO)이 될 수 있다. 초저 k 막 증착 단계는 웨이퍼 온도를 약 25℃와 약 400℃ 사이로 설정하는 단계와, RF 전력 밀도를 약 0.05W/㎠와 약 2.0W/㎠ 사이로 설정하는 단계와, 사이클릭 실록산 전구체의 유량을 약 5sccm과 약 1000sccm 사이로 설정하는 단계와, 유기 전구체의 유량을 약 5sccm과 약 1000sccm 사이로 설정하는 단계와, 제 3 전구체의 유량을 약 5sccm과 약 1000sccm 사이로 설정하는 단계와, 반응기 압력을 약 50mTorr와 약 5000mTorr 사이로 설정하는 단계를 포함한다. 또한, 증착 단계는 사이클로펜텐 산화물 대 TMCTS의 유량비를 약 0.1과 약 0.7 사이로 바람직하게는, 0.2와 0.4 사이로 설정하는 단계를 더 포함한다. 기판 척의 도전성 영역이 X만큼 변화될 수 있다면, RF 전력도 같은 X만큼 변화된다.
또 다른 바람직한 실시예에서, 평행 플레이트 타입의 플라즈마 강화 화학 기상 층착 반응기를 마련하는 단계와, 약 300㎠와 약 700㎠ 사이의 도전성 영역을 가진 기판 척 상에 웨이퍼를 위치시키고, 웨이퍼와 상부 전극 사이의 갭을 약 1cm와 약 10cm 사이로 유지하는 단계와, 사이클릭 실록산과 사이클릭 유기 분자 및 Ge의 전구체 가스 혼합물을, 약 100mTorr와 5000mTorr 사이의 반응기 압력으로, 실온과 약 400℃ 사이, 바람직하게는 약 60℃와 약 200℃ 사이의 온도를 유지하면서, 약 25sccm과 약 500sccm 사이의 전체 유량으로, 반응기 압력을 약 100mTorr과 약 5000mTorr 사이로 유지하면서 반응기 내의 웨이퍼에 송풍하는 단계와, 약 0.25W/㎠와 약 0.8W/㎠ 사이의 RF 전력 밀도하에서 웨이퍼 상에 유전체 막을 증착시키는 단계와, 약 300℃ 이상의 온도에서 적어도 약 0.25시간 동안 초저 k막을 어닐링하는 단계를 포함하는 열적으로 안정된 초저 k 유전체 막을 제조하는 방법에 제공된다. 증착 단계는 CO2 또는 CO2와 O2의 존재하에서 수행된다. 개선된 방법은 제 1 시간 동안 약 300℃ 이하의 온도에서 어닐링하고, 제 2 시간 동안 380℃ 이상의 온도에서 어닐링하는 단계를 더 포함할 수 있으며, 여기서 제 2 시간은 제 1 시간보다 더 길다. 제 2 시간은 제 1 시간의 적어도 약 10배가 될 수 있다. 사이클릭 실록산 전구체는 TMCTS가 될 수 있고, 사이클릭 유기 전구체는 사이클로펜텐 산화물(CPO)이 될 수 있다.
본 발명은 또한 BEOL 상호접속 구조체내의 레벨내 또는 레벨간 유전체로서 절연 물질의 층을 가진 전자 구조체에 관한 것으로, 이 상호접속 구조체는 절연 물 질의 제 1 층에 내장된 금속의 제 1 영역과, 개선된 초저 k 유전체의 절연 물질의 제 2 층에 내장된 도체의 제 1 영역과, 도체의 제 1 영역과 전기적으로 교통되고, 개선된 초저 k 유전체를 포함하는 절연물질의 제 3 층에 내장된 도체의 제 2 영역을 가진 전처리된 반도체 기판으로, 초저 k 유전체는 Si, C, O 및 H를 포함하고, 공유 결합된 3차원 네트워크 구조체 및 2.6 이하의 유전 상수를 가지며, 절연 물질의 제 2 층은 절연 물질의 제 1 층과 기밀하게 접촉하고, 도체의 제 1 영역은 금속의 제 1 영역과 전기적으로 교통하며, 절연 물질의 제 3 층은 절연 물질의 제 2 층과 기밀하게 접촉한다. 전자 구조체는 절연 물질의 제 2 층과 절연 물질의 제 3 층 사이에 위치되는 유전 덮개층을 더 포함할 수 있다. 전자 구조체는 절연 물질의 제 2 층과 절연 물질의 제 3 층 사이의 제 1 유전 덮개층 및 절연 물질의 제 3 층 상에 제 2 유전 덮개층을 더 포함할 수 있다.
유전 덮개 물질은 실리콘 산화물, 실리콘 질화물, 실리콘 옥시니트라이드, 내화 금속 실리콘 질화물(내화 금속은 Ta, Zr, Hf 및 W로 이루어진 그룹으로부터 선택된다), 탄화 실리콘, 탄소 도핑된 산화물 또는 SiCOH 및 수소화 화합물 중에서 선택될 수 있다. 제 1 및 제 2 유전 덮개 층이 같은 유전 물질의 그룹으로부터 선택될 수 있다. 절연 물질의 제 1 층은 실리콘 산화물 또는 실리콘 질화물 또는 PSG(phosphorus silicate glass) 또는 BPSG(boron phosphorus silicate glass)과 같은 이들 물질의 도핑된 변형물이 될 수 있다. 전자 구조체는 절연 물질의 제 2 및 제 3 층 중 하나 위에 증착된 유전 물질의 확산 장벽층을 더 포함할 수 있다. 전자 구조체는 절연 물질의 제 2 층 상에 반응성 이온 에칭(RIE) 하드 마스크 및 폴리싱 차단층의 역할을 하는 유전체를 더 포함하고, 이 유전체 RIE 하드 마스크와 폴리싱 차단층 상에는 유전체 확산 장벽층을 더 포함할 수 있다. 전자 구조체는 절연 물질의 제 2 층 상에 제 1 유전체 RIE 하드 마스크/폴리싱 차단층, 제 1 유전체 폴리싱 차단층 상에 제 1 유전체 RIE 하드 마스크/확산 장벽층, 절연 물질의 제 3 층 상에 제 2 유전체 RIE 하드 마스크/폴리싱 차단층, 제 2 유전체 폴리싱 차단층 상에 제 2 유전체 확산 장벽층을 더 포함할 수 있다. 전자 구조체는 초저 k 유전체의 레벨간 유전체와 초저 k 유전체의 레벨내 유전체 사이에, 위에 설명한 바와 같은 물질의 유전체 덮개 층을 더 포함할 수 있다.
본 발명의 이러한 목적, 특성 및 장점은 다음의 상세한 설명 및 첨부된 도면으로부터 자명해질 것이다.
도 1은 바람직한 제 2 전구체용 혼합물인 옥사바이사이클릭(oxabicyclic)이라고 알려진 바이사이클릭 에테르의 전체 전자 구조체를 도시하며, 개략적으로 이 혼합물은 2개의 링을 포함하되, 그 중 하나는 산소 원자를 함유하고, 각각의 링의 크기는 각각의 사이클에서 반복되는 메틸렌 기의 수, m 및 n에 의해 결정되며, 특히 선호되는 사이클로펜텐 산화물의 경우에는 m=0이고, n=2인 도면,
도 2는 바람직한 제 2 전구체용 화합물인 불포화 옥사바이사이클릭으로도 알려진 불포화 바이사이클릭 에테르의 전체 전자 구조체를 도시하며, 개략적으로 이 혼합물은 2개의 링을 포함하되, 그 중 하나는 산소 원자를 함유하며, 각각의 링의 크기는 각각의 사이클에서 반복되는 메틸렌 기의 수, l, m 및 n에 의해 결정되되, 불포화 결합의 위치는 m 및 n에 의해 결정되며, 9-바이사이클로[6.1.0] 논-4-엔에서, l=0, m=2, n=2인 도면,
도 3은 본 발명에 따른 평행 플레이트 화학 기상 증착 반응기의 단면도,
도 4는 TMCTS(tetramethylcyclotetrasiloxane)와 He의 혼합물로부터 증착된 SiCOH 막으로부터 획득된 퓨리에 변환 적외선(FTIR) 스펙트럼을 도시하는 도면,
도 5는 본 발명에 따른 TMCTS+He와 사이클로펜텐 산화물의 화합물로부터 증착된 개선된 초저 k 물질로부터 획득된 FTIR 스펙트럼을 도시하는 도면,
도 6은 본 발명에 따른 초저 k 물질의 레벨내 유전층 밀 레벨간 유전체를 구비한 전자 장치의 확대 단면도,
도 7은 본 발명에 따른 초저 k 물질막 상에 추가 확산 장벽 유전체 덮개 층을 구비한 도 6의 전자 구조체의 확대 단면도,
도 8은 본 발명에 따른 폴리싱 차단층 상에 추가 RIE 하드 마스크/폴리싱 차단 유전체 덮개 층 및 유전체 덮개 확산 장벽을 구비한 도 7의 전자 구조체의 확대 단면도,
도 9는 본 발명에 따른 레벨간 초저 k 상이 추가 RIE 하드 마스크/폴리싱 차단 유전층을 구비한 도 8의 전자 구조체의 확대 단면도.
본 발명은 평행 플레이트 플라즈마 장화 화학 기상 증착(PECVD) 반응기에서 열적으로 안정된 초저 유전 상수 막을 제조하는 방법을 개시하고 있다. 바람직한 실시예에 개시되는 물질은 공유 결합된 3차원 네트워크로 Si, C, O 및 H를 포함하고, 2.6 이하의 유전 상수를 가진 수소화된 산화 실리콘 탄소(hydrogenated oxidized silicon carbon:SiCOH)의 매트릭스를 포함한다. 이 물질은 공유 결합된 링 네트워크를 구비할 수 있다. 이 물질은 부분적으로 F 및 N원자를 포함하고, 선택적으로는 Ge 원자로 치환되는 Si원자를 가질 수 있다. 이 물질은 바람직하게는 직경이 약 0.3과 약 50 나노미터 사이인, 더 바람직하게는 직경이 약 0.4와 10 나노미터 사이인 분자 크기의 보이드(voids)(즉, 나노미터 크기의 공극)를 포함하며, 유전 상수를 약 2.0 이하의 값으로 감소시킨다. 나노미터 크기의 공극은 물질의 체적의 약 0.5%와 약 50% 사이의 체적을 차지한다. 더 바람직하게는 초저 k 막의 유전 상수는 약 1.6 내지 약 2.6이고, 가장 바람직하게는 유전 상수는 약 1.8 내지 약 2.2 사이이다. 개선된 막은 바람직하게는 1.3마이크로미터 이하의 두께를 갖고 있고, 초당 10-9미터 이하의 크랙의 수중 투과 속도를 갖고 있다. 가장 바람직하게는 이 막은 초당 10-10미터 이하의 크랙의 수중 투과 속도를 갖고 있다.
초저-k의 열적으로 안정된 막을 생성하기 위해서, 특정 성장 상태를 가진 증착 반응기의 특정 형상이 필요하다. 예컨대, 평행 플레이트 반응기에서, 기판 척의 도전성 영역은 약 300cm2와 약 700cm2 사이가 되어야 하며, 기판과 상부 전극 사이의 갭은 약 1㎝과 약 10㎝ 사이이다. RF 전력이 기판에 인가된다. 본 발명에 따라서, 초저 유전 상수 막은 특별히 구성된 반응기에서 특정 반응 상태에서 TMCTS 와 같은 사이클릭 실록산 전구체 및 제 2 전구체의 혼합 가스로 이루어지며, 제 2 전구체는 유기 분자로, 사이클로펜텐 산화물과 같은 링 구조체를 가진 분자로 이루어진 그룹으로부터 선택된다. Ge를 함유하는 제 3 전구체는 선택적으로는 초저 유전 상수 막이 형성되는 가스 혼합물을 형성하는 데 사용될 수 있으며, 이로써 Ge원자를 Si원자로 치환한다.
본 발명의 다른 실시예에 따라서, 초저 유전 상수 막이 CO2 또는 CO2와 O2의 존재하에 형성될 수 있다. 본 발명의 초저 유전 상수 막은 약 300℃ 이상의 온도에서 적어도 약 0.25 시간동안 열처리되어서 유전 상수를 감소시킬 수 있다. 이 열처리 단계 동안, 탄소 및 수소 원자를 포함하며, 선택적으로는 산소 원자를 포함하는 제 2 전구체 가스(또는 가스 혼합물)로부터 유도된 분자 조각은 열적으로 분해되거나 막으로부터 분리된 더 작은 분자로 변환될 수 있다. 선택적으로 이 변환 및 분자 조각의 분리 과정에 의해서 막에 보이드가 더 생길할 수 있다. 따라서 막 밀도가 감소된다.
본 발명은 초저 유전 상수, 즉 2.6 이하를 가진 물질을 준비하는 방법을 제공하는 것으로, 이는 BEOL 배선 구조체에서 집적하기에 적합하다. 더 바람직하게는, 개선된 초저 k 막의 유전 상수는 약 1.6 내지 약 2.6이고, 가장 바람직하게는 유전 상수는 약 2.0 내지 약 2.2이다. 개선된 막은 적어도 2개의 적절한 전구체 및 위에 설명한 바와 같은 특정한 처리 파라미터의 조합에 의해 마련될 수 있다. 바람직하게는, 제 1 전구체는 1,3,5,7-TMCTS(tetramethylcyclotetrasiloxane) 또는 C4H16O4Si4) 또는 OMCTS(octamethylcyclotetrasiloxane) 또는 C8H24O4Si4와 같은 SiCOH 혼합물을 포함하는 링 구조체를 가진 분자로부터 선택될 수 있다. 더 일반적으로 제 1 전구체는 교번해서 결합된 같은 수의 Si 및 O 원자를 포함하는 링 구조를 포함하는 사이클릭 알킬실록산(cyclic alkylsiloxane)의 일종으로, 알킬기(메틸, 에틸, 프로필 또는 이보다 더 고차의 혹은 분기된(branched) 것들 혹은 사이클로프로필, 사이클로펜틸, 타리클로헥실 및 이보다 고차의 것들과 같은 사이클릭 하이드로카본)가 실리콘 원자 중 적어도 하나에 공유 결합되는 데, 모든 실리콘 원자에 2개의 알킬기가 부착되어 있는 경우도 있다. 이러한 아킬기는 유사할 수도 유사하지 않을 수도 있다. 또한, 이러한 사이클릭 실록산의 실리콘 원자는 수소로 결합될 수 있고, 이 경우, 이들 화합물은 부분적으로 알킬화된 하이드로실록산이 될 수 있다.
제 2 전구체는 C, H 및 O 원자를 포함하고, 적어도 하나의 링을 포함하는 유기 분자로부터 선택될 수 있으며, 이들은 온도 및 압력의 증가에 의해 기체로서 증착 반응기에 도입되기에 적합한 속도를 갖고 있다. 또한, N, S, Si 또는 할로겐과 같은 다른 원자가 전구체 분자에 포함될 수 있다. 또한, 하나 이상의 링이 전구체 분자에 존재할 수 있다. 퓨즈된 링을 포함하는 종류가 특히 유용할 수 있으며, 이 링 중 적어도 하나는 헤테로원자 바람직하게는 산소를 포함한다. 이들 종류 중에서, 가장 적절한 것은 큰 링 응력을 나타내는 크기의 링을 포함하는 것으로 즉 3 또는 4 원자 및/또는 7이상의 원자의 링을 포함한다. 특히 옥사바이사이클릭이라 고 알려진 혼합물의 일종의 멤버가 특히 선호된다. 쉽게 입수할 수 있는 이들의 예는, 6-옥사바이사이클로[3.1.0] 헥산 또는 사이클로펜텐 산화물(760 mmHg에서 bp=102℃); 7-옥사바이사이클로[4.1.0] 헵탄 또는 시클로헥센 산화물 (760 mmHg에서 bp=129℃); 9-옥사바이사이클로[6.1.0] 노난 또는 사이클로옥텐 산화물 (5 mmHg에서 bp=55℃); 및 7-옥사바이사이클로[2.2.1] 헵탄 또는 1,4-에폭시사이클로헥산(713 mmHg에서 bp=119℃)이다. 더 일반적으로 도 1에 도시된 공식에 적합한 종류가 적절한 적으로 생각된다.
또한, 제 2 전구체는 9-옥사바이사이클로[6.1.0] 논-4-엔(760mmHg에서 bp=195℃) 또는 도 2에 도시된 일반적인 구조의 화합물과 같은 불포화물 정도를 포함할 수 있다. 또한 제 2 전구체는 7-옥사바이사이클로[4.1.0]헵탄-2-온(15mmHg에서 bp=77℃) 및 3-옥사바이사이클로[3.1.0]헥산-2,4-디온(5mmHg에서 bp=100℃) 등에서, 켑톤, 알데하이드, 아민, 아미드, 이미드, 에테르, 에스테르, 안하이드리드, 탄산염, 티올, 티오에테르(thioethers)등와 같은 추가 기능을 가질 수 있지만, 이에 한정되는 것은 아니다.
위에 설명한 바와 같이 개선된 막은 적어도 2개의 적절한 전구체를 선택함으로써 준비될 수 있다. 본 발명의 일부 실시예에서, Ge를 포함하는 제 3 전구체 물질이 초저 유전 상수 막을 형성하는 데 선택적으로 사용될 수 있다. 이러한 실시예에서, Ge 원자는 부분적으로 개선된 막의 Si 원자로 치환될 수 있다.
또한, PECVD 반응기에서, 제 1 전구체는 캐리어 가스 또는 제 1 및 제 2 전 구체 가스로서 CO2와 더 혼합될 수 있으며, 제 2 전구체 가스는 CO2와 또는 CO2 및 O2의 혼합물과 혼합될 수 있다. PECVD 반응기에서 캐리어 가스로서 CO2를 제 1 전구체에 추가함으로써, 또는 CO2 또는 CO2와 O2의 혼합물을 제 2 및 제 2 전구체에 추가함으로써, PECVD 반응기에서 플라즈마에 안정적인 효과를 제공할 수 있고, 기판에 증착된 막의 균일성을 개선할 수 있다. CO2가 제 1 및 제 2 전구체와 혼합될 때, CO2의 양은 약 25sccm 내지 약 1000sccm이 될 수 있고, 더 바람직하게는 약 50sccm 내지 약 500sccm이 될 수 있다. CO2와 O2의 혼합물이 제 1 및 제 2 전구체와 혼합될 때, 혼합되는 CO2의 양은 약 25sccm 내지 약 1000sccm이 될 수 있고, O2의 양은 약 0.5sccm 내지 약 50sccm이 될 수 있다. 더 바람직하게는 CO2의 양은 약 50sccm 내지 약 500sccm이 될 수 있고, O2의 양은 약 1sccm 내지 약 30sccm이다.
도 3에 도시된 바와 같이, 평행 플레이트 플라즈마 강화 화학 기상 증착(PECVD) 반응기(10)는 200mm 웨이퍼를 처리하는 데 사용되는 타입이다. 반응기의 내부 직경(X)은 약 13인치이고, 높이 Y는 약 8.5인치이다. 기판 척(12)의 지름은 약 10.8인치이다. 반응 가스는 약 1인치의 갭(Z)만큼 기판 척(12)으로부터 공간적으로 이격된 가스 분배 플레이트(GDP:16)를 통해서 반응기(10)에 도입되며, 3인치 배출구(18)를 통해서 반응기(10) 밖으로 배출된다. RF 전력(20)이 GDP(16)에 접속되며, 이는 반응기(10)로부터 전기적으로 절연되고, 기판 척(12)은 접지된다. 실 용화를 위해서, 반응기의 모든 다른 부분은 접지된다. 다른 실시예에서, RF 전력(20)은 기판척(12)에 접속될 수 있고, 기판(22)에 전송될 수 있다. 이 실시예에서, 기판은 네거티브 바이어스를 획득하며, 그 값은 반응기 형상 및 플라즈마 파라미터에 따라 달라진다. 다른 실시예에서 하나 이상의 전기 전력 공급기가 사용될 수 있다. 예컨대, 2개의 전력 공급기가 같은 RF 주파수로 동작하거나, 하나는 낮은 주파수로 하나는 높은 주파수로 동작할 수 있다. 2개의 전력 공급기는 같은 전극 또는 별도의 전극에 접속될 수 있다. 다른 실시예에서, RF 전력 공급기는 증착하는 동안 펄스 온 및 펄스 오프될 수 있다. 로우 k막의 증착 동안 제어되는 처리 변수는 RF 전력, 전구체 혼합물 및 유량, 반응기 압력 및 기판 온도이다.
반응기(10)의 표면(24)은 절연 코팅 물질로 코팅될 수 있다. 예컨대, 특정 한 종류의 코팅이 반응기 벽(24)에 수 밀리 두께로 도포된다. 기판 척(12)에 사용될 수 있는 다른 타입의 코팅은 박막 알루티늄 코팅 혹은 산소 플라즈마 에칭에 대한 다른 절연체이다. 가열된 웨이퍼 척의 온도가 기판 온도를 제어한다.
본 발명에 따라서, 여기 설명되는 적절한 제 1 및 제 2 전구체 및 처리 파라미터의 특정 조합은 바람직하게 마련된 개선된 초저 k 물질이 약 5 내지 약 40원자%의 Si, 약 5 내지 약 45원자%의 C, 0 내지 약 50원자%의 O 및 약 10 내지 약 55원자%의 H를 포함하는 것으로 사용된다.
막의 증착 처리 동안 제어되는 주요 처리 변수는 RF 전력, 제 1 및 제 2 그리고 선택적으로는 제 3 전구체의 유량, CO2 또는 CO2 및 O2의 유량, 반응기 압력 및 기판 온도이다. 본 발명에 따른 제 1 전구체 TMCTS 및 제 2 전구체 사이클로펜텐 산화물(CPO)을 사용하는 막의 증착, 및 CO2 또는 CO2 및 O2의 존재하에서 막의 증착의 다양한 예가 이하에 제공된다. 실시예 1-2에서, He를 캐리어 가스로 사용해서 TMCTS 전구체 증가가 반응기 내로 전달되고, 실시예 3에서는 TMCTS는 액체 전달 시스템에 의해 전달된다. 실시예 5-7에서, TMCTS 전구체 증가는 CO2를 캐리어 가스로 사용해서 반응기에 전달되고, 실시예 8에서 TMCTS는 액체 전달 시스템에 의해 전달된다. 선택적으로, 이 막은 증착 후에 400℃로 열처리되어서 k를 감소시킨다.
본 발명에 따른 제조 방법은 고유하게 정의된 성장 조건과 특정 형상 가진 증착 반응기를 사용함으로써만 가능하다는 것에 주의해야 한다. 다른 형상의 반응기가 이 정해진 성장 조건 하에서 사용될 때, 생성되는 막은 초저 유전 상수를 달성할 수 없다. 예컨대, 본 발명에 따른 평행 플레이트 반응기는 약 300㎠ 내지 약 700㎠ 사이의 기판 척 면적을 갖고, 바람직하게는 약 500㎠ 내지 약 600㎠ 사이이다. 기판과 가스 분배 플레이트(또는 상부 전극) 사이의 갭은 약 1cm와 약 10cm 사이이고, 약 1.5 내지 약 7cm 사이이다. RF 전력은 약 12㎒ 와 약 15㎒ 사이의 주파수로 전극 중 하나에 도입되고, 바람직하게는 약 13.56㎒이다. 1㎒ 이하의 낮은 주파수에서, 전력은 선택적으로 RF 전력과 같은 전극에 인가되거나, 0 내지 0.3W/㎠의 전력 밀도로 반대 전극에 인가된다.
사용되는 증착 조건도 본 발명에 따른 증착 처리의 성공 적인 수행을 가능하 게 하는데 중요하다. 예컨대 약 25℃ 내지 약 325℃ 사이의 웨이퍼 온도, 바람직하게는 약 60℃ 내지 약 200℃ 사이의 웨이퍼 온도가 사용된다. 약 0.05W/㎠와 약 1.0W/㎠ 사이의 바람직하게는, 약 0.25W/㎠와 약 0.8W/㎠ 사이의 RF 전력 밀도가 사용된다. 약 5sccm과 약 1000sccm 사이의, 바람직하게는 약 25sccm과 약 200sccm 사이의 TMCTS의 에칭액 가스 유량이 사용된다. 약 5sccm과 약 1000sccm 사이의, 바람직하게는 약 10sccm과 약 120sccm 사이의 CPO의 에칭액 가스 유량이 사용된다. Ge의 에칭액 유량은 약 5sccm과 약 1000sccm 사이, 바람직하게는 약 5sccm과 약 50sccm 사이이다. CO2가 캐리어 가스로 사용되는 TMCTS-CO2의 전체 에칭액 가스 유량은 약 25sccm 내지 약 1000sccm이고, CO2 및 O2혼합물의 유량은 각각 CO2의 경우 약 25sccm 내지 약 1000sccm이고, O2의 경우 약 0.5sccm 내지 약 50sccm이며, CO2의 경우 약 15sccm 내지 약 1000sccm이다. CO2가 캐리어 가스로 사용되는 TMCTS-CO2의 전체 에칭액 가스 유량은 바람직하게는 약 50sccm 내지 약 500sccm이고, CO2 및 O2혼합물의 유량은 바람직하게는 각각 CO2의 경우 약 50sccm 내지 약 500sccm이고, O2의 경우 약 1sccm 내지 약 30sccm이며, CO2의 경우 바람직하게는 약 50sccm 내지 약 500sccm이다. 약 50mTorr과 약 5000mTorr 사이의 바람직하게는, 약 100mTorr과 약 3000mTorr 사이의 증착 과정 동안의 반응액 압력이 사용된다.
기판 척의 면적이 X만큼 변화되면, 즉 약 300㎠ 내지 약 700㎠ 사이에서의 값의 변화는 RF 전력을 이전에 정의된 값으로부터 X만큼 변화시킬 것이다. 유사하 게, 이전에 정의된 값으로부터 기판 척의 면적이 Y만큼 변화하고, 가스 분배 플레이트와 기판 척 사이의 갭이 Z만큼 변화하면, 가스 유량은 이전에 정의된 값으로부터 YZ 만큼 변할 것이다. 멀티스테이션 증착 반응기가 사용되는 경우, 기판의 면적은 각각의 개별적인 기판 척이 되고, 가스의 유량은 하나의 개개의 증착 스테이션이 된다. 따라서, 따라서, 전체 유량 및 반응기에 입력되는 전체 전력은 반응기 내의 전체 증착 스테이션의 수만큼 배가된다.
증착되는 막은 후속하는 추가 집적 처리 이전에 안정화된다. 안정화 과정은 약 300℃ 내지 약 400℃에서 약 0.5 시간 내지 약 4시간 동안 노 어닐링 단계(a furnace-annealing step)에서 수행될 수 있다. 안정화 과정은 약 300℃ 이상의 온도에서 고속 열 어닐링 과정으로 수행될 수 있다. 본 발명에 따라 획득되는 막의 유전 상수는 약 2.6 이하이다. 본 발명에 따라 획득된 막의 열적 안정성은 비산화 대기 중에서 적어도 약 400℃까지이다.
본 발명에 따라 형성된 전자 장치가 도 6 내지 9에 도시되어 있다. 도 6 내지 9에 도시된 장치가 단지 본 발명에 따른 실시예로서 도시된 것이며, 많은 다른 장치가 본 발명에 따라 제조될 수 있다.
도 6은 실리콘 기판(32)상에 제조된 전자 장치(30)를 도시한다. 실리콘 기판(32) 위에는 절연 물질층(34)이 형성되며, 그 안에는 제 1 금속(36) 영역이 매립되어 있다. 제 1 금속 영역(36)에 화학 기계 폴리싱(CMP) 처리를 수행한 이후에, 초저 k 막(38)을 절연 물질(34)과 제 1 금속 영역(36) 상에 증착시킨다. 제 1 절연 물질층(34)은 실리콘 산화물, 실리콘 질화물, 이들 물질의 도핑된 변화물 또는 다른 임의의 적절한 절연 물질로 이루어질 수 있다. 포토리소그래피 공정을 통해서 초저 k 막(38)을 패터닝하고, 도체층(40)을 그 안에 증착한다. 제 1 도체층(40)에 대해 CMP 공정을 수행한 이후에, 플라즈마 강화 화학 기상 증착 과정에 의해서 초저 k 막(44)의 제 2 층을 제 1 초저 k 막(38)과 제 1 도체층(40) 상에 증착한다. 도체층(40)은 금속 도체 물질 또는 비금속 도체물질로 증착될 수 있다. 예컨대, 알루미늄 또는 구리의 금속 도체 물질 또는 질화물 또는 폴리실리콘과 같은 비금속 물질이 사용될 수 있다. 예컨대, 도체(40)는 제 1 금속 영역(36)과 전기적으로 도통된다.
제 2 초저 k 막 층(44)에 대해 포토리소그래피 공정을 수행한 이후에 제 1 도체 영역(50)을 형성하고, 후속해서 제 2 도체 물질에 대해 증착 공정을 행한다. 제 1 금속층(40)을 증착할 때 사용했던 것과 유사하게, 제 2 도체(50)는 금속 물질 또는 비금속 물질로 증착할 수 있다. 제 2 도체 영역(50)은 제 1 도체 영역(40)과 전기적으로 교통하고, 제 2 초저 k 막(44) 층 내에 매립된다. 제 2 초저 k 막(44)은 제 1 절연 물질 층(38)과 기밀하게 접촉한다. 이 특정 실시예에서, 본 발명에 따른 초저 k 물질인 제 1 절연 물질 층(38)은 레벨내 유전 물질의 역할을 하고, 제 2 절연 물질 층, 즉 초저 k 막(44)은 레벨내 및 레벨간 유전체 모두의 역할을 한다. 초저 k 막의 낮은 유전 상수에 기초해서, 제 1 절연층(38)과 제 2 절연층(44)에 의해 우수한 절연 특성이 달성될 수 있다.
도 7은 본 발명에 따른 전자 장치(60)를 도시하고 있으며, 도 6에 도시된 전자 장치(30)와 유사하지만, 제 1 절연 물질층(38)과 제 2 절연 물질 층(44) 사이에 추가 유전 덮개 층(62)이 추가되었다. 유전 덮개 층(62)은 실리콘 산화물, 실리콘 질화물, 실리콘 옥시니트라이드, 탄화규소, 실리콘 탄화규소(SiCO), 변화된 초저 k 및 다른 수소화된 혼합물 및 내화 금속 실리콘 질화물과 같은 물질로부터 적절하게 선택될 수 있고, 여기서 내화 금속은 Ta, Zr, Hf 및 W로 이루어진 그룹으로부터 선택된다. 추가 유전 덮개 층(62)은 제 1 도체 층(40)이 제 2 절연 물질 층(44)으로 또는 하부 층으로, 특히 층(34, 32)으로 확산하는 것을 방지하는 확산 장벽층의 기능을 한다.
도 8은 본 발명에 따른 전자 장치(70)의 다른 실시예를 도시하고 있다. 전자 장치(70)에서, RIE 마스크 및 CMP(화학 기계 폴리싱) 폴리싱 차단층의 역할을 하는 2개의 추가 유전 덮개 층(72, 74)이 사용된다. 제 1 유전 덮개 층(72)은 제 1 절연 물질층(38) 상에 증착된다. 유전층(72)의 기능은 제 1 도전층(40)을 평탄화할 때 사용되는 CMP 공정의 종단 점을 제공하는 것이다. 폴리싱 차단층(72)은 실리콘 산화물, 실리콘 질화물, 실리콘 옥시니트라이드, 탄화규소, 실리콘 탄화규소(SiCO), 변화된 초저 k 및 다른 수소화된 혼합물 및 내화 금속 실리콘 질화물과 같은 물질로부터 적절하게 선택될 수 있고, 여기서 내화 금속은 Ta, Zr, Hf 및 W로 이루어진 그룹으로부터 선택된다. 유전층(72)의 상부 표면은 제 1 도전층(40)과 같은 레벨에 있다. 제 2 유전층(74)은 같은 목적으로 제 2 절연 물질층(44)의 상부에 추가될 수 있다.
도 9는 본 발명에 따른 전기 장치(80)의 또 다른 실시예를 도시하는 도면이다. 이 실시예에서, 추가 유전층(82) 층이 증착되고, 제 2 절연 물질층(44)을 2개의 별도의 층(84, 86)으로 분할한다. 따라서, 도 8에 도시된 레벨내 및 레벨간 유전층(44)은 도 9에 도시된 바와 같이 상호 접속부(92, 94) 사이의 경계에서 레벨간 유전층(84) 및 레벨내 유전층(86)으로 나누어진다. 상부 유전층(74) 상에 추가 확산 장벽층(96)이 더 증착된다. 전자 구조체(80)가 제공하는 다른 추가 이점은 유전층(82)이 RIE 에칭 차단층의 역할을 해서 우수한 상호 접속 제어를 제공한다는 점이다.
다음 실시예들이 제공되어서 본 발명에 따른 초저 k 유전체 막의 제조를 나타내고, 이로써 획득될 수 있는 이점을 나타낸다.
실시예 1
이 실시예에서, 도 3에 따라, 슬릿 밸브(14)를 통해서 웨이퍼를 반응기(10)로 도입하고, 아르곤 가스로 웨이퍼를 사전 에칭함으로써 웨이퍼가 우선 마련된다. 이 웨이퍼 마련 과정에서, 웨이퍼 온도는 약 180℃로 설정되고, 아르곤 유량은 약 25sccm으로 설정되어서 약 100mTorr의 압력을 달성한다. RF 전력은 약 60 초 동안 약 125W로 턴온된다. 이후에 RF 전력 및 아르곤 가스 흐름은 턴 오프된다.
TMCTS 전구체는 He를 캐리어 가스로 사용해서 반응기로 운반된다. He는 TMCTS 용기로의 주입구에서 약 5psig의 압력에 있다. 본 발명에 따른 초저 k 막은 TMCTS+He와 CPO의 가스 흐름을 원하는 유량 및 압력, 즉 약 20sccm의 TMCTS+He 및 약 6sccm의 CPO 및 100mTorr으로 설정함으로써 증착될 수 있다. 이후에 RF 전력은 약 15W에서 약 50분동안 턴 온된다. 이후에 RF 전력 및 가스 흐름은 턴오프된다. 이후에 웨이퍼는 반응기(10)로부터 제거된다.
증착된 막의 유전 상수를 낮추고, 이들의 열적 안정성을 개선하기 위해서, 즉 300℃ 이상의 온도에서 안정화시키기 위해서, 막은 사후 어닐링되어서 휘발 성분을 기화시키고 막을 치수적으로 안정화시킨다. 사후 어닐링 과정은 다음 단계를 통해서 어닐링 노에서 수행된다. 우선 약 10리터/분의 유량의 니트로겐을 사용해서 노를 약 5분 동안 세척한다(로드 스테이션에 있는 막 샘플과 함께). 이후에 막 샘플을 노 반응기로 이송해서, 약 5℃/분의 가열 속도로 약 280℃까지 막을 가열하고, 약 280℃의 온도에서 약 5분 동안 유지하고, 약 5℃/분의 제 2 가열 속도로 약 400℃까지 2차 가열하고, 약 400℃에서 약 4시간 동안 유지하며, 노를 턴 오프하고, 막 샘플을 약 100℃ 이하의 온도까지 냉각시키는 사후 어닐링 사이클을 수행한다. 적절한 제 1 유지 온도는 약 280℃와 약 300℃ 사이가 될 수 있고, 반면에 적절한 제 2 유지 온도는 약 300℃와 약 400℃ 사이가 될 수 있다.
제 1 실시예의 결과가 도 4 및 도 5를 참조로 논의된다. 도 4는 SiCOH 막의 퓨리에 변환 적외선(FTIR) 스펙트럼을 도시하고 있다. 스펙트럼은 약 1000-1100㎝-1에서 강한 Si-O 흡수 대역, 약 1275㎝-1에서 Si-CH3 흡수 피크, 약 2150-2250㎝-1에서 Si-H 흡수 대역 및 약 2900-3000㎝-1에서 작은 C-H 흡수 피크를 나타낸다. SiCOH 막의 SiO 피크에 비한 CH, SiH 및 SiCH3피크의 상대적인 강도가 이하의 표 1에 도시되어 있다.
도 5는 본 발명에 따라서 (TMCTS+He)와 CPO의 혼합물로부터 마련된 초저 k 막으로부터 획득된다. 스펙트럼은 도 4에 도시된 바와 같이 Si-O, Si-CH3 및 C-H 흡수 피크를 나타낸다. 그러나 Si-H 피크가 없어져 가면서, 약 2900-3000cm-1에서 C-H 흡수 대역의 강도는 도 4에 도시된 SiCOH 막보다 초저 k 막에서 더 강하다. 이 막에 대해서 CH의 상대적인 강도 및 SiO 피크에 비한 SiCH3 피크가 표 1에 표시되어 있다. 표 1에 특별히 도시되어 있는 바와 같이, 초저 k 막의 CH 피크의 집적 영역은 Si-CH3 피크의 40%이고, 이는 SiCOH 막의 Si-CH3 피크의 2%만이다. 이는 초저 k 막이 SiCOH 상뿐 아니라 2차 CHX(탄화수소) 상도 상당량 포함한다는 것을 분명히 나타낸다. 초저 k 막의 FTIR 스펙트럼의 다른 특성은 Si-O 피크가 도 5에 도시된 바와 같이 약 1139㎝-1 및 약 1056㎝-1의 2개의 피크로 나누어진다는 점이다.
표 1 FTIR 흡수 피크의 상대적인 집적 강도
Figure 112004057613112-pct00001

실시예 2
실시예 1에서 설명된 바와 같이 웨이퍼가 마련되었지만, 웨이퍼 온도는 약 300℃로 설정되어 있다. 이후에 TMCTS 전구체는 He를 캐리어 가스로 사용해서 반응기 내로 운반된다. He는 TMCTS 용기로의 주입구에서 약 5psig의 압력에 있다. 본 발명에 따른 초저 k 막은 TMCTS+He와 CPO의 유량을 원하는 유량 및 압력, 즉 약 150sccm의 TMCTS+He 및 약 50sccm의 CPO 및 2000mTorr으로 설정함으로써 증착될 수 있다. 이후에 RF 전력은 약 150W에서 약 10분 동안 턴 온된다. 이후에 RF 전력 및 가스 흐름은 턴오프된다. 이후에 웨이퍼가 반응기(10)로부터 제거되고, 실시예 1에 설명한 바와 같이 어닐링된다.
실시예 3
이 실시예에서, 6개의 증착 스테이션을 포함하는 반응기가 사용된다. 웨이퍼 척의 온도는 약 350℃로 설정된다. TMCTS 전구체는 고속 전달 시스템을 사용해서 약 5ml/min의 유량으로 반응기로 운반되고, CPO는 약 900sccm의 유량으로 반응기로 운반되며, 압력은 약 3000mTorr에서 안정된다. 약 600W의 전체 RF 전력 및 약 300W의 낮은 주파수 전력이 반응기에 인가된다. 각각의 스테이션에서 웨이퍼에 대해서 초저 k 막 증착이 수행되고, 미리 설정된 시간 이후에 웨이퍼는 다음 스테이션으로 이동한다. 최종 증착 스테이션을 지난 이후에 웨이퍼가 제거되며, 실시예 1에 설명된 바와 같이 어닐링된다.
다음 실시예에서, 플라즈마가 연속 모드로 동작된다. 다음의 실시예 4에서 플라즈마는 펄스 모드로 동작한다.
실시예 4
이 실시예에서, 실시예 1과 유사한 조건으로 증착을 수행하지만, 플라즈마는 펄스 모드로 즉, 약 50%의 듀티 사이클 및 약 50msec 내지 약 100msec의 플라즈마 온 시간으로 동작한다. 반응기(10)로부터 웨이퍼를 제거한 이후에, 증착된 막을 가진 웨이퍼는 실시예 1에 설명된 바와 같이 어닐링된다.
위에 설명된 바와 같이, 준비된 막은 약 1.8 내지 약 2.2의 유전 상수를 갖고 있다.
실시예 5
이 실시예에서, 도 3에 따라서 슬릿 밸브(14)를 통해서 웨이퍼를 반응기(10)로 도입하고, 아르곤 가스로 웨이퍼를 사전 에칭함으로써 웨이퍼가 우선 마련된다. 이 웨이퍼 마련 과정에서, 웨이퍼 온도는 약 180℃로 설정되고, 아르곤 유량은 약 25sccm으로 설정되어서 약 100mTorr의 압력을 달성한다. RF 전력은 약 60 초 동안 약 125W로 턴온된다. 이후에 RF 전력 및 아르곤 가스 흐름은 턴 오프된다.
TMCTS 전구체는 CO2를 캐리어 가스로 사용해서 반응기로 운반된다. CO2는 TMCTS 용기로의 주입구에서 약 5psig의 압력에 있다. 본 발명에 따른 초저 k 막은 TMCTS+CO2와 CPO의 가스 흐름을 원하는 유량 및 압력, 즉 약 20sccm의 TMCTS+CO2 및 약 10sccm의 CPO 및 100mTorr으로 설정함으로써 증착될 수 있다. 이후에 RF 전력은 약 15W에서 약 50분동안 턴 온된다. 이후에 RF 전력 및 가스 흐름은 턴오프된 다. 이후에 웨이퍼는 반응기(10)로부터 제거된다.
증착된 막의 유전 상수를 낮추고, 이들의 열적 안정성을 개선하기 위해서, 즉 300℃ 이상의 온도에서도 이들이 안정화되도록, 막은 사후 어닐링되어서 휘발 성분을 기화시키고 막을 치수적으로 안정화시킨다. 사후 어닐링 과정은 다음 단계를 통해서 어닐링 노에서 수행된다. 우선 약 10리터/분의 유량으로 니트로겐을 사용해서 노를 약 5분 동안 세척한다(로드 스테이션에 있는 막 샘플과 함께). 이후에 막 샘플을 노 반응기로 이송해서, 약 5℃/분의 가열 속도로 약 280℃까지 막을 가열하고, 약 280℃의 온도에서 약 5분 동안 유지하고, 약 5℃/분의 제 2 가열 속도로 약 400℃까지 2차 가열하고, 약 400℃에서 약 4시간 동안 유지하며, 노를 턴 오프하고, 막 샘플을 약 100℃ 이하의 온도까지 냉각시키는 사후 어닐링 사이클을 수행한다. 적절한 제 1 유지 온도는 약 280℃와 약 300℃ 사이가 될 수 있고, 반면에 적절한 제 2 유지 온도는 약 300℃와 약 400℃ 사이가 될 수 있다.
실시예 6
이 실시예에서, 도 5에 설명된 바와 같이 웨이퍼가 마련되지만, 웨이퍼 온도는 약 300℃로 설정된다. 이후에 TMCTS 전구체는 CO2를 캐리어 가스로 사용해서 반응기로 운반된다. CO2는 TMCTS 용기로의 주입구에서 약 5psig의 압력에 있다. 본 발명에 따른 초저 k 막은 TMCTS+CO2와 CPO의 가스 흐름을 원하는 유량 및 압력, 즉 약 150sccm의 TMCTS+CO2 및 약 75sccm의 CPO 및 2000mTorr으로 설정함으로써 증착될 수 있다. 이후에 RF 전력은 약 150W에서 약 10분동안 턴 온된다. 이후에 RF 전력 및 가스 흐름은 턴오프된다. 이후에 웨이퍼는 반응기(10)로부터 제거되고, 실시예 5에 나타난 바와 같이 어닐링된다.
위의 실시예에서, 플라즈마는 연속 모드로 동작된다. 이하 설명되는 실시예 3에서, 플라즈마는 펄스 모드로 동작한다.
실시예 7
이 실시예에서, 실시예 5와 유사한 조건 하에서 증착을 수행하지만, 플라즈마는 펄스 모드로 즉, 약 50%의 듀티 사이클 및 약 50msec 내지 약 100msec의 플라즈마 온 시간으로 동작한다. 반응기(10)로부터 웨이퍼를 제거한 이후에, 증착된 막을 가진 웨이퍼는 실시예 5에 설명된 바와 같이 어닐링된다.
실시예 8
이 실시예에서, 6개의 증착 스테이션을 포함하는 반응기가 사용된다. 웨이퍼 척의 온도는 약 350℃로 설정된다. TMCTS 전구체는 고속 전달 시스템을 사용해서 약 5ml/min의 유량으로 반응기로 운반되고, CPO는 약 250sccm의 유량으로 반응기로 운반되며, 압력은 약 4000mTorr에서 안정된다. 약 5000sccm의 유량의 CO2와 약 250sccm의 유량의 O2가 TMCTS와 CPO의 가스 혼합물과 반응기에서 혼합된다. CO2와 O2의 혼합물에 추가는 플라즈마를 안정화시키고, 막 균일도를 개선시킨다. 600W 의 높은 주파수의 RF 전력과 300W의 낮은 주파수의 RF 전력 전체가 반응기에 인가된다. 초저 k 막 증착은 미리 설정된 시간 이후에 웨이퍼는 다음 스테이션으로 이동한다. 최종 증착 스테이션을 지난 이후에 웨이퍼가 제거되며, 웨이퍼는 선택적으로 실시예 5에 설명된 바와 같이 어닐링될 수 있다.
초저 k 막을 안정화시키는데 고속 열 어닐링(RTA) 과정을 사용할수도 있다. 본 발명에 따라 획득된 막은 2.6 이하의 유전 상수 k 및 통상적으로 약 400℃까지의 온도로 처리되는 BEOL 상호 접속 구조에서 집적하는 데 열적으로 안정된 것을 특징으로 한다. 따라서 본 발명의 교시는 로직 및 메모리 장치에 대한 BEOL 과정에서 레벨내 및 레벨간 유전체로서 막을 생성하는데 쉽게 적용될 수 있다.
본 발명에 따라 제조되는 방법 및 전자 구조는 따라서 위의 설명 및 첨부된 도면 도 1 내지 도 9에 전체적으로 나타나 있다. 도 6-9에 도시된 전자 장치의 실시예는 많은 전자 장치의 제조에 적용될 수 있는 개선된 방법을 단지 예시하는 것으로 사용되었다는 점을 강조한다.
본 발명이 예의 방법으로 설명되었지만, 사용되는 용어는 제한이 아닌 설명의 성격을 갖는 것이라는 것을 이해할 것이다.
또한, 본 발명이 바람직한 실시예 및 다수의 다른 실시예에 대해서 설명되었지만, 당업자는 본 발명의 사상 및 범주를 벗어남없이 이 기술을 본 발명의 다른 가능한 변형에 쉽게 적용할 수 있다는 것을 이해할 것이다.

Claims (18)

  1. Si, C, O 및 H 성분을 포함하는 유전 물질에 있어서,
    공유 결합된 랜덤 3차원 네트워크 구조(a covalently bonded random tri-dimensional network structure)를 가지고, 2.6 이하의 유전 상수를 가지며, 다수의 나노미터 크기의 공극(pores)을 포함하며, 1000-1100㎝-1에서 두 개의 피크로 나누어지는 Si-O 흡수 대역을 갖고 2150-2250㎝-1에서 Si-H 흡수 대역이 없는 FTIR 스펙트럼을 가지는
    유전 물질.
  2. 청구항 2은(는) 설정등록료 납부시 포기되었습니다.
    제 1 항에 있어서,
    상기 유전 상수는 1.6 내지 2.6인
    유전 물질.
  3. 청구항 3은(는) 설정등록료 납부시 포기되었습니다.
    제 1 항에 있어서,
    상기 유전 상수는 1.8 내지 2.2인
    유전 물질.
  4. 청구항 4은(는) 설정등록료 납부시 포기되었습니다.
    제 1 항에 있어서,
    상기 유전 상수는 2.2 이하인
    유전 물질.
  5. 청구항 5은(는) 설정등록료 납부시 포기되었습니다.
    제 1 항에 있어서,
    상기 유전 상수는 2.1 이하인
    유전 물질.
  6. 제 1 항에 있어서,
    상기 공유 결합된 랜덤 3차원 네트워크 구조는 Si-O, Si-C, Si-H, C-H 및 C-C 결합을 포함하는
    유전 물질.
  7. 제 1 항에 있어서,
    5와 40원자% 사이의 Si와,
    5와 45원자% 사이의 C와,
    0과 50원자% 사이의 O와,
    10과 55원자% 사이의 H
    를 포함하는 유전 물질.
  8. 제 1 항에 있어서,
    상기 유전 물질은 공유 결합된 링 네트워크를 더 가지는
    유전 물질.
  9. 청구항 9은(는) 설정등록료 납부시 포기되었습니다.
    제 1 항에 있어서,
    상기 유전 물질은 적어도 350℃의 온도까지 열적으로 안정되는
    유전 물질.
  10. 제 1 항에 있어서,
    상기 Si는 적어도 부분적으로 Ge로 치환되는
    유전 물질.
  11. 제 1 항에 있어서,
    상기 유전 물질은 F, N 및 Ge로 이루어진 그룹으로부터 선택되는 적어도 하나의 성분을 더 포함하는
    유전 물질.
  12. 삭제
  13. 제 1 항에 있어서,
    상기 다수의 나노미터 크기의 공극의 직경은 0.3과 50 나노미터 사이인
    유전 물질.
  14. 청구항 14은(는) 설정등록료 납부시 포기되었습니다.
    제 1 항에 있어서,
    상기 다수의 나노미터 크기의 공극의 직경은 0.4와 10 나노미터 사이인
    유전 물질.
  15. 제 1 항에 있어서,
    상기 다수의 나노미터 크기의 공극은 상기 유전 물질 체적의 0.5%와 50% 사이의 체적을 차지하는
    유전 물질.
  16. 제 1 항에 있어서,
    상기 유전 물질은 1.3마이크로미터 이하의 두께 및 10-9 미터/초 이하의 수중 균열 전파 속도(a crack propagation velocity in water)를 가지는
    유전 물질.
  17. 청구항 17은(는) 설정등록료 납부시 포기되었습니다.
    제 1 항에 있어서,
    상기 유전 물질은 1.3마이크로미터 이하의 두께 및 10-10 미터/초 이하의 수중 균열 전파 속도를 가지는
    유전 물질.
  18. BEOL(back-end-of-the-line) 절연체, 덮개(cap) 층 또는 하드마스크 층으로서 유전 물질을 포함하는 BEOL 상호 접속 구조체에 있어서,
    상기 유전 물질은
    Si, C, O 및 H 성분을 포함하고,
    공유 결합된 랜덤 3차원 네트워크 구조를 가지며,
    다수의 나노미터 크기의 공극을 포함하며,
    2.6 이하의 유전 상수를 가지고,
    1000-1100㎝-1에서 두 개의 피크로 나누어지는 Si-O 흡수 대역을 갖고 2150-2250㎝-1에서 Si-H 흡수 대역이 없는 FTIR 스펙트럼을 가지는
    BEOL 상호 접속 구조체.
KR1020047019929A 2002-06-19 2003-06-18 유전 물질 및 ｂｅｏｌ 상호 접속 구조체 KR100702508B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US10/174,749 2002-06-19
US10/174,749 US6768200B2 (en) 2000-10-25 2002-06-19 Ultralow dielectric constant material as an intralevel or interlevel dielectric in a semiconductor device
PCT/US2003/019183 WO2004001815A1 (en) 2002-06-19 2003-06-18 An ultralow dielectric constant material as an intralevel or interlevel dielectric in a semiconductor device

Publications (2)

Publication Number Publication Date
KR20050010867A KR20050010867A (ko) 2005-01-28
KR100702508B1 true KR100702508B1 (ko) 2007-04-02

Family

ID=29733675

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020047019929A KR100702508B1 (ko) 2002-06-19 2003-06-18 유전 물질 및 ｂｅｏｌ 상호 접속 구조체

Country Status (7)

Country Link
US (1) US6768200B2 (ko)
JP (2) JP2005530363A (ko)
KR (1) KR100702508B1 (ko)
CN (1) CN1659685A (ko)
AU (1) AU2003243631A1 (ko)
IL (1) IL165794A (ko)
WO (1) WO2004001815A1 (ko)

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6800571B2 (en) * 1998-09-29 2004-10-05 Applied Materials Inc. CVD plasma assisted low dielectric constant films
US6541367B1 (en) 2000-01-18 2003-04-01 Applied Materials, Inc. Very low dielectric constant plasma-enhanced CVD films
US6838393B2 (en) * 2001-12-14 2005-01-04 Applied Materials, Inc. Method for producing semiconductor including forming a layer containing at least silicon carbide and forming a second layer containing at least silicon oxygen carbide
US20080268177A1 (en) * 2002-05-17 2008-10-30 Air Products And Chemicals, Inc. Porogens, Porogenated Precursors and Methods for Using the Same to Provide Porous Organosilica Glass Films with Low Dielectric Constants
JP4338495B2 (ja) * 2002-10-30 2009-10-07 富士通マイクロエレクトロニクス株式会社 シリコンオキシカーバイド、半導体装置、および半導体装置の製造方法
US7485570B2 (en) 2002-10-30 2009-02-03 Fujitsu Limited Silicon oxycarbide, growth method of silicon oxycarbide layer, semiconductor device and manufacture method for semiconductor device
US6895360B2 (en) * 2002-12-17 2005-05-17 Taiwan Semiconductor Manufacturing Co., Ltd. Method to measure oxide thickness by FTIR to improve an in-line CMP endpoint determination
JP4086673B2 (ja) * 2003-02-04 2008-05-14 Ｎｅｃエレクトロニクス株式会社 半導体装置及びその製造方法
US7169715B2 (en) * 2003-03-21 2007-01-30 Intel Corporation Forming a dielectric layer using porogens
US7175966B2 (en) * 2003-09-19 2007-02-13 International Business Machines Corporation Water and aqueous base soluble antireflective coating/hardmask materials
US20050146175A1 (en) * 2004-01-02 2005-07-07 Cottrell William D. Vehicle mounted printer station
US7030468B2 (en) * 2004-01-16 2006-04-18 International Business Machines Corporation Low k and ultra low k SiCOH dielectric films and methods to form the same
US7049247B2 (en) * 2004-05-03 2006-05-23 International Business Machines Corporation Method for fabricating an ultralow dielectric constant material as an intralevel or interlevel dielectric in a semiconductor device and electronic device made
JP2006024670A (ja) 2004-07-07 2006-01-26 Sony Corp 半導体装置の製造方法
US7223670B2 (en) * 2004-08-20 2007-05-29 International Business Machines Corporation DUV laser annealing and stabilization of SiCOH films
US7491658B2 (en) * 2004-10-13 2009-02-17 International Business Machines Corporation Ultra low k plasma enhanced chemical vapor deposition processes using a single bifunctional precursor containing both a SiCOH matrix functionality and organic porogen functionality
US7357977B2 (en) * 2005-01-13 2008-04-15 International Business Machines Corporation Ultralow dielectric constant layer with controlled biaxial stress
US7892648B2 (en) * 2005-01-21 2011-02-22 International Business Machines Corporation SiCOH dielectric material with improved toughness and improved Si-C bonding
US7202564B2 (en) * 2005-02-16 2007-04-10 International Business Machines Corporation Advanced low dielectric constant organosilicon plasma chemical vapor deposition films
US7253105B2 (en) * 2005-02-22 2007-08-07 International Business Machines Corporation Reliable BEOL integration process with direct CMP of porous SiCOH dielectric
US7265437B2 (en) * 2005-03-08 2007-09-04 International Business Machines Corporation Low k dielectric CVD film formation process with in-situ imbedded nanolayers to improve mechanical properties
US20070048981A1 (en) * 2005-09-01 2007-03-01 International Business Machines Corporation Method for protecting a semiconductor device from carbon depletion based damage
JP4628257B2 (ja) * 2005-11-15 2011-02-09 三井化学株式会社 多孔質膜の形成方法
JP4596476B2 (ja) * 2005-12-09 2010-12-08 キヤノン株式会社 光学素子成形用型の製造方法および光学素子成形用型
US7358182B2 (en) * 2005-12-22 2008-04-15 International Business Machines Corporation Method of forming an interconnect structure
US20080009141A1 (en) * 2006-07-05 2008-01-10 International Business Machines Corporation Methods to form SiCOH or SiCNH dielectrics and structures including the same
JP5165914B2 (ja) * 2007-03-30 2013-03-21 三井化学株式会社 多孔質シリカフィルム及びその製造方法
JP5110490B2 (ja) * 2007-08-16 2012-12-26 国立大学法人東北大学 層間絶縁膜および配線構造と、それらの製造方法
US8099144B2 (en) * 2007-08-20 2012-01-17 Google Inc. Electronic device with hinge mechanism
CN103996654B (zh) * 2014-06-09 2017-01-25 苏州大学 多相低介电常数材料层的制造方法
KR102637922B1 (ko) * 2016-03-10 2024-02-16 에이에스엠 아이피 홀딩 비.브이. 플라즈마 안정화 방법 및 이를 이용한 증착 방법

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6395649B1 (en) * 1999-06-07 2002-05-28 Honeywell International Inc. Low dielectric constant polyorganosilicon coatings generated from polycarbosilanes

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5141897A (en) 1990-03-23 1992-08-25 At&T Bell Laboratories Method of making integrated circuit interconnection
US5994776A (en) 1996-01-11 1999-11-30 Advanced Micro Devices, Inc. Interlevel dielectric with multiple air gaps between conductive lines of an integrated circuit
US5989998A (en) 1996-08-29 1999-11-23 Matsushita Electric Industrial Co., Ltd. Method of forming interlayer insulating film
US6333255B1 (en) 1997-08-21 2001-12-25 Matsushita Electronics Corporation Method for making semiconductor device containing low carbon film for interconnect structures
US6068884A (en) 1998-04-28 2000-05-30 Silcon Valley Group Thermal Systems, Llc Method of making low κ dielectric inorganic/organic hybrid films
US6147009A (en) * 1998-06-29 2000-11-14 International Business Machines Corporation Hydrogenated oxidized silicon carbon material
US6312793B1 (en) * 1999-05-26 2001-11-06 International Business Machines Corporation Multiphase low dielectric constant material
US6841256B2 (en) * 1999-06-07 2005-01-11 Honeywell International Inc. Low dielectric constant polyorganosilicon materials generated from polycarbosilanes
WO2002011204A1 (en) * 2000-08-02 2002-02-07 International Business Machines Corporation Multiphase low dielectric constant material and method of deposition
US6391932B1 (en) * 2000-08-08 2002-05-21 Shipley Company, L.L.C. Porous materials
CN100386472C (zh) * 2000-10-25 2008-05-07 国际商业机器公司 作为在半导体器件中的层内和层间绝缘体的超低介电常数材料及其制造方法、以及包含该材料的电子器件
SI20739A (sl) 2000-11-28 2002-06-30 G.Loc, Trgovina In Storitve D.O.O. Pokrov posode, prednostno steklenice oziroma plastenke
US6583048B2 (en) * 2001-01-17 2003-06-24 Air Products And Chemicals, Inc. Organosilicon precursors for interlayer dielectric films with low dielectric constants

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6395649B1 (en) * 1999-06-07 2002-05-28 Honeywell International Inc. Low dielectric constant polyorganosilicon coatings generated from polycarbosilanes

Also Published As

Publication number Publication date
WO2004001815A1 (en) 2003-12-31
KR20050010867A (ko) 2005-01-28
IL165794A0 (en) 2006-01-15
JP2005530363A (ja) 2005-10-06
JP2011119770A (ja) 2011-06-16
AU2003243631A1 (en) 2004-01-06
IL165794A (en) 2009-02-11
US6768200B2 (en) 2004-07-27
CN1659685A (zh) 2005-08-24
US20030234450A1 (en) 2003-12-25

Similar Documents

Publication Publication Date Title
KR100702508B1 (ko) 유전 물질 및 ｂｅｏｌ 상호 접속 구조체
US6541398B2 (en) Ultralow dielectric constant material as an intralevel or interlevel dielectric in a semiconductor device and electronic device containing the same
KR100586133B1 (ko) 반도체 장치에서 레벨내 또는 레벨간 유전체로서의 극저유전상수 물질, 이의 제조방법 및 상기 물질을 함유하는전자 장치
KR100724508B1 (ko) 초저 Ｋ(ＵＬＫ) ＳｉＣＯＨ 막 및 그 형성 방법
US7312524B2 (en) Method for fabricating an ultralow dielectric constant material as an intralevel or interlevel dielectric in a semiconductor device and electronic device made
US6756323B2 (en) Method for fabricating an ultralow dielectric constant material as an intralevel or interlevel dielectric in a semiconductor device
US7282458B2 (en) Low K and ultra low K SiCOH dielectric films and methods to form the same
US6790789B2 (en) Ultralow dielectric constant material as an intralevel or interlevel dielectric in a semiconductor device and electronic device made
JP3882914B2 (ja) 多相低誘電率材料およびその堆積方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130304

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140303

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20150227

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20160303

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20170302

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20190227

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20200227

Year of fee payment: 14