CN103996654B - 多相低介电常数材料层的制造方法 - Google Patents

多相低介电常数材料层的制造方法 Download PDF

Info

Publication number
CN103996654B
CN103996654B CN201410252749.5A CN201410252749A CN103996654B CN 103996654 B CN103996654 B CN 103996654B CN 201410252749 A CN201410252749 A CN 201410252749A CN 103996654 B CN103996654 B CN 103996654B
Authority
CN
China
Prior art keywords
heater
layer
pressure
vacuum
mixed gas
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201410252749.5A
Other languages
English (en)
Other versions
CN103996654A (zh
Inventor
孙旭辉
夏雨健
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Li Ming
Original Assignee
Suzhou University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Suzhou University filed Critical Suzhou University
Priority to CN201410252749.5A priority Critical patent/CN103996654B/zh
Publication of CN103996654A publication Critical patent/CN103996654A/zh
Application granted granted Critical
Publication of CN103996654B publication Critical patent/CN103996654B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76828—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1005—Formation and after-treatment of dielectrics

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

本发明公开一种多相低介电常数材料层的制造方法，包括以下步骤：在真空条件下先于硅基底上以电子束蒸镀方式蒸镀一层80nm厚的铝薄膜；再蒸镀一层5nm厚的镍薄膜形成具有金属薄膜的硅片；通过等离子体增强化学气相沉积方法在金属薄膜的硅片上沉积一层碳纳米管层形成碳纳米管层基材层；将八甲基环四硅氧烷、环己烷混合均匀并注入耐压不锈钢釜内，将八甲基环四硅氧烷、环己烷带入炉体内，八甲基环四硅氧烷、环己烷、鼓泡气体在等离子条件下在基底表面沉积一薄膜层。本发明使得薄膜的成型强度较高，性能均一，克服了一般材料机械强度差，局部容易塌陷，各区域性能迥异的缺点。

Description

多相低介电常数材料层的制造方法
技术领域
本发明涉及一种多相低介电常数材料层的制造方法，属于半导体技术领域。
背景技术
在半导体工业中，大规模集成电路中不同器件之间的相互连接以金属导线为主，随着半导体制造工艺的不断发展，集成电路的制程不断缩小，由于电路中存在着互联电阻（R）和电容（C），当半导体制程缩小到一定程度后，由此产生的RC寄生效应也越来越明显，为了进一步提高集成电路的性能，减小RC延迟，具有低介电常数（Low-k）特性的材料不断被提出并得到了广泛的研究。
在半导体工业中，通常用于制备低介电常数材料薄膜的方法有气相化学沉积法（CVD）和旋凃法(spin-coating).其中，气相化学沉积法由于具有用料少，薄膜厚度均匀，材料层密实等优点，得到了广泛的应用，相关的低介电常数材料薄膜的制备工艺也多种多样，然而，在大部分制备工艺中，由于低介电常数材料薄膜主要为单一相和单一组分，由此带来的机械性能不足，介电常数过高，制备工艺复杂等问题制约着这类工艺流程的成本和大规模应用的能力。于是，多相低介电常数薄膜材料逐渐引起了科学家们的重视，在多相薄膜材料中，由于不同相的机械强度，介电常数以及组分不同，其具有的性质各不相同，因此可以通过仔细的调控组分以及结构来达到满意的介电常数和机械强度。然而，由于多相材料起步较晚，仍需要进一步的研究。
发明内容
本发明目的是提供一种多相低介电常数材料层的制造方法，该方法不仅能实现精确便捷的调控薄膜介电常数值，提高薄膜平整度，使薄膜化学成分更加均匀，而且由于以碳纳米管构建了骨架结构，使得薄膜的成型强度较高，性能均一，克服了一般材料机械强度差，局部容易塌陷，各区域性能迥异的缺点。
为达到上述目的，本发明采用的技术方案是：一种多相低介电常数材料层的制造方法，包括以下步骤：
步骤一、在真空条件下先于硅基底上以电子束蒸镀方式蒸镀一层80nm厚的铝薄膜；
步骤二、接下来在不破真空的条件下再蒸镀一层5nm厚的镍薄膜形成具有金属薄膜的硅片；
步骤三、将步骤二的具有金属薄膜的在600℃条件下并处于氨气气流保护下退火3分钟，然后升温至750℃，通入物质的量之比为4：1的氨气-乙炔混合气，该步骤反应时间为15分钟，腔体内真空度为7Torr，等离子体功率为210W，所加电压大小为530V，从而通过等离子体增强化学气相沉积方法在金属薄膜的硅片上沉积一层碳纳米管层形成碳纳米管层基材层；
步骤四、将碳纳米管层基材层放入一沉积装置的炉体内，所述沉积装置包括两端密封安装有端盖的所述炉体、位于炉体一侧的液体源喷射机构，所述炉体前半段缠绕有感应线圈，此感应线圈依次连接到13.36MHz射频电源和匹配器，所述液体源喷射机构包括耐压不锈钢釜、第一耐压混气罐和第二耐压混气罐，此第一耐压混气罐一端连接有均安装第一质量流量计的第一进气管、第二进气管，第一耐压混气罐另一端与耐压不锈钢釜一端通过安装有顶针阀的管路连接，耐压不锈钢釜另一端通过安装有顶针阀、第一质量流量计的管路连接到第一喷嘴；所述第二耐压混气罐一端连接有均安装第二质量流量计的第三进气管，所述第二耐压混气罐另一端连接到第二喷嘴，所述第一喷嘴、第二喷嘴密封地插入所述炉体一端的端盖从而嵌入炉体内，一真空泵位于炉体另一侧，连接所述真空泵一端的管路密封地插入炉体另一端的端盖内，一手动挡板阀、真空计安装于端盖和真空泵之间的管路上；
步骤五、关闭顶针阀和第一、第二质量流量计后，打开手动挡板阀和真空泵，抽除炉体内气体；
步骤六、当炉体内真空度小于10-3Pa时，启动13.36MHz射频电源和匹配器；
步骤七、开启第二质量流量计后，将用于排净炉体内残存气体的排气氮气或者惰性气体从第三进气管依次经过第二耐压混气罐、第二喷嘴送入炉体内；
步骤八、将八甲基环四硅氧烷、环己烷混合均匀并注入所述耐压不锈钢釜内，将鼓泡气体分别从第一进气管、第二进气管注入并依次经过第一耐压混气罐、耐压不锈钢釜、第一喷嘴送入炉体内，从而将八甲基环四硅氧烷、环己烷带入炉体内，八甲基环四硅氧烷、环己烷、鼓泡气体在等离子条件下在基底表面沉积一薄膜层；
步骤九、沉积结束后，关闭13.36MHz射频电源、匹配器、顶针阀和第一、第二质量流量计后，关闭手动挡板阀，并对炉体进行放气，待炉体内压力恢复至大气压时，打开真空泵一侧端盖，将已沉积的薄膜层转移至炉体的加热温区内，关闭端盖，打开手动挡板阀进行抽真空处理，当炉体内真空度小于10-3Pa时，将已沉积的薄膜层转移至炉体的加热温区内，加热200°C~600°C保温进行退火处理后，退火的条件为真空无气体保护，从而获得所述低介电常数薄膜层。
上述技术方案中进一步改进的方案如下：
1. 上述方案中，所述步骤八中八甲基环四硅氧烷与环己烷的体积比为1：1。
2. 上述方案中，所述步骤九中加热200°C~600°C保温进行退火处理时间为10分钟~120分钟。
3. 上述方案中，一尾气净化器安装于端盖和真空泵之间。
4. 上述方案中，所述步骤八中鼓泡气体的流量为0.1sccm~1000sccm。
5. 上述方案中，所述步骤八中鼓泡气体为鼓泡氮气或者惰性气体，此惰性气体为氩气、氦气和氖气中的一种。
6. 上述方案中，所述步骤九中13.36MHz射频电源、匹配器的功率为25W~300W，沉积时间为30秒~1小时。
由于上述技术方案运用，本发明与现有技术相比具有下列优点和效果：
本发明多相低介电常数材料层的制造方法，其实现了便捷精确调控薄膜介电常数值并获得了低介电常数值的薄膜层，此薄膜层化学成分更均匀，具有较好的热稳定性、硬度，由于采用了等离子增强气相沉积方法，显著地提高了薄膜的平整度；其次，相对于普通的单一均相低介电常数材料，本方法首先构建了碳纳米管层，该碳纳米管层可作为该低介电常数材料的骨架结构，使薄膜的成型强度高，性能均一，克服了一般材料机械强度差，局部容易塌陷，各区域性能迥异的缺点，其次再次，其已沉积的薄膜层加热至300℃~800℃保温进行退火处理后，退火的条件为真空无气体保护，由于隔绝了大气的影响，使样品相对于在大气中退火有明显的重复性的提高，也已于控制，同时由于不引入保护气流，避免了样品被吹翻，同时也避免了样品表面存在湍流，因此样品表面气体氛围较为均匀；同时样品表面温度更加接近设定温度，因而具有更好的均匀性与可靠性。
附图说明
附图1为本发明多相低介电常数材料层的制造方法的沉积装置结构示意图；
附图2为本发明采用的均匀的碳纳米管层SEM照片；
附图3为本发明采用的均匀的碳纳米管层截面的SEM照片；
附图4为本发明制备的低介电常数薄膜材料层截面的SEM照片。
以上附图中：1、炉体；2、端盖；3、液体源喷射机构；4、感应线圈；5、13.36MHz射频电源；6、匹配器；7、耐压不锈钢釜；8、第一耐压混气罐；9、第二耐压混气罐；101、第一质量流量计；102、第二质量流量计；111、第一进气管；112、第二进气管；12、顶针阀；13、第一喷嘴；141、第三进气管；15、第二喷嘴；16、尾气净化器；17、真空泵；18、真空计；19、手动挡板阀。
具体实施方式
下面结合实施例对本发明作进一步描述：
实施例：一种多相低介电常数材料层的制造方法，包括以下步骤：
步骤一、在真空条件下先于硅基底上以电子束蒸镀方式蒸镀一层80nm厚的铝薄膜；
步骤二、接下来在不破真空的条件下再蒸镀一层5nm厚的镍薄膜形成具有金属薄膜的硅片；
步骤三、将步骤二的具有金属薄膜的在600℃条件下并处于氨气气流保护下退火3分钟，然后升温至750℃，通入物质的量之比为4：1的氨气-乙炔混合气，该步骤反应时间为15分钟，腔体内真空度为7Torr，等离子体功率为210W，所加电压大小为530V，从而通过等离子体增强化学气相沉积方法在金属薄膜的硅片上沉积一层碳纳米管层形成碳纳米管层基材层；
步骤四、将碳纳米管层基材层放入一沉积装置的炉体1内，所述沉积装置包括两端密封安装有端盖2的所述炉体1、位于炉体1一侧的液体源喷射机构3，所述炉体1前半段缠绕有感应线圈4，此感应线圈4依次连接到13.36MHz射频电源5和匹配器6，所述液体源喷射机构3包括耐压不锈钢釜7、第一耐压混气罐8和第二耐压混气罐9，此第一耐压混气罐8一端连接有均安装第一质量流量计101的第一进气管111、第二进气管112，第一耐压混气罐8另一端与耐压不锈钢釜7一端通过安装有顶针阀12的管路连接，耐压不锈钢釜7另一端通过安装有顶针阀12、第一质量流量计101的管路连接到第一喷嘴13；所述第二耐压混气罐9一端连接有均安装第二质量流量计102的第三进气管141，所述第二耐压混气罐9另一端连接到第二喷嘴15，所述第一喷嘴13、第二喷嘴15密封地插入所述炉体一端的端盖从而嵌入炉体内，一真空泵17位于炉体1另一侧，连接所述真空泵17一端的管路密封地插入炉体1另一端的端盖2内，一手动挡板阀19、真空计18安装于端盖2和真空泵17之间的管路上；
步骤五、关闭顶针阀12和第一、第二质量流量计101、102后，打开手动挡板阀19和真空泵17，抽除炉体1内气体；
步骤六、当炉体1内真空度小于10-3Pa时，启动13.36MHz射频电源5和匹配器6；
步骤七、开启第二质量流量计102后，将用于排净炉体内残存气体的排气氮气或者惰性气体从第三进气管141依次经过第二耐压混气罐9、第二喷嘴15送入炉体1内；
步骤八、将八甲基环四硅氧烷、环己烷混合均匀并注入所述耐压不锈钢釜7内，将鼓泡气体分别从第一进气管111、第二进气管112注入并依次经过第一耐压混气罐8、耐压不锈钢釜7、第一喷嘴13送入炉体1内，从而将八甲基环四硅氧烷、环己烷带入炉体1内，八甲基环四硅氧烷、环己烷、鼓泡气体在等离子条件下在基底表面沉积一薄膜层；
步骤九、沉积结束后，关闭13.36MHz射频电源5、匹配器6、顶针阀12和第一、第二质量流量计101、102后，关闭手动挡板阀19，并对炉体1进行放气，待炉体1内压力恢复至大气压时，打开真空泵17一侧端盖，将已沉积的薄膜层转移至炉体1的加热温区内，关闭端盖，打开手动挡板阀进行抽真空处理，当炉体1内真空度小于10-3Pa时，将已沉积的薄膜层转移至炉体1的加热温区内，加热200°C~600°C保温进行退火处理后，退火的条件为真空无气体保护，从而获得所述低介电常数薄膜层。
上述步骤八中八甲基环四硅氧烷与环己烷的体积比为1：1。
上述步骤九中加热200°C~600°C保温进行退火处理时间为10分钟~120分钟。
一尾气净化器16安装于端盖2和真空泵17之间。
上述步骤八中鼓泡气体的流量为0.1sccm~1000sccm。
上述步骤八中鼓泡气体为鼓泡氮气或者惰性气体，此惰性气体为氩气、氦气和氖气中的一种。
上述步骤九中13.36MHz射频电源5、匹配器6的功率为25W~300W，沉积时间为30秒~1小时。
上述实施例只为说明本发明的技术构思及特点，其目的在于让熟悉此项技术的人士能够了解本发明的内容并据以实施，并不能以此限制本发明的保护范围。凡根据本发明精神实质所作的等效变化或修饰，都应涵盖在本发明的保护范围之内。

Claims (7)

1.一种多相低介电常数材料层的制造方法，其特征在于：包括以下步骤：
步骤一、在真空条件下先于硅基底上以电子束蒸镀方式蒸镀一层80nm厚的铝薄膜；
步骤二、接下来在不破真空的条件下再蒸镀一层5nm厚的镍薄膜形成具有金属薄膜的硅片；
步骤三、将步骤二的具有金属薄膜的的硅片在600℃条件下并处于氨气气流保护下退火3分钟，然后升温至750℃，通入物质的量之比为4：1的氨气-乙炔混合气，该步骤反应时间为15分钟，腔体内真空度为7Torr，等离子体功率为210W，所加电压大小为530V，从而通过等离子体增强化学气相沉积方法在金属薄膜的硅片上沉积一层碳纳米管层形成碳纳米管层基材层；
步骤四、将碳纳米管层基材层放入一沉积装置的炉体（1）内，所述沉积装置包括两端密封安装有端盖（2）的所述炉体（1）、位于炉体（1）一侧的液体源喷射机构（3），所述炉体（1）前半段缠绕有感应线圈（4），此感应线圈（4）依次连接到13.36MHz射频电源（5）和匹配器（6），所述液体源喷射机构（3）包括耐压不锈钢釜（7）、第一耐压混气罐（8）和第二耐压混气罐（9），此第一耐压混气罐（8）一端连接有均安装第一质量流量计（101）的第一进气管（111）、第二进气管（112），第一耐压混气罐（8）另一端与耐压不锈钢釜（7）一端通过安装有顶针阀（12）的管路连接，耐压不锈钢釜（7）另一端通过安装有顶针阀（12）、第一质量流量计（101）的管路连接到第一喷嘴（13）；所述第二耐压混气罐（9）一端连接有均安装第二质量流量计（102）的第三进气管（141），所述第二耐压混气罐（9）另一端连接到第二喷嘴（15），所述第一喷嘴（13）、第二喷嘴（15）密封地插入所述炉体一端的端盖从而嵌入炉体内，一真空泵（17）位于炉体（1）另一侧，连接所述真空泵（17）一端的管路密封地插入炉体（1）另一端的端盖（2）内，一手动挡板阀（19）、真空计（18）安装于端盖（2）和真空泵（17）之间的管路上；
步骤五、关闭顶针阀（12）和第一、第二质量流量计（101、102）后，打开手动挡板阀（19）和真空泵（17），抽除炉体（1）内气体；
步骤六、当炉体（1）内真空度小于10-3Pa时，启动13.36MHz射频电源（5）和匹配器（6）；
步骤七、开启第二质量流量计（102）后，将用于排净炉体内残存气体的排气氮气或者惰性气体从第三进气管（141）依次经过第二耐压混气罐（9）、第二喷嘴（15）送入炉体（1）内；
步骤八、将八甲基环四硅氧烷、环己烷混合均匀并注入所述耐压不锈钢釜（7）内，将鼓泡气体分别从第一进气管（111）、第二进气管（112）注入并依次经过第一耐压混气罐（8）、耐压不锈钢釜（7）、第一喷嘴（13）送入炉体（1）内，从而将八甲基环四硅氧烷、环己烷带入炉体（1）内，八甲基环四硅氧烷、环己烷、鼓泡气体在等离子条件下在基底表面沉积一薄膜层；
步骤九、沉积结束后，关闭13.36MHz射频电源（5）、匹配器（6）、顶针阀（12）和第一、第二质量流量计（101、102）后，关闭手动挡板阀（19），并对炉体（1）进行放气，待炉体（1）内压力恢复至大气压时，打开真空泵（17）一侧端盖，将已沉积的薄膜层转移至炉体（1）的加热温区内，关闭端盖，打开手动挡板阀进行抽真空处理，当炉体（1）内真空度小于10-3Pa时，将已沉积的薄膜层转移至炉体（1）的加热温区内，加热200°C~600°C保温进行退火处理后，退火的条件为真空无气体保护，从而获得所述低介电常数薄膜层。
2.根据权利要求1所述的制造方法，其特征在于：所述步骤八中八甲基环四硅氧烷与环己烷的体积比为1：1。
3.根据权利要求1所述的制造方法，其特征在于：所述步骤九中加热200°C~600°C保温进行退火处理时间为10分钟~120分钟。
4.根据权利要求1~3中任一项所述的制造方法，其特征在于：一尾气净化器（16）安装于端盖（2）和真空泵（17）之间。
5.根据权利要求1所述的制造方法，其特征在于：所述步骤八中鼓泡气体的流量为0.1sccm~1000sccm。
6.根据权利要求1~3中任一项所述的制造方法，其特征在于：所述步骤八中鼓泡气体为鼓泡氮气或者惰性气体，此惰性气体为氩气、氦气和氖气中的一种。
7.根据权利要求1~3中任一项所述的制造方法，其特征在于：所述步骤九中13.36MHz射频电源（5）、匹配器（6）的功率为25W~300W，沉积时间为30秒~1小时。
CN201410252749.5A 2014-06-09 2014-06-09 多相低介电常数材料层的制造方法 Active CN103996654B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410252749.5A CN103996654B (zh) 2014-06-09 2014-06-09 多相低介电常数材料层的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410252749.5A CN103996654B (zh) 2014-06-09 2014-06-09 多相低介电常数材料层的制造方法

Publications (2)

Publication Number Publication Date
CN103996654A CN103996654A (zh) 2014-08-20
CN103996654B true CN103996654B (zh) 2017-01-25

Family

ID=51310769

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410252749.5A Active CN103996654B (zh) 2014-06-09 2014-06-09 多相低介电常数材料层的制造方法

Country Status (1)

Country Link
CN (1) CN103996654B (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1464726A2 (en) * 2003-04-01 2004-10-06 Air Products And Chemicals, Inc. CVD method for forming a porous low dielectric constant SiOCH film
CN1659685A (zh) * 2002-06-19 2005-08-24 国际商业机器公司 作为半导体器件中的层内或层间介质的超低介电常数材料
CN1787881A (zh) * 2003-03-18 2006-06-14 国际商业机器公司 超低介电常数的SiCOH薄膜及其制造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1659685A (zh) * 2002-06-19 2005-08-24 国际商业机器公司 作为半导体器件中的层内或层间介质的超低介电常数材料
CN1787881A (zh) * 2003-03-18 2006-06-14 国际商业机器公司 超低介电常数的SiCOH薄膜及其制造方法
EP1464726A2 (en) * 2003-04-01 2004-10-06 Air Products And Chemicals, Inc. CVD method for forming a porous low dielectric constant SiOCH film

Also Published As

Publication number Publication date
CN103996654A (zh) 2014-08-20

Similar Documents

Publication Publication Date Title
TWI493622B (zh) 改善電漿輔助化學氣相沈積（ｐｅｃｖｄ）膜的程序控制及膜保形性之方法
CN103540908A (zh) 沉积二氧化硅薄膜的方法
JP2011135084A (ja) ＳｉＯ２膜を堆積する方法
JP3574734B2 (ja) 半導体デバイスの製造方法
TW454266B (en) Method for producing silicon a series of nitride film
CN103924208A (zh) 一种制备多层石墨烯薄膜的方法
CN103887233B (zh) 集成电路用低介电常数薄膜层的制备工艺
CN103996654B (zh) 多相低介电常数材料层的制造方法
CN103484833B (zh) 一种低应力硅化合物超厚膜材料、制备方法及用途
CN103904026B (zh) 微电子芯片用低介电常数薄膜层的制造工艺
CN203774246U (zh) 用于制备低介电常数材料的等离子增强化学气相沉积装置
CN105154848A (zh) 氮氧硅薄膜的制备方法
Boogaard et al. Characterization of SiO2 films deposited at low temperature by means of remote ICPECVD
CN103887139B (zh) 用于制备低介电常数材料的等离子增强化学气相沉积装置
WO2015184573A1 (zh) 一种超低介电常数绝缘薄膜及其制备方法
CN103531463A (zh) 低表面孔隙低介电常数薄膜材料的制备方法
CN114203527A (zh) 一种碳化硅晶片热氧化的方法及装置
CN104164660B (zh) 一种低介电常数多孔SiOCNH薄膜及其制备方法
CN103956331B (zh) 一种用于多孔互连介质表面封孔的薄膜及其制备方法
CN104392957A (zh) 低介电常数薄膜层的制备方法
CN107140621A (zh) 一种超薄层石墨烯微管的制备方法
CN114551221A (zh) 一种在半导体衬底上制备氮化硅薄膜的方法
JPH11162960A (ja) プラズマ成膜方法
CN103101906A (zh) 石墨烯、石墨烯制备方法和应用
JP6944699B2 (ja) 六方晶系窒化ホウ素膜の製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20201111

Address after: No. 230, North Central Road, Gulou District, Nanjing City, Jiangsu Province

Patentee after: Li Ming

Address before: 215123 No. 199 benevolence Road, Suzhou Industrial Park, Jiangsu, China

Patentee before: Suzhou University

TR01 Transfer of patent right
CP02 Change in the address of a patent holder

Address after: 210 000 No. 52 East Shogunate Road, Gulou District, Nanjing City, Jiangsu Province

Patentee after: Li Ming

Address before: No. 230, North Central Road, Gulou District, Nanjing City, Jiangsu Province

Patentee before: Li Ming

CP02 Change in the address of a patent holder