JP2006024670A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP2006024670A
JP2006024670A JP2004200179A JP2004200179A JP2006024670A JP 2006024670 A JP2006024670 A JP 2006024670A JP 2004200179 A JP2004200179 A JP 2004200179A JP 2004200179 A JP2004200179 A JP 2004200179A JP 2006024670 A JP2006024670 A JP 2006024670A
Authority
JP
Japan
Prior art keywords
bond
film
insulating film
interlayer insulating
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004200179A
Other languages
English (en)
Inventor
Kiyotaka Tabuchi
清隆 田渕
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2004200179A priority Critical patent/JP2006024670A/ja
Priority to US11/169,604 priority patent/US7579286B2/en
Priority to TW094122016A priority patent/TW200616082A/zh
Priority to KR1020050060573A priority patent/KR20060049871A/ko
Publication of JP2006024670A publication Critical patent/JP2006024670A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/401—Oxides containing silicon
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/50—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges
    • C23C16/515—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges using pulsed discharges
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen
    • H01L21/02216—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen the compound being a molecule comprising at least one silicon-oxygen bond and the compound having hydrogen or an organic group attached to the silicon or oxygen, e.g. a siloxane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02362—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment formation of intermediate layers, e.g. capping layers or diffusion barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31608—Deposition of SiO2
    • H01L21/31612—Deposition of SiO2 on a silicon body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31633—Deposition of carbon doped silicon oxide, e.g. SiOC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Mechanical Engineering (AREA)
  • Materials Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Inorganic Chemistry (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

【課題】他の膜へのダメージや膜剥がれを防ぐとともに、配線特性を劣化させることなく、膜強度を維持した状態で、誘電率２．５以下の層間絶縁膜を形成する半導体装置の製造方法を提供する。
【解決手段】Ｓｉ−Ｏ結合の環状構造を有する成膜ガスを用いたプラズマ処理により、Ｓｉ−Ｏ結合の環状構造を維持するように、層間絶縁膜１２を基板１１上に形成することを特徴とする半導体装置の製造方法である。また、シラン含有ガスと酸素ガスとを含む成膜ガスまたはＳｉ−Ｏ結合含有ガスを含む成膜ガスを用いたプラズマ処理により、Ｓｉ−Ｏ結合の環状構造を有するように、層間絶縁膜１２を基板１１上に形成することを特徴とする半導体装置の製造方法である。
【選択図】図１

Description

本発明は、半導体装置の製造方法に関し、さらに詳しくは、層間絶縁膜にシリコン（Ｓｉ）酸化膜よりも誘電率の低い絶縁膜を用いた多層配線構造を有する半導体装置の製造方法に関する。
ＣＭＯＳ半導体デバイスの多層配線構造において、近年のデバイスの高速化・低消費電力化の要求に伴い、信号伝播遅延の問題が顕著になってきている。この信号伝播遅延の増大を抑制するためには、配線の低抵抗化および配線間容量ならびに配線層間容量の低減が必要である。
配線の低抵抗化については、従来用いられてきたアルミニウム合金配線と比較して、低抵抗である銅（Ｃｕ）配線を用いた半導体装置が実用化されている。
また、配線間容量および配線層間容量の低減については、以前は誘電率４強のＳｉ酸化膜が層間絶縁膜として使われてきたが、低誘電率化の要求に従い、酸フッ化シリコン（ＳｉＯＦ）膜が実用化され、近年、誘電率３程度の酸炭化シリコン（ＳｉＯＣ）膜を層間絶縁膜として用いたものが実用化されている。
このＳｉＯＣ膜は、プラズマＣＶＤ（Chemical Vapor Deposition）法により成膜されており、ＳｉＯ2膜よりも誘電率を下げるために、分極率が酸素（Ｏ）より低いメチル（ＣＨ3）基を導入している。しかし、今後の半導体装置の微細化にともない、層間絶縁膜の誘電率を２．５以下に低減する必要があり、ＣＨ3基の導入率をさらに多くする必要がある。
また、層間絶縁膜の誘電率を２．５以下に低減する方法として、メチルシルセスキオキサン（ＭＳＱ）等の有機膜の溶液中にポロジェン（Ｐｏｒｅｇｅｎ）と呼ばれる空孔の元となる別材料を導入し、有機膜を形成した後に、ポロジェンを熱処理等で除去することで、有機膜中に空孔を導入する方法が提案されている。有機膜中に空孔が導入されることで、層間絶縁膜の膜密度が粗になり、低誘電率化が可能となる。この成膜には、回転塗布法とプラズマＣＶＤ法の両方が提案されている。
さらに、層間絶縁膜の誘電率を２．５以下に低減する方法として、プラズマＣＶＤ法により、フッ化炭素（ＣＦ）膜を形成することが提案されている。Ｆは分極率が非常に小さく、誘電率を下げるのに有効な元素であり、ＣＦ膜を用いることで、空孔を導入することなく、誘電率２程度の層間絶縁膜が達成出来る（例えば特許文献１参照）。
特開１０−１４４６７５号公報
しかし、層間絶縁膜として、ＳｉＯＣ膜を成膜する場合には、ＣＨ3基の導入率が多くなるほど誘電率が低下する一方、膜密度が粗になるため、膜強度の低下を招く。上述したような多層配線構造を形成する場合には、層間絶縁膜に配線溝となる溝パターンを形成した後、この溝パターンを埋め込む状態で層間絶縁膜上に導電膜を形成し、化学的機械的研磨（Chemical Mechanical Polishing(ＣＭＰ)）法等により層間絶縁膜の表面が露出するまで導電膜を除去して、溝パターン内に配線を形成する。このため、このような配線形成プロセスに耐えうる機械的強度を有する程度にＣＨ3基の導入を抑えなければならず、シリコン酸化膜へのＣＨ3基の導入では、誘電率を２．５以下に低減させることが出来なかった。また、通常のプラズマＣＶＤ法により成膜する場合には、成膜ガスを構成する成分の全ての結合が解離されるため、ＣＨ3基の導入率の制御が困難であった。
また、有機膜への空孔の導入は、膜強度を著しく低下させるため、上述したような配線形成プロセスやパッケージングの際に、層間絶縁膜の膜破壊や膜剥がれを引き起こす。これは、膜密度が低くなっていることに加えて、ポロジェンによって、本来結合する部分が断ち切られるため、構造的にも弱くなるためだと考えられる。さらに、回転塗布法により有機膜を成膜する場合には、この有機膜を硬化するための熱処理が必要であるが、配線として用いるＣｕは低温でも動き易く、Ｃｕが動くことでボイドが生じ、マイグレーション耐性の劣化等、配線特性の劣化が生じ易い。
また、プラズマＣＶＤ法によりＣＦ膜を形成する場合には、ＣＦ膜を構成するＣ−Ｃ結合やＣ−Ｆ結合は同じ程度の結合エネルギーを有するため、プラズマ中で成膜ガスを励起・解離させて成膜することにより、成膜中に、形成されたＣＦ膜からＦが解離し易い傾向にある。また、Ｆは空気中の水（Ｈ2Ｏ）や酸素（Ｏ2）と非常に反応し易いことから、解離したＦが空気中の酸素やＨ2Ｏ等と反応して、ＨＦやＦの遊離を引き起こす。このため、このＨＦやＦが拡散し、他の膜に取り込まれてダメージを与えたり、膜剥がれを引き起こすという問題があった。
以上のことから、ＣＦ膜を用いなくても、誘電率を２．５以下に低減することができ、膜強度の維持された層間絶縁膜を形成することができるとともに配線特性の劣化が防止できる半導体装置の製造方法が望まれていた。
上記課題を解決するために、本発明の半導体装置の第１の製造方法は、Ｓｉ−Ｏ結合の環状構造を有する成膜ガスを用いたプラズマ処理により、このＳｉ−Ｏ結合の環状構造を維持するように、絶縁膜を基板上に形成することを特徴としている。
このような構成の半導体装置の製造方法によれば、Ｓｉ−Ｏ結合の環状構造を維持するように、絶縁膜を基板上に形成することから、Ｓｉ−Ｏ結合の環状構造により、絶縁膜中に空孔が形成される。このため、膜密度が粗となり、背景技術で説明したようなＣＦ膜を用いなくても、絶縁膜の低誘電率化が可能となる。また、このＳｉ−Ｏ結合は結合エネルギーが高いため、Ｓｉ−Ｏ結合の環状構造は構造的に安定であることから、膜強度も維持される。さらに、プラズマ処理により成膜することで、回転塗布法で成膜する場合と比較して、膜自体を硬化する熱処理工程を行わなくてもよいことから、この熱処理により例えばＣｕからなる配線中のＣｕが動くことによるボイドの発生を防ぎ、マイグレーション耐性などの配線特性の劣化が防止される。
また、成膜ガスが、Ｓｉ−Ｏ結合の環状構造と少なくともＳｉ−Ｃ結合およびＣ−Ｏ結合の一方とを有しており、プラズマ処理によりＳｉ−Ｏ結合の環状構造を維持するとともにＳｉ−Ｃ結合およびＣ−Ｏ結合を部分的に解離するように、絶縁膜を形成する場合には、Ｓｉ−Ｃ結合およびＣ−Ｏ結合を部分的に解離することで、絶縁膜中にＯよりも分極率の低いＣ含有基、すなわち、アルキル基やアルコキシル基が導入される。このため、Ｃ含有基の絶縁膜への導入によっても、絶縁膜の更なる低誘電率化が図れる。
また、本発明の半導体装置の第２の製造方法は、シラン含有ガスと酸素ガスとを含む成膜ガスまたはＳｉ−Ｏ結合含有ガスを含む成膜ガスを用いたプラズマ処理により、Ｓｉ−Ｏ結合の環状構造を有するように、絶縁膜を基板上に形成することを特徴としている。
このような構成の半導体装置の製造方法によれば、プラズマ処理により、気相中でＳｉ−Ｏ結合の環状構造を形成し、この環状構造を維持した状態で、絶縁膜を基板上に形成する。これにより、このＳｉ−Ｏ結合の環状構造により、絶縁膜中に空孔が形成されるため、膜密度が粗となり、背景技術で説明したようなＣＦ膜を用いなくても、絶縁膜の低誘電率化が可能となる。また、このＳｉ−Ｏ結合は結合エネルギーが高いため、Ｓｉ−Ｏ結合の環状構造は構造的に安定であることから、膜強度も維持される。さらに、プラズマ処理により成膜することで、第１の製造方法と同様に、マイグレーション耐性などの配線特性の劣化が防止される。
また、シラン含有ガスまたはＳｉ−Ｏ結合含有ガスが、少なくともＳｉ−Ｃ結合およびＣ−Ｏ結合の一方を有しており、プラズマ処理によりＳｉ−Ｃ結合およびＣ−Ｏ結合を部分的に解離するとともに、Ｓｉ−Ｏ結合の環状構造を有するように、絶縁膜を基板上に形成する場合には、Ｓｉ−Ｃ結合およびＣ−Ｏ結合を部分的に解離することで、絶縁膜中にＯよりも分極率の低いＣ含有基、すなわち、アルキル基やアルコキシル基が導入される。このため、Ｃ含有基の絶縁膜への導入によっても、絶縁膜の更なる低誘電率化が図れる。
以上説明したように、本発明の半導体装置の製造方法によれば、ＣＦ膜を用いなくても、絶縁膜の低誘電率化が図れ、誘電率が２．５以下の絶縁膜を形成することができることから、Ｆによる他の膜へのダメージや膜剥がれを防ぐとともに、配線間および配線層間容量が確実に低減できる。また、絶縁膜の膜強度も維持されることから、配線プロセスやパッケージングに耐えうる機械的強度を有した絶縁膜を形成することができるとともに、配線特性の劣化を防ぐことができる。
したがって、高密度、高速度ＣＭＯＳデバイスが実現可能となり、コンピュータ、ゲーム機およびモバイル製品の性能を著しく向上させることができる。
以下、本発明の実施の形態を図面に基づいて詳細に説明する。
本発明の半導体装置に係わる実施の形態の一例を、図１の断面図によって説明する。本実施形態では、図１に示すように、半導体素子等が形成された基板１１上に、例えばＳｉ−Ｏ結合の４員環構造（シクロテトラシロキサン）を有する層間絶縁膜１２を形成する。
この際、成膜ガスは、例えば、式（１）に示すオクタメチルシクロテトラシロキサン（ＯＭＣＴＳ）からなる有機系シランガスを含有することとする。ＯＭＣＴＳは、Ｓｉ−Ｏ結合の４員環構造を有するとともに、４員環構造を構成するＳｉ原子に２つのＣＨ3基が結合しており、Ｓｉ−Ｃ結合を有している。そして、このＯＭＣＴＳを構成するＳｉ−Ｏ結合は、Ｓｉ−Ｃ結合よりも高い結合エネルギーを有している。
Figure 2006024670
ここで、この層間絶縁膜１２の成膜は、ＯＭＣＴＳ中のＳｉ−Ｏ結合を維持するとともに、Ｓｉ−Ｏ結合よりも結合エネルギーの低いＳｉ−Ｃ結合を部分的に解離するように、エネルギーを制御したプラズマＣＶＤ法により行う。
これにより、Ｓｉ−Ｏ結合の４員環構造が維持された状態で層間絶縁膜１２が成膜されるため、層間絶縁膜１２中にこの環状構造による空孔が形成された状態となる。また、Ｓｉ−Ｃ結合を部分的に解離することから、層間絶縁膜１２中にＣＨ3基からなるＣ含有基が導入される。この際、Ｃ含有基は、層間絶縁膜１２の機械的強度が得られる範囲で導入されることが好ましく、具体的には、層間絶縁膜１２中に約３０％以下の導入率で導入されるように、Ｓｉ−Ｃ結合を解離することが好ましい。
ここでは、プラズマＣＶＤ装置を用い、マイクロ（μ）波をオン、オフして出力することで、プラズマの発生をパルス状に繰り返して行うパルスプラズマ放電により、層間絶縁膜１２を成膜することとする。これにより、通常のプラズマＣＶＤ法よりも電子温度が低く制御されるため、上述したようなエネルギーの制御が可能となる。
この成膜条件の一例としては、成膜ガスに、上述したＯＭＣＴＳ〔流量：１００ｃｍ3／ｍｉｎ〕と酸素（Ｏ2）〔流量：１０ｃｍ3／ｍｉｎ〕とを用い、成膜雰囲気の圧力を１３Ｐａ、ＣＶＤ装置のＲＦパワーを１０００Ｗ、μ波パワーを１０００Ｗに設定する。そして、パルス放電の時間を２０μｓｅｃとし、μ波印可時間の割合となるｄｕｔｙ比を２０％となるようにする。尚、ガス流量は標準状態における体積流量を示すものとする。上記成膜条件により成膜することで、基板１１上に、Ｓｉ−Ｏ結合の４員環構造を有する誘電率２．３の層間絶縁膜１２が形成される。
ここで、上述したように、ＯＭＣＴＳ中のＳｉ−Ｏ結合の４員環構造を維持するとともに、Ｓｉ−Ｃ結合を部分的に解離するように層間絶縁膜１２を形成するには、上記成膜条件のＲＦパワー、μ波パワー、ｄｕｔｙ比を調整して、パルスプラズマ放電のエネルギーを制御する。特に、ｄｕｔｙ比を制御することで、パルスプラズマ放電のエネルギーを効果的に制御することが可能となる。また、Ｓｉ−Ｃ結合の部分的な解離は、成膜ガス中のＯ2ガスの流量を調整することでも制御可能である。
この後の工程は、層間絶縁膜１２に配線溝となる溝パターン１３を形成し、この溝パターン１３内の内壁を覆う状態で、層間絶縁膜１２上にバリア層（図示省略）を成膜した後、溝パターン１３内を埋め込む状態で、バリア層上に例えばＣｕからなる導電膜を形成する。その後、例えばＣＭＰ法により、層間絶縁膜１２の表面が露出するまで研磨することで、溝パターン１３内に、例えばＣｕからなる配線１４を形成する。続いて、配線１４上を含む層間絶縁膜１２上に、配線１４からの金属の拡散を防ぐための拡散防止膜１５を形成し、この拡散防止膜１５上に上層の層間絶縁膜（図示省略）を形成する。この上層の層間絶縁膜についても、上述したような環状構造を有するように形成することで、上層の層間絶縁膜の低誘電率化が図れるため、好ましい。
以上説明したように、このような構成の半導体装置の製造方法によれば、Ｓｉ−Ｏ結合の４員環構造を有するＯＭＣＴＳを含む成膜ガスに用い、Ｓｉ−Ｏ結合の４員環構造を維持するように、層間絶縁膜１２を基板１１上に形成する。このため、層間絶縁膜１２中にこの環状構造による空孔が形成されることで、膜密度が粗となり、層間絶縁膜１２の低誘電率化が可能となる。さらに、Ｓｉ−Ｃ結合を部分的に解離することで、層間絶縁膜１２中に分極率の低いＣＨ3基を導入することができるため、層間絶縁膜１２のさらなる低誘電率化が可能である。したがって、背景技術で説明したようなＣＦ膜を用いなくても、誘電率２．３の層間絶縁膜１２を形成することができるため、Ｆによる他の膜へのダメージや膜剥がれを防ぐとともに、配線間および配線層間容量を確実に低減することができる。
また、このＳｉ−Ｏ結合は結合エネルギーが高いため、構造的に安定であり、また、層間絶縁膜１２へのＣＨ3基の導入率も、層間絶縁膜１２の膜強度が維持される範囲に制御される。これにより、ＣＭＰ等の配線プロセスやパッケージングに耐えうる機械的強度を有した層間絶縁膜１２を形成することができる。
さらに、パルスプラズマ放電により成膜することで、成膜の際の電子温度を低く制御できるとともに、回転塗布法で層間絶縁膜１２を形成する場合と比較して、熱処理工程を行わなくてもよく、熱処理により配線１４中のＣｕが動くことによるボイドの発生を防ぎ、マイグレーション耐性などの配線特性の劣化を防止することができる。
したがって、高密度、高速度ＣＭＯＳデバイスが実現可能となり、コンピュータ、ゲーム機およびモバイル製品の性能を著しく向上させることができる。
なお、ここでは、Ｓｉ−Ｏ結合の４員環構造を維持するとともに、Ｓｉ−Ｃ結合を部分的に解離するようにエネルギーを制御したプラズマＣＶＤ法により、層間絶縁膜１２を形成することとするが、Ｓｉ−Ｏ結合の４員環構造を維持し、Ｓｉ−Ｃ結合を全て解離するようにエネルギーを制御したプラズマＣＶＤ法により、層間絶縁膜１２を形成してもよい。この場合であっても、Ｓｉ−Ｏ結合の環状構造が維持されることで、層間絶縁膜１２の膜密度は粗になるため、低誘電率化は図れる。ただし、Ｓｉ−Ｃ結合を部分的に解離し、Ｓｉ−Ｃ結合を残存させる方が、Ｃ含有基の導入によっても層間絶縁膜１２の低誘電率化が図れるため、好ましい。
（変形例１）
第１実施形態では、ＯＭＣＴＳを含有する成膜ガスを用いることとしたが、Ｓｉ-Ｏ結合の環状構造を有する成膜ガスとして、例えば、式（２）に示す、テトラメチルシクロテトラシロキサン（ＴＭＣＴＳ）を含む成膜ガスを用いてもよい。ＴＭＣＴＳは、Ｓｉ−Ｏ結合の４員環構造を有するとともに、４員環構造を構成するＳｉ原子にＣＨ3基とＨが結合し、Ｓｉ−Ｃ結合とＳｉ-Ｈ結合を有して構成されている。ここで、Ｓｉ−Ｏ結合は、Ｓｉ−Ｃ結合およびＳｉ-Ｈ結合よりも高い結合エネルギーを有している。
Figure 2006024670
この場合であっても、例えばＴＭＣＴＳとＯ2を含む成膜ガスを用いて、第１実施形態と同様に、Ｓｉ-Ｏ結合の４員環構造を維持するとともに、Ｓｉ−Ｃ結合を部分的に解離するように、パルスプラズマ放電のエネルギーを制御して、層間絶縁膜１２を形成する。この際、Ｓｉ−Ｈ結合は、Ｓｉ−Ｃ結合と同程度の結合エネルギーを有することから、Ｓｉ−Ｃ結合とともに部分的に解離される。このような半導体装置の製造方法であっても、Ｓｉ-Ｏ結合の４員環構造を維持した状態で、かつ膜強度が維持される範囲で層間絶縁膜１２中にＣＨ3基を導入できることから、第１実施形態と同様の効果を奏することができる。
なお、第１実施形態および上述の変形例では、Ｓｉ−Ｏ結合の４員環構造を有するとともに、ＳｉとＣＨ3基が結合したＳｉ−Ｃ結合を有するＯＭＣＴＳまたはＴＭＣＴＳを含む成膜ガスを用いた例について説明したが、ＣＨ3基に限らず、Ｓｉ−Ｏ結合の４員環構造を有するとともに、他のアルキル（ＣxＨy）基からなるＣ含有基がＳｉと結合したＳｉ−Ｃ結合を有する化合物を用いてもよい。
また、成膜ガスとして、Ｓｉ−Ｏ結合の４員環構造を有するとともに、アルコキシル（ＣxＨyＯ）基からなるＣ含有基がＳｉと結合したＣ−Ｏ結合を有する化合物を用いてもよい。この場合には、Ｃ−Ｏ結合はＳｉ−Ｃ結合と同等の結合エネルギーを有し、Ｓｉ−Ｏ結合はＣ−Ｏ結合よりも高い結合エネルギーを有することから、Ｓｉ−Ｏ結合の環状構造を維持するとともに、Ｃ−Ｏ結合を部分的に解離するようにエネルギーを制御したプラズマＣＶＤ法により層間絶縁膜１２を形成することで、第１実施形態と同様の効果を奏する。
さらに、成膜ガスとして、Ｓｉ−Ｏ結合の４員環構造を有するとともに、Ｓｉにアルキル（ＣxＨy）基とアルコキシル（ＣxＨyＯ）基の両方が結合したＳｉ−Ｃ結合とＣ−Ｏ結合の両方を有する化合物を用いてもよい。このような化合物としては、例えばテトラメチルテトラメトキシシクロテトラシロキサンが挙げられる。この場合には、Ｓｉ−Ｏ結合の環状構造を維持するとともに、Ｓｉ−Ｃ結合およびＣ−Ｏ結合を部分的に解離するようにエネルギーを制御したプラズマＣＶＤ法により層間絶縁膜１２を形成することで、第１実施形態と同様の効果を奏する。
（第２実施形態）
本実施形態では、図１を用いて、第１実施形態とは異なる成膜ガスを用いて、基板１１上に、Ｓｉ−Ｏ結合の４員環構造（シクロテトラシロキサン）を有する層間絶縁膜１２を形成する例について説明する。本実施形態における基板１１上に層間絶縁膜１２を形成する際の成膜は、例えば式（３）に示すトリメチルシラン（３ＭＳ）からなるシラン（Ｓｉ）含有ガスとＯ2ガスを含む成膜ガスを用いて行うこととする。
Figure 2006024670
ここで、この層間絶縁膜１２の成膜は、３ＭＳ中のＳｉ−Ｃ結合を部分的に解離するとともに、気相中でＳｉとＯ2とを反応させることで、構造的に安定なＳｉ−Ｏ結合の４員環構造を形成し、また、形成された４員環構造は維持されるように、エネルギーを制御したプラズマＣＶＤ法により行う。
これにより、Ｓｉ−Ｏ結合の４員環構造を有するように層間絶縁膜１２が成膜されるため、層間絶縁膜１２中にこの環状構造による空孔が形成された状態となる。また、Ｓｉ−Ｃ結合を部分的に解離することから、層間絶縁膜１２中にＣＨ3基からなるＣ含有基が導入される。この際、Ｃ含有基は、層間絶縁膜１２の機械的強度が得られる範囲で導入されることが好ましく、具体的には、層間絶縁膜１２中に約３０％以下の導入率で導入されるように、Ｓｉ−Ｃ結合を解離することが好ましい。
ここでは、第１実施形態と同様に、プラズマＣＶＤ装置を用いて、マイクロ（μ）波をオン、オフして出力することで、プラズマの発生をパルス状に繰り返して行うパルスプラズマ放電により、層間絶縁膜１２を成膜することとする。これにより、通常のプラズマＣＶＤ法よりも電子温度が低く制御されるため、上述したようなエネルギーの制御が可能となる。
この成膜条件の一例としては、成膜ガスに、上述したように３ＭＳ〔流量：１００ｃｍ3／ｍｉｎ〕とＯ2〔流量：１５ｃｍ3／ｍｉｎ〕とを用い、成膜雰囲気の圧力を１３Ｐａ、ＣＶＤ装置のＲＦパワーを１０００Ｗ、μ波パワーを１０００Ｗに設定する。そして、パルス放電の時間を２０μｓｅｃとし、μ波印可時間の割合となるｄｕｔｙ比を１８％となるようにする。上記成膜条件により成膜することで、基板１１上に、Ｓｉ−Ｏ結合の４員環構造を有する誘電率２．３の層間絶縁膜１２が形成される。
ここで、上述したように、Ｓｉ−Ｃ結合を部分的に解離するとともに、Ｓｉ−Ｏ結合の４員環構造を形成し、この環状構造を維持するように層間絶縁膜１２を形成するには、上記成膜条件のＲＦパワー、μ波パワー、ｄｕｔｙ比を調整して、パルスプラズマ放電のエネルギーを制御する。特に、ｄｕｔｙ比を制御することで、パルスプラズマ放電のエネルギーを効果的に制御することが可能となる。また、Ｓｉ−Ｃ結合の部分的な解離は、成膜ガス中のＯ2ガスの流量を調整することでも制御可能である。
この後の工程は、第１実施形態と同様に行い、多層配線構造を形成する。
このような半導体装置の製造方法によれば、３ＭＳとＯ2を成膜ガスに用い、３ＭＳとＯ2を気相中で反応させて、Ｓｉ−Ｏ結合の４員環構造を形成し、この４員環構造を維持した状態で、層間絶縁膜１２を基板１１上に形成する。これにより、層間絶縁膜１２中にこの環状構造による空孔が形成されることで、膜密度が粗となり、層間絶縁膜１２の低誘電率化が可能となる。さらに、Ｓｉ−Ｃ結合を部分的に解離することで、層間絶縁膜１２中に分極率の低いＣＨ3基を導入することができるため、層間絶縁膜１２のさらなる低誘電率化が可能である。したがって、誘電率２．３の層間絶縁膜１２を形成することができ、第１実施形態と同様の効果を奏することができる。
なお、ここでは、Ｓｉ−Ｏ結合の４員環構造を維持するとともに、Ｓｉ−Ｃ結合を部分的に解離するようにエネルギーを制御したプラズマＣＶＤ法により、層間絶縁膜１２を形成することとするが、Ｓｉ−Ｏ結合の４員環構造を維持し、Ｓｉ−Ｃ結合を全て解離するようにエネルギーを制御したプラズマＣＶＤ法により、層間絶縁膜１２を形成してもよい。この場合であっても、Ｓｉ−Ｏ結合の４員環構造が形成されることで、層間絶縁膜１２の膜密度は粗になるため、低誘電率化は図れる。ただし、Ｓｉ−Ｃ結合を部分的に解離し、Ｓｉ−Ｃ結合を残存させる方が、Ｃ含有基の導入によっても層間絶縁膜１２の低誘電率化が図れるため、好ましい。
また、ここでは、３ＭＳからなるシラン含有ガスを用いたが、本発明はこれに限定されず、テトラメチルシラン（４ＭＳ）等の他のアルキルシランを用いても、同様の効果を奏する。
（変形例２）
さらに、式（４）に示すようなテトラエトキシシラン（ＴＥＯＳ）からなるＳｉ−Ｏ結合含有ガスを成膜ガスに用いてもよい。ここで、ＴＥＯＳは、Ｓｉに４つのエトキシ（Ｃ2Ｈ5Ｏ）基が結合されており、Ｓｉ−Ｏ結合はＣ−Ｏ結合よりも高い結合エネルギーを有している。
Figure 2006024670
この場合には、ＴＥＯＳガスとＯ2ガスを含む成膜ガスを用いて、気相中でＳｉ−Ｏ結合の４員環構造を形成し、この環状構造を維持するとともに、Ｃ−Ｏ結合を部分的に解離するようにエネルギーを制御したパルスプラズマ放電により、層間絶縁膜１２を形成する。これにより、Ｓｉ−Ｏ結合の４員環構造を有する層間絶縁膜１２が形成されるとともに、層間絶縁膜１２中にエトキシ（Ｃ2Ｈ5Ｏ）基からなるＣ含有基が、膜強度を維持可能な程度の導入率で導入される。したがって、第２実施形態と同様の効果を奏することができる。
なお、ここではＴＥＯＳガスを用いた例について説明したが、このようなガスとしてテトラプロキシシラン（ＴＰＯＳ）等の他のアルコキシシランを用いても、同様の効果を奏する。
また、上述した第２実施形態および変形例２では、アルキルシランまたはアルコキシシランを有する成膜ガスを用いた例について説明したが、Ｓｉにアルキル（ＣxＨy）基とアルコキシル（ＣxＨyＯ）基の両方が結合したアルキルアルコキシシランを有する成膜ガスを用いてもよい。この場合には、アルキルアルコキシシランガスとＯ2ガスを含む成膜ガスを用いることで、成膜ガス中に、Ｓｉ−Ｃ結合およびＣ−Ｏ結合の両方が含まれることから、Ｓｉ−Ｃ結合およびＣ−Ｏ結合を部分的に解離するとともに、Ｓｉ−Ｏ結合の環状構造を有するように、エネルギーを制御したプラズマＣＶＤ法により、層間絶縁膜１２を形成する。これにより、Ｓｉ−Ｏ結合の４員環構造を有する層間絶縁膜１２が形成されるとともに、層間絶縁膜１２中にアルキル（ＣxＨy）基およびアルコキシル（ＣxＨyＯ）基からなるＣ含有基が、膜強度を維持可能な程度の導入率で導入される。したがって、第２実施形態と同様の効果を奏することができる。
上述したようなアルキルアルコキシシランの具体例としては、メチルメトキシシラン、メチルエトキシシラン、ジメチルエトキシシランが挙げられる。
本発明の半導体装置の製造方法に係る実施形態を説明するための断面図である。
符号の説明
１１…基板、１２…層間絶縁膜

Claims (6)

  1. Ｓｉ−Ｏ結合の環状構造を有する成膜ガスを用いたプラズマ処理により、前記Ｓｉ−Ｏ結合の環状構造を維持するように、絶縁膜を基板上に形成する
    ことを特徴とする半導体装置の製造方法。
  2. 請求項１記載の半導体装置の製造方法において、
    前記成膜ガスは、前記Ｓｉ−Ｏ結合の環状構造と少なくともＳｉ−Ｃ結合およびＣ−Ｏ結合の一方とを有しており、
    前記プラズマ処理により、前記Ｓｉ−Ｏ結合の環状構造を維持するとともに、前記Ｓｉ−Ｃ結合および前記Ｃ−Ｏ結合を部分的に解離するように、前記絶縁膜を基板上に形成する
    ことを特徴とする半導体装置の製造方法。
  3. 請求項１記載の半導体装置の製造方法において、
    前記プラズマ処理は、プラズマの発生をパルス状に繰り返して行う
    ことを特徴とする半導体装置の製造方法。
  4. シラン含有ガスと酸素ガスとを含む成膜ガスまたはＳｉ−Ｏ結合含有ガスを含む成膜ガスを用いたプラズマ処理により、Ｓｉ−Ｏ結合の環状構造を有するように、絶縁膜を基板上に形成する
    ことを特徴とする半導体装置の製造方法。
  5. 請求項４記載の半導体装置の製造方法において、
    前記シラン含有ガスまたは前記Ｓｉ−Ｏ結合含有ガスは、少なくともＳｉ−Ｃ結合およびＣ−Ｏ結合の一方を有しており、
    前記プラズマ処理により、前記Ｓｉ−Ｃ結合および前記Ｃ−Ｏ結合を部分的に解離するとともに、前記Ｓｉ−Ｏ結合の環状構造を有するように、前記絶縁膜を基板上に形成する
    ことを特徴とする半導体装置の製造方法。
  6. 請求項４記載の半導体装置の製造方法において、
    前記プラズマ処理は、プラズマの発生をパルス状に繰り返して行う
    ことを特徴とする半導体装置の製造方法。

JP2004200179A 2004-07-07 2004-07-07 半導体装置の製造方法 Pending JP2006024670A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2004200179A JP2006024670A (ja) 2004-07-07 2004-07-07 半導体装置の製造方法
US11/169,604 US7579286B2 (en) 2004-07-07 2005-06-29 Method of fabricating a semiconductor device using plasma to form an insulating film
TW094122016A TW200616082A (en) 2004-07-07 2005-06-30 Manufacturing method for semiconductor device
KR1020050060573A KR20060049871A (ko) 2004-07-07 2005-07-06 반도체 장치의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004200179A JP2006024670A (ja) 2004-07-07 2004-07-07 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2006024670A true JP2006024670A (ja) 2006-01-26

Family

ID=35732910

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004200179A Pending JP2006024670A (ja) 2004-07-07 2004-07-07 半導体装置の製造方法

Country Status (4)

Country Link
US (1) US7579286B2 (ja)
JP (1) JP2006024670A (ja)
KR (1) KR20060049871A (ja)
TW (1) TW200616082A (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5015705B2 (ja) * 2007-09-18 2012-08-29 ルネサスエレクトロニクス株式会社 層間絶縁膜形成方法、層間絶縁膜、半導体デバイス、および半導体製造装置
SG183291A1 (en) * 2010-02-17 2012-09-27 Air Liquide VAPOR DEPOSITION METHODS OF SiCOH LOW-K FILMS
CN102770580A (zh) * 2010-02-25 2012-11-07 应用材料公司 藉由等离子体增强化学气相沉积使用含有具有机官能基的硅的杂化前驱物所形成的超低介电材料
KR20140003495A (ko) * 2010-12-20 2014-01-09 어플라이드 머티어리얼스, 인코포레이티드 집적 손상 내성을 개선하기 위한 인-시튜 저-k 캡핑
US8758638B2 (en) * 2011-05-10 2014-06-24 Applied Materials, Inc. Copper oxide removal techniques

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4877641A (en) * 1988-05-31 1989-10-31 Olin Corporation Process for plasma depositing silicon nitride and silicon dioxide films onto a substrate
US5405808A (en) * 1993-08-16 1995-04-11 Lsi Logic Corporation Fluid-filled and gas-filled semiconductor packages
US5876753A (en) * 1996-04-16 1999-03-02 Board Of Regents, The University Of Texas System Molecular tailoring of surfaces
US6041734A (en) * 1997-12-01 2000-03-28 Applied Materials, Inc. Use of an asymmetric waveform to control ion bombardment during substrate processing
US6147009A (en) * 1998-06-29 2000-11-14 International Business Machines Corporation Hydrogenated oxidized silicon carbon material
US6096564A (en) * 1999-05-25 2000-08-01 Wisconsin Alumni Research Foundation Plasma-aided treatment of surfaces against bacterial attachment and biofilm deposition
US20050022839A1 (en) * 1999-10-20 2005-02-03 Savas Stephen E. Systems and methods for photoresist strip and residue treatment in integrated circuit manufacturing
US6805139B1 (en) * 1999-10-20 2004-10-19 Mattson Technology, Inc. Systems and methods for photoresist strip and residue treatment in integrated circuit manufacturing
US6790789B2 (en) * 2000-10-25 2004-09-14 International Business Machines Corporation Ultralow dielectric constant material as an intralevel or interlevel dielectric in a semiconductor device and electronic device made
US6768200B2 (en) 2000-10-25 2004-07-27 International Business Machines Corporation Ultralow dielectric constant material as an intralevel or interlevel dielectric in a semiconductor device
US6441491B1 (en) * 2000-10-25 2002-08-27 International Business Machines Corporation Ultralow dielectric constant material as an intralevel or interlevel dielectric in a semiconductor device and electronic device containing the same
JP4272424B2 (ja) * 2000-10-25 2009-06-03 インターナショナル・ビジネス・マシーンズ・コーポレーション 半導体素子のレベル内またはレベル間誘電体としての超低誘電率材料、その製造方法、およびそれを含む電子デバイス
US6572923B2 (en) * 2001-01-12 2003-06-03 The Boc Group, Inc. Asymmetric organocyclosiloxanes and their use for making organosilicon polymer low-k dielectric film
SG98468A1 (en) 2001-01-17 2003-09-19 Air Prod & Chem Organosilicon precursors for interlayer dielectric films with low dielectric constants
US7074489B2 (en) * 2001-05-23 2006-07-11 Air Products And Chemicals, Inc. Low dielectric constant material and method of processing by CVD
US6716770B2 (en) * 2001-05-23 2004-04-06 Air Products And Chemicals, Inc. Low dielectric constant material and method of processing by CVD
US20030064154A1 (en) * 2001-08-06 2003-04-03 Laxman Ravi K. Low-K dielectric thin films and chemical vapor deposition method of making same
US6649531B2 (en) * 2001-11-26 2003-11-18 International Business Machines Corporation Process for forming a damascene structure
US6846515B2 (en) * 2002-04-17 2005-01-25 Air Products And Chemicals, Inc. Methods for using porogens and/or porogenated precursors to provide porous organosilica glass films with low dielectric constants
WO2004038783A2 (en) * 2002-10-21 2004-05-06 Massachusetts Institute Of Technology Pecvd of organosilicate thin films
JP4438385B2 (ja) 2002-11-28 2010-03-24 東ソー株式会社 絶縁膜用材料、有機シラン化合物の製造方法、絶縁膜、及びそれを用いた半導体デバイス

Also Published As

Publication number Publication date
TWI301297B (ja) 2008-09-21
US7579286B2 (en) 2009-08-25
TW200616082A (en) 2006-05-16
KR20060049871A (ko) 2006-05-19
US20060024979A1 (en) 2006-02-02

Similar Documents

Publication Publication Date Title
JP3400770B2 (ja) エッチング方法、半導体装置及びその製造方法
US6939817B2 (en) Removal of carbon from an insulative layer using ozone
US8466073B2 (en) Capping layer for reduced outgassing
US6348421B1 (en) Dielectric gap fill process that effectively reduces capacitance between narrow metal lines using HDP-CVD
US4885262A (en) Chemical modification of spin-on glass for improved performance in IC fabrication
JP5592327B2 (ja) 誘電体膜の材料特性を高めるための活性化学的方法
US7741224B2 (en) Plasma treatment and repair processes for reducing sidewall damage in low-k dielectrics
US8927442B1 (en) SiCOH hardmask with graded transition layers
JPH0729897A (ja) 半導体装置の製造方法
JP5174435B2 (ja) ウェットエッチングアンダカットを最小にし且つ超低ｋ（ｋ＜２．５）誘電体をポアシーリングする方法
JP2000216153A (ja) 多孔質膜の形成方法、配線構造体及びその形成方法
JP2001223269A (ja) 半導体装置およびその製造方法
EP1037276B1 (en) Method for forming a porous silicon dioxide film
US7579286B2 (en) Method of fabricating a semiconductor device using plasma to form an insulating film
EP1143499A2 (en) Film forming method for a semiconductor device
CN101473426A (zh) 用于从下向上填充间隙的介电材料沉积与回蚀方法
US20030054616A1 (en) Electronic devices and methods of manufacture
JPH10209148A (ja) 低誘電率絶縁体膜の形成方法およびこれを用いた半導体装置
EP1037271A2 (en) Method for forming an interlayer insulating film, and semiconductor device
JPH06283509A (ja) 半導体装置の製造方法
JP6728252B2 (ja) 半導体装置及びその製造方法
JP2011181563A (ja) トレンチ埋め込み用組成物
JPH08306683A (ja) 半導体装置の製造方法
JP3289275B2 (ja) 半導体装置及びその製造方法
JPH08227885A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070604

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080408

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080604

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20090421