JP6728252B2 - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法 Download PDFInfo
- Publication number
- JP6728252B2 JP6728252B2 JP2018015405A JP2018015405A JP6728252B2 JP 6728252 B2 JP6728252 B2 JP 6728252B2 JP 2018015405 A JP2018015405 A JP 2018015405A JP 2018015405 A JP2018015405 A JP 2018015405A JP 6728252 B2 JP6728252 B2 JP 6728252B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- insulating particles
- film
- insulating
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Description
図面は模式的または概念的なものであり、各部分の厚さと幅との関係、部分間の大きさの比率などは、必ずしも現実のものと同一とは限らない。同じ部分を表す場合であっても、図面により互いの寸法や比率が異なって表される場合もある。
本願明細書と各図において、既出の図に関して前述したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。
図1は、実施形態に係る半導体装置が含む絶縁膜を例示する模式断面図である。図2は、実施形態に係る半導体装置を例示する模式断面図である。図2には、第1方向、第2方向、及び、第3方向が示される。本明細書では、第1方向をX軸方向とする。X軸方向と交差、例えば、直交する1つの方向を第2方向とする。第2方向はZ軸方向である。X軸方向、及び、Z軸方向のそれぞれと交差、例えば、直交する1つの方向を第3方向とする。第3方向はY軸方向である。
実施形態(実線I)
ステップST2:800℃、30s
ステップST3:TMCTS蒸気
ステップST4:800℃、30s
実施形態では、薬液、例えば、DHF(エッチング剤の1つ)に対する耐性は、要求するレベルに達した。実施形態では、第1膜3、及び、第2膜4の両者が存在する。
参考例(破線II)
ステップST2:800℃、30s
ステップST3、及び、ステップST4は、実施せず
参考例では、例えば、DHFに対する耐性は、要求するレベルに達しなかった。参考例では、第1膜3は存在するが、第2膜4は存在しない。
参考例の場合、破線IIに示すように、波数3748cm−1での吸光度は約0.01609である(伸縮振動のピーク高さ)。
参考例の場合、破線IIに示すように、波数1094cm−1での吸光度は、約0.24932である(伸縮振動のピーク高さ)。
参考例の場合、Si−O−Siの伸縮振動のピーク高さに対するSi−OHの伸縮振動ピーク高さの比“Si−OH/Si−O−Si”は、6.5%である。比“Si−OH/Si−O−Si”は、5%を超えている。
粒径Pdが、70nm以上であると、厚さT50が約7μmに達しても、クラックは発生しない。
粒径Pdが、40nm〜60nm、例えば、約50nmであると、厚さT50が約5μmを超えると、クラックが発生する。
粒径Pdが、20nm〜40nm、例えば、約35nmであると、厚さT50が約2.5μmを超えると、表層にクラックが発生しだす。
粒径Pdが、10nm〜20nm、例えば、約15nmであると、厚さT50が約2.5μmを超えると、全体にクラックが発生しだす。
2.絶縁性粒子1を含まない場合
粒径Pdは、0nmである。厚さT50が、約0.5μmまでは、クラックは発生しないが、約0.5μmを超えると、絶縁膜50の全体にクラックが発生する。
また、クラックの抑制には、絶縁性粒子1の表面の第1膜3の厚さを調整して空隙2を存在させることにより、絶縁膜50の内部応力が緩和され、クラックが生じ難くなる。クラックを抑制しつつ、絶縁膜50内への薬液(例えば、エッチング剤)の浸み込みや、絶縁膜50の加工形状を良好に保つためには、空隙2の平均サイズは、例えば、0nmを超え10nm以下に制御することが好ましい。
その他、本発明の実施形態として上述した半導体装置を基にして、当業者が適宜設計変更して実施し得る全ての半導体装置も、本発明の要旨を包含する限り、本発明の範囲に属する。
その他、本発明の思想の範疇において、当業者であれば、各種の変更例、及び、修正例に想到し得るものであり、それら変更例、及び、修正例についても本発明の範囲に属するものと了解される。
Claims (16)
- 絶縁膜を備え、
前記絶縁膜は、
第1絶縁性粒子と、
第2絶縁性粒子と、
前記第1絶縁性粒子の表面と前記第2絶縁性粒子の表面とのそれぞれに設けられた第1膜と、
前記第1絶縁性粒子と前記第2絶縁性粒子との間に設けられた第2膜と、
を含み、
前記第1絶縁性粒子、及び、前記第2絶縁性粒子の少なくとも1つは、粒径が、0nmを超え30nm以下であり、
前記第1絶縁性粒子と、前記第2絶縁性粒子と、の間の空隙の平均サイズは、0nmを超え10nm以下であり、
前記絶縁膜において、FT−IR分析におけるSi−O−Siの伸縮振動ピーク高さに対する、FT−IR分析におけるSi−OHの伸縮振動ピーク高さの比は、0%以上5%以下である、半導体装置。 - 前記第1絶縁性粒子、及び、前記第2絶縁性粒子は、それぞれ、無機絶縁性粒子である、請求項1記載の半導体装置。
- 前記無機絶縁性粒子は、シリコン酸化物を含む、請求項2記載の半導体装置。
- 前記無機絶縁性粒子の表面に設けられた前記第1膜は、有機無機ハイブリッドポリマーを含む、請求項2または3に記載の半導体装置。
- 前記有機無機ハイブリッドポリマーは、ポリシロキサンを含む、請求項4記載の半導体装置。
- 前記第2膜は、シロキサン結合を含む、請求項1〜5のいずれか1つに記載の半導体装置。
- 前記シロキサン結合は、シクロシロキサン結合を含む、請求項6記載の半導体装置。
- 半導体層を含む基体と、
第1半導体素子を含み、前記基体に設けられた第1部分と、
第1方向において前記第1半導体素子と離れた第2半導体素子を含み、前記基体に設けられた第2部分と、
を、さらに備え、
前記絶縁膜は、前記第1部分と、前記第2部分と、の間に設けられた、請求項1〜7のいずれか1つに記載の半導体装置。 - 前記1方向と交差する第2方向の前記絶縁膜の厚さは、4μm以上7μm以下である、請求項8記載の半導体装置。
- 前記絶縁膜に、前記1方向と交差する第2方向に延びた導電体、
を、さらに備えた、請求項8または請求項9に記載の半導体装置。 - 粒径が15nm以上30nm以下の絶縁性粒子を含む流動体を、半導体層を含む基体の第1面の上に塗布し、塗布膜を形成すること、と、
前記塗布膜を焼成または酸化処理し、絶縁膜を形成すること、と、
前記絶縁膜を、シラン化合物またはシラザン化合物を含むガスを用いてALD処理すること、と、
前記ALD処理した絶縁膜を、酸化処理すること、と、
を備えた、半導体装置の製造方法。 - 前記絶縁性粒子は、無機絶縁性粒子である、請求項11記載の半導体装置の製造方法。
- 前記無機絶縁性粒子は、シリコン酸化物を含む、請求項12記載の半導体装置の製造方法。
- 前記無機絶縁性粒子の表面に、有機無機ハイブリッドポリマーを含む第1膜を備えた、請求項12または13に記載の半導体装置の製造方法。
- 前記有機無機ハイブリッドポリマーは、ポリシロキサンを含む、請求項14記載の半導体装置の製造方法。
- 前記絶縁膜に、ホールを形成すること、と、
前記ホールに、導電体を形成すること、と、
を、さらに備えた請求項11〜15のいずれか1つに記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US15/897,267 US10325863B2 (en) | 2017-02-28 | 2018-02-15 | Semiconductor device and method for manufacturing same |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017037110 | 2017-02-28 | ||
JP2017037110 | 2017-02-28 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2018142697A JP2018142697A (ja) | 2018-09-13 |
JP6728252B2 true JP6728252B2 (ja) | 2020-07-22 |
Family
ID=63526837
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018015405A Active JP6728252B2 (ja) | 2017-02-28 | 2018-01-31 | 半導体装置及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6728252B2 (ja) |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3618150B2 (ja) * | 1995-10-09 | 2005-02-09 | 松下電器産業株式会社 | 半導体装置及びその製造方法 |
JP3645081B2 (ja) * | 1997-02-05 | 2005-05-11 | 富士通株式会社 | 半導体装置およびその製造方法 |
JP3561465B2 (ja) * | 2000-09-27 | 2004-09-02 | 独立行政法人 科学技術振興機構 | 回路基板とその製造方法 |
JP5530108B2 (ja) * | 2009-02-13 | 2014-06-25 | 旭化成イーマテリアルズ株式会社 | トレンチ埋め込み用絶縁膜の形成方法 |
JP5567926B2 (ja) * | 2010-07-29 | 2014-08-06 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
JP2012134302A (ja) * | 2010-12-21 | 2012-07-12 | Jsr Corp | トレンチ埋め込み方法、及びトレンチ埋め込み用組成物 |
JP5225479B2 (ja) * | 2011-09-27 | 2013-07-03 | 有限会社 ナプラ | 半導体基板、電子デバイス及びその製造方法 |
-
2018
- 2018-01-31 JP JP2018015405A patent/JP6728252B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2018142697A (ja) | 2018-09-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4689026B2 (ja) | 極限低誘電率膜のためのキャッピング層 | |
JP4666308B2 (ja) | 半導体装置の製造方法 | |
JP5455626B2 (ja) | ボトムアップギャップ充填のための誘電堆積プロセスとエッチバックプロセス | |
TW584916B (en) | Method of manufacturing semiconductor device having multilevel wiring | |
JP5133852B2 (ja) | 半導体装置の製造方法及び半導体装置 | |
JP2008117903A (ja) | 半導体装置の製造方法 | |
TW200536051A (en) | Reliability improvement of sioc etch stop with trimethylsilane gas passivation in cu damascene interconnects | |
US9698095B2 (en) | Interconnect structure | |
JP4628743B2 (ja) | スピンオンガラス組成物及びこれを用いたシリコン酸化膜形成方法 | |
JP6728252B2 (ja) | 半導体装置及びその製造方法 | |
JP4955314B2 (ja) | 多孔性シリコン酸化膜の製造方法 | |
US20060024979A1 (en) | Fabrication method of semiconductor device | |
JP2013143392A (ja) | 多孔質膜の製造方法及び半導体装置の製造方法 | |
CN102148216A (zh) | 用于互连工艺的半导体结构及其制造方法 | |
WO2009144920A1 (ja) | シリル化多孔質絶縁膜の製造方法、半導体装置の製造方法、およびシリル化材料 | |
JP5071474B2 (ja) | 半導体装置および半導体装置の製造方法 | |
JP4676694B2 (ja) | 積層構造体並びに半導体装置及びその製造方法 | |
JP2006190872A (ja) | 半導体装置の製造方法 | |
US10325863B2 (en) | Semiconductor device and method for manufacturing same | |
JP5702173B2 (ja) | 半導体装置の製造方法および多孔質絶縁層の改質方法 | |
KR100908821B1 (ko) | 반도체 소자의 절연막 형성방법 | |
JP2006351877A (ja) | 積層体の製造方法、半導体デバイスおよび半導体デバイスの製造方法 | |
JP2004281535A (ja) | 被膜形成材料、絶縁膜の製造方法及び半導体装置 | |
KR100640569B1 (ko) | 원자층 증착에 의한 산화알루미늄막을 이용한 구리배선형성방법 | |
JP4269696B2 (ja) | 絶縁膜形成方法とそれを用いた半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20190325 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20191226 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20200131 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20200317 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20200602 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20200701 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 6728252 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |