KR100908821B1 - 반도체 소자의 절연막 형성방법 - Google Patents

반도체 소자의 절연막 형성방법 Download PDF

Info

Publication number
KR100908821B1
KR100908821B1 KR1020070113634A KR20070113634A KR100908821B1 KR 100908821 B1 KR100908821 B1 KR 100908821B1 KR 1020070113634 A KR1020070113634 A KR 1020070113634A KR 20070113634 A KR20070113634 A KR 20070113634A KR 100908821 B1 KR100908821 B1 KR 100908821B1
Authority
KR
South Korea
Prior art keywords
insulating film
spin
semiconductor device
forming
film
Prior art date
Application number
KR1020070113634A
Other languages
English (en)
Other versions
KR20090047680A (ko
Inventor
안상태
구자춘
김은정
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020070113634A priority Critical patent/KR100908821B1/ko
Publication of KR20090047680A publication Critical patent/KR20090047680A/ko
Application granted granted Critical
Publication of KR100908821B1 publication Critical patent/KR100908821B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H01L21/2251—Diffusion into or out of group IV semiconductors
    • H01L21/2254—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides
    • H01L21/2257—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides the applied layer being silicon or silicide or SIPOS, e.g. polysilicon, porous silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering

Abstract

본 발명은 폴리실라잔(polysilazane)을 포함하는 스핀온절연막(Spin On Dielectric, SOD)을 사용하여 반도체 소자의 절연막을 형성하는 방법에 관한 것으로, 이를 위한 본 발명의 반도체 소자 절연막 형성방법은 기판상에 갭(gap)을 갖도록 배치된 복수의 패턴을 형성하는 단계; 상기 갭을 매립하도록 스핀온절연막(Spin On Dielectric)을 형성하는 단계; 상기 스핀온절연막을 열처리하는 단계; 상기 열처리 과정에서 상기 스핀온절연막내 발생된 인장응력(tensile stress)을 완화시키는 단계 및 상기 스핀온절연막을 큐어링 처리하는 단계를 포함하고 있으며, 이를 통하여 스핀온절연막 내부에 과도한 인장응력이 발생하는 것을 방지할 수 있다.
스핀온절연막, 수분흡습공정, 인장응력, 압축응력

Description

반도체 소자의 절연막 형성방법{METHOD FOR FABRICATING DIELECTRIC LAYER IN SEMICONDUCTOR DEVICE}
본 발명은 반도체 소자의 제조기술에 관한 것으로, 더욱 상세하게는 폴리실라잔(polysilazane)을 포함하는 스핀온절연막(Spin On Dielectric, SOD)을 사용하여 반도체 소자의 절연막을 형성하는 방법에 관한 것이다.
반도체 소자의 제조 공정에서 도전패턴(conductive pattern) 예컨대, 게이트패턴(gate pattern) 또는 비트라인(bit line) 사이에 층간절연물질(Inter Layer Dielectrics; ILD)로 APCVD(Atmosphere Pressure Chemical Vapor Deposition) 또는 HDP-CVD(High Density Plasma Chemical Vapor Deposition) 방법에 의한 산화막, 또는 O3-TEOS(Ozone-tetraethylorthosilicate)를 이용한 산화막이 적용되고 있다.
그러나, 상술한 종류의 산화막들은 갭필특성이 떨어지기 때문에(poor gap-filling), 0.10㎛ 이하의 디자인룰(design rule)을 적용하는 반도체소자에 적용되 는 경우, 산화막내에 브릿지(bridges), 갭(gaps) 및 보이드(voids) 등을 유발하는 문제점이 있다.
이러한 문제를 극복하기 위하여 최근 미세 패턴의 갭필 특성이 우수한 유동성을 가진 SOD막(Spin-On Dielectric)을 미세 패턴의 갭필 공정에 적용하고 있다. SOD막은 스핀온코팅법(Spin On Coating)을 이용한 절연막으로서, 이하 '스핀온절연막'이라 약칭한다.
스핀온절연막(SOD)은 PHPS(perhydropolysilazane)와 같은 폴리실라잔(polysilazane; PSZ)을 포함하는 조성물을 이용하며, 폴리실라잔의 조성은 -(SiH2NH2)n-(n은 양의 정수)으로 되어 있다. 이러한 폴리실라잔계의 스핀온절연막은 Si-N, Si-H, 그리고 N-H와 같은 결합(bonds)을 가진다.
도 1a는 종래기술에 따른 반도체 소자를 도시한 단면도이고, 도 1b는 종래기술에 따른 반도체 소자의 단면을 나타낸 전자주사현미경 이미지이며, 도 1c는 종래기술에 따른 반도체 소자의 평면을 나타낸 전자주사현미경의 이미지이다.
도 1에 도시된 바와 같이, 소정의 구조물이 구비된 기판(11)상에 복수의 비트라인(BL)이 형성되고, 비트라인(BL)을 덮도록 스핀온절연막(14)이 형성되어 있다. 이때, 비트라인(BL)은 비트라인용 도전막(12) 및 하드마스크막(13)이 적층된 구조로 형성될 수 있다.
일반적으로, 스핀온절연막(14)을 형성하기 위한 방법은 폴리실라잔(polysilazane)을 포함하는 조성물을 스핀온코팅법(spin coating)으로 도포하는 공정, 스핀온절연막(14)을 실리콘산화막으로 변환시키기 위한 열처리공정 순서로 진행된다. 이때, 스핀온절연막(14)을 실리콘산화막으로 변환시키기 위하여 300℃ ~ 600℃범위의 온도에서 열처리를 실시하며, 열처리과정에서 스핀온절연막(14)내에 Si-H, Si-N 또는 N-H 결합들이 Si-O 결합으로 치환되면서 실리콘산화막으로 변환된다.
하지만, 상술한 열처리 과정을 통하여 스핀온절연막(14)이 실리콘산화막으로 변환되면서 부피수축이 발생하고 이로 인하여 어느 한 방향으로 과도한 인장응력(tensile stress)이 발생하는 문제점이 있다. 이와 같은 과도한 인장응력으로 인하여 비트라인(BL)이 기울어지는 리닝(leaning)현상이 발생하고, 비트라인(BL)과 스핀온절연막(14) 사이가 갈라지면서(delamination) 보이드(void) 또는 갭(gap)과 같은 결함이 발생하는 문제점이 있다. 또한, 리닝현상, 보이드 및 갭과 같은 결함들로 인하여 후속 콘택간 브릿지(bridge)가 발생하여 반도체 소자의 생산성을 저하시키는 문제점이 있다.
본 발명은 상기한 종래기술의 문제점을 해결하기 위하여 제안된 것으로, 스핀온절연막을 실리콘산화막으로 변환시키는 과정에서 발생하는 인장응력을 완화시킬 수 있는 반도체 소자의 절연막 형성방법을 제공하는데 그 목적이 있다.
상기 목적을 달성하기 위한 일 측면에 따른 본 발명의 반도체 소자의 절연막 형성방법은 기판상에 갭(gap)을 갖도록 배치된 복수의 패턴 예컨대, 트렌치, 게이트라인, 비트라인 또는 금속배선 중 어느 하나를 형성하는 단계; 상기 갭을 매립하도록 스핀온절연막(Spin On Dielectric)을 형성하는 단계; 상기 스핀온절연막을 열처리하는 단계; 상기 열처리 과정에서 상기 스핀온절연막내 발생된 인장응력(tensile stress)을 완화시키는 단계 및 상기 스핀온절연막을 큐어링 처리하는 단계를 포함한다. 이때, 상기 스핀온절연막은 폴리실라잔(polysilazane)이 함유된 스핀온절연막을 사용할 수 있다.
상기 인장응력을 완화시키는 단계는, 가열된 탈이온수(deionized water, DI)를 사용하여 실시할 수 있으며, 딥핑(dipping)방법 또는 스프레이(spray)방법을 단독으로 사용하여 실시하거나, 상기 딥핑방법 또는 상기 스프레이방법을 혼합해서 실시할 수 있다. 이때, 상기 딥핑방법은 50℃ ~ 90℃ 범위의 온도에서 실시할 수 있으며, 상기 스프레이방법은 70℃ ~ 150℃ 범위의 온도에서 실시할 수 있다.
상기 스핀온절연막을 열처리하는 단계는, 250℃ ~ 400℃ 범위의 온도에서 수증기(heating H2O vapor) 사용하여 실시할 수 있으며, H2 또는 O2 가스를 1slm ~ 15slm 범위의 유량을 이용하여 실시할 수 있다.
상기 스핀온절연막을 큐어링하는 단계는, 70℃ ~ 250℃ 범위의 온도에서 H2SO4, H2O 및 H2O2으로 이루어진 그룹으로부터 선택된 어느 하나 또는 이들의 혼합용액을 사용하여 실시할 수 있다.
또한, 본 발명의 반도체 소자의 절연막 형성방법은 상기 스핀온절연막을 열처리하는 단계를 실시하기 전에, 상기 스핀온절연막에 포함된 용매를 제거하기 위한 베이킹(baking) 단계를 더 포함할 수 있으며, 상기 베이킹 단계는, 50℃ ~ 160℃ 범위의 온도에서 실시할 수 있다.
또한, 본 발명의 반도체 소자의 절연막 형성방법은 상기 스핀온절연막을 큐어링 처리하는 단계를 실시한 후, 상기 스핀온절연막에 포함된 수분을 제거하는 단계 및 상기 스핀온절연막의 경도를 증가시키는 단계를 더 포함할 수 있다. 이때, 상기 스핀온절연막에 포함된 수분을 제거하는 단계 및 상기 스핀온절연막의 경도를 증가시키는 단계는 퍼니스(furnace)에서 열처리방법을 사용하여 실시할 수 있다.
상기 스핀온절연막에 포함된 수분을 제거하는 단계는, 400℃ ~ 750℃ 범위의 온도에서 N2 가스를 사용하여 실시할 수 있으며, 상기 스핀온절연막의 경도를 증가시키는 단계는, 400℃ ~ 700℃ 범위의 온도에서 O2 가스를 사용하여 실시할 수 있다.
또한, 본 발명의 반도체 소자의 절연막 형성방법은 상기 패턴과 상기 스핀온절연막 사이에 접착막을 형성하는 단계를 더 포함할 수 있으며, 상기 접착막은 산화막으로 형성할 수 있다.
본 발명은 저온(70℃ ~ 400℃)에서 스핀온절연막을 실리콘산화막으로 변환시킴으로써, 스핀온절연막 내부에 과도한 인장응력이 발생하는 것을 방지할 수 있으며, 이를 통하여 리닝현상, 보이드, 갭 또는 브릿지와 같은 결함이 발생하는 것을 방지할 수 있는 효과가 있다.
또한, 본 발명은 저온(70℃ ~ 400℃)에서 스핀온절연막을 실리콘산화막으로 변환시킴과 더불어서 수분 또는 수증기를 이용하여 스핀온절연막 내부의 인장응력을 더욱 완화시킴으로써, 과도한 인장응력으로 인한 리닝현상, 보이드, 갭 또는 브릿지와 같은 결함이 발생하는 것을 보다 효과적으로 방지할 수 있는 효과가 있다.
또한, 본 발명은 스핀온절연막 내부의 불순물(Si-H 결합, Si-N 결합, N-H 결합 또는 실리콘댕글링본드)을 모두 제거함으로써, 후속 고온(400℃ ~ 750℃) 공정들에 대한 스핀온절연막의 안정성을 확보할 수 있는 효과가 있다.
이하 본 발명이 속하는 기술분야에서 통상의 지식을 가진자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부도면을 참조하여 설명하기로 한다.
도 2a 내지 도 2e는 본 발명의 바람직한 실시예에 따른 반도체 소자의 절연막 형성방법을 도시한 공정단면도이다.
도 2a에 도시된 바와 같이, 기판(21)에 갭(gap)을 갖도록 배치된 복수의 패턴을 형성한다. 이때, 패턴은 트렌치(trench), 게이트라인, 비트라인 또는 금속배선 중 어느 하나일 수 있다. 이하 본 발명의 실시예에서 패턴은 비트라인(25)을 예로 들어 설명한다.
비트라인(25)은 소정의 구조물 예컨대, 게이트라인, 비트라인콘택플러그 등이 형성된 기판(21)상에 장벽금속막(22), 비트라인용 도전막(23) 및 하드마스크막(24)을 형성한 후, 하드마스크막(24), 비트라인용 도전막(23) 및 장벽금속막(22)을 선택적으로 식각하여 갭을 갖도록 배치된 복수의 비트라인(25)을 형성할 수 있다.
여기서, 장벽금속막(22)은 소정의 구조물 예컨대, 비트라인콘택플러그와 비트라인용 도전막(23) 사이의 상호확산을 방지하기 위한 것으로 티타늄막으로 형성할 수 있다.
비트라인용 도전막(23)은 빠른 신호 전송을 위하여 저저항 물질 예컨대, 텅스텐(W), 알루미늄(Al) 또는 구리(Cu)와 같은 금속막, 티타늄질화막(TiN)과 같은 도전성금속질화막 및 텅스텐실리사이드막(WSi) 또는 티타늄실리사이드막(TiSi)과 같은 금속실리사이드막으로 이루어진 그룹으로부터 선택된 어느 하나 또는 이들이 적층된 적층막으로 형성할 수 있다.
하드마스크막(24)은 산화막, 질화막, 질화산화막(oxynitride) 및 탄소함유막으로 이루어진 그룹으로부터 선택된 어느 하나 또는 이들이 적층된 적층막으로 형성할 수 있다. 예컨대, 산화막으로는 실리콘산화막(SiO2), BPSG(Boron Phosphorus Silicate Glass), PSG(Phosphorus Silicate Glass), TEOS(Tetra Ethyle Ortho Silicate), USG(Un-doped Silicate Glass), SOG(Spin On Glass), 고밀도플라즈마산화막(High Density Plasma, HDP) 또는 SOD(Spin On Dielectric)을 사용할 수 있고, 질화막으로는 실리콘질화막(Si3N4)를 사용할 수 있으며, 탄소함유막으로 비정질탄소막(Amorphous Carbon Layer, ACL) 또는 카본리치폴리머막(Carbon Rich Polymer)을 사용할 수 있다.
다음으로, 비트라인(25) 상에 접착막(26)을 형성한다. 이때, 접착막(26)은 후속 공정을 통하여 형성될 절연막 예컨대, 스핀온절연막(27)과 비트라인(25) 사이의 접착력을 향상시키기 위한 것으로 100Torr ~ 760Torr 범위의 압력에서 SiH4, 디클로로실란(dichlorosilane, DCS) 및 TEOS(Tetra Ethyle Ortho Silicate)으로 이루어진 그룹으로부터 선택된 어느 하나를 소스가스(source gas)로 사용하여 형성할 수 있다.
또한, 접착막(26)은 원자층증착법(Atomic Layer Deposition, ALD) 또는 화학기상증착법(Chemical Vapor Deposition, CVD) 예컨대, 고밀도플라즈마화학기상증착법(High Density Plasma Chemical Vapor Deposition, HDP-CVD) 또는 플라즈마화학기상증착법(Plasma Enhanced Chemical Vapor Deposition, PECVD)을 사용하여 산화 막계열 예컨대, 실리콘산화막으로 형성할 수 있다.
이때, 각 증착방법에 따른 단차피복성(step coverage)의 차이로 인하여 접착막(26)의 증착두께가 달라질 수 있다. 이는 비트라인(25)의 상부면 또는 측벽에서 필요로 하는 접착막(26)의 두께를 확보하기 위한 것으로 예컨대, 원자층증착법을 사용하여 형성할 경우 100Å ~ 500Å 범위의 두께로, 고밀도플라즈마화학기상증착법을 사용하여 형성할 경우 100Å ~ 1500Å 범위의 두께로, 플라즈마화학기상증착법으로 형성할 경우 100Å ~ 2000Å 범위의 두께로 형성할 수 있다.
한편, 접착막(26)은 후속 절연막 형성과정에 비트라인(25)에 포함된 금속막 예컨대, 비트라인용 도전막(23)의 이상 산화를 방지하기 위한 비트라인(25) 양측벽에 형성된 스페이서를 포함할 수 있다.
다음으로, 후속공정을 통하여 형성될 절연막과 접착막(26) 사이의 접착력을 더욱 향상시키기 위하여 세정공정을 실시한다. 이때, 세정공정은 SPM(Sulfuric Acid-Peroxide Mixture)공정 또는 SC-1(Standard Chemical-1)공정을 단독으로 진행하거나, SPM공정 및 SC-1공정을 혼합하여 진행할 수 있다.
여기서, SPM공정은 H2SO4/H2O2/H2O 혼합용액을 사용하여 실시할 수 있으며, SC-1공정은 NH4OH/H2O2/H2O 혼합용액을 사용하여 실시할 수 있다.
다음으로, 접착막(26) 상에 비트라인(25) 사이를 매립하는 절연막으로 폴리실라잔을 포함하는 스핀온절연막(27)을 형성한다. 이때, 스핀온절연막(27)은 폴리실라잔을 5중량%(wt%) ~ 20중량% 포함하는 스핀온절연막(27)을 사용할 수 있다.
여기서, 폴리실라잔은 -(SiH2NH)n-의 일반식(n은 양의 정수)으로 표현할 수 있으며, 폴리실라잔을 포함하는 스핀온절연막(27)은 Si-H결합(bond), Si-N결합 및 N-H결합으로 구성되어 있다.
스핀온절연막(27)은 스핀도포법(Spin Coating)을 사용하여 형성할 수 있으며, 이를 위하여 도포조성물(Coating solution)은 폴리실라잔이 용매에 용해된 액상물질(Liguid material)을 포함할 수 있다. 이때, 용매는 방향성(aromatic), 지방성(aliphatic) 또는 에테르(Ether type) 용매를 사용할 수 있다. 예컨대, 용매는 톨루엔(Toluene), 벤젠(Benzene), 크실렌(Xylene), 디부틸에테르(Dibutylether), 디에틸에테르(Diethylether), THF(TetraHydroFuran) 또는 헥산(Hexane) 중에서 선택될 수 있다.
다음으로, 스핀온절연막(27)내에 포함된 용매를 제거하기 위하여 베이킹(backing)공정을 실시한다. 이때, 베이킹공정은 퍼니스(furnace)에 스핀온절연막(27)이 형성된 기판(21)을 넣은 후, 50℃ ~ 160℃ 범위의 온도에서 1분 ~ 10분 동안 실시할 수 있다.
도 2b에 도시된 바와 같이, 스핀온절연막(27A)을 실리콘산화막으로 변환시키기 위하여 열처리(thermal treatment)를 실시한다. 이때, 열처리는 H2 또는 O2 가스를 1slm ~ 15slm 유량으로 사용하여 수증기(Heating H2O vapor)를 형성한 후, 수증기를 포함하는 산화 분위기로 250℃ ~ 400℃ 범위의 온도에서 실시하여 스핀온절연막(27A)을 실리콘산화막으로 변환시킨다.
구체적으로, 스핀온절연막(27A)을 구성하는 Si-H 결합, Si-N 결합 및 N-H 결합이 수증기 상태로 제공되는 수소(H)성분 및 산소(O)성분으로 인하여 Si-O 결합으로 치환되면서 스핀온절연막(27A)이 실리콘산화막으로 변환된다. 이때, 종래 스핀온절연막을 실리콘산화막으로 변환시키기 위한 열처리공정의 온도 즉, 300℃ ~ 600℃ 범위의 온도보다 낮은 온도 즉, 250℃ ~ 400℃에서 열처리를 실시함으로써, 스핀온절연막(27A) 내부에 과도한 인장응력이 발생하는 것을 방지할 수 있다.
한편, 스핀온절연막(27A)을 실리콘산화막으로 변환시키기 위한 열처리공정을 종래의 열처리 온도에 비하여 낮은 온도에서 열처리를 실시함으로써, 스핀온절연막(27A)이 완전히 실리콘산화막으로 변환되지는 않는다. 즉, 스핀온절연막(27A) 내부에 Si-O 결합으로 치환되지 않고 잔류하는 Si-H 결합, Si-N 결합, N-H 결합 또는 실리콘댕글링본드(Si dangling bond)로 인하여 불안정한 구조의 SiHxNyOz(x,y,z는 양수) 구조가 잔류하게 된다. 이러한 SiHxNyOz(x,y,z는 양수) 구조가 스핀온절연막(27A) 내부에서 불순물로 작용하여 스핀온절연막(27A)의 막질을 저하시킬 우려가 있다.
또한, 스핀온절연막(27A)을 실리콘산화막으로 변환시키기 위한 열처리공정을 종래의 열처리 온도에 비하여 낮은 온도 즉, 250℃ ~ 400℃ 범위의 온도에서 실시하더라도 스핀온절연막(27A)이 실리콘산화막으로 변환되면서 스핀온절연막(27A) 내부에 일정한 인장응력이 발생한다.
도 2c에 도시된 바와 같이, 전술한 열처리 과정에서 스핀온절연막(27B) 내부 에 발생한 인장응력을 완화시키기 위하여 수분흡습공정을 실시한다. 이때, 수분흡습공정은 스핀온절연막(27B)이 형성된 기판(21)을 가열된 탈이온수에 딥핑(dipping)하는 딥핑방법 또는 가열된 탈이온수를 스핀온절연막이 형성된 기판(21) 상에 뿌려주는 스프레이(spray)방법을 단독으로 사용하여 실시하거나, 딥핑방법 또는 스프레이방법을 혼합하여 실시할 수 있다.
여기서, 수분흡습공정을 딥핑방법을 사용하여 실시하는 경우, 50℃ ~ 90℃ 범위의 온도로 가열된 탈이온수를 사용하여 5분 ~ 60분 동안 실시할 수 있으며, 스프레이방법을 사용하여 실시하는 경우, 70℃ ~ 150℃ 범위의 온도로 가열된 탈 이온수를 사용하여 5분 ~ 40분 동안 실시할 수 있다.
구체적으로, 수분흡습공정을 통하여 스핀온절연막(27B)내 인장응력이 완화되는 원리는 탈이온수를 구성하는 성분 중에서 수산화기(-OH)가 스핀온절연막(27B)내 불순물 예컨대, Si-H 결합, Si-N 결합, N-H 결합 및 실리콘댕글리본드와 결합하여 Si-O-H 결합을 형성하면서 스핀온절연막(27B) 내부에 부피팽창이 발생한다. 이러한 부피팽창은 스핀온절연막(27B) 내부에 압축응력(compressive stress)을 인가하여 열처리 과정에서 스핀온절연막(27B) 내부에 발생된 인장응력을 완화시켜줄 수 있다. 여기서, Si-O-H 결합은 매우 안정적인 결합상태이기 때문에 스핀온절연막(27B) 내부에서 Si-H 결합, Si-N 결합, N-H 결합 및 실리콘댕글리본드와 같은 불순물로 작용하지 않는다.
한편, 수분흡습공정을 진행하는 동안 스핀온절연막(27B) 내부의 인장응력이 완화됨과 동시에 스핀온절연막(27B)의 내부에 존재하는 불순물 예컨대, Si-H 결합, Si-N 결합, N-H 결합 또는 실리콘댕글리본드가 Si-O 결합으로 치환될 수 있다. 이는 딥핑방법을 사용하여 수분흡습공정을 진행할 때보다 스프레이방법을 사용하여 수분흡습공정을 실시할 때 스핀온절연막(27B) 내부의 불순물이 더 많이 Si-O 결합으로 치환될 수 있다. 왜냐하면, 딥핑방법의 경우 탈이온수를 100℃ 이상의 고온으로 만들 수 없지만, 스프레이방식은 가열된 탈이온수를 증기(vapor)형태로 제공하기 때문에 100℃ 이상의 온도를 스핀온절연막(27B)에 제공하여 보다 효과적으로 불순물을 Si-O 결합으로 치환시킬 수 있다.
도 2d에 도시된 바와 같이, 상술한 열처리공정 및 수분흡습공정 과정에서 Si-O 결합으로 치환되지 않은 불순물을 Si-O 결합으로 치환시켜기 위하여 스핀온절연막(27C)을 큐어링(curing) 처리한다. 이때, 큐어링 처리는 H2SO4, H2O 및 H2O2으로 이루어진 그룹으로부터 선택된 어느 하나 또는 이들이 혼합용액을 사용하여 라디칼 산화(radical oxidation) 분위기에서 실시할 수 있으며, 반응을 촉진시키기 위하여 70℃ ~ 250℃ 범위의 온도에서 3분 ~ 30분 동안 실시할 수 있다.
상술한 큐어링 처리는 반응용액 즉, H2SO4, H2O 또는 H2O2를 구성하는 성분 중에서 수산화기(-OH)의 라디칼 반응에 의하여 스핀온절연막(27C) 내부에 다량의 Si-O-Si 네트워크를 형성할 수 있으며, N-H결합을 감소시킬 수 있다. 이를 통하여 막 품질(film quality)이 향상시킬 수 있다.
상술한 공정과정을 통하여 스핀온절연막(27C)을 우수한 막질을 갖는 실리콘산화막으로 변환시킴과 동시에 스핀온절연막(27C) 내부에 과도한 인장응력이 발생 하는 것을 방지할 수 있다.
도 2e에 도시된 바와 같이, 열처리공정, 수분흡습공정 및 큐어링처리 과정에서 스핀온절연막(27D)에 필요 이상으로 함유된 수분을 제거한다. 이때, 스핀온절연막(27D)에 포함된 수분은 퍼니스(furnace)에서 N2 가스를 사용하여 400℃ ~ 750℃ 범위의 온도로 10분 ~ 120분 동안 열처리를 실시하여 제거할 수 있다.
다음으로, 스핀온절연막(27D)의 경도를 증가시키기 위하여 퍼니스(furnace)에서 O2 가스를 사용하여 400℃ ~ 700℃ 범위의 온도로 10분 ~ 120분 동안 열처리를 실시할 수 있다.
상술한 공정과정을 통하여 응력(stress)으로 인한 결합이 발생하지 않는 스핀온절연막(27D)을 형성할 수 있다.
이와 같이, 본 발명은 저온(70℃ ~ 400℃)에서 스핀온절연막을 실리콘산화막으로 변환시킴으로써, 스핀온절연막 내부에 과도한 인장응력이 발생하는 것을 방지할 수 있으며, 이를 통하여 리닝현상, 보이드, 갭 또는 브릿지와 같은 결함이 발생하는 것을 방지할 수 있다.
또한, 본 발명은 저온(70℃ ~ 400℃)에서 스핀온절연막을 실리콘산화막으로 변환시킴과 더불어서 수분 또는 수증기를 이용하여 스핀온절연막 내부의 인장응력을 더욱 완화시킴으로써, 과도한 인장응력으로 인한 리닝현상, 보이드, 갭 또는 브릿지와 같은 결함이 발생하는 것을 보다 효과적으로 방지할 수 있다.
또한, 본 발명은 상술한 열처리공정, 수분흡습공정 및 큐어링공정을 통하여 스핀온절연막(27D) 내부에 과도한 인장응력이 발생하는 것을 방지함과 동시에 우수한 막질을 갖는 실리콘산화막으로 변환시킴으로써, 후속 공정들을 고온 예컨대, 400℃ ~ 750℃ 범위의 온도에서 실시하더라도 스핀온절연막의 안정성을 확보할 수 있다.
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기 실시예는 그 설명을 위한 것이며, 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술분야의 통상의 전문가라면 본 발명의 기술사상의 범위내의 다양한 실시예가 가능함을 이해할 수 있을 것이다.
도 1a는 종래기술에 따른 반도체 소자의 절연막을 도시한 단면도.
도 1b는 종래기술에 따른 반도체 소자의 절연막의 단면을 나타낸 전자주사현미경 이미지.
도 1c는 종래기술에 따른 반도체 소자의 절연막의 평면을 나타낸 전자주사현미경의 이미지.
도 2a 내지 도 2e는 본 발명의 바람직한 실시예에 따른 반도체 소자의 절연막 형성방법을 도시한 공정단면도.
*도면 주요 부분에 대한 부호 설명*
21 : 기판 25 : 도전패턴
27, 27A, 27B, 27C, 27D : 스핀온절연막

Claims (20)

  1. 기판에 갭(gap)을 갖도록 배치된 복수의 패턴을 형성하는 단계;
    상기 갭을 매립하도록 스핀온절연막(Spin On Dielectric)을 형성하는 단계;
    상기 스핀온절연막을 열처리하는 단계;
    가열된 탈이온수(deionized water, DI)를 사용하여 상기 열처리 과정에서 상기 스핀온절연막내 발생된 인장응력(tensile stress)을 완화시키는 단계; 및
    상기 스핀온절연막을 큐어링 처리하는 단계
    를 포함하는 반도체 소자의 절연막 형성방법.
  2. 제1항에 있어서,
    상기 스핀온절연막은 폴리실라잔(polysilazane)이 함유된 스핀온절연막을 사용하여 형성하는 반도체 소자의 절연막 형성방법.
  3. 삭제
  4. 제1항에 있어서,
    상기 인장응력을 완화시키는 단계는,
    딥핑(dipping)방법 또는 스프레이(spray)방법을 단독으로 사용하여 실시하거나, 상기 딥핑방법 또는 상기 스프레이방법을 혼합해서 실시하는 반도체 소자의 절연막 형성방법.
  5. 제4항에 있어서,
    상기 딥핑방법은 50℃ ~ 90℃ 범위의 온도에서 실시하는 반도체 소자의 절연막 형성방법.
  6. 제4항에 있어서,
    상기 스프레이방법은 70℃ ~ 150℃ 범위의 온도에서 실시하는 반도체 소자의 절연막 형성방법.
  7. 제1항에 있어서,
    상기 스핀온절연막을 열처리하는 단계는,
    250℃ ~ 400℃ 범위의 온도에서 실시하는 반도체 소자의 절연막 형성방법.
  8. 제1항에 있어서,
    상기 스핀온절연막을 열처리하는 단계는,
    수증기(heating H2O vapor) 사용하여 실시하는 반도체 소자의 절연막 형성방법.
  9. 제1항에 있어서,
    상기 스핀온절연막을 열처리하는 단계는,
    H2 또는 O2 가스를 1slm ~ 15slm 범위의 유량을 이용하여 실시하는 반도체 소자의 절연막 형성방법.
  10. 제1항에 있어서,
    상기 스핀온절연막을 큐어링하는 단계는,
    70℃ ~ 250℃ 범위의 온도에서 실시하는 반도체 소자의 절연막 형성방법.
  11. 제1항에 있어서,
    상기 스핀온절연막을 큐어링하는 단계는,
    H2SO4, H2O 및 H2O2으로 이루어진 그룹으로부터 선택된 어느 하나 또는 이들의 혼합용액을 사용하여 실시하는 반도체 소자의 절연막 형성방법.
  12. 제1항에 있어서,
    상기 스핀온절연막을 열처리하는 단계를 실시하기 전에,
    상기 스핀온절연막에 포함된 용매를 제거하기 위한 베이킹(baking) 단계를 더 포함하는 반도체 소자의 절연막 형성방법.
  13. 제12항에 있어서,
    상기 베이킹 단계는,
    50℃ ~ 160℃ 범위의 온도에서 실시하는 반도체 소자의 절연막 형성방법.
  14. 제1항에 있어서,
    상기 스핀온절연막을 큐어링 처리하는 단계를 실시한 후,
    상기 스핀온절연막에 포함된 수분을 제거하는 단계; 및
    상기 스핀온절연막의 경도를 증가시키는 단계
    를 더 포함하는 반도체 소자의 절연막 형성방법.
  15. 제14항에 있어서,
    상기 스핀온절연막에 포함된 수분을 제거하는 단계 및 상기 스핀온절연막의 경도를 증가시키는 단계는 퍼니스(furnace)에서 열처리방법을 사용하여 실시하는 반도체 소자의 절연막 형성방법.
  16. 제14항에 있어서,
    상기 스핀온절연막에 포함된 수분을 제거하는 단계는,
    400℃ ~ 750℃ 범위의 온도에서 N2 가스를 사용하여 실시하는 반도체 소자의 절연막 형성방법.
  17. 제14항에 있어서,
    상기 스핀온절연막의 경도를 증가시키는 단계는,
    400℃ ~ 700℃ 범위의 온도에서 O2 가스를 사용하여 실시하는 반도체 소자의 절연막 형성방법.
  18. 제1항에 있어서,
    상기 패턴과 상기 스핀온절연막 사이에 접착막을 형성하는 단계를 더 포함하는 반도체 소자의 절연막 형성방법.
  19. 제18항에 있어서,
    상기 접착막은 산화막으로 형성하는 반도체 소자의 절연막 형성방법.
  20. 제1항에 있어서,
    상기 패턴은 트렌치, 게이트라인, 비트라인 또는 금속배선 중 어느 하나를 포함하는 반도체소자의 절연막 형성방법.
KR1020070113634A 2007-11-08 2007-11-08 반도체 소자의 절연막 형성방법 KR100908821B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070113634A KR100908821B1 (ko) 2007-11-08 2007-11-08 반도체 소자의 절연막 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070113634A KR100908821B1 (ko) 2007-11-08 2007-11-08 반도체 소자의 절연막 형성방법

Publications (2)

Publication Number Publication Date
KR20090047680A KR20090047680A (ko) 2009-05-13
KR100908821B1 true KR100908821B1 (ko) 2009-07-21

Family

ID=40857002

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070113634A KR100908821B1 (ko) 2007-11-08 2007-11-08 반도체 소자의 절연막 형성방법

Country Status (1)

Country Link
KR (1) KR100908821B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140009369A (ko) * 2011-02-17 2014-01-22 에이제토 엘렉토로닉 마티리알즈 아이피 (재팬) 가부시키가이샤 이산화규소막의 제조 방법

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101318443B1 (ko) 2009-05-29 2013-10-16 엘지디스플레이 주식회사 입체영상 표시장치

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060134321A (ko) * 2005-06-22 2006-12-28 주식회사 하이닉스반도체 반도체 소자의 비트라인콘택 및 그 형성 방법
KR20070036971A (ko) * 2005-09-30 2007-04-04 주식회사 하이닉스반도체 반도체 소자의 제조방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060134321A (ko) * 2005-06-22 2006-12-28 주식회사 하이닉스반도체 반도체 소자의 비트라인콘택 및 그 형성 방법
KR20070036971A (ko) * 2005-09-30 2007-04-04 주식회사 하이닉스반도체 반도체 소자의 제조방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140009369A (ko) * 2011-02-17 2014-01-22 에이제토 엘렉토로닉 마티리알즈 아이피 (재팬) 가부시키가이샤 이산화규소막의 제조 방법
KR101927683B1 (ko) * 2011-02-17 2018-12-12 메르크 파텐트 게엠베하 이산화규소막의 제조 방법

Also Published As

Publication number Publication date
KR20090047680A (ko) 2009-05-13

Similar Documents

Publication Publication Date Title
KR100354442B1 (ko) 반도체 장치의 스핀 온 글래스 절연막 형성 방법
KR100397174B1 (ko) 스핀온글래스 조성물
KR100574731B1 (ko) 반도체 장치의 제조 방법
KR0159177B1 (ko) 절연막을 가지는 반도체 장치의 제조방법
KR100436495B1 (ko) 스핀온글래스 조성물을 이용한 반도체 장치의 산화실리콘막 형성방법 및 이를 이용한 반도체 장치의 소자분리 방법
KR20020068672A (ko) 층간 절연막 형성방법
CN101473426A (zh) 用于从下向上填充间隙的介电材料沉积与回蚀方法
CN1965397A (zh) 减少低k旋涂介电膜中的裂纹
KR100908821B1 (ko) 반도체 소자의 절연막 형성방법
JP4628743B2 (ja) スピンオンガラス組成物及びこれを用いたシリコン酸化膜形成方法
KR100611115B1 (ko) 스핀온글래스 조성물 및 이를 이용한 실리콘 산화막형성방법
KR20070070967A (ko) 반도체 소자의 소자분리막 형성방법
KR100538811B1 (ko) 반도체 소자의 제조방법
KR100505447B1 (ko) 유동성 절연막의 치밀도를 향상시킨 반도체 소자의 제조방법
KR20090002973A (ko) 절연막 형성방법, 이 방법으로 형성된 절연막 및 이 방법을이용한 반도체 소자의 갭-필 방법
KR20100027388A (ko) 반도체 소자의 절연막 및 그를 이용한 반도체 소자의 형성방법
KR100596277B1 (ko) 반도체 소자 및 그의 절연막 형성 방법
US7112530B2 (en) Method of forming contact hole
KR20010010919A (ko) 반도체 소자의 층간절연막 형성방법
KR20010045429A (ko) 반도체 소자의 층간절연막 형성 방법
KR20060075517A (ko) 반도체 장치의 소자분리막 및 그 형성방법
KR20040074763A (ko) 반도체 장치의 산화 실리콘막 형성방법
KR20230011802A (ko) 반도체소자의 도전배선 형성방법
KR100717823B1 (ko) 반도체 소자의 아이엠디막 형성방법
KR20090132784A (ko) 반도체 소자의 ｐｍｄ 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee