KR20140009369A - 이산화규소막의 제조 방법 - Google Patents

이산화규소막의 제조 방법 Download PDF

Info

Publication number
KR20140009369A
KR20140009369A KR1020137024491A KR20137024491A KR20140009369A KR 20140009369 A KR20140009369 A KR 20140009369A KR 1020137024491 A KR1020137024491 A KR 1020137024491A KR 20137024491 A KR20137024491 A KR 20137024491A KR 20140009369 A KR20140009369 A KR 20140009369A
Authority
KR
South Korea
Prior art keywords
silicon dioxide
dioxide film
film
hydrogen peroxide
oxidation
Prior art date
Application number
KR1020137024491A
Other languages
English (en)
Other versions
KR101927683B1 (ko
Inventor
다쓰로 나가하라
마사노부 하야시
가쓰치카 스즈키
Original Assignee
에이제토 엘렉토로닉 마티리알즈 아이피 (재팬) 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에이제토 엘렉토로닉 마티리알즈 아이피 (재팬) 가부시키가이샤 filed Critical 에이제토 엘렉토로닉 마티리알즈 아이피 (재팬) 가부시키가이샤
Publication of KR20140009369A publication Critical patent/KR20140009369A/ko
Application granted granted Critical
Publication of KR101927683B1 publication Critical patent/KR101927683B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02219—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and nitrogen
    • H01L21/02222—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and nitrogen the compound being a silazane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02321—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer
    • H01L21/02323—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of oxygen
    • H01L21/02326—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of oxygen into a nitride layer, e.g. changing SiN to SiON
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Formation Of Insulating Films (AREA)
  • Element Separation (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Silicon Compounds (AREA)

Abstract

[과제] 저수축이며 저응력인 절연막을 제조할 수 있는 방법의 제공.
[해결수단] 기판 표면에 폴리실라잔 조성물을 도포하여 도막을 형성시키고, 이어서 상기 도막을 과산화수소 분위기하, 50 내지 200℃로 가열하는 것을 포함하여 이루어지는 것을 특징으로 하는, 이산화규소막의 제조 방법. 이 이산화규소막의 제조 방법에 의해 각종 절연막 등의 아이솔레이션 구조를 형성시킬 수 있다.

Description

이산화규소막의 제조 방법{METHOD FOR PRODUCING SILICON DIOXIDE FILM}
본 발명은 전자 디바이스에 있어서의 이산화규소막의 제조 방법에 관한 것이다. 더욱 상세하게는, 본 발명은 반도체 소자 등의 전자 디바이스의 제조에 있어서, 전자 디바이스에 사용되는 절연막의 형성, 예를 들면 쉘로우·트렌치·아이솔레이션 구조(Shallow·Trench·Isolation structure)의 형성에 사용하기 위한 이산화규소막을 형성시키는 방법에 관한 것이다.
일반적으로, 반도체 장치와 같은 전자 디바이스에 있어서는, 반도체 소자, 예를 들면 트랜지스터, 저항, 및 기타가 기판 위에 배치되어 있지만, 이들은 전기적으로 절연되어 있을 필요가 있다. 따라서, 이들 소자간에는 소자를 분리하기 위한 아이솔레이션 구조가 필요하다.
한편, 전자 디바이스 분야에 있어서는, 최근, 고밀도화 및 고집적화가 진행되고 있다. 이러한 고밀도 및 고집적도화가 진행되면, 필요한 집적도에 걸맞는, 미세한 아이솔레이션 구조를 형성시키는 것이 요구된다. 그러한 요구에 합치한 새로운 아이솔레이션 구조의 하나로서, 트렌치·아이솔레이션 구조를 들 수 있다. 이 구조는 반도체 기판의 표면에 미세한 홈을 형성시키고, 그 홈의 내부에 절연물을 충전하고, 홈의 양측에 형성되는 소자 사이를 전기적으로 분리하는 구조이다. 이러한 소자 분리를 위한 구조는, 종래의 방법에 비해 아이솔레이션 영역을 좁게 할 수 있기 때문에, 작금 요구되는 고집적도를 달성하기에 유효한 소자 분리 구조이다. 또한, 소자를 3차원으로 적층하여 고밀도화를 도모하는 경우에는, 도전성 재료의 층간에 절연층을 형성하는 것도 필요하다. 이러한 절연막으로서는 금속막하 절연막이나 금속 배선층간 절연막 등이 있다.
이러한 아이솔레이션 구조를 형성시키기 위한 방법으로서, 홈 구조를 갖는 기판의 표면에, 폴리실라잔 화합물을 함유하는 조성물을 도포하고, 홈을 매설한 후에 소성하여 산화막을 형성시키는 방법이 알려져 있다.
이러한 소성은 통상적으로는 수증기 분위기 하에서 실시하는 것이 일반적이지만, 폴리실라잔의 산화를 촉진시키기 위해서, 과산화수소의 존재하에서 소성을 실시하는 기술이 알려져 있다.
예를 들면, 특허문헌 1에는 퍼·하이드로·실라잔 중합체의 탈수 축합에 의해 SOG막을 형성하는 방법이 개시되어 있지만, 그 탈수 축합은 수분(H2O)과 오존(O3)을 함유한 분위기에서 열처리함으로써 실시되고 있고, 그 때에 과산화수소 분위기에서 실시하는 것이 가능한 것도 나타나 있다. 그러나, 이 특허문헌에 있어서는, 소성 온도는 명확하게 기재되어 있지 않고, 실시예에서는 400℃ 정도에서의 소성을 실시하고 있을 뿐이다. 이로 인해 이 특허문헌에 기재된 방법에서는 소성 온도는 높다. 또한, 그 기재를 보는 한, 소위 층간 절연막에 관한 적용을 의도하고 있으며, 예를 들면, 플라스틱 등의 기재에 산화규소막을 형성하는 것을 의도하고 있지 않다.
특허문헌 2에도 폴리실라잔 도막을 과산화수소 증기 중에서 소성하여 세라믹을 수득하는 방법이 개시되어 있지만, 그 소성 온도는 500 내지 1800℃이다.
그러나, 본 발명자들의 검토에 의하면, 고온으로 소성을 실시하면, 분위기 중에 비산물(飛散物)이 있고, 그 영향에 의해 수득되는 이산화규소막의 수축 및 막 응력이 증가하는 경향이 있는 것을 알 수 있었다. 이로 인해, 특허문헌 1 또는 2에 기재된 방법에 의해 형성된 이산화규소막은, 물성의 관점에서는 더욱 개량의 여지가 있었다.
또한, 특허문헌 3에는, 플라스틱 필름에 폴리실라잔을 도포하고, 아민 화합물 및/또는 산화합물과 접촉시킴으로써 SiO2계 세라믹스로 전화(轉化)하는 방법이 개시되어 있다. 이 특허문헌에는, 산화합물의 하나로서 과산화수소를 들고 있고, 그 과산화수소 증기의 존재하에 25℃에서 건조시킨 후, 수증기 분위기하 95℃/85%RH의 조건으로 소성을 실시하여, 산화규소막을 수득하고 있다. 그러나, 본 발명자들의 검토에 의하면, 우수한 특성을 갖는 이산화규소막을 수득하기 위해서는 더욱 개량의 여지가 있었다. 구체적으로는, 특허문헌 3에 기재된 조건으로 산화막을 형성시키는 경우, 과산화수소 증기만으로는 산화 반응을 촉진시킨다기보다도 산화 반응 개시의 계기를 제공할 뿐이며, 산화 반응 그 자체는 과산화수소 증기에 접촉시킨 후의 수증기 처리에 의해 일어나는 것을 알 수 있었다. 또한, 특허문헌 3에 기재된 방법에서는, 형성된 산화막 중에 무시할 수 없는 양의 실란올기(Si-OH기)가 함유되는 것을 알 수 있었다. 이 실란올기는 계속해서 실시되는 소성 처리에 의해, 탈수 축합을 일으켜 최종적으로는 이산화규소막을 형성하지만, 탈수 축합에 수반되는 물의 탈리에 따라 산화막의 수축을 야기하는 경우가 있는 것도 알 수 있었다.
일본 공개특허공보 제(평)9-275135호 미국 특허 제5,055,431호 명세서 일본 공개특허공보 제(평)9-183663호, 단락 [0067]
본 발명은 이러한 종래 기술에 대해, 저수축이며 저응력인 절연막을 제조할 수 있는 방법을 제공하는 것이다.
본 발명에 의한 이산화규소막의 제조 방법은,
(A) 기판 표면에 폴리실라잔 조성물을 도포하여 도막을 형성시키는 도포 공정,
(B) 상기 도막을 과산화수소 분위기하, 50 내지 200℃로 가열하는 산화 공정을 포함하여 이루어지는 것을 특징으로 하는 것이다.
또한, 본 발명에 의한 쉘로우·트렌치·아이솔레이션 구조의 형성 방법은, 표면에 홈 구조를 갖는 기판의 표면에, 상기의 방법에 의해, 상기 홈을 매설하는 이산화규소막을 형성시키는 것을 특징으로 하는 것이다.
본 발명에 의하면, 종래의 방법과 비교하여 단시간에 우수한 특성의 이산화규소막을 형성시킬 수 있다. 특히, 본 발명에 의해 형성된 이산화규소막은 실란올기의 함유량이 적기 때문에, 저수축이며 저응력이라는 특징을 가진다.
이산화규소막의 제조방법
본 발명에 의한 이산화규소막의 제조 방법은, 폴리실라잔을 함유하는 도막을 과산화수소 분위기 하에서 특정한 온도 범위에서 가열함으로써 폴리실라잔을 이산화규소로 전화시키는 산화 공정을 포함하는 것을 하나의 특징으로 하고 있다. 여기에서, 상기한 바와 같이, 과산화수소의 존재하에 폴리실라잔을 산화하여 이산화규소로 전화되는 것은 알려져 있었다. 그러나, 과산화수소 분위기에서 가열하는 경우라도, 가열 온도가 지나치게 높으면 도막 중에 처음부터 존재하는 저분자량 성분이나 산화 처리 중에 생성된 저분자량 성분의 비산이나 승화가 발생하고, 그 결과, 수득되는 이산화규소막의 수축률이 커져 버린다. 이에 반해, 가열 온도가 지나치게 낮으면 산화 반응 그 자체가 진행되지 않고, 또한 과산화수소 증기가 도막 중에 충분히 침투하지 않아 산화 반응이 진행되기 어려운 경우도 있다. 이와 같이, 충분한 특성을 갖는 이산화규소막을 수득하기 위해서는 소성을 실시하는 공정의 조건이 특정한 조건을 충족시킬 필요가 있다. 이러한 산화 공정을 포함하는 본 발명에 의한 이산화규소막의 제조 방법에 관해서, 보다 상세하게 설명하면 이하와 같다.
(A) 도포 공정
우선, 이산화규소막을 형성시키는 기판을 준비한다. 본 발명에 의한 이산화규소막의 제조 방법은, 산화 공정에 있어서의 가열 온도가 상대적으로 낮기 때문에, 일반적인 이산화규소막의 제조 방법보다도 보다 광범위한 범위에서 기판의 재료를 선택할 수 있다. 구체적으로는, 실리콘 기판 등의 반도체 재료로 이루어지는 기판, 유리 등의 무기 재료로 이루어지는 기판, 플라스틱 등의 유기 재료로 이루어지는 기판 등, 임의로 선택할 수 있다.
이러한 기판의 표면에 이산화규소막을 형성시키는 경우, 이산화규소막에 다양한 기능을 갖게 할 수 있다. 예를 들면, 기판의 표면에 배치된 소자를 분리하기 위한 쉘로우·트렌치·아이솔레이션 구조를 구성하는 절연층으로 하거나, 기판 위에 회로 구조를 적층할 때의 층간 절연막으로 할 수도 있다.
쉘로우·트렌치·아이솔레이션 구조를 형성시키는 경우에는, 홈 구조, 즉 요철을 갖는 기판을 준비한다. 또한 기판 표면에 홈을 형성하기 위해서는, 임의의 방법을 사용할 수 있다. 구체적인 방법은, 이하에 나타내는 바와 같다.
우선, 예를 들면 실리콘 기판 표면에, 예를 들면 열산화법에 의해, 이산화규소막을 형성시킨다. 여기에서 형성시키는 이산화규소막의 두께는 일반적으로 5 내지 30nm이다.
필요에 따라, 형성된 이산화규소막 위에, 예를 들면 감압 CVD법에 의해, 질화실리콘막을 형성시킨다. 이 질화실리콘막은, 나중의 에칭 공정에 있어서의 마스크, 또는 후술하는 연마 공정에 있어서의 스톱층으로서 기능시킬 수 있는 것이다. 질화실리콘막은, 형성시키는 경우에는, 일반적으로 100 내지 400nm의 두께로 형성시킨다.
이와 같이 형성시킨 이산화규소막 또는 질화실리콘막 위에, 포토레지스트를 도포한다. 필요에 따라 포토레지스트막을 건조 또는 경화시킨 후, 원하는 패턴으로 노광 및 현상하여 패턴을 형성시킨다. 노광의 방법은 마스크 노광, 주사 노광 등, 임의의 방법으로 실시할 수 있다. 또한, 포토레지스트도 해상도 등의 관점에서 임의의 것을 선택하여 사용할 수 있다.
형성된 포토레지스트막을 마스크로 하여, 질화실리콘막 및 그 아래에 있는 이산화규소막을 순차 에칭한다. 이 조작에 의해, 질화실리콘막 및 이산화규소막에 원하는 패턴이 형성된다.
패턴이 형성된 질화실리콘막 및 이산화규소막을 마스크로 하여, 실리콘 기판을 드라이 에칭하여, 트렌치·아이솔레이션 홈을 형성시킨다.
형성되는 트렌치·아이솔레이션 홈의 폭은, 포토레지스트막을 노광하는 패턴에 의해 결정된다. 반도체 소자에 있어서의 트렌치·아이솔레이션 홈의 폭은, 목적으로 하는 반도체 소자에 의해 적절히 설정되지만, 본 발명에 있어서는, 홈의 폭이 5 내지 50nm인 것이 바람직하며, 5 내지 40nm인 것이 바람직하다. 또한, 홈의 폭에 대한 홈의 깊이의 비, 즉 종횡비가 10 내지 100인 것이 바람직하며, 10 내지 50인 것이 보다 바람직하다.
이어서, 이와 같이 준비된 기판 위에, 이산화규소막의 재료가 되는 폴리실라잔 조성물을 도포하여, 도막을 형성시킨다. 이 폴리실라잔 조성물은, 종래 알려져 있는 임의의 폴리실라잔 화합물을 용매에 용해시킨 것을 사용할 수 있다.
본 발명에 사용되는 폴리실라잔 화합물은 특별히 한정되지 않으며, 본 발명의 효과를 손상시키지 않는 한 임의로 선택할 수 있다. 이들은 무기 화합물 또는 유기 화합물 중 어느 것이라도 좋다. 이들 폴리실라잔 중, 바람직한 것으로서 하기화학식 Ia 내지 Ic로 표시되는 단위의 조합으로 이루어지는 것을 들 수 있다:
[화학식 Ia]
Figure pct00001
[화학식 Ib]
Figure pct00002
[화학식 Ic]
Figure pct00003
상기 화학식 Ia 내지 Ic에 있어서,
m1 내지 m3은 중합도를 나타내는 수이다.
이 중, 특히 바람직한 것으로서 스티렌 환산 중량 평균 분자량이 700 내지 30,000인 것이 바람직하다.
또한, 기타 폴리실라잔의 예로서, 예를 들면, 주로 화학식 II로 표시되는 구조 단위로 이루어지는 골격을 갖는 수 평균 분자량이 약 100 내지 50,000인 폴리실라잔 또는 그 변성물을 들 수 있다. 이들 폴리실라잔 화합물은 2종류 이상을 조합하여 사용할 수도 있다.
[화학식 II]
Figure pct00004
상기 화학식 II에 있어서,
R1, R2 및 R3은, 각각 독립적으로 수소 원자, 알킬기, 알케닐기, 사이클로알킬기, 아릴기, 또는 이들의 기 이외에 플루오로알킬기 등의 규소에 직결(直結)하는 기가 탄소인 기, 알킬실릴기, 알킬아미노기 또는 알콕시기이고, 단, R1, R2 및 R3의 적어도 1개는 수소 원자이며, n은 중합도를 나타내는 수이다.
본 발명에 사용되는 폴리실라잔 조성물은, 상기의 폴리실라잔 화합물을 용해할 수 있는 용매를 함유하여 이루어진다. 여기에서 사용되는 용매는, 상기의 침지용 용액에 사용되는 용매와는 다른 것이다. 이러한 용매로서는, 상기의 각 성분을 용해할 수 있는 것이면 특별히 한정되는 것은 아니지만, 바람직한 용매의 구체예로서는, 다음의 것을 들 수 있다:
(a) 방향족 화합물, 예를 들면, 벤젠, 톨루엔, 크실렌, 에틸벤젠, 디에틸벤젠, 트리메틸벤젠, 트리에틸벤젠 등, (b) 포화 탄화수소 화합물, 예를 들면 n-펜탄, i-펜탄, n-헥산, i-헥산, n-헵탄, i-헵탄, n-옥탄, i-옥탄, n-노난, i-노난, n-데칸, i-데칸 등, (c) 지환식 탄화수소 화합물, 예를 들면 에틸사이클로헥산, 메틸사이클로헥산, 사이클로헥산, 사이클로헥센, p-멘탄, 데카하이드로나프탈렌, 디펜텐, 리모넨 등, (d) 에테르류, 예를 들면 디프로필에테르, 디부틸에테르, 디에틸에테르, 메틸3급부틸에테르(이하, MTBE라고 한다), 아니솔 등, 및 (e) 케톤류, 예를 들면 메틸이소부틸케톤(이하, MIBK라고 한다) 등. 이들 중, (b) 포화 탄화수소 화합물, (c) 지환식 탄화수소 화합물, (d) 에테르류, 및 (e) 케톤류가 보다 바람직하다.
이들 용매는, 용제의 증발 속도의 조정을 위해, 인체에 대한 유해성을 낮게 하기 위해서, 또는 각 성분의 용해성의 조제를 위해, 적절히 2종 이상 혼합한 것도 사용할 수 있다.
본 발명에 사용되는 폴리실라잔 조성물은, 필요에 따라 기타 첨가제 성분을 함유할 수도 있다. 그러한 성분으로서, 예를 들면 폴리실라잔의 가교 반응을 촉진시키는 가교 촉진제 등, 이산화규소로 전화시키는 반응의 촉매, 조성물의 점도를 조제하기 위한 점도 조정제 등을 들 수 있다. 또한, 반도체 장치에 사용되었을 때에 나트륨의 게터링 효과 등을 목적으로, 인 화합물, 예를 들면 트리스(트리메틸실릴)포스페이트 등을 함유할 수도 있다.
또한, 상기의 각 성분의 함유량은, 도포 조건이나 소성 조건 등에 따라 변화된다. 다만, 폴리실라잔 화합물의 함유율이 폴리실라잔 조성물의 총 중량을 기준으로 하여 1 내지 40중량%인 것이 바람직하며, 2 내지 35중량%로 하는 것이 보다 바람직하다. 다만, 폴리실라잔 조성물에 함유되는 폴리실라잔의 농도는 이것으로 한정되는 것이 아니며, 본 발명에 있어서 특정된 트렌치·아이솔레이션 구조를 형성할 수 있는 것이라면, 임의 농도의 폴리실라잔 조성물을 사용할 수 있다. 또한, 폴리실라잔 이외의 각종 첨가제의 함유량은, 첨가제의 종류 등에 따라 변화되지만, 폴리실라잔 화합물에 대한 첨가량이 0.001 내지 40중량%인 것이 바람직하며, 0.005 내지 30중량%인 것이 보다 바람직하며, 0.01 내지 20중량%인 것이 더욱 바람직하다.
상기의 폴리실라잔 조성물은 임의의 방법으로 기판 위에 도포할 수 있다. 구체적으로는, 스핀 코트, 커튼 코트, 딥 코트, 및 기타를 들 수 있다. 이들 중, 도막면의 균일성 등의 관점에서 스핀 코트가 특히 바람직하다. 도포되는 도막의 두께는, 5 내지 10,000nm인 것이 바람직하며, 20 내지 5,000nm인 것이 보다 바람직하다. 한편, 기판 표면에 홈 등이 형성되어 있는 경우에는 기판 표면의 홈이 없는 부분에 있어서의 도막의 두께를 말한다. 이 도막의 두께가 과도하게 높으면, 기판에 가까운 부분에 있어서의 산화 반응이 충분히 진행되지 않는 경우가 있고, 한편 막 두께가 지나치게 얇으면, 충분한 막 두께의 이산화규소막을 형성할 수 없는 경우가 있기 때문에 주의가 필요하다.
(B) 산화 공정
도포 공정에 이어서, 과산화수소 분위기 하에서 폴리실라잔 도막을 가열하여, 도막 전체를 이산화규소막으로 전화시킨다. 이 가열에 의해, 폴리실라잔이 이산화규소막, 즉 절연막으로 전화된다. 가열은, 온도 및 과산화수소 분위기를 제어할 수 있는 것이면 임의의 장치, 예를 들면 경화로나 핫플레이트를 사용하여 실시할 수 있다. 특히, 과산화수소수를 공급함으로써, 그것을 과산화수소 분위기로 전환할 수 있는 장치가 바람직하다. 예를 들면, 핫플레이트를 사용한 장치에서는, 핫플레이트 위에 커버를 형성하여 밀폐하고, 그 밀폐된 공간내에 도포 완료된 기판을 배치하고, 또한 그 밀폐 공간내에 과산화수소수를 적하함으로써, 핫플레이트의 열에 의해 과산화수소가 밀폐 공간내에 증기로서 존재하게 되어 본 발명의 산화 공정의 조건을 만족시킬 수 있다.
과산화수소를 과산화수소수로서 공급하는 경우에는, 일반적으로 5 내지 90중량% 농도 수용액을 사용할 수 있지만, 시판되고 있는 30w/v%를 사용하는 것도 간편하여 바람직하다.
과산화수소 분위기에 함유되는 과산화수소 농도는, 일반적으로 높은 편이 산화 반응이 촉진되어 생산 효율이 개선되기 때문에 바람직하다. 따라서, 일반적으로 5몰% 이상인 것이 바람직하며, 7몰% 이상인 것이 보다 바람직하다. 그러나, 과산화수소의 농도가 지나치게 높으면 폭발의 위험성이 있다. 이로 인해 폭발 하한계보다도 낮은 농도로 하는 것이 바람직하다. 폭발 하한계는 온도에 따라서도 변화되지만, 본 발명에 있어서는 과산화수소 농도는 50몰% 이하인 것이 바람직하며, 28몰% 이하인 것이 보다 바람직하다.
과산화수소 분위기는 수증기를 추가로 함유해도 좋다. 분위기에 수증기가 함유됨으로써 폴리실라잔의 산화 반응의 촉진을 기대할 수 있다. 통상, 과산화수소는 수용액으로서 유통되고 있기 때문에, 그것을 그대로 사용함으로써, 용이하게 수증기를 함유한 환산(換算)이나 수소 분위기를 생성시킬 수 있다. 한편, 수증기 농도가 낮으면, 가열시의 실란올기 생성이 억제되는 것을 기대할 수 있다. 이로 인해, 구체적으로는 분위기 중의 수증기 농도는 5 내지 90몰%인 것이 바람직하며, 20 내지 80몰%인 것이 보다 바람직하다. 또한, 분위기는 그 밖의 불활성 가스, 예를 들면 질소나 아르곤을 추가로 함유해도 좋다.
산화 공정에 있어서의 온도 조건은, 사용하는 폴리실라잔 조성물의 종류나, 공정의 조합 방법에 의해 변화된다. 일반적으로 온도가 높은 편이 폴리실라잔 화합물이 이산화규소막으로 전화되는 속도가 빨라지는 경향이 있어 생산 효율도 높아진다. 그러나 산화 처리의 온도가 과도하게 높으면 처음부터 존재하는 저분자량 성분이나 산화 처리 중에 생성된 저분자량 성분의 비산이나 승화가 발생하여 이산화규소막의 수축이 커지는 경우가 있다. 또한, 기판이 실리콘 기판인 경우에는 기판의 산화에 의해 디바이스 특성에 악영향을 주는 경우도 있다. 이러한 관점에서, 본 발명에 의한 방법에서는, 산화 공정에 있어서의 온도는 200℃ 이하인 것이 필요하고, 바람직하게는 180℃ 이하이다. 한편, 산화 공정에 있어서의 온도는 50℃ 이상인 것이 필요하고, 바람직하게는 70℃ 이상, 보다 바람직하게는 100℃ 이상이다. 필요에 따라 산화 공정의 가열 온도를 단계적으로 변화시킬 수도 있다. 또한, 본 발명에 의하면, 비교적 저온에서 이산화규소막을 형성시킬 수 있고, 또한 이 이산화규소막은 저수축이며 저응력이기 때문에, 아크릴 수지, 폴리에틸렌테레프탈레이트, 폴리카보네이트 등의 플라스틱 기재의 표면에, 내찰상(耐擦傷)막, 패시베이션막, 프라이머막 등을 형성시키는데 유효하다.
산화 공정의 가열 시간은, 산화 반응이 충분히 진행하도록 선택된다. 가열 시간은 일반적으로, 0.5 내지 60분, 바람직하게는 1 내지 30분이 된다.
이 가열에 의해, 도포막 중에 존재하는 폴리실라잔 화합물을 이산화규소로 전화시켜 이산화규소막을 수득할 수 있다. 이와 같이 하여 수득된 이산화규소막은, 수축 및 막 응력이 낮으며, 또한 습식 에칭 내성도 높은, 우수한 물성을 갖는 것이다.
본 발명에 의한 쉘로우·트렌치·아이솔레이션 구조의 형성 방법은, 상기한 (A) 및 (B)의 공정을 필수로 하지만, 필요에 따라, 하기의 보조 공정을 조합할 수도 있다.
(a) 용매 제거 공정
도포 공정 후, 소성 공정에 앞서, 폴리실라잔 조성물이 도포된 기판을 프리베이크 처리를 할 수 있다. 이 공정에서는, 도막 중에 함유되는 용매의 적어도 일부를 제거하는 것을 목적으로 한다.
통상, 용매 제거 공정에서는, 실질적으로 일정 온도로 가열하는 방법이 채용된다. 이 때, 실질적으로 폴리실라잔의 산화 또는 중합 반응이 일어나지 않는 조건으로 용매 제거를 실시해야 한다. 따라서, 용매 제거 공정에 있어서의 온도는 통상 200℃ 이하, 바람직하게는 150℃ 이하, 보다 바람직하게는 100℃ 이하에서 실시된다. 한편, 충분히 용매를 제거하기 위해서, 용매 제거 공정의 온도는 일반적으로 50℃ 이상이 된다. 용매 제거 공정의 소요 시간은 일반적으로 0.5 내지 10분, 바람직하게는 1 내지 5분이다. 한편, 일반적으로 용매 제거 공정의 가열 온도는, 용매 제거 공정에 이어서 실시되는 산화 공정의 온도를 상회하지 않도록 선택한다. 이것은 용매 건조 공정에서의 비산물의 발생을 최대한 억제하기 위해서이다.
(b) 수증기 산화 공정
산화 공정 후의 기판을, 다시 수증기 분위기 하에서 가열하여, 다시 산화 반응을 진행시킬 수 있다. 수증기 산화는 경화로나 핫플레이트를 사용하여, 수증기를 함유한 불활성 가스 또는 산소 분위기 하에서 실시하는 것이 바람직하다. 수증기는 폴리실라잔 화합물을 이산화규소로 충분히 전화시키는데 유효하며, 분위기 중의 농도는, 바람직하게는 1몰% 이상, 보다 바람직하게는 10몰% 이상, 가장 바람직하게는 20몰% 이상으로 한다. 특히 수증기 농도가 20몰% 이상이면, 산화 반응이 보다 진행되기 쉬워져 보이드 등의 결함이 발생이 적어지고, 이산화규소막의 특성이 개량되기 때문에 바람직하다. 분위기 가스로서 불활성 가스를 사용하는 경우에는, 질소, 아르곤, 또는 헬륨 등을 사용한다.
수증기 산화 공정에 있어서의 온도 조건은, 사용하는 폴리실라잔 조성물의 종류나, 공정의 조합 방법에 의해 변화된다. 일반적으로 온도가 높은 편이 산화 반응이 빨라지는 경향이 있어 생산 효율도 높아진다. 한편, 기판이 실리콘 기판인 경우에는 산화 또는 결정 구조의 변화에 의한 디바이스 특성에 대한 악영향이 작아지는 경향이 있다. 또한, 앞의 산화 공정에 의해 저온에서 산화 반응이 진행되고 있기 때문에, 수증기 산화 공정에서 보다 높은 온도에 의한 가열을 실시해도, 비산물에 기인하는 막 물성의 저하는 거의 일어나지 않는다. 이러한 관점에서, 본 발명에 의한 방법에서는, 수증기 산화 공정에 있어서의 온도는 300 내지 1000℃인 것이 바람직하며, 350 내지 700℃인 것이 보다 바람직하다. 또한, 필요에 따라 수증기 산화 공정의 가열 온도나 수증기 농도를 단계적으로 변화시킬 수도 있다.
또한, 본 발명에 의하면, 수증기 산화를 실시하지 않아도, 충분히 산화 반응을 진행시킬 수 있다. 즉, 수증기 산화는 과산화수소 분위기하에 있어서의 산화 반응을 보충하는 경우에 필요해지는 것이다. 따라서 과산화수소 분위기에 있어서의 산화가 충분히 진행되고 있으면, 제조 효율이나 제조 비용의 점에서 수증기 산화는 실시하지 않는 것이 바람직하다.
(c) 연마 공정
산화 공정 후, 수득된 이산화규소막의 불필요한 부분은 제거하는 것이 바람직하다. 이를 위해, 우선 연마 공정에 의해, 기판 위의 홈부 내측에 형성된 이산화규소막을 남기고, 기판 표면의 평탄부 위에 형성된 이산화규소막을 연마에 의해 제거한다. 이 공정이 연마 공정이다. 이 연마 공정은 경화 처리후에 실시하는 것 이외에, 용매 제거 공정을 조합하는 경우에는, 용매 제거 직후에 실시할 수도 있다.
연마는 일반적으로 CMP에 의해 실시한다. 이 CMP에 의한 연마는, 일반적인 연마제 및 연마 장치에 의해 실시할 수 있다. 구체적으로는, 연마제로서는 실리카, 알루미나, 또는 세리아 등의 연마재와, 필요에 따라 기타 첨가제를 분산시킨 수용액 등을 사용할 수 있다. 연마 장치로서는, 시판 중인 일반적인 CMP 장치를 사용할 수 있다.
(d) 에칭 공정
상기의 연마 공정에 있어서, 기판 표면의 평탄부 위에 형성된 폴리실라잔 조성물에 유래하는 이산화규소막은 거의 제거되지만, 기판 표면의 평탄부에 잔존하고 있는 이산화규소막을 제거하기 위해서, 추가로 에칭 처리를 실시하는 것이 바람직하다. 에칭 처리는 에칭액을 사용하는 것이 일반적이며, 에칭액으로서는, 이산화규소막을 제거할 수 있는 것이면 특별히 한정되지 않지만, 통상적으로는 불화암모늄을 함유하는 불산 수용액을 사용한다. 이 수용액의 불화암모늄 농도는 5% 이상인 것이 바람직하며, 30% 이상인 것이 보다 바람직하다.
본 발명을 다수의 예를 사용하여 설명하면 이하와 같다.
실시예 1(과산화수소의 효과)
실리콘 기판에 폴리실라잔 용액(20중량% 디부틸에테르 용액)을 회전수 1000rpm으로 스핀 도포하고, 70℃의 프리베이크를 3분 동안 가하였다. 이것에 의해 막 두께 600nm의 폴리실라잔 도막을 수득하였다. 이것을 150℃로 가열한 핫플레이트 위에 두고, 석영 샬레로 덮었다. 이 샬레의 외측에는 직경 3mm 정도의 구멍이 뚫려 있었다. 이 구멍으로부터 과산화수소수(30중량%)를 0.2cc/min의 속도로 적하하였다. 적하된 과산화수소수는 핫플레이트에 접촉하고, 신속하게 액상에서 기상(증기)으로 변하고, 샬레 중에 균일하게 퍼졌다. 한편 이 때의 샬레 내의 과산화수소 농도는 약 25mol%, 수증기 농도는 약 75mol%로 산출된다. 이 산화 처리를 10분 동안 실시하였다. 수득된 이산화규소막을 적외 분광 스펙트럼을 측정한 결과, 폴리실라잔 중의 실라잔 결합의 대부분이 실록산 결합으로 변화되고 있고, 실란올기는 거의 잔존하고 있지 않는 것을 알 수 있었다.
적외 분광 스펙트럼을 측정한 후, 추가로 질소 분위기하 850℃에서 30분간 가열을 실시하고, 그 후, 수득된 이산화규소막의 수축률, 유전율, 절연 파괴 전압을 측정하였다. 수득된 결과는 표 1에 기재하는 바와 같았다.
비교예 1
실시예 1에 대해, 과산화수소수 대신에 순수를 적하하고, 그 외에는 마찬가지로 하여 도포 완료된 기판을 가열 처리하였다. 처리후에 도막의 적외 분광 스펙트럼을 측정한 결과, 산화 반응이 거의 진행되고 있지 않고, 산화전의 폴리실라잔과 거의 동등하였다.
비교예 2
실시예 1과 같이 하여 실리콘 기판에 폴리실라잔 용액을 도포하여, 폴리실라잔막을 수득하였다. 이 시료를 350℃ 80% H2O/O2의 과열 수증기 분위기 중에 30분 동안 방치한 후, 질소 분위기하 850℃에서 30분 동안 가열하였다. 수득된 이산화규소막의 수축률, 유전율, 절연 파괴 전압을 측정하였다. 수득된 결과는 표 1에 기재하는 바와 같았다.
비교예 3
실시예 1과 같이 하여 실리콘 기판에 폴리실라잔 용액을 도포하고, 폴리실라잔막을 수득하였다. 한편, 용기 중에 40℃로 보온한 30중량% 과산화수소 수용액을 봉입하고, 내부 분위기가 온도 25℃ 상대 습도 60%가 되도록 조정한 보온 용기를 준비하였다. 이 보온 용기내에 시료를 10분간 방치하고, 또한 그 후 95℃ 상대 습도 80%의 수증기 분위기 중에 5분간 방치하였다. 또한 그 후 질소 분위기하 850℃에서 30분간 가열하였다. 수득된 이산화규소막의 적외 분광 스펙트럼을 측정한 결과, 3300cm-1 부근에 브로드한 피크가 확인되었다. 이 피크는 실란올기에 귀속되는 것으로 생각되며, 산화 반응이 충분히 진행되고 있지 않은 것을 나타내고 있었다. 수득된 이산화규소막의 수축률, 유전율, 절연 파괴 전압을 측정하였다. 수득된 결과는 표 1에 기재하는 바와 같았다.
Figure pct00005
표 중, 응력의 「+」는 인장 응력, 「-」는 압축 응력을 나타낸다.
이 결과로부터, 실시예 1에서 수득된 이산화규소막은, 우수한 수축률과 절연 파괴 전압을 달성하고 있는 것을 알 수 있다. 또한 이산화규소막의 유전율은 일반적으로 3.5 내지 4.0 정도인 것이 알려져 있지만, 비교예 3에 의한 막의 유전율은 그것보다도 높고, 반응이 완전하게 진행되고 있지 않아, 막 중에 질소 원자가 잔존하고 있을 것으로 추측된다. 또한 응력은 이산화규소막의 용도에 따라 바람직한 범위가 바뀌지만, 예를 들면 아이솔레이션 구조에 사용하는 절연막에 있어서는 낮은 것이 바람직하며, 실시예 1에 의한 이산화규소막은 이 점에서도 우수하다.
실시예 2 및 3
과산화수소수의 농도를 10몰%(실시예 2) 또는 5몰%(실시예 3)로 변경한 것 이외에는, 실시예 1과 같이 하여 폴리실라잔 도막을 가열하였다. 가열 시간이 10분인 경우, 실시예 2 및 3의 도막은 충분히 산화 반응이 진행되고 있지 않았기 때문에, 각각 추가로 과열을 계속시켰다. 실시예 2는 가열 시간 15분에, 실시예 3은 가열 시간 40분에 실시예 1과 동정도까지 산화 반응이 진행되는 것을 알 수 있었다.

Claims (14)

  1. (A) 기판 표면에 폴리실라잔 조성물을 도포하여 도막을 형성시키는 도포 공정,
    (B) 상기 도막을 과산화수소 분위기하, 50 내지 200℃로 가열하는 산화 공정
    을 포함하여 이루어지는 것을 특징으로 하는, 이산화규소막의 제조 방법.
  2. 제1항에 있어서, 상기 산화 공정을 100 내지 200℃의 온도에서 실시하는, 이산화규소막의 제조 방법.
  3. 제1항 또는 제2항에 있어서, 상기 산화 공정에 있어서의 과산화수소 분위기에 함유되는 과산화수소 농도가, 5 내지 50몰%인, 이산화규소막의 제조 방법.
  4. 제1항 내지 제3항 중의 어느 한 항에 있어서, 상기 산화 공정에 있어서의 과산화수소 분위기에 함유되는 수증기 농도가, 5 내지 50몰%인, 이산화규소막의 제조 방법.
  5. 제1항 내지 제4항 중의 어느 한 항에 있어서, 상기 산화 공정의 가열 시간이 0.5 내지 60분간인, 이산화규소막의 제조 방법.
  6. 제1항 내지 제5항 중의 어느 한 항에 있어서, 상기 도포 공정과 상기 산화 공정 사이에, 용매 제거 공정을 추가로 포함하는, 이산화규소막의 제조 방법.
  7. 제1항 내지 제6항 중의 어느 한 항에 있어서, 상기 산화 공정 후에, 수증기 분위기하, 300 내지 1000℃로 가열하는 수증기 산화 공정을 추가로 포함하는, 이산화규소막의 제조 방법.
  8. 제1항 내지 제7항 중의 어느 한 항에 있어서, 상기 폴리실라잔 조성물의 고형분 함유량이 조성물의 총 중량을 기준으로 하여, 1 내지 40중량%인, 이산화규소막의 제조 방법.
  9. 제1항 내지 제8항 중의 어느 한 항에 있어서, 상기 도포 공정에 있어서 형성된 도막의 두께가 5 내지 10,000nm인, 이산화규소막의 제조 방법.
  10. 제1항 내지 제9항 중의 어느 한 항에 있어서, 상기 기판이 플라스틱 재료인, 이산화규소막의 제조 방법.
  11. 표면에 홈 또는 구멍을 갖는 기판의 표면에, 제1항 내지 제10항 중의 어느 한 항에 기재된 방법에 의해, 상기 홈 또는 구멍을 매설하는 이산화규소막을 형성시키는 것을 특징으로 하는, 아이솔레이션 구조(isolation structure)의 제조 방법.
  12. 제11항에 있어서, 상기 이산화규소막이, 금속막하 절연막 또는 금속 배선층간 절연막인, 아이솔레이션 구조의 제조 방법.
  13. 제11항에 있어서, 상기 이산화규소막이, 쉘로우·트렌치·아이솔레이션(Shallow·Trench·Isolation structure) 구조를 구성하는, 아이솔레이션 구조의 형성 방법.
  14. 제13항에 있어서, 상기 홈의 홈 폭이 5 내지 50nm, 종횡비가 10 내지 100인, 아이솔레이션 구조의 형성 방법.
KR1020137024491A 2011-02-17 2012-02-16 이산화규소막의 제조 방법 KR101927683B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2011-032099 2011-02-17
JP2011032099A JP5710308B2 (ja) 2011-02-17 2011-02-17 二酸化ケイ素膜の製造方法
PCT/JP2012/053605 WO2012111729A1 (ja) 2011-02-17 2012-02-16 二酸化ケイ素膜の製造方法

Publications (2)

Publication Number Publication Date
KR20140009369A true KR20140009369A (ko) 2014-01-22
KR101927683B1 KR101927683B1 (ko) 2018-12-12

Family

ID=46672641

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020137024491A KR101927683B1 (ko) 2011-02-17 2012-02-16 이산화규소막의 제조 방법

Country Status (9)

Country Link
US (1) US20130316515A1 (ko)
EP (1) EP2677536B1 (ko)
JP (1) JP5710308B2 (ko)
KR (1) KR101927683B1 (ko)
CN (1) CN103354948B (ko)
IL (1) IL227776B (ko)
SG (1) SG191997A1 (ko)
TW (1) TWI518033B (ko)
WO (1) WO2012111729A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200065725A (ko) * 2018-11-30 2020-06-09 한국생산기술연구원 내염기성 코팅 조성물 및 이의 제조 방법

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6085209B2 (ja) * 2013-03-27 2017-02-22 株式会社神戸製鋼所 ＳｉＯ２膜被覆アルミニウム板の製造方法
US9528028B2 (en) 2013-04-30 2016-12-27 Cheil Industries, Inc. Method for preparing modified silica film and modified silica film prepared from the same
JP6134576B2 (ja) * 2013-04-30 2017-05-24 サムスン エスディアイ カンパニー，リミテッドＳａｍｓｕｎｇ Ｓｄｉ Ｃｏ．，Ｌｔｄ． 改質シリカ膜の製造方法、塗工液、及び改質シリカ膜
JP2014213318A (ja) * 2013-04-30 2014-11-17 チェイル インダストリーズインコーポレイテッド 改質シリカ膜の製造方法、塗工液、及び改質シリカ膜
KR101718419B1 (ko) * 2013-07-31 2017-03-22 가부시키가이샤 히다치 고쿠사이 덴키 기판 처리 방법, 기판 처리 장치, 반도체 장치의 제조 방법 및 기록 매체
KR101848573B1 (ko) * 2013-10-10 2018-04-12 가부시키가이샤 히다치 고쿠사이 덴키 반도체 장치의 제조 방법, 기판 처리 장치 및 기록 매체
WO2016151684A1 (ja) * 2015-03-20 2016-09-29 株式会社日立国際電気 半導体装置の製造方法、記録媒体及び基板処理装置
JP6457104B2 (ja) * 2015-09-29 2019-01-23 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 基板処理装置、半導体装置の製造方法及びプログラム
WO2018092448A1 (ja) * 2016-11-16 2018-05-24 株式会社Ihi クロロシランポリマーの安定化方法
JP6749469B2 (ja) 2017-03-23 2020-09-02 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置およびプログラム
JP6950737B2 (ja) 2017-04-17 2021-10-13 東京エレクトロン株式会社 絶縁膜の成膜方法、絶縁膜の成膜装置及び基板処理システム
KR102639596B1 (ko) 2017-09-11 2024-02-23 도쿄엘렉트론가부시키가이샤 절연막의 성막 방법, 기판 처리 장치 및 기판 처리 시스템
JP6752249B2 (ja) 2018-03-27 2020-09-09 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置およびプログラム
CN111599675A (zh) * 2020-05-25 2020-08-28 上海华力集成电路制造有限公司 一种自对准双重图形化的方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100317569B1 (ko) * 1995-07-13 2001-12-24 다마호리 다메히코 세라믹스질 물질 형성용 조성물 및 세라믹스질 물질의제조 방법
JP2008273913A (ja) * 2007-05-07 2008-11-13 Toshio Teranaka 医療用部材の製造方法
KR100908821B1 (ko) * 2007-11-08 2009-07-21 주식회사 하이닉스반도체 반도체 소자의 절연막 형성방법
JP2010003983A (ja) * 2008-06-23 2010-01-07 Az Electronic Materials Kk シャロー・トレンチ・アイソレーション構造とその形成方法
KR100955935B1 (ko) * 2007-12-21 2010-05-03 주식회사 하이닉스반도체 반도체 소자의 소자분리막 형성방법

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5055431A (en) 1985-04-26 1991-10-08 Sri International Polysilazanes and related compositions, processes and uses
JPH09183663A (ja) 1995-10-30 1997-07-15 Tonen Corp プラスチックフィルムにＳｉＯ２系セラミックスを被覆する方法
JP2904110B2 (ja) 1996-04-02 1999-06-14 日本電気株式会社 半導体装置の製造方法
JP3993330B2 (ja) * 1999-01-04 2007-10-17 クラリアント インターナショナル リミティド ＳｉＯ２系セラミックス膜の形成方法
KR100499171B1 (ko) * 2003-07-21 2005-07-01 삼성전자주식회사 스핀온글래스에 의한 산화실리콘막의 형성방법
US7192891B2 (en) * 2003-08-01 2007-03-20 Samsung Electronics, Co., Ltd. Method for forming a silicon oxide layer using spin-on glass
JP5177617B2 (ja) * 2006-12-25 2013-04-03 独立行政法人産業技術総合研究所 酸化シリコン薄膜形成装置
KR20100082170A (ko) * 2009-01-08 2010-07-16 삼성전자주식회사 실리콘 산화막 패턴 및 소자 분리막 형성 방법
KR101171020B1 (ko) * 2009-07-03 2012-08-08 주식회사 메카로닉스 이산화실리콘 증착을 위한 박막 증착 방법
JP2012060000A (ja) * 2010-09-10 2012-03-22 Toshiba Corp シリコン酸化膜の製造装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100317569B1 (ko) * 1995-07-13 2001-12-24 다마호리 다메히코 세라믹스질 물질 형성용 조성물 및 세라믹스질 물질의제조 방법
JP2008273913A (ja) * 2007-05-07 2008-11-13 Toshio Teranaka 医療用部材の製造方法
KR100908821B1 (ko) * 2007-11-08 2009-07-21 주식회사 하이닉스반도체 반도체 소자의 절연막 형성방법
KR100955935B1 (ko) * 2007-12-21 2010-05-03 주식회사 하이닉스반도체 반도체 소자의 소자분리막 형성방법
JP2010003983A (ja) * 2008-06-23 2010-01-07 Az Electronic Materials Kk シャロー・トレンチ・アイソレーション構造とその形成方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200065725A (ko) * 2018-11-30 2020-06-09 한국생산기술연구원 내염기성 코팅 조성물 및 이의 제조 방법

Also Published As

Publication number Publication date
WO2012111729A1 (ja) 2012-08-23
US20130316515A1 (en) 2013-11-28
CN103354948A (zh) 2013-10-16
CN103354948B (zh) 2017-03-15
IL227776A0 (en) 2013-09-30
EP2677536B1 (en) 2020-03-25
EP2677536A1 (en) 2013-12-25
TW201245045A (en) 2012-11-16
IL227776B (en) 2019-12-31
TWI518033B (zh) 2016-01-21
JP5710308B2 (ja) 2015-04-30
KR101927683B1 (ko) 2018-12-12
EP2677536A4 (en) 2014-11-19
JP2012174717A (ja) 2012-09-10
SG191997A1 (en) 2013-08-30

Similar Documents

Publication Publication Date Title
KR20140009369A (ko) 이산화규소막의 제조 방법
JP5405031B2 (ja) シリカ質膜の製造に用いる浸漬用溶液およびそれを用いたシリカ質膜の製造法
JP4982659B2 (ja) シリカ質膜の製造法およびそれにより製造されたシリカ質膜付き基板
KR101168452B1 (ko) 절연막 형성용 조성물, 그의 제조 방법, 실리카계 절연막및 그의 형성 방법
EP1564269A1 (en) Composition for porous film formation, porous film, process for producing the same, interlayer insulation film and semiconductor device
JP5781323B2 (ja) 絶縁膜の形成方法
WO2008029834A1 (fr) Composition pour former un film siliceux et procédé de production de film siliceux à partir de celle-ci
JP5405437B2 (ja) アイソレーション構造の形成方法
KR20120036878A (ko) 에칭액 및 그것을 사용한 트렌치?아이솔레이션 구조의 형성 방법
WO2009157333A1 (ja) シャロー・トレンチ・アイソレーション構造とその形成方法
KR20080017368A (ko) 수소 실세스퀴옥산의 경화 방법 및 나노미터 크기의트렌치에서의 치밀화 방법
JP2005523377A (ja) 有機シリケート重合体およびこれを含む絶縁膜
JP2004292641A (ja) 多孔質膜形成用組成物、多孔質膜の製造方法、多孔質膜、層間絶縁膜、及び半導体装置
EP1566417B1 (en) Composition for porous film formation, porous film, process for producing the same, interlayer insulation film and semiconductor device
JP2004269692A (ja) 多孔質膜形成用組成物、多孔質膜の製造方法、多孔質膜、層間絶縁膜、及び半導体装置
JP4257141B2 (ja) 多孔質膜形成用組成物、多孔質膜の製造方法、多孔質膜、層間絶縁膜、及び半導体装置
JP2004292639A (ja) 多孔質膜形成用組成物、多孔質膜の製造方法、多孔質膜、層間絶縁膜、及び半導体装置
JP2015173283A (ja) 絶縁膜形成に用いられる組成物

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant