CN103354948A - 二氧化硅膜的制造方法 - Google Patents

二氧化硅膜的制造方法 Download PDF

Info

Publication number
CN103354948A
CN103354948A CN2012800085371A CN201280008537A CN103354948A CN 103354948 A CN103354948 A CN 103354948A CN 2012800085371 A CN2012800085371 A CN 2012800085371A CN 201280008537 A CN201280008537 A CN 201280008537A CN 103354948 A CN103354948 A CN 103354948A
Authority
CN
China
Prior art keywords
silicon dioxide
dioxide film
manufacture method
hydrogen peroxide
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2012800085371A
Other languages
English (en)
Other versions
CN103354948B (zh
Inventor
长原达郎
林昌伸
铃木胜力
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Merck Patent GmbH
Original Assignee
AZ Electronic Materials Japan Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by AZ Electronic Materials Japan Co Ltd filed Critical AZ Electronic Materials Japan Co Ltd
Publication of CN103354948A publication Critical patent/CN103354948A/zh
Application granted granted Critical
Publication of CN103354948B publication Critical patent/CN103354948B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02219—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and nitrogen
    • H01L21/02222—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and nitrogen the compound being a silazane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02321—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer
    • H01L21/02323—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of oxygen
    • H01L21/02326—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of oxygen into a nitride layer, e.g. changing SiN to SiON
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Formation Of Insulating Films (AREA)
  • Element Separation (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Silicon Compounds (AREA)

Abstract

本发明提供可制造低收缩且低应力的绝缘膜的方法。一种二氧化硅膜的制造方法，其特征在于，其包含如下工序：在基板表面涂布聚硅氮烷组合物而形成涂膜，接着在过氧化氢气氛下于50～200℃将前述涂膜加热。根据该二氧化硅膜的制造方法，可形成各种绝缘膜等的隔离结构。

Description

二氧化硅膜的制造方法
技术领域
本发明涉及电子元器件中的二氧化硅膜的制造方法。本发明更具体涉及：在半导体器件等电子元器件的制造中，用于形成电子元器件中所使用的绝缘膜、例如浅沟槽隔离结构的二氧化硅膜的形成方法。
背景技术
一般而言，在半导体装置那样的电子元器件中，半导体器件例如晶体管、电阻、以及其它器件配置于基板上，但需要将它们进行电绝缘。因此，在这些器件之间需要用于将元件分离的隔离结构。
另一方面，在电子元器件领域，近年正在进行高密度化以及高集成化。在推进这样的高密度以及高集成度化时，则要求形成与必需的集成度相称的微细的隔离结构。作为符合这样的需求的新的隔离结构之一，列举出沟槽隔离结构。该结构是：在半导体基板的表面形成微细的沟，在该沟的内部填充绝缘物，从而将在形成于沟的两侧的器件之间进行电分离的结构。用于这样的器件分离的结构是：与以往的方法相比可使隔离区域变狭窄因而可有效用于实现近来所要求的高集成度的器件分离结构。另外，在将器件三维地层叠而谋求高密度化的情况下，也需要在导电性材料的层之间设置绝缘层。作为这样的绝缘膜，存在有金属膜下绝缘膜、金属布线层间绝缘膜等。
作为用于形成这样的隔离结构的方法，已知有：在具有沟结构的基板的表面，涂布包含聚硅氮烷化合物的组合物，在将沟埋设之后进行焙烧而形成氧化膜的方法。
一般而言，这样的焙烧通常在水蒸气气氛下进行，但是为了促进聚硅氮烷的氧化，已知有在过氧化氢的存在下进行焙烧的技术。
例如，专利文献1中公开了通过全氢硅氮烷聚合物的脱水缩合而形成SOG膜的方法，但是该脱水缩合通过在包含水分(H2O)和臭氧(O3)的气氛下进行热处理从而进行，也示出了此时可在过氧化氢气氛下进行。但是，在该专利文献中没有明确记载焙烧温度，在实施例中仅进行了在400℃左右的焙烧。由此，在该专利文献中记载的方法中焙烧温度高。另外，只要看到该记载，就可知意图在所谓的层间绝缘膜方面进行应用，而没有意图例如在塑料等基材上设置氧化硅膜的情况。
在专利文献2中也公开了在过氧化氢蒸气中将聚硅氮烷涂膜进行焙烧而获得陶瓷的方法，但是其焙烧温度为500～1800℃。
然而，根据本发明人等的研究可知，在高温进行焙烧时，则存在有如下倾向：在气氛中存在有飞散物，因其影响而使得所获得的二氧化硅膜的收缩以及膜应力增加。由此，通过专利文献1或2中记载的方法而形成出的二氧化硅膜从物性的观点考虑还有更进一步的改良余地。
另外，在专利文献3中公开了一种方法，该方法是在塑料薄膜上涂布聚硅氮烷，与胺类化合物及/或氧化合物接触而转化为SiO2类陶瓷。该专利文献中，作为酸化合物之一列举出过氧化氢，在该过氧化氢蒸气的存在下，在25℃干燥，然后在水蒸气气氛下在95℃/85%RH的条件下进行焙烧，从而获得氧化硅膜。然而，根据本发明人等的研究可知，在获得具有优异特性的二氧化硅膜方面还有更进一步的改良余地。具体而言，在专利文献3中记载的条件下形成氧化膜的情况下，与其说仅通过过氧化氢蒸气而促进氧化反应，不如说是仅仅给予引发氧化反应的契机，氧化反应本身是通过接触于过氧化氢蒸气之后的水蒸气处理而产生的氧化反应。另外可知，在专利文献3中记载的方法中，在所形成的氧化膜中包含无法忽视的量的硅烷醇基(Si-OH基)。也可知，该硅烷醇基通过接下来进行的焙烧处理而引起脱水缩合，最终形成二氧化硅膜，但是有时会伴随脱水缩合而引发水的脱离，随之引起氧化膜的收缩。
现有技术文献
专利文献
专利文献1：日本特开平9-275135号公报
专利文献2：美国第5,055,431号专利说明书
专利文献3：日本特开平9-183663号公报、段落[0067]
发明内容
发明要解决的问题
本发明针对于这样的现有技术而提供可制造低收缩且低应力的绝缘膜的方法。
用于解决问题的方案
本发明的二氧化硅膜的制造方法的特征在于，其包含如下工序：
(A)在基板表面涂布聚硅氮烷组合物而形成涂膜的涂布工序，
(B)在过氧化氢气氛下于50～200℃将前述涂膜加热的氧化工序。
另外，本发明的浅沟槽隔离结构的形成方法的特征在于，在表面具有沟结构的基板的表面，利用前述的方法而形成将前述沟埋设的二氧化硅膜。
发明的效果
根据本发明，相比较于以往的方法而言可在短时间形成优异特性的二氧化硅膜。特别是，通过本发明而形成了的二氧化硅膜的硅烷醇基的含量少，因而具有低收缩且低应力的特征。
具体实施方式
二氧化硅膜的制造方法
本发明的二氧化硅膜的制造方法的一个特征在于，包含氧化工序，该氧化工序在过氧化氢气氛下于特定的温度范围将包含聚硅氮烷的涂膜加热而将聚硅氮烷转化为二氧化硅。此处可知，如前述那样，在过氧化氢的存在下将聚硅氮烷氧化而转化为二氧化硅。然而，在过氧化氢气氛下加热的情况下，当加热温度过高时则也发生从最初就存在于涂膜中的低分子量成分和/或在氧化处理中生成的低分子量成分的飞散和/或升华，其结果，所获得的二氧化硅膜的收缩率变大。与此相对，如果加热温度过低则氧化反应本身不进行，另外也存在有过氧化氢蒸气不充分渗透于涂膜中而不易进行氧化反应的情况。这样地，为了获得具有充分的特性的二氧化硅膜，需要使进行焙烧的工序的条件满足特定条件。关于包含这样的氧化工序的本发明的二氧化硅膜的制造方法，如以下那样进行更详细地说明。
(A)涂布工序
首先，准备形成二氧化硅膜的基板。本发明的二氧化硅膜的制造方法中，氧化工序中的加热温度相对低，故相比于一般的二氧化硅膜的制造方法而言可从更加广泛的范围选择基板的材料。具体而言，可任意选择硅基板等由半导体材料形成的基板、玻璃等由无机材料形成的基板，塑料等由有机材料形成的基板等。
在这样的基板的表面形成二氧化硅膜的情况下，可使二氧化硅膜具有各种的功能。例如，可制成：构成用于将配置于基板表面的元件分离的浅沟槽隔离结构的绝缘层，也可制成在基板上层叠电路结构之时的层间绝缘膜。
在形成浅沟槽隔离结构的情况下，准备具有沟结构的基板，即具有凹凸的基板。另外为了在基板表面形成沟，可使用任意的方法。具体的方法如以下所示。
首先，例如在硅基板表面，利用例如热氧化法而形成二氧化硅膜。此处形成的二氧化硅膜的厚度一般为5～30nm。
根据需要，在所形成的二氧化硅膜上，利用例如减压CVD法而形成氮化硅膜。该氮化硅膜可以作为之后的蚀刻工序中的掩模或者后述的研磨工序中的阻挡层而发挥功能的氮化硅膜。氮化硅膜在形成的情况下一般以100～400nm的厚度形成。
在这样形成的二氧化硅膜或者氮化硅膜之上，涂布光致抗蚀剂。根据需要将光致抗蚀膜进行干燥或者固化，然后以所希望的图案进行曝光以及显影而形成图案。曝光的方法可通过掩模曝光、扫描曝光等任意的方法来进行。另外，光致抗蚀剂也可从分辨率等观点考虑选择任意的光致抗蚀剂而使用。
以形成出的光致抗蚀膜作为掩模，将氮化硅膜以及处于其下的二氧化硅膜顺次蚀刻。通过此操作，从而在氮化硅膜以及二氧化硅膜形成所希望的图案。
以形成有图案的氮化硅膜以及二氧化硅膜作为掩模，对硅基板进行干法蚀刻，从而形成沟槽隔离沟。
所形成的沟槽隔离沟的宽度通过将光致抗蚀膜曝光的图案而确定。半导体器件中的沟槽隔离沟的宽度根据作为目标的半导体器件而恰当地设定，但在本发明中，沟的宽度优选为5～50nm，更优选为5～40nm。另外，沟的深度相对于沟的宽度的比、即深宽比优选为10～100，更优选为10～50。
接着，在这样地准备出的基板上，涂布成为二氧化硅膜的材料的聚硅氮烷组合物，从而形成涂膜。该聚硅氮烷组合物可使用通过将以往所知的任意的聚硅氮烷化合物溶解于溶剂而得到的聚硅氮烷组合物。
本发明中使用的聚硅氮烷化合物没有特别限定，只要不损害本发明的效果就可任意选择。它们可以为无机化合物或者有机化合物中的任一种聚硅氮烷化合物。这些聚硅氮烷之中，作为优选的聚硅氮烷，列举出包含由下述通式(Ia)～(Ic)表示的单元的组合的聚硅氮烷：
Figure BDA00003651388200061
(式中，ml～m3是表示聚合度的数)
其中，作为特别优选的聚硅氮烷，优选苯乙烯换算重均分子量为700～30,000的聚硅氮烷。
另外，作为其它的聚硅氮烷的例子，例如主要列举出具有包含如下通式所示的结构单元的骨架的数均分子量为约100～50,000的聚硅氮烷或者其改性物：
Figure BDA00003651388200062
(式中，R1、R2以及R3各自独立地表示氢原子、烷基、烯基、环烷基、芳基、或这些基团以外的与硅直接连接的基团为碳原子的氟烷基等、烷基甲硅烷基、烷基氨基或者烷氧基。其中，R1、R2以及R3中的至少一个为氢原子，n是表示聚合度的数)。这些聚硅氮烷化合物也可组合两种以上而使用。
本发明中使用的聚硅氮烷组合物通过包含可溶解前述聚硅氮烷化合物的溶剂而成。此处使用的溶剂是与前述的浸没用溶液中使用的溶剂不同的溶剂。作为这样的溶剂，如果是可溶解前述各成分的溶剂则没有特别限定，但是作为优选的溶剂的具体例子，列举出下面的溶剂：
(a)芳香族化合物例如苯、甲苯、二甲苯、乙苯、二乙苯、三甲基苯、三乙苯等，(b)饱和烃化合物例如正戊烷、异戊烷、正己烷、异己烷、正庚烷、异庚烷、正辛烷、异辛烷、正壬烷、异壬烷、正癸烷、异癸烷等，(c)脂环式烃化合物例如乙基环己烷、甲基环己烷、环己烷、环己烯、对薄荷烷、十氢萘、二戊烯、柠檬烯等，(d)醚类例如二丙基醚、二丁基醚、乙醚、甲基叔丁基醚(以下称为MTBE)、苯甲醚等、以及(e)酮类例如甲基异丁基酮(以下称为MIBK)等。它们之中更优选为(b)饱和烃化合物、(c)脂环式烃化合物(d)醚类，以及(e)酮类。
关于这些溶剂，为了调整溶剂的蒸发速度，为了使对人体的有害性降低，或者为了调制各成分的溶解性，也可使用通过适当混合两种以上而得到的溶剂。
本发明中使用的聚硅氮烷组合物，也可根据需要含有其它的添加剂成分。作为这样的成分，例如列举出促进聚硅氮烷的交联反应的交联促进剂等、转化为二氧化硅的反应的催化剂、用于调制组合物的粘度的粘度调整剂等。另外，在用于半导体装置时，也可出于钠的吸杂效果等的目的而含有磷化合物例如三(三甲基甲硅烷基)磷酸酯等。
另外，前述的各成分的含量因涂布条件、焙烧条件等而变化。但是，聚硅氮烷化合物的含有率以聚硅氮烷组合物的总重量为基准而优选为1～40重量%，更优选设为2～35重量%。但是，聚硅氮烷组合物中所含的聚硅氮烷的浓度不受其限定，如果可形成在本发明中所特定的沟槽隔离结构，那么可使用任意浓度的聚硅氮烷组合物。另外，除了聚硅氮烷以外的各种添加剂的含量因添加剂的种类等而变化，但相对于聚硅氮烷化合物的添加量优选为0.001～40重量%，更优选为0.005～30重量%，进一步优选为0.01～20重量%。
前述的聚硅氮烷组合物可通过任意的方法而涂布于基板上。具体列举出旋涂、帘式涂布、浸渍涂布、以及其它方法。它们之中，从涂膜面的均匀性等观点考虑特别优选旋涂。涂布的涂膜的厚度优选为5～10,000nm，更优选为20～5,000nm。又，在基板表面形成有沟等的情况下，是指在基板表面的没有沟的部分处的涂膜的厚度。此涂膜的厚度过度高时，则接近基板的部分处的氧化反应有时不充分进行，另一方面膜厚过薄时，则有时无法形成充分的膜厚的二氧化硅膜，因而需要注意。
(B)氧化工序
在涂布工序后，接着在过氧化氢气氛下将聚硅氮烷涂膜加热，从而将涂膜整体转化为二氧化硅膜。在该加热的作用下，聚硅氮烷转化为二氧化硅膜、即绝缘膜。关于加热，如果可控制温度以及过氧化氢气氛则可通过使用任意的装置例如固化炉、热板而进行。特别优选可通过供给过氧化氢水而将其转换为过氧化氢气氛的装置。例如，在使用了热板的装置中，在热板上设置罩体而密闭，在该密闭的空间内配置完成涂布的基板，进一步在该密闭空间内滴加过氧化氢水，从而可在热板的热的作用下使过氧化氢在密闭空间内以蒸气的方式存在，可满足本发明的氧化工序的条件。
以过氧化氢水的方式供给过氧化氢的情况下，一般可使用5～90重量%浓度水溶液，但是使用市售的30w/v%也简便，故优选。
关于过氧化氢气氛中所含的过氧化氢浓度，一般而言，越高则越促进氧化反应，改善生产效率，因而优选。因此，一般优选为5摩尔%以上，更优选为7摩尔%以上。但是，过氧化氢的浓度过高时则具有爆炸的危险性。由此优选制成低于爆炸下限的浓度。爆炸下限也因温度而变化，但是在本发明中过氧化氢浓度优选为50摩尔%以下，更优选为28摩尔%以下。
过氧化氢气氛也可进一步包含水蒸气。通过在气氛中包含水蒸气，可期待促进聚硅氮烷的氧化反应。通常，由于过氧化氢以水溶液的方式流通，因而可通过将其直接使用而容易地生成包含水蒸气的过氧化氢气氛。另一方面，水蒸气浓度低时，则可期待抑制在加热时的硅烷醇基生成。由此，具体而言，气氛中的水蒸气浓度优选为5～90摩尔%，更优选为20～80摩尔%。另外，气氛中也可进一步包含其它的非活性气体、例如、氮气、氩气。
氧化工序中的温度条件根据所使用的聚硅氮烷组合物的种类、工序的组合方式而变化。一般地温度越高则聚硅氮烷化合物转化为二氧化硅膜的速度倾向于越快，生产效率也变高。但是氧化处理的温度过度高时则有时会发生从最初就存在的低分子量成分和/或在氧化处理中生成的低分子量成分的飞散和/或升华，有时会使二氧化硅膜的收缩变大。另外，基板为硅基板的情况下，也存在有因基板的氧化而造成对元器件特性的不良影响的情况。从这样的观点考虑，在本发明的方法中，需要使氧化工序中的温度为200℃以下，优选为180℃以下。另一方面，氧化工序中的温度必需为50℃以上，优选为70℃以上，更优选为100℃以上。也可根据需要将氧化工序的加热温度阶段性地变化。又，根据本发明，可在比较低的温度形成二氧化硅膜，另外此二氧化硅膜为低收缩且低应力，因而在丙烯酸类树脂、聚对苯二甲酸乙二醇酯、聚碳酸酯等塑料基材的表面有效地形成耐擦伤膜、钝化膜、底漆膜等。
氧化工序的加热时间按照充分地进行氧化反应的方式选择。加热时间一般设为0.5～60分钟，优选设为1～30分钟。
在该加热的作用下，可将涂布膜中存在的聚硅氮烷化合物转化为二氧化硅而获得二氧化硅膜。通过这样操作而获得的二氧化硅膜的收缩以及膜应力低，另外湿法蚀刻耐受性也高，具有优异的物性。
本发明的浅沟槽隔离结构的形成方法中，以前述的(A)和(B)的工序为必需，但也可根据需要而组合下述的补助工序。
(a)溶剂去除工序
在涂布工序之后、焙烧工序之前，可对涂布有聚硅氮烷组合物的基板进行预烘烤处理。该工序的目的在于将涂膜中所含的溶剂的至少一部分去除。
通常，在溶剂去除工序中，实质上采用在一定温度加热的方法。此时，应当在实质上不引起聚硅氮烷的氧化或者聚合反应的条件下进行溶剂去除。因此，溶剂去除工序中的温度通常在200℃以下进行，优选在150℃以下进行，更优选在100℃以下进行。另一方面，为了充分地去除溶剂，溶剂去除工序的温度一般为50℃以上。溶剂去除工序的所需时间一般为0.5～10分钟，优选为1～5分钟。又，一般而言，溶剂去除工序的加热温度按照不超过接着溶剂去除工序而进行的氧化工序的温度的方式选择。这是为了极力抑制溶剂干燥工序中的飞散物的产生。
(b)水蒸气氧化工序
进一步在水蒸气气氛下将氧化工序后的基板加热，从而可进一步进行氧化反应。关于水蒸气氧化，优选使用固化炉、热板，在包含水蒸气的非活性气体或者氧气气氛下进行。水蒸气对于将聚硅氮烷化合物充分转化为二氧化硅是有效的，气氛中的浓度优选为1摩尔%以上，更优选为10摩尔%以上，最优选为20摩尔%以上。特别是在水蒸气浓度为20摩尔%以上时，则氧化反应更容易进行，孔隙等缺陷的产生变少，二氧化硅膜的特性得到改良，因而优选。在使用非活性气体作为气氛气体的情况下，使用氮气、氩气、或者氦气等。
水蒸气氧化工序中的温度条件根据所使用的聚硅氮烷组合物的种类、工序的组合方式而变化。一般而言，温度越高则氧化反应越倾向于变快，生产效率也变高。另一方面，在基板为硅基板的情况下存在有由氧化或者晶体结构的变化导致的对设备特性的不良影响变小的倾向。又，通过前面的氧化工序而在低温进行氧化反应，因而在水蒸气氧化工序中即使在更高的温度下进行加热，也几乎不引起由于飞散物的膜物性的降低。从这样的观点考虑，在本发明的方法中，水蒸气氧化工序中的温度优选为300～1000℃，更优选为350～700℃。又，也可根据需要将水蒸气氧化工序的加热温度和/或水蒸气浓度阶段性地变化。
又，根据本发明，即使不进行水蒸气氧化，也可充分地进行氧化反应。即，水蒸气氧化在补充过氧化氢气氛下的氧化反应的情况下是需要的。因此如果过氧化氢气氛中的氧化充分地进行，则从制造效率、制造成本的观点考虑优选不进行水蒸气氧化。
(c)研磨工序
在氧化工序之后，优选将所获得的二氧化硅膜的不需要的部分去除。因此，首先通过研磨工序，使形成于基板上的沟部内侧的二氧化硅膜残留下，使形成于基板表面的平整部上的二氧化硅膜通过研磨去除。该工序为研磨工序。关于该研磨工序，除了在固化处理之后进行之外，还可在组合溶剂去除工序的情况下紧接在溶剂去除之后进行。
研磨一般通过CMP来进行。基于该CMP的研磨可通过一般的研磨剂以及研磨装置来进行。具体而言，作为研磨剂，可使用通过将二氧化硅、氧化铝、或者二氧化铈等研磨材料、以及根据需要的其它的添加剂分散而得到的水溶液等，作为研磨装置，可使用市售的一般CMP装置。
(d)蚀刻工序
前述的研磨工序中，源自形成于基板表面的平整部上的聚硅氮烷组合物的二氧化硅膜基本上被去除，但为了去除残存于基板表面的平整部的二氧化硅膜，因而优选进一步进行蚀刻处理。蚀刻处理中一般使用蚀刻液，作为蚀刻液，如果是可去除二氧化硅膜的蚀刻液则没有特别限定，但是通常使用含有氟化铵的氟化氢水溶液。该水溶液的氟化铵浓度优选为5%以上，更优选为30%以上。
若使用诸例来说明本发明的话，则具体如下。
实施例1(过氧化氢的效果)
在硅基板上以转速1000rpm旋转涂布聚硅氮烷溶液(20重量%的二丁基醚溶液)，实施了70℃的预烘烤3分钟。由此获得了膜厚600nm的聚硅氮烷涂膜。将其放置于加热至150℃的热板上，用石英平皿覆盖。在该平皿的外侧开了直径3mm左右的孔洞。从该孔洞以0.2cc/min的速度滴加了过氧化氢水(30重量%)。所滴加的过氧化氢水接触于热板，迅速从液相变化为气相(蒸气)，在平皿之中均匀地遍及。又，此时的平皿内的过氧化氢浓度算出为约25mol%，水蒸气浓度算出为约75mol%。进行10分钟该氧化处理。对所获得的二氧化硅膜的红外分光光谱进行了测定，结果可知，聚硅氮烷中的硅氮烷键的大部分变化为硅氧烷键，基本上没有残存硅烷醇基。
测定了红外分光光谱后，进一步在氮气气氛下在850℃进行30分钟加热，其后，进行了所获得的二氧化硅膜的收缩率、介电常数、绝缘击穿电压的测定。所获得的结果如表1所示。
比较例1
相对于实施例1，滴加纯水来替代过氧化氢水，此外同样地进行操作，将完成涂布的基板进行了加热处理。在处理后测定了涂膜的红外分光光谱，结果基本上没有进行氧化反应，与氧化前的聚硅氮烷大致同等。
比较例2
与实施例1同样地操作，在硅基板涂布聚硅氮烷溶液，获得了聚硅氮烷膜。将该试样在350℃80%H2O/O2的过热水蒸气气氛中放置30分钟，然后在氮气气氛下在850℃加热30分钟。进行了所获得的二氧化硅膜的收缩率、介电常数、绝缘击穿电压的测定。所获得的结果如表1所示。
比较例3
与实施例1同样地操作，在硅基板涂布聚硅氮烷溶液，获得了聚硅氮烷膜。另一方面，将保温于40℃的30重量%过氧化氢水溶液封入容器中，准备了按照内部气氛为温度25℃相对湿度60%的方式调整得到的保温容器。将试样放置在该保温容器内10分钟，其后进一步放置在95℃相对湿度80%的水蒸气气氛中5分钟。其后进一步在氮气气氛下在850℃加热30分钟。测定了所获得的二氧化硅膜的红外分光光谱，结果在3300cm-1附近确认出宽的峰。可认为该峰是归属于硅烷醇基的峰，显示出没有充分进行氧化反应。进行了所获得的二氧化硅膜的收缩率、介电常数、绝缘击穿电压的测定。所获得的结果如表1所示。
表1
项目 实施例1 比较例2 比较例3
收缩率(%) 12 19 25
应力(MPa) -10 +20 +100
介电常数 3.7 3.7 4.5
绝缘击穿电压(MV/cm) 6.8 6.5 3.2
表中，应力的“＋”表示拉伸应力，“-”表示压缩应力。
由该结果可知，由实施例1获得的二氧化硅膜实现了优异的收缩率和绝缘击穿电压。另外已知二氧化硅膜的介电常数一般为3.5～4.0左右，但是由比较例3得到的膜的介电常数比该值高，推测为反应没有完全地进行，并且在膜中残存有氮原子。另外，根据二氧化硅膜的用途，应力的优选范围发生变化，但是在例如用于隔离结构的绝缘膜中较低为优选，由实施例1得到的二氧化硅膜在这一点上也优异。
实施例2和3
将过氧化氢水的浓度变更为10摩尔%(实施例2)或5摩尔%(实施例3)，此外与实施例1同样地操作而将聚硅氮烷涂膜进行了加热。加热时间为10分钟的情况下，实施例2和3的涂膜没有充分地进行氧化反应，因而各自进一步继续了过热。可知，实施例2通过加热时间15分钟，实施例3通过加热时间40分钟，使得氧化反应进行至与实施例1相同的程度。

Claims (14)

1.一种二氧化硅膜的制造方法，其特征在于，其包含如下工序：
(A)在基板表面涂布聚硅氮烷组合物而形成涂膜的涂布工序，
(B)在过氧化氢气氛下于50～200℃将所述涂膜加热的氧化工序。
2.根据权利要求1所述的二氧化硅膜的制造方法，其中，以100～200℃的温度进行所述氧化工序。
3.根据权利要求1或2所述的二氧化硅膜的制造方法，其中，所述氧化工序中的过氧化氢气氛中所含的过氧化氢浓度为5～50摩尔%。
4.根据权利要求1～3中任一项所述的二氧化硅膜的制造方法，其中，所述氧化工序中的过氧化氢气氛中所含的水蒸气浓度为5～50摩尔%。
5.根据权利要求1～4中任一项所述的二氧化硅膜的制造方法，其中，所述氧化工序的加热时间为0.5～60分钟。
6.根据权利要求1～5中任一项所述的二氧化硅膜的制造方法，其中，在所述涂布工序与所述氧化工序之间，进一步包含溶剂去除工序。
7.根据权利要求1～6中任一项所述的二氧化硅膜的制造方法，其中，在所述氧化工序之后，进一步包含在水蒸气气氛下以300～1000℃加热的水蒸气氧化工序。
8.根据权利要求1～7中任一项所述的二氧化硅膜的制造方法，其中，所述聚硅氮烷组合物的固形物含量以组合物的总重量为基准是1～40重量%。
9.根据权利要求1～8中任一项所述的二氧化硅膜的制造方法，其中，在所述涂布工序中形成的涂膜的厚度为5～10,000nm。
10.根据权利要求1～9中任一项所述的二氧化硅膜的制造方法，其中，所述基板为塑料材料。
11.一种隔离结构的制造方法，其特征在于，在表面具有沟或孔的基板的表面，利用权利要求1～10中任一项所述的方法，形成将所述沟或孔埋设的二氧化硅膜。
12.根据权利要求11所述的隔离结构的制造方法，其中，所述二氧化硅膜是金属膜下绝缘膜或者金属布线层间绝缘膜。
13.根据权利要求11所述的隔离结构的形成方法，其中，所述二氧化硅膜构成浅沟槽隔离结构。
14.根据权利要求13所述的隔离结构的形成方法，其中，所述沟的沟宽为5～50nm，深宽比为10～100。
CN201280008537.1A 2011-02-17 2012-02-16 二氧化硅膜的制造方法 Active CN103354948B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2011-032099 2011-02-17
JP2011032099A JP5710308B2 (ja) 2011-02-17 2011-02-17 二酸化ケイ素膜の製造方法
PCT/JP2012/053605 WO2012111729A1 (ja) 2011-02-17 2012-02-16 二酸化ケイ素膜の製造方法

Publications (2)

Publication Number Publication Date
CN103354948A true CN103354948A (zh) 2013-10-16
CN103354948B CN103354948B (zh) 2017-03-15

Family

ID=46672641

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201280008537.1A Active CN103354948B (zh) 2011-02-17 2012-02-16 二氧化硅膜的制造方法

Country Status (9)

Country Link
US (1) US20130316515A1 (zh)
EP (1) EP2677536B1 (zh)
JP (1) JP5710308B2 (zh)
KR (1) KR101927683B1 (zh)
CN (1) CN103354948B (zh)
IL (1) IL227776B (zh)
SG (1) SG191997A1 (zh)
TW (1) TWI518033B (zh)
WO (1) WO2012111729A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109641754A (zh) * 2016-11-16 2019-04-16 株式会社Ihi 氯硅烷聚合物的稳定化方法
CN110419096A (zh) * 2017-03-23 2019-11-05 株式会社国际电气 半导体装置的制造方法、基板处理装置及程序
CN111599675A (zh) * 2020-05-25 2020-08-28 上海华力集成电路制造有限公司 一种自对准双重图形化的方法

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6085209B2 (ja) * 2013-03-27 2017-02-22 株式会社神戸製鋼所 ＳｉＯ２膜被覆アルミニウム板の製造方法
US9528028B2 (en) 2013-04-30 2016-12-27 Cheil Industries, Inc. Method for preparing modified silica film and modified silica film prepared from the same
JP2014213318A (ja) * 2013-04-30 2014-11-17 チェイル インダストリーズインコーポレイテッド 改質シリカ膜の製造方法、塗工液、及び改質シリカ膜
JP6134576B2 (ja) * 2013-04-30 2017-05-24 サムスン エスディアイ カンパニー，リミテッドＳａｍｓｕｎｇ Ｓｄｉ Ｃｏ．，Ｌｔｄ． 改質シリカ膜の製造方法、塗工液、及び改質シリカ膜
CN105518835B (zh) * 2013-07-31 2017-05-10 株式会社日立国际电气 衬底处理方法、衬底处理装置及半导体器件的制造方法
WO2015053121A1 (ja) 2013-10-10 2015-04-16 株式会社日立国際電気 半導体装置の製造方法、基板処理装置及び記録媒体
WO2016151684A1 (ja) * 2015-03-20 2016-09-29 株式会社日立国際電気 半導体装置の製造方法、記録媒体及び基板処理装置
WO2017056188A1 (ja) * 2015-09-29 2017-04-06 株式会社日立国際電気 基板処理装置、半導体装置の製造方法及び記録媒体
CN110546744B (zh) 2017-04-17 2023-10-20 东京毅力科创株式会社 绝缘膜的成膜方法、绝缘膜的成膜装置及基板处理系统
JP6849083B2 (ja) 2017-09-11 2021-03-24 東京エレクトロン株式会社 絶縁膜の成膜方法、基板処理装置及び基板処理システム
JP6752249B2 (ja) 2018-03-27 2020-09-09 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置およびプログラム
KR102155047B1 (ko) * 2018-11-30 2020-09-11 한국생산기술연구원 내염기성 코팅 조성물 및 이의 제조 방법

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5922411A (en) * 1995-07-13 1999-07-13 Tonen Corporation Composition for forming ceramic material and process for producing ceramic material
JP2000198160A (ja) * 1999-01-04 2000-07-18 Tonen Corp ＳｉＯ２系セラミックス膜の形成方法
JP2005045230A (ja) * 2003-07-21 2005-02-17 Samsung Electronics Co Ltd スピンオンガラスによるシリコン酸化膜の形成方法
JP2008273913A (ja) * 2007-05-07 2008-11-13 Toshio Teranaka 医療用部材の製造方法
US20100140756A1 (en) * 2006-12-25 2010-06-10 National Institute Of Advanced Industrial Science And Technology Apparatus for manufacturing silicon oxide thin film and method for forming the silicon oxide thin film
KR20110003045A (ko) * 2009-07-03 2011-01-11 주식회사 메카로닉스 이산화실리콘 증착을 위한 박막 증착 방법

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5055431A (en) 1985-04-26 1991-10-08 Sri International Polysilazanes and related compositions, processes and uses
JPH09183663A (ja) 1995-10-30 1997-07-15 Tonen Corp プラスチックフィルムにＳｉＯ２系セラミックスを被覆する方法
JP2904110B2 (ja) 1996-04-02 1999-06-14 日本電気株式会社 半導体装置の製造方法
US7192891B2 (en) * 2003-08-01 2007-03-20 Samsung Electronics, Co., Ltd. Method for forming a silicon oxide layer using spin-on glass
KR100908821B1 (ko) * 2007-11-08 2009-07-21 주식회사 하이닉스반도체 반도체 소자의 절연막 형성방법
KR100955935B1 (ko) * 2007-12-21 2010-05-03 주식회사 하이닉스반도체 반도체 소자의 소자분리막 형성방법
JP2010003983A (ja) * 2008-06-23 2010-01-07 Az Electronic Materials Kk シャロー・トレンチ・アイソレーション構造とその形成方法
KR20100082170A (ko) * 2009-01-08 2010-07-16 삼성전자주식회사 실리콘 산화막 패턴 및 소자 분리막 형성 방법
JP2012060000A (ja) * 2010-09-10 2012-03-22 Toshiba Corp シリコン酸化膜の製造装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5922411A (en) * 1995-07-13 1999-07-13 Tonen Corporation Composition for forming ceramic material and process for producing ceramic material
JP2000198160A (ja) * 1999-01-04 2000-07-18 Tonen Corp ＳｉＯ２系セラミックス膜の形成方法
JP2005045230A (ja) * 2003-07-21 2005-02-17 Samsung Electronics Co Ltd スピンオンガラスによるシリコン酸化膜の形成方法
US20100140756A1 (en) * 2006-12-25 2010-06-10 National Institute Of Advanced Industrial Science And Technology Apparatus for manufacturing silicon oxide thin film and method for forming the silicon oxide thin film
JP2008273913A (ja) * 2007-05-07 2008-11-13 Toshio Teranaka 医療用部材の製造方法
KR20110003045A (ko) * 2009-07-03 2011-01-11 주식회사 메카로닉스 이산화실리콘 증착을 위한 박막 증착 방법

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109641754A (zh) * 2016-11-16 2019-04-16 株式会社Ihi 氯硅烷聚合物的稳定化方法
US11319212B2 (en) 2016-11-16 2022-05-03 Ihi Corporation Method for stabilizing chlorosilane polymer
CN110419096A (zh) * 2017-03-23 2019-11-05 株式会社国际电气 半导体装置的制造方法、基板处理装置及程序
CN111599675A (zh) * 2020-05-25 2020-08-28 上海华力集成电路制造有限公司 一种自对准双重图形化的方法

Also Published As

Publication number Publication date
TW201245045A (en) 2012-11-16
IL227776A0 (en) 2013-09-30
KR101927683B1 (ko) 2018-12-12
EP2677536A4 (en) 2014-11-19
SG191997A1 (en) 2013-08-30
EP2677536B1 (en) 2020-03-25
EP2677536A1 (en) 2013-12-25
CN103354948B (zh) 2017-03-15
WO2012111729A1 (ja) 2012-08-23
JP5710308B2 (ja) 2015-04-30
KR20140009369A (ko) 2014-01-22
US20130316515A1 (en) 2013-11-28
TWI518033B (zh) 2016-01-21
JP2012174717A (ja) 2012-09-10
IL227776B (en) 2019-12-31

Similar Documents

Publication Publication Date Title
CN103354948A (zh) 二氧化硅膜的制造方法
CN102153951B (zh) 含有聚硅氮烷的涂布组合物
CN103380487B (zh) 绝缘膜的形成方法
JP6060460B2 (ja) シリカ質膜の形成方法及び同方法で形成されたシリカ質膜
JP4982659B2 (ja) シリカ質膜の製造法およびそれにより製造されたシリカ質膜付き基板
WO2015087847A1 (ja) ペルヒドロポリシラザン、およびそれを含む組成物、ならびにそれを用いたシリカ質膜の形成方法
WO2005114707A2 (en) Materials suitable for shallow trench isolation
CN103189972B (zh) 隔离结构的形成方法
JPWO2008029834A1 (ja) シリカ質膜形成用組成物およびそれを用いたシリカ質膜の製造法
KR20120036878A (ko) 에칭액 및 그것을 사용한 트렌치?아이솔레이션 구조의 형성 방법
CN101185160A (zh) 固化氢倍半硅氧烷和在纳米级沟槽内致密化的方法
US20040195660A1 (en) Composition for forming porous film, porous film and method for forming the same, interlayer insulator film, and semiconductor device
KR20150039084A (ko) 실리카계 막 형성용 조성물, 실리카계 막 및 실리카계 막의 제조방법
EP1566417B1 (en) Composition for porous film formation, porous film, process for producing the same, interlayer insulation film and semiconductor device
JP4257141B2 (ja) 多孔質膜形成用組成物、多孔質膜の製造方法、多孔質膜、層間絶縁膜、及び半導体装置
CN1739190A (zh) 多孔Low－K材料的无氟等离子体固化方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: MERCK PATENT GMBH

Free format text: FORMER OWNER: AZ ELECTRONIC MATERIALS IP (JAPAN) K.K.

Effective date: 20150401

TA01 Transfer of patent application right

Effective date of registration: 20150401

Address after: Darmstadt

Applicant after: Merck Patent GmbH

Address before: Tokyo, Japan

Applicant before: AZ Electronic Materials (Japan) K. K.

C14 Grant of patent or utility model
GR01 Patent grant