JP2904110B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JP2904110B2
JP2904110B2 JP8017796A JP8017796A JP2904110B2 JP 2904110 B2 JP2904110 B2 JP 2904110B2 JP 8017796 A JP8017796 A JP 8017796A JP 8017796 A JP8017796 A JP 8017796A JP 2904110 B2 JP2904110 B2 JP 2904110B2
Authority
JP
Japan
Prior art keywords
film
forming
semiconductor device
insulating film
sog
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP8017796A
Other languages
English (en)
Other versions
JPH09275135A (ja
Inventor
賢一 小柳
光司 岸本
哲哉 本間
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP8017796A priority Critical patent/JP2904110B2/ja
Publication of JPH09275135A publication Critical patent/JPH09275135A/ja
Application granted granted Critical
Publication of JP2904110B2 publication Critical patent/JP2904110B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)
  • Local Oxidation Of Silicon (AREA)

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は半導体装置の製造方
法に関し、特に半導体装置に用いるSOG膜の製造方法
に関する。
【0002】
【従来の技術】半導体装置の微細化に伴ない、配線間の
寄生容量を低減する目的から、これに採用する絶縁膜と
しては酸化シリコン系の絶縁膜が主流になりつつある。
また、配線層の下地をなす絶縁膜の表面に大きな段差が
存在する場合には、これら配線層の形成時のフォトリソ
グラフィ工程において、フォーカス・マージンの不足か
ら微細なフォトレジスト膜パターンの形成が困難にな
り、形成された配線層の断線,短絡等の支障を生じるこ
とになる。このため、絶縁膜の表面が滑らかであること
が要求される。平坦化方法の1つとして、次のような方
法がある。まず、凹凸を伴なう半導体基板表面上に、水
酸化シリコン(シラノール;Si(OH)4)が有機溶
剤に分散された溶液を回転塗布する。有機溶剤を蒸発さ
せた後、さらに加熱してSi(OH)4 を熱分解,脱水
縮合し、平坦な表面を有し,SiO2からなる無機系の
SOG膜(スピン・オン・グラス膜)を形成する。この
方法は極めて簡便であるため、一般によく使用されてい
る。
【0003】しかしながら、得られた上記SOG膜は充
分な緻密化が行なわれずにポーラスな膜になり、熱処理
直後では大きな引っ張り応力を有し、さらに多量のSi
−OH結合(シラノール結合)が近接して残留する。熱
処理を行なった後、大気中に放置されたこの無機系のS
OG膜は、(残留したSi−OH結合に大気中の水分が
水素結合により吸着する傾向があるため)強い吸湿性を
示し、(水分の吸着により)堆積膨張して熱処理直後に
みられた大きな引っ張り応力が緩和される。なお、この
ときのSOG膜中の水分の濃度は10wt%以上と非常
に高く、かつこの水分は容易に離脱するものの、この水
分が配線層(上層配線,下層配線)と反応してこれら配
線の信頼性を劣化させる原因になる。そのため、上記無
機系のSOG膜に直接に配線層が接しないように、この
SOG膜の上下に化学気相成長法により膜質の良好な絶
縁膜を形成する方法がとられている。
【0004】上記無機系SOG膜を層間絶縁膜に採用す
るに際して、上記のように化学気相成長法による絶縁膜
によりこのSOG膜の上下を挟んだとしても、信頼性上
の問題が完全に解決されるわけではない。上層配線と下
層配線とを接続させるためにこれら積層構造の層間絶縁
膜に形成されたスルー・ホールでは、その側面にこのS
OG膜が露出されることになり、この部分からの水分の
離脱によりスルー・ホールの部分での配線の腐食等の発
生によりコンタクト抵抗が上昇するなどの現象が生じや
すくなる。特にスルー・ホールの口径が1μm以下にな
ると、この水分の離脱によるコンタクト抵抗の上昇が顕
著になる。また、このSOG膜には多量のシラノール結
合が残留することから、このような層間絶縁膜では隣接
するスルー・ホール(を埋設する金属配線)の間のリー
ク電流が大きいという問題点もある。
【0005】シラノールを原材料とした無機系SOG膜
におけるこのような問題点を回避する方法として、例え
ば特開平5−267279号公報や1994年11月3
0日から12月2日に開催されたSEMIテクノロジー
シンポジウム94の予稿集の236〜242頁には、別
の原材料から無機系SOG膜を形成する方法が報告され
ている。これらの方法では、分子式が(SiH2 NH)
n で示される過水素化シラザン(パー・ハイドロ・シラ
ザン)重合体を有機溶剤に分散し、この溶液を半導体基
板等に回転塗布した後、各種の雰囲気で熱処理して無機
系のSOG膜を形成している。これらの報告において試
みられた雰囲気としては、スチーム雰囲気と、乾燥酸
素,乾燥オゾンあるいは酸素プラズマ処理等のドライ雰
囲気とがある。この無機系のSOG膜では、成膜後の吸
湿性の問題やスルー・ホールでの金属配線の腐食,スル
ー・ホール(を埋設する金属配線)間のリーク電流等の
問題は解決される。
【0006】
【発明が解決しようとする課題】本発明者らは、上記特
開平5−267279号公報,上記SEMIテクノロジ
ーシンポジウム94予稿集236〜242頁記載の新原
材料を用いた無機系のSOG膜を実デバイスに適用する
べく追試を行なった。
【0007】半導体装置の製造工程の断面模式図である
図5を参照すると、分子式が(SiH2 NH)n で示さ
れる上記パー・ハイドロ・シラザン重合体を原材料と
し,スチーム雰囲気で熱処理するSOG膜を採用した第
1の半導体装置は、以下のとおりに形成される。
【0008】まず、P型シリコン基板201表面の素子
分離領域にフィールド酸化膜202が形成され、素子形
成領域にはNチャネルMOSトランジスタ等の半導体素
子が形成される。NチャネルMOSトランジスタは、ゲ
ート酸化膜203を介してP型シリコン基板201の表
面上に設けられたゲート電極204と、P型シリコン基
板201の表面に設けられたN+ 型ソース・ドレイン領
域206とから形成される。ゲート酸化膜203の膜厚
は6nm程度であり、NチャネルMOSトランジスタの
ゲート長,ゲート幅は0.4μm,10μm程度であ
る。
【0009】次に、全面に膜厚100nm程度の酸化シ
リコン膜206が形成され、さらにフィールド酸化膜2
02上で膜厚800nm程度の平坦な上面を有するBP
SG膜207が形成される。BPSG膜207,酸化シ
リコン膜206を貫通してN+ 型ソース・ドレイン領域
206等に達するコンタクト・ホールが形成された後、
例えば全面に膜厚800nm程度の第1のアルミ系金属
膜が形成される。このアルミ系金属膜がパターニングさ
れて、下層配線208aa,208abが形成される。
ここで、下層配線208aa等は、コンタクト・ホール
を介してNチャネルMOSトランジスタ等の半導体素子
に接続される。下層配線208abの最小配線間隔は、
0.35μm程度である〔図5(a)〕。
【0010】次に、全面に膜厚100nm程度の酸化シ
リコン膜209が形成される。続いて、上記分子式から
なるパー・ハイドロ・シラザン重合体を有機溶剤に分散
した溶液が(回転塗布法により)P型シリコン基板20
1の表面上に塗布され、150℃程度の熱処理により有
機溶剤が除去されて塗布膜210が形成される。下層配
線208aa,208ab上面でのこの塗布膜210の
膜厚は600nm程度である〔図5(b)〕。
【0011】次に、水分の濃度が5mol%程度,45
0℃程度での雰囲気で熱処理が行なわれ、無機系のSO
G膜211Aが形成される。続いて、フォトレジスト膜
パターン(図示せず)をマスクにしたSOG膜211A
および,酸化シリカン膜209に対する異方性エッチン
グにより、SOG膜211Aと酸化シリコン膜209と
を貫通してそれぞれ下層配線208aa,208abに
達するスルー・ホール212aa,212abが形成さ
れる。これらのスルー・ホール212aa,212ab
の口径は、0.5μm□程度である〔図5(c)〕。
【0012】上記フォトレジスト膜パターンがアッシン
グにより除去された後、スルー・ホール212aa,2
12abを充填するタングステン膜からなるコンタクト
・プラグ213が形成される。続いて、全面に膜厚80
0nm程度の第2のアルミ系金属膜が形成され、このア
ルミ系金属膜がパターニングされて上層配線214a
a,214abが形成される。上層配線214aa,2
14abは、それぞれスルー・ホール212aa,21
2abを充填するコンタクト・プラグ213を介して、
下層配線208aa,208abに接続される〔図5
(d)〕。
【0013】半導体装置の製造工程の断面模式図である
図6を参照すると、分子式が(SiH2 NH)n で示さ
れる上記パー・ハイドロ・シラザン重合体を原材料と
し,例えば乾燥オゾン等の乾燥雰囲気で熱処理するSO
G膜を採用した第2の半導体装置は、第1のアルミ系金
属膜がパターニングされてなる下層配線208ba,2
08bbの形成,酸化シリコン膜209の形成までは上
記第1の半導体装置と同様の方法により形成される。さ
らに同様に、上記分子式からなるパー・ハイドロ・シラ
ザン重合体を有機溶剤に分散した溶液が(回転塗布法に
より)P型シリコン基板201の表面上に塗布され、1
50℃程度の熱処理により有機溶剤が除去されて塗布膜
が形成される。次に、オゾン濃度が5mol%程度で4
00℃弱の乾燥雰囲気で熱処理が行なわれ、無機系のS
OG膜211Bが形成される〔図6(a)〕。
【0014】さらに上記第1の半導体装置の形成方法と
同様に、SOG膜211Bと酸化シリコン膜209とを
貫通してそれぞれ下層配線208ba,208bbに達
するスルー・ホール212ba,212bbが形成され
る。これらのスルー・ホール212ba,212bbの
口径も、0.5μm□程度である〔図6(b)〕。
【0015】さらにまた上記第1の半導体装置の形成方
法と同様に、スルー・ホール212ba,212bbを
充填するタングステン膜からなるコンタクト・プラグ2
13が形成される。続いて、全面に膜厚800nm程度
の第2のアルミ系金属膜が形成され、このアルミ系金属
膜がパターニングされて上層配線214ba,214b
bが形成される。上層配線214ba,214bbは、
それぞれスルー・ホール212ba,212bbを充填
するコンタクト・プラグ213を介して、下層配線20
8ba,208bbに接続される〔図6(c)〕。
【0016】上記SOG膜211AおよびSOG膜21
1Bを採用した第1および第2の半導体装置について、
実デバイスへの適用の当否の検討を行なった。検討項目
は、それぞれのSOG膜211AおよびSOG膜211
Bの外観とスルー・ホール212abおよびスルー・ホ
ール212bbでのコンタクト抵抗と第1および第2の
半導体装置に形成されたNチャネルMOSトランジスタ
のホット・キャリア耐性によるトランジスタ寿命とであ
る。
【0017】外観については、SOG膜211Bの外観
(乾燥酸素雰囲気での熱処理および酸素(O2 )プラズ
マ処理によるSOG膜の外観も同様である)は良好であ
るが、SOG膜211Aの外観はシラノール系のSOG
膜と同様に(程度は低いものの)表面にクラックが散在
する。このことから、スチーム雰囲気を採用した上記第
1の半導体装置の製造方法では、上層配線,下層配線お
よび半導体素子の信頼性と半導体装置の加工性とに関す
る問題点は、解決できないことになる。
【0018】口径0.5μm□の約2000個のスルー
・ホールのチェーンにより、スルー・ホールのコンタク
ト抵抗を測定し、1つのスルー・ホール当りのコンタク
ト抵抗が5Ω(5Ω/個)未満のコンタクト抵抗の比率
(良品率)を比較すると、次のような結果が得られた。
SOG膜211Aでのスルー・ホール212abのコン
タクト抵抗の良品率は100%であり、SOG膜211
Bでのスルー・ホール212bbのコンタクト抵抗の良
品率は56%である。さらに、乾燥酸素雰囲気で熱処理
を行なったSOG膜に設けられたスルー・ホールのコン
タクト抵抗の良品率は44%であり、酸素プラズマ処理
により形成したSOG膜に設けられたスルー・ホールの
コンタクト抵抗の良品率は39%である。すなわち、ス
チーム雰囲気での熱処理により形成されたSOG膜21
1Aに設けられたスルー・ホール212abのコンタク
ト抵抗に比べて、ドライ系の処理によるSOG膜に設け
られたスルー・ホール212bbのコンタクト抵抗の方
が高くなる傾向にある。なおパー・ハイドロ・シラザン
重合体を脱水縮合してSOG膜を形成するのに使用する
酸素プラズマ処理のエネルギー密度は、フォトレジスト
膜のアッシングに使用する酸素プラズマ処理のエネルギ
ー密度より、充分低い値である。
【0019】ゲート酸化膜の膜厚,ゲート長およびゲー
ト幅が60nm程度,0.4μm程度および10μm程
度のNチャネルMOSトランジスタにおけるホット・キ
ャリア耐性によるトランジスタ寿命の測定を行なった。
これらのMOSトランジスタのしきい値電圧(VTN)は
0.4V程度であり、通常、3.3V系の電源電圧(V
CC)で使用される。VCCを変数とし,それぞれのVCC
対してそれぞれ基板電流(ISUB )が最大になるゲート
電圧(VGG)を印加して、オン電流(ION)が10%減
少するまでの時間をトランジスタ寿命と定義した。それ
ぞれのVCCに対してそれぞれISUB が最大になるように
GGを印加すると、ドレイン領域からゲート酸化膜への
ホット・キャリア(この場合はホット・エレクトロン)
の注入が激しくなり、その結果VTNが上昇し,IONが減
少することになる。VCC=4V,4.5V,5Vに対し
てISUB ≒4.5×10-5A,2×10-4A,4.5×
10-4Aであった。VCC=3.3VではISUB ≒3×1
-6Aであったが、この場合の寿命の測定には長時間要
するため、外挿法により求めた。これらの測定結果を示
す図7を参照すると、VCC=3.3Vでの上記Nチャネ
ルMOSトランジスタの寿命は、ドライ系の処理により
得られたSOG膜を採用した場合には20年程度である
が、スチーム処理によるSOG膜を採用した場合には1
0年に満たない値になる。
【0020】以上の結果から、上記パー・ハイドロ・シ
ラザン重合体を原材料としたSOG膜の従来の形成方法
では、スチーム系でもドライ系でもそれぞれ一長一短が
あることになる。さらに本発明者らは、スチーム処理に
より得られたSOG膜にさらにドライ系の処理を施すこ
とと、逆に、ドライ系の処理により得られたSOG膜に
さらにスチーム処理を施すこととを試みたが、両者とも
実デバイスに適用し得る結果は得られなかった。
【0021】したがって本発明の半導体装置の製造方法
の目的は、分子式が(HNSiH3n で示される上記
パー・ハイドロ・シラザン重合体を原材料にしてSOG
膜を形成するにあたり、形成されたこのSOG膜の表面
のクラックの発生およびこのSOG膜に設けたスルー・
ホール(もしくはコンタクト・ホール)のコンタクト抵
抗の上昇を抑制することが可能になる新たな処理方法を
提供することにある。さらに、半導体装置を構成する半
導体素子にMOSトランジスタが含まれる場合には、こ
れらMOSトランジスタの寿命を短命化しない上記SO
G膜の形成方法を提供することにある。
【0022】
【課題を解決するための手段】本発明の半導体装置の製
造方法の第1の態様は、半導体基板の表面の素子形成領
域に半導体素子を形成し、これらの半導体素子を含めて
この半導体基板の表面を覆う絶縁膜を形成する工程と、
過水素化シラザン重合体((SiH2 NH)n)が有機
溶剤に分散された溶液を上記絶縁膜の表面上に塗布し、
少なくとも水分とオゾンとを含んだ雰囲気で熱処理を行
なってSOG膜を形成する工程と、上記SOG膜と絶縁
膜とを貫通し上記半導体素子に達するコンタクト・ホー
ルを形成する工程と、上記コンタクト・ホールを介して
上記半導体素子に接続される金属配線を形成する工程と
を有することを特徴とする。好ましくは、上記オゾンの
濃度が少なくとも0.5mol%であり、上記水分の濃
度が2mol%以上,5mol%以下である。
【0023】本発明の半導体装置の製造方法の第2の態
様は、シリコン基板の表面の素子形成領域に半導体素子
を形成し、これらの半導体素子を含めてこのシリコン基
板の表面を覆う層間絶縁膜を形成する工程と、上記層間
絶縁膜の表面上に下層配線を形成する工程と、上記下層
配線を含めて上記層間絶縁膜の表面を覆う酸化シリコン
膜を形成する工程と、過水素化シラザン重合体が有機溶
剤に分散された溶液を上記酸化シリコン膜の表面上に塗
布し、少なくとも水分とオゾンとを含んだ雰囲気で熱処
理を行なってSOG膜を形成する工程と、上記SOG膜
と酸化シリコン膜とを貫通して上記下層配線に達するス
ルー・ホールを形成する工程と、上記スルー・ホールを
介して上記下層配線に接続される上層配線を形成する工
程とを有することを特徴とする。好ましくは、上記半導
体素子には少なくともMOSトランジスタが含まれてお
り、上記オゾンの濃度が少なくとも0.5mol%であ
り、上記水分の濃度が2mol%以上,5mol%以下
である。また、上記下層配線がアルミ系金属膜からなる
ときには上記酸化シリコン膜の形成がTEOS,モノ・
シランあるいはジ・シランと酸素とを原料とするプラズ
マ化学気相成長法である。さらに好ましくは、上記層間
絶縁膜には、少なくとも上記SOG膜が含まれている。
【0024】本発明の半導体装置の製造方法の第3の態
様は、半導体基板の表面の素子形成領域に半導体素子を
形成し、これらの半導体素子を含めてこの半導体基板の
表面を覆う絶縁膜を形成する工程と、過水素化シラザン
重合体が有機溶剤に分散された溶液を上記絶縁膜の表面
上に塗布し、少なくとも過酸化水素を含んだ雰囲気で熱
処理を行なってSOG膜を形成する工程と、上記SOG
膜と絶縁膜とを貫通して上記半導体素子に達するコンタ
クト・ホールを形成する工程と、上記コンタクト・ホー
ルを介して上記半導体素子に接続される金属配線を形成
する工程とを有することを特徴とする。好ましくは、上
記過酸化水素の濃度が2mol%以上,5mol%以下
である。
【0025】本発明の半導体装置の製造方法の第4の態
様は、シリコン基板の表面の素子形成領域に半導体素子
を形成し、これらの半導体素子を含めてこのシリコン基
板の表面を覆う層間絶縁膜を形成する工程と、上記層間
絶縁膜の表面上に下層配線を形成する工程と、上記下層
配線を含めて上記層間絶縁膜の表面を覆う酸化シリコン
膜を形成する工程と、過水素化シラザン重合体が有機溶
剤に分散された溶液を上記酸化シリコン膜の表面上に塗
布し、少なくとも過酸化水素を含んだ雰囲気で熱処理を
行なってSOG膜を形成する工程と、上記SOG膜と酸
化シリコン膜とを貫通して上記下層配線に達するスルー
・ホールを形成する工程と、上記スルー・ホールを介し
て上記下層配線に接続される上層配線を形成する工程と
を有することを特徴とする。好ましくは、上記半導体素
子には少なくともMOSトランジスタが含まれており、
上記過酸化水素の濃度が2mol%以上,5mol%以
下である。また、上記下層配線がアルミ系金属膜からな
るときには上記酸化シリコン膜の形成がTEOS,モノ
・シランあるいはジ・シランと酸素とを原料とするプラ
ズマ化学気相成長法である。さらに好ましくは、上記層
間絶縁膜には、少なくとも上記SOG膜が含まれてい
る。
【0026】
【発明の実施の形態】まず、本発明の説明に先だって、
本発明者らが行なった上記追試の結果に対する考察を行
ない、本発明に至る技術検討経過を明確にしておく。
【0027】分子式が(SiH2 NH)n で示される上
記パー・ハイドロ・シラザン重合体を原材料とし,スチ
ーム雰囲気で熱処理したSOG膜に対して、N−H結合
およびSi−OH結合(シラノール結合)に関するフー
リェ分光法による赤外吸収測定(FT−IR)を行なっ
た。N−H結合(波数;λ-1=3350cm-1)に関し
ては上記SEMIテクノロジーシンポジウム94予稿集
236〜242頁に記載されているのと同様に、概ね存
在は認められなかった。一方、Si−OH結合に関して
は、孤立状態のSi−OH結合(λ-1=3650c
-1)および近接状態の(吸着水的な)Si−OH結合
(λ-1=3380cm-1)の存在がともに認められた。
すなわち、加水分解によりSi−N−Si結合(シラザ
ン結合)はほぼ完全にSi−O−Si結合に置換される
が、酸化反応が完璧ではなく、Si−H結合の多くはS
i−O−に置換されるものの一部は(孤立状態および近
接状態の)Si−OH結合に置換されるものた考えられ
る。これらの結果から、このスチーム雰囲気による反応
は、
【0028】
【0029】となるものと考えられる。この近接状態の
Si−OH結合の存在により、従来のシラノール系のS
OG膜と同様にクラックが発生しやすくなるものと考え
られる。ここで近接状態のSi−OH結合の残存は存在
するものの、従来のシラノール系のSOG膜に比べてこ
の吸着水的なSi−OH接合は微量であり、吸湿性の上
昇には到らないことから、コンタクト抵抗の上昇等は生
じないものと考えられる。しかしながらこの微量の吸着
水的なSi−OH結合の存在により、MOSトランジス
タの寿命は短かくなるものと推測される。
【0030】上記パー・ハイドロ・シラザン重合体をオ
ゾン等のドライ系の雰囲気で処理して得られたSOG膜
は、FT−IRの測定によると、孤立状態のシラノール
結合は存在するが近接状態の(吸着水的な)Si−OH
結合は概ね存在しない。一方、(上記SEMIテクノロ
ジーシンポジウム94予稿集236〜242頁において
も指摘されているように)N−H結合は残存する。本発
明者らのFT−IR測定によると、乾燥酸素雰囲気,オ
ゾンを含んだ乾燥酸素雰囲気および酸素プラズマ処理に
より得られたSOG膜のN−H結合の吸収係数は、それ
ぞれ450cm-1程度,290cm-1程度および630
cm-1程度であった。このオゾン雰囲気での反応は、
【0031】
【0032】となるものと考えられる。パー・ハイドロ
・シラザン重合体のSi−H結合は、オゾンにより概ね
酸化されてSi−O−となり縮合に寄与する。一方、S
i−N−Si結合に対してはオゾンによる酸化反応のみ
ではこれを充分にSi−O−Si結合に置換できず、
(このオゾン雰囲気での熱処理による)酸化反応により
生成される水分(H2 O)が加水分解に寄与したとして
も完全にSi−O−Si結合に置換できないものと考え
られる。
【0033】スチーム雰囲気での熱処理により得られた
SOG膜にさらにドライ系の酸化雰囲気での処理を施し
ても、目的とする結果が得られなかったが、これは次の
ように解釈される。スチーム雰囲気での熱処理では加水
分解が優先する形態で脱水縮合反応が起り、非3次元的
の構造(1次元的ないしは2次元的な構造)から3次元
的な網目構造に変化する。この網目構造内には局所的に
Si−OH結合が残存する。このような構造の状態で酸
化雰囲気での熱処理を行なったときにSi−OH結合は
酸化されるが、この反応により生成した水分はこの網目
構造から完全に離脱されずにトラップされるものと考え
られる。
【0034】また、ドライ系の酸化雰囲気での処理によ
り得られたSOG膜にさらにスチーム雰囲気での熱処理
を施しても、目的とする結果が得られなかったが、これ
も後のスチーム雰囲気での熱処理により生成されるアン
モニア(NH3 )もしくは水酸化アンモニウム(NH4
OH)等が網目構造から完全に離脱されずにトラップさ
れるものと考えられる。前述したドライ系の酸化雰囲気
での処理のみにより形成されたSOG膜でのスルー・ホ
ールにおけるコンタクト抵抗の不具合は、この解釈に整
合する。上記処理によるSOG膜の形成後のスルー・ホ
ール形成のための異方性エッチングからコンタクト・プ
ラグの形成の間に半導体装置には、諸工程での熱処理,
水洗工程等により加熱とともに特にスルー・ホール側面
における水分の吸着等が起り、残置されたSi−N−S
i結合の部分での加水分解によりアンモニア等が発生
し、これらがスルー・ホール部での下層配線やコンタク
ト・プラグ等の金属膜と反応し、コンタクト抵抗が上昇
するものと考えられる。
【0035】これらの検討の結果から、本発明者らは、
非3次元構造のパー・ハイドロ・シラザン重合体を脱水
縮合して3次元網目構造のSOG膜を形成するに際し
て、加水分解反応と酸化反応とを同時に生ぜしめて脱水
縮合することが必要であるとの結論を得た。すなわち、
パー・ハイドロ・シラザン重合体を処理する雰囲気に
は、水分(スチーム)と酸化剤との共存が必要である。
さらに酸化剤としたは、アンモニア等と反応して気化し
にくい塩を形成することは好ましくない。このため、酸
化剤としては活性酸素(O* )を含んだものが好ましい
ことになる。
【0036】次に、図面を参照して本発明を説明する。
【0037】半導体装置の製造工程の断面模式図である
図1および図2を参照して、本発明の一実施の形態の一
実施例の説明を行なう。本実施の形態におけるパー・ハ
イドロ・シラザン重合体の脱水縮合は、水分とオゾンと
のが混在した雰囲気で行なわれる。また、本実施例によ
る半導体装置は、シリコン基板の表面にMOSトランジ
スタが形成され,水分とオゾンとが混在する雰囲気によ
る熱処理によりパー・ハイドロ・シラザン重合体が脱水
縮合してなるSOG膜を含んで第2の層間絶縁膜が形成
され,アルミ系金属膜からなる2層金属配線を有してい
る。本実施例による半導体装置は、次のように形成され
る。
【0038】まず、P型シリコン基板101表面の素子
分離領域にフィールド酸化膜102が形成され、素子形
成領域にはNチャネルMOSトランジスタ等の半導体素
子が形成される。NチャネルMOSトランジスタは、ゲ
ート酸化膜103を介してP型シリコン基板101の表
面上に設けられたゲート電極104と、P型シリコン基
板101の表面に設けられたN+ 型ソース・ドレイン領
域106とから形成される。ゲート酸化膜103の膜厚
は6nm程度であり、NチャネルMOSトランジスタの
ゲート長,ゲート幅は0.4μm,10μm程度である
〔図1(a)〕。なお、本実施例におけるNチャネルM
OSトランジスタのゲート酸化膜103の膜厚,ゲート
長およびゲート幅等は上記数値に限定されるものではな
い。また本実施の形態は、半導体素子,シリコン基板も
上記P型シリコン基板101,NチャネルMOSトラン
ジスタのみに限定されるものではない。
【0039】次に、酸化シリコン膜106とBPSG膜
107との積層膜からなる第1の層間絶縁膜が全面に形
成される。第1の層間絶縁膜が酸化シリコン系の絶縁膜
から形成されるのは、寄生容量を低減するためである。
酸化シリコン膜106の膜厚は100nm程度であり、
この酸化シリコン膜106は常圧化学気相成長法により
形成される。BPSG膜107の膜厚はフィールド酸化
膜102上で膜厚800nm程度であり、このBPSG
膜107は平坦な上面を有しており、このBPSG膜1
07は、例えばオゾンとTEOSとトリ・メチル・フォ
スフェート(TMP;PO(OCH3 3 )とトリ・メ
チル・ボレート(TMB;B(OCH33 )とを原料
にした減圧化学気相成長法による成膜と、リフロー等と
により形成される。BPSG膜107,酸化シリコン膜
106を貫通してN+ 型ソース・ドレイン領域106等
の半導体素子に達するコンタクト・ホールが形成された
後、例えば全面に膜厚800nm程度の第1のアルミ系
金属膜が形成される。このアルミ系金属膜がパターニン
グされ、下層配線108a,108bが形成される。こ
こで、下層配線108a等は、コンタクト・ホールを介
してNチャネルMOSトランジスタ等の半導体素子に接
続される。下層配線108bの最小配線間隔は、0.3
5μm程度である〔図1(b)〕。
【0040】なお、本実施例における酸化シリコン膜1
06,BPSG膜107の製法および膜厚は上記に限定
されるものではなく、酸化シリコン膜のみにより第1の
層間絶縁膜を構成してもよい。また、第1のアルミ系金
属膜の膜厚および下層配線108bの最小配線間隔は上
記数値に限定されるものではない。さらにまた、下層配
線108a,108bの構成材料はアルミ系金属膜に限
定されるものではなく、アルミ系金属膜,銅系金属膜,
金膜,タングステン膜等の高融点金属膜,タングステン
・シリサイド膜等の高融点金属シリサイド膜,タングス
テン・ポリサイド膜等の高融点金属ポリサイド膜,窒化
チタン膜あるいはチタン・タングステン膜等のバリア導
電体膜もしくはこれらの積層膜でもよい。
【0041】次に、全面に膜厚100nm程度の酸化シ
リコン膜109が形成される。下層配線108a,10
8bを覆う絶縁膜として酸化シリコン膜109を採用す
る目的も、寄生容量の低減にある。この酸化シリコン膜
109は、TEOS,モノ・シランあるいはジ・シラン
と酸素とを原料としたプラズマ化学気相成長法により形
成される。続いて、上記分子式からなるパー・ハイドロ
・シラザン重合体を有機溶剤に分散した溶液が(回転塗
布法により)P型シリコン基板101の表面上に塗布さ
れ、150℃程度の熱処理により有機溶剤が除去されて
塗布膜110が形成される。下層配線108a,108
b上面でのこの塗布膜110の膜厚は600nm程度で
ある。上記酸化シリコン膜109を設ける目的は、上記
溶液の塗布,塗布膜110の形成さらにはSOG膜の形
成に際して、下層配線108a,108bをこれらから
保護することにある。そのため、この酸化シリコン膜1
09は緻密であることが必須になり、例えば常圧化学気
相成長法などで形成するのは好ましくなくなる〔図1
(c)〕。なお、本実施例における塗布膜110の膜厚
は上記値に限定されるものではない。また、下層配線1
08a,108bがアルミ系金属膜から構成されずに高
融点材料から構成されている場合には、減圧化学気相成
長法による酸化シリコン膜(HTO膜)を用いることが
できる。
【0042】次に、例えば5mol%程度の水分と5m
ol%程度のオゾンと含んだ雰囲気で、例えば380℃
程度の温度により熱処理が行なわれ、無機系のSOG膜
111が形成される。このSOG膜111は平坦な表面
を有しており、さらにこの表面にはクラックは存在しな
い。これにより、SOG膜111と酸化シリコン膜10
9との積層膜からなる第2の層間絶縁膜の形成が終了す
る〔図2(a)〕。この熱処理の温度としては、高々4
00℃程度が好ましい。400℃より高温になると、オ
ゾンは酸化反応に寄与せずに塗布膜110表面に吸着さ
れやすくなり、このときの塗布膜110に対する熱処理
はスチームのみの加水分解を主体にした脱水縮合となる
傾向が強まることになる。水分濃度としては2mol%
以上で5mol%以下が好ましく、オゾン濃度としては
少なくとも0.5mol%であることが好ましい。この
ような水分濃度,オゾン濃度が好ましい理由と、得られ
たSOG膜111に残存するN−H結合等とについて
は、後述する。なお、本発明者らの実験によると、オゾ
ンを含まずに水分と酸素(O2 )とを含んだ雰囲気での
熱処理では、好ましい結果は得られなかった。
【0043】続いて、フォトレジスト膜パターン(図示
せず)をマスクにして、SOG膜111および,酸化シ
リコン膜109に対する異方性エッチングが行なわれ、
SOG膜111と酸化シリコン膜109とを貫通してそ
れぞれ下層配線108a,108bに達するスルー・ホ
ール112a,112bが形成される。これらのスルー
・ホール112a,112bの口径は、0.5μm□程
度である〔図2(b)〕。なお、本実施例におけるスル
ー・ホール112a,112bの口径は0.5μm□程
度に限定されるものではない。
【0044】上記フォトレジスト膜パターンがアッシン
グにより除去され、水洗,アルゴン・スパッタリング
(スルー・ホール112a,112b底部に露出した下
層配線108a,108b上面の酸化物等を除去する)
等の処理が行なわれた後、6弗化タングステン(W
6 )をモノ・シランで還元する化学気相成長法によ
り、全面にタングステン膜(図示せず)が形成される。
このタングステン膜がエッチ・バックされ、スルー・ホ
ール112a,112bを充填するタングステン膜から
なるコンタクト・プラグ113が形成される。続いて、
全面に膜厚800nm程度の第2のアルミ系金属膜が形
成され、このアルミ系金属膜がパターニングされて上層
配線114a,114bが形成される。上層配線114
a,114bは、それぞれスルー・ホール112a,1
12bを充填するコンタクト・プラグ113を介して、
下層配線108a,108bに接続される〔図2
(c)〕。
【0045】なお本実施例において、上層配線114
a,114bについても、上記下層配線と同様に、アル
ミ系金属膜に限定されるものではない。また、コンタク
ト・プラグ113もタングステン膜に限定されるもので
はない。さらに、スルー・ホール112a,112bを
形成し,上記フォトレジスト膜パターンを剥離した後、
チタン膜,窒化チタン膜,チタン・タングステン膜等の
バリア導電体膜を全面に形成し、コンタクト・プラグを
(もしくは上層配線を直接に)形成することもできる。
【0046】本実施の形態の本実施例により得られた半
導体装置におけるトランジスタ寿命およびコンタクト抵
抗に対するSOG膜形成時の水分濃度依存性を示すグラ
フである図3と、残留したN−H結合のSOG膜形成時
の水分濃度依存性と残留した孤立状態および近接状態の
Si−OH結合のSOG膜形成時のオゾン濃度依存性と
を示すグラフである図4とを併せて参照して、本実施の
形態におけるSOG形成のための熱処理雰囲気における
好ましい水分並びにオゾン濃度について説明する。
【0047】オゾン濃度を5mol%に固定し,水分濃
度を変数にして塗布膜110をSOG膜111に変換
し、上記と同様の方法によりNチャネルMOSトランジ
スタのトランジスタ寿命とスルー・ホール112bでの
コンタクト抵抗とを測定した。図3(a)に示すよう
に、水分濃度が5mol%以下ではトランジスタ寿命が
10年以上である。水分濃度が5mol%より高くなる
と、トランジスタ寿命は10年に満たなくなる。コンタ
クト抵抗の測定結果である図3(b)からは、水分濃度
が2mol%以上であることが好ましい。すなわち、水
分濃度が2mol%より低いと、パー・ハイドロ・シラ
ザン重合体に対する加水分解が不十分になる。また、水
分濃度が5mol%より高くなると、コンタクト抵抗へ
の影響は少ないものの、脱水縮合の際に生じた水分が
(雰囲気中の水分濃度が高いため)SOG膜外に離脱し
にくくなり、トランジスタ特性の劣化を引き起すことに
なる。
【0048】図4(a)に示したN−H結合のFT−I
Rの結果はコンタクト抵抗の結果(図3(b))と一致
する。これらの結果にもとずいて、水分が2mol%の
ときのSi−OH結合のオゾン濃度依存性を測定した。
このときのFT−IRの結果が図4(b)である。吸着
水的な隣接状態のSi−OH結合は、オゾン濃度が0.
5mol%未満では存在するがオゾン濃度が0.5mo
l%以上ではほとんど存在しない。孤立状態のSi−O
H結合は、オゾン濃度が0mol%から0.5mol%
になるまでは減衰して0.5mol%以上ではほぼ一定
の値(この吸収係数の収束値はプラズマ化学気相成長法
による酸化シリコン膜におけるSi−OH結合のFT−
IR吸収係数と同程度である)に収束する。すなわち、
オゾン濃度が0.5mol%未満の場合、Si−H結合
の酸化が不十分であることが明らかになる。また、孤立
状態のSi−OH結合に関しては、高濃度のオゾンが存
在しても、酸化しにくいことを示している。これらの結
果から、本実施の形態におけるSOG膜形成の反応は、
【0049】
【0050】となるものと考えられる。また、本実施の
形態におけるパー・ハイドロ・シラザン重合体を脱水縮
合してSOG膜を形成するための熱処理の雰囲気は、少
なくとも0.5mol%のオゾンと2mol%以上で5
mol%以下の水分とを含んでいることが好ましいこと
になる。
【0051】以上説明したように、上記一実施例は、パ
ー・ハイドロ・シラザン重合体を脱水縮合してSOG膜
を形成する際に上記条件の雰囲気での熱処理を行なうか
ぎり、SOG膜の表面のクラックの発生およびこのSO
G膜に設けたスルー・ホールのコンタクト抵抗の上昇を
抑制することが可能になる。さらに、NチャネルMOS
トランジスタのMOSトランジスタは、10年以上のト
ランジスタ寿命を有することができる。
【0052】上記一実施の形態の適用は、上記一実施例
に限定されるものではない。本実施の形態は、上記一実
施例における第1の層間絶縁膜にも適用できる。この場
合には、半導体素子を直接に覆う絶縁膜としてはHTO
膜が好ましい。さらに本実施の形態は、多層配線ではな
い半導体装置にも適用できる。また本実施の形態は、半
導体基板がシリコン基板に限定されるものではなく、化
合物半導体装置にも適用できる。
【0053】上記一実施の形態では、パー・ハイドロ・
シラザン重合体を脱水縮合してSOG膜を形成する際の
熱処理が、水分とオゾンとのが混在した雰囲気で行なわ
れた。しかしながら本発明の半導体装置の製造方法は、
上記脱水縮合のための熱処理を水分の活性酸素(O*
との共存する雰囲気で行なえばよいことから、上記一実
施の形態に限定されるものではない。本発明の半導体装
置の製造方法の他の実施の形態は、上記脱水縮合による
SOG膜の形成の熱処理を、過酸化水素雰囲気で行な
う。このときの過酸化水素の濃度は、2mol%以上で
5mol%以下であることが好ましい。
【0054】
【発明の効果】以上説明したように、本発明の半導体装
置の製造方法は、パー・ハイドロ・シラザン重合体を脱
水縮合してSOG膜を形成する際の熱処理が、水分と活
性酸素(O* )との共存する雰囲気で行なわれるため、
得られたSOG膜の表面のクラックの発生およびこのS
OG膜に設けたスルー・ホール(もしくはコンタクト・
ホール)のコンタクト抵抗の上昇を抑制することが可能
になる。さらに、半導体装置を構成する半導体素子にM
OSトランジスタが含まれる場合には、これらMOSト
ランジスタの寿命の短命化は、回避される。
【図面の簡単な説明】
【図1】本発明の一実施の形態の一実施例の製造工程の
断面模式図である。
【図2】上記一実施例の製造工程の断面模式図である。
【図3】上記一実施例の効果を説明するための図であ
り、トランジスタ寿命およびコンタクト抵抗に対するS
OG膜形成の熱処理雰囲気における水分濃度依存性を示
すグラフである。
【図4】上記一実施例の効果を説明するための図であ
り、SOG膜中に残留したN−H結合あるいはSi−O
H結合のFT−IR吸収係数のSOG膜形成時の水分濃
度依存性あるいはオゾン濃度依存性を示すグラフであ
る。
【図5】第1の従来の技術の製造工程の断面模式図てあ
る。
【図6】第2の従来の技術の製造工程の断面模式図であ
る。
【図7】上記第1,第2の従来の技術の問題点を説明す
るための図であり、トランジスタ寿命を示すグラフであ
る。
【符号の説明】
101,201 P型シリコン基板 102,202 フィールド酸化膜 103,203 ゲート酸化膜 104,204 ゲート電極 105,205 N+ 型ソース・ドレイン領域 106,109,206,209 酸化シリコン膜 107,207 BPSG膜 108a,108b,208aa,208ab,208
ba,208bb下層配線 110,210 塗布膜 111,211A,211B SOG膜 112a,112b,212aa,212ab,212
ba,212bbスルー・ホール 113,213 コンタクト・プラグ 114a,114b,214aa,214ab,214
ba,214bb上層配線
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平5−243223(JP,A) 特開 平7−25606(JP,A) (58)調査した分野(Int.Cl.6,DB名) H01L 21/316 H01L 21/31 H01L 21/768

Claims (14)

    (57)【特許請求の範囲】
  1. 【請求項1】 半導体基板の表面の素子形成領域に半導
    体素子を形成し、該半導体素子を含めて該半導体基板の
    表面を覆う絶縁膜を形成する工程と、 過水素化シラザン重合体((SiH2 NH)n )が有機
    溶剤に分散された溶液を前記絶縁膜の表面上に塗布し、
    少なくとも水分(H2 O)とオゾン(O3 )とを含んだ
    雰囲気で熱処理を行なってSOG膜を形成する工程と、 前記SOG膜,絶縁膜を貫通して前記半導体素子に達す
    るコンタクト・ホールを形成する工程と、 前記コンタクト・ホールを介して前記半導体素子に接続
    される金属配線を形成する工程とを有することを特徴と
    する半導体装置の製造方法。
  2. 【請求項2】 前記オゾンの濃度が少なくとも0.5m
    ol%であり、前記水分の濃度が2mol%以上,5m
    ol%以下であることを特徴とする請求項1記載の半導
    体装置の製造方法。
  3. 【請求項3】 シリコン基板の表面の素子形成領域に半
    導体素子を形成し、該半導体素子を含めて該シリコン基
    板の表面を覆う層間絶縁膜を形成する工程と、 前記層間絶縁膜の表面上に下層配線を形成する工程と、 前記下層配線を含めて前記層間絶縁膜の表面を覆う酸化
    シリコン膜を形成する工程と、 過水素化シラザン重合体が有機溶剤に分散された溶液を
    前記酸化シリコン膜の表面上に塗布し、少なくとも水分
    とオゾンとを含んだ雰囲気で熱処理を行なってSOG膜
    を形成する工程と、 前記SOG膜,前記酸化シリコン膜を貫通して前記下層
    配線に達するスルー・ホールを形成する工程と、 前記スルー・ホールを介して前記下層配線に接続される
    上層配線を形成する工程とを有することを特徴とする半
    導体装置の製造方法。
  4. 【請求項4】 前記半導体素子には、少なくともMOS
    トランジスタが含まれていることを特徴とする請求項3
    記載の半導体装置の製造方法。
  5. 【請求項5】 前記下層配線がアルミ系金属膜からな
    り、前記酸化シリコン膜の形成がテトラ・エトキシ・シ
    ラン(TEOS;Si(C2 5 O)4 ),モノ・シラ
    ン(SiH4 )あるいはジ・シラン(Si2 6 )と酸
    素(O2 )とを原料とするプラズマ化学気相成長法であ
    ることを特徴とする請求項3もしくは4記載の半導体装
    置の製造方法。
  6. 【請求項6】 前記オゾンの濃度が少なくとも0.5m
    ol%であり、前記水分の濃度が2mol%以上,5m
    ol%以下であることを特徴とする請求項3,請求項4
    もしくは請求項5記載の半導体装置の製造方法。
  7. 【請求項7】 前記層間絶縁膜には、少なくとも前記S
    OG膜が含まれていることを特徴とする請求項3,請求
    項4,請求項5もしくは請求項6記載の半導体装置の製
    造方法。
  8. 【請求項8】 半導体基板の表面の素子形成領域に半導
    体素子を形成し、該半導体素子を含めて該半導体基板の
    表面を覆う絶縁膜を形成する工程と、 過水素化シラザン重合体が有機溶剤に分散された溶液を
    前記絶縁膜の表面上に塗布し、少なくとも過酸化水素
    (H2 2 )を含んだ雰囲気で熱処理を行なってSOG
    膜を形成する工程と、 前記SOG膜,絶縁膜を貫通して前記半導体素子に達す
    るコンタクト・ホールを形成する工程と、 前記コンタクト・ホールを介して前記半導体素子に接続
    される金属配線を形成する工程とを有することを特徴と
    する半導体装置の製造方法。
  9. 【請求項9】 前記過酸化水素の濃度が、2mol%以
    上,5mol%以下であることを特徴とする請求項8記
    載の半導体装置の製造方法。
  10. 【請求項10】 シリコン基板の表面の素子形成領域に
    半導体素子を形成し、該半導体素子を含めて該シリコン
    基板の表面を覆う層間絶縁膜を形成する工程と、 前記層間絶縁膜の表面上に下層配線を形成する工程と、 前記下層配線を含めて前記層間絶縁膜の表面を覆う酸化
    シリコン膜を形成する工程と、 過水素化シラザン重合体が有機溶剤に分散された溶液を
    前記酸化シリコン膜の表面上に塗布し、少なくとも過酸
    化水素を含んだ雰囲気で熱処理を行なってSOG膜を形
    成する工程と、 前記SOG膜,前記酸化シリコン膜を貫通して前記下層
    配線に達するスルー・ホールを形成する工程と、 前記スルー・ホールを介して前記下層配線に接続される
    上層配線を形成する工程とを有することを特徴とする半
    導体装置の製造方法。
  11. 【請求項11】 前記半導体素子には、少なくともMO
    Sトランジスタが含まれていることを特徴とする請求項
    10記載の半導体装置の製造方法。
  12. 【請求項12】 前記下層配線がアルミ系金属膜からな
    り、前記酸化シリコン膜の形成がTEOS,モノ・シラ
    ンあるいはジ・シランと酸素とを原料とするプラズマ化
    学気相成長法であることを特徴とする請求項10もしく
    は11記載の半導体装置の製造方法。
  13. 【請求項13】 前記過酸化水素の濃度が、2mol%
    以上,5mol%以下であることを特徴とする請求項1
    0,請求項11もしくは請求項12記載の半導体装置の
    製造方法。
  14. 【請求項14】 前記層間絶縁膜には、少なくとも前記
    SOG膜が含まれていることを特徴とする請求項10,
    請求項11,請求項12もしくは請求項13記載の半導
    体装置の製造方法。
JP8017796A 1996-04-02 1996-04-02 半導体装置の製造方法 Expired - Fee Related JP2904110B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8017796A JP2904110B2 (ja) 1996-04-02 1996-04-02 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8017796A JP2904110B2 (ja) 1996-04-02 1996-04-02 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPH09275135A JPH09275135A (ja) 1997-10-21
JP2904110B2 true JP2904110B2 (ja) 1999-06-14

Family

ID=13711079

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8017796A Expired - Fee Related JP2904110B2 (ja) 1996-04-02 1996-04-02 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP2904110B2 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3178412B2 (ja) 1998-04-27 2001-06-18 日本電気株式会社 トレンチ・アイソレーション構造の形成方法
JP5020425B2 (ja) * 2000-04-25 2012-09-05 Azエレクトロニックマテリアルズ株式会社 微細溝をシリカ質材料で埋封する方法
KR100499171B1 (ko) * 2003-07-21 2005-07-01 삼성전자주식회사 스핀온글래스에 의한 산화실리콘막의 형성방법
JP5410207B2 (ja) 2009-09-04 2014-02-05 AzエレクトロニックマテリアルズIp株式会社 シリカ質膜製造方法およびそれに用いるポリシラザン塗膜処理液
JP5710308B2 (ja) 2011-02-17 2015-04-30 メルクパフォーマンスマテリアルズIp合同会社 二酸化ケイ素膜の製造方法
JP5970197B2 (ja) * 2012-02-08 2016-08-17 メルクパフォーマンスマテリアルズマニュファクチャリング合同会社 無機ポリシラザン樹脂
JP6060460B2 (ja) * 2012-11-22 2017-01-18 アーゼット・エレクトロニック・マテリアルズ(ルクセンブルグ)ソシエテ・ア・レスポンサビリテ・リミテ シリカ質膜の形成方法及び同方法で形成されたシリカ質膜
WO2015163360A1 (ja) 2014-04-24 2015-10-29 アーゼット・エレクトロニック・マテリアルズ(ルクセンブルグ)ソシエテ・ア・レスポンサビリテ・リミテ 共重合ポリシラザン、その製造方法およびそれを含む組成物ならびにそれを用いたシリカ質膜の形成方法
JP6926059B2 (ja) 2018-12-25 2021-08-25 信越化学工業株式会社 透明塗膜形成用組成物

Also Published As

Publication number Publication date
JPH09275135A (ja) 1997-10-21

Similar Documents

Publication Publication Date Title
US6319809B1 (en) Method to reduce via poison in low-k Cu dual damascene by UV-treatment
US6514855B1 (en) Semiconductor device manufacturing method having a porous insulating film
JP4368498B2 (ja) 半導体装置、半導体ウェーハおよびこれらの製造方法
JP3974023B2 (ja) 半導体装置の製造方法
JP3193335B2 (ja) 半導体装置の製造方法
KR20010006900A (ko) 반도체 집적회로장치 및 그 제조방법
KR100292409B1 (ko) 실리콘-메틸 결합을 함유하는 절연층을 포함하는 다층 구조의 절연막 및 그 형성방법
JP3082688B2 (ja) 配線形成法
JP2904110B2 (ja) 半導体装置の製造方法
KR100511039B1 (ko) 반도체 장치 및 반도체 장치 제조 방법
US6432843B1 (en) Methods of manufacturing integrated circuit devices in which a spin on glass insulation layer is dissolved so as to recess the spin on glass insulation layer from the upper surface of a pattern
JPH0653337A (ja) 半導体装置の製造方法
JP3015738B2 (ja) 半導体装置の製造方法
JP3230182B2 (ja) 半導体装置の製造方法
JP2000150517A5 (ja)
JP2001077192A (ja) 半導体装置およびその製造方法
JP2000243749A (ja) 絶縁膜の形成方法
JP3498619B2 (ja) 半導体装置とその製法
JP2006041107A (ja) 半導体装置及びその製造方法
KR100277181B1 (ko) 다층 금속 배선용 절연막을 구비한 반도체 장치의 제조 방법
JP2900718B2 (ja) 半導体装置及びその製造方法
TW415004B (en) Manufacture of low-k inter-metal dielectric layer
JPH02290018A (ja) 半導体装置の製造方法
JP4034524B2 (ja) 半導体装置およびその製造方法
JPH11330239A (ja) 半導体装置及び半導体装置の製造方法

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19990223

LAPS Cancellation because of no payment of annual fees