JPWO2008029834A1 - シリカ質膜形成用組成物およびそれを用いたシリカ質膜の製造法 - Google Patents

シリカ質膜形成用組成物およびそれを用いたシリカ質膜の製造法 Download PDF

Info

Publication number
JPWO2008029834A1
JPWO2008029834A1 JP2008533181A JP2008533181A JPWO2008029834A1 JP WO2008029834 A1 JPWO2008029834 A1 JP WO2008029834A1 JP 2008533181 A JP2008533181 A JP 2008533181A JP 2008533181 A JP2008533181 A JP 2008533181A JP WO2008029834 A1 JPWO2008029834 A1 JP WO2008029834A1
Authority
JP
Japan
Prior art keywords
film
siliceous film
composition
forming
siliceous
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008533181A
Other languages
English (en)
Inventor
昌 伸 林
昌 伸 林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
AZ Electronic Materials Japan Co Ltd
Original Assignee
AZ Electronic Materials Japan Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by AZ Electronic Materials Japan Co Ltd filed Critical AZ Electronic Materials Japan Co Ltd
Publication of JPWO2008029834A1 publication Critical patent/JPWO2008029834A1/ja
Pending legal-status Critical Current

Links

Classifications

    • CCHEMISTRY; METALLURGY
    • C08ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08GMACROMOLECULAR COMPOUNDS OBTAINED OTHERWISE THAN BY REACTIONS ONLY INVOLVING UNSATURATED CARBON-TO-CARBON BONDS
    • C08G77/00Macromolecular compounds obtained by reactions forming a linkage containing silicon with or without sulfur, nitrogen, oxygen or carbon in the main chain of the macromolecule
    • C08G77/60Macromolecular compounds obtained by reactions forming a linkage containing silicon with or without sulfur, nitrogen, oxygen or carbon in the main chain of the macromolecule in which all the silicon atoms are connected by linkages other than oxygen atoms
    • C08G77/62Nitrogen atoms
    • CCHEMISTRY; METALLURGY
    • C09DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09DCOATING COMPOSITIONS, e.g. PAINTS, VARNISHES OR LACQUERS; FILLING PASTES; CHEMICAL PAINT OR INK REMOVERS; INKS; CORRECTING FLUIDS; WOODSTAINS; PASTES OR SOLIDS FOR COLOURING OR PRINTING; USE OF MATERIALS THEREFOR
    • C09D183/00Coating compositions based on macromolecular compounds obtained by reactions forming in the main chain of the macromolecule a linkage containing silicon, with or without sulfur, nitrogen, oxygen, or carbon only; Coating compositions based on derivatives of such polymers
    • C09D183/16Coating compositions based on macromolecular compounds obtained by reactions forming in the main chain of the macromolecule a linkage containing silicon, with or without sulfur, nitrogen, oxygen, or carbon only; Coating compositions based on derivatives of such polymers in which all the silicon atoms are connected by linkages other than oxygen atoms
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02109Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02109Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02109Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02219Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and nitrogen
    • H01L21/02222Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and nitrogen the compound being a silazane
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02225Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02296Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02321Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer
    • H01L21/02323Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of oxygen
    • H01L21/02326Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of oxygen into a nitride layer, e.g. changing SiN to SiON
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02296Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/312Organic layers, e.g. photoresist
    • H01L21/3121Layers comprising organo-silicon compounds
    • H01L21/3125Layers comprising organo-silicon compounds layers comprising silazane compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314Inorganic layers
    • H01L21/316Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/3165Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation
    • H01L21/31654Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself
    • H01L21/31658Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself by thermal oxidation, e.g. of SiGe
    • H01L21/31662Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself by thermal oxidation, e.g. of SiGe of silicon in uncombined form
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02109Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314Inorganic layers
    • H01L21/318Inorganic layers composed of nitrides
    • H01L21/3185Inorganic layers composed of nitrides of siliconnitrides
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/31504Composite [nonstructural laminate]
    • Y10T428/31652Of asbestos
    • Y10T428/31663As siloxane, silicone or silane

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Organic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Wood Science & Technology (AREA)
  • Materials Engineering (AREA)
  • Health & Medical Sciences (AREA)
  • Medicinal Chemistry (AREA)
  • Polymers & Plastics (AREA)
  • Formation Of Insulating Films (AREA)
  • Element Separation (AREA)
  • Silicon Polymers (AREA)

Abstract

均一性の高いシリカ質膜を形成することができる、膜厚収縮率の小さいシリカ質膜形成用組成物と、トレンチ幅が非常に狭い場合であっても、トレンチ内部まで均一に埋設できるトレンチ・アイソレーション構造の形成方法を提供する。このシリカ質膜形成用組成物は、ハロシラン化合物を1種類または2種類以上組み合わせて共アンモノリシスさせることにより得られるポリシラザン化合物と、溶剤とを含んでなる。また本発明によるシリカ質膜の製造法は、シリコン基板の表面上に、前記シリカ質膜形成用組成物を塗布し、1000℃未満の酸素雰囲気または水蒸気を含む酸化雰囲気で加熱処理して前記組成物を二酸化ケイ素膜に転化させる。

Description

本発明は、電子デバイスにおけるシリカ質膜を形成させるための組成物、ならびにそれを用いたシリカ質膜の製造法に関するものである。さらに詳しくは、本発明は半導体素子などの電子デバイスの製造において、電子デバイスに絶縁のために形成されるシャロー・トレンチ・アイソレーション構造を形成させるためのポリシラザン化合物を含んでなる組成物、およびそれを用いてシリカ質膜を形成させる方法に関するものである。
一般に、半導体装置の様な電子デバイスにおいては、半導体素子、例えばトランジスタ、抵抗、およびその他、が基板上に配置されているが、これらは電気的に絶縁されている必要がある。したがって、これら素子の間には、素子を分離するための領域が必要であり、これをアイソレーション領域と呼ぶ。従来は、このアイソレーション領域を半導体基板の表面に選択的に絶縁膜を形成させることにより行うことが一般的であった。
一方、電子デバイスの分野においては、近年、高密度化、および高集積化が進んでいる。このような高密度および高集積度化が進むと、必要な集積度に見合った、微細なアイソレーション構造を形成させることが困難となり、そのようなニーズに合致した新たなアイソレーション構造が要求される。そのようなものとして、トレンチ・アイソレーション構造が挙げられる。この構造は、半導体基板の表面に微細な溝を形成させ、その溝の内部に絶縁物を充填して、溝の両側に形成される素子の間を電気的に分離する構造である。このような素子分離のための構造は、従来の方法に比べてアイソレーション領域を狭くできるため、昨今要求される高集積度を達成するために有効な素子分離構造である。
このようなトレンチ・アイソレーション構造を形成させるための方法として、CVD法や高密度プラズマCVD法が挙げられる(例えば、特許文献1参照)。しかしながら、これらの方法によると、昨今要求される、例えば100nm以下の微細な溝内を埋設しようとする場合に、溝内にボイドが形成されることがあった。これらの構造欠陥は、基板の物理的強度や絶縁特性を損なう原因となる。
また、一方で、トレンチ溝の埋設性を改良するために、水酸化シリコンを溶液として塗布した後、形成された塗膜を熱処理して二酸化シリコンに転化させる方法も検討されている(例えば、特許文献1参照)。しかし、この方法では、水酸化シリコンが二酸化ケイ素に転化する際に体積収縮が起きてクラックが発生することがあった。
そのようなクラックを抑制するための方法として、水酸化シリコンの代わりにポリシラザンを用いる方法も検討されている(例えば、特許文献1および2)。これらの方法では、二酸化シリコンに転化される際の体積収縮がより小さいポリシラザンを用いることによって、体積収縮に起因するクラックを防止しようとするものである。ポリシラザンを含む組成物を塗布して溝を埋設した後に酸化雰囲気において処理して、高純度かつ緻密な二酸化ケイ素を形成させてトレンチ・アイソレーション構造を形成させる方法は、組成物の浸透性が優れているためにボイドが発生しにくいという利点がある。しかしながら、本発明者らの検討によれば、このようなトレンチ・アイソレーション構造においては、塗膜の表面部分とトレンチ内部とでエッチングレートが均一にならないという問題があることがわかった。これは、ポリシラザンが二酸化ケイ素に転化してシリカ質膜が形成される際に、塗膜の表面部分とトレンチ内部とで酸素の供給量などの反応条件が微妙に異なるために、シリカ質膜の膜質がトレンチの内部と外部とで、あるいは溝内の深さによって異なり、結果的にトレンチ溝部において密度が低くなることに起因するものと考えられる。この問題は、デバイス設計およびプロセス設計の制限から要求される低温処理を行った場合に顕著であり、特に高アスペクトレシオのトレンチ部でエッチングレートが大きくなるという現象として発現する。昨今の半導体デバイスは高密度化が進んでいるため、このようなエッチングレートの不均一は大きな問題となる。
特許第3178412号公報(段落0005〜0016) 特開2001−308090号公報 特開2005−120029号公報
本発明は上記のような問題点に鑑み、微細なトレンチの内部においても均一かつ緻密なシリカ質膜を得るための組成物を提供するものである。
本発明によるシリカ質膜形成用組成物は、式(A):
X−(SiY−X (A)
(式中、Xはハロゲン、Yは水素またはハロゲンであり、それぞれのX、およびそれぞれのYは同一であっても異なっていてもよく、nは2以上の数である)
で表されるハロシラン化合物を1種類または2種類以上組み合わせて共アンモノリシスさせることにより得られた、4つの結合手のすべてが水素以外の原子に結合している4級ケイ素を含有しているポリシラザンポリシラザン化合物と、前記ポリシラザン化合物を溶解し得る溶剤とを含んでなることを特徴とするものである。
また、本発明によるシリカ質膜の製造法は、
凹凸を有するシリコン基板の表面上に、前記のシリカ質膜形成用組成物を塗布する塗布工程、および
塗布済み基板を1000℃未満の酸素雰囲気または水蒸気を含む酸化雰囲気で加熱処理して前記組成物を二酸化ケイ素膜に転化させる硬化工程
を含んでなることを特徴とするものである。
さらに、本発明によるシリカ質膜は、前記の製造法により製造されたシリカ質膜であって、前記シリカ質膜の膜厚収縮率が、ポリヒドロポリシラザンの膜厚収縮率に対して95%以下であることを特徴とするものである。
本発明によれば、膜の膜厚収縮率が低いシリカ質膜を形成することができるシリカ質膜形成用組成物が提供される。さらに、このシリカ質膜形成用組成物を用いてトレンチ・アイソレーション構造を形成させれば、トレンチ幅が非常に狭い場合であっても、トレンチ内部まで均一な膜質を得ることができ、高いアスペクト比が要求される半導体デバイスにおいても高品質なトレンチ・アイソレーション構造を形成することができる。
シリカ質膜形成用組成物
本発明によるシリカ質膜形成用組成物は、式(A):
X−(SiY−X (A)
(式中、Xはハロゲン、Yは水素またはハロゲンであり、それぞれのX、およびそれぞれのYは同一であってもことなっていてもよく、nは2以上の数である)
で表されるハロシラン化合物を1種類または2種類以上組み合わせて共アンモノリシスさせることにより得られる4級ケイ素含有ポリシラザン化合物と、前記ポリシラザン化合物を溶解し得る溶剤とを含んでなる。ここで、「4級ケイ素」とは、ケイ素の4つの結合手に水素以外の原子が結合しているケイ素原子、言い換えればケイ素の4つの結合手に水素が一つも結合していないケイ素原子をいう。ケイ素の結合手に結合する原子は水素以外であれば、どんなものであってもよい。具体的にはシラザン基の窒素やケイ素、炭化水素基の炭素、シロキシ基の酸素、ハロゲン、水酸基の酸素、アミノ基の窒素などが挙げられる。より好ましくは、ケイ素の4つの結合手に窒素原子、特にシラザン基の窒素が結合していることが好ましい。このような4級ケイ素の存在は、NMR、例えばDEPT−29Si−NMRなどにより検出することが可能である。
ここで、共アンモノリシス反応により得られるポリシラザンが4級ケイ素を含むためには、ハロシラン化合物中のケイ素原子に水素が結合してないことが好ましい。すなわち、あるケイ素に結合する原子が、隣接するケイ素原子およびハロゲンだけであれば、共アンモノリシス反応の後に、そのケイ素原子に結合しているのは、反応により生じたシラザン基または反応前から存在するケイ素原子だけであり、4級ケイ素となるからである。ただし、前記した(A)式で表される、Si原子が2個以上連続して結合しているハロシラン化合物を用いた場合、あるケイ素原子に水素が結合していても、共アンモノリシス反応の後には4級ケイ素となる場合がある。この反応機構は明らかになっていないが、(A)式中のYがすべて水素であっても4級ケイ素を含むポリシラザンが形成され、本願発明によりシリカ質膜形成用組成物に用いることができる。
通常、基板などに組成物を塗布してから焼成することによりシリカ質膜を形成させる場合、その組成物にはシリカ質膜の原料となるシラン化合物やシラザン化合物などが用いられ、これらの化合物中にはSi−OまたはSi−N結合などが含まれる。本発明による組成物に含まれるポリシラザン化合物にはSi−N結合を構成するケイ素原子として4級ケイ素が含まれている。このようなポリシラザン化合物が酸化されることにより二酸化ケイ素が形成されるが、本発明者らの検討によると、このような4級ケイ素を含有するポリシラザン化合物を含む組成物により形成される膜の膜厚収縮率は一般のシラン化合物やシラザン化合物を含む組成物の場合より小さいことがわかった。この理由は明確に解明されていないが、組成物中に4級ケイ素が多く存在することにより、ポリシラザン化合物が3次元的にかさ高い構造になっており、Si−N−Si結合が酸化によりSi−O−Si結合と変化して結合距離が短くなっても体積の収縮を抑制することが起因するものと考えられる。
このようなポリシラザン化合物の分子量は特に限定されないが、一般に1,500以上、好ましくは2,000〜3,000のものが用いられる。
また、前記のアンモノリシス反応の原料として、ジクロロモノシランを用いることもできる。具体的には、
ジクロロモノシランと
X−(SiY−X (A)
(式中、X、Y、およびnは前に定義したとおりである)
で表されるハロポリシラン化合物とを共アンモノリシスさせることにより、本発明による組成物に用いるポリシラザンを製造することができる。ここで、式(A)の化合物を複数組み合わせることもできる。さらには、1種類の式(A)の化合物を、あるいはnが異なる2種類以上の式(A)の化合物を、組み合わせて共アンモノリシスさせることで、ポリシラザンを製造することができる。本発明の組成物に、このようなポリシラザン化合物を用いることができる。
これらのポリシラザン化合物は、必要に応じて2種類以上を組み合わせて使用することもできる。
本発明におけるシリカ質膜形成用組成物は、前記したポリシラザン化合物の他に溶媒を含んでなる。用いることができる溶媒は、前記のポリシラザン化合物を溶解し得るものであれば任意に選択することができる。このような溶媒の具体例としては、(a)芳香族化合物、例えばベンゼン、トルエン、キシレン、エチルベンゼン、ジエチルベンゼン、トリメチルベンゼン、トリエチルベンゼン、およびデカヒドロナフタレン、(b)鎖状飽和炭化水素、例えばn−ペンタン、i−ペンタン、n−ヘキサン、i−ヘキサン、n−ヘプタン、i−ヘプタン、n−オクタン、i−オクタン、n−ノナン、i−ノナン、n−デカン、およびi−デカン、(c)環状飽和炭化水素、例えばシクロヘキサン、エチルシクロヘキサン、メチルシクロヘキサン、およびp−メンタン、(d)環状不飽和炭化水素、例えばシクロヘキセン、およびジペンテン(リモネン)、(e)エーテル、例えばジプロピルエーテル、ジブチルエーテル、およびアニソール、(f)エステル、例えば酢酸n−ブチル、酢酸i−ブチル、酢酸n−アミル、および酢酸i−アミル、(g)ケトン、例えばメチルi−ブチルケトン、が挙げられる。
本発明におけるシリカ質膜形成用組成物は、塗布時の成膜性改良、Si−N−SiのSi−O−Siへの転化に起因する収縮の調整などの目的で、本願発明において特定された4級ケイ素を含有するポリシラザン化合物に、さらに他のポリシラザン化合物を含んでもよい。一般に、前記した4級ケイ素を含有するポリシラザン化合物に、他のポリシラザン化合物を混合して用いることにより、塗布性、形成されるシリカ質膜の緻密性などが改良される傾向にあり、これらを組み合わせて用いることが好ましい。このような他のポリシラザン化合物は、従来知られているものから選択することができ、例えば下記一般式(I)で示されるものである。
Figure 2008029834
式中、R〜Rは、各々独立に、水素、炭素数1〜3のアルキル基、置換または非置換フェニル基を表し、
rは重合度を表す整数である。
このような他のポリシラザン化合物は上記の式(I)で表されるものの他、一般に知られているものから目的に応じて任意に選択することができる。
本発明における4級ケイ素を含有するポリシラザンと、他のポリシラザンとの配合比は特に限定されないが、4級ケイ素を含有するポリシラザンの配合比が、ポリシラザン化合物全体に対して一般に5〜40重量%であり、10〜30重量%であることが好ましい。
本発明によるシリカ質膜形成用組成物は、前記したようにポリシラザン化合物中に存在する4級ケイ素によって、形成されるシリカ質膜の膜厚収縮率を小さくさせるものである。したがって、4級ケイ素の含有量が比較的高い場合に、Si−O−Siへ転化させたときの収縮が小さくなる傾向にある。このため、具体的には、組成物に含まれるケイ素の数に対する4級ケイ素の数の比が30原子%以上、好ましくは50原子%以上であることが好ましい。一方、Si−N−Si結合がSi−O−Si結合に転化されるときの収縮を調整し、膜の収縮率と膜物性とを適切に維持するためには、3級以下のケイ素がある程度存在し、その比が0.1原子%以上であることが好ましい。3級以下のケイ素の比率を高くするためには、前記の4級ケイ素を多く有するポリシラザン化合物に、さらに他のポリシラザン化合物を配合することができる。ここで、このポリシラザン化合物は、4級ケイ素を含むものであっても、また式(II)のようなものであってもよい。
また、シリカ質膜形成用組成物の固形分濃度は特に限定されないが、均一で十分な膜厚を得るため、組成物中の固形分濃度は、一般に5〜30重量%、好ましくは20〜30重量%とする。なお、組成物の固形分濃度は、塗布方法や最終的に形成させるシリカ質膜の厚さなどにより適切に調整するべきである。
シリカ質膜の製造法
本発明によるシリカ質膜の製造法によれば、凹凸のあるシリコン基板上に、ボイドがなく、膜質も均質な被膜を形成することができる。したがって、電子デバイスのトランジスター部やキャパシター部の平坦化絶縁膜(プリメタル絶縁膜)として形成することも、また溝付きシリコン基板上にシリカ質膜を形成させて溝を埋封することによって、トレンチ・アイソレーション構造を形成することもできる。以下、トレンチ・アイソレーション構造を形成させる方法に基づいて本発明を説明する。
本発明によるシリカ質膜の製造法は、
凹凸を有するシリコン基板の表面上に、
X−(SiY−X (A)
(式中、Xはハロゲン、Yは水素またはハロゲンであり、それぞれのX、およびそれぞれのYは同一であってもことなっていてもよく、nは2以上の数である)
で表されるハロポリシラン化合物を1種類または2種類以上組み合わせて共アンモノリシスさせることにより得られるポリシラザン化合物と、前記ポリシラザン化合物を溶解し得る溶剤とを含んでなるシリカ質膜形成用組成物を塗布する塗布工程、および
塗布済み基板を1000℃未満の酸素雰囲気または水蒸気を含む酸化雰囲気で加熱処理して前記組成物を二酸化ケイ素膜に転化させる硬化工程
を含んでなる。
特に前項のポリシラザン化合物は、ジクロロモノシランと、
X−(SiY−X (A)
(式中、X、Y、およびnは前に定義したとおりである)
で表されるハロシラン化合物とを共アンモノリシスさせることにより製造されたものであることが好ましい。ここで、式(A)の化合物を複数組み合わせることもできる。さらには、1種類の式(A)の化合物を、あるいはnが異なる2種類以上の式(A)の化合物を、組み合わせて共アンモノリシスさせることで、製造することができる。
これらのポリシラザン化合物は、必要に応じて2種類以上を組み合わせて使用することもできる。
(A)塗布工程
本発明によるシリカ質膜形成用組成物は、基板上のトレンチ・アイソレーション構造の形成に適したものである。したがって、シリカ質膜を形成させる基板は、そのような構造を形成させるための凹凸を有する基板である。このため、本発明のシリカ質膜の製造法においては凹凸を有するシリコン基板を用いる。特にトレンチ・アイソレーション構造を形成させる場合には所望の溝パターンを有するシリコン基板を準備する。この溝形成には、任意の方法を用いることができ、例えば特許文献1または2にも記載されている。具体的な方法は、以下に示すとおりである。
まず、シリコン基板表面に、例えば熱酸化法により、二酸化シリコン膜を形成させる。ここで形成させる二酸化シリコン膜の厚さは一般に5〜30nmである。
必要に応じて、形成された二酸化シリコン膜上に、例えば減圧CVD法により、窒化シリコン膜を形成させる。この窒化シリコン膜は、後のエッチング工程におけるマスク、あるいは後述する研磨工程におけるストップ層として機能させることのできるものである。窒化シリコン膜は、形成させる場合には、一般に100〜400nmの厚さで形成させる。
このように形成させた二酸化シリコン膜または窒化シリコン膜の上に、フォトレジストを塗布する。必要に応じてフォトレジスト膜を乾燥または硬化させた後、所望のパターンで露光および現像してパターンを形成させる。露光の方法はマスク露光、走査露光など、任意の方法で行うことができる。また、フォトレジストも解像度などの観点から任意のものを選択して用いることができる。
形成されたフォトレジスト膜をマスクとして、窒化シリコン膜およびその下にある二酸化シリコン膜を順次エッチングする。この操作によって、窒化シリコン膜および二酸化シリコン膜に所望のパターンが形成される。
パターンが形成された窒化シリコン膜および二酸化シリコン膜をマスクとして、シリコン基板をドライエッチングして、トレンチ・アイソレーション溝を形成させる。
形成されるトレンチ・アイソレーション溝の幅は、フォトレジスト膜を露光するパターンにより決定される。半導体素子におけるトレンチ・アイソレーション溝は、目的とする半導体素子により異なるが、幅は一般に0.02〜10μm、好ましくは0.05〜5μm、であり、深さは200〜1000nm、好ましくは300〜700nmである。本発明による方法は、従来のトレンチ・アイソレーション構造の形成方法に比べて、より狭く、より深い部分まで、均一に埋設することが可能であるため、より狭く、より深いトレンチ・アイソレーション構造を形成させる場合に適しているものである。特に、従来のシリカ質膜形成用組成物やシリカ質膜の形成方法では、溝の深い部分まで均一なシリカ質膜の形成が困難であった、溝の幅が一般に0.5μm以下、特に0.1μm以下、アスペクト比が5以上であるトレンチ・アイソレーション構造を形成する場合、本発明によるシリカ質膜形成用組成物を用いることにより溝内のシリカ質膜を均一に形成させることができる。
次いで、このように準備されたシリコン基板上に、シリカ質膜の材料となる前記のシリカ質膜形成用組成物の塗膜を形成させる。
シリカ質膜形成用組成物は、任意の方法で基板上に塗布することができる。具体的には、スピンコート、カーテンコート、ディップコート、およびその他が挙げられる。これらのうち、塗膜面の均一性などの観点からスピンコートが特に好ましい。
シリカ質膜形成用組成物塗布後のトレンチ溝埋設性および塗膜表面の平坦性を両立させるために、塗布される塗膜の厚さは、一般に10〜1,000nm、好ましくは50〜800nmである。
塗布の条件は、組成物の濃度、溶媒、または塗布方法などによって変化するが、スピンコートを例に挙げると以下の通りである。
最近は製造の歩留まりを改善するために、大型の基板に素子を形成させることが多いが、8インチ以上のシリコン基板に均一にシリカ質膜形成用組成物の塗膜を形成させるためには、複数の段階を組み合わせたスピンコートが有効である。
まず、シリコン基板の中心部に、または基板全面に平均的に塗膜が形成されるような、中心部を含む数カ所に、一般にシリコン基板1枚あたり0.5〜20ccの組成物を滴下する。
次いで、滴下した組成物をシリコン基板全面に広げるために、比較的低速かつ短時間、例えば回転速度50〜500rpmで0.5〜10秒、回転させる(プレスピン)。
次いで、塗膜を所望の厚さにするために、比較的高速、例えば回転速度500〜4500rpmで0.5〜800秒、回転させる(メインスピン)。
さらに、シリコン基板の周辺部での塗膜の盛り上がりを低減させ、かつ塗膜中の溶剤を可能な限り乾燥させるために、前記メインスピン回転速度に対して500rpm以上速い回転速度で、例えば回転速度1000〜5000rpmで5〜300秒、回転させる(ファイナルスピン)。
これらの塗布条件は、用いる基板の大きさや、目的とする半導体素子の性能などに応じて、適宜調整される。
(B)硬化工程
組成物を塗布した後、必要に応じてプリベーク工程(詳細後述)に付した後、ポリシラザン塗膜をシリカ質膜に転化させて硬化させるために、基板全体を加熱する。通常は、基板全体を硬化炉などに投入して加熱するのが一般的である。
硬化は、硬化炉やホットプレートを用いて、水蒸気を含んだ、不活性ガスまたは酸素雰囲気下で行うことが好ましい。水蒸気は、ケイ素含有化合物またはケイ素含有重合体、ならびに存在する場合にはポリシラザン化合物をシリカ質膜(すなわち二酸化ケイ素)に十分に転化させるのに重要であり、好ましくは30%以上、より好ましくは50%以上、最も好ましくは70%以上とする。特に水蒸気濃度が80%以上であると、有機化合物のシリカ質膜への転化が進行しやすくなり、ボイドなどの欠陥が発生が少なくなり、シリカ質膜の特性が改良されるので好ましい。雰囲気ガスとして不活性ガスを用いる場合には、窒素、アルゴン、またはヘリウムなどを用いる。
硬化させるための温度条件は、用いるシリカ質膜形成用組成物の種類や、工程の組み合わせ方によって変化する。しかしながら、温度が高いほうがケイ素含有化合物、ケイ素含有重合体、およびポリシラザン化合物がシリカ質膜に転化される速度が速くなる傾向にあり、また、温度が低いほうがシリコン基板の酸化または結晶構造の変化によるデバイス特性への悪影響が小さくなる傾向がある。このような観点から、本発明による方法では、通常1000℃以下、好ましくは400〜700℃で加熱を行う。ここで、目標温度までの昇温時間は一般に1〜100℃/分であり、目標温度に到達してからの硬化時間は一般に1分〜10時間、好ましくは15分〜3時間、である。必要に応じて硬化温度または硬化雰囲気の組成を段階的に変化させることもできる。
この加熱により、ポリシラザン化合物が二酸化ケイ素に転化してシリカ質膜となる。このとき、シリカ質膜の原料が一般的なポリシラザン化合物だけである組成物を用いた場合、膜の膜厚収縮率は15〜20%程度となるのが一般的である。これに対して、本発明による、構造中に4級ケイ素を含有するポリシラザン化合物を含むシリカ質膜形成用組成物を用いた場合、10%以下のシリカ質膜の膜厚収縮率を達成することができる。これは、4級ケイ素が存在することにより、ポリシラザン化合物が3次元的にかさ高い構造になっており、Si−N−Si結合がSi−O−Si結合に転換する反応で発生する体積収縮を緩和するため、形成されるシリカ質膜の膜厚収縮率が小さくなるものと考えられる。
シリカ質膜の膜厚収縮率の測定は、測定条件のわずかな返納の影響を受けやすいため、絶対値で評価するよりも相対的に評価することが便利である。このような相対的評価の基準として、実質的に純粋なポリヒドロポリシラザンを含む組成物から形成されたシリカ質膜を基準として、その膜厚収縮率を100%とした場合、本発明によるシリカ質膜形成用組成物を用いて形成されたシリカ質膜の膜厚収縮率は、一般に95%以下、好ましくは92%以下となる。
なお、本発明における膜厚収縮率とは、組成物を二酸化ケイ素膜に転換させるための加熱処理の前後で、膜厚がどれだけ収縮するかを表すものである。具体的には、シリコンウェハー上にシリカ質膜を形成させる場合に、シリカ質膜形成用組成物を二酸化ケイ素膜に転換させるための加熱処理の前後で膜厚を測定し、それらの数値から下記の式に従って膜厚収縮率Xを算出することができる。
X=[{(thk)−(thk)}/(thk)]×100
ここで、(thk)は加熱処理前の膜厚であり、(thk)は加熱処理後の膜厚である。これらの膜厚はエリプソメーター等で測定することが可能である。
本発明によるトレンチ・アイソレーション構造の形成方法は、前記の各工程を必須とするものであるが、必要に応じて、さらなる工程を組み合わせることもできる。これらの組み合わせることのできる工程について説明すると以下の通りである。
(a)プリベーク工程
シリカ質膜形成用組成物が塗布された基板を、硬化工程に先立って、プリベーク処理をすることができる。この工程では、塗膜中に含まれる溶媒の完全除去と、塗膜の予備硬化を目的とするものである。特に4級ケイ素を含有するポリシラザン化合物を含む組成物を用いる本発明のトレンチ・アイソレーション構造の形成方法においては、プリベーク処理をすることにより、シリカ質膜の緻密性が向上するので、プリベーク工程を組み合わせることが好ましい。
通常、プリベーク工程では、実質的に一定温度で加熱する方法がとられる。また、硬化の際に塗膜が収縮し、トレンチ・アイソレーション溝部がへこみになったり、溝内部にボイドが生じたりすることを防ぐために、プリベーク工程における温度を制御し、経時で上昇させながらプリベークを行うことが好ましい。プリベーク工程における温度は通常50℃〜400℃、好ましくは100〜300℃、の範囲内である。プリベーク工程の所要時間は一般に10秒〜30分、好ましくは30秒〜10分、である。
プリベーク工程における温度を経時で上昇させるには、基板が置かれている雰囲気の温度を段階的に上昇させる方法、あるいは温度を単調増加的に上昇させる方法が挙げられる。ここで、プリベーク工程における最高プリベーク温度は、被膜からの溶媒を除去するという観点から、シリカ質膜形成用組成物に用いる溶媒の沸点よりも高い温度に設定するのが一般的である。
なお、本発明による方法においてプリベーク工程を組み合わせる場合には、プリベークにより高温となった基板を、温度が下がる前に、好ましくは50℃以上、プリベーク時の最高温度以下の温度の基板を硬化工程に付すことが好ましい。温度が下がる前の基板を硬化工程に付すことで、再度温度を上昇させるエネルギーと時間とを節約することができる。
(b)研磨工程
硬化させた後、硬化したシリカ質膜の不要な部分は除去することが好ましい。そのために、まず研磨工程により、基板表面にあるシリカ質膜を研磨により除去する。この工程が研磨工程である。この研磨工程は、硬化処理の後に行うほか、プリベーク工程を組み合わせる場合には、プリベーク直後に行うこともできる。
研磨は化学的機械的研磨(Chemical Mechanical Polishing、以下CMPという)により行う。このCMPによる研磨は、一般的な研磨剤および研磨装置により行うことができる。具体的には、研磨剤としてはシリカ、アルミナ、またはセリアなどの研磨材と、必要に応じてその他の添加剤とを分散させた水溶液などを用いることができる、研磨装置としては、市販の一般的なCMP装置を用いることができる。
(c)エッチング工程
前記の研磨工程において、基板表面の、シリカ質膜形成用組成物に由来するシリカ質膜はほとんど除去されるが、残存しているシリカ質膜を除去するために、さらにエッチング処理を行うことが好ましい。エッチング処理はエッチング液を用いるのが一般的であり、エッチング液としては、シリカ質膜を除去できるものであれば特に限定されないが、通常はフッ化アンモニウムを含有するフッ酸水溶液を用いる。この水溶液のフッ化アンモニウム濃度は5%以上であることが好ましく、30%以上であることがより好ましい。
従来の方法により形成されたトレンチ・アイソレーション構造では、溝の内部と外部とでシリカ質膜の膜質が異なることがあった。このため、これらの研磨またはエッチングにより基板を処理した際に、溝部で凹みが生じたりして、最終的な製品の品質が悪化することがあった。ところが本発明の方法によるトレンチ・アイソレーション構造では、膜質が均一であるために所望の性能を有する製品を製造することが可能である。
シリカ質膜付き基材
本発明によるシリカ質膜付き基材は、前記したトレンチ・アイソレーション構造の形成方法を例に説明したシリカ質膜の製造法により製造されたものである。このようなシリカ質膜付き基板は、膜の膜厚収縮率が低いシリカ質膜形成用組成物により被覆され、これによりトレンチ内部、特に微細なトレンチの底部においてもシリカ質膜の密度が下がることが無く、いたるところで均一であるため、機械的な強度も均一であり、またエッチングや研磨などの加工を行った際にも均一性および平坦性が保たれ、優れた最終製品を得ることができる。
合成例1
純度99%以上のジクロロシラン404gを0℃に調温した脱水ピリジン5kgに撹拌しながら注入した。引き続き、ヘキサクロロジシラン59gを撹拌しながら注入した。この混合物の温度を0℃に維持したまま、純度99.9%のアンモニアガス298リットルを撹拌しながら混合物に注入した。
0℃に維持したまま撹拌を続けて12時間反応を行った後、乾燥窒素を30分間吹き込み、過剰なアンモニアを除去し、その後スラリー状の反応溶液を濾過して塩化アンモニウムを除去した。得られた濾液にキシレンを混合して50℃に加熱し、20mmHgの減圧下で蒸留してピリジンを除去し、重量平均分子量2,000のポリマーを含む20重量%濃度の溶液とした。さらにこの溶液を濾過精度0.1μmのフィルターで濾過し、ポリマー溶液を得た。このポリマーをDEPT−29Si−NMRにより評価したところ、4級ケイ素が検出され、ポリマー中の全てのケイ素の数に対する4級ケイ素の数の比は70原子%であった。さらに、ポリマーにはSi−Si結合の存在は認められず、4級ケイ素の結合手には窒素原子が結合していることがわかった。
実施例1
合成例1で得られたポリマー溶液をベアシリコン基板上にスピンコート法で塗布した。塗布条件は回転速度1000rpm、回転時間20秒とし、膜厚0.6μmの塗膜を得た。塗布後の基板をホットプレート上で150℃/3分間プリベークし、引き続き冷却せずに純酸素雰囲気下の硬化炉に基板を導入した。硬化炉内で昇温速度10℃/分で700℃まで加熱し、さらに水蒸気濃度80%の酸素雰囲気下で30分間加熱して硬化させてシリカ質膜を得た。
得られた硬化膜をFTIRにて測定したところ、Si−O結合に帰属される波数1080cm−1の吸収が観測され、シリカ質膜が得られていることが確認された。一方で、N−H結合およびSi−H結合に帰属される波数3380cm−1および2200cm−1の吸収は観測されず、ポリシラザンが二酸化ケイ素(シリカ)に転換したことが確認された。また、塗布前の基板を基準として、応力計により膜の応力を測定したところ31MPaであった。さらに、0.5重量%のフッ化水素酸と30重量%のフッ化アンモニウムを含む水溶液をエッチング液として用い、23℃でエッチングを行って、熱酸化シリカ膜に対する相対エッチングレートを測定したところ1.56であった。
実施例2
シリコン基板上に、0.05、0.1、0.2、0.5,および1.0μmの幅を有する溝が形成され、表面が窒化ケイ素ライナー層で被覆されたTEG基板を準備し、実施例1と同様の方法により、表面にシリカ質膜を形成させた。このTEG基板を溝の長手方向に対して直角の方向で切断した後、0.5重量の%フッ化水素酸と5重量%のフッ化アンモニウムを含む水溶液に30秒間浸漬し、さらに純水で十分に洗浄してから乾燥させた。
TEG基板の断面を走査型電子顕微鏡により50,000倍で断面に垂直な方向の仰角30゜上方から、各溝の最深部を観察し、エッチング量を評価した。溝幅が変化しても、エッチング量の変化は僅かであり、幅0.05μmの溝の最深部においても十分に緻密なシリカ質膜が形成されていることが確認できた。
合成例2
ヘキサクロロジシランを使用しなかったこと以外は、合成例1と同様に合成を行い、ペルヒドロポリシラザン溶液を得た。ここで得られたポリシラザンには4級ケイ素が検出されなかった。
比較例1
合成例2で得られたペルヒドロポリシラザン溶液を用いて、実施例1と同様の方法でシリカ質膜を得た。実施例1と同様の方法で膜応力および熱酸化膜に対する相対エッチングレートを測定したところ、それぞれ143MPa、1.62であった。
比較例2
合成例2で得られたペルヒドロポリシラザン溶液を用いて、実施例1と同様の方法でTEG基板上にシリカ質膜を形成させ、溝最深部のエッチング量を評価した。溝幅が変化したときのエッチング量の変化は実施例2に比べて大きかった。
合成例3
純度99%以上の固体ナトリウム7gを脱水キシレン500gに加え、さらに純度99%以上のジクロロシラン30gを室温で撹拌しながら注入した。注入完了後、反応液を90℃に保ち、10時間反応させた。この反応により、1,2−ジクロロジシランを形成させた(Wultzカップリング)。
別の反応容器中で脱水ピリジン4kgを0℃に調温し、その温度を保ったまま純度99%以上のジクロロシラン303gを撹拌しながら注入した。次いで、0℃を保ったまま、前記の1,2−ジクロロジシランを含む反応液を撹拌しながら注入した。さらに、0℃を保ったまま、純度99%以上のアンモニア224リットルを撹拌しながら注入した。反応液を撹拌しながら0℃で12時間反応をさせたあと、乾燥窒素を30分間吹き込み、過剰のアンモニアを除去した。得られたスラリー状の反応液から塩化アンモニウムを濾過した。
得られた炉液にキシレンを混合して50℃に加熱し、20mmHgで減圧蒸留してピリジンの一部を除去し、ポリマー濃度20重量%の溶液とし、さらに濾過精度0.1μmのフィルターで濾過した。得られたポリマーの重量平均分子量は3,500であった。また、このポリマーをDEPT−29Si−NMRにより評価したところ、4級ケイ素が検出された。
実施例3
合成例3で得られたポリマー溶液をスピンコート法により、実施例2で用いたものと同様にTEG基板に塗布した。塗布条件は、回転速度1000rpm、回転時間20秒とした。同一条件でベアシリコン基板上に塗布を行ったとき、その膜厚は0.6μmであった。
塗布後の基板を150℃のホットプレート上で3分間プリベークした。
プリベーク後、200℃に維持したまま、純酸素雰囲気下で硬化炉に基板を導入した。硬化炉内で昇温速度10℃/分で400℃まで加熱し、さらに水蒸気濃度80%の酸素雰囲気下で30分間加熱して硬化させてシリカ質膜を得た。
このTEG基板を溝の長手方向に対して直角の方向で切断した後、0.5重量の%フッ化水素酸、または0.5重量の%フッ化水素酸と5重量%のフッ化アンモニウムを含む23℃の水溶液に30秒間浸漬し、さらに純水で十分に洗浄してから乾燥させた。
TEG基板の断面を走査型電子顕微鏡により50,000倍で断面に垂直な方向の仰角30゜上方から、各溝の最深部を観察し、膜質の均一性を評価した。溝幅が変化しても、トレンチ溝底部のエッチング量は少なく、トレンチ内部が膜で均一に埋設されていることが確認できた。
比較例3
ポリマー溶液を、一般的な合成法によって合成されたポリシラザンの溶液に代えて、実施例3と同様に評価した。従来の合成法によって合成された、ポリシラザンを用いた場合には、溝幅が狭い場合にはトレンチ溝底部のエッチング量が相対的に多く、膜の均一性が実施例3よりも劣ることがわかった。
実施例4
基板をベアシリコン基板に代えて、実施例3と同様にシリカ質膜付きの基板を製造した。
得られた硬化膜をFTIRにて測定したところ、Si−O結合に帰属される波数1080cm−1の吸収が観測され、シリカ質膜が得られていることが確認された。一方で、N−H結合およびSi−H結合に帰属される波数3380cm−1および2200cm−1の吸収は観測されず、ポリシラザンが二酸化ケイ素(シリカ)に転換したことが確認された。
さらに、エリプソメーターを用いてシリカ質膜の膜厚を測定した。ここで得られた膜厚と、プリベーク後の膜厚とを用い、下記の式に従い膜厚収縮率を算出した。
(膜厚収縮率(%))=[{(プリベーク後の膜厚)−(硬化後の膜厚)}/(プリベーク後の膜厚)]×100
ここで膜厚収縮率は11.5%であった。
比較例4
ポリマー溶液を、一般的な合成法によって合成されたポリシラザンの溶液に代えて、実施例4と同様に膜厚収縮率を算出した。ここで膜厚収縮率は16.7%であり、4級ケイ素を含むポリシラザンを用いた場合に比べて、膜厚収縮が大きいことがわかった。
合成例4
純度99%以上の固体ナトリウム23gを脱水キシレン1kgに加え、さらに純度99%以上のジクロロシラン101gを室温で撹拌しながら注入した。注入完了後、反応液を90℃に保ち、10時間反応させた。この反応により、1,2−ジクロロジシランを形成させた(Wultzカップリング)。
別の反応容器中で脱水ピリジン4kgを0℃に調温し、その温度を保ったまま、前記の1,2−ジクロロジシランを含む反応液を撹拌しながら注入した。さらに、0℃を保ったまま、純度99%以上のアンモニア81リットルを撹拌しながら注入した。反応液を撹拌しながら0℃で12時間反応をさせたあと、乾燥窒素を30分間吹き込み、過剰のアンモニアを除去した。得られたポリマーの重量平均分子量は3,500であった。また、このポリマーをDEPT−29Si−NMRにより評価したところ、4級ケイ素が検出された。
実施例5
合成例4で得られたポリマーの溶液にキシレンを混合して50℃に加熱し、20mmHgで減圧蒸留してピリジンの一部を除去し、ポリマー濃度20重量%のキシレン溶液とした。このポリマーにおける全てのケイ素の数に対する4級ケイ素の数の比は70原子%であった。
実施例6
合成例4で得られたポリマー溶液と、従来の方法で得られたポリシラザンの溶液とをその配合比を変化させながら混合した混合溶液を調整し、その混合溶液をそれぞれベアシリコン基板上にスピンコート法で塗布した。塗布条件は回転速度1000rpm、回転時間20秒とし、膜厚0.6μmの塗膜を得た。塗布後の基板をホットプレート上で150℃/3分間プリベークし、引き続き冷却せずに純酸素雰囲気下の硬化炉に基板を導入した。硬化炉内で昇温速度10℃/分で700℃まで加熱し、さらに水蒸気濃度80%の酸素雰囲気下で30分間加熱して硬化させて、ポリシラザンの配合比が異なる複数のシリカ質膜を得た。
得られたそれぞれのシリカ質膜について膜厚収縮率を測定したところ、ポリシラザンの配合比が変化すると、膜厚収縮率も変化し、膜厚収縮率は合成例4のポリマーを10%、従来のポリシラザンを20%配合したときに最低となり、その膜厚収縮率は15.0%であった。
また、このときのTEG基板の断面を走査型電子顕微鏡により50,000倍で断面に垂直な方向の仰角30゜上方から、各溝の最深部を観察し、膜質の均一性を評価した。溝幅が変化しても、エッチング量の変化はわずかであり、幅0.05μmのトレンチ溝底部においても十分緻密なシリカ質膜が形成されていることが確認できた。

Claims (7)

  1. 式(A):
    X−(SiY−X (A)
    (式中、Xはハロゲン、Yは水素またはハロゲンであり、それぞれのX、およびそれぞれのYは同一であっても異なっていてもよく、nは2以上の数である)
    で表されるハロシラン化合物を1種類または2種類以上組み合わせて共アンモノリシスさせることにより得られた、4つの結合手のすべてに水素以外の原子が結合している4級ケイ素を含有しているポリシラザン化合物と、前記ポリシラザン化合物を溶解し得る溶剤とを含んでなることを特徴とする、シリカ質膜形成用組成物。
  2. 前記ポリシラザン化合物が、ジクロロモノシランと、1種類または2種類以上の、ジクロロモノシラン以外の式(A)で表されるハロシラン化合物とを組み合わせて共アンモノリシスさせることにより得られるものである、請求項1に記載のシリカ質膜形成用組成物。
  3. 前記ポリシラザン化合物中に含まれるすべてのケイ素の数に対する4級ケイ素の数の比率が30原子%以上である、請求項1または2に記載のシリカ質膜形成用組成物。
  4. 前記ポリシラザン化合物以外のポリシラザン化合物をさらに含んでなる、請求項1〜3のいずれか1項に記載のシリカ質膜形成用組成物。
  5. 式I:
    Figure 2008029834
    (式中、R〜Rは、各々独立に、水素、炭素数1〜3のアルキル基、置換または非置換フェニル基を表し、
    rは重合度を表す整数である)
    に示されるポリシラザン化合物をさらに含んでなる、請求項1〜3のいずれか1項に記載のシリカ質膜形成用組成物。
  6. 凹凸を有するシリコン基板の表面上に、請求項1〜5のいずれか1項に記載のシリカ質膜形成用組成物を塗布する塗布工程、および
    塗布済み基板を1000℃未満の酸素雰囲気または水蒸気を含む酸化雰囲気で加熱処理して前記組成物を二酸化ケイ素膜に転化させる硬化工程
    を含んでなることを特徴とする、シリカ質膜の製造法。
  7. 請求項6に記載のシリカ質膜の製造法により製造されたシリカ質膜であって、前記シリカ質膜の膜厚収縮率が、ポリヒドロポリシラザンの膜厚収縮率に対して95%以下であることを特徴とするシリカ質膜。
JP2008533181A 2006-09-08 2007-09-05 シリカ質膜形成用組成物およびそれを用いたシリカ質膜の製造法 Pending JPWO2008029834A1 (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2006244611 2006-09-08
JP2006244611 2006-09-08
JP2007049995 2007-02-28
JP2007049995 2007-02-28
PCT/JP2007/067284 WO2008029834A1 (fr) 2006-09-08 2007-09-05 Composition pour former un film siliceux et procédé de production de film siliceux à partir de celle-ci

Publications (1)

Publication Number Publication Date
JPWO2008029834A1 true JPWO2008029834A1 (ja) 2010-01-21

Family

ID=39157260

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008533181A Pending JPWO2008029834A1 (ja) 2006-09-08 2007-09-05 シリカ質膜形成用組成物およびそれを用いたシリカ質膜の製造法

Country Status (6)

Country Link
US (1) US20090305063A1 (ja)
EP (1) EP2071616B1 (ja)
JP (1) JPWO2008029834A1 (ja)
KR (1) KR101412453B1 (ja)
TW (1) TW200825095A (ja)
WO (1) WO2008029834A1 (ja)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013509414A (ja) * 2009-10-28 2013-03-14 ダウ コーニング コーポレーション ポリシラン−ポリシラザン共重合体、並びに、それらの調製及び使用方法
KR101056838B1 (ko) * 2010-10-15 2011-08-12 테크노세미켐 주식회사 폴리실라잔 용액 및 이의 제조방법
FI20106181A0 (fi) * 2010-11-11 2010-11-11 Pekka Laukkanen Menetelmä substraatin muodostamiseksi ja substraatti
CN102569060B (zh) * 2010-12-22 2015-03-11 第一毛织株式会社 形成硅氧层的组合物及其生产方法、利用其的硅氧层及生产硅氧层的方法
KR101387740B1 (ko) 2011-01-07 2014-04-21 제일모직주식회사 실리카계 절연층 형성용 조성물, 실리카계 절연층 형성용 조성물의 제조방법, 실리카계 절연층 및 실리카계 절연층의 제조방법
KR101432606B1 (ko) 2011-07-15 2014-08-21 제일모직주식회사 갭필용 충전제, 이의 제조 방법 및 이를 사용한 반도체 캐패시터의 제조 방법
JP5970197B2 (ja) * 2012-02-08 2016-08-17 メルクパフォーマンスマテリアルズマニュファクチャリング合同会社 無機ポリシラザン樹脂
US9890255B2 (en) 2012-12-31 2018-02-13 Cheil Industries, Inc. Modified hydrogenated polysiloxazane, composition comprising same for forming silica-based insulation layer, method for preparing composition for forming
KR20160134290A (ko) 2015-05-15 2016-11-23 삼성에스디아이 주식회사 실리카 막 형성용 조성물, 실리카 막의 제조방법 및 실리카 막
KR102194975B1 (ko) * 2017-10-13 2020-12-24 삼성에스디아이 주식회사 실리카 막 형성용 조성물, 실리카 막의 제조방법 및 실리카 막
KR102192462B1 (ko) * 2017-12-14 2020-12-17 삼성에스디아이 주식회사 실리카 막 형성용 조성물, 실리카 막, 및 전자소자
US11499014B2 (en) * 2019-12-31 2022-11-15 L'Air Liquide, Société Anonyme pour l'Etude et l'Exploitation des Procédés Georges Claude Cureable formulations for forming low-k dielectric silicon-containing films using polycarbosilazane
JP7390195B2 (ja) * 2020-01-17 2023-12-01 東京エレクトロン株式会社 シリコン成膜方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001308090A (ja) * 2000-04-25 2001-11-02 Tonengeneral Sekiyu Kk 微細溝をシリカ質材料で埋封する方法及びシリカ質膜付き基材
JP2002075982A (ja) * 2000-08-29 2002-03-15 Clariant (Japan) Kk 低誘電率多孔質シリカ質膜、半導体装置およびコーティング組成物
JP2003347294A (ja) * 2002-05-27 2003-12-05 Clariant Internatl Ltd ポリシラザン塗膜のシリカ質への転化促進方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4612383A (en) * 1985-04-26 1986-09-16 S R I International Method of producing polysilazanes
JPS60145903A (ja) * 1983-12-29 1985-08-01 Toa Nenryo Kogyo Kk 無機ポリシラザン及びその合成方法
JPH0618885B2 (ja) * 1986-02-12 1994-03-16 東燃株式会社 ポリシロキサザンおよびその製法
DE4217579A1 (de) * 1992-05-27 1993-12-02 Wacker Chemie Gmbh Verfahren zur Herstellung von Polysilazanen
JP3059664B2 (ja) * 1995-06-23 2000-07-04 キヤノン株式会社 データ検索方法及びその装置
JP3178412B2 (ja) 1998-04-27 2001-06-18 日本電気株式会社 トレンチ・アイソレーション構造の形成方法
JP4116283B2 (ja) * 2001-11-30 2008-07-09 レール・リキード−ソシエテ・アノニム・プール・レテュード・エ・レクスプロワタシオン・デ・プロセデ・ジョルジュ・クロード ヘキサキス(モノヒドロカルビルアミノ)ジシランおよびその製造方法
US20030126108A1 (en) * 2001-12-31 2003-07-03 Knoinklijke Philips Electronics N.V. Method and apparatus for access and display of content allowing users to apply multiple profiles
JP2005120029A (ja) 2003-10-17 2005-05-12 Jsr Corp シラン化合物の精製方法
US20050145177A1 (en) * 2003-12-30 2005-07-07 Mcswiney Michael Method and apparatus for low temperature silicon nitride deposition
JP2006054353A (ja) * 2004-08-13 2006-02-23 Az Electronic Materials Kk フラットバンドシフトの少ないシリカ質膜およびその製造法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001308090A (ja) * 2000-04-25 2001-11-02 Tonengeneral Sekiyu Kk 微細溝をシリカ質材料で埋封する方法及びシリカ質膜付き基材
JP2002075982A (ja) * 2000-08-29 2002-03-15 Clariant (Japan) Kk 低誘電率多孔質シリカ質膜、半導体装置およびコーティング組成物
JP2003347294A (ja) * 2002-05-27 2003-12-05 Clariant Internatl Ltd ポリシラザン塗膜のシリカ質への転化促進方法

Also Published As

Publication number Publication date
KR101412453B1 (ko) 2014-06-30
EP2071616B1 (en) 2018-11-21
EP2071616A4 (en) 2011-11-30
EP2071616A1 (en) 2009-06-17
WO2008029834A1 (fr) 2008-03-13
KR20090060433A (ko) 2009-06-12
TW200825095A (en) 2008-06-16
US20090305063A1 (en) 2009-12-10

Similar Documents

Publication Publication Date Title
KR101412453B1 (ko) 실리카질 막 형성용 조성물 및 이를 사용한 실리카질 막의 제조법
JP5172867B2 (ja) ポリシラザンを含むコーティング組成物
JP4982659B2 (ja) シリカ質膜の製造法およびそれにより製造されたシリカ質膜付き基板
JP6104785B2 (ja) ペルヒドロポリシラザン、およびそれを含む組成物、ならびにそれを用いたシリカ質膜の形成方法
KR101927683B1 (ko) 이산화규소막의 제조 방법
KR20070028518A (ko) 트렌치ㆍ아이솔레이션 구조의 형성방법
EP1564269A1 (en) Composition for porous film formation, porous film, process for producing the same, interlayer insulation film and semiconductor device
WO2014080841A1 (ja) シリカ質膜の形成方法及び同方法で形成されたシリカ質膜
EP2637203B1 (en) Method for forming isolation structure
KR20060002786A (ko) 트렌치 아이솔레이션 구조의 형성방법
WO2009157333A1 (ja) シャロー・トレンチ・アイソレーション構造とその形成方法
CN101512737A (zh) 硅质薄膜形成用组合物及应用所述组合物的硅质薄膜的形成方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111111

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120330