KR102194975B1 - 실리카 막 형성용 조성물, 실리카 막의 제조방법 및 실리카 막 - Google Patents

실리카 막 형성용 조성물, 실리카 막의 제조방법 및 실리카 막 Download PDF

Info

Publication number
KR102194975B1
KR102194975B1 KR1020170133531A KR20170133531A KR102194975B1 KR 102194975 B1 KR102194975 B1 KR 102194975B1 KR 1020170133531 A KR1020170133531 A KR 1020170133531A KR 20170133531 A KR20170133531 A KR 20170133531A KR 102194975 B1 KR102194975 B1 KR 102194975B1
Authority
KR
South Korea
Prior art keywords
group
substituted
silica film
unsubstituted
composition
Prior art date
Application number
KR1020170133531A
Other languages
English (en)
Other versions
KR20190041822A (ko
Inventor
노건배
곽택수
장준영
구윤영
김용국
김진교
배진희
사공준
서진우
심수연
윤희찬
이지호
한권우
황병규
Original Assignee
삼성에스디아이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성에스디아이 주식회사 filed Critical 삼성에스디아이 주식회사
Priority to KR1020170133531A priority Critical patent/KR102194975B1/ko
Priority to US16/645,343 priority patent/US11518909B2/en
Priority to JP2020519446A priority patent/JP7069303B2/ja
Priority to PCT/KR2018/001880 priority patent/WO2019074167A1/ko
Priority to CN201880066432.9A priority patent/CN111212881A/zh
Publication of KR20190041822A publication Critical patent/KR20190041822A/ko
Application granted granted Critical
Publication of KR102194975B1 publication Critical patent/KR102194975B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09D—COATING COMPOSITIONS, e.g. PAINTS, VARNISHES OR LACQUERS; FILLING PASTES; CHEMICAL PAINT OR INK REMOVERS; INKS; CORRECTING FLUIDS; WOODSTAINS; PASTES OR SOLIDS FOR COLOURING OR PRINTING; USE OF MATERIALS THEREFOR
    • C09D183/00—Coating compositions based on macromolecular compounds obtained by reactions forming in the main chain of the macromolecule a linkage containing silicon, with or without sulfur, nitrogen, oxygen, or carbon only; Coating compositions based on derivatives of such polymers
    • C09D183/16—Coating compositions based on macromolecular compounds obtained by reactions forming in the main chain of the macromolecule a linkage containing silicon, with or without sulfur, nitrogen, oxygen, or carbon only; Coating compositions based on derivatives of such polymers in which all the silicon atoms are connected by linkages other than oxygen atoms
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08G—MACROMOLECULAR COMPOUNDS OBTAINED OTHERWISE THAN BY REACTIONS ONLY INVOLVING UNSATURATED CARBON-TO-CARBON BONDS
    • C08G77/00—Macromolecular compounds obtained by reactions forming a linkage containing silicon with or without sulfur, nitrogen, oxygen or carbon in the main chain of the macromolecule
    • C08G77/60—Macromolecular compounds obtained by reactions forming a linkage containing silicon with or without sulfur, nitrogen, oxygen or carbon in the main chain of the macromolecule in which all the silicon atoms are connected by linkages other than oxygen atoms
    • C08G77/62—Nitrogen atoms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen
    • H01L21/02216—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen the compound being a molecule comprising at least one silicon-oxygen bond and the compound having hydrogen or an organic group attached to the silicon or oxygen, e.g. a siloxane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02219—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and nitrogen
    • H01L21/02222—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and nitrogen the compound being a silazane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Organic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Wood Science & Technology (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • General Chemical & Material Sciences (AREA)
  • Health & Medical Sciences (AREA)
  • Medicinal Chemistry (AREA)
  • Polymers & Plastics (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Formation Of Insulating Films (AREA)
  • Silicon Compounds (AREA)
  • Compositions Of Macromolecular Compounds (AREA)

Abstract

실리카 막 형성용 조성물로서, 규소 함유 중합체 및 용매를 포함하고, 상기 실리카 막 형성용 조성물로부터 형성된 실리카 막이 하기 관계식 1을 만족하는 실리카 막 형성용 조성물을 제공한다.
[관계식 1]
Figure 112017101148591-pat00014

상기 관계식 1의 정의는 명세서 내 기재한 바와 같다.

Description

실리카 막 형성용 조성물, 실리카 막의 제조방법 및 실리카 막{COMPOSITION FOR FORMING SILICA LAYER, METHOD FOR MANUFACTURING SILICA LAYER, AND SILICA LAYER}
본 기재는 실리카 막 형성용 조성물, 실리카 막의 제조방법, 그리고 이에 따라 제조된 실리카 막에 관한 것이다.
평판 표시 장치에서는 스위칭 소자로서 게이트 전극, 소스 전극, 드레인 전극 및 반도체를 포함하는 박막 트랜지스터(thin film transistor, TFT)를 사용하며, 이 박막 트랜지스터를 제어하기 위한 주사 신호를 전달하는 게이트선(gate line)과 화소 전극에 인가될 신호를 전달하는 데이터선(data line)이 평판 표시 장치에 구비된다. 또한, 반도체와 여러 전극들 사이에는 이들을 구분하기 위한 절연막이 형성되어 있다. 상기 절연막은 규소 성분을 포함하는 실리카 막일 수 있다.
일반적으로, 실리카 막은 패턴이 형성된 기판 위에 폴리실라잔, 폴리실록사잔, 또는 이들의 혼합물을 사용하여 코팅막을 형성한 후 이를 산화막질로 전환시켜 제조되는데, 패턴 내부에서 우수한 기계적, 화학적 강도를 나타낼 수 있는 실리카 막 형성용 조성물에 관한 연구가 진행된 바 있다.
본 발명은 패턴 내부 및 패턴 상부를 덮는 실리카 막에 있어서, 패턴 내부에서의 식각율과 패턴 상부에서의 식각율이 소정의 관계식을 만족하도록 함으로서 후속 공정에서 패턴 내부에 있는 실리카 막을 선택적으로 제거 가능하도록 한다. 이러한 실리카 막은 반도체 및 디스플레이 공정에서 다양한 어플리케이션으로 활용될 수 있다.
본 발명의 일 구현예는 패턴 내부에서의 식각율과 패턴 상부에서의 식각율이 소정의 관계식을 만족하는 실리카 막 형성용 조성물을 제공한다.
본 발명의 다른 구현예는 상기 실리카 막 형성용 조성물이 경화되어 형성되는 실리카 성분을 포함하는 실리카 막을 제공한다.
본 발명의 또 다른 구현예는 상기 실리카 막을 포함하는 전자 소자를 제공한다.
일 구현예에 따르면, 실리카 막 형성용 조성물로서, 규소 함유 중합체 및 용매를 포함하고, 상기 실리카 막 형성용 조성물로부터 형성된 실리카 막이 하기 관계식 1을 만족하는 실리카 막 형성용 조성물을 제공한다.
[관계식 1]
Figure 112017101148591-pat00001
상기 관계식 1에서,
a는 패턴 상부에서의 식각율이고,
b는 패턴 내부에서의 식각율이고,
h는 패턴 상부에서의 막 두께이고,
t는 패턴 길이이다:
삭제
단, 상기 관계식 1에서,'패턴'은 상기 실리카 막 형성용 조성물이 도포되는 기판 상에 형성된 패턴을 의미한다.
상기 규소 함유 중합체는 유무기 폴리실라잔(organic-inorganic polysilazane), 유무기 폴리실록사잔(organic-inorganic polysiloxazane), 또는 이들의 조합일 수 있다.
상기 관계식 1에서 a 및 b는 습식 식각(wet etch) 방식에 따라 얻어진 식각율일 수 있다.
상기 실리카 막 형성용 조성물로부터 형성된 실리카 막이 하기 관계식 2를 만족할 수 있다.
[관계식 2]
Figure 112017101148591-pat00002
상기 관계식 2에서,
a 및 b는 상기 관계식 1에서 정의한 바와 같다.
상기 규소 함유 중합체는 하기 화학식 1로 표현되는 부분(moiety) 및 하기 화학식 2로 표현되는 부분(moiety) 중 적어도 하나를 포함할 수 있다.
[화학식 1]
Figure 112017101148591-pat00003
상기 화학식 1에서,
R1　내지 R3은 각각 독립적으로 수소, 치환 또는 비치환된 C1 내지 C30의 알킬기, 치환 또는 비치환된 C3 내지 C30의 사이클로알킬기, 치환 또는 비치환된 C6 내지 C30의 아릴기, 치환 또는 비치환된C7 내지 C30의 아릴알킬기, 치환 또는 비치환된 C1 내지 C30의 헤테로알킬기, 치환 또는 비치환된 C2 내지 C30의 헤테로사이클로알킬기, 치환 또는 비치환된 C2 내지 C30의 알케닐기, 치환 또는 비치환된알콕시기, 카르복실기, 알데히드기, 히드록시기, 또는 이들의 조합이고,
상기 "*"은 연결지점을 의미한다.
[화학식 2]
Figure 112017101148591-pat00004
상기 화학식 2에서,
R4　내지 R7은 각각 독립적으로 수소, 치환 또는 비치환된 C1 내지 C30의 알킬기, 치환 또는 비치환된 C3 내지 C30의 사이클로알킬기, 치환 또는 비치환된 C6 내지 C30의 아릴기, 치환 또는 비치환된 C7 내지 C30의 아릴알킬기, 치환 또는 비치환된 C1 내지 C30의 헤테로알킬기, 치환 또는 비치환된 C2 내지 C30의 헤테로사이클로알킬기, 치환 또는 비치환된C2 내지 C30의 알케닐기, 치환 또는 비치환된알콕시기, 카르복실기, 알데히드기, 히드록시기, 또는 이들의 조합이고, 상기 "*"은 연결지점을 의미한다.
상기 규소 함유 중합체는 상기 실리카 막 형성용 조성물의 총량에 대하여 0.1 내지　30 중량%로 포함될 수 있다.
다른 구현예에 따르면, 상술한 실리카 막 형성용 조성물이 경화되어 얻어지는 실리카 성분을 포함하는 실리카 막을 제공한다.
또 다른 구현예에 따르면, 상술한 실리카 막을 포함하는 전자 소자를 제공한다.
일 구현예에 따른 실리카 막 형성용 조성물은 패턴 내부에서의 식각율과 패턴 상부에서의 식각율이 소정의 관계식을 만족함으로써, 후속 공정에서 기판의 패턴 내부에 형성되어 있는 실리카 막을 선택적으로 제거할 수 있게 되어 기판의 패턴 내부에 에어 갭(air gap)을 형성할 수 있게 된다.
도 1은 관계식 1을 설명하기 위한 참고도이고,
도 2는 비교예 1에 따른 실리카 막 단면의 주사현미경 사진이고,
도 3은 실시예 1에 따른 실리카 막 단면의 주사현미경 사진이고,
도 4는 실시예 2에 따른 실리카 막 단면의 주사현미경 사진이다.
본 발명의 구현예에 대하여 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 구현예에 한정되지 않는다.
본 명세서에서 별도의 정의가 없는 한, '치환된'이란, 화합물중의 수소원자가 할로겐원자(F, Br, Cl, 또는 I), 히드록시기, 알콕시기, 니트로기, 시아노기, 아미노기, 아지도기, 아미디노기, 히드라지노기, 히드라조노기, 카르보닐기, 카르바밀기, 티올기, 에스테르기, 카르복실기나 그의 염, 술폰산기나 그의 염, 인산이나 그의 염, C1 내지 C20 알킬기, C2 내지 C20 알케닐기, C2 내지 C20 알키닐기, C6 내지 C30 아릴기, C7 내지 C30 아릴알킬기, C1 내지 C30 알콕시기, C1 내지 C20 헤테로알킬기, C2 내지 C20 헤테로아릴기, C3 내지 C20 헤테로아릴알킬기, C3 내지 C30 사이클로알킬기, C3 내지 C15 사이클로알케닐기, C6 내지 C15 사이클로알키닐기, C2 내지 C30 헤테로사이클로알킬기 및 이들의 조합에서 선택된 치환기로 치환된 것을 의미한다.
또한, 본 명세서에서 별도의 정의가 없는 한, '헤테로'란, N, O, S 및 P에서 선택된 헤테로 원자를 1 내지 3개 함유한 것을 의미한다.
또한, 본 명세서에서　"*"는 동일하거나 상이한 원자 또는 화학식과 연결되는 부분을 의미한다.
이하 본 발명의 일 구현예에 따른 실리카 막 형성용 조성물에 관하여 설명한다.
일 구현예에 따른 실리카 막 형성용 조성물은 규소 함유 중합체 및 용매를 포함하고, 상기 실리카 막 형성용 조성물로부터 형성된 실리카 막이 하기 관계식 1을 만족한다.
[관계식 1]
Figure 112017101148591-pat00005
상기 관계식 1에서,
a는 패턴 상부에서의 식각율이고,
b는 패턴 내부에서의 식각율이고,
h는 패턴 상부에서의 막 두께이고,
t는 패턴 길이이다:
삭제
단, 상기 관계식 1에서,'패턴'은 상기 실리카 막 형성용 조성물이 도포되는 기판 상에 형성된 패턴을 의미한다.
상기 관계식 1에 관하여 도 1을 참고하여 설명한다.
도 1은 관계식 1을 설명하기 위한 참고도이다.
도 1의 (a)는 패턴(P)이 형성된 기판(10) 위에 실리카 막 형성용 조성물(20)이 도포되어 실리카 막이 형성되는 과정을 보여준다.
도 1의 (a)에 도시된 적층체를 X-X' 면으로 자른 단면을 도 1의 (b)에 도시한다. 도 1의 (b)를 참고하면, 패턴(P)과 패턴(P) 사이, 그리고 패턴(P)의 상부에 실리카 막 형성용 조성물이 채워져 실리카 막(30)이 형성되어 있다. 실리카 막(30)은 실리카 막 형성용 조성물(20)이 경화되어 형성된 것으로 예컨대 열처리에 의해 실리카 막질로 경화될 수 있으며, 열처리 온도나 시간은 특별히 한정되지 않는다. 예를 들어, 열처리 온도는 예컨대 300℃ 내지 1,000℃일 수 있으나, 이에 한정되는 것은 아니다.
도 1의 (b)에서 패턴(P) 상부에서의 실리카 막(30) 식각율, 그리고 패턴(P) 내부에서의 실리카 막(30) 식각율은 상기 관계식 1에서 각각 a 및 b로 표현된다. 상기 식각율 a 및 b가 서로 동일한 식각 조건 하에서 산출되는 것이라면 구체적인 식각 조건은 한정되지 않는다. 예를 들어, 상기 식각율 a 및 b는 건식 식각에 의해 얻어질 수도 있고 습식 식각에 의해 얻어질 수도 있다. 예를 들어, 상기 식각은 습식 식각액(wet etchant)을 이용하여 진행될 수 있으며, 예컨대 플루오르 원소를 포함하는 습식 식각액을 이용하여 진행될 수 있으나 이에 한정되는 것은 아니다.
도 1의 (b) 및 (c)에서, h는 패턴 상부에서 측정한 실리카 막의 두께를 의미하고, t는 패턴(P)의 길이를 의미하고, n은 패턴(P)과 패턴(P) 사이의 간격을 의미한다. 상기 기판에서 복수의 패턴은 동일한 형상 및 간격으로 형성되어 있다.
도 1에서 패턴(P)은 육면체 형상을 가지는 것으로 도시되었으나, 이에 한정되는 것은 아니며 복수의 패턴들이 동일한 형상 및 간격으로 형성되어 있다면 개별 패턴의 구체적인 형상이 한정되는 것은 아니다.
예를 들어, 패턴이 라인/스페이스(line/space) 형상을 가지는 경우 패턴 상부 및 내부에 있는 실리카 막은 등방성(isotrophic)으로 식각될 수 있다. 여기서 '등방성으로 식각'된다는 것은 패턴 상부와 내부에서 정면, 배면, 상면의 3개 면에서 함께 식각이 진행되는 것을 의미한다.
일 구현예에 따른 실리카 막 형성용 조성물은 상기 관계식 1을 만족함으로써 기판의 패턴 내부를 덮는 실리카 막에 에어 갭(air gap)을 형성할 수 있다. 이에 따라, 후속 공정에서 패턴 내부에 있는 실리카 막을 선택적으로 제거할 수 있게 된다. 이러한 실리카 막은 반도체 및 디스플레이 공정에서 다양한 어플리케이션으로 활용될 가능성이 있다. 일 예로, 반도체의 STI (shallow trench isolation) 층에 필요한 미세 절연막 용도로 패턴 간 누설 전류를 막기 위하여 패턴 간 air gap을 형성할 수 있다. 또한, 주기적인 반복 패턴을 갖는 다양한 나노 구조를 형성하는데 활용될 수 있다. 일 예로, 패턴 내부를 식각하여 에어 갭(air gap)을 형성한 이후, 화학적 진공 증착법이나 원자층 진공 증착법을 이용하여 패턴 내부 및 패턴 기판과는 다른 제3의 물질을 충진할 수 있다.
예를 들어, 상기 식각율 a 및 b는 하기 관계식 2를 만족할 수 있다.
[관계식 2]
Figure 112017101148591-pat00006
상기 관계식 2에서, a 및 b는 상기 관계식 1에서 정의한 바와 같다.
이 경우, 패턴 내부를 식각하는 동안 패턴 상부가 드러나는 것을 막을 수 있으며, 보다 얇은 두께의 막으로도 패턴 내부가 완전히 식각된 형태의 패턴을 만들 수 있게 되어 구현하고자 하는 패턴의 공정 범위가 넓어져 공정 조절이 용이해진다. 한편, 상기 관계식 2를 만족하지 않을 경우, 패턴 내부에 존재하는 실리카 막을 완벽하게 제거하기 위하여 과도하게 식각 시, 패턴 상부가 드러나는 등 공정 조절이 용이하지 않게 될 수 있다.
상기 실리카 막 형성용 조성물에 함유된 규소 함유 중합체는 예컨대 유무기 폴리실라잔(organic-inorganic polysilazane), 유무기 폴리실록사잔(organic-inorganic polysiloxazane), 또는 이들의 조합일 수 있다. 여기서 '유무기(organic-inorganic)'란 유기기로 치환된 무기물을 의미하며, 예컨대 유무기 폴리실라잔이란 유기기로 치환된 폴리실라잔을 의미한다.
상기 규소 함유 중합체는 예컨대 하기 화학식 1로 표현되는 부분(moiety)을 포함할 수 있다.
[화학식 1]
Figure 112017101148591-pat00007
상기 화학식 1에서, R1　내지 R3은, 각각 독립적으로 수소, 치환 또는 비치환된 C1 내지 C30의 알킬기, 치환 또는 비치환된 C3 내지 C30의 사이클로알킬기, 치환 또는 비치환된 C6 내지 C30의 아릴기, 치환 또는 비치환된C7 내지 C30의 아릴알킬기, 치환 또는 비치환된 C1 내지 C30의 헤테로알킬기, 치환 또는 비치환된 C2 내지 C30의 헤테로사이클로알킬기, 치환 또는 비치환된 C2 내지 C30의 알케닐기, 치환 또는 비치환된알콕시기, 카르복실기, 알데히드기, 히드록시기, 또는 이들의 조합이고,
상기 "*"은 연결지점을 의미한다.
일 예로, 상기 규소 함유 중합체는할로실란과암모니아가 반응하여 생성되는 폴리실라잔일 수 있다.
예를 들어, 상기 실리카 막 형성용 조성물에 포함된 규소 함유 중합체는 하기 화학식 2로 표현되는 부분(moiety)을 포함할 수 있다.
[화학식 2]
Figure 112017101148591-pat00008
상기 화학식 2의 R4　내지 R7은, 각각 독립적으로 수소, 치환 또는 비치환된 C1 내지 C30의 알킬기, 치환 또는 비치환된 C3 내지 C30의 사이클로알킬기, 치환 또는 비치환된 C6 내지 C30의 아릴기, 치환 또는 비치환된 C7 내지 C30의 아릴알킬기, 치환 또는 비치환된 C1 내지 C30의 헤테로알킬기, 치환 또는 비치환된 C2 내지 C30의 헤테로사이클로알킬기, 치환 또는 비치환된C2 내지 C30의 알케닐기, 치환 또는 비치환된알콕시기, 카르복실기, 알데히드기, 히드록시기, 또는 이들의 조합이고,
상기 "*"은 연결지점을 의미한다.
예를 들어, 상기 규소 함유 중합체는 상기 화학식 1로 표현되는 부분 및/또는 상기 화학식 2로 표현되는 부분을 포함하고, 나아가 하기 화학식 3으로 표현되는 부분을 더 포함할 수 있다.
[화학식 3]
Figure 112017101148591-pat00009
상기 화학식 3으로 표현되는 부분은 말단부가 수소로 캡핑되어 있는 구조로, 이는 상기 폴리실라잔 또는 폴리실록사잔 구조 중 Si-H 결합의 총 함량에 대하여 15 내지 35 중량%로 포함될 수 있다. 상기 화학식 3의 부분이 폴리실라잔 또는 폴리실록사잔 구조 중에 상기 범위로 포함되는 경우, 열처리　시 산화반응이 충분히 일어나면서도 열처리　시 SiH3　부분이 SiH4로 되어 비산되는 것을 방지하여 수축을 방지하고,　이로부터 크랙이 발생하는 것을 방지할 수 있다.
예를 들어, 상기 규소 함유 중합체는 상기 실리카 막 형성용 조성물에 대하여 0.1중량% 내지 30중량%의 함량으로 포함될 수 있다.
상기 실리카 막 형성용 조성물에 포함되는 용매는 상기 규소 함유 중합체를 녹일 수 있는 용매라면 특별히 제한되지 않으며, 구체적으로는 벤젠, 톨루엔, 자일렌, 에틸벤젠, 디에틸벤젠, 트리메틸벤젠, 트리에틸벤젠, 사이클로헥산, 사이클로헥센, 데카히이드로 나프탈렌, 디펜텐, 펜탄, 헥산, 헵탄, 옥탄, 노난, 데칸, 에틸사이클로헥산, 메틸사이클로헥산, 사이클로헥산, 사이클로헥센, p-멘탄, 디프로필에테르, 디부틸에테르, 아니솔, 아세트산 부틸, 아세트산 아밀, 메틸이소부틸케톤 및 이들의 조합으로 이루어진 군에서 선택된 적어도 하나를 포함할 수 있다.
한편, 상기 실리카 막　형성용 조성물은 열산 발생제(thermal acid generator, TAG)를 더 포함할 수 있다.
열산 발생제는 상기 실리카 막　형성용 조성물의 현상성을 개선하기 위한 첨가제로, 상기 조성물에 포함된 중합체가 비교적 낮은 온도에서 현상될 수 있도록 한다.
상기 열산 발생제는 열에 의해 산(H+)을 발생할 수 있는 화합물이면 특히 한정되지 않으나, 90℃ 이상에서 활성화되어 충분한 산을 발생하며 휘발성이 낮은 것을 선택할 수 있다.
상기 열산 발생제는 예컨대 니트로벤질토실레이트, 니트로벤질벤젠술포네이트, 페놀 술포네이트 및 이들의 조합에서 선택될 수 있다.
상기 열산 발생제는 실리카 막　형성용 조성물의 총 함량에 대하여 0.01 내지 25중량%로 포함될 수 있으며, 상기 범위로 포함되는 경우 비교적 낮은 온도에서 상기 중합체가 현상될 수 있는 동시에 코팅성을 개선할 수 있다.
상기 실리카 막　형성용 조성물은 계면 활성제를 더 포함할 수 있다.
계면 활성제는 특히 한정되지 않으며, 예컨대 폴리옥시에틸렌라우릴에테르, 폴리옥시에틸렌스테아릴에테르, 폴리옥시에틸렌세틸에테르, 폴리옥시에틸렌올레일에테르 등의 폴리옥시에틸렌알킬에테르류, 폴리옥시에틸렌노닐페놀에테르 등의 폴리옥시에틸렌알킬알릴에테르류, 폴리옥시에틸렌·폴리옥시프로필렌블럭코폴리머류, 솔비탄모노라우레이트, 솔비탄모노팔미테이트, 솔비탄모노스테아레이트, 솔비탄모노올레이에트, 폴리옥시에틸렌솔비탄모노스테아레이트, 폴리옥시에틸렌솔비탄트리올레이에이트, 폴리옥시에틸렌솔비탄트리스테아레이트 등의 폴리옥시에틸렌솔비탄지방산에스테르 등의 비이온성 계면활성제, 에프톱EF301, EF303, EF352((주)토켐프로덕츠 제조), 메가팩F171, F173(다이닛폰잉크(주) 제조), 프로라드FC430, FC431(스미토모쓰리엠(주) 제조), 아사히가드AG710, 샤프론S-382, SC101, SC102, SC103, SC104, SC105, SC106(아사히가라스(주) 제조) 등의 불소계 계면활성제, 오르가노실록산폴리머 KP341(신에쯔카가쿠고교(주) 제조) 등과 기타 실리콘계 계면활성제를 들 수 있다.
계면활성제는 실리카 막 형성용 조성물의 총 함량에 대하여 0.001 내지 10중량%로 포함될 수 있으며, 상기 범위로 포함되는 경우 용액의 분산성을 개선하는 동시에 막 형성시 막 두께의 균일성을 높일 수 있다.
다른 일 구현예에 따르면, 상술한 상기 실리카 막 형성용 조성물을 도포하는 단계, 상기 실리카 막 형성용 조성물이 도포된 기판을 건조하는 단계 및 상기 실리카막 형성용 조성물을 경화하는 단계를 포함할 수 있다.
상기 실리카 막 형성용 조성물은 용액 공정으로 도포할 수 있으며, 예컨대 스핀-온 코팅, 슬릿 코팅, 잉크젯 인쇄 등과 같은 방법으로 도포할 수 있다.
상기 기판은 예컨대 반도체, 액정 등의 디바이스 기판일 수 있으나 이에 한정되는 것은 아니다.
상기 실리카 막　형성용 조성물의 도포가 완료되면, 이어서 기판을 건조하고 경화하는 단계를 거친다. 상기 건조 및 경화하는 단계는 예컨대 약 100℃ 이상의 온도에서 수행될 수 있고, 예컨대 열, 자외선, 마이크로웨이브, 음파, 또는 초음파 등의 에너지를 가하여 수행될 수 있다.
예를 들어, 상기 건조는 약 100℃ 내지 약 200℃에 수행될 수 있으며, 해당 건조 단계를 거침으로써 실리카 막 형성용 조성물 내의 용매를 제거할 수 있다. 또한, 상기 경화는 약 250℃ 내지 1,000℃에서 진행될 수 있으며, 해당 경화 단계를 거침으로써 실리카 막 형성용 조성물을 산화막질의 박막으로 전환시킬 수 있다. 상기 경화단계는 예컨대 250℃ 내지 1,000℃의 수증기 분위기에서 1차 경화를 실시한 후, 600℃ 내지 1,000 ℃의 질소분위기에서 2차 경화를 수행할 수 있다.
본 발명의 다른 구현예에 따르면 상술한 실리카 막 형성용 조성물이 경화되어 얻어지는 실리카 성분을 포함하는 실리카 막을 제공한다.
상기 실리카 막은 예컨대 절연막, 분리막, 하드코팅 막 등일 수 있으나 이에 한정되는 것은 아니다.
본 발명의 상기 실리카 막을 포함하는 전자소자를 제공한다. 　상기 전자소자는 예컨대 LCD나 LED 등과 같은 디스플레이 소자, 또는 반도체 소자일 수 있다.
이하, 실시예를 통하여 상술한 본 발명의 구현예를 보다 상세하게 설명한다. 다만 하기의 실시예는 단지 설명의 목적을 위한 것이며 본 발명의 범위를 제한하는 것은 아니다.
실리카 막 형성용 조성물의 제조
비교예 1
용량 2Ｌ의 교반기 및 온도제어장치 부착 반응기의 내부를 건조질소로 치환했다. 그리고 건조 피리딘 1,500g 반응기에 투입한 후 이것을 0℃로 유지하였다. 이어서 디클로로실란 100ｇ을 １시간에 걸쳐서 서서히 주입했다. 그리고 교반하면서 여기에 암모니아 70ｇ을 ３시간에 걸쳐서 서서히 주입했다. 다음으로 건조질소를 30분간 주입하고 반응기 내에 잔존하는 암모니아를 제거했다. 얻어진 백색의 슬러리상의 생성물을 건조질소 분위기 중에서 １㎛의 테프론 재질의 여과기를 사용하여 여과하여 여액 1,000g을 얻었다. 여기에 건조자일렌 1,000g을 첨가한 후, 회전 증발기(Rotary evaporator)를 사용하여 용매를 피리딘에서 자일렌으로 치환하는 조작을 총３회 반복하면서 고형분 농도를 30중량%로 조정하고, 포어 사이즈 0.03um의 테프론 재질의 여과기로 여과했다. 여과된 용액에 건조 피리딘을 300g을 투입하고 중량평균 분자량이 5,000 이 될 때까지 100 ℃로 가열하였다. 여기에, 건조 디부틸에테르를 1000g을 첨가한 후, 회전 증발기(Rotary evaporator)를 사용하여 용매를 디부틸에테르로 치환하는 조작을 3회 반복하면서 고형분을 20중량%로 조정된 수소화폴리실라잔 용액을 얻었다. 상기 과정을 거쳐 중량평균분자량 3,000 인 수소화폴리실록사잔을 얻었다.
실시예 1
비교예 1에서 수소화폴리실록사잔 용액을 100℃ 의 반응기에 넣어 2중량%의 HMDS를 서서히 투입하면서 교반하여 중량평균분자량 3,500 인 유무기 폴리실록사잔을 얻었다.
실시예 2
비교예 1에서 수소화폴리실록사잔 용액을 100℃ 의 반응기에 넣어 10중량%의 HMDS를 서서히 투입하면서 교반하여 중량평균분자량 5,000 인 유무기 폴리실록사잔을 얻었다.
실리카 막 형성
40nm의 선폭을 갖는 패턴이 반복되어 있는 실리콘 웨이퍼를 준비한다.
상기 웨이퍼 위에 비교예 1, 그리고 실시예 1 및 2에 따른 실리카 막 형성용 조성물을 코팅한 뒤 150℃에서 2분간 프리 베이크를 진행한다. 그 후, 수증기가 포함된 퍼니스에서 600에서 60분간 경화를 하여 실리카계 막을 형성한다.
40nm의 선폭을 갖는 패턴화된 실리콘 웨이퍼 대신 300nm, 500nm 및 700nm 의 선폭을 갖는 패턴화된 웨이퍼를 각각 사용하여 실리카 막을 형성한다.
평가
실리카 막의 시편의 단면을 절단하여 미세 패턴이 노출되도록 한 후, F 원소가 포함된 수용액에 수 분간 담근 후 DI water 로 완전히 세정한다. 이어서 N2로 완전히 건조한 시편의 단면을 주사전자현미경(FE-SEM)를 이용하여 패턴 내부를 관찰한다.
그 결과를 하기 표 1에 나타낸다.
패턴 상부에서의 etch rate (a) 패턴
내부에서의 etch rate (b)		 패턴 상부에서의 실리카 막 두께(h) 패턴 길이 (t) 패턴 간격 (n) b/a 관계식 1 만족 여부
비교예 1 14Å/s 29Å/s 4849Å 30000Å 4800Å 2.07 X
실시예
1		 20Å/s 65Å/s 4843Å 30000Å 4800Å 3.25 O
실시예
2		 31Å/s 110Å/s 4783Å 30000Å 4800Å 3.39 O
표 1을 참고하면, 실시예 1 및 2에 따른 실리카 막 형성용 조성물로부터 제조된 실리카 막은 상술한 관계식 1을 만족하지만, 비교예 1에 따른 실리카 막 형성용 조성물로부터 제조된 실리카 막은 상술한 관계식 1을 만족하지 않음을 알 수 있다.
한편, 형성된 실리카 막의 주사현미경 단면을 도 2 내지 4에 도시한다.
도 2는 비교예 1에 따른 실리카 막 단면의 주사현미경 사진이고, 도 3은 실시예 1에 따른 실리카 막 단면의 주사현미경 사진이고, 도 4는 실시예 2에 따른 실리카 막 단면의 주사현미경 사진이다.
도 2 내지 4를 참고하면, 관계식 1을 만족하는 실시예 1, 2에 따른 박막의 패턴 내부는 에어 갭이 형성되어 있는 반면, 관계식 1을 만족하지 않는 비교예 1에 따른 박막의 패턴 내부는 실시예 1, 2와 비교하여 상대적으로 실리카 막질로 더 채워져 있음을 알 수 있다.
이상에서 본 발명의 바람직한 실시예들에 대하여 상세하게 설명하였지만, 본 발명의 권리 범위는 이에 한정되는 것은 아니고 다음의 청구 범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리 범위에 속하는 것이다.

Claims (8)

  1. 실리카 막 형성용 조성물로서,
    규소 함유 중합체 및 용매를 포함하고,
    상기 실리카 막 형성용 조성물로부터 형성된 실리카 막이 하기 관계식 1을 만족하는
    실리카 막 형성용 조성물:
    [관계식 1]
    Figure 112020055844619-pat00010

    상기 관계식 1에서,
    a는 패턴 상부에서의 식각율이고,
    b는 패턴 내부에서의 식각율이고,
    h는 패턴 상부에서의 막 두께이고,
    t는 패턴 길이이다:
    단, 상기 관계식 1에서,'패턴'은 상기 실리카 막 형성용 조성물이 도포되는 기판 상에 형성된 패턴을 의미한다.
  2. 제1항에서,
    상기 규소 함유 중합체는 유무기 폴리실라잔(organic-inorganic polysilazane), 유무기 폴리실록사잔(organic-inorganic polysiloxazane), 또는 이들의 조합인 실리카 막 형성용 조성물.
  3. 제1항에서,
    상기 관계식 1에서 a 및 b는 습식 식각(wet etch) 방식에 따라 얻어진 식각율인 것인 실리카 막 형성용 조성물.
  4. 제1항에서,
    상기 실리카 막 형성용 조성물로부터 형성된 실리카 막이 하기 관계식 2를 만족하는 실리카 막 형성용 조성물:
    [관계식 2]
    Figure 112017101148591-pat00011

    상기 관계식 2에서,
    a 및 b는 상기 관계식 1에서 정의한 바와 같다.
  5. 제1항에서,
    상기 규소 함유 중합체는 하기 화학식 1로 표현되는 부분(moiety) 및 하기 화학식 2로 표현되는 부분(moiety) 중 적어도 하나를 포함하는 실리카 막 형성용 조성물:
    [화학식 1]
    Figure 112017101148591-pat00012

    상기 화학식 1에서,
    R1　내지 R3은 각각 독립적으로 수소, 치환 또는 비치환된 C1 내지 C30의 알킬기, 치환 또는 비치환된 C3 내지 C30의 사이클로알킬기, 치환 또는 비치환된 C6 내지 C30의 아릴기, 치환 또는 비치환된C7 내지 C30의 아릴알킬기, 치환 또는 비치환된 C1 내지 C30의 헤테로알킬기, 치환 또는 비치환된 C2 내지 C30의 헤테로사이클로알킬기, 치환 또는 비치환된 C2 내지 C30의 알케닐기, 치환 또는 비치환된알콕시기, 카르복실기, 알데히드기, 히드록시기, 또는 이들의 조합이고,
    상기 "*"은 연결지점을 의미한다.
    [화학식 2]
    Figure 112017101148591-pat00013

    상기 화학식 2에서,
    R4　내지 R7은 각각 독립적으로 수소, 치환 또는 비치환된 C1 내지 C30의 알킬기, 치환 또는 비치환된 C3 내지 C30의 사이클로알킬기, 치환 또는 비치환된 C6 내지 C30의 아릴기, 치환 또는 비치환된 C7 내지 C30의 아릴알킬기, 치환 또는 비치환된 C1 내지 C30의 헤테로알킬기, 치환 또는 비치환된 C2 내지 C30의 헤테로사이클로알킬기, 치환 또는 비치환된C2 내지 C30의 알케닐기, 치환 또는 비치환된알콕시기, 카르복실기, 알데히드기, 히드록시기, 또는 이들의 조합이고,
    상기 "*"은 연결지점을 의미한다.
  6. 제1항에서,
    상기 규소 함유 중합체는 상기 실리카 막 형성용 조성물의 총량에 대하여 0.1 내지　30 중량%로 포함되어 있는 실리카 막 형성용 조성물.
  7. 제1항 내지 제6항 중 어느 한 항의 실리카 막 형성용 조성물이 경화되어 얻어지는 실리카 성분을 포함하는 실리카 막.
  8. 제7항에 따른 실리카 막을 포함하는 전자 소자.
KR1020170133531A 2017-10-13 2017-10-13 실리카 막 형성용 조성물, 실리카 막의 제조방법 및 실리카 막 KR102194975B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020170133531A KR102194975B1 (ko) 2017-10-13 2017-10-13 실리카 막 형성용 조성물, 실리카 막의 제조방법 및 실리카 막
US16/645,343 US11518909B2 (en) 2017-10-13 2018-02-13 Composition for forming silica layer, manufacturing method for silica layer, and silica layer
JP2020519446A JP7069303B2 (ja) 2017-10-13 2018-02-13 シリカ膜形成用組成物、シリカ膜の製造方法およびシリカ膜
PCT/KR2018/001880 WO2019074167A1 (ko) 2017-10-13 2018-02-13 실리카 막 형성용 조성물, 실리카 막의 제조방법 및 실리카 막
CN201880066432.9A CN111212881A (zh) 2017-10-13 2018-02-13 用于形成二氧化硅膜的组合物、二氧化硅膜的制造方法和二氧化硅膜

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170133531A KR102194975B1 (ko) 2017-10-13 2017-10-13 실리카 막 형성용 조성물, 실리카 막의 제조방법 및 실리카 막

Publications (2)

Publication Number Publication Date
KR20190041822A KR20190041822A (ko) 2019-04-23
KR102194975B1 true KR102194975B1 (ko) 2020-12-24

Family

ID=66100811

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170133531A KR102194975B1 (ko) 2017-10-13 2017-10-13 실리카 막 형성용 조성물, 실리카 막의 제조방법 및 실리카 막

Country Status (5)

Country Link
US (1) US11518909B2 (ko)
JP (1) JP7069303B2 (ko)
KR (1) KR102194975B1 (ko)
CN (1) CN111212881A (ko)
WO (1) WO2019074167A1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220169776A (ko) * 2021-06-21 2022-12-28 삼성에스디아이 주식회사 실리카 막 형성용 조성물, 실리카 막, 및 전자소자

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015033764A (ja) 2013-08-07 2015-02-19 コニカミノルタ株式会社 ガスバリア性フィルム
JP6571403B2 (ja) 2014-06-30 2019-09-04 三星電子株式会社Ｓａｍｓｕｎｇ Ｅｌｅｃｔｒｏｎｉｃｓ Ｃｏ．，Ｌｔｄ． シリカ膜、光学部材および偏光部材
JP6599640B2 (ja) 2014-10-07 2019-10-30 三星エスディアイ株式会社 シリカ系膜形成用組成物、シリカ系膜、および電子デバイス

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0574963A (ja) 1991-06-06 1993-03-26 Mitsubishi Electric Corp 半導体装置及びその製造方法
JP3283276B2 (ja) * 1991-12-04 2002-05-20 東燃ゼネラル石油株式会社 改質ポリシラザン及びその製造方法
DE69535718T2 (de) * 1994-05-27 2009-03-19 Texas Instruments Inc., Dallas Verbindungsverfahren mit Benutzung eines porösen Isolators zur Reduzierung der Kapazitäten zwischen Leiterbahnen
US5885654A (en) 1996-08-14 1999-03-23 Tokyo Ohka Kogyo Co., Ltd. Polysilazane-based coating solution for interlayer insulation
JP5020425B2 (ja) 2000-04-25 2012-09-05 Ａｚエレクトロニックマテリアルズ株式会社 微細溝をシリカ質材料で埋封する方法
KR100362834B1 (ko) 2000-05-02 2002-11-29 삼성전자 주식회사 반도체 장치의 산화막 형성 방법 및 이에 의하여 제조된 반도체 장치
JP3951124B2 (ja) 2002-12-06 2007-08-01 Ｊｓｒ株式会社 絶縁膜
US20050089489A1 (en) * 2003-10-22 2005-04-28 Carter Melvin K. Composition for exfoliation agent effective in removing resist residues
CN100444331C (zh) 2003-11-11 2008-12-17 三星电子株式会社 旋涂玻璃组合物和在半导体制造工序中使用该旋涂玻璃形成氧化硅层的方法
JP2007088369A (ja) 2005-09-26 2007-04-05 Fuji Electric Device Technology Co Ltd 半導体装置の製造方法および半導体装置の製造装置
KR100792045B1 (ko) 2006-08-10 2008-01-04 제일모직주식회사 레지스트 하층막용 하드마스크 조성물 및 이를 이용한반도체 집적회로 디바이스의 제조방법
JPWO2008029834A1 (ja) 2006-09-08 2010-01-21 Ａｚエレクトロニックマテリアルズ株式会社 シリカ質膜形成用組成物およびそれを用いたシリカ質膜の製造法
JP5405031B2 (ja) 2008-03-06 2014-02-05 ＡｚエレクトロニックマテリアルズＩｐ株式会社 シリカ質膜の製造に用いる浸漬用溶液およびそれを用いたシリカ質膜の製造法
US8466067B2 (en) 2009-10-05 2013-06-18 Applied Materials, Inc. Post-planarization densification
JP2011114163A (ja) 2009-11-26 2011-06-09 Ube Nitto Kasei Co Ltd 素子分離材料用塗布液、素子分離材料用塗布液の作製方法、素子分離層用薄膜、素子分離層用薄膜の形成方法、基板、及び、基板の形成方法
KR101288574B1 (ko) * 2009-12-02 2013-07-22 제일모직주식회사 갭필용 충전제 및 상기 충전제를 사용한 반도체 캐패시터의 제조 방법
EP2423951B1 (en) 2010-08-05 2016-07-20 Imec Antiphase domain boundary-free III-V compound semiconductor material on semiconductor substrate and method for manufacturing thereof
JP2012134302A (ja) 2010-12-21 2012-07-12 Jsr Corp トレンチ埋め込み方法、及びトレンチ埋め込み用組成物
CN102569060B (zh) * 2010-12-22 2015-03-11 第一毛织株式会社 形成硅氧层的组合物及其生产方法、利用其的硅氧层及生产硅氧层的方法
JP2013042067A (ja) * 2011-08-19 2013-02-28 Toshiba Corp 半導体装置およびその製造方法
CN106232687B (zh) 2014-04-24 2020-07-07 Az电子材料（卢森堡）有限公司 共聚聚硅氮烷、其制造方法以及包含其的组合物以及使用了其的二氧化硅质膜的形成方法
KR101825546B1 (ko) * 2014-05-26 2018-02-05 제일모직 주식회사 실리카계 막 형성용 조성물, 및 실리카계 막의 제조방법
KR101833800B1 (ko) 2014-12-19 2018-03-02 삼성에스디아이 주식회사 실리카계 막 형성용 조성물, 실리카계 막의 제조방법 및 상기 실리카계 막을 포함하는 전자 소자
KR101868430B1 (ko) 2015-07-31 2018-06-18 삼성에스디아이 주식회사 실리카 막 형성용 조성물, 실리카 막의 제조방법 및 실리카 막
US10256093B2 (en) * 2015-11-30 2019-04-09 Alliance For Sustainable Energy, Llc Selective area growth of semiconductors using patterned sol-gel materials
US9748175B1 (en) 2016-11-18 2017-08-29 Taiwan Semiconductor Manufacturing Co., Ltd. Conductive structure in semiconductor structure and method for forming the same
KR102192462B1 (ko) * 2017-12-14 2020-12-17 삼성에스디아이 주식회사 실리카 막 형성용 조성물, 실리카 막, 및 전자소자
KR102395487B1 (ko) * 2019-08-21 2022-05-06 삼성에스디아이 주식회사 실리카 막 형성용 조성물 및 실리카 막

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015033764A (ja) 2013-08-07 2015-02-19 コニカミノルタ株式会社 ガスバリア性フィルム
JP6571403B2 (ja) 2014-06-30 2019-09-04 三星電子株式会社Ｓａｍｓｕｎｇ Ｅｌｅｃｔｒｏｎｉｃｓ Ｃｏ．，Ｌｔｄ． シリカ膜、光学部材および偏光部材
JP6599640B2 (ja) 2014-10-07 2019-10-30 三星エスディアイ株式会社 シリカ系膜形成用組成物、シリカ系膜、および電子デバイス

Also Published As

Publication number Publication date
KR20190041822A (ko) 2019-04-23
CN111212881A (zh) 2020-05-29
JP2020536396A (ja) 2020-12-10
JP7069303B2 (ja) 2022-05-17
US11518909B2 (en) 2022-12-06
WO2019074167A1 (ko) 2019-04-18
US20200369915A1 (en) 2020-11-26

Similar Documents

Publication Publication Date Title
CN107778876B (zh) 用于形成二氧化硅层的组成物、二氧化硅层和电子装置
KR20170014946A (ko) 실리카 막 형성용 조성물, 실리카 막의 제조방법 및 실리카 막
CN106558483B (zh) 制造二氧化硅层的方法、二氧化硅层以及电子装置
JP7007434B2 (ja) シリカ膜形成用組成物およびシリカ膜
KR102194975B1 (ko) 실리카 막 형성용 조성물, 실리카 막의 제조방법 및 실리카 막
KR101968224B1 (ko) 실리카 막의 제조방법, 실리카 막 및 전자소자
KR101868430B1 (ko) 실리카 막 형성용 조성물, 실리카 막의 제조방법 및 실리카 막
KR102255103B1 (ko) 실리카 막 제조방법, 실리카 막 및 전자소자
TWI653304B (zh) 用於形成矽氧層的組成物、製造矽氧層的方法以及電子裝置
KR101991696B1 (ko) 실리카 막 형성용 조성물, 실리카 막의 제조방법 및 실리카 막
KR101940171B1 (ko) 실리카 막의 제조방법, 실리카 막 및 전자소자
CN115703943B (zh) 用于形成二氧化硅层的组合物、二氧化硅层以及电子装置
KR102446983B1 (ko) 실리카 막 형성용 조성물 및 실리카 막
CN115572540B (zh) 用于形成二氧化硅层的组合物、二氧化硅层以及电子装置
KR102103805B1 (ko) 실리카 막 형성용 조성물, 실리카 막의 제조방법 및 실리카 막
US20210324235A1 (en) Composition for forming silica layer, silica layer formed therefrom, and electronic device including silica layer
KR101887212B1 (ko) 신규한 실라잔 공중합체, 실리카 막 형성용 조성물 및 실리카 막의 제조방법, 및 실리카 막

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant