JP2002075982A - 低誘電率多孔質シリカ質膜、半導体装置およびコーティング組成物 - Google Patents

低誘電率多孔質シリカ質膜、半導体装置およびコーティング組成物

Info

Publication number
JP2002075982A
JP2002075982A JP2000259531A JP2000259531A JP2002075982A JP 2002075982 A JP2002075982 A JP 2002075982A JP 2000259531 A JP2000259531 A JP 2000259531A JP 2000259531 A JP2000259531 A JP 2000259531A JP 2002075982 A JP2002075982 A JP 2002075982A
Authority
JP
Japan
Prior art keywords
film
polyalkylsilazane
general formula
dielectric constant
porous
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2000259531A
Other languages
English (en)
Other versions
JP4722269B2 (ja
Inventor
Tomoko Aoki
倫子 青木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Clariant Japan KK
Original Assignee
Clariant Japan KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Clariant Japan KK filed Critical Clariant Japan KK
Priority to JP2000259531A priority Critical patent/JP4722269B2/ja
Priority to TW090121016A priority patent/TWI252212B/zh
Priority to CNB018149189A priority patent/CN1261509C/zh
Priority to PCT/JP2001/007380 priority patent/WO2002019410A1/ja
Priority to US10/363,007 priority patent/US20040028828A1/en
Priority to EP01958571.0A priority patent/EP1321974B1/en
Priority to KR1020037002963A priority patent/KR100802349B1/ko
Publication of JP2002075982A publication Critical patent/JP2002075982A/ja
Application granted granted Critical
Publication of JP4722269B2 publication Critical patent/JP4722269B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02219—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and nitrogen
    • H01L21/02222—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and nitrogen the compound being a silazane
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09D—COATING COMPOSITIONS, e.g. PAINTS, VARNISHES OR LACQUERS; FILLING PASTES; CHEMICAL PAINT OR INK REMOVERS; INKS; CORRECTING FLUIDS; WOODSTAINS; PASTES OR SOLIDS FOR COLOURING OR PRINTING; USE OF MATERIALS THEREFOR
    • C09D183/00—Coating compositions based on macromolecular compounds obtained by reactions forming in the main chain of the macromolecule a linkage containing silicon, with or without sulfur, nitrogen, oxygen, or carbon only; Coating compositions based on derivatives of such polymers
    • C09D183/16—Coating compositions based on macromolecular compounds obtained by reactions forming in the main chain of the macromolecule a linkage containing silicon, with or without sulfur, nitrogen, oxygen, or carbon only; Coating compositions based on derivatives of such polymers in which all the silicon atoms are connected by linkages other than oxygen atoms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02203—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being porous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02321—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer
    • H01L21/02323—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of oxygen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31695—Deposition of porous oxides or porous glassy oxides or oxide based porous glass
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P20/00—Technologies relating to chemical industry
    • Y02P20/10—Process efficiency

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Wood Science & Technology (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Organic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Formation Of Insulating Films (AREA)
  • Paints Or Removers (AREA)
  • Silicon Compounds (AREA)
  • Compositions Of Macromolecular Compounds (AREA)

Abstract

(57)【要約】 【課題】 低誘電率を安定的に示すと共に、ＣＭＰ法を
はじめとする最新の高集積化プロセスに耐えうる機械的
強度と各種の耐薬品性を兼ね備えた層間絶縁膜に適した
多孔質シリカ質膜を提供すること。 【解決手段】 ポリアルキルシラザンとポリアクリル酸
エステルまたはポリメタクリル酸エステルとを含む組成
物の膜を焼成することにより得られる、比誘電率が２．
５未満であることを特徴とする多孔質シリカ質膜。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、誘電率の低い多孔
質シリカ質膜、当該多孔質シリカ質膜を含む半導体装置
および当該多孔質シリカ質膜を与えるコーティング組成
物に関する。
【０００２】
【従来の技術】ポリシラザン膜は、これを大気中で焼成
するとシリカ質膜に転化される。このシリカ質膜は電気
絶縁性に優れ、半導体用層間絶縁膜として用いられてい
る。中でも、完全無機系のシリカ質膜は耐熱性が高く且
つノンエッチバックが可能であるため、優れた半導体用
層間絶縁膜として既に利用されている。この場合、シリ
カ質膜の物性は二酸化珪素（ＳｉＯ2 ）のものに近く、
その比誘電率は３．０〜４．７の範囲にある。
【０００３】半導体用層間絶縁膜のような電子材料は、
集積回路の高速化、高集積化に伴い一層の低誘電率化が
要請されているが、従来のシリカ質膜では比誘電率が高
すぎてかかる要請に応えられない。シリカ質膜の比誘電
率を低下させるために膜を多孔質化することは知られて
いるが、シリカ質膜は一般に吸湿性を有し、周囲環境下
では時間と共に比誘電率が上昇してしまう。吸湿による
比誘電率の経時上昇を防止するために多孔質膜の表面に
トリメチルシリル基などの有機基を付加する撥水処理を
施すことが考えられるが、このような撥水処理を別途施
すことは、製造コストを増加させるため、望ましくな
い。
【０００４】このような比誘電率の経時上昇を防止する
別の方法として、ポリ有機シラザンの焼成により得られ
る有機シリカ質膜を多孔質化する方法が考えられる。シ
リカの珪素原子に有機基が直結している構造により、膜
自体の撥水性が高くなり、吸湿による比誘電率の経時上
昇が抑えられると共に、半導体用層間絶縁膜として要求
される耐熱性、耐環境性を具備した多孔質膜が得られ
る。
【０００５】集積回路のさらなる高集積化は、半導体装
置における内部配線の微細化及び多層化をより効率的に
実現するための溝配線技術の開発をも促している。溝配
線技術とは、ダマシン法に代表されるように、層間絶縁
膜に所定の溝を予め形成し、スパッタリフロー法または
ＣＶＤ法により溝内部にＡｌ合金、Ｃｕ等の配線材料を
埋め込み、さらにＣＭＰ（Chemical Mechanical Polish
ing)法等により溝外に堆積した配線材料を除去すること
により溝配線を形成する技術である。このような溝配線
技術の進歩により、半導体装置は、内部配線の一層の微
細化が可能になると共に、ＣＭＰ法による表面平坦化に
よりさらなる多層化が可能になる。
【０００６】
【発明が解決しようとする課題】このような集積回路の
高集積化は、配線間に存在する層間絶縁膜に対し、一層
の低誘電率化に加え、ＣＭＰ法による配線材料の除去工
程に耐えうる機械的強度を要求し、さらにＣＭＰ法に用
いられる薬剤の他、ウェットストリッピングによるフォ
トレジスト除去工程においてはその薬剤、アッシングに
よるフォトレジスト除去においてはアッシング後の残さ
を除去するための薬剤等、各種薬品に対する耐薬品性を
も要求する。しかしながら、従来の多孔質シリカ膜では
吸湿による比誘電率の経時上昇の問題のため、また従来
の多孔質有機シリカ膜では上記のような機械的強度や耐
薬品性が必ずしも十分ではないため、かかる要求のすべ
てを満たすことができない。
【０００７】そこで、本発明は、非常に低い比誘電率
（特に、２．５未満）を安定的に示すと共に、ダマシン
法をはじめとする最新の高集積化プロセスに耐えうる機
械的強度と各種耐薬品性を兼ね備えた層間絶縁膜に適し
た多孔質シリカ質膜を提供することを課題とする。ま
た、本発明は、このような多孔質シリカ質膜を与えるコ
ーティング組成物を提供することも課題とする。
【０００８】
【課題を解決するための手段】本発明者らは、上記課題
を解決すべく鋭意研究を重ねた結果、本発明を完成する
に至った。すなわち、本発明によれば、ポリアルキルシ
ラザンとポリアクリル酸エステルまたはポリメタクリル
酸エステルとを含む組成物の膜を焼成することにより得
られる、比誘電率が２．５未満であることを特徴とする
多孔質シリカ質膜が提供される。また、本発明によれ
ば、前記多孔質シリカ質膜を層間絶縁膜として含むこと
を特徴とする半導体装置が提供される。さらに、本発明
によれば、有機溶剤中にポリアルキルシラザンとポリア
クリル酸エステルまたはポリメタクリル酸エステルとを
含んでなるコーティング組成物が提供される。また、本
発明によれば、当該コーティング組成物を基板上に塗布
して得られたポリアルキルシラザン膜を、温度５０〜３
００℃の水蒸気含有雰囲気中で予備焼成し、次いで温度
３００〜５００℃の乾燥雰囲気中で焼成することを特徴
とする多孔質シリカ質膜の製造方法が提供される。
【０００９】本発明の好ましい実施態様は以下のとおり
である。 〔１〕ポリアルキルシラザンとポリアクリル酸エステル
またはポリメタクリル酸エステルとを含む組成物の膜を
焼成することにより得られる、比誘電率が２．５未満で
あることを特徴とする多孔質シリカ質膜。 〔２〕前記ポリアルキルシラザンが、下記一般式（１）
及び／又は下記一般式（２）で表される繰返し単位を含
む数平均分子量１００〜５０，０００のものであること
を特徴とする〔１〕項に記載の多孔質シリカ質膜。
【００１０】
【化２】
【００１１】（上式中、Ｒ1 、Ｒ2 及びＲ3 は各々独立
に水素原子又は炭素原子数１〜３のアルキル基を表す。
ただし、Ｒ1 とＲ2 が共に水素原子である場合を除
く。） −（ＳｉＲ4 （ＮＲ5 ）1.5 ）− （２） （上式中、Ｒ4 及びＲ5 は各々独立に水素原子又は炭素
原子数１〜３のアルキル基を表す。ただし、Ｒ4 とＲ5
が共に水素原子である場合を除く。） 〔３〕前記一般式（１）において、Ｒ1 及びＲ2 が水素
原子又はメチル基であり且つＲ3 が水素原子であり、さ
らに前記一般式（２）において、Ｒ4 がメチル基であり
且つＲ5 が水素原子であることを特徴とする〔２〕項に
記載の多孔質シリカ質膜。 〔４〕前記ポリアルキルシラザンが、前記一般式（１）
で表される繰返し単位と前記一般式（２）で表される繰
返し単位との両方を、前記一般式（２）で表される繰返
し単位の数が前記一般式（１）と前記一般式（２）で表
される繰返し単位の総数の５０％以上を占めるように含
む数平均分子量１００〜５０，０００のものであること
を特徴とする〔２〕項に記載の多孔質シリカ質膜。 〔５〕前記一般式（２）で表される繰返し単位の数が前
記一般式（１）と前記一般式（２）で表される繰返し単
位の総数の８０％以上を占めることを特徴とする〔４〕
項に記載の多孔質シリカ質膜。 〔６〕前記ポリアルキルシラザンがアルミニウム含有ポ
リアルキルシラザンであることを特徴とする〔１〕項に
記載の多孔質シリカ質膜。 〔７〕前記ポリアクリル酸エステルまたはポリメタクリ
ル酸エステルの数平均分子量が１，０００〜８００，０
００であることを特徴とする〔１〕項に記載の多孔質シ
リカ質膜。
【００１２】〔８〕前記組成物における前記ポリアクリ
ル酸エステルまたはポリメタクリル酸エステルの量が前
記ポリアルキルシラザンに対して５〜１５０重量％であ
ることを特徴とする〔１〕項に記載の多孔質シリカ質
膜。
〔９〕前記組成物が、アルミニウム化合物を、当該アル
ミニウム金属換算量で前記ポリアルキルシラザンに対し
て０．００１〜１０重量％の範囲でさらに含有すること
を特徴とする〔１〕項に記載の多孔質シリカ質膜。 〔１０〕〔１〕〜
〔９〕のいずれか一項に記載の多孔質
シリカ質膜を層間絶縁膜として含むことを特徴とする半
導体装置。 〔１１〕有機溶媒中にポリアルキルシラザンとポリアク
リル酸エステルまたはポリメタクリル酸エステルとを含
んでなるコーティング組成物。 〔１２〕有機溶媒中にポリアルキルシラザンとポリアク
リル酸エステルまたはポリメタクリル酸エステルとを含
んでなるコーティング組成物を基板上に塗布して得られ
たポリアルキルシラザン膜を、温度５０〜３００℃の水
蒸気含有雰囲気中で予備焼成し、次いで温度３００〜５
００℃の乾燥雰囲気中で焼成することを特徴とする多孔
質シリカ質膜の製造方法。 〔１３〕前記予備焼成後のポリアルキルシラザン膜を大
気雰囲気中に放置してから焼成を行うことを特徴とする
〔１２〕項に記載の多孔質シリカ質膜の製造方法。
【００１３】
【発明の実施の形態】本発明による多孔質シリカ質膜
は、ポリアルキルシラザンとポリアクリル酸エステルま
たはポリメタクリル酸エステルとを含む組成物の膜を焼
成することにより得られる。当該ポリアルキルシラザン
は、その分子鎖中に下記一般式（１）で表される繰返し
単位を含む数平均分子量１００〜５０，０００のもので
あることが好ましい。
【００１４】
【化３】
【００１５】上式中、Ｒ1 、Ｒ2 及びＲ3 は各々独立に
水素原子又は炭素原子数１〜３のアルキル基を表す。た
だし、Ｒ1 とＲ2 が共に水素原子である場合を除く。ア
ルキル基としては、メチル基、エチル基、プロピル基が
挙げられる。特に好適なアルキル基はメチル基である。
なお、炭素原子数４以上のアルキル基を有するポリアル
キルシラザンは、得られる多孔質膜が軟らかくなりすぎ
るため望ましくない。上記一般式（１）により定義され
るポリアルキルシラザンは、Ｒ1 及びＲ2 が水素原子又
はメチル基であり（ただし、Ｒ1 とＲ2 が共に水素原子
である場合を除く）且つＲ3 が水素原子であることが特
に好適である。
【００１６】本発明による特に好適なポリアルキルシラ
ザンは、その分子鎖中に下記一般式（２）で表される繰
返し単位を含む数平均分子量１００〜５０，０００のも
のである。 −（ＳｉＲ4 （ＮＲ5 ）1.5 ）− （２） 上式中、Ｒ4 及びＲ5 は各々独立に、水素原子又は炭素
原子数１〜３のアルキル基を表す。ただし、Ｒ4 とＲ5
が共に水素原子である場合を除く。アルキル基の定義に
ついては、先に一般式（１）について説明したものと同
じである。上記一般式（２）により定義されるポリアル
キルシラザンは、Ｒ4 がメチル基であり、Ｒ5 が水素原
子であるものが特に好適である。
【００１７】本発明においては、上記一般式（１）及び
（２）の両方の繰返し単位を含むポリアルキルシラザン
が、当該組成物の保存時のゲル化を防止することができ
る点で特に有用である。その場合、一般式（２）で表さ
れる繰返し単位の数が一般式（１）と一般式（２）で表
される繰返し単位の総数の５０％以上、好ましくは８０
％以上、より好ましくは９０％以上を占めるものである
ことが好適である。
【００１８】これらのポリアルキルシラザンは、当業者
に自明の通常のポリシラザンを合成する際のアンモノリ
シスにおいて、一般式（１）の繰返し単位を含むポリア
ルキルシラザンの場合にはジアルキルジクロロシラン
（Ｒ1 Ｒ2 ＳｉＣｌ2 ）を、一般式（２）の繰返し単位
を含むポリアルキルシラザンの場合にはアルキルトリク
ロロシラン（Ｒ4 ＳｉＣｌ3 ）を、そしてこれら両方の
繰返し単位を含むポリアルキルシラザンの場合にはジア
ルキルジクロロシランとアルキルトリクロロシランの混
合物を出発原料とすることにより得られる。一般式
（１）及び（２）の両方の繰返し単位を含むポリアルキ
ルシラザンの場合、ジアルキルジクロロシランとアルキ
ルトリクロロシランの混合比が両単位の存在比を決め
る。
【００１９】上述のポリアルキルシラザンに、有機溶媒
に溶解し得る形態のアルミニウム化合物を添加すると、
アルミニウムと珪素とが強固に結合したアルミノポリア
ルキルシラザンの構造にまでは至っていないアルミニウ
ム含有ポリアルキルシラザンが得られる。有機溶媒に溶
解し得る形態のアルミニウム化合物には、アルコキシ
ド、キレート化物、有機アルミニウム、ハロゲン化物等
が包含される。アルミニウム化合物の添加量は、その種
類にもよるが、アルミニウム金属換算量で、ポリシラザ
ンに対して、０．００１〜１０重量％、好ましくは０．
０１〜１０重量％である。アルミニウム含有ポリアルキ
ルシラザンについての詳細は、特開平１１−１０５１８
５号公報を参照されたい。
【００２０】本発明によるポリアルキルシラザンは、好
ましくは活性水素を有しない不活性有機溶媒に溶かして
用いられる。このような有機溶媒として、ベンゼン、ト
ルエン、キシレン、エチルベンゼン、ジエチルベンゼ
ン、トリメチルベンゼン、トリエチルベンゼン等の芳香
族炭化水素系溶媒；シクロヘキサン、シクロヘキセン、
デカピドロナフタレン、エチルシクロヘキサン、メチル
シクロヘキサン、ｐ−メンチン、ジペンテン（リモネ
ン）等の脂環族炭化水素系溶媒；ジプロピルエーテル、
ジブチルエーテル等のエーテル系溶媒；メチルイソブチ
ルケトン等のケトン系溶媒等が挙げられる。
【００２１】上述したポリアルキルシラザンを含む有機
溶媒溶液に、ポリアクリル酸エステルまたはポリメタク
リル酸エステルを添加することにより本発明によるコー
ティング組成物が得られる。本発明において有用なポリ
アクリル酸エステルまたはポリメタクリル酸エステル
は、アクリル酸エステルまたはメタクリル酸エステルの
ホモポリマーまたはコポリマーであり、具体的には、ポ
リメチルアクリレート、ポリエチルアクリレート、ポリ
ブチルアクリレート、ポリメチルメタクリレート、ポリ
エチルメタクリレート、ポリブチルメタクリレート、ポ
リイソブチルメタクリレート、およびこれらのブロック
コポリマーその他のコポリマーが挙げられる。
【００２２】本発明によるポリアクリル酸エステルまた
はポリメタクリル酸エステルは、数平均分子量が１，０
００〜８００，０００であるものを使用する。当該分子
量が１，０００未満であると低温でポリアクリル酸エス
テルまたはポリメタクリル酸エステルが昇華するため、
多孔質膜を形成しない。また８００，０００を超えると
孔径が増大し、ボイドの原因となり、膜強度の低下を招
き、いずれも望ましくない。本発明によるポリアクリル
酸エステルまたはポリメタクリル酸エステルの好適な分
子量の範囲は１０，０００〜６００，０００であり、特
に５０，０００〜３００，０００である場合に最適な結
果が得られる。
【００２３】本発明によるポリアクリル酸エステルまた
はポリメタクリル酸エステルの添加量は、使用するポリ
アルキルシラザンに対し５〜１５０重量％とする。ポリ
アクリル酸エステルまたはポリメタクリル酸エステルの
添加量が５重量％よりも少ないと、膜の多孔質化が不十
分となり、反対に１５０重量％よりも多いと膜にボイド
やクラック等の欠陥が発生して膜強度が低下し、いずれ
も望ましくない。本発明によるポリアクリル酸エステル
またはポリメタクリル酸エステルの好適な添加量の範囲
は１０〜１２０重量％であり、特に２０〜１００重量％
である場合に最適な結果が得られる。
【００２４】ポリアクリル酸エステルまたはポリメタク
リル酸エステルを添加する際には、一般に当該ポリエス
テルを有機溶媒に溶かした溶液の形態でポリアルキルシ
ラザン溶液へ添加する。この場合、有機溶媒としてはポ
リアルキルシラザン溶液の調製に用いたものと共通の有
機溶媒を使用すればよい。すなわち、ポリアクリル酸エ
ステルまたはポリメタクリル酸エステルを溶解するため
の有機溶媒としては前述の活性水素を有しない不活性有
機溶媒が使用される。ポリアクリル酸エステルまたはポ
リメタクリル酸エステルを有機溶媒に溶かして使用する
場合には、ポリアクリル酸エステルまたはポリメタクリ
ル酸エステルの濃度を５〜８０重量％、好ましくは１０
〜４０重量％の範囲とすることができる。ポリアクリル
酸エステルまたはポリメタクリル酸エステルの添加後、
物理的に攪拌することにより均質溶液を得ることができ
る。なお、ポリアクリル酸エステルまたはポリメタクリ
ル酸エステルをそのままポリアルキルシラザン溶液へ添
加し、溶解させることも可能である。
【００２５】上述のようにして得られたポリアルキルシ
ラザンとポリアクリル酸エステルまたはポリメタクリル
酸エステルとを含む有機溶媒溶液は、そのまま又はポリ
アルキルシラザンの濃度調節を行った後、コーティング
組成物として使用し、基体表面に塗布することができ
る。基体表面に対するポリアルキルシラザンとポリアク
リル酸エステルまたはポリメタクリル酸エステルとを含
むコーティング組成物の塗布方法としては、従来公知の
方法、例えば、スピンコート法、ディップ法、スプレー
法、転写法等が挙げられる。
【００２６】基体表面に形成されたポリアルキルシラザ
ン膜の焼成は、各種の雰囲気中で実施される。この場合
の雰囲気には、乾燥空気、乾燥窒素、乾燥ヘリウム等の
水蒸気を殆ど含まない雰囲気や、大気、加湿大気、加湿
窒素等の水蒸気を含む雰囲気が包含される。焼成温度は
５０〜６００℃、好ましくは３００〜５００℃であり、
焼成時間は１分〜１時間である。
【００２７】本発明により誘電率が低く、膜質の良好な
シリカ質膜を有利に製造するには、ポリアルキルシラザ
ン膜を基体表面に形成した後、この膜を水蒸気含有雰囲
気中で予備加熱し、次いで大気雰囲気中で長時間（例え
ば、２４時間）放置し、その後乾燥雰囲気中で加熱焼成
することが好ましい。この場合、水蒸気含有雰囲気にお
ける水蒸気含有量は、０．１vol ％以上、好ましくは１
vol ％以上である。このような雰囲気には、大気や、加
湿大気、加湿窒素ガス等が挙げられる。一方、乾燥雰囲
気における水蒸気含有量は、０．５vol ％以下、好まし
くは０．０５vol ％以下である。乾燥雰囲気としては、
乾燥した空気、窒素ガス、アルゴンガス、ヘリウムガス
等が挙げられる。予備加熱温度は５０〜３００℃であ
る。一方、焼成温度は１００〜５００℃、好ましくは３
００〜５００℃である。
【００２８】上記焼成工程により、ポリアルキルシラザ
ン中のＳｉＨ，ＳｉＲ（Ｒ：炭化水素基）及びＳｉＮの
各結合のうちＳｉＮ結合のみが酸化されてＳｉＯ結合に
転換され、未酸化のＳｉＨ及びＳｉＲ結合を有するシリ
カ質膜が形成される。特に、アルミニウム含有ポリアル
キルシラザン膜の加熱焼成の場合には、大気雰囲気中で
の長時間放置を行わなくても、アルミニウムの触媒作用
によりＳｉＮ結合の優先的酸化反応が進行する。このよ
うに、形成されるシリカ質膜中には、ＳｉＮ結合が選択
的に酸化されてできたＳｉＯ結合と、未酸化のＳｉＨ及
びＳｉＲ結合を存在させることができ、これにより、低
密度のシリカ質膜を得ることができる。一般的に、シリ
カ質膜の誘電率は、その膜密度の低下に応じて低下する
が、一方、膜密度が低下すると、高誘電質物質である水
の吸着が起るため、シリカ質膜を大気中に放置すると膜
の誘電率が上昇するという問題を生じる。一方、ＳｉＨ
やＳｉＲ結合を含む本発明のシリカ質膜の場合には、そ
れらの結合が撥水性を有することから、低密度でありな
がら水の吸着を防止することができる。従って、本発明
によるシリカ質膜は水蒸気を含む大気中に放置しても、
その膜の誘電率は殆んど上昇しないという大きな利点を
有する。さらに、本発明のシリカ質膜は、低密度である
ことから、膜の内部応力が小さく、クラックを生じにく
いという利点もある。
【００２９】前記コーティングの焼成においては、コー
ティング中のポリアクリル酸エステルまたはポリメタク
リル酸エステルが昇華することによりシリカ質膜の内部
に直径５〜３０nmの微細な細孔が形成される。この細孔
の存在によりシリカ質膜の密度が一段と低下し、その結
果シリカ質膜の比誘電率がさらに低下することとなる。
これは、ポリアルキルシラザンとポリアクリル酸エステ
ルまたはポリメタクリル酸エステルとの相溶性が非常に
よいためである。さらにポリアクリル酸エステルまたは
ポリメタクリル酸エステルを使用することにより、当該
コーティングの焼成に際してポリアルキルシラザンにお
いてＳｉ−ＯＨ結合が生成することが防止される。した
がって、本発明によるシリカ質膜は上述の撥水性を保持
し、水蒸気を含む大気中に放置しても、細孔により低下
した比誘電率は殆ど上昇しない。このように、本発明に
よると、シリカ質膜の結合成分（ＳｉＨ，ＳｉＲ）によ
る低密度化・撥水性化と、細孔による膜全体の低密度化
とが相まって２．５未満、好ましくは２．０以下、場合
によっては１．６程度という極めて低い比誘電率を安定
的に保持できる多孔質シリカ質膜が得られる。したがっ
て、従来の多孔質シリカ質膜の場合には一般に吸湿防止
のために必要となる撥水処理が不要となり、製造コスト
の面で有利となる他、有機基の導入により無機材料とし
ての利点が損われることもない。
【００３０】本発明による多孔質シリカ質膜は、ＣＭＰ
法による配線材料の除去工程に耐えうる機械的強度と各
種耐薬品性を兼ね備えるため、ダマシン法をはじめとす
る最新の高集積化プロセスに適合する層間絶縁膜として
使用することが可能である。具体的には、本発明による
多孔質シリカ質膜は、後述するナノインデンテーション
法による弾性率として２．５ＧＰａ以上という多孔質材
料としては顕著に高い機械的強度を示すと共に、後述す
るエッチング残さ剥離液等によるエッチングレートとし
て１．０Å／分以下、好ましくは０．８Å／分以下とい
う高い各種耐薬品性を示す。
【００３１】本発明による多孔質シリカ質膜の他の性状
を示すと、その密度は０．５〜１．４ｇ／cm3 、好まし
くは０．７〜１．１ｇ／cm3 、そのクラック限界膜厚は
１．０μｍ以上、好ましくは１０μｍ以上、及びその内
部応力は２．０×１０4 Ｎ／cm2 以下、好ましくは１．
０×１０4 Ｎ／cm2 以下である。また、このシリカ質膜
中に含まれるＳｉＨ又はＳｉＲ（Ｒ：炭化水素基）結合
として存在するＳｉ含有量は、膜中に含まれるＳｉ原子
数に対して１０〜１００原子％、好ましくは２５〜７５
原子％である。また、ＳｉＮ結合として存在するＳｉ含
有量は５原子％以下である。焼成後得られる多孔質シリ
カ質膜の厚さは、その基体表面の用途によっても異なる
が、通常、０．０１〜５μｍ、好ましくは０．１〜２μ
ｍである。特に、半導体の層間絶縁膜として用いる場合
には０．１〜２μｍである。
【００３２】本発明による多孔質シリカ質膜は、前記し
たように低密度のものであり、そのクラック限界膜厚、
即ち、膜割れを起さないで製膜可能な最大膜厚が５μｍ
以上と高いという利点をも有する。従来のシリカ質膜の
場合、そのクラック限界膜厚は０．５〜１．５μｍ程度
である。従って、本発明のシリカ質膜は従来のシリカ質
膜に比べて大きな技術的効果を示すものである。
【００３３】本発明は、安定した低誘電率と、最新の微
細配線プロセスに耐えうる機械的強度及び各種の耐薬品
性とをバランスよく兼ね備えた多孔質シリカ質膜をはじ
めて提供するものである。本発明による多孔質シリカ質
膜を半導体装置の層間絶縁膜として使用することによ
り、集積回路のさらなる高集積化、多層化が可能とな
る。もちろん、層間絶縁膜の他、本発明のコーティング
組成物を用いることにより、金属やセラミックス、木材
等の各種の材料の固体表面に対してシリカ質膜を形成す
ることもできる。本発明によれば、シリカ質膜を表面に
形成した金属基板（シリコン、ＳＵＳ、タングステン、
鉄、銅、亜鉛、真ちゅう、アルミニウム等）や、シリカ
質膜を表面に形成したセラミックス基板（シリカ、アル
ミナ、酸化マグネシウム、酸化チタン、酸化亜鉛、酸化
タンタル等の金属酸化物の他、窒化珪素、窒化ホウ素、
窒化チタン等の金属窒化物、炭化珪素等）が提供され
る。
【００３４】
【実施例】次に本発明を実施例によってさらに詳述す
る。なお、以下においてシリカ質膜に関して示した物性
の評価方法は次の通りである。
【００３５】（比誘電率）ダウ・コーニング社製パイレ
ックスガラス板（厚さ１mm、大きさ５０mm×５０mm）を
中性洗剤、希ＮａＯＨ水溶液、希Ｈ2 ＳＯ4 水溶液の順
番でよく洗浄し、乾燥させた。このガラス板の全面に真
空蒸着法でＡｌ膜を形成した（０．２μ）。このガラス
板にポリアルキルシラザン溶液をスピンコート法で製膜
した後、電極信号取り出し用にガラス板の四隅を綿棒で
こすりポリアルキルシラザン膜を除去した。（約３mm×
３mm）。つづいて、これを実施例又は比較例の方法に従
ってシリカ質膜に転化した。得られたシリカ質膜にＳＵ
Ｓ製のマスクを被せて真空蒸着法でＡｌ膜を形成した
（２mm×２mmの正方形、厚さ２μのパターンを１８
個）。キャパシタンス測定はＹＨＰ社製４１９２ＡＬＦ
インピーダンスアナライザーを用いて測定した（１００
kHz ）。また、膜厚は分光エリプソメータ（J.A.Woolla
m 社製、Ｍ−４４）を用いた。比誘電率は下式により計
算した。 比誘電率＝（キャパシタンス〔pF〕）×（膜厚〔μ
ｍ〕）／３５．４ なお、比誘電率の値は１８点の平均値とした。
【００３６】（膜密度）直径４インチ、厚さ０．５mmの
シリコンウェハーの重量を電子天秤で測定した。これに
ポリアルキルシラザン溶液をスピンコート法で製膜した
後、実施例及び比較例の方法に従ってシリカ質膜に転化
し、再び膜付きのシリコンウェハーの重量を電子天秤で
測定した。膜重量はこれらの差とした。膜厚は比誘電率
評価と同様に分光エリプソメータ（J.A.Woollam 社製、
Ｍ−４４）を用いて測定した。膜密度は下式により計算
した。 膜密度〔ｇ／cm3 〕＝（膜重量〔ｇ〕）／（膜厚〔μ
ｍ〕）／０．００８
【００３７】（内部応力）直径４インチ、厚さ０．５mm
のシリコンウェハーのそりをTencor社製レーザー内部応
力測定器ＦＬＸ−２３２０に入力した。このシリコンウ
ェハーにポリアルキルシラザン溶液をスピンコート法で
製膜した後、実施例及び比較例の方法に従ってシリカ質
膜に転化し、室温（２３℃）に戻した後、Tencor社製レ
ーザー内部応力測定器ＦＬＸ−２３２０で内部応力を測
定した。なお、膜厚は比誘電率評価と同様に分光エリプ
ソメータ（J.A.Woollam 社製、Ｍ−４４）を用いて測定
した。
【００３８】（クラック限界膜厚）直径４インチ、厚さ
０．５mmのシリコンウェハーにポリアルキルシラザン溶
液をスピンコート法で製膜した後、実施例及び比較例の
方法に従ってシリカ質膜に転化した。ポリアルキルシラ
ザン溶液のポリシラザン濃度又はスピンコーターの回転
数を調節することによって、膜厚を約０．５μから約３
μの範囲で変化させたサンプルを作製した。焼成後の薄
膜を顕微鏡観察（×１２０）し、クラックの有無を調べ
た。クラック発生の無い最大膜厚をクラック限界膜厚と
した。
【００３９】（弾性率／ナノインデンテーション法）直
径４インチ、厚さ０．５mmのシリコンウェハーにポリア
ルキルシラザン溶液をスピンコート法で製膜した後、実
施例及び比較例の方法に従ってシリカ質膜に転化した。
得られたシリカ質膜について、薄膜用機械的特性評価シ
ステム（NanoInstruments社製、Nano Indenter)による
弾性率を測定した。
【００４０】（エッチングレート）エッチングレート
は、膜厚をJ.A.Woollam 社製の分光エリプソメータ（Ｍ
−４４）で測定し、薬剤処理時間（分）で除して計算し
た。エッチングレート測定に用いた薬剤は、後述の各実
施例において示す。
【００４１】参考例１ 〔ポリメチルシラザンの合成（１）〕 内容積５Ｌのステンレス製タンク反応器に原料供給用の
ステンレスタンクを装着した。反応器内部を乾燥窒素で
置換した後、原料供給用ステンレスタンクにメチルトリ
クロロシラン７８０ｇを入れ、これを窒素によって反応
タンクに圧送し導入した。次にピリジン入りの原料供給
タンクを反応器に接続し、ピリジン４ｋｇを窒素で同様
に圧送した。反応器の圧力を１．０ｋｇ／ｃｍ2 に調整
し、反応器内の混合液温が−４℃になるように温度調節
を行った。そこに、攪拌しながらアンモニアを吹き込
み、反応器の圧力が２．０ｋｇ／ｃｍ2 になった時点で
アンモニア供給を停止した。排気ラインを開けて反応器
圧力を下げ、引き続き乾燥窒素を液層に１時間吹き込
み、余剰のアンモニアを除去した。得られた生成物を加
圧濾過器を用いて乾燥窒素雰囲気下で加圧濾過し、濾液
３２００ｍＬを得た。エバポレーターを用いてピリジン
を留去したところ、約３４０ｇのポリメチルシラザンを
得た。得られたポリメチルシラザンの数平均分子量をＧ
ＰＣ（展開液：ＣＨＣｌ3 ）により測定したところ、ポ
リスチレン換算で１８００であった。ＩＲ（赤外吸収）
スペクトルは、波数（cm-1）３３５０、および１２００
付近のＮ−Ｈに基づく吸収；２９００および１２５０の
Ｓｉ−Ｃに基づく吸収；１０２０〜８２０のＳｉ−Ｎ−
Ｓｉに基づく吸収を示した。
【００４２】参考例２ 〔ポリメチルシラザンの合成（２）〕 原料としてメチルトリクロロシラン７８０ｇの代わり
に、メチルトリクロロシラン７２０ｇとジメチルジクロ
ロシラン６５ｇの混合物を用いたことを除き、参考例１
と同様に合成を行い、約３７０ｇのポリメチルシラザン
を得た。得られたポリメチルシラザンの数平均分子量を
ＧＰＣ（展開液：ＣＨＣｌ3 ）により測定したところ、
ポリスチレン換算で１４００であった。ＩＲ（赤外吸
収）スペクトルは、波数（cm-1）３３５０、および１２
００付近のＮ−Ｈに基づく吸収；２９００および１２５
０のＳｉ−Ｃに基づく吸収；１０２０〜８２０のＳｉ−
Ｎ−Ｓｉに基づく吸収を示した。
【００４３】参考例３ 〔ペルヒドロポリシラザンの合成〕 内容積２Ｌの四つ口フラスコにガス吹き込み管、メカニ
カルスターラー、ジュワーコンデンサーを装着した。反
応器内部を乾燥窒素で置換した後、四つ口フラスコ乾燥
ピリジンを１５００ml入れ、これを氷冷した。次にジク
ロロシラン１００ｇを加えると白色固体状のアダクト
（ＳｉＨ2 Ｃｌ2 ・２Ｃ5 Ｈ5 Ｎ）が生成した。反応混
合物を氷冷し、攪拌しながらアンモニア７０ｇを吹き込
んだ。引き続き乾燥窒素を液層に３０分間吹き込み、余
剰のアンモニアを除去した。得られた生成物をブッフナ
ーロートを用いて乾燥窒素雰囲気下で減圧濾過し、濾液
１２００mlを得た。エバポレーターを用いてピリジンを
留去したところ、４０ｇのペルヒドロポリシラザンを得
た。得られたペルヒドロポリシラザンの数平均分子量を
ＧＰＣ（展開液：ＣＤＣｌ 3 ）により測定したところ、
ポリスチレン換算で８００であった。ＩＲ（赤外吸収）
スペクトルは、波数（cm-1）３３５０、および１２００
付近のＮ−Ｈに基づく吸収：２１７０のＳｉ−Ｈに基づ
く吸収：１０２０〜８２０のＳｉ−Ｎ−Ｓｉに基づく吸
収を示した。
【００４４】実施例１（参考例１／ポリイソブチルメタ
クリレート＝４：１） 参考例１で合成したポリメチルシラザンの１５％ジブチ
ルエーテル溶液８０ｇに、分子量約１６０，０００のポ
リイソブチルメタクリレート３ｇをジブチルエーテル１
７ｇによく溶解させたものを、上記ポリメチルシラザン
溶液に混合させ十分攪拌した。続いてその溶液を濾過精
度０．２μｍのアドバンテック社製ＰＴＦＥシリンジフ
ィルターで濾過した。その濾液を直径１０．２ｃｍ（４
インチ）、厚さ０．５ｍｍのシリコンウェハー上にスピ
ンコーターを用いて塗布し（２０００ｒｐｍ、２０
秒）、室温で乾燥させた（５分）。次いで、そのシリコ
ンウェハーを大気雰囲気中（２５℃、相対湿度４０％）
で１５０℃、次に２８０℃のホットプレート上でそれぞ
れ３分間加熱した。この膜を大気雰囲気中（２５℃、相
対湿度４０％）で２４時間放置した後、続いて乾燥窒素
雰囲気中４００℃で３０分間焼成した。ＩＲ（赤外吸
収）スペクトルは、波数（cm-1）１０２０及び４５０の
Ｓｉ−Ｏに基づく吸収、波数（cm-1）１２７０及び７８
０のＳｉ−Ｃに基づく吸収、波数（cm-1）２９７０のＣ
−Ｈに基づく吸収が主に見られ、波数（cm-1）３３５
０、及び１２００のＮ−Ｈに基づく吸収、及びポリイソ
ブチルメタクリレートに基づく吸収は消失した。得られ
た膜の評価を行ったところ、比誘電率は２．２、密度は
１．０ g/cm3、内部応力は３．０×１０8 dyne/cm2、ク
ラック限界膜厚は５μｍ以上であった。また、得られた
膜を温度２３℃、相対湿度５０％の大気中に一週間放置
した後、再度比誘電率を測定したところ全く変化がなか
った。この膜のナノインデンテーション法による弾性率
は２．６ＧＰａであった。さらに、エッチング残さ剥離
液として広く用いられているＡＣＴ−９７０（Ashland
Chemical社製）、ＳＴ−２１０、ＳＴ−２５０（ATMI社
製）、ＥＫＣ２６５、ＥＫＣ６４０（EKC 社製）を用い
てシリカ質膜の耐性（コンパティビリティー）試験を行
ったところ、エッチングレートはそれぞれ０．７Å／分
以下であり、当該試験による誘電率の上昇も１．３％以
内であった。
【００４５】実施例２（参考例２／ＢＲ１１２２＝２：
１、アルミニウムトリス（エチルアセトアセテート）） 参考例２で合成したポリメチルシラザンの２０％ジブチ
ルエーテル溶液１６０ｇに、メタクリレート（三菱レイ
ヨン製ＢＲ１１２２）８ｇをジブチルエーテル３２ｇに
よく溶解させたものを、上記ポリメチルシラザン溶液に
混合させ十分攪拌した。次いで、アルミニウムトリス
（エチルアセトアセテート）５ｇをジブチルエーテル９
５ｇに混合してよく溶解させ、その中から２４ｇを取り
出して、ポリメチルシラザン溶液に混合させ十分攪拌し
た。続いてその溶液を濾過精度０．２μｍのアドバンテ
ック社製ＰＴＦＥシリンジフィルターで濾過した。その
濾液を直径２０．３ｃｍ（８インチ）、厚さ１ｍｍのシ
リコンウェハー上にスピンコーターを用いて塗布し（２
０００ｒｐｍ、２０秒）、室温で乾燥させた（５分）。
次いで、そのシリコンウェハーを大気雰囲気中（２５
℃、相対湿度４０％）で１５０℃、次に２２０℃、さら
に２８０℃のホットプレート上でそれぞれ３分間加熱し
た。この膜を乾燥窒素雰囲気中４００℃で１０分間焼成
した。ＩＲ（赤外吸収）スペクトルは、波数（cm-1）１
０２０及び４５０のＳｉ−Ｏに基づく吸収、波数（c
m-1）１２８０及び７８０のＳｉ−Ｃに基づく吸収、波
数（cm-1）２９８０のＣ−Ｈに基づく吸収が主に見ら
れ、波数（cm-1）３３５０、及び１２００のＮ−Ｈに基
づく吸収、及びＢＲ１１２２に基づく吸収は消失した。
得られた膜の評価を行ったところ、比誘電率は２．１、
密度は０．９ g/cm3、内部応力は２．８×１０8 dyne/c
m2、クラック限界膜厚は５μｍ以上であった。また、得
られた膜を温度２３℃、相対湿度５０％の大気中に一週
間放置した後、再度比誘電率を測定したところ全く変化
がなかった。この膜のナノインデンテーション法による
弾性率は２．５ＧＰａであった。さらに、エッチング残
さ剥離液として広く用いられているＡＣＴ−９７０（As
hland Chemical社製）、ＳＴ−２１０、ＳＴ−２５０
（ATMI社製）を用いてシリカ質膜のコンパティビリティ
ー試験を行ったところ、エッチングレートはそれぞれ
０．８Å／分以下であり、当該試験による誘電率の上昇
も１．６％以内であった。
【００４６】実施例３（参考例１／ＰｎＢＭＡ＝３：１） 参考例１で合成したポリメチルシラザンの１６％ジブチ
ルエーテル溶液９０ｇに、分子量約１４０，０００のポ
リｎ−ブチルメタクリレートの１６％ジブチルエーテル
溶液３０ｇを、上記ポリメチルシラザン溶液に混合させ
十分攪拌した。続いてその溶液を濾過精度０．２μｍの
アドバンテック社製ＰＴＦＥシリンジフィルターで濾過
した。その濾液を直径２０．３ｃｍ（８インチ）、厚さ
１ｍｍのシリコンウェハー上にスピンコーターを用いて
塗布し（２２００ｒｐｍ、２０秒）、室温で乾燥させた
（５分）。次いで、そのシリコンウェハーを大気雰囲気
中（２５℃、相対湿度４０％）で１５０℃、次に２８０
℃のホットプレート上でそれぞれ３分間加熱した。この
膜を大気雰囲気中（２２．５℃、相対湿度５４％）で２
４時間放置した後、続いて乾燥窒素雰囲気中４００℃で
１０分間焼成した。ＩＲ（赤外吸収）スペクトルは、波
数（cm-1）１０２０及び４５０のＳｉ−Ｏに基づく吸
収、波数（cm-1）１２７０及び７８０のＳｉ−Ｃに基づ
く吸収、波数（cm-1）２９７０のＣ−Ｈに基づく吸収が
主に見られ、波数（cm-1）３３５０、及び１２００のＮ
−Ｈに基づく吸収、及びポリｎ−ブチルメタクリレート
に基づく吸収は消失した。得られた膜の評価を行ったと
ころ、比誘電率は２．０、密度は１．０ g/cm3、内部応
力は２．８×１０8 dyne/cm2、クラック限界膜厚は５μ
ｍ以上であった。また、得られた膜を温度２３℃、相対
湿度５０％の大気中に一週間放置した後、再度比誘電率
を測定したところ全く変化がなかった。この膜のナノイ
ンデンテーション法による弾性率は２．５ＧＰａであっ
た。さらに、エッチング残さ剥離液として広く用いられ
ているＡＣＴ−９７０（Ashland Chemical社製）を用い
てシリカ質膜のコンパティビリティー試験を行ったとこ
ろ、エッチングレートは０．８Å／分であり、当該試験
による誘電率は２．０であった。
【００４７】比較例１（メチルシロキサンポリマー／Ｂ
Ｒ１１２２＝４：１） テトラメトキシシラン４５ｇ、メチルトリメトキシシラ
ン１４０ｇ、およびジメチルジメトキシシラン１８ｇを
イソプロピルアルコール６１５ｇに溶かし、０．３規定
のリン酸水溶液６０ｇを滴下して加水分解させて得られ
たメチルシロキサンポリマー溶液４０ｇに、メタクリレ
ート（三菱レイヨン製ＢＲ１１２２）の２０％イソプロ
ピルアルコール溶液１０ｇを混合させ十分攪拌した。続
いてその溶液を濾過精度０．２μｍのアドバンテック社
製ＰＴＦＥシリンジフィルターで濾過した。その濾液を
直径２０．３ｃｍ（８インチ）、厚さ１ｍｍのシリコン
ウェハー上にスピンコーターを用いて塗布し（１２００
ｒｐｍ、２０秒）、室温で乾燥させた（５分）。次い
で、そのシリコンウェハーを大気雰囲気中（２５℃、相
対湿度４０％）で１００℃、次に２８０℃のホットプレ
ート上でそれぞれ３分間加熱した。この膜を乾燥窒素雰
囲気中４００℃で３０分間焼成した。ＩＲ（赤外吸収）
スペクトルは、波数（cm-1）１０２０及び４６０のＳｉ
−Ｏに基づく吸収、波数（cm-1）１２８０及び７８０の
Ｓｉ−Ｃに基づく吸収、波数（cm-1）２９８０のＣ−Ｈ
に基づく吸収が主に見られ、ＢＲ１１２２に基づく吸収
は消失した。得られた膜の評価を行ったところ、比誘電
率は２．３、密度は１．８ g/cm3、内部応力は２．２×
１０8 dyne/cm2、クラック限界膜厚は１．５μｍ以上で
あった。また、得られた膜を温度２３℃、相対湿度５０
％の大気中に一週間放置した後、再度比誘電率を測定し
たところ全く変化がなかった。この膜のナノインデンテ
ーション法による弾性率は１．８ＧＰａであった。さら
に、エッチング残さ剥離液として広く用いられているＡ
ＣＴ−９７０（Ashland Chemical社製）を用いてシリカ
質膜のコンパティビリティー試験を行ったところ、エッ
チングレートは３．４Å／分であり、当該試験により誘
電率が２．５まで上昇した。
【００４８】比較例２（ＰＰＳＺ−１，ＬＰＳＺ−１
（０．３）／ＰＭＭＡ＝４：１）、トリ（イソプロポキ
シ）アルミニウム 参考例３で合成したペルヒドロポリシラザン６０ｇをキ
シレン２４０ｇに溶解し、ポリシラザン溶液を調製し
た。次にトリ（イソプロポキシ）アルミニウム３ｇをキ
シレン１４７ｇに混合してよく溶解させ、その中から６
ｇを取り出して、ポリシラザン溶液に混合した。次い
で、分子量１００，０００のポリメタクリル酸メチル１
５ｇをキシレン６０ｇによく溶解させたものを、上記ポ
リシラザン溶液に混合させ十分攪拌した。続いてその溶
液を濾過精度０．２μｍのアドバンテック社製ＰＴＦＥ
シリンジフィルターで濾過した。その濾液を直径１０．
２ｃｍ（４インチ）、厚さ０．５ｍｍのシリコンウェハ
ー上にスピンコーターを用いて塗布し（２３００ｒｐ
ｍ、２０秒）、室温で乾燥させた（５分）。次いで、そ
のシリコンウェハーを大気雰囲気中（２５℃、相対湿度
４０％）で１５０℃、次に２２０℃のホットプレート上
でそれぞれ３分間加熱した。この膜を乾燥窒素雰囲気中
４００℃で３０分間焼成した。ＩＲ（赤外吸収）スペク
トルは、波数（cm-1）１０７０及び４５０のＳｉ−Ｏに
基づく吸収、及び波数（cm-1）２２５０及び８８０のＳ
ｉ−Ｈに基づく吸収が主に見られ、波数（cm-1）３３５
０、及び１２００のＮ−Ｈに基づく吸収、及びポリメタ
クリル酸メチルに基づく吸収は消失した。得られた膜の
評価を行ったところ、比誘電率は１．８、密度は１．０
g/cm3、内部応力は２．７×１０8 dyne/cm2、クラック
限界膜厚は５μｍ以上であった。また、得られた膜を温
度２３℃、相対湿度５０％の大気中に一週間放置した
後、再度比誘電率を測定したところ、０．１上昇して
１．９であった。この膜のナノインデンテーション法に
よる弾性率は１．９ＧＰａであった。さらに、エッチン
グ残さ剥離液として広く用いられているＡＣＴ−９７０
（Ashland Chemical社製）、ＳＴ−２１０、ＳＴ−２５
０（ATMI社製）を用いてシリカ質膜のコンパティビリテ
ィー試験を行ったところ、いずれの薬品についても膜が
すべて消失したためエッチングレートは測定不能であっ
た。
【００４９】
【発明の効果】本発明により得られる多孔質シリカ質膜
は、非常に低い比誘電率を安定的に示すと共に、ＣＭＰ
法による配線材料の除去工程に耐えうる機械的強度と各
種の耐薬品性を兼ね備えるため、ダマシン法をはじめと
する最新の高集積化プロセスに適合する半導体装置用層
間絶縁膜として特に有用である。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｃ０９Ｄ 183/16 Ｃ０９Ｄ 183/16 Ｆターム(参考） 4J002 BG04X BG05X CP21W FD200 4J038 AA011 CG141 CG142 CH031 CH032 DL171 DL172 HA441 MA09 MA14 NA04 NA11 NA21 PA19 PB09 5F058 BA08 BA20 BC05 BD07 BF46 BH01 BJ02

Claims (13)

    【特許請求の範囲】
  1. 【請求項１】 ポリアルキルシラザンとポリアクリル酸
    エステルまたはポリメタクリル酸エステルとを含む組成
    物の膜を焼成することにより得られる、比誘電率が２．
    ５未満であることを特徴とする多孔質シリカ質膜。
  2. 【請求項２】 前記ポリアルキルシラザンが、下記一般
    式（１）及び／又は下記一般式（２）で表される繰返し
    単位を含む数平均分子量１００〜５０，０００のもので
    あることを特徴とする請求項１に記載の多孔質シリカ質
    膜。 【化１】 （上式中、Ｒ1 、Ｒ2 及びＲ3 は各々独立に水素原子又
    は炭素原子数１〜３のアルキル基を表す。ただし、Ｒ1
    とＲ2 が共に水素原子である場合を除く。） −（ＳｉＲ4 （ＮＲ5 ）1.5 ）− （２） （上式中、Ｒ4 及びＲ5 は各々独立に水素原子又は炭素
    原子数１〜３のアルキル基を表す。ただし、Ｒ4 とＲ5
    が共に水素原子である場合を除く。）
  3. 【請求項３】 前記一般式（１）において、Ｒ1 及びＲ
    2 が水素原子又はメチル基であり且つＲ3 が水素原子で
    あり、さらに前記一般式（２）において、Ｒ 4 がメチル
    基であり且つＲ5 が水素原子であることを特徴とする請
    求項２に記載の多孔質シリカ質膜。
  4. 【請求項４】 前記ポリアルキルシラザンが、前記一般
    式（１）で表される繰返し単位と前記一般式（２）で表
    される繰返し単位との両方を、前記一般式（２）で表さ
    れる繰返し単位の数が前記一般式（１）と前記一般式
    （２）で表される繰返し単位の総数の５０％以上を占め
    るように含む数平均分子量１００〜５０，０００のもの
    であることを特徴とする請求項２に記載の多孔質シリカ
    質膜。
  5. 【請求項５】 前記一般式（２）で表される繰返し単位
    の数が前記一般式（１）と前記一般式（２）で表される
    繰返し単位の総数の８０％以上を占めることを特徴とす
    る請求項４に記載の多孔質シリカ質膜。
  6. 【請求項６】 前記ポリアルキルシラザンがアルミニウ
    ム含有ポリアルキルシラザンであることを特徴とする請
    求項１に記載の多孔質シリカ質膜。
  7. 【請求項７】 前記ポリアクリル酸エステルまたはポリ
    メタクリル酸エステルの数平均分子量が１，０００〜８
    ００，０００であることを特徴とする請求項１に記載の
    多孔質シリカ質膜。
  8. 【請求項８】 前記組成物における前記ポリアクリル酸
    エステルまたはポリメタクリル酸エステルの量が前記ポ
    リアルキルシラザンに対して５〜１５０重量％であるこ
    とを特徴とする請求項１に記載の多孔質シリカ質膜。
  9. 【請求項９】 前記組成物が、アルミニウム化合物を、
    当該アルミニウム金属換算量で前記ポリアルキルシラザ
    ンに対して０．００１〜１０重量％の範囲でさらに含有
    することを特徴とする請求項１に記載の多孔質シリカ質
    膜。
  10. 【請求項１０】 請求項１〜９のいずれか一項に記載の
    多孔質シリカ質膜を層間絶縁膜として含むことを特徴と
    する半導体装置。
  11. 【請求項１１】 有機溶媒中にポリアルキルシラザンと
    ポリアクリル酸エステルまたはポリメタクリル酸エステ
    ルとを含んでなるコーティング組成物。
  12. 【請求項１２】 有機溶媒中にポリアルキルシラザンと
    ポリアクリル酸エステルまたはポリメタクリル酸エステ
    ルとを含んでなるコーティング組成物を基板上に塗布し
    て得られたポリアルキルシラザン膜を、温度５０〜３０
    ０℃の水蒸気含有雰囲気中で予備焼成し、次いで温度３
    ００〜５００℃の乾燥雰囲気中で焼成することを特徴と
    する多孔質シリカ質膜の製造方法。
  13. 【請求項１３】 前記予備焼成後のポリアルキルシラザ
    ン膜を大気雰囲気中に放置してから焼成を行うことを特
    徴とする請求項１２に記載の多孔質シリカ質膜の製造方
    法。
JP2000259531A 2000-08-29 2000-08-29 低誘電率多孔質シリカ質膜、半導体装置およびコーティング組成物、ならびに低誘電率多孔質シリカ質膜の製造方法 Expired - Fee Related JP4722269B2 (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP2000259531A JP4722269B2 (ja) 2000-08-29 2000-08-29 低誘電率多孔質シリカ質膜、半導体装置およびコーティング組成物、ならびに低誘電率多孔質シリカ質膜の製造方法
TW090121016A TWI252212B (en) 2000-08-29 2001-08-27 Porous silica film having lower dielectric constant, process for producing it and coating composition
PCT/JP2001/007380 WO2002019410A1 (en) 2000-08-29 2001-08-28 Porous siliceous film having low permittivity, semiconductor devices and coating composition
US10/363,007 US20040028828A1 (en) 2000-08-29 2001-08-28 Porous siliceous film having low permittivity, semiconductor devices and coating composition
CNB018149189A CN1261509C (zh) 2000-08-29 2001-08-28 具有低介电常数的多孔硅质膜和半导体装置及涂料组合物
EP01958571.0A EP1321974B1 (en) 2000-08-29 2001-08-28 Porous siliceous film having low permittivity, semiconductor devices and coating composition
KR1020037002963A KR100802349B1 (ko) 2000-08-29 2001-08-28 유전율이 낮은 다공질 실리카질 막, 이의 제조방법 및 이를 포함하는 반도체 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000259531A JP4722269B2 (ja) 2000-08-29 2000-08-29 低誘電率多孔質シリカ質膜、半導体装置およびコーティング組成物、ならびに低誘電率多孔質シリカ質膜の製造方法

Publications (2)

Publication Number Publication Date
JP2002075982A true JP2002075982A (ja) 2002-03-15
JP4722269B2 JP4722269B2 (ja) 2011-07-13

Family

ID=18747701

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000259531A Expired - Fee Related JP4722269B2 (ja) 2000-08-29 2000-08-29 低誘電率多孔質シリカ質膜、半導体装置およびコーティング組成物、ならびに低誘電率多孔質シリカ質膜の製造方法

Country Status (7)

Country Link
US (1) US20040028828A1 (ja)
EP (1) EP1321974B1 (ja)
JP (1) JP4722269B2 (ja)
KR (1) KR100802349B1 (ja)
CN (1) CN1261509C (ja)
TW (1) TWI252212B (ja)
WO (1) WO2002019410A1 (ja)

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003139698A (ja) * 2001-10-31 2003-05-14 Hitachi Housetec Co Ltd シリカ膜の評価方法及びシリカ被覆された成形体
JP2003268356A (ja) * 2002-03-19 2003-09-25 Mitsui Chemicals Inc 撥水性多孔質シリカ膜の製造方法、該方法によって得られた撥水性多孔質シリカ膜およびその用途
WO2004096934A1 (ja) 2003-05-01 2004-11-11 Az Electronic Materials (Japan) K.K. コーティング組成物、多孔質シリカ質膜、多孔質シリカ質膜の製造方法及び半導体装置
US6825130B2 (en) 2002-12-12 2004-11-30 Asm Japan K.K. CVD of porous dielectric materials
WO2005007748A1 (ja) 2003-07-18 2005-01-27 Az Electronic Materials (Japan) K.K. リン含有シラザン組成物、リン含有シリカ質膜、リン含有シリカ質充填材、リン含有シリカ質膜の製造方法及び半導体装置
WO2005014744A1 (ja) * 2003-08-12 2005-02-17 Az Electronic Materials (Japan) K.K. コーティング組成物、およびそれを用いて製造した低誘電多孔質シリカ質材料
WO2005014743A1 (ja) * 2003-08-12 2005-02-17 Az Electronic Materials (Japan) K.K. コーティング組成物、およびそれを用いて製造した低誘電シリカ質材料
WO2006016672A1 (ja) * 2004-08-13 2006-02-16 Az Electronic Materials (Japan) K.K. フラットバンドシフトの少ないシリカ質膜およびその製造法
JP2006124684A (ja) * 2004-09-30 2006-05-18 Mitsubishi Materials Corp 光触媒塗料及び該塗料を用いた光触媒膜の製造方法
JPWO2008029834A1 (ja) * 2006-09-08 2010-01-21 Ａｚエレクトロニックマテリアルズ株式会社 シリカ質膜形成用組成物およびそれを用いたシリカ質膜の製造法
WO2012060399A1 (ja) 2010-11-05 2012-05-10 Ａｚエレクトロニックマテリアルズ株式会社 アイソレーション構造の形成方法
JP2016117881A (ja) * 2014-12-19 2016-06-30 三星エスディアイ株式会社ＳＡＭＳＵＮＧ ＳＤＩ Ｃｏ．， ＬＴＤ． シリカ系膜形成用組成物、シリカ系膜の製造方法および前記シリカ系膜を含む電子素子

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3479648B2 (ja) * 2001-12-27 2003-12-15 クラリアント インターナショナル リミテッド ポリシラザン処理溶剤およびこの溶剤を用いるポリシラザンの処理方法
CN101252030A (zh) * 2004-03-02 2008-08-27 气体产品与化学公司 用于制备含溶剂的低介电材料的组合物
DE102004011212A1 (de) * 2004-03-04 2005-09-29 Clariant International Limited Perhydropolysilazane enthaltende Beschichtungen für Metall- und Polymeroberflächen
JP4578993B2 (ja) * 2005-02-02 2010-11-10 Ａｚエレクトロニックマテリアルズ株式会社 ポリシラザン処理溶剤およびこの溶剤を用いるポリシラザンの処理方法
ES2609413T3 (es) * 2005-12-22 2017-04-20 PST Sensors (Pty) Limited- Department of Physics-RW James Building Tintas semiconductoras de película gruesa
JP2007273494A (ja) * 2006-03-30 2007-10-18 Fujitsu Ltd 絶縁膜形成用組成物及び半導体装置の製造方法
CN100444288C (zh) * 2006-07-21 2008-12-17 暨南大学 纳米孔型聚甲基硅氧烷低介电常数材料及其制备方法和应用
JP5058733B2 (ja) * 2007-09-12 2012-10-24 ＡｚエレクトロニックマテリアルズＩｐ株式会社 ケイ素含有微細パターン形成用組成物を用いた微細パターン形成方法
CN101837981B (zh) * 2010-04-30 2012-05-23 南开大学 一种多级孔结构介孔二氧化硅材料及其制备方法
US8460753B2 (en) * 2010-12-09 2013-06-11 Air Products And Chemicals, Inc. Methods for depositing silicon dioxide or silicon oxide films using aminovinylsilanes
CN103833039B (zh) * 2014-01-17 2015-11-25 中国地质大学（北京） 一种珊瑚状二氧化硅非晶纳/微米结构的制备方法
GB201411822D0 (en) * 2014-07-02 2014-08-13 Pilkington Group Ltd Planarisation of a coating
JP7012307B2 (ja) * 2016-01-20 2022-01-28 ザ・ホンコン・ユニバーシティー・オブ・サイエンス・アンド・テクノロジー 有機半導体配合物およびその応用
CN107022269B (zh) * 2017-04-10 2020-04-07 北京易净星科技有限公司 自清洁超硬聚硅氮烷疏水涂料及其制备和使用方法
KR102153276B1 (ko) * 2018-09-28 2020-09-09 세메스 주식회사 유전막 형성 방법 및 반도체 장치의 제조 방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07292321A (ja) * 1994-04-28 1995-11-07 Tonen Corp コーティング用組成物
JPH11105185A (ja) * 1997-09-30 1999-04-20 Tonen Corp 低誘電率シリカ質膜
JPH11105186A (ja) * 1997-09-30 1999-04-20 Tonen Corp 低誘電率シリカ質膜
JP2001026415A (ja) * 1999-07-13 2001-01-30 Tonengeneral Sekiyu Kk 低誘電率多孔質シリカ質膜、半導体装置およびコーティング組成物

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6042994A (en) * 1998-01-20 2000-03-28 Alliedsignal Inc. Nanoporous silica dielectric films modified by electron beam exposure and having low dielectric constant and low water content
US6329017B1 (en) * 1998-12-23 2001-12-11 Battelle Memorial Institute Mesoporous silica film from a solution containing a surfactant and methods of making same
US6204202B1 (en) * 1999-04-14 2001-03-20 Alliedsignal, Inc. Low dielectric constant porous films

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07292321A (ja) * 1994-04-28 1995-11-07 Tonen Corp コーティング用組成物
JPH11105185A (ja) * 1997-09-30 1999-04-20 Tonen Corp 低誘電率シリカ質膜
JPH11105186A (ja) * 1997-09-30 1999-04-20 Tonen Corp 低誘電率シリカ質膜
JP2001026415A (ja) * 1999-07-13 2001-01-30 Tonengeneral Sekiyu Kk 低誘電率多孔質シリカ質膜、半導体装置およびコーティング組成物

Cited By (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003139698A (ja) * 2001-10-31 2003-05-14 Hitachi Housetec Co Ltd シリカ膜の評価方法及びシリカ被覆された成形体
JP2003268356A (ja) * 2002-03-19 2003-09-25 Mitsui Chemicals Inc 撥水性多孔質シリカ膜の製造方法、該方法によって得られた撥水性多孔質シリカ膜およびその用途
US6825130B2 (en) 2002-12-12 2004-11-30 Asm Japan K.K. CVD of porous dielectric materials
WO2004096934A1 (ja) 2003-05-01 2004-11-11 Az Electronic Materials (Japan) K.K. コーティング組成物、多孔質シリカ質膜、多孔質シリカ質膜の製造方法及び半導体装置
JPWO2005007748A1 (ja) * 2003-07-18 2006-11-30 Ａｚエレクトロニックマテリアルズ株式会社 リン含有シラザン組成物、リン含有シリカ質膜、リン含有シリカ質充填材、リン含有シリカ質膜の製造方法及び半導体装置
WO2005007748A1 (ja) 2003-07-18 2005-01-27 Az Electronic Materials (Japan) K.K. リン含有シラザン組成物、リン含有シリカ質膜、リン含有シリカ質充填材、リン含有シリカ質膜の製造方法及び半導体装置
JP4920252B2 (ja) * 2003-07-18 2012-04-18 Ａｚエレクトロニックマテリアルズ株式会社 リン含有シラザン組成物、リン含有シリカ質膜、リン含有シリカ質充填材、リン含有シリカ質膜の製造方法及び半導体装置
KR101086625B1 (ko) 2003-07-18 2011-11-25 에이제토 엘렉토로닉 마티리알즈 가부시키가이샤 인 함유 실라잔 조성물, 인 함유 실리카질 막, 인 함유실리카질 충전재, 인 함유 실리카질 막의 제조방법 및반도체 장치
WO2005014744A1 (ja) * 2003-08-12 2005-02-17 Az Electronic Materials (Japan) K.K. コーティング組成物、およびそれを用いて製造した低誘電多孔質シリカ質材料
JP2006316077A (ja) * 2003-08-12 2006-11-24 Az Electronic Materials Kk コーティング組成物、およびそれを用いて製造した低誘電シリカ質材料
US7754003B2 (en) 2003-08-12 2010-07-13 Az Electronic Materials Usa Corp. Coating composition and low dielectric siliceous material produced by using same
JP4588304B2 (ja) * 2003-08-12 2010-12-01 Ａｚエレクトロニックマテリアルズ株式会社 コーティング組成物、およびそれを用いて製造した低誘電シリカ質材料
WO2005014743A1 (ja) * 2003-08-12 2005-02-17 Az Electronic Materials (Japan) K.K. コーティング組成物、およびそれを用いて製造した低誘電シリカ質材料
JP2006054353A (ja) * 2004-08-13 2006-02-23 Az Electronic Materials Kk フラットバンドシフトの少ないシリカ質膜およびその製造法
WO2006016672A1 (ja) * 2004-08-13 2006-02-16 Az Electronic Materials (Japan) K.K. フラットバンドシフトの少ないシリカ質膜およびその製造法
JP2006124684A (ja) * 2004-09-30 2006-05-18 Mitsubishi Materials Corp 光触媒塗料及び該塗料を用いた光触媒膜の製造方法
JPWO2008029834A1 (ja) * 2006-09-08 2010-01-21 Ａｚエレクトロニックマテリアルズ株式会社 シリカ質膜形成用組成物およびそれを用いたシリカ質膜の製造法
WO2012060399A1 (ja) 2010-11-05 2012-05-10 Ａｚエレクトロニックマテリアルズ株式会社 アイソレーション構造の形成方法
US8969172B2 (en) 2010-11-05 2015-03-03 Az Electronic Materials Usa Corp. Method for forming isolation structure
JP2016117881A (ja) * 2014-12-19 2016-06-30 三星エスディアイ株式会社ＳＡＭＳＵＮＧ ＳＤＩ Ｃｏ．， ＬＴＤ． シリカ系膜形成用組成物、シリカ系膜の製造方法および前記シリカ系膜を含む電子素子

Also Published As

Publication number Publication date
EP1321974A4 (en) 2009-02-25
JP4722269B2 (ja) 2011-07-13
EP1321974B1 (en) 2014-10-08
KR20030038720A (ko) 2003-05-16
EP1321974A1 (en) 2003-06-25
US20040028828A1 (en) 2004-02-12
KR100802349B1 (ko) 2008-02-13
WO2002019410A1 (en) 2002-03-07
TWI252212B (en) 2006-04-01
CN1261509C (zh) 2006-06-28
CN1449576A (zh) 2003-10-15

Similar Documents

Publication Publication Date Title
JP4722269B2 (ja) 低誘電率多孔質シリカ質膜、半導体装置およびコーティング組成物、ならびに低誘電率多孔質シリカ質膜の製造方法
JP4408994B2 (ja) 低誘電率多孔質シリカ質膜、半導体装置およびコーティング組成物
JP6104785B2 (ja) ペルヒドロポリシラザン、およびそれを含む組成物、ならびにそれを用いたシリカ質膜の形成方法
JP4588304B2 (ja) コーティング組成物、およびそれを用いて製造した低誘電シリカ質材料
JP2005517784A (ja) オルガノシロキサン
JP4574124B2 (ja) コーティング組成物、多孔質シリカ質膜、多孔質シリカ質膜の製造方法及び半導体装置
US5906859A (en) Method for producing low dielectric coatings from hydrogen silsequioxane resin
JP3015104B2 (ja) 半導体装置およびその製造方法
US5707681A (en) Method of producing coatings on electronic substrates
JP3939408B2 (ja) 低誘電率シリカ質膜
JPH11105187A (ja) 高純度シリカ質膜の形成方法及び高純度シリカ質膜
JPH11105186A (ja) 低誘電率シリカ質膜
JP2006188547A (ja) コーティング組成物、およびそれを用いて製造した低誘電多孔質シリカ質材料
JP3227359B2 (ja) 半導体装置
JPH10229079A (ja) 基材上にコーティングを形成する方法
JP2023537845A (ja) ポリシラザン、およびそれを含むシリカ質膜形成組成物、ならびにそれを用いたシリカ質膜の製造方法

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20050513

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20061226

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090904

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091030

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100928

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101125

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110118

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110223

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110311

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110406

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140415

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140415

Year of fee payment: 3

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140415

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140415

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees