JP2001026415A - 低誘電率多孔質シリカ質膜、半導体装置およびコーティング組成物 - Google Patents

低誘電率多孔質シリカ質膜、半導体装置およびコーティング組成物

Info

Publication number
JP2001026415A
JP2001026415A JP11199282A JP19928299A JP2001026415A JP 2001026415 A JP2001026415 A JP 2001026415A JP 11199282 A JP11199282 A JP 11199282A JP 19928299 A JP19928299 A JP 19928299A JP 2001026415 A JP2001026415 A JP 2001026415A
Authority
JP
Japan
Prior art keywords
film
polysilazane
dielectric constant
aluminum
siliceous film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP11199282A
Other languages
English (en)
Other versions
JP4408994B2 (ja
Inventor
Tomoko Aoki
倫子 青木
Yasuo Shimizu
泰雄 清水
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tonen General Sekiyu KK
Original Assignee
Tonen General Sekiyu KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to JP19928299A priority Critical patent/JP4408994B2/ja
Application filed by Tonen General Sekiyu KK filed Critical Tonen General Sekiyu KK
Priority to EP00937325A priority patent/EP1232998B1/en
Priority to PCT/JP2000/004021 priority patent/WO2001004049A1/ja
Priority to KR1020027000406A priority patent/KR100727277B1/ko
Priority to TW089112096A priority patent/TW593139B/zh
Priority to CNB008102120A priority patent/CN1196649C/zh
Priority to DE60014694T priority patent/DE60014694T2/de
Priority to US10/009,735 priority patent/US20030099843A1/en
Publication of JP2001026415A publication Critical patent/JP2001026415A/ja
Priority to US10/370,588 priority patent/US6746714B2/en
Application granted granted Critical
Publication of JP4408994B2 publication Critical patent/JP4408994B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C01—INORGANIC CHEMISTRY
    • C01B—NON-METALLIC ELEMENTS; COMPOUNDS THEREOF; METALLOIDS OR COMPOUNDS THEREOF NOT COVERED BY SUBCLASS C01C
    • C01B33/00—Silicon; Compounds thereof
    • C01B33/113—Silicon oxides; Hydrates thereof
    • C01B33/12—Silica; Hydrates thereof, e.g. lepidoic silicic acid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31695—Deposition of porous oxides or porous glassy oxides or oxide based porous glass
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09D—COATING COMPOSITIONS, e.g. PAINTS, VARNISHES OR LACQUERS; FILLING PASTES; CHEMICAL PAINT OR INK REMOVERS; INKS; CORRECTING FLUIDS; WOODSTAINS; PASTES OR SOLIDS FOR COLOURING OR PRINTING; USE OF MATERIALS THEREFOR
    • C09D183/00—Coating compositions based on macromolecular compounds obtained by reactions forming in the main chain of the macromolecule a linkage containing silicon, with or without sulfur, nitrogen, oxygen, or carbon only; Coating compositions based on derivatives of such polymers
    • C09D183/16—Coating compositions based on macromolecular compounds obtained by reactions forming in the main chain of the macromolecule a linkage containing silicon, with or without sulfur, nitrogen, oxygen, or carbon only; Coating compositions based on derivatives of such polymers in which all the silicon atoms are connected by linkages other than oxygen atoms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02203—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being porous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02219—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and nitrogen
    • H01L21/02222—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and nitrogen the compound being a silazane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/312—Organic layers, e.g. photoresist
    • H01L21/3121—Layers comprising organo-silicon compounds
    • H01L21/3125—Layers comprising organo-silicon compounds layers comprising silazane compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Organic Chemistry (AREA)
  • Wood Science & Technology (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Formation Of Insulating Films (AREA)
  • Paints Or Removers (AREA)
  • Silicon Compounds (AREA)

Abstract

(57)【要約】 【課題】 誘電率の低い多孔質シリカ質膜、当該多孔質
シリカ質膜を含む半導体装置および当該多孔質シリカ質
膜を与えるコーティング組成物を提供する。 【解決手段】 アルミニウム含有ポリシラザンとポリア
クリル酸エステルまたはポリメタクリル酸エステルとを
含む組成物の膜を焼成することにより得られる、比誘電
率が２．５未満であることを特徴とする多孔質シリカ質
膜。前記多孔質シリカ質膜を層間絶縁膜として含むこと
を特徴とする半導体装置。有機溶剤中にアルミニウム含
有ポリシラザンとポリアクリル酸エステルまたはポリメ
タクリル酸エステルとを含んでなるコーティング組成
物。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、誘電率の低い多孔
質シリカ質膜、当該多孔質シリカ質膜を含む半導体装置
および当該多孔質シリカ質膜を与えるコーティング組成
物に関する。
【０００２】
【従来の技術】ポリシラザン膜は、これを大気中で焼成
するとシリカ質膜に転化される。このシリカ質膜は電気
絶縁性に優れ、半導体用層間絶縁膜として用いられてい
る。中でも、完全無機系のシリカ質膜は耐熱性が高く且
つノンエッチバックが可能であるため、優れた半導体用
層間絶縁膜として既に利用されている。この場合、シリ
カ質膜の物性は二酸化珪素（ＳｉＯ2 ）のものに近く、
その比誘電率は３．０〜４．７の範囲にある。
【０００３】
【発明が解決しようとする課題】半導体用層間絶縁膜の
ような電子材料は、集積回路の高速化、高集積化に伴い
一層の低誘電率化が要請されているが、従来のシリカ質
膜では比誘電率が高すぎてかかる要請に応えられない。
シリカ質膜の比誘電率を低下させるために膜を多孔質化
することは知られているが、シリカ質膜は一般に吸湿性
を有し、周囲環境下では時間と共に比誘電率が上昇して
しまう。吸湿性による比誘電率の経時上昇を防止するた
めに多孔質膜の表面にトリメチルシリル基などの有機基
を付加する撥水処理を施すことが考えられる。しかし、
このような撥水処理を別途施すことは、製造コストを増
加させ、また、有機基が導入されたことにより、ノンエ
ッチバックが可能であるなどの無機材料としての利点が
損なわれる、といった問題が新たに生じてくる。
【０００４】したがって、本発明は、シリカ質膜の比誘
電率を一段と（特に、２．５未満に）低下させると共
に、低下した比誘電率が、撥水処理を施さなくても周囲
環境下で実質的に上昇しないシリカ質膜を提供すること
を課題とする。また、本発明は、このように比誘電率の
低いシリカ質膜を層間絶縁膜として含む半導体装置およ
びこのようなシリカ質膜を与えるコーティング組成物を
提供することも課題とする。
【０００５】
【課題を解決するための手段】本発明者らは、前記課題
を解決すべく鋭意研究を重ねた結果、本発明を完成する
に至った。すなわち、本発明によれば、アルミニウム含
有ポリシラザンとポリアクリル酸エステルまたはポリメ
タクリル酸エステルとを含む組成物の膜を焼成すること
により得られる、比誘電率が２．５未満であることを特
徴とする多孔質シリカ質膜が提供される。また、本発明
によれば、前記多孔質シリカ質膜を層間絶縁膜として含
むことを特徴とする半導体装置が提供される。さらに、
本発明によれば、有機溶剤中にアルミニウム含有ポリシ
ラザンとポリアクリル酸エステルまたはポリメタクリル
酸エステルとを含んでなるコーティング組成物が提供さ
れる。
【０００６】
【発明の実施の形態】本発明による多孔質シリカ質膜
は、アルミニウム含有ポリシラザンとポリアクリル酸エ
ステルまたはポリメタクリル酸エステルとを含む組成物
の膜を焼成することにより得られるものである。ここ
で、アルミニウム含有ポリシラザンは、ポリシラザンと
アルミニウム化合物とを混合することにより得られる。
このシリカ質膜の形成材料として用いられるポリシラザ
ンは、その分子鎖中に下記一般式（１）で表されるシラ
ザン構造を含有するものである。
【０００７】
【化１】
【０００８】前記式中、Ｒ1 ，Ｒ2 及びＲ3 は各々独立
に水素原子、炭化水素基、炭化水素基含有シリル基、炭
化水素基含有アミノ基又は炭化水素オキシ基を示す。Ｒ
1 及びＲ2 の少なくとも一方は水素原子を示す。前記炭
化水素基には、置換基が結合していてもよく、このよう
な置換基には、塩素や臭素、フッ素等のハロゲン、アル
コキシ基、アルコキシカルボニル基、アミノ基等が包含
される。前記炭化水素基には、脂肪族炭化水素基及び芳
香族炭化水素基が包含され、脂肪族炭化水素基には、鎖
状のものと環状のものが包含される。このような炭化水
素基としては、アルキル基、アルケニル基、シクロアル
キル基、シクロアルケニル基、アリール基、アリールア
ルキル基等が挙げられる。これらの炭化水素基における
炭素数は特に制約されないが、通常は２０以下、好まし
くは１０以下である。本発明においては、特に、炭素数
１〜８、好ましくは１〜４のアルキル基であることが好
ましい。炭化水素含有シリル基において、好ましい炭化
水素基は炭素数１〜２０、好ましくは１〜６のアルキル
基である。また、その炭化水素基がＳｉに結合する数
は、１〜３である。炭化水素アミノ基や炭化水素オキシ
基において、その炭化水素基中の炭素数は１〜３であ
る。
【０００９】前記一般式（１）で表されるシラザン構造
を分子鎖に含有するポリシラザンは、鎖状、環状又は架
橋構造を有するポリシラザンであることができ、またそ
れらの混合物であることができる。その数平均分子量は
１００〜１００，０００、好ましくは３００〜１０００
０である。このようなポリシラザンには、通常のペルヒ
ドロポリシラザンやオルガノポリシラザンの他、その変
性体も包含される。この場合のポリシラザン変性体に
は、白金やパラジウム含有ポリシラザン、アルコール含
有ポリシラザン、ＨＭＤＳ（ヘキサメチルジシラザン）
含有ポリシラザン、アミン含有ポリシラザン、有機酸含
有ポリシラザン等が挙げられる。これらの変性ポリシラ
ザンについては、例えば、特開平９−３１３３３号公報
や、特開平８−１７６５１２号公報、特開平８−１７６
５１１号公報、特開平５−３４５８２６号公報等に記載
されている。
【００１０】ポリシラザンに含有させるアルミニウム
は、有機溶媒に溶解し得る形態のアルミニウム化合物で
あればよい。このような可溶性アルミニウム化合物に
は、アルコキシド、キレート化物、有機アルミニウム、
ハロゲン化物等が包含される。前記アルミニウムのアル
コキシドとしては、下記一般式（２）で表されるものを
示すことができる。
【００１１】
【化２】
【００１２】前記式中、Ｒ4 ，Ｒ5 及びＲ6 は炭化水素
基を示す。この場合の炭化水素基には、脂肪族炭化水素
基及び芳香族炭化水素基が包含される。また、脂肪族炭
化水素基には鎖状のものと環状のものが包含される。脂
肪族炭化水素基としては、アルキル基、アルケニル基、
シクロアルキル基、シクロアルケニル基等が挙げられ
る。その炭素数は特に制約されないが、通常、２０以
下、好ましくは８以下である。このような脂肪族炭化水
素基の具体例を示すと、メチル、エチル、プロピル、ブ
チル、ペンチル、オクチル、ドデシル、オクタデシル、
ドデセニル、シクロヘキシル、シクロヘキセニル等が挙
げられる。芳香族炭化水素基にはアリール基及びアリー
ルアルキル基が包含される。このような芳香族炭化水素
基の具体例を示すと、フェニル、トリル、キシリル、ナ
フチル、ベンジル、フェネチル、ナフチルメチル等が挙
げられる。
【００１３】前記アルミニウムのキレート化合物として
は、アルミニウムアセチルアセトナート、アルミニウム
エチルアセトアセテート等が挙げられる。前記有機アル
ミニウムとしては、下記一般式（３）で表されるものを
示すことができる。
【００１４】
【化３】
【００１５】前記式中、Ｒ4 ，Ｒ5 及びＲ6 は炭化水素
基を示す。このような炭化水素基としては、前記一般式
（２）に関連して示したものを示すことができる。前記
アルミニウムのハロゲン化物としては、下記一般式
（４）で表されるものを示すことができる。
【００１６】
【化４】
【００１７】前記式中、Ｘはハロゲンを示す。この場合
のハロゲンには、塩素、臭素、ヨウ素及びフッ素が包含
される。前記した有機溶媒可溶性アルミニウム化合物
は、単独又は混合物の形で用いることができる。
【００１８】アルミニウム化合物の添加量は、その種類
にもよるが、アルミニウム金属換算量で、ポリシラザン
に対して、０．００１〜１０重量％、好ましくは０．０
１〜１０重量％、より好ましくは０．１〜１重量％であ
る。アルミニウム化合物の添加量が前記範囲より多くな
ると、得られるシリカ質膜の密度及び均質性の低下を生
じるので好ましくない。一方前記範囲より少なくなる
と、そのアルミニウム化合物の添加効果が不十分とな
る。
【００１９】アルミニウム含有ポリシラザンを得るに
は、有機溶媒中において、ポリシラザンとアルミニウム
化合物とを撹拌混合する。この場合の撹拌混合は、０〜
２００℃、好ましくは０〜１００℃の温度及び常圧〜１
０kg／cm2G、好ましくは常圧の圧力条件下で、実施され
る。有機溶媒中のポリシラザン濃度は、０．１〜８０重
量％、好ましくは５〜５０重量％である。前記ポリシラ
ザンとアルミニウム化合物を溶解させる有機溶媒として
は、活性水素を有しない不活性有機溶媒が使用される。
このような有機溶媒としては、ベンゼン、トルエン、キ
シレン、エチルベンゼン、ジエチルベンゼン、トリメチ
ルベンゼン、トリエチルベンゼン等の芳香族炭化水素系
溶媒；シクロヘキサン、シクロヘキセン、デカピドロナ
フタレン、エチルシクロヘキサン、メチルシクロヘキサ
ン、ｐ−メンチン、ジペンテン（リモネン）等の脂環族
炭化水素系溶媒；ジプロピルエーテル、ジブチルエーテ
ル等のエーテル系溶媒；メチルイソブチルケトン等のケ
トン系溶媒等が挙げられる。
【００２０】前記有機溶媒中でのポリシラザンとアルミ
ニウム化合物の撹拌混合により、アルミニウム化合物が
混合又は付加したアルミニウム含有ポリシラザンが生成
される。この場合のアルミニウム含有ポリシラザンは、
通常、アルミニウムと珪素とが強固に結合したアルミノ
ポリシラザンの構造にまでは至っていないものである。
【００２１】前記のようにして得られたアルミニウム含
有ポリシラザンを含む有機溶媒溶液にポリアクリル酸エ
ステルまたはポリメタクリル酸エステルを添加すること
により本発明によるコーティング組成物が得られる。本
発明において有用なポリアクリル酸エステルまたはポリ
メタクリル酸エステルは、アクリル酸エステルまたはメ
タクリル酸エステルのホモポリマーまたはコポリマーで
あり、具体的には、ポリメチルアクリレート、ポリエチ
ルアクリレート、ポリブチルアクリレート、ポリメチル
メタクリレート、ポリエチルメタクリレート、ポリブチ
ルメタクリレート、ポリイソブチルメタクリレート、お
よびこれらのブロックコポリマーその他のコポリマーが
挙げられる。
【００２２】本発明によるポリアクリル酸エステルまた
はポリメタクリル酸エステルは、数平均分子量が１，０
００〜８００，０００であるものを使用する。当該分子
量が１，０００未満であると低温でポリアクリル酸エス
テルまたはポリメタクリル酸エステルが昇華するため、
多孔質膜を形成しない。また８００，０００を超えると
孔径が増大し、ボイドの原因となり、膜強度の低下を招
き、いずれも望ましくない。本発明によるポリアクリル
酸エステルまたはポリメタクリル酸エステルの好適な分
子量の範囲は１０，０００〜６００，０００であり、特
に５０，０００〜３００，０００である場合に最適な結
果が得られる。
【００２３】本発明によるポリアクリル酸エステルまた
はポリメタクリル酸エステルの添加量は、使用するポリ
シラザンに対し５〜１５０重量％とする。ポリアクリル
酸エステルまたはポリメタクリル酸エステルの添加量が
５重量％よりも少ないと、膜の多孔質化が不十分とな
り、反対に１５０重量％よりも多いと膜にボイドやクラ
ック等の欠陥が発生して膜強度が低下し、いずれも望ま
しくない。本発明によるポリアクリル酸エステルまたは
ポリメタクリル酸エステルの好適な添加量の範囲は１０
〜１２０重量％であり、特に２０〜１００重量％である
場合に最適な結果が得られる。
【００２４】ポリアクリル酸エステルまたはポリメタク
リル酸エステルを添加する際には、一般に当該ポリエス
テルを有機溶媒に溶かした溶液の形態でアルミニウム含
有ポリシラザン溶液へ添加する。この場合、有機溶媒と
してはアルミニウム含有ポリシラザン溶液の調製に用い
たものと共通の有機溶媒を使用すればよい。すなわち、
ポリアクリル酸エステルまたはポリメタクリル酸エステ
ルを溶解するための有機溶媒としては前述の活性水素を
有しない不活性有機溶媒が使用される。ポリアクリル酸
エステルまたはポリメタクリル酸エステルを有機溶媒に
溶かして使用する場合には、ポリアクリル酸エステルま
たはポリメタクリル酸エステルの濃度を５〜８０重量
％、好ましくは１０〜４０重量％の範囲とすることがで
きる。ポリアクリル酸エステルまたはポリメタクリル酸
エステルの添加後、物理的に攪拌することにより均質溶
液を得ることができる。
【００２５】なお、ポリアクリル酸エステルまたはポリ
メタクリル酸エステルをそのままアルミニウム含有ポリ
シラザン溶液へ添加し、溶解させることも可能である。
また、本発明によるコーティング組成物の調製手順とし
ては、ポリシラザンとポリアクリル酸エステルまたはポ
リメタクリル酸エステルを組み合わせてからアルミニウ
ム化合物を混合する順序、およびポリアクリル酸エステ
ルまたはポリメタクリル酸エステルとアルミニウム化合
物を組み合わせてからポリシラザンを混合する順序、も
それぞれ可能である。
【００２６】前記のようにして得られたアルミニウム含
有ポリシラザンとポリアクリル酸エステルまたはポリメ
タクリル酸エステルとを含む有機溶媒溶液は、そのまま
又はポリシラザンの濃度調節を行った後、コーティング
組成物として使用し、基体表面に塗布することができ
る。
【００２７】基体表面に対する前記アルミニウム含有ポ
リシラザンとポリアクリル酸エステルまたはポリメタク
リル酸エステルとを含むコーティング組成物の塗布方法
としては、従来公知の方法、例えば、スピンコート法、
ディップ法、スプレー法、転写法等が挙げられる。
【００２８】基体表面に形成されたアルミニウム含有ポ
リシラザン膜の焼成は、各種の雰囲気中で実施される。
この場合の雰囲気には、乾燥空気、乾燥窒素、乾燥ヘリ
ウム等の水蒸気を殆ど含まない雰囲気や、大気、加湿大
気、加湿窒素等の水蒸気を含む雰囲気が包含される。焼
成温度は５０〜６００℃、好ましくは３００〜５００℃
であり、焼成時間は１分〜１時間である。本発明により
誘電率が低く、膜質の良好なシリカ質膜を有利に製造す
るには、ポリシラザン膜を基体表面に形成した後、この
膜を水蒸気含有雰囲気中で予備加熱し、次いで乾燥雰囲
気中で加熱焼成するのがよい。この場合、水蒸気含有雰
囲気において、その水蒸気含有量は、０．１vol ％以
上、好ましくは１vol ％以上である。その上限値は、露
点である。このような雰囲気には、大気や、加湿大気、
加湿窒素ガス等が挙げられる。一方、乾燥雰囲気におい
て、その水蒸気含有量は、０．５vol ％以下、好ましく
は０．０５vol ％以下である。乾燥雰囲気としては、乾
燥した空気、窒素ガス、アルゴンガス、ヘリウムガス等
が挙げられる。予備加熱温度は、５０〜４００℃、好ま
しくは１００〜３５０℃である。一方、焼成温度は１０
０〜５００℃、好ましくは３００〜５００℃である。
【００２９】前記アルミニウム含有ポリシラザン膜の焼
成においては、ポリシラザン中のＳｉＨ，ＳｉＲ（Ｒ：
炭化水素基）及びＳｉＮの結合が酸化されてＳｉＯ結合
に転換され、シリカ質膜が形成される。この場合、Ｓｉ
−ＯＨ結合は実質的に生成されない。一般的には、ポリ
シラザン膜の加熱焼成では、そのＳｉＨ，ＳｉＲ及びＳ
ｉＮの結合の酸化は、焼成時の条件にもよるが、通常は
ほぼ同時に酸化される。このことは、得られるシリカ質
膜のＩＲスペクトルを測定すると、ＳｉＨ，ＳｉＲ及び
ＳｉＮによる吸収がほぼ同時に消失することから確認さ
れる。一方、本発明者らの研究によれば、本発明で用い
るアルミニウム含有ポリシラザン膜の加熱焼成の場合に
は、そのアルミニウムの触媒作用により、ＳｉＨ及びＳ
ｉＲの結合の酸化よりもＳｉＮ結合の酸化、即ち、Ｎを
Ｏに置換する反応が優先的に進行することが確認され
た。
【００３０】従って、本発明の場合は、形成されるシリ
カ質膜中には、ＳｉＮ結合を選択的に酸化して形成した
ＳｉＯ結合と、未酸化のＳｉＨ及びＳｉＲ結合を存在さ
せることができ、これにより、低密度のシリカ質膜を得
ることができる。一般的に、シリカ質膜の誘電率は、そ
の膜密度の低下に応じて低下するが、一方、膜密度が低
下すると、高誘電質物質である水の吸着が起るため、シ
リカ質膜を大気中に放置すると膜の誘電率が上昇すると
いう問題を生じる。一方、ＳｉＨやＳｉＲ結合を含む本
発明のシリカ質膜の場合には、それらの結合が撥水性を
有することから、低密度でありながら水の吸着を防止す
ることができる。従って、本発明によるシリカ質膜は水
蒸気を含む大気中に放置しても、その膜の誘電率は殆ん
ど上昇しないという大きな利点を有する。さらに、本発
明のシリカ質膜は、低密度であることから、膜の内部応
力が小さく、クラックを生じにくいという利点もある。
【００３１】また、前記コーティングの焼成において
は、コーティング中のポリアクリル酸エステルまたはポ
リメタクリル酸エステルが昇華することによりシリカ質
膜の内部に直径５〜３０nmの微細な細孔が形成される。
この細孔の存在によりシリカ質膜の密度が一段と低下
し、その結果シリカ質膜の比誘電率がさらに低下するこ
ととなる。これは、アルミニウム含有ポリシラザンとポ
リアクリル酸エステルまたはポリメタクリル酸エステル
との相溶性が非常によいためである。さらにポリアクリ
ル酸エステルまたはポリメタクリル酸エステルを使用す
ることにより、当該コーティングの焼成に際してポリシ
ラザンにおいてＳｉ−ＯＨ結合が生成することが防止さ
れる。したがって、本発明によるシリカ質膜は上述の撥
水性を保持し、水蒸気を含む大気中に放置しても、細孔
により低下した比誘電率は殆ど上昇しない。このよう
に、本発明によると、シリカ質膜の結合成分（ＳｉＨ，
ＳｉＲ）による低密度化・撥水性化と、細孔による膜全
体の低密度化とが相まって２．５未満、好ましくは２．
０以下、場合によっては１．６程度という極めて低い比
誘電率を安定的に保持できる多孔質シリカ質膜が得られ
る。したがって、従来の多孔質シリカ質膜の場合には一
般に吸湿防止のために必要となる撥水処理が不要とな
り、製造コストの面で有利となる他、有機基の導入によ
り無機材料としての利点が損われることもない。
【００３２】本発明によるシリカ質膜の他の性状を示す
と、その密度は０．５〜１．４ｇ／cm3 、好ましくは
０．７〜１．１ｇ／cm3 、そのクラック限界膜厚は１．
０μｍ以上、好ましくは１０μｍ以上、及びその内部応
力は２．０×１０4 Ｎ／cm2 以下、好ましくは１．０×
１０4 Ｎ／cm2 以下である。また、このシリカ質膜中に
含まれるＳｉＨ又はＳｉＲ（Ｒ：炭化水素基）結合とし
て存在するＳｉ含有量は、膜中に含まれるＳｉ原子数に
対して１０〜１００原子％、好ましくは２５〜７５原子
％である。また、ＳｉＮ結合として存在するＳｉ含有量
は５原子％以下である。焼成後得られるシリカ質膜の厚
さは、その基体表面の用途によっても異なるが、通常、
０．０１〜５μｍ、好ましくは０．１〜２μｍである。
特に、半導体の層間絶縁膜として用いる場合には０．１
〜２μｍである。
【００３３】本発明において、ポリシラザンとして炭化
水素基を含まないペルヒドロポリシラザンを用いる場合
には、Ｓｉ，Ｏ及びＨの元素のみからなり、ＳｉＨ結合
を含有するが、ＮＨ結合及びＳｉＯＨ結合を実質的に含
有しない無機質の低誘導率膜を得ることができる。この
膜はプラズマに対する耐久性にすぐれるため、半導体の
製造にこの膜を適用することにより、半導体製造工程で
レジスト膜を除去する、いわゆるエッチバック工程を省
くことができる。このため、その半導体製造プロセスの
大幅な簡略化が達成される。
【００３４】本発明による多孔質シリカ質膜は、前記し
たように低密度のものであり、そのクラック限界膜厚、
即ち、膜割れを起さないで製膜可能な最大膜厚が５μｍ
以上と高いという利点を有する。従来のシリカ質膜の場
合、そのクラック限界膜厚は０．５〜１．５μｍ程度で
ある。従って、本発明のシリカ質膜は従来のシリカ質膜
に比べて大きな技術的効果を示すものである。
【００３５】本発明によるシリカ質膜形成方法は、その
先駆体であるアルミニウム含有ポリシラザンが、そのア
ルミニウムの触媒作用により、乾燥大気中でも４５０℃
以下の低い焼成温度でシリカ質膜に転化させることがで
きるので、非常に容易に実施することができる。従っ
て、本発明は、耐熱上限温度が４５０℃のアルミニウム
配線に対する絶縁膜形成方法として有利に適用される。
その上、本発明の場合、そのアルミニウムの触媒作用に
より、ＳｉＮ結合の含有量を実質的にゼロ％にまで低下
させることができることから、その膜は安定性の非常に
高いもので、大気中に放置しても、劣化することはな
い。
【００３６】本発明のシリカ質膜は、半導体装置におけ
るその層間絶縁膜として有利に用いることができる。こ
の場合、シリカ質膜は、金属配線又はセラミックス膜を
被覆した金属配線を含む平面上に形成される。本発明の
シリカ質膜を含む半導体装置は、そのシリカ質膜が絶縁
性にすぐれるとともに、その誘電率が小さいことから、
電気特性にすぐれたものである。
【００３７】本発明のコーティング組成物を用いること
により、金属やセラミックス、木材等の各種の材料の固
体表面に対してシリカ質膜を形成することができる。本
発明によれば、シリカ質膜を表面に形成した金属基板
（シリコン、ＳＵＳ、タングステン、鉄、銅、亜鉛、真
ちゅう、アルミニウム等）や、シリカ質膜を表面に形成
したセラミックス基板（シリカ、アルミナ、酸化マグネ
シウム、酸化チタン、酸化亜鉛、酸化タンタル等の金属
酸化物の他、窒化珪素、窒化ホウ素、窒化チタン等の金
属窒化物、炭化珪素等）が提供される。
【００３８】
【実施例】次に本発明を実施例によってさらに詳述す
る。なお、以下においてシリカ質膜に関して示した物性
の評価方法は次の通りである。
【００３９】（比誘電率）ダウ・コーニング社製パイレ
ックスガラス板（厚さ１mm、大きさ５０mm×５０mm）を
中性洗剤、希ＮａＯＨ水溶液、希Ｈ2 ＳＯ4 水溶液の順
番でよく洗浄し、乾燥させた。このガラス板の全面に真
空蒸着法でＡｌ膜を形成した（０．２μ）。このガラス
板にポリシラザン溶液をスピンコート法で製膜した後、
電極信号取り出し用にガラス板の四隅を綿棒でこすりポ
リシラザン膜を除去した。（約３mm×３mm）。つづい
て、これを実施例又は比較例の方法に従ってシリカ質膜
に転化した。得られたシリカ質膜にＳＵＳ製のマスクを
被せて真空蒸着法でＡｌ膜を形成した（２mm×２mmの正
方形、厚さ２μのパターンを１８個）。キャパシタンス
測定はＹＨＰ社製４１９２ＡＬＦインピーダンスアナラ
イザーを用いて測定した（１００kHz ）。また、膜厚は
触針式膜厚測定器（Sloan 社製、ＤｅｋｔａｋIIＡ）を
用いた。比誘電率は下式により計算した。 比誘電率＝（キャパシタンス〔pF〕）×（膜厚〔μ
ｍ〕）／３５．４ なお、比誘電率の値は１８点の平均値とした。
【００４０】（膜密度）直径４インチ、厚さ０．５mmの
シリコンウェハーの重量を電子天秤で測定した。これに
ポリシラザン溶液をスピンコート法で製膜した後、実施
例及び比較例の方法に従ってシリカ質膜に転化し、再び
膜付きのシリコンウェハーの重量を電子天秤で測定し
た。膜重量はこれらの差とした。膜厚は比誘電率評価と
同様に触針式膜厚測定器（Sloan 社製、ＤｅｋｔａｋII
Ａ）を用いて測定した。膜密度は下式により計算した。 膜密度〔ｇ／cm3 〕＝（膜重量〔ｇ〕）／（膜厚〔μ
ｍ〕）／０．００８
【００４１】（内部応力）直径４インチ、厚さ０．５mm
のシリコンウェハーのそりをTencor社製レーザー内部応
力測定器ＦＬＸ−２３２０に入力した。このシリコンウ
ェハーにポリシラザン溶液をスピンコート法で製膜した
後、実施例及び比較例の方法に従ってシリカ質膜に転化
し、室温（２３℃）に戻した後、Tencor社製レーザー内
部応力測定器ＦＬＸ−２３２０で内部応力を測定した。
なお、膜厚は比誘電率評価と同様に触針式膜厚測定器
（Sloan 社製、ＤｅｋｔａｋIIＡ）を用いて測定した。
【００４２】（クラック限界膜厚）直径４インチ、厚さ
０．５mmのシリコンウェハーにポリシラザン溶液をスピ
ンコート法で製膜した後、実施例及び比較例の方法に従
ってシリカ質膜に転化した。ポリシラザン溶液のポリシ
ラザン濃度又はスピンコーターの回転数を調節すること
によって、膜厚を約０．５μから約３μの範囲で変化さ
せたサンプルを作製した。焼成後の薄膜を顕微鏡観察
（×１２０）し、クラックの有無を調べた。クラック発
生の無い最大膜厚をクラック限界膜厚とした。
【００４３】参考例〔ペルヒドロポリシラザンの合成〕 内容積２Ｌの四つ口フラスコにガス吹き込み管、メカニ
カルスターラー、ジュワーコンデンサーを装着した。反
応器内部を乾燥窒素で置換した後、四つ口フラスコ乾燥
ピリジンを１５００ml入れ、これを氷冷した。次にジク
ロロシラン１００ｇを加えると白色固体状のアダクト
（ＳｉＨ2 Ｃｌ2 ・２Ｃ5 Ｈ5 Ｎ）が生成した。反応混
合物を氷冷し、攪拌しながらアンモニア７０ｇを吹き込
んだ。引き続き乾燥窒素を液層に３０分間吹き込み、余
剰のアンモニアを除去した。得られた生成物をブッフナ
ーロートを用いて乾燥窒素雰囲気下で減圧濾過し、濾液
１２００mlを得た。エバポレーターを用いてピリジンを
留去したところ、４０ｇのペルヒドロポリシラザンを得
た。得られたペルヒドロポリシラザンの数平均分子量を
ＧＰＣ（展開液：ＣＤＣｌ 3 ）により測定したところ、
ポリスチレン換算で８００であった。ＩＲ（赤外吸収）
スペクトルは、波数（cm-1）３３５０、および１２００
付近のＮ−Ｈに基づく吸収：２１７０のＳｉ−Ｈに基づ
く吸収：１０２０〜８２０のＳｉ−Ｎ−Ｓｉに基づく吸
収を示した。
【００４４】比較例１ 参考例１で合成したペルヒドロポリシラザン２０ｇをキ
シレン８０ｇに溶解し、ポリシラザン溶液を調整した。
続いて濾過精度０．２μｍのアドバンテック社製ＰＴＦ
Ｅシリンジフィルターで濾過した。これを直径４イン
チ、厚さ０．５mmのシリコンウェハー上にスピンコータ
ーを用いて塗布し（１５００rpm 、２０秒）、室温で乾
燥させた（１０分）。そして、ポリシラザンを塗布した
シリコン板を大気雰囲気中（２５℃、相対湿度４０％）
で１００℃、次に２００℃のホットプレート上でそれぞ
れ３分間加熱した。次に、これを乾燥窒素雰囲気中４０
０℃で１時間焼成した。波数（cm-1）１０２０、及び４
５０のＳｉ−Ｏに基づく吸収が見られた。また、未転化
のポリシラザンの吸収、すなわち波数（cm-1）３３８
０、及び１２００付近のＮ−Ｈに基づく吸収：２２１０
及び８６０のＳｉ−Ｈに基づく吸収が見られた。得られ
た膜の評価を行ったところ、比誘電率は４．２、密度は
１．８ｇ／cm3 、内部応力は１．２×１０4 Ｎ／cm2 、
クラック限界膜厚は２．２μｍであった。また、得られ
た膜厚を温度２３℃、相対湿度５０％の大気中に１週間
放置した後、再び比誘電率を測定したところ、４．８で
あった。
【００４５】比較例２ 参考例１で合成したペルヒドロポリシラザン２５ｇをキ
シレン５５ｇに溶解し、ポリシラザン溶液を調整した。
次にトリ（イソプロポキシ）アルミニウム０．１ｇをキ
シレン２０ｇに混合し、良く溶解させた。そしてこれを
ポリシラザン溶液に混合した。続いて濾過精度０．２μ
ｍのアドバンテック社製ＰＴＦＥシリンジフィルターで
濾過した。これを直径４インチ、厚さ０．５mmのシリコ
ンウェハー上にスピンコーターを用いて塗布し（１５０
０rpm 、２０秒）、室温で乾燥させた（１０分）。そし
て、ポリシラザンを塗布したシリコン板を大気雰囲気中
（２５℃、相対湿度４０％）で１００℃、次に２００℃
のホットプレート上でそれぞれ３分間加熱した。次に、
これを乾燥窒素雰囲気中４００℃で１時間焼成した。波
数（cm-1）１０７０、及び４５０のＳｉ−Ｏに基づく吸
収及び波数（cm-1）２２５０及び８８０のＳｉ−Ｈに基
づく吸収が主に見られ、波数（cm-1）３３５０、及び１
２００のＮ−Ｈに基づく吸収はほとんど消失した。得ら
れた膜の評価を行ったところ、比誘電率は３．０、密度
は２．９ｇ／cm3 、内部応力は１．２×１０4 Ｎ／c
m2 、クラック限界膜厚は１．４μｍであった。また、
得られた膜厚を温度２３℃、相対湿度５０％の大気中に
１週間放置した後、再び比誘電率を測定したところ、
３．２であった。
【００４６】比較例３ 参考例１で合成したペルヒドロポリシラザン２５ｇをキ
シレン５５ｇに溶解し、ポリシラザン溶液を調整した。
次にトリ（エチルアセトアセテート）アルミニウム０．
１ｇをキシレン２０ｇに混合し、良く溶解させた。そし
てこれをポリシラザン溶液に混合した。続いて濾過精度
０．２μｍのアドバンテック社製ＰＴＦＥシリンジフィ
ルターで濾過した。これを直径４インチ、厚さ０．５mm
のシリコンウェハー上にスピンコーターを用いて塗布し
（１５００rpm 、２０秒）、室温で乾燥させた（１０
分）。そして、ポリシラザンを塗布したシリコン板を大
気雰囲気中（２５℃、相対湿度４０％）で１５０℃、次
に２２０℃のホットプレート上でそれぞれ３分間加熱し
た。次に、これを乾燥窒素雰囲気中４００℃で１時間焼
成した。波数（cm-1）１０６５、及び４６０のＳｉ−Ｏ
に基づく吸収及び波数（cm-1）２２５０及び８３０のＳ
ｉ−Ｈに基づく吸収が主に見られ、波数（cm-1）３３５
０、及び１２００のＮ−Ｈに基づく吸収はほとんど消失
した。得られた膜の評価を行ったところ、比誘電率は
２．３、密度は１．７ｇ／cm3 、内部応力は１．２×１
０4 Ｎ／cm2 、クラック限界膜厚は１．３μｍであっ
た。また、得られた膜厚を温度２３℃、相対湿度５０％
の大気中に１週間放置した後、再び比誘電率を測定した
ところ、２．５であった。
【００４７】実施例１ 参考例１で合成したペルヒドロポリシラザン３０ｇをキ
シレン１２０ｇに溶解し、ポリシラザン溶液を調整し
た。次にトリ（アセチルアセトナト）アルミニウム３ｇ
をキシレン９７ｇに混合して良く溶解させたものから１
ｇ取り出して、ポリシラザン溶液に混合した。次に、分
子量約９５，０００のポリメチルメタクリレート１５ｇ
をキシレン６０ｇによく溶解させたものを、上記ポリシ
ラザン溶液に混合させ十分攪拌した。続いてこれを濾過
精度０．２μｍのアドバンテック社製ＰＴＦＥシリンジ
フィルターで濾過した。これを直径４インチ、厚さ０．
５mmのシリコンウェハー上にスピンコーターを用いて塗
布し（２０００rpm 、２０秒）、室温で乾燥させた（５
分）。そして、ポリシラザンを塗布したシリコン板を大
気雰囲気中（２５℃、相対湿度４０％）で１５０℃、次
に２２０℃のホットプレート上でそれぞれ３分間加熱し
た。次に、これを乾燥窒素雰囲気中４００℃で３０分間
焼成した。波数（cm-1）１０６０、及び４５０のＳｉ−
Ｏに基づく吸収及び波数（cm-1）２２５０及び８８０の
Ｓｉ−Ｈに基づく吸収が主に見られ、波数（cm-1）３３
５０、及び１２００のＮ−Ｈに基づく吸収、及びポリメ
チルメタクリレートに基づく吸収は消失した。得られた
膜の評価を行ったところ、比誘電率は１．９、密度は
０．８ｇ／cm3 、内部応力は２．６×１０3 Ｎ／cm2 、
クラック限界膜厚は５μｍ以上であった。また、得られ
た膜厚を温度２３℃、相対湿度５０％の大気中に１週間
放置した後、再び比誘電率を測定したところ、２．０で
あった。
【００４８】実施例２ 参考例１で合成したペルヒドロポリシラザン３０ｇをジ
ブチルエーテル１２０ｇに溶解し、ポリシラザン溶液を
調整した。次にアルミニウムトリス（エチルアセトアセ
テート）３ｇをジブチルエーテル９７ｇに混合して良く
溶解させたものから２ｇ取り出して、ポリシラザン溶液
に混合した。次に、分子量約１８０，０００のポリ（イ
ソブチル）メタクリレート１５ｇをジブチルエーテル６
０ｇによく溶解させたものを、上記ポリシラザン溶液に
混合させ十分攪拌した。続いてこれを濾過精度０．２μ
ｍのアドバンテック社製ＰＴＦＥシリンジフィルターで
濾過した。これを直径４インチ、厚さ０．５mmのシリコ
ンウェハー上にスピンコーターを用いて塗布し（２００
０rpm 、２０秒）、室温で乾燥させた（５分）。そし
て、ポリシラザンを塗布したシリコン板を大気雰囲気中
（２５℃、相対湿度４０％）で１５０℃、次に２２０℃
のホットプレート上でそれぞれ３分間加熱した。次に、
これを乾燥窒素雰囲気中４００℃で３０分間焼成した。
波数（cm-1）１０７０、及び４５５のＳｉ−Ｏに基づく
吸収及び波数（cm-1）２３００及び８５０のＳｉ−Ｈに
基づく吸収が主に見られ、波数（cm-1）３３５０、及び
１２００のＮ−Ｈに基づく吸収、及びポリ（イソブチ
ル）メタクリレートに基づく吸収は消失した。得られた
膜の評価を行ったところ、比誘電率は２．０、密度は
１．０ｇ／cm3 、内部応力は３．１×１０3 Ｎ／cm2 、
クラック限界膜厚は５μｍ以上であった。また、得られ
た膜厚を温度２３℃、相対湿度５０％の大気中に１週間
放置した後、再び比誘電率を測定したところ、２．１で
あった。
【００４９】実施例３ 参考例１で合成したペルヒドロポリシラザン２０ｇをキ
シレン８０ｇに溶解し、ポリシラザン溶液を調整した。
次にトリ（エチルアセトアセテート）アルミニウム２ｇ
をキシレン９８ｇに混合して良く溶解させたものから１
ｇ取り出して、ポリシラザン溶液に混合した。次に、三
菱レイヨン製ＢＲ８０ ２０ｇをキシレン８０ｇによく
溶解させたものを、上記ポリシラザン溶液に混合させ十
分攪拌した。続いてこれを濾過精度０．２μｍのアドバ
ンテック社製ＰＴＦＥシリンジフィルターで濾過した。
これを直径４インチ、厚さ０．５mmのシリコンウェハー
上にスピンコーターを用いて塗布し（２０００rpm 、２
０秒）、室温で乾燥させた（５分）。そして、ポリシラ
ザンを塗布したシリコン板を大気雰囲気中（２５℃、相
対湿度４０％）で１５０℃、次に２２０℃のホットプレ
ート上でそれぞれ３分間加熱した。次に、これを乾燥窒
素雰囲気中４００℃で３０分間焼成した。波数（cm-1）
１０７５、及び４７０のＳｉ−Ｏに基づく吸収及び波数
（cm-1）２２５０及び８４０のＳｉ−Ｈに基づく吸収が
主に見られ、波数（cm-1）３３５０、及び１２００のＮ
−Ｈに基づく吸収、及びＢＲ８０に基づく吸収は消失し
た。得られた膜の評価を行ったところ、比誘電率は１．
６、密度は０．８ｇ／cm3 、内部応力は１．８×１０3
Ｎ／cm2 、クラック限界膜厚は５μｍ以上であった。ま
た、得られた膜厚を温度２３℃、相対湿度５０％の大気
中に１週間放置した後、再び比誘電率を測定したとこ
ろ、１．６であった。
【００５０】実施例４ 参考例１で合成したペルヒドロポリシラザン２０ｇをジ
ブチルエーテル８０ｇに溶解し、ポリシラザン溶液を調
整した。次にアルミニウムトリス（エチルアセトアセテ
ート）２ｇをジブチルエーテル９８ｇに混合して良く溶
解させたものから２ｇ取り出して、ポリシラザン溶液に
混合した。次に、三菱レイヨン製ＢＲ１１２２ １０ｇ
をジブチルエーテル４０ｇによく溶解させたものを、上
記ポリシラザン溶液に混合させ十分攪拌した。続いてこ
れを濾過精度０．２μｍのアドバンテック社製ＰＴＦＥ
シリンジフィルターで濾過した。これを直径４インチ、
厚さ０．５mmのシリコンウェハー上にスピンコーターを
用いて塗布し（２０００rpm 、２０秒）、室温で乾燥さ
せた（５分）。そして、ポリシラザンを塗布したシリコ
ン板を大気雰囲気中（２５℃、相対湿度４０％）で１５
０℃、次に２２０℃、更に３００℃のホットプレート上
でそれぞれ３分間加熱した。次に、これを乾燥窒素雰囲
気中４００℃で３０分間焼成した。波数（cm-1）１０６
８、及び４３５のＳｉ−Ｏに基づく吸収及び波数（c
m-1）２３００及び８３０のＳｉ−Ｈに基づく吸収が主
に見られ、波数（cm-1）３３５０、及び１２００のＮ−
Ｈに基づく吸収、及びＢＲ１１２２に基づく吸収は消失
した。得られた膜の評価を行ったところ、比誘電率は
１．９、密度は０．９ｇ／cm3 、内部応力は２．８×１
０3 Ｎ／cm2 、クラック限界膜厚は５μｍ以上であっ
た。また、得られた膜厚を温度２３℃、相対湿度５０％
の大気中に１週間放置した後、再び比誘電率を測定した
ところ、２．０であった。
【００５１】実施例５ 参考例１で合成したペルヒドロポリシラザン４０ｇをキ
シレン１６０ｇに溶解し、ポリシラザン溶液を調整し
た。次にトリ（イソプロポキシ）アルミニウム２ｇをキ
シレン９８ｇに混合して良く溶解させたものから６ｇ取
り出して、ポリシラザン溶液に混合した。次に、三菱レ
イヨン製ＢＲ８０ １０ｇをキシレン４０ｇによく溶解
させたものを、上記ポリシラザン溶液に混合させ十分攪
拌した。続いてこれを濾過精度０．２μｍのアドバンテ
ック社製ＰＴＦＥシリンジフィルターで濾過した。これ
を直径４インチ、厚さ０．５mmのシリコンウェハー上に
スピンコーターを用いて塗布し（２０００rpm 、２０
秒）、室温で乾燥させた（５分）。そして、ポリシラザ
ンを塗布したシリコン板を大気雰囲気中（２５℃、相対
湿度４０％）で１５０℃、次に２２０℃のホットプレー
ト上でそれぞれ３分間加熱した。次に、これを乾燥窒素
雰囲気中４００℃で３０分間焼成した。波数（cm -1）１
０７０、及び４５０のＳｉ−Ｏに基づく吸収及び波数
（cm-1）２２５０及び８８０のＳｉ−Ｈに基づく吸収が
主に見られ、波数（cm-1）３３５０、及び１２００のＮ
−Ｈに基づく吸収、及びＢＲ８０に基づく吸収は消失し
た。得られた膜の評価を行ったところ、比誘電率は１．
８、密度は１．０ｇ／cm3 、内部応力は２．７×１０3
Ｎ／cm2 、クラック限界膜厚は５μｍ以上であった。ま
た、得られた膜厚を温度２３℃、相対湿度５０％の大気
中に１週間放置した後、再び比誘電率を測定したとこ
ろ、２．０であった。
【００５２】
【発明の効果】本発明の多孔質シリカ質膜は、ポリシラ
ザン由来のシリカ質膜が持つ化学的耐触性、ガス、イオ
ンバリア性、耐磨耗性、耐熱性、平坦化性に加えて、低
密度でかつ２．５未満の低比誘電率を有するものであ
る。この多孔質シリカ質膜は、撥水性のＳｉＨ結合を含
有することから、これを大気中に放置しても、水蒸気を
殆んど吸着しないため、その比誘電率の上昇は非常に少
ない。その上、本発明の多孔質シリカ質膜は、膜応力が
小さい上、膜厚限界も高いという特徴を有する。従っ
て、本発明の多孔質シリカ質膜は、半導体における層間
絶縁膜として好適のものである。本発明の多孔質シリカ
質膜は、好ましくは半導体の層間絶縁膜として使用し得
る他、液晶ガラスのアンダーコート膜（絶縁平坦化
膜）、フィルム液晶のガスバリア膜等の電気・電子分野
における絶縁膜として有利に用いられる。また、本発明
の多孔質シリカ質膜形成方法は、金属、ガラス、プラス
チック、木材等の固体表面に対するハードコーティン
グ、耐熱、耐酸コーティング、防汚コーティング、撥水
コーティング等の方法として適用することができる。さ
らに、プラスチックフィルムのガスバリアコーティング
や、ガラス、プラスチック、木材等の紫外線カットコー
ティング及び着色コーティング方法等としても適用する
ことができる。コーティング用組成物は各種機能性フィ
ラーを添加することができるため、紫外線カットコーテ
ィング、着色コーティング、抗菌性コーティング等とし
て適用することができる。また、本発明による多孔質シ
リカ質膜は、吸湿防止のための撥水処理を別途施す必要
がないため、製造コストの面でも有利であり、しかも有
機基の導入により無機材料としての利点が損われること
もない。
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 4G072 AA25 AA50 BB09 BB15 EE07 FF01 FF02 FF04 FF07 GG01 GG02 HH28 JJ28 JJ46 JJ47 LL15 MM02 MM36 NN21 RR01 RR13 TT30 UU30 4J038 AA011 CG141 CG142 CH031 CH032 DL171 DL172 HA446 JC38 KA06 LA03 NA17 PA19 PB09 PC02 PC03 PC06 5F058 BA07 BA08 BA09 BA20 BC02 BC04 BC05 BC20 BF46 BH01 BJ01 BJ02

Claims (3)

    【特許請求の範囲】
  1. 【請求項１】 アルミニウム含有ポリシラザンとポリア
    クリル酸エステルまたはポリメタクリル酸エステルとを
    含む組成物の膜を焼成することにより得られる、比誘電
    率が２．５未満であることを特徴とする多孔質シリカ質
    膜。
  2. 【請求項２】 請求項１に記載の多孔質シリカ質膜を層
    間絶縁膜として含むことを特徴とする半導体装置。
  3. 【請求項３】 有機溶剤中にアルミニウム含有ポリシラ
    ザンとポリアクリル酸エステルまたはポリメタクリル酸
    エステルとを含んでなるコーティング組成物。
JP19928299A 1999-07-13 1999-07-13 低誘電率多孔質シリカ質膜、半導体装置およびコーティング組成物 Expired - Fee Related JP4408994B2 (ja)

Priority Applications (9)

Application Number Priority Date Filing Date Title
JP19928299A JP4408994B2 (ja) 1999-07-13 1999-07-13 低誘電率多孔質シリカ質膜、半導体装置およびコーティング組成物
PCT/JP2000/004021 WO2001004049A1 (fr) 1999-07-13 2000-06-20 Film siliceux poreux de faible permittivite, dispositifs de semiconducteur munis de ce type de films, et composition de revetement permettant de former ledit film
KR1020027000406A KR100727277B1 (ko) 1999-07-13 2000-06-20 저유전율 다공질 실리카질 막 및 당해 막이 형성되어 있는 반도체 장치
TW089112096A TW593139B (en) 1999-07-13 2000-06-20 Porous silica coating with low dielectric constant
EP00937325A EP1232998B1 (en) 1999-07-13 2000-06-20 Low-permittivity porous siliceous film, semiconductor devices having such films, and coating composition for forming the film
CNB008102120A CN1196649C (zh) 1999-07-13 2000-06-20 具有低介电常数的多孔硅石涂层、半导体设备和涂料组合物
DE60014694T DE60014694T2 (de) 1999-07-13 2000-06-20 Poröser silikatischer film mit niedriger durchlässigkeit, halbleiterelement mit solchem film, und beschichtungszusammensetzung den film bildend
US10/009,735 US20030099843A1 (en) 1999-07-13 2001-01-19 Low-permittivity porous siliceous film, semiconductor devices having such films, and coating composition for forming the film
US10/370,588 US6746714B2 (en) 1999-07-13 2003-02-24 Porous silica coating with low dielectric constant, semiconductor device and coating composition

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP19928299A JP4408994B2 (ja) 1999-07-13 1999-07-13 低誘電率多孔質シリカ質膜、半導体装置およびコーティング組成物

Publications (2)

Publication Number Publication Date
JP2001026415A true JP2001026415A (ja) 2001-01-30
JP4408994B2 JP4408994B2 (ja) 2010-02-03

Family

ID=16405213

Family Applications (1)

Application Number Title Priority Date Filing Date
JP19928299A Expired - Fee Related JP4408994B2 (ja) 1999-07-13 1999-07-13 低誘電率多孔質シリカ質膜、半導体装置およびコーティング組成物

Country Status (8)

Country Link
US (2) US20030099843A1 (ja)
EP (1) EP1232998B1 (ja)
JP (1) JP4408994B2 (ja)
KR (1) KR100727277B1 (ja)
CN (1) CN1196649C (ja)
DE (1) DE60014694T2 (ja)
TW (1) TW593139B (ja)
WO (1) WO2001004049A1 (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002075982A (ja) * 2000-08-29 2002-03-15 Clariant (Japan) Kk 低誘電率多孔質シリカ質膜、半導体装置およびコーティング組成物
WO2006016672A1 (ja) * 2004-08-13 2006-02-16 Az Electronic Materials (Japan) K.K. フラットバンドシフトの少ないシリカ質膜およびその製造法
JP2007242995A (ja) * 2006-03-10 2007-09-20 Matsushita Electric Ind Co Ltd 積層セラミック電子部品とその製造方法
US7709383B2 (en) 2004-01-15 2010-05-04 Kabushiki Kaisha Toshiba Film forming method, and substrate-processing apparatus
WO2012060399A1 (ja) * 2010-11-05 2012-05-10 Ａｚエレクトロニックマテリアルズ株式会社 アイソレーション構造の形成方法
JP5168273B2 (ja) * 2007-02-21 2013-03-21 富士通セミコンダクター株式会社 半導体装置とその製造方法
JP2014019591A (ja) * 2012-07-13 2014-02-03 Kawamura Institute Of Chemical Research ２相共連続型シリカ構造体及びその製造方法
JP2017197789A (ja) * 2016-04-25 2017-11-02 Ｓｐｐテクノロジーズ株式会社 シリコン酸化膜の製造方法及びシリコン酸化膜

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4574124B2 (ja) * 2003-05-01 2010-11-04 Ａｚエレクトロニックマテリアルズ株式会社 コーティング組成物、多孔質シリカ質膜、多孔質シリカ質膜の製造方法及び半導体装置
DE102005042944A1 (de) * 2005-09-08 2007-03-22 Clariant International Limited Polysilazane enthaltende Beschichtungen für Metall- und Polymeroberflächen
DE102006008308A1 (de) * 2006-02-23 2007-08-30 Clariant International Limited Polysilazane enthaltende Beschichtungen zur Vermeidung von Zunderbildung und Korrosion
JP2007273494A (ja) * 2006-03-30 2007-10-18 Fujitsu Ltd 絶縁膜形成用組成物及び半導体装置の製造方法
CN100444288C (zh) * 2006-07-21 2008-12-17 暨南大学 纳米孔型聚甲基硅氧烷低介电常数材料及其制备方法和应用
WO2008156680A1 (en) * 2007-06-15 2008-12-24 Sba Materials, Inc. Low k dielectric
DE102009013903A1 (de) 2009-03-19 2010-09-23 Clariant International Limited Solarzellen mit einer Barriereschicht auf Basis von Polysilazan
DE102009013904A1 (de) * 2009-03-19 2010-09-23 Clariant International Limited Solarzellen mit einer Verkapselungsschicht auf Basis von Polysilazan
CN104823265A (zh) 2012-10-31 2015-08-05 Sba材料有限公司 含有非金属催化剂的低k介电溶胶的组合物
WO2015005198A1 (ja) * 2013-07-08 2015-01-15 コニカミノルタ株式会社 ガスバリア性フィルムおよび電子デバイス
KR101497500B1 (ko) * 2014-06-16 2015-03-03 한국과학기술연구원 파장변환층을 구비하는 태양전지 및 그의 제조 방법
CN107022269B (zh) * 2017-04-10 2020-04-07 北京易净星科技有限公司 自清洁超硬聚硅氮烷疏水涂料及其制备和使用方法
WO2021061713A1 (en) * 2019-09-27 2021-04-01 B&B Blending, Llc Use of a fluorescent optical brightener or phosphorescent indicator within ceramic coatings for visual detection and identification
CN113999584A (zh) * 2021-11-15 2022-02-01 长春中科应化特种材料有限公司 一种含聚硅氮烷螺栓防松脱标示膏的制备方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5032551A (en) * 1988-03-05 1991-07-16 Toa Nenryo Kogyo Kabushiki Kaisha Silicon nitride based ceramic fibers, process of preparing same and composite material containing same
FR2694934B1 (fr) * 1992-08-24 1994-11-10 Oreal Composition pour le traitement de l'acné contenant un dérivé d'acide salicylique et dérivés d'acide salicylique.
JP3414488B2 (ja) * 1994-04-28 2003-06-09 東燃ゼネラル石油株式会社 透明な有機／無機ハイブリッド膜の製造方法
JPH09183949A (ja) 1995-12-28 1997-07-15 Tonen Corp ハードコート膜を被覆した物品及びハードコート膜の被覆方法
JPH10218690A (ja) * 1997-02-06 1998-08-18 Kyocera Corp シリカ質多孔質膜の製造方法
JPH11105186A (ja) * 1997-09-30 1999-04-20 Tonen Corp 低誘電率シリカ質膜
JP3939408B2 (ja) * 1997-09-30 2007-07-04 Ａｚエレクトロニックマテリアルズ株式会社 低誘電率シリカ質膜
JPH11105187A (ja) * 1997-09-30 1999-04-20 Tonen Corp 高純度シリカ質膜の形成方法及び高純度シリカ質膜
US6042994A (en) 1998-01-20 2000-03-28 Alliedsignal Inc. Nanoporous silica dielectric films modified by electron beam exposure and having low dielectric constant and low water content
US6395651B1 (en) 1998-07-07 2002-05-28 Alliedsignal Simplified process for producing nanoporous silica
US6090724A (en) 1998-12-15 2000-07-18 Lsi Logic Corporation Method for composing a thermally conductive thin film having a low dielectric property
US6329017B1 (en) 1998-12-23 2001-12-11 Battelle Memorial Institute Mesoporous silica film from a solution containing a surfactant and methods of making same
US6413882B1 (en) * 1999-04-14 2002-07-02 Alliedsignal Inc. Low dielectric foam dielectric formed from polymer decomposition
US6204202B1 (en) 1999-04-14 2001-03-20 Alliedsignal, Inc. Low dielectric constant porous films

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002075982A (ja) * 2000-08-29 2002-03-15 Clariant (Japan) Kk 低誘電率多孔質シリカ質膜、半導体装置およびコーティング組成物
US7709383B2 (en) 2004-01-15 2010-05-04 Kabushiki Kaisha Toshiba Film forming method, and substrate-processing apparatus
WO2006016672A1 (ja) * 2004-08-13 2006-02-16 Az Electronic Materials (Japan) K.K. フラットバンドシフトの少ないシリカ質膜およびその製造法
JP2006054353A (ja) * 2004-08-13 2006-02-23 Az Electronic Materials Kk フラットバンドシフトの少ないシリカ質膜およびその製造法
JP2007242995A (ja) * 2006-03-10 2007-09-20 Matsushita Electric Ind Co Ltd 積層セラミック電子部品とその製造方法
JP5168273B2 (ja) * 2007-02-21 2013-03-21 富士通セミコンダクター株式会社 半導体装置とその製造方法
WO2012060399A1 (ja) * 2010-11-05 2012-05-10 Ａｚエレクトロニックマテリアルズ株式会社 アイソレーション構造の形成方法
JP2012099753A (ja) * 2010-11-05 2012-05-24 Az Electronic Materials Kk アイソレーション構造の形成方法
US8969172B2 (en) 2010-11-05 2015-03-03 Az Electronic Materials Usa Corp. Method for forming isolation structure
JP2014019591A (ja) * 2012-07-13 2014-02-03 Kawamura Institute Of Chemical Research ２相共連続型シリカ構造体及びその製造方法
JP2017197789A (ja) * 2016-04-25 2017-11-02 Ｓｐｐテクノロジーズ株式会社 シリコン酸化膜の製造方法及びシリコン酸化膜

Also Published As

Publication number Publication date
WO2001004049A1 (fr) 2001-01-18
EP1232998A1 (en) 2002-08-21
US6746714B2 (en) 2004-06-08
JP4408994B2 (ja) 2010-02-03
EP1232998A4 (en) 2002-10-16
EP1232998B1 (en) 2004-10-06
DE60014694T2 (de) 2005-10-27
CN1196649C (zh) 2005-04-13
US20030152783A1 (en) 2003-08-14
DE60014694D1 (de) 2004-11-11
TW593139B (en) 2004-06-21
US20030099843A1 (en) 2003-05-29
KR100727277B1 (ko) 2007-06-13
CN1360559A (zh) 2002-07-24
KR20020025191A (ko) 2002-04-03

Similar Documents

Publication Publication Date Title
JP2001026415A (ja) 低誘電率多孔質シリカ質膜、半導体装置およびコーティング組成物
JP4722269B2 (ja) 低誘電率多孔質シリカ質膜、半導体装置およびコーティング組成物、ならびに低誘電率多孔質シリカ質膜の製造方法
CN1957020B (zh) 有机二氧化硅系膜及形成法、布线结构体、半导体装置及膜形成用组合物
JP2006500769A (ja) 低ｋ材料用の中間層接着促進剤
JP4588304B2 (ja) コーティング組成物、およびそれを用いて製造した低誘電シリカ質材料
JP4574124B2 (ja) コーティング組成物、多孔質シリカ質膜、多孔質シリカ質膜の製造方法及び半導体装置
US5906859A (en) Method for producing low dielectric coatings from hydrogen silsequioxane resin
KR101457715B1 (ko) 저유전율 비정질 실리카계 피막의 형성 방법 및, 상기 방법으로 얻어지는 저유전율 비정질 실리카계 피막
US5707681A (en) Method of producing coatings on electronic substrates
JP3919862B2 (ja) 低誘電率シリカ質膜の形成方法及び同シリカ質膜
JP3939408B2 (ja) 低誘電率シリカ質膜
JP3015104B2 (ja) 半導体装置およびその製造方法
JPH11105187A (ja) 高純度シリカ質膜の形成方法及び高純度シリカ質膜
JP2002201415A (ja) シリカ系被膜形成用塗布液、シリカ系被膜の製造方法及び半導体装置
JPH11105186A (ja) 低誘電率シリカ質膜
JP2004307693A (ja) 多孔質膜形成用組成物、多孔質膜の製造方法、多孔質膜、層間絶縁膜、及び半導体装置
WO2005014744A1 (ja) コーティング組成物、およびそれを用いて製造した低誘電多孔質シリカ質材料
EP0857705B1 (en) Method of producing coatings on electronic substrates

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20050606

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060206

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090306

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090427

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090619

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20091013

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20091111

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121120

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121120

Year of fee payment: 3

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121120

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121120

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121120

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131120

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees