KR100727277B1 - 저유전율 다공질 실리카질 막 및 당해 막이 형성되어 있는 반도체 장치 - Google Patents

저유전율 다공질 실리카질 막 및 당해 막이 형성되어 있는 반도체 장치 Download PDF

Info

Publication number
KR100727277B1
KR100727277B1 KR1020027000406A KR20027000406A KR100727277B1 KR 100727277 B1 KR100727277 B1 KR 100727277B1 KR 1020027000406 A KR1020027000406 A KR 1020027000406A KR 20027000406 A KR20027000406 A KR 20027000406A KR 100727277 B1 KR100727277 B1 KR 100727277B1
Authority
KR
South Korea
Prior art keywords
film
polysilazane
membrane
dielectric constant
siliceous
Prior art date
Application number
KR1020027000406A
Other languages
English (en)
Other versions
KR20020025191A (ko
Inventor
도모코 아오키
야스오 시미즈
Original Assignee
에이제토 엘렉토로닉 마티리알즈 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에이제토 엘렉토로닉 마티리알즈 가부시키가이샤 filed Critical 에이제토 엘렉토로닉 마티리알즈 가부시키가이샤
Publication of KR20020025191A publication Critical patent/KR20020025191A/ko
Application granted granted Critical
Publication of KR100727277B1 publication Critical patent/KR100727277B1/ko

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C01—INORGANIC CHEMISTRY
    • C01B—NON-METALLIC ELEMENTS; COMPOUNDS THEREOF; METALLOIDS OR COMPOUNDS THEREOF NOT COVERED BY SUBCLASS C01C
    • C01B33/00—Silicon; Compounds thereof
    • C01B33/113—Silicon oxides; Hydrates thereof
    • C01B33/12—Silica; Hydrates thereof, e.g. lepidoic silicic acid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31695—Deposition of porous oxides or porous glassy oxides or oxide based porous glass
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09D—COATING COMPOSITIONS, e.g. PAINTS, VARNISHES OR LACQUERS; FILLING PASTES; CHEMICAL PAINT OR INK REMOVERS; INKS; CORRECTING FLUIDS; WOODSTAINS; PASTES OR SOLIDS FOR COLOURING OR PRINTING; USE OF MATERIALS THEREFOR
    • C09D183/00—Coating compositions based on macromolecular compounds obtained by reactions forming in the main chain of the macromolecule a linkage containing silicon, with or without sulfur, nitrogen, oxygen, or carbon only; Coating compositions based on derivatives of such polymers
    • C09D183/16—Coating compositions based on macromolecular compounds obtained by reactions forming in the main chain of the macromolecule a linkage containing silicon, with or without sulfur, nitrogen, oxygen, or carbon only; Coating compositions based on derivatives of such polymers in which all the silicon atoms are connected by linkages other than oxygen atoms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02203—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being porous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02219—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and nitrogen
    • H01L21/02222—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and nitrogen the compound being a silazane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/312—Organic layers, e.g. photoresist
    • H01L21/3121—Layers comprising organo-silicon compounds
    • H01L21/3125—Layers comprising organo-silicon compounds layers comprising silazane compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Organic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Materials Engineering (AREA)
  • Wood Science & Technology (AREA)
  • Inorganic Chemistry (AREA)
  • Formation Of Insulating Films (AREA)
  • Paints Or Removers (AREA)
  • Silicon Compounds (AREA)

Abstract

본 발명은 비유전율이 2.5 미만인 다공질 실리카질 막, 당해 다공질 실리카질 막이 형성된 반도체 장치 및 당해 다공질 실리카질 막을 형성시키기 위한 코팅 조성물에 관한 것이다. 당해 코팅 조성물은 유기용제 중에 알루미늄 함유 폴리실라잔, 폴리아크릴산 에스테르 또는 폴리메타크릴산 에스테르를 포함한다. 또한, 당해 조성물을 도포하고 소성시킴으로써 저유전율 다공질 실리카질 막이 수득된다. 당해 실리카질 막을 반도체 장치에 형성하여, 층간 절연막으로서 사용할 수 있다.
폴리실라잔, 비유전율, 실리카질 막, 반도체 장치, 코팅 조성물.

Description

저유전율 다공질 실리카질 막 및 당해 막이 형성되어 있는 반도체 장치{Low-permittivity porous siliceous film and semiconductor devices having such films}
본 발명은 유전율이 낮은 다공질 실리카질 막, 당해 다공질 실리카질 막을 포함하는 반도체 장치 및 당해 다공질 실리카질 막을 제공하는 코팅 조성물에 관한 것이다.
폴리실라잔 막은 이것을 대기중에서 소성하면 실리카질 막으로 전환된다. 이러한 실리카질 막은 전기절연성이 우수하며 반도체용 층간 절연막으로서 사용되고 있다. 이중에서도 완전 무기계 실리카질 막은 내열성이 높은 동시에 비-에치 백(non-etch back)이 가능하므로 우수한 반도체용 층간 절연막으로서 이미 사용되고 있다. 이러한 경우, 실리카질 막의 물성은 이산화규소(SiO2)의 물성과 유사하며, 이의 비유전율은 3.0 내지 4.7의 범위이다.
반도체용 층간 절연막과 같은 전자재료는 집적회로의 고속화, 고집적화에 따라 한층 더욱 낮은 유전율화가 요구되고 있지만, 종래의 실리카질 막에서는 비유전율이 너무 높아 이러한 요구에 부응할 수 없다. 실리카질 막의 비유전율을 저하시키기 위한 막의 다공질화가 공지되어 있지만, 실리카질 막은 일반적으로 흡습성을 가지므로, 대기중에서는 시간이 경과함에 따라 비유전율이 상승된다. 흡습성에 따른 비유전율의 경시 상승을 방지하기 위해 다공질막의 표면에 트리메틸실릴 그룹 등의 유기 그룹을 부가하는 발수 처리(repellent treatment)의 실시가 제시되어 왔다. 그러나, 이러한 발수 처리를 별도로 실시하는 것은 제조원가를 높이고, 유기 그룹의 도입으로 인해 비-에치 백이 가능한 무기 재료로서의 이점이 손상된다는 문제가 새롭게 발생한다.
따라서, 본 발명의 목적은 실리카질 막의 비유전율을 보다 더욱(특히, 2.5미만으로) 저하시킴과 동시에, 저하된 비유전율이 발수 처리를 실시하지 않아도 대기중에서 실질적으로 상승하지 않는 실리카질 막을 제공하는 것이다. 또한, 본 발명의 목적은 이와 같이 비유전율이 낮은 실리카질 막을 층간 절연막으로서 포함하는 반도체 장치 및 이러한 실리카질 막을 부여하는 코팅 조성물을 제공하는 것이다.
발명의 개시
본 발명자들은 상기한 과제를 해결하고자 예의 연구를 거듭한 결과 본 발명을 완성하기에 이르렀다.
즉, 본 발명에 따르면 알루미늄 함유 폴리실라잔과 폴리아크릴산 에스테르 또는 폴리메타크릴산 에스테르를 포함하는 조성물의 막을 소성함으로써 수득되는 비유전율이 2.5 미만인 것을 특징으로 하는 다공질 실리카질 막이 제공된다.
또한, 본 발명에 따르면 상기의 다공질 실리카질 막을 층간 절연막으로서 포함함을 특징으로 하는 반도체 장치가 제공된다.
또한, 본 발명에 따르면 유기 용제 중에 알루미늄 함유 폴리실라잔과 폴리아크릴산 에스테르 또는 폴리메타크릴산 에스테르를 포함하는 코팅 조성물이 제공된다.
발명을 실시하기 위한 최선의 양태
본 발명에 따르는 다공질 실리카질 막은 알루미늄 함유 폴리실라잔과 폴리아크릴산 에스테르 또는 폴리메타크릴산 에스테르를 포함하는 조성물의 막을 소성함으로써 수득된다. 여기서 알루미늄 함유 폴리실라잔은 폴리실라잔과 알루미늄 화합물을 혼합함으로써 수득된다.
이러한 실리카질 막의 형성재료로서 사용되는 폴리실라잔은 이의 분자쇄 중에 하기 화학식 1의 실라잔 구조를 함유한다.
Figure 112002000812018-pct00001
위의 화학식 1에서,
R1, R2 및 R3은 각각 독립적으로 수소 원자, 탄화수소 그룹, 탄화수소 그룹 함유 실릴 그룹, 탄화수소 그룹 함유 아미노 그룹 또는 탄화수소 옥시 그룹이다. R1 및 R2중 하나 이상은 수소 원자이다.
상기한 탄화수소 그룹에는 치환 그룹이 결합될 수 있으며, 이러한 치환 그룹에는 염소, 브롬 또는 불소 등의 할로겐, 알콕시 그룹, 알콕시카보닐 그룹, 아미노 그룹 등이 포함된다.
상기한 탄화수소 그룹에는 지방족 탄화수소 그룹 및 방향족 탄화수소 그룹이 포함되며, 지방족 탄화수소 그룹에는 쇄상 탄화수소 그룹과 환상 탄화수소 그룹이 포함된다. 이러한 탄화수소 그룹으로서는 알킬 그룹, 알케닐 그룹, 사이클로알킬 그룹, 사이클로알케닐 그룹, 아릴 그룹, 아릴알킬 그룹 등이 있다. 이들 탄화수소 그룹에서 탄소수는 특별히 제한되지 않지만, 통상적으로는 20 이하, 바람직하게는 10 이하이다. 본 발명에서는 특히, 탄소수 1 내지 8, 바람직하게는 탄소수 1 내지 4의 알킬 그룹인 것이 바람직하다. 탄화수소 함유 실릴 그룹에 있어서 바람직한 탄화수소 그룹은 탄소수 1 내지 20, 바람직하게는 1 내지 6의 알킬 그룹이다. 또한, Si에 결합되는 이러한 탄화수소 그룹의 수는 1 내지 3이다. 탄화수소아미노 그룹이나 탄화수소옥시 그룹에 있어서 이러한 탄화수소 그룹 내의 탄소수는 1 내지 3이다.
상기한 화학식 1의 실라잔 구조를 분자쇄에 함유하는 폴리실라잔은 쇄상, 환상 또는 가교구조를 갖는 폴리실라잔일 수 있으며, 또한 이들의 혼합물일 수 있다. 이의 수평균 분자량은 100 내지 100,000, 바람직하게는 300 내지 10,000이다. 이러한 폴리실라잔으로는 통상적인 퍼하이드로폴리실라잔이나 오가노폴리실라잔 및 이의 변성체가 포함된다.
이러한 경우, 폴리실라잔 변성체로는 백금 함유 폴리실라잔 또는 팔라듐 함유 폴리실라잔, 알콜 함유 폴리실라잔, HMDS(헥사메틸디실라잔) 함유 폴리실라잔, 아민 함유 폴리실라잔, 유기산 함유 폴리실라잔 등이 열거될 수 있다.
이들 변성 폴리실라잔에 관해서는 예를 들면, 일본 공개특허공보 제(평)9-31333호나 일본 공개특허공보 제(평)8-176512호, 제(평)8-176511호 및 제(평)5-345826호 등에 기재되어 있다.
폴리실라잔에 함유시키려는 알루미늄은, 유기 용매에 용해시켜 수득하는 형태의 알루미늄 화합물인 것이 바람직하다. 이러한 가용성 알루미늄 화합물로는 알콕사이드, 킬레이트화물, 유기 알루미늄, 할로겐화물 등이 포함된다.
상기한 알루미늄의 알콕사이드로서는 하기 화학식 2로 나타내어지는 것을 언급할 수 있다.
Figure 112002000812018-pct00002
위의 화학식 2에서,
R4, R5 및 R6은 탄화수소 그룹이다.
이러한 경우, 탄화수소 그룹에는 지방족 탄화수소 그룹 및 방향족 탄화수소 그룹이 포함된다. 또한, 지방족 탄화수소 그룹에는 쇄상 탄화수소 그룹과 환상 탄화수소 그룹이 포함된다. 지방족 탄화수소 그룹으로는 알킬 그룹, 알케닐 그룹, 사이클로알킬 그룹, 사이클로알케닐 그룹 등이 있다. 이의 탄소수는 특별히 제한되지 않지만, 통상적으로 20 이하, 바람직하게는 8 이하이다. 이러한 지방족 탄화수소 그룹의 구체적인 예로는 메틸, 에틸, 프로필, 부틸, 펜틸, 옥틸, 도데실, 옥타데실, 도데세닐, 사이클헥실, 사이클로헥세닐 등이 있다. 방향족 탄화수소 그룹에는 아릴 그룹 및 아릴알킬 그룹이 포함된다. 이러한 방향족 탄화수소 그룹의 구체적인 예로는 페닐, 톨릴, 크실릴, 나프틸, 벤질, 펜에틸, 나프틸메틸 등이 있다.
상기한 알루미늄 킬레이트 화합물로는 알루미늄아세틸아세토네이트, 알루미늄에틸아세토아세테이트 등이 있다.
상기한 유기 알루미늄으로서는 하기 화학식 3으로 나타내어지는 것을 언급할 수 있다.
Figure 112002000812018-pct00003
위의 화학식 3에서,
R4, R5 및 R6은 탄화수소 그룹이다.
이러한 탄화수소 그룹의 예로는 화학식 2와 관련된 것이 있다.
상기한 알루미늄의 할로겐화물로서는 하기 화학식 4로 나타내어지는 것을 언급할 수 있다.
AlX3
위의 화학식 4에서,
X는 할로겐이다.
이러한 경우, 할로겐으로는 염소, 브롬, 요오드 및 불소가 포함된다.
상기한 유기 용매 가용성 알루미늄 화합물은 단독으로 또는 혼합물 형태로 사용할 수 있다.
알루미늄 화합물의 첨가량은 이의 종류에 따라 다양하지만, 알루미늄 금속 환산량으로 폴리실라잔 기준으로 0.001 내지 10중량%, 바람직하게는 0.01 내지 10중량%, 보다 바람직하게는 0.1 내지 1중량%의 알루미늄이다. 알루미늄 화합물의 첨가량이 상기한 범위보다 많으면, 수득되는 실리카질 막의 밀도 및 균질성이 저하되므로 바람직하지 않다. 한편, 상기한 범위보다 작으면, 알루미늄 화합물의 첨가효과가 불충분해진다.
알루미늄 함유 폴리실라잔을 수득하는 데는 유기 용매중에서 폴리실라잔과 알루미늄 화합물을 교반 혼합한다. 이러한 경우, 교반 혼합은 0 내지 200℃, 바람직하게는 0 내지 100℃의 온도 및 상압 내지 10kg/cm2G, 바람직하게는 대기압의 압력조건 하에서 실시된다. 유기 용매중의 폴리실라잔 농도는 0.1 내지 80중량%, 바람직하게는 5 내지 50중량%이다.
상기한 폴리실라잔과 알루미늄 화합물을 용해시키는 유기 용매로서는 활성수소를 갖지 않는 불활성 유기 용매가 사용된다. 이러한 유기 용매로서는 벤젠, 톨루엔, 크실렌, 에틸벤젠, 디에틸벤젠, 트리메틸벤젠 또는 트리에틸벤젠 등의 방향족 탄화수소계 용매; 사이클로헥산, 사이클로헥센, 데카하이드로나프탈렌, 에틸사이클로헥산, 메틸사이클로헥산, p-멘틴 또는 디펜텐(리모넨) 등의 지환족 탄화수소계 용매; 디프로필에테르, 디부틸에테르 등의 에테르계 용매; 메틸이소부틸케톤 등의 케톤계 용매 등을 들 수 있다.
상기한 유기 용매 중에서 폴리실라잔과 알루미늄 화합물을 교반 혼합함으로써 알루미늄 화합물이 혼합되거나 부가된 알루미늄 함유 폴리실라잔이 생성된다. 이러한 경우, 알루미늄 함유 폴리실라잔은 통상적으로 알루미늄과 규소가 견고하게 결합된 알루미노폴리실라잔의 구조까지는 도달하지 않는다.
상기와 같이 수득된 알루미늄 함유 폴리실라잔을 포함하는 유기 용매 용액에 폴리아크릴산 에스테르 또는 폴리메타크릴산 에스테르를 첨가함으로써 본 발명에 따르는 코팅 조성물이 수득된다.
본 발명에 유용한 폴리아크릴산 에스테르 또는 폴리메타크릴산 에스테르는 아크릴산 에스테르 또는 메타크릴산 에스테르의 단독중합체 또는 공중합체이며, 구체적으로는 폴리메틸아크릴레이트, 폴리에틸아크릴레이트, 폴리부틸아크릴레이트, 폴리메틸메타크릴레이트, 폴리에틸메타크릴레이트, 폴리부틸메타크릴레이트, 폴리이소부틸메타크릴레이트 및 이들의 블록 공중합체와 기타 공중합체가 있다.
본 발명에 따르는 폴리아크릴산 에스테르 또는 폴리메타크릴산 에스테르는 수평균 분자량이 1,000 내지 800,000인 것을 사용한다. 당해 분자량이 1,000 미만이면, 저온에서 폴리아크릴산 에스테르 또는 폴리메타크릴산 에스테르가 승화되므로 다공질막이 형성되지 않는다. 또한, 800,000을 초과하면 기공 직경이 증대되며, 기포(void)의 원인이 되며, 막 강도가 저하되므로, 어느 것이나 바람직하지 않다. 본 발명에 따르는 폴리아크릴산 에스테르 또는 폴리메타크릴산 에스테르의 바람직한 분자량의 범위는 10,000 내지 600,000이며, 특히, 50,000 내지 300,000인 경우에 최적인 결과가 수득된다.
본 발명에 따르는 폴리아크릴산 에스테르 또는 폴리메타크릴산 에스테르의 첨가량은 사용되는 폴리실라잔 기준으로 5 내지 150중량%로 한다. 폴리아크릴산 에스테르 또는 폴리메타크릴산 에스테르의 첨가량이 5중량% 보다 작으면 막의 다공질화가 불충분해지며, 반대로 150중량% 보다 많으면 막에 기포나 균열(crack)등의 결함이 발생하여 막 강도가 저하되므로 모두 바람직하지 않다. 본 발명에 따르는 폴리아크릴산 에스테르 또는 폴리메타크릴산 에스테르의 바람직한 첨가량의 범위는 10 내지 120중량%이며, 특히, 20 내지 100중량%인 경우에 최적인 결과가 수득된다.
일반적으로 폴리아크릴산 에스테르 또는 폴리메타크릴산 에스테르를 첨가할 때는 당해 폴리에스테르를, 유기 용매에 용해시킨 용액 형태의 알루미늄 함유 폴리실라잔 용액에 첨가한다. 이러한 경우, 유기 용매로서는 알루미늄 함유 폴리실라잔 용액의 조제에 사용한 것과 동일한 유기 용매를 사용할 수 있다. 즉, 폴리아크릴산 에스테르 또는 폴리메타크릴산 에스테르를 용해하기 위한 유기 용매로서는 전술한 활성수소를 갖지 않는 불활성 유기 용매가 사용된다. 폴리아크릴산 에스테르 또는 폴리메타크릴산 에스테르를 유기 용매에 용해하여 사용하는 경우에는 폴리아크릴산 에스테르 또는 폴리메타크릴산 에스테르의 농도를 5 내지 80중량%, 바람직하게는 10 내지 40중량%의 범위로 할 수 있다. 폴리아크릴산 에스테르 또는 폴리메타크릴산 에스테르를 첨가한 후, 물리적으로 교반함으로써 균질 용액을 수득할 수 있다.
또한, 폴리아크릴산 에스테르 또는 폴리메타크릴산 에스테르 그 자체를 알루미늄 함유 폴리실라잔 용액에 첨가하여 용해시킬 수 있다. 또한, 본 발명에 따르는 코팅 조성물의 제조 수순으로는 폴리실라잔과 폴리아크릴산 에스테르 또는 폴리메타크릴산 에스테르를 배합하고 나서 알루미늄 화합물을 혼합하는 순서 및 폴리아크릴산 에스테르 또는 폴리메타크릴산 에스테르와 알루미늄 화합물을 배합하고 나서 폴리실라잔을 혼합하는 순서가 각각 가능하다.
이렇게 수득된 알루미늄 함유 폴리실라잔과 폴리아크릴산 에스테르 또는 폴리메타크릴산 에스테르를 포함하는 유기 용매 용액은 그대로 또는 폴리실라잔의 농도를 조절한 다음, 코팅 조성물로서 사용되며, 기판의 표면에 도포할 수 있다.
기판의 표면에 대한 상기한 알루미늄 함유 폴리실라잔과 폴리아크릴산 에스테르 또는 폴리메타크릴산 에스테르를 포함하는 코팅 조성물의 도포 방법으로서는 종래부터 공지된 방법, 예를 들면, 스핀 피복(spin coating)법, 침지(dipping)법, 스프레이(spraying)법, 전사(transferring)법 등이 있다.
기판의 표면에 형성된 알루미늄 함유 폴리실라잔 막의 소성은 각종 분위기 중에서 실시된다. 이 경우의 분위기로는 건조 공기, 건조 질소 또는 건조 헬륨 등의 수증기를 거의 함유하지 않는 분위기 또는 대기, 가습 대기, 가습 질소 등의 수증기를 함유하는 분위기가 포함된다. 소성온도는 50 내지 600℃, 바람직하게는 300 내지 500℃이며, 소성시간은 1분 내지 1시간이다.
본 발명에 의해 유전율이 낮고, 막의 질이 양호한 실리카질 막을 유리하게 제조하기 위해 폴리실라잔 막을 기판의 표면에 형성시킨 후, 당해 막을 수증기 함유 분위기 중에서 예비 가열한 다음, 건조 분위기 중에서 가열 소성하는 것이 바람직하다. 이러한 경우, 수증기 함유 분위기내의 수증기 함유량은 0.1용적% 이상, 바람직하게는 1용적% 이상이다. 이의 상한치는 이슬점이다. 이러한 분위기로는 대기나 가습 대기, 가습 질소 가스 등이 있다. 한편, 건조 분위기내의 수증기 함유량은 0.5용적% 이하, 바람직하게는 0.05용적% 이하이다. 건조 분위기로서는 건조한 공기, 질소 가스, 아르곤 가스, 헬륨 가스 등이 있다. 예비 가열온도는 50 내지 400℃, 바람직하게는 100 내지 350℃이다. 한편, 소성온도는 100 내지 500℃, 바람직하게는 300 내지 500℃이다.
상기한 알루미늄 함유 폴리실라잔 막의 소성에 있어서, 폴리실라잔 중의 SiH, SiR(R: 탄화수소 그룹) 및 SiN의 결합이 산화되어 SiO 결합으로 전환되며, 실리카질 막이 형성된다. 이 경우, Si-OH 결합은 실질적으로 생성되지 않는다. 일반적으로, 폴리실라잔 막의 가열 소성에서는 당해 SiH, SiR 및 SiN 결합의 산화는 소성 조건에 따르지만, 통상적으로는 거의 동시에 산화된다. 이러한 사실은 수득되는 실리카질 막의 IR 스펙트럼을 측정하면 SiH, SiR 및 SiN에 의한 흡수가 거의 동시에 소멸된다는 사실로부터 확인된다. 한편, 본 발명자들의 연구에 따르면 본 발명에서 사용되는 알루미늄 함유 폴리실라잔 막을 가열 소성하는 경우, 이러한 알루미늄의 촉매작용에 의해, SiH 및 SiR 결합의 산화보다는 SiN 결합의 산화, 즉 N을 O로 치환하는 반응이 우선적으로 진행되는 것으로 확인됐다.
따라서, 본 발명의 경우는 형성된 실리카질 막중에는 SiN 결합을 선택적으로 산화시켜 형성된 SiO 결합과 산화되지 않은 SiH 및 SiR 결합이 존재할 수 있으며, 이에 의해 저밀도 실리카질 막을 수득할 수 있다. 일반적으로, 실리카질 막의 유전율은 이의 막 밀도의 저하에 따라 저하되지만, 막 밀도가 저하되면 고유전질 물질인 물의 흡착이 일어나므로, 실리카질 막을 대기중에 방치하면 막의 유전율이 상승되는 문제가 발생한다. 한편, SiH나 SiR 결합을 포함하는 본 발명의 실리카질 막의 경우에는, 이들 결합이 발수성을 가지므로 저밀도이면서 물의 흡착을 방지할 수 있다. 따라서, 본 발명에 따르는 실리카질 막은 수증기를 포함하는 대기중에 방치해도 막의 유전율이 거의 상승하지 않는다는 큰 이점이 있다. 또한, 본 발명의 실리카질 막은 저밀도이므로 막의 내부 응력이 작으며 균열이 발생되기 어렵다는 이점도 있다.
또한, 상기한 코팅의 소성시, 코팅중의 폴리아크릴산 에스테르 또는 폴리메타크릴산 에스테르가 승화함으로써 실리카질 막의 내부에 직경 0.5 내지 30nm의 미세한 기공이 형성된다. 이러한 미세한 기공의 존재에 의해 실리카질 막의 밀도가 보다 더욱 저하되며, 그 결과, 실리카질 막의 비유전율이 보다 저하된다. 이러한 사실은 알루미늄 함유 폴리실라잔과 폴리아크릴산 에스테르 또는 폴리메타크릴산 에스테르의 혼화성이 대단히 우수하기 때문이다. 또한, 폴리아크릴산 에스테르 또는 폴리메타크릴산 에스테르를 사용함으로써 당해 코팅의 소성중 폴리실라잔내에 Si-OH 결합이 생성되는 것을 방지할 수 있다. 따라서, 본 발명에 따르는 실리카질 막은 발수성을 유지하며, 수증기를 포함하는 대기중에 방치하여도 미세한 기공에 의해 저하된 비유전율이 거의 상승하지 않는다. 이와 같이 본 발명에 따르면 실리카질 막의 결합 성분(SiH, SiR)에 의한 저밀도화 및 발수성화, 및 미세 기공에 의한 막 전체의 저밀도화와 아울러 2.5미만, 바람직하게는 2.0이하, 경우에 따라서는 1.6 정도라는 매우 낮은 비유전율을 안정적으로 유지할 수 있는 다공질 실리카질 막이 수득된다. 따라서, 종래의 다공질 실리카질 막의 경우에는, 일반적으로 흡습 방지를 위해 필요했던 발수 처리가 불필요해지므로, 제조원가 측면에서 유리하며, 유기 그룹의 도입에 따른 무기 재료로서의 이점이 손상되는 경우도 없다.
본 발명에 따르는 실리카질 막의 다른 성상을 기재하면 이의 밀도는 0.5 내지 1.4g/cm3, 바람직하게는 0.7 내지 1.1g/cm3, 이의 균열 한계 막 두께는 1.0㎛ 이상, 바람직하게는 10㎛ 이상이며, 이의 내부 응력은 2.0×104N/cm2 이하, 바람직하게는 1.0×104N/cm2 이하이다. 또한, 이러한 실리카질 막 속에 포함되어 있는 SiH 또는 SiR(R: 탄화수소 그룹) 결합으로서 존재하는 Si 함유량은 막 속에 포함되어 있는 Si 원자수에 대하여 10 내지 100원자%, 바람직하게는 25 내지 75원자%이다. 또한, SiN 결합으로서 존재하는 Si 함유량은 5원자% 이하이다.
소성 후 수득되는 실리카질 막의 두께는 기판 표면의 용도에 따라도 상이하지만, 통상적으로 0.01 내지 5㎛, 바람직하게는 0.1 내지 2㎛이다. 특히, 반도체의 층간 절연막으로서 사용하는 경우에는 0.1 내지 2㎛이다.
본 발명에 있어서 폴리실라잔으로서 탄화수소 그룹을 포함하지 않는 퍼하이드로폴리실라잔을 사용하는 경우에는 Si, O 및 H의 원소만으로 이루어지며, SiH 결합을 함유하지만, NH 결합이나 SiOH 결합을 실질적으로 함유하지 않는 무기질의 저유전율 막을 수득할 수 있다. 이러한 막은 플라즈마에 대해 내성이 우수하므로 반도체의 제조에 이러한 막을 적용함으로써 반도체 제조공정에서 레지스트 막을 제거하는 이른바 에취 백 공정을 생략할 수 있다. 따라서, 당해 반도체 제조공정이 대폭적으로 간략화된다.
본 발명에 따르는 다공질 실리카질 막은 상기한 바와 같이 저밀도 다공질 실리카질 막이며, 이의 균열 한계 막 두께, 즉 막 균열을 일으키지 않고 피복이 가능한 최대 막 두께가 5㎛ 이상으로 높다는 이점이 있다. 종래의 실리카질 막의 경우, 이의 균열 한계 막 두께는 0.5 내지 1.5㎛ 정도이다. 따라서, 본 발명의 실리카질 막은 종래의 실리카질 막과 비교하여 큰 기술적 효과를 나타낸다.
본 발명에 따르는 실리카질 막 형성방법은 이의 전구체인 알루미늄 함유 폴리실라잔이 알루미늄의 촉매작용으로 인해 건조 대기 중에서도 450℃ 이하의 낮은 소성온도에서 실리카질 막으로 전환될 수 있으므로 대단히 용이하게 실시할 수 있다.
따라서, 본 발명은 내열 상한온도가 450℃인 알루미늄 배선에 대한 절연막 형성방법에 유리하게 적용된다. 또한, 본 발명의 경우, 이러한 알루미늄의 촉매작용에 의해 SiN 결합의 함유량을 실질적으로 0%까지 저하시킬 수 있으므로, 당해 막은 안정성이 대단히 높으며, 대기중에 방치해도 약화되지 않는다.
본 발명의 실리카질 막은 반도체 장치에 있어서 층간 절연막으로서 유리하게 사용될 수 있다. 이러한 경우, 실리카질 막은 금속 배선, 또는 세라믹 막으로 피복된 금속 배선을 포함하는 평면 위에 형성된다. 본 발명의 실리카질 막을 포함하는 반도체 장치는 절연성이 우수할 뿐만 아니라, 낮은 유전율로 인해 전기 특성도 우수하다.
본 발명의 코팅 조성물을 사용함으로써 금속, 세라믹 또는 목재 등의 각종 재료의 고체 표면에 실리카질 막을 형성할 수 있다. 본 발명에 따르면 실리카질 막이 표면에 형성된 금속 기판(실리콘, SUS, 텅스텐, 철, 구리, 아연, 황동 또는 알루미늄)이나 실리카질 막이 표면에 형성된 세라믹 기판(실리카, 알루미나, 산화마그네슘, 산화티탄, 산화아연 및 산화탄탈륨 등의 금속 산화물, 질화규소, 질화붕소 및 질화티탄 등의 금속 질화물 또는 탄화규소 등)을 제공한다.
다음에 본 발명을 실시예에 따라 보다 상세하게 설명한다.
또한, 실리카질 막에 관해 기재된 물성의 측정방법은 다음과 같다.
(비유전율)
다우 코닝사제 파이렉스(Pyrex) 유리판(두께 1mm, 크기 50mm × 50mm)을 중성 세제, 묽은 NaOH 수용액, 묽은 H2SO4 수용액의 순서로 충분히 세정하고, 건조시킨다. 이러한 유리판의 전체 표면에 진공증착법으로 Al막(0.2μ)을 형성시킨다. 이러한 유리판에 폴리실라잔 용액을 스핀 피복법으로 피복한 다음, 전극 신호 인출용으로 유리판의 네 구석을 면봉으로 문질러 폴리실라잔 막을 제거한다(약 3mm × 3mm). 이어서, 이것을 실시예 또는 비교예의 방법에 따라 실리카질 막으로 전환시킨다. 수득된 실리카질 막에 SUS제의 마스크를 덮어서, 진공증착법으로 Al막을 형성시킨다(2mm ×2mm의 정방형, 두께 2㎛의 패턴 18개). 커패시턴스 측정은 YHP사제 4192 ALF 임피던스 분석기를 사용하여 측정한다(100kHz). 또한, 막 두께는 촉침식(觸針式) 막 두께 측정기(Sloan사제, Dektak IIA)를 사용한다. 비유전율은 하기 수학식에 의해 계산한다.
비유전율= (커패시턴스[pF])×(막 두께[μ m])/35.4
또한, 비유전율의 값은 18곳의 평균값이다.
(막 밀도)
직경 4인치, 두께 0.5mm의 실리콘 웨이퍼 중량을 전자 천칭으로 측정한다. 여기에 폴리실라잔 용액을 스핀 피복법으로 피복한 다음, 실시예 및 비교예의 방법에 따라 실리카질 막으로 전환시키고, 다시 피복된 실리콘 웨이퍼의 중량을 전자 천칭으로 측정한다. 막 중량은 이들의 차이다. 막 두께는 비유전율 평가와 동일하게 촉침식 막 두께 측정기(Sloan사제, Dektak IIA)를 사용하여 측정한다. 막 밀도는 하기 수학식에 의해 계산한다.
막 밀도[g/cm3]= (막 중량[g])/(막 두께[㎛])/0.008
(내부 응력)
직경 4인치, 두께 0.5mm의 실리콘 웨이퍼의 와프(warp) 데이타를 Tencor사제 레이저 내부 응력측정기 FLX-2320에 입력한다. 이러한 실리콘 웨이퍼에 폴리실라잔 용액을 스핀 피복법으로 피복한 다음, 실시예 및 비교예의 방법에 따라 실리카질 막으로 전환시키고, 실온(23℃)으로 냉각시킨 다음, Tencor사제 레이저 내부 응력측정기 FLX-2320으로 내부 응력을 측정한다. 또한, 막 두께는 비유전율 평가와 동일하게 촉침식 막 두께 측정기(Sloan사제, Dektak IIA)를 사용하여 측정한다.
(균열 한계 막 두께)
직경 4인치, 두께 0.5mm의 실리콘 웨이퍼에 폴리실라잔 용액을 스핀 피복법으로 피복한 다음, 실시예 및 비교예의 방법에 따라 실리카질 막으로 전환시킨다. 폴리실라잔 용액의 폴리실라잔 농도 또는 스핀 피복기의 회전수를 조절함으로써 막 두께를 약 0.5㎛ 내지 약 3㎛의 범위로 변화시킨 샘플을 제작한다. 소성 후 박막을 현미경 관찰(×120)하여 균열의 유무를 조사한다. 균열 발생이 없는 최대 막 두께가 균열 한계 막 두께이다.
참고예[퍼하이드로폴리실라잔의 합성]
내부 용적이 2ℓ인 4구 플라스크에 가스 취입관, 기계 교반기, 듀와(Dewar) 냉각기를 장착한다. 반응기 내부를 건조 질소로 치환한 다음, 4구 플라스크에 건조 피리딘을 1500㎖ 투입하고, 빙냉시킨다. 다음에 디클로로실란 100g을 첨가하면, 백색 고체상의 부가물(SiH2Cl2·2C5H5N)이 생성된다. 반응 혼합물을 빙냉하여 교반하면서 암모니아 70g을 취입한다. 이어서, 건조 질소를 액층에 30분 동안 취입하고, 과량의 암모니아를 제거한다.
수득된 생성물을 브흐너 깔때기를 사용하여 건조 질소 분위기하에 감압 여과하여 여액 1200㎖를 수득한다. 증발기를 사용하여 피리딘을 증류 제거하면, 40g의 퍼하이드로폴리실라잔이 수득된다.
수득된 퍼하이드로폴리실라잔의 수평균 분자량을 GPC(전개액: CDCl3)에 의해 측정한 결과, 폴리스티렌 환산으로 800이다. IR(적외선 흡수) 스펙트럼은 파수(波數)(cm-1) 3350 및 1200 부근에서의 N-H에 근거하는 흡수; 2170의 Si-H에 근거하는 흡수; 1020 내지 820의 Si-N-Si에 근거하는 흡수를 나타낸다.
비교예 1
참고예 1에서 합성한 퍼하이드로폴리실라잔 20g을 크실렌 80g에 용해시켜 폴리실라잔 용액을 제조한다. 이어서, 당해 용액을 여과 정밀도 0.2㎛의 어드반테크(Advantech)사제 PTFE 실린더 필터로 여과한다. 이것을 직경 4인치, 두께 0.5mm의 실리콘 웨이퍼 위에 스핀 피복기를 사용하여 도포하고(1500rpm, 20초), 실온에서 건조시킨다(10분). 그 다음, 폴리실라잔을 도포한 실리콘 판을 대기중(25℃, 상대습도 40%)에서 100℃의 가열판, 다음에 200℃의 가열판 위에서 각각 3분 동안 가열한다. 그 다음, 건조 질소 분위기 중에서 400℃로 1시간 동안 소성한다. 파수(cm-1) 1020 및 450에서 Si-O에 근거하는 흡수가 관찰된다. 또한, 전환되지 않은 폴리실라잔의 흡수, 즉 파수(cm-1) 3380 및 1200 부근에서의 N-H에 근거하는 흡수; 2210 및 860에서의 Si-H에 근거하는 흡수가 관찰된다. 수득된 막을 측정한 결과, 비유전율은 4.2, 밀도는 1.8g/cm3, 내부 응력은 1.2×104N/cm2, 균열 한계 막 두께는 2.2㎛이다. 또한, 수득된 막을 온도 23℃, 상대습도 50%의 대기중에 1주일간 방치한 다음, 다시 비유전율을 측정한 결과, 4.8이다.
비교예 2
참고예 1에서 합성한 퍼하이드로폴리실라잔 25g을 크실렌 55g에 용해시켜 폴리실라잔 용액을 제조한다. 다음에 트리(이소프로폭시)알루미늄 0.1g을 크실렌 20g에 혼합하여 충분히 용해시킨다. 그 다음, 이것을 폴리실라잔 용액과 혼합한다. 이어서, 당해 용액을 여과 정밀도 0.2㎛의 어드반테크사제 PTFE 실린더 필터로 여과한다. 이것을 직경 4인치, 두께 0.5mm의 실리콘 웨이퍼 위에 스핀 피복기를 사용하여 도포하고(1500rpm, 20초), 실온에서 건조시킨다(10분). 그리고, 폴리실라잔이 도포된 실리콘 판을 대기중(25℃, 상대습도 40%)에서 100℃의 가열판, 다음에 200℃의 가열판 위에서 각각 3분 동안 가열한다. 그 다음, 건조 질소 분위기중 400℃에서 1시간 동안 소성한다. 파수(cm-1) 1070 및 450에서의 Si-O에 근거하는 흡수 및 파수(cm-1) 2250 및 880에서의 Si-H에 근거하는 흡수가 주로 관찰되며, 파수(cm-1) 3350 및 1200에서의 N-H에 근거하는 흡수는 거의 소멸된다. 수득된 막을 측정한 결과, 비유전율은 3.0, 밀도는 2.9g/cm3, 내부 응력은 1.2×104N/cm2, 균열 한계 막 두께는 1.4㎛이다. 또한, 수득된 막을 온도 23℃, 상대습도 50%의 대기중에 1주일간 방치한 다음, 다시 비유전율을 측정한 결과, 3.2이다.
비교예 3
참고예 1에서 합성한 퍼하이드로폴리실라잔 25g을 크실렌 55g에 용해시켜 폴리실라잔 용액을 제조한다. 이어서, 트리(에틸아세트아세테이트)알루미늄 0.1g을 크실렌 20g에 혼합하여 충분히 용해시킨다. 그리고 이것을 폴리실라잔 용액에 혼합한다. 그 다음, 당해 용액을 여과 정밀도 0.2㎛의 어드반테크사제 PTFE 실린더 필터로 여과한다. 이것을 직경 4인치, 두께 0.5mm의 실리콘 웨이퍼 위에 스핀 피복기를 사용하여 도포하고(1500rpm, 20초), 실온에서 건조시킨다(10분). 그리고 폴리실라잔이 도포된 실리콘 판을 대기 분위기 중(25℃, 상대습도 40%)에서 150℃의 가열판, 다음에 220℃의 가열판 위에서 각각 3분 동안 가열한다. 그 다음, 건조 질소 분위기 중 400℃에서 1시간 동안 소성한다. 파수(cm-1) 1065 및 460에서의 Si-O에 근거하는 흡수 및 파수(cm-1) 2250 및 830에서의 Si-H에 근거하는 흡수가 주로 관찰되며, 파수(cm-1) 3350 및 1200에서의 N-H에 근거하는 흡수는 거의 소멸한다. 수득된 막을 측정한 결과, 비유전율은 2.3, 밀도는 1.7g/cm3, 내부 응력은 1.2×104N/cm2, 균열 한계 막 두께는 1.3㎛이다. 또한, 수득된 막을 온도 23℃, 상대습도 50%의 대기중에 1주일간 방치한 다음, 다시 비유전율을 측정한 결과, 2.5이다.
실시예 1
참고예 1에서 합성한 퍼하이드로폴리실라잔 30g을 크실렌 120g에 용해시켜 폴리실라잔 용액을 제조한다. 다음에 트리(아세틸아세토네이트)알루미늄 3g을 크실렌 97g에 혼합하여 충분히 용해시켜 제조된 용액으로부터 1g을 취해, 폴리실라잔 용액과 혼합한다. 다음에 분자량이 약 95,000인 폴리메틸메타크릴레이트 15g을 크실렌 60g에 충분히 용해시켜 제조된 용액을 상기의 폴리실라잔 용액과 혼합하고, 충분히 교반한다. 그 다음, 당해 용액을 여과 정밀도 0.2㎛의 어드반테크사제 PTFE 실린더 필터로 여과한다. 이것을 직경 4인치, 두께 0.5mm의 실리콘 웨이퍼 위에 스핀 피복기를 사용하여 도포하고(2000rpm, 20초), 실온에서 건조시킨다(5분). 그리고 폴리실라잔이 도포된 실리콘 판을 대기중(25℃, 상대습도 40%)에서 150℃의 가열판, 다음에 220℃의 가열판 위에서 각각 3분 동안 가열한다. 그 다음, 건조 질소 분위기 중에서 400℃로 30분 동안 소성시킨다. 파수(cm-1) 1060 및 450에서의 Si-O에 근거하는 흡수 및 파수(cm-1) 2250 및 880에서의 Si-H에 근거하는 흡수가 주로 관찰되며, 파수(cm-1) 3350 및 1200에서의 N-H에 근거하는 흡수 및 폴리메틸메타크릴레이트에 근거하는 흡수는 소멸한다. 수득된 막을 측정한 결과, 비유전율은 1.9, 밀도는 0.8g/cm3, 내부 응력은 2.6×103N/cm2, 균열 한계 막 두께는 5㎛ 이상이다. 또한, 수득된 막을 온도 23℃, 상대습도 50%의 대기중에 1주일간 방치한 다음, 다시 비유전율을 측정한 결과, 2.0이다.
실시예 2
참고예 1에서 합성한 퍼하이드로폴리실라잔 30g을 디부틸에테르 120g에 용해시켜 폴리실라잔 용액을 제조한다. 다음에 알루미늄트리스(에틸아세토아세테이트) 3g을 디부틸에테르 97g에 혼합하여 충분히 용해시켜 제조된 용액으로부터 2g을 취해, 폴리실라잔 용액과 혼합한다. 다음에 분자량이 약 180,000인 폴리(이소부틸)메타크릴레이트 15g을 디부틸에테르 60g에 충분히 용해시켜 제조된 용액을 상기의 폴리실라잔 용액과 혼합하고, 충분히 교반한다. 그 다음, 당해 용액을 여과 정밀도 0.2㎛의 어드반테크사제 PTFE 실린더 필터로 여과한다. 이것을 직경 4인치, 두께 0.5mm의 실리콘 웨이퍼 위에 스핀 피복기를 사용하여 도포하고(2000rpm, 20초), 실온에서 건조시킨다(5분). 그리고 폴리실라잔이 도포된 실리콘 판을 대기중(25℃, 상대습도 40%)에서 150℃의 가열판, 다음에 220℃의 가열판 위에서 각각 3분 동안 가열한다. 그 다음, 건조 질소 분위기 중 400℃에서 30분 동안 소성시킨다. 파수(cm-1) 1070 및 455에서의 Si-O에 근거하는 흡수 및 파수(cm-1) 2300 및 850에서의 Si-H에 근거하는 흡수가 주로 관찰되며, 파수(cm-1) 3350 및 1200에서의 N-H에 근거하는 흡수 및 폴리(이소부틸)메타크릴레이트에 근거하는 흡수는 소멸된다. 수득된 막을 측정한 결과, 비유전율은 2.0, 밀도는 1.0g/cm3, 내부 응력은 3.1×103N/cm2, 균열 한계 막 두께는 5㎛ 이상이다. 또한, 수득된 막을 온도 23℃, 상대습도 50%의 대기중에 1주일간 방치한 다음, 다시 비유전율을 측정한 결과, 2.1이다.
실시예 3
참고예 1에서 합성한 퍼하이드로폴리실라잔 20g을 크실렌 80g에 용해시켜 폴리실라잔 용액을 제조한다. 다음에 트리(에틸아세트아세테이트)알루미늄 2g을 크실렌 98g에 혼합하여 충분히 용해시켜 제조된 용액으로부터 1g을 취해, 폴리실라잔 용액과 혼합한다. 다음에 미쓰비시레이온제 BR80 20g을 크실렌 80g에 충분히 용해시켜 제조된 용액을 상기의 폴리실라잔 용액과 혼합하고, 충분히 교반한다. 그 다음, 당해 용액을 여과 정밀도 0.2㎛의 어드반테크사제 PTFE 실린더 필터로 여과한다. 이것을 직경 4인치, 두께 0.5mm의 실리콘 웨이퍼 위에 스핀 피복기를 사용하여 도포하고(2000rpm, 20초), 실온에서 건조시킨다(5분). 그리고 폴리실라잔이 도포된 실리콘 판을 대기중(25℃, 상대습도 40%)에서 150℃의 가열판, 다음에 220℃의 가열판 위에서 각각 3분 동안 가열한다. 그 다음, 건조 질소 분위기 중 400℃에서 30분 동안 소성한다. 파수(cm-1) 1075 및 470에서의 Si-O에 근거하는 흡수 및 파수(cm-1) 2250 및 840에서의 Si-H에 근거하는 흡수가 주로 관찰되며, 파수(cm-1) 3350 및 1200의 N-H에 근거하는 흡수 및 BR80에 근거하는 흡수는 소멸한다. 수득된 막을 측정한 결과, 비유전율은 1.6, 밀도는 0.8g/cm3, 내부 응력은 1.8×103N/cm2, 균열 한계 막 두께는 5㎛ 이상이다. 또한, 수득된 막을 온도 23℃, 상대습도 50%의 대기중에 1주일간 방치한 다음, 다시 비유전율을 측정한 결과, 1.6이다.
실시예 4
참고예 1에서 합성한 퍼하이드로폴리실라잔 20g을 디부틸에테르 80g에 용해시켜 폴리실라잔 용액을 제조한다. 다음에 알루미늄트리스(에틸아세토아세테이트) 2g을 디부틸에테르 98g에 혼합하여 충분히 용해시켜 제조된 용액으로부터 2g을 취해, 폴리실라잔 용액과 혼합한다. 다음에 미쓰비시레이욘제 BR1122 10g을 디부틸에테르 40g에 충분히 용해시켜 제조된 용액을 상기의 폴리실라잔 용액과 혼합하고, 충분히 교반한다. 그 다음, 당해 혼합 용액을 여과 정밀도 0.2㎛의 어드반테크사제 PTFE 실린더 필터로 여과한다. 이것을 직경 4인치, 두께 0.5mm의 실리콘 웨이퍼 위에 스핀 피복기를 사용하여 도포하고(2000rpm, 20초), 실온에서 건조시킨다(5분). 그리고 폴리실라잔이 도포된 실리콘 판을 대기중(25℃, 상대습도 40%)에서 150℃의 가열판, 다음에 220℃, 다시 300℃의 가열판 위에서 각각 3분 동안 가열한다. 그 다음, 건조 질소 분위기 중에서 400℃로 30분 동안 소성시킨다. 파수(cm-1) 1068 및 435에서의 Si-O에 근거하는 흡수 및 파수(cm-1) 2300 및 830에서의 Si-H에 근거하는 흡수가 주로 관찰되며, 파수(cm-1) 3350 및 1200의 N-H에 근거하는 흡수 및 BR1122에 근거하는 흡수는 소멸한다. 수득된 막을 측정한 결과, 비유전율은 1.9, 밀도는 0.9g/cm3, 내부 응력은 2.8×103N/cm2, 균열 한계 막 두께는 5㎛ 이상이다. 또한, 수득된 막을 온도 23℃, 상대습도 50%의 대기중에 1주일간 방치한 다음, 다시 비유전율을 측정한 결과, 2.0이다.
실시예 5
참고예 1에서 합성한 퍼하이드로폴리실라잔 40g을 크실렌 160g에 용해시켜 폴리실라잔 용액을 제조한다. 다음에 트리(이소프로폭시)알루미늄 2g을 크실렌 98g에 혼합하여 충분히 용해시켜 제조된 용액으로부터 6g을 취해, 폴리실라잔 용액과 혼합한다. 다음에 미쓰비시레이욘제 BR80 10g를 크실렌 40g에 충분히 용해시켜 제조된 용액을 상기의 폴리실라잔 용액과 혼합하고, 충분히 교반한다. 그 다음, 당해 혼합 용액을 여과 정밀도 0.2㎛의 어드반테크사제 PTFE 실린더 필터로 여과한다. 이것을 직경 4인치, 두께 0.5mm의 실리콘 웨이퍼 위에 스핀 피복기를 사용하여 도포하고(2000rpm, 20초), 실온에서 건조시킨다(5분). 그리고 폴리실라잔이 도포된 실리콘 판을 대기중(25℃, 상대습도 40%)에서 150℃의 가열판, 다음에 220℃의 가열판 위에서 각각 3분 동안 가열한다. 다음에 이것을 건조 질소 분위기 중에서 400℃로 30분 동안 소성시킨다. 파수(cm-1) 1070 및 450에서의 Si-O에 근거하는 흡수 및 파수(cm-1) 2250 및 880에서의 Si-H에 근거하는 흡수가 주로 관찰되며, 파수(cm-1) 3350 및 1200의 N-H에 근거하는 흡수 및 BR80에 근거하는 흡수는 소멸한다. 수득된 막을 측정한 결과, 비유전율은 1.8, 밀도는 1.0g/cm3, 내부 응력은 2.7×103N/cm2, 균열 한계 막 두께는 5㎛ 이상이다. 또한, 수득된 막을 온도 23℃, 상대습도 50%의 대기중에 1주일간 방치한 다음, 다시 비유전율을 측정한 결과, 2.0이다.
본 발명의 다공질 실리카질 막은 폴리실라잔으로부터 유도된 실리카질 막이 가지는 화학적 내촉성(化學的 耐觸性), 가스, 이온 차단성, 내마모성, 내열성, 평탄화성과, 저밀도인 동시에 2.5 미만의 낮은 비유전율을 갖는다. 이러한 다공질 실리카질 막은 발수성인 SiH 결합을 함유하므로, 대기중에 방치해도 수증기가 거의 흡착되지 않으며, 따라서 이의 비유전율의 상승은 대단히 작다. 또한, 본 발명의 다공질 실리카질 막은 막의 응력이 작으며, 막 두께 한계도 높다는 특징이 있다. 따라서, 본 발명의 다공질 실리카질 막은 반도체의 층간 절연막으로서 적합하다.
본 발명의 다공질 실리카질 막은 바람직하게는 반도체의 층간 절연막으로서 사용할 수 있으며, 이외에 액정 유리의 언더코팅막(절연 평탄화막), 필름 액정의 가스 차단막 등의 전기·전자분야의 절연막으로서 유리하게 사용된다.
또한, 본 발명의 다공질 실리카질 막 형성방법은 금속, 유리, 플라스틱, 목재 등의 고체 표면에 경질 코팅, 내열 코팅, 내산 코팅, 방오 코팅, 발수 코팅 등의 방법으로 적용할 수 있다. 또한, 플라스틱 필름 위의 가스 차단 코팅이나 유리, 플라스틱 또는 목재 등의 자외선 차단 코팅, 및 착색 코팅방법 등으로 적용할 수 있다.
코팅용 조성물은 각종 기능성 충전제를 첨가할 수 있으므로 자외선 삭감 코팅, 착색 코팅, 항균성 코팅 등으로서 적용할 수 있다.
또한, 본 발명에 따르는 다공질 실리카질 막은 흡습 방지를 위한 발수 처리를 별도로 실시할 필요가 없으므로 제조원가 측면에서도 유리하며, 또한 유기 그룹의 도입에 의한 무기 재료로서의 이점도 손상되지 않는다.

Claims (10)

  1. 알루미늄 함유 폴리실라잔과 폴리아크릴산 에스테르 또는 폴리메타크릴산 에스테르를 포함하는 조성물의 막을 소성시킴으로써 수득되는, 비유전율이 1.6 내지 2.5 미만임을 특징으로 하는, 다공질 실리카질 막.
  2. 제1항에 있어서, 온도 23℃, 상대습도 50%의 대기중에 1주일간 방치한 후에도 1.6 내지 2.5 미만의 비유전율을 유지함을 특징으로 하는, 다공질 실리카질 막.
  3. 제1항 또는 제2항에 있어서, 비유전율이 1.6 내지 2.1임을 특징으로 하는, 다공질 실리카질 막.
  4. 제1항에 있어서, 다공질 실리카질 막의 기공 직경이 0.5 내지 30nm의 범위에 있음을 특징으로 하는, 다공질 실리카질 막.
  5. 제1항에 있어서, 알루미늄 함유 폴리실라잔에서 폴리실라잔이 화학식 1의 실라잔 구조를 갖는 것임을 특징으로 하는, 다공질 실리카질 막.
    화학식 1
    Figure 112005016018274-pct00004
    위의 화학식 1에서,
    R1, R2 및 R3은 각각 독립적으로 수소 원자, 탄화수소 그룹, 탄화수소 그룹 함유 실릴 그룹, 탄화수소 그룹 함유 아미노 그룹 또는 탄화수소 옥시 그룹이며, 단 R1과 R2 중의 하나 이상은 수소 원자이다.
  6. 제5항에 있어서, Si-R1 또는 Si-R2 결합으로서 존재하는 Si 함유량이 당해 실리카질 막에 포함되어 있는 Si 원자수에 대하여 10 내지 100원자%의 범위임을 특징으로 하는, 다공질 실리카질 막.
  7. 제6항에 있어서, R1, R2 및 R3이 모두 수소 원자임을 특징으로 하는, 다공질 실리카질 막.
  8. 제6항 또는 제7항에 있어서, Si-N 결합을 포함하지 않음을 특징으로 하는, 다공질 실리카질 막.
  9. 제1항에 따르는 다공질 실리카질 막을 층간 절연막으로서 포함함을 특징으로 하는, 반도체 장치.
  10. 삭제
KR1020027000406A 1999-07-13 2000-06-20 저유전율 다공질 실리카질 막 및 당해 막이 형성되어 있는 반도체 장치 KR100727277B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP19928299A JP4408994B2 (ja) 1999-07-13 1999-07-13 低誘電率多孔質シリカ質膜、半導体装置およびコーティング組成物
JPJP-P-1999-00199282 1999-07-13

Publications (2)

Publication Number Publication Date
KR20020025191A KR20020025191A (ko) 2002-04-03
KR100727277B1 true KR100727277B1 (ko) 2007-06-13

Family

ID=16405213

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020027000406A KR100727277B1 (ko) 1999-07-13 2000-06-20 저유전율 다공질 실리카질 막 및 당해 막이 형성되어 있는 반도체 장치

Country Status (8)

Country Link
US (2) US20030099843A1 (ko)
EP (1) EP1232998B1 (ko)
JP (1) JP4408994B2 (ko)
KR (1) KR100727277B1 (ko)
CN (1) CN1196649C (ko)
DE (1) DE60014694T2 (ko)
TW (1) TW593139B (ko)
WO (1) WO2001004049A1 (ko)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4722269B2 (ja) * 2000-08-29 2011-07-13 Ａｚエレクトロニックマテリアルズ株式会社 低誘電率多孔質シリカ質膜、半導体装置およびコーティング組成物、ならびに低誘電率多孔質シリカ質膜の製造方法
JP4574124B2 (ja) * 2003-05-01 2010-11-04 Ａｚエレクトロニックマテリアルズ株式会社 コーティング組成物、多孔質シリカ質膜、多孔質シリカ質膜の製造方法及び半導体装置
JP4282493B2 (ja) 2004-01-15 2009-06-24 株式会社東芝 膜形成方法及び基板処理装置
JP2006054353A (ja) * 2004-08-13 2006-02-23 Az Electronic Materials Kk フラットバンドシフトの少ないシリカ質膜およびその製造法
DE102005042944A1 (de) * 2005-09-08 2007-03-22 Clariant International Limited Polysilazane enthaltende Beschichtungen für Metall- und Polymeroberflächen
DE102006008308A1 (de) * 2006-02-23 2007-08-30 Clariant International Limited Polysilazane enthaltende Beschichtungen zur Vermeidung von Zunderbildung und Korrosion
JP2007242995A (ja) * 2006-03-10 2007-09-20 Matsushita Electric Ind Co Ltd 積層セラミック電子部品とその製造方法
JP2007273494A (ja) * 2006-03-30 2007-10-18 Fujitsu Ltd 絶縁膜形成用組成物及び半導体装置の製造方法
CN100444288C (zh) * 2006-07-21 2008-12-17 暨南大学 纳米孔型聚甲基硅氧烷低介电常数材料及其制备方法和应用
JP5168273B2 (ja) * 2007-02-21 2013-03-21 富士通セミコンダクター株式会社 半導体装置とその製造方法
JP2010530137A (ja) * 2007-06-15 2010-09-02 エスビーエー マテリアルズ，インコーポレイテッド． 低ｋ誘電
DE102009013903A1 (de) 2009-03-19 2010-09-23 Clariant International Limited Solarzellen mit einer Barriereschicht auf Basis von Polysilazan
DE102009013904A1 (de) * 2009-03-19 2010-09-23 Clariant International Limited Solarzellen mit einer Verkapselungsschicht auf Basis von Polysilazan
JP5405437B2 (ja) 2010-11-05 2014-02-05 ＡｚエレクトロニックマテリアルズＩｐ株式会社 アイソレーション構造の形成方法
JP5987514B2 (ja) * 2012-07-13 2016-09-07 Dic株式会社 ２相共連続型シリカ構造体及びその製造方法
CN104823265A (zh) 2012-10-31 2015-08-05 Sba材料有限公司 含有非金属催化剂的低k介电溶胶的组合物
JP6354756B2 (ja) * 2013-07-08 2018-07-11 コニカミノルタ株式会社 ガスバリア性フィルムおよび電子デバイス
KR101497500B1 (ko) * 2014-06-16 2015-03-03 한국과학기술연구원 파장변환층을 구비하는 태양전지 및 그의 제조 방법
JP6929021B2 (ja) * 2016-04-25 2021-09-01 Ｓｐｐテクノロジーズ株式会社 シリコン酸化膜の製造方法
CN107022269B (zh) * 2017-04-10 2020-04-07 北京易净星科技有限公司 自清洁超硬聚硅氮烷疏水涂料及其制备和使用方法
US20210095138A1 (en) * 2019-09-27 2021-04-01 B&B Blending, Llc Use of a fluorescent optical brightener or phosphorescent indicator within ceramic coatings for visual detection and identification
CN113999584A (zh) * 2021-11-15 2022-02-01 长春中科应化特种材料有限公司 一种含聚硅氮烷螺栓防松脱标示膏的制备方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10218690A (ja) * 1997-02-06 1998-08-18 Kyocera Corp シリカ質多孔質膜の製造方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5032551A (en) * 1988-03-05 1991-07-16 Toa Nenryo Kogyo Kabushiki Kaisha Silicon nitride based ceramic fibers, process of preparing same and composite material containing same
FR2694934B1 (fr) * 1992-08-24 1994-11-10 Oreal Composition pour le traitement de l'acné contenant un dérivé d'acide salicylique et dérivés d'acide salicylique.
JP3414488B2 (ja) * 1994-04-28 2003-06-09 東燃ゼネラル石油株式会社 透明な有機／無機ハイブリッド膜の製造方法
JPH09183949A (ja) 1995-12-28 1997-07-15 Tonen Corp ハードコート膜を被覆した物品及びハードコート膜の被覆方法
JPH11105186A (ja) * 1997-09-30 1999-04-20 Tonen Corp 低誘電率シリカ質膜
JPH11105187A (ja) * 1997-09-30 1999-04-20 Tonen Corp 高純度シリカ質膜の形成方法及び高純度シリカ質膜
JP3939408B2 (ja) * 1997-09-30 2007-07-04 Ａｚエレクトロニックマテリアルズ株式会社 低誘電率シリカ質膜
US6042994A (en) 1998-01-20 2000-03-28 Alliedsignal Inc. Nanoporous silica dielectric films modified by electron beam exposure and having low dielectric constant and low water content
US6395651B1 (en) 1998-07-07 2002-05-28 Alliedsignal Simplified process for producing nanoporous silica
US6090724A (en) 1998-12-15 2000-07-18 Lsi Logic Corporation Method for composing a thermally conductive thin film having a low dielectric property
US6329017B1 (en) 1998-12-23 2001-12-11 Battelle Memorial Institute Mesoporous silica film from a solution containing a surfactant and methods of making same
US6204202B1 (en) 1999-04-14 2001-03-20 Alliedsignal, Inc. Low dielectric constant porous films
US6413882B1 (en) * 1999-04-14 2002-07-02 Alliedsignal Inc. Low dielectric foam dielectric formed from polymer decomposition

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10218690A (ja) * 1997-02-06 1998-08-18 Kyocera Corp シリカ質多孔質膜の製造方法

Also Published As

Publication number Publication date
DE60014694T2 (de) 2005-10-27
KR20020025191A (ko) 2002-04-03
TW593139B (en) 2004-06-21
US20030152783A1 (en) 2003-08-14
JP2001026415A (ja) 2001-01-30
EP1232998A1 (en) 2002-08-21
US6746714B2 (en) 2004-06-08
CN1360559A (zh) 2002-07-24
DE60014694D1 (de) 2004-11-11
EP1232998A4 (en) 2002-10-16
US20030099843A1 (en) 2003-05-29
CN1196649C (zh) 2005-04-13
WO2001004049A1 (fr) 2001-01-18
EP1232998B1 (en) 2004-10-06
JP4408994B2 (ja) 2010-02-03

Similar Documents

Publication Publication Date Title
KR100727277B1 (ko) 저유전율 다공질 실리카질 막 및 당해 막이 형성되어 있는 반도체 장치
KR100802349B1 (ko) 유전율이 낮은 다공질 실리카질 막, 이의 제조방법 및 이를 포함하는 반도체 장치
US20050173803A1 (en) Interlayer adhesion promoter for low k materials
US20090305063A1 (en) Composition for forming siliceous film and process for producing siliceous film from the same
JP2008513321A (ja) 有機シリカ材料中の架橋有機基の変換方法
KR101097713B1 (ko) 코팅 조성물 및 이를 사용하여 제조한 저유전 실리카질재료
WO2004026765A1 (ja) 多孔質フィルムの改質方法及び改質された多孔質フィルム並びにその用途
US20070117892A1 (en) Coating composition, porous silica-based film, method for producing porous silica-based film and semiconductor device
JP3015104B2 (ja) 半導体装置およびその製造方法
KR101457715B1 (ko) 저유전율 비정질 실리카계 피막의 형성 방법 및, 상기 방법으로 얻어지는 저유전율 비정질 실리카계 피막
JP3939408B2 (ja) 低誘電率シリカ質膜
US5707681A (en) Method of producing coatings on electronic substrates
JPH10194719A (ja) 低誘電率シリカ質膜の形成方法及び同シリカ質膜
KR101086625B1 (ko) 인 함유 실라잔 조성물, 인 함유 실리카질 막, 인 함유실리카질 충전재, 인 함유 실리카질 막의 제조방법 및반도체 장치
JPH11105187A (ja) 高純度シリカ質膜の形成方法及び高純度シリカ質膜
JPH11105186A (ja) 低誘電率シリカ質膜
JP2006188547A (ja) コーティング組成物、およびそれを用いて製造した低誘電多孔質シリカ質材料

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130524

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140530

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20150430

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20160427

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20170504

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20180518

Year of fee payment: 12