JP3015104B2 - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法Info
- Publication number
- JP3015104B2 JP3015104B2 JP04511573A JP51157392A JP3015104B2 JP 3015104 B2 JP3015104 B2 JP 3015104B2 JP 04511573 A JP04511573 A JP 04511573A JP 51157392 A JP51157392 A JP 51157392A JP 3015104 B2 JP3015104 B2 JP 3015104B2
- Authority
- JP
- Japan
- Prior art keywords
- polysilazane
- insulating film
- weight
- silica
- based insulating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
- H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
- H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
- H01L21/02219—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and nitrogen
- H01L21/02222—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and nitrogen the compound being a silazane
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
- H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
- H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
- H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Formation Of Insulating Films (AREA)
- Paints Or Removers (AREA)
Description
【発明の詳細な説明】 技 術 分 野 本発明は、シリカ系絶縁膜を有する半導体装置および
その製造方法に関し、さらに詳しくは、ボイド、ピンホ
ールが少なく緻密であり、かつ膜形成時の収縮ストレス
が小さくクラックの発生がなく、しかも平坦なシリカ系
絶縁膜を有する半導体装置、およびこのような半導体装
置の製造方法に関する。
その製造方法に関し、さらに詳しくは、ボイド、ピンホ
ールが少なく緻密であり、かつ膜形成時の収縮ストレス
が小さくクラックの発生がなく、しかも平坦なシリカ系
絶縁膜を有する半導体装置、およびこのような半導体装
置の製造方法に関する。
背 景 技 術 半導体装置用絶縁膜は、半導体基板上に設けられた多
結晶シリコン配線層とアルミニウム配線層との間、ある
いはアルミニウム配線層間に、これらを絶縁するために
設けられたり、またPN接合部および素子表面などを保護
するために半導体基板の表面に設けられている。
結晶シリコン配線層とアルミニウム配線層との間、ある
いはアルミニウム配線層間に、これらを絶縁するために
設けられたり、またPN接合部および素子表面などを保護
するために半導体基板の表面に設けられている。
このような半導体装置用絶縁膜を形成する方法として
は、通常、CVD法などの気相成長法が実施されている。
ところがこのような気相成長法によって絶縁膜を形成す
る方法は、手間がかかるとともに大きな設備が必要であ
り、また半導体基板に凹凸がある場合には、絶縁膜を形
成した場合にその凹凸が絶縁膜上にも表われてしまうと
いう問題点があった。
は、通常、CVD法などの気相成長法が実施されている。
ところがこのような気相成長法によって絶縁膜を形成す
る方法は、手間がかかるとともに大きな設備が必要であ
り、また半導体基板に凹凸がある場合には、絶縁膜を形
成した場合にその凹凸が絶縁膜上にも表われてしまうと
いう問題点があった。
このような問題点を解決するため、近年、絶縁膜形成
用塗布液を用いる塗布法によって、絶縁膜を半導体基板
上に形成する試みがなされている。このような塗布法に
よれば、塗布液が塗布される半導体基板に凹凸があって
も、半導体基板上に平坦な絶縁膜を形成することができ
る。
用塗布液を用いる塗布法によって、絶縁膜を半導体基板
上に形成する試みがなされている。このような塗布法に
よれば、塗布液が塗布される半導体基板に凹凸があって
も、半導体基板上に平坦な絶縁膜を形成することができ
る。
このような従来の塗布法としては、半導体基板上にア
ルコキシシランを水と酸の存在下で部分加水分解して得
られるシラノール／シロキサン系のポリマーを含有する
塗布液を塗布し、次いで焼成することによりシリカ系絶
縁膜を形成する方法が知られている。
ルコキシシランを水と酸の存在下で部分加水分解して得
られるシラノール／シロキサン系のポリマーを含有する
塗布液を塗布し、次いで焼成することによりシリカ系絶
縁膜を形成する方法が知られている。
しかしながら、シラノール／シロキサン系ポリマーは
未反応のアルコキシ基を多く含み、焼成時にこのアルコ
キシ基が分解するため、前記方法で得られたシリカ系絶
縁膜は、ボイドやピンホールが多く、このため多孔質に
なりやすく、また焼成による膜収縮が大きくなって収縮
ストレスが強くなるため、クラックが生じやすいといっ
た問題点があった。
未反応のアルコキシ基を多く含み、焼成時にこのアルコ
キシ基が分解するため、前記方法で得られたシリカ系絶
縁膜は、ボイドやピンホールが多く、このため多孔質に
なりやすく、また焼成による膜収縮が大きくなって収縮
ストレスが強くなるため、クラックが生じやすいといっ
た問題点があった。
また特開昭62−88,387号公報には、 式 （R1R2SiNH）ｎ （式中、R1およびR2は水素または炭素原子数１〜12の脂
肪族基または炭素原子数６〜15のアリール基であり、ｎ
は３または４である）で示されるシクロシラザン溶液を
塗布し、400〜500℃に加熱して誘電体膜を形成したの
ち、酸素または水蒸気雰囲気中で約900℃に加熱してSiO
2膜を形成する方法が記載されている。
肪族基または炭素原子数６〜15のアリール基であり、ｎ
は３または４である）で示されるシクロシラザン溶液を
塗布し、400〜500℃に加熱して誘電体膜を形成したの
ち、酸素または水蒸気雰囲気中で約900℃に加熱してSiO
2膜を形成する方法が記載されている。
さらに特開平１−203,476号公報には、 （式中、R1、R2およびR3は、それぞれ独立に水素原子ま
たは炭化水素基である）で示される繰り返し単位を有す
る直鎖状構造、環状構造またはこれらの混合構造を含
み、数平均分子量が100〜50,000であり、１分子中に３
個以上のSiH3基を有し、かつ元素比率がSi:59〜69重量
％、N:24〜34重量％、H:5〜８重量％であるポリシラザ
ンを含有するコーティング用組成物が開示されている。
たは炭化水素基である）で示される繰り返し単位を有す
る直鎖状構造、環状構造またはこれらの混合構造を含
み、数平均分子量が100〜50,000であり、１分子中に３
個以上のSiH3基を有し、かつ元素比率がSi:59〜69重量
％、N:24〜34重量％、H:5〜８重量％であるポリシラザ
ンを含有するコーティング用組成物が開示されている。
これらの公報に開示されたコーティング用組成物（塗
布液）を用いて、Si−Ｎ結合の大部分がSi−Ｏ結合に変
化したシリカ系絶縁膜を得るためには、約900℃もの高
温で加熱しなければならなかったり、また半導体基板上
に絶縁膜を形成すると、ボイド、ピンホールやクラック
が絶縁膜に生ずる場合があることが、本発明者らによっ
て見出された。
布液）を用いて、Si−Ｎ結合の大部分がSi−Ｏ結合に変
化したシリカ系絶縁膜を得るためには、約900℃もの高
温で加熱しなければならなかったり、また半導体基板上
に絶縁膜を形成すると、ボイド、ピンホールやクラック
が絶縁膜に生ずる場合があることが、本発明者らによっ
て見出された。
本発明者らは、ボイド、ピンホールやクラックなどが
ない緻密な絶縁膜を得るべく鋭意検討したところ、特定
のポリシラザンを含む塗布液から形成された絶縁膜は、
ボイド、ピンホールやクラックなどがなく緻密であるこ
とを見出して、本発明を完成するに至った。
ない緻密な絶縁膜を得るべく鋭意検討したところ、特定
のポリシラザンを含む塗布液から形成された絶縁膜は、
ボイド、ピンホールやクラックなどがなく緻密であるこ
とを見出して、本発明を完成するに至った。
本発明は、上記のような従来技術における問題点を解
決しようとするものであって、ボイド、ピンホールなど
の欠陥が少なく緻密であり、かつ膜形成時の収縮ストレ
スが小さくクラックの発生がなく、しかも平坦なシリカ
系絶縁膜で覆われた半導体基板からなる半導体装置、お
よびこのような優れた性質を有する半導体装置の製造方
法を提供することを目的としている。
決しようとするものであって、ボイド、ピンホールなど
の欠陥が少なく緻密であり、かつ膜形成時の収縮ストレ
スが小さくクラックの発生がなく、しかも平坦なシリカ
系絶縁膜で覆われた半導体基板からなる半導体装置、お
よびこのような優れた性質を有する半導体装置の製造方
法を提供することを目的としている。
発明の開示 本発明に係る半導体装置は、下記一般式（Ｉ） （ただし、R1、R2およびR3は、それぞれ独立して水素原
子または炭素原子数１〜８のアルキル基である。） で表わされる繰り返し単位を少なくとも有し、分子量1,
000以下の分子が10〜40重量％の量で存在しているポリ
シラザンの１種または２種以上を含む塗布液から形成さ
れた塗膜を、酸化雰囲気中で加熱硬化して、骨格構造の
すべてまたは大部分がSi−Ｏ結合であるようなシリカ系
絶縁膜を有することを特徴としている。
子または炭素原子数１〜８のアルキル基である。） で表わされる繰り返し単位を少なくとも有し、分子量1,
000以下の分子が10〜40重量％の量で存在しているポリ
シラザンの１種または２種以上を含む塗布液から形成さ
れた塗膜を、酸化雰囲気中で加熱硬化して、骨格構造の
すべてまたは大部分がSi−Ｏ結合であるようなシリカ系
絶縁膜を有することを特徴としている。
またこのような半導体装置は、前記塗布液を半導体基
板上に塗布した後、酸化雰囲気中で150〜800℃の温度で
加熱硬化してシリカ系絶縁膜を形成する工程を含んで製
造される。
板上に塗布した後、酸化雰囲気中で150〜800℃の温度で
加熱硬化してシリカ系絶縁膜を形成する工程を含んで製
造される。
発明を実施するための最良の形態 以下本発明に係る半導体装置およびその製造方法につ
いて具体的に説明する。
いて具体的に説明する。
本発明に係る半導体装置は、半導体基板上に設けられ
た多結晶シリコン配線層とアルミニウム配線層との間、
アルミニウム配線層間など、層と層の間、あるいはPN接
合半導体、コンデンサー等の各種素子を具備する半導体
基板の表面に特定のシリカ系絶縁膜が設けられている。
た多結晶シリコン配線層とアルミニウム配線層との間、
アルミニウム配線層間など、層と層の間、あるいはPN接
合半導体、コンデンサー等の各種素子を具備する半導体
基板の表面に特定のシリカ系絶縁膜が設けられている。
本発明で言う半導体基板とは、シリコンウェハのよう
な半導体基板のみにならず、この上にアルミニウム配線
層、PN接合半導体、コンデンサー等の各種素子を具備す
る半導体基板をも意味する。
な半導体基板のみにならず、この上にアルミニウム配線
層、PN接合半導体、コンデンサー等の各種素子を具備す
る半導体基板をも意味する。
またこのような半導体装置は、前記式（Ｉ）で表わさ
れる繰り返し単位を少なくとも有するポリシラザンの１
種または２種以上を含む塗布液から形成された塗膜を、
酸化雰囲気中で150〜800℃の温度で加熱硬化してシリカ
系絶縁膜を半導体基板上に形成する工程を含んで製造さ
れる。
れる繰り返し単位を少なくとも有するポリシラザンの１
種または２種以上を含む塗布液から形成された塗膜を、
酸化雰囲気中で150〜800℃の温度で加熱硬化してシリカ
系絶縁膜を半導体基板上に形成する工程を含んで製造さ
れる。
本発明において用いられるポリシラザンは、下記一般
式（Ｉ） で表わされる繰り返し単位を少なくとも有している。
式（Ｉ） で表わされる繰り返し単位を少なくとも有している。
但し、R1、R2およびR3は、それぞれ独立して水素原子
または炭素原子数１〜８のアルキル基である。アルキル
基としてはメチル基、エチル基、プロピル基から選ばれ
る１種が好ましい。
または炭素原子数１〜８のアルキル基である。アルキル
基としてはメチル基、エチル基、プロピル基から選ばれ
る１種が好ましい。
また、上記式（Ｉ）で表わされる繰り返し単位を有す
るポリシラザンは、さらに結合基 （ただし、R5は、水素原子または炭素原子数１〜８のア
ルキル基である。）を含んで架橋していてもよい。すな
わち、上記式（Ｉ）で表わされる繰り返し単位を有する
ポリシラザンは、直鎖のポリシラザンに限定されること
はなく、分岐鎖を有していてもよく、またポリシラザン
分子中に環状部分があってもよい。さらに直鎖状のポリ
シラザンと環状のポリシラザンとが混合して含まれてい
てもよい。
るポリシラザンは、さらに結合基 （ただし、R5は、水素原子または炭素原子数１〜８のア
ルキル基である。）を含んで架橋していてもよい。すな
わち、上記式（Ｉ）で表わされる繰り返し単位を有する
ポリシラザンは、直鎖のポリシラザンに限定されること
はなく、分岐鎖を有していてもよく、またポリシラザン
分子中に環状部分があってもよい。さらに直鎖状のポリ
シラザンと環状のポリシラザンとが混合して含まれてい
てもよい。
このようなポリシラザンでは、分子量1,000以下であ
るような低分子量ポリシラザンは、ポリシラザン全体の
10〜40重量％、好ましくは15〜40重量％であることが望
ましい。低分子量ポリシラザンが10重量％未満となる
と、塗布液の流動性が若干低下し、得られるシリカ系絶
縁膜の表面平滑性が低下することがある。一方低分子量
ポリシラザンが40重量％を越えると、揮発成分が多くな
り、膜の加熱硬化過程での被膜の収縮が大きくなり、得
られるシリカ系絶縁膜の表面平滑性が低下することがあ
る。
るような低分子量ポリシラザンは、ポリシラザン全体の
10〜40重量％、好ましくは15〜40重量％であることが望
ましい。低分子量ポリシラザンが10重量％未満となる
と、塗布液の流動性が若干低下し、得られるシリカ系絶
縁膜の表面平滑性が低下することがある。一方低分子量
ポリシラザンが40重量％を越えると、揮発成分が多くな
り、膜の加熱硬化過程での被膜の収縮が大きくなり、得
られるシリカ系絶縁膜の表面平滑性が低下することがあ
る。
さらに、このようなポリシラザンの重量平均分子量
は、500〜10,000、好ましくは1,000〜4,000の範囲にあ
ることが望ましい。重量平均分子量が500未満では、加
熱硬化時に低分子量のポリシラザンが揮発し、焼成時に
膜の収縮が大きくなり、また、重量平均分子量が10,000
を越えると、塗布液の流動性が低下し、いずれにしても
凹凸面に膜を形成した際に、この凹凸面を平坦化する能
力に欠けるという傾向がある。
は、500〜10,000、好ましくは1,000〜4,000の範囲にあ
ることが望ましい。重量平均分子量が500未満では、加
熱硬化時に低分子量のポリシラザンが揮発し、焼成時に
膜の収縮が大きくなり、また、重量平均分子量が10,000
を越えると、塗布液の流動性が低下し、いずれにしても
凹凸面に膜を形成した際に、この凹凸面を平坦化する能
力に欠けるという傾向がある。
本発明では、塗布液中に含まれるポリシラザンは、上
記一般式（Ｉ）において、R1、R2およびR3がすべて水素
原子であって、しかも１分子中にSi原子が55〜65重量
％、Ｎ原子が20〜30重量％、Ｈ原子が10〜15重量％であ
るような量で存在している無機ポリシラザンであること
が好ましい。さらにポリシラザンの重量平均分子量およ
びポリシラザン中に含まれる低分子量ポリシラザンの割
合は上記の範囲にあるものが好ましい。このような無機
ポリシラザンの末端基は、 のいずれかであることが好ましい。
記一般式（Ｉ）において、R1、R2およびR3がすべて水素
原子であって、しかも１分子中にSi原子が55〜65重量
％、Ｎ原子が20〜30重量％、Ｈ原子が10〜15重量％であ
るような量で存在している無機ポリシラザンであること
が好ましい。さらにポリシラザンの重量平均分子量およ
びポリシラザン中に含まれる低分子量ポリシラザンの割
合は上記の範囲にあるものが好ましい。このような無機
ポリシラザンの末端基は、 のいずれかであることが好ましい。
また、このような被膜形成用成分として好ましい無機
ポリシラザンからは、焼成時にボイドやピンホールなど
の欠陥やクラックが発生しにくく、しかも表面平滑性に
優れたシリカ系絶縁膜が得られる。
ポリシラザンからは、焼成時にボイドやピンホールなど
の欠陥やクラックが発生しにくく、しかも表面平滑性に
優れたシリカ系絶縁膜が得られる。
すなわち上記のような無機ポリシラザンからシリカ系
絶縁膜を形成すると、加熱硬化時にアルキル基の分解が
なく、アルキル基の分解に伴うボイドやピンホールの発
生がなく、緻密な膜が得られる。また加熱硬化時の膜収
縮が、分子末端のSi−Ｈ結合がSi−Ｏ結合に変化すると
きの体積膨張により抑制されて収縮ストレスを少なく
し、特に厚膜のシリカ系絶縁膜を形成する場合にも、ク
ラックの発生を抑制することができる。
絶縁膜を形成すると、加熱硬化時にアルキル基の分解が
なく、アルキル基の分解に伴うボイドやピンホールの発
生がなく、緻密な膜が得られる。また加熱硬化時の膜収
縮が、分子末端のSi−Ｈ結合がSi−Ｏ結合に変化すると
きの体積膨張により抑制されて収縮ストレスを少なく
し、特に厚膜のシリカ系絶縁膜を形成する場合にも、ク
ラックの発生を抑制することができる。
またこのような無機ポリシラザンは、アルキル基を有
する有機ポリシラザンと比較して、より低温での加熱硬
化によって緻密なシリカ系絶縁膜が得られる。さらにこ
の場合、ポリシラザン中のSi−Ｎ架橋部分を少なくする
ことにより得られたSi/N（原子比）が1.20以上である無
機ポリシラザンを用いると、加熱硬化時に容易にSi−Ｎ
結合がSi−Ｏ結合になり、さらに低温での加熱によって
緻密なシリカ系絶縁膜が得られる。
する有機ポリシラザンと比較して、より低温での加熱硬
化によって緻密なシリカ系絶縁膜が得られる。さらにこ
の場合、ポリシラザン中のSi−Ｎ架橋部分を少なくする
ことにより得られたSi/N（原子比）が1.20以上である無
機ポリシラザンを用いると、加熱硬化時に容易にSi−Ｎ
結合がSi−Ｏ結合になり、さらに低温での加熱によって
緻密なシリカ系絶縁膜が得られる。
このようなポリシラザンは、たとえば特公昭63−16,3
25号公報に開示された方法を利用することによって製造
することができる。
25号公報に開示された方法を利用することによって製造
することができる。
この方法に従ってポリシラザンを合成する際に、窒素
源となるアンモニアを、Si原子に対して約５モル倍以上
加えて反応させると、多くの末端基がNH2であるポリシ
ラザンが得られる。
源となるアンモニアを、Si原子に対して約５モル倍以上
加えて反応させると、多くの末端基がNH2であるポリシ
ラザンが得られる。
本発明において用いられる絶縁膜形成用塗布液は、通
常、有機溶媒中にポリシラザンを溶解して含んでいる。
常、有機溶媒中にポリシラザンを溶解して含んでいる。
このような有機溶媒としては、ポリシラザンを溶解
し、塗布液に流動性を付与するものであれば特に制限は
なく、具体的には、シクロヘキサン、トルエン、キシレ
ン、ヘキシレン等の炭化水素、塩化メチレン、塩化エチ
レン、トリクロロエタン等のハロゲ化炭化水素、エチル
ブチルエーテル、ジブチルエーテル、ジオキサン、テト
ラヒドロフラン等のエーテル類が挙げられる。これらの
有機溶媒は単独でもしくは２種以上を混合して用いられ
る。
し、塗布液に流動性を付与するものであれば特に制限は
なく、具体的には、シクロヘキサン、トルエン、キシレ
ン、ヘキシレン等の炭化水素、塩化メチレン、塩化エチ
レン、トリクロロエタン等のハロゲ化炭化水素、エチル
ブチルエーテル、ジブチルエーテル、ジオキサン、テト
ラヒドロフラン等のエーテル類が挙げられる。これらの
有機溶媒は単独でもしくは２種以上を混合して用いられ
る。
また、このような溶液中のポリシラザンの固形分濃度
は、３〜35重量％であることが望ましい。
は、３〜35重量％であることが望ましい。
本発明に係る半導体装置では、上記塗布液で半導体基
板上に設けられた多結晶シリコン配線層、アルミニウム
配線層、PN接合半導体、あるいはコンデンサー等の各種
素子が覆われるように上記塗布液を半導体基板上に塗布
し、得られた塗膜を酸化雰囲気中で加熱することにより
硬化し、骨格構造のすべてまたはほとんどがSi−Ｏ結合
からなるシリカ系絶縁膜が形成される。なお、多結晶シ
リコン配線層とアルミニウム配線層との間、アルミニウ
ム配線層とアルミニウム配線層との間など、層と層の間
をシリカ系絶縁膜で絶縁する場合には、上記のようにし
て形成したシリカ系絶縁膜上にさらにアルミニウム配線
層などの層が形成される。
板上に設けられた多結晶シリコン配線層、アルミニウム
配線層、PN接合半導体、あるいはコンデンサー等の各種
素子が覆われるように上記塗布液を半導体基板上に塗布
し、得られた塗膜を酸化雰囲気中で加熱することにより
硬化し、骨格構造のすべてまたはほとんどがSi−Ｏ結合
からなるシリカ系絶縁膜が形成される。なお、多結晶シ
リコン配線層とアルミニウム配線層との間、アルミニウ
ム配線層とアルミニウム配線層との間など、層と層の間
をシリカ系絶縁膜で絶縁する場合には、上記のようにし
て形成したシリカ系絶縁膜上にさらにアルミニウム配線
層などの層が形成される。
ここで塗布液を半導体基板上に塗布して塗膜を形成す
る際には、スプレー法、スピンコート法、ディップコー
ト法、ロールコート法、スクリーン印刷法、転写印刷法
などの塗布方法が採用される。
る際には、スプレー法、スピンコート法、ディップコー
ト法、ロールコート法、スクリーン印刷法、転写印刷法
などの塗布方法が採用される。
またシリカ系絶縁膜を形成するための塗膜の加熱は、
通常、150〜800℃、好ましくは350〜800℃の温度で、酸
化雰囲気中、すなわち酸素、オゾン、水蒸気などの酸化
能を有する成分を含む空気、N2気流中などで行われる。
この加熱酸化によりほとんどのポリシラザン結合 は、酸化されてシロキサン結合 に変化する。なお塗膜を加熱するに際して、紫外線、電
子線またはプラズマなどの電磁波の照射による硬化処理
を併用することもできる。
通常、150〜800℃、好ましくは350〜800℃の温度で、酸
化雰囲気中、すなわち酸素、オゾン、水蒸気などの酸化
能を有する成分を含む空気、N2気流中などで行われる。
この加熱酸化によりほとんどのポリシラザン結合 は、酸化されてシロキサン結合 に変化する。なお塗膜を加熱するに際して、紫外線、電
子線またはプラズマなどの電磁波の照射による硬化処理
を併用することもできる。
特に上記R1、R2およびR3にアルキル基を含まない無機
ポリシラザンを用いると、400〜450℃の加熱温度でほと
んどすべてのSi−Ｎ結合がSi−Ｏ結合に変化し、強固な
シリカ系絶縁膜が得られる。
ポリシラザンを用いると、400〜450℃の加熱温度でほと
んどすべてのSi−Ｎ結合がSi−Ｏ結合に変化し、強固な
シリカ系絶縁膜が得られる。
従来のアルコキシシラン系塗布液からシリカ系絶縁膜
を形成した場合、加熱硬化時にアルコキシシランのSiOH
基同士の脱水縮合により被膜の収縮が生じるが、ポリシ
ラザン溶液からなる塗布液では、Si−Ｎ結合がSi−Ｏ結
合に変化するだけで分子構造的に収縮がほとんど起こら
ない。
を形成した場合、加熱硬化時にアルコキシシランのSiOH
基同士の脱水縮合により被膜の収縮が生じるが、ポリシ
ラザン溶液からなる塗布液では、Si−Ｎ結合がSi−Ｏ結
合に変化するだけで分子構造的に収縮がほとんど起こら
ない。
したがって、上記のようにして形成されたシリカ系絶
縁膜は、従来のアルコキシシラン系塗布液から形成され
たシリカ系絶縁膜に比較してボイド、ピンホールおよび
膜形成時に収縮ストレスが小さく、クラックがなく、緻
密で、しかも凹凸面に膜を形成すると、この凹凸面が高
度に平坦化されるという性質を有する。
縁膜は、従来のアルコキシシラン系塗布液から形成され
たシリカ系絶縁膜に比較してボイド、ピンホールおよび
膜形成時に収縮ストレスが小さく、クラックがなく、緻
密で、しかも凹凸面に膜を形成すると、この凹凸面が高
度に平坦化されるという性質を有する。
発明の効果 以上説明したように、本発明によれば、ボイド、ピン
ホールなどの欠陥が少なく緻密であり、かつ膜形成時の
収縮ストレスが小さくクラックの発生がなく、しかも半
導体基板に凹凸があっても平坦なシリカ系絶縁膜を有す
る半導体基板からなる半導体装置が提供される。
ホールなどの欠陥が少なく緻密であり、かつ膜形成時の
収縮ストレスが小さくクラックの発生がなく、しかも半
導体基板に凹凸があっても平坦なシリカ系絶縁膜を有す
る半導体基板からなる半導体装置が提供される。
以下本発明を実施例により説明するが、本発明はこれ
ら実施例に限定されるものではない。
ら実施例に限定されるものではない。
ポリシラザンの合成 製造例１ １リットルの四つ口フラスコ内に塩化メチレン300ml
を入れ、−５℃に冷却した。次いでこのフラスコ内にジ
クロロシラン30.0gを加え、攪拌しながらさらにNH3がジ
クロロシランの10モル倍になるまでNH3ガスを２時間で
吹き込んでジクロロシランとNH3との反応生成物を含む
溶液を得た。得られた溶液から沈殿を濾過して除去した
後、濾液を減圧して濾液から溶媒を除去することによ
り、樹脂状の無機ポリシラザンＡ（重量平均分子量270
0）を得た。
を入れ、−５℃に冷却した。次いでこのフラスコ内にジ
クロロシラン30.0gを加え、攪拌しながらさらにNH3がジ
クロロシランの10モル倍になるまでNH3ガスを２時間で
吹き込んでジクロロシランとNH3との反応生成物を含む
溶液を得た。得られた溶液から沈殿を濾過して除去した
後、濾液を減圧して濾液から溶媒を除去することによ
り、樹脂状の無機ポリシラザンＡ（重量平均分子量270
0）を得た。
製造例２ 特公昭63−16,325号公報記載の製造法に準じて、ポリ
シラザンを次のような製造法で製造した。
シラザンを次のような製造法で製造した。
温度が０℃に保たれた恒温槽内に設置した反応器内に
ピリジン600mlを入れ、攪拌しながらジクロロシラン28.
3gを加えて錯体（ピリジンアダクツ）を形成させた。こ
れにNH3がジクロロシランの15モル倍になるまでNH3ガス
を２時間で吹き込み、反応生成物を含む溶液を得た。
ピリジン600mlを入れ、攪拌しながらジクロロシラン28.
3gを加えて錯体（ピリジンアダクツ）を形成させた。こ
れにNH3がジクロロシランの15モル倍になるまでNH3ガス
を２時間で吹き込み、反応生成物を含む溶液を得た。
得られた沈殿を濾過して除去した後、濾液を減圧して
溶媒を除去することにより無機ポリシラザンＢを得た。
溶媒を除去することにより無機ポリシラザンＢを得た。
製造例３ 製造例２の無機ポリシラザンＢをピリジンに溶解し、
N2雰囲気中、80℃で10時間重合反応を行なった。ピリジ
ンを減圧下蒸留して除去し、無機ポリシラザンＣを得
た。
N2雰囲気中、80℃で10時間重合反応を行なった。ピリジ
ンを減圧下蒸留して除去し、無機ポリシラザンＣを得
た。
製造例４ 製造例３と同様に無機ポリシラザンＢの重合を80℃で
24時間行なった。ピリジンを減圧下蒸留して除去し、無
機ポリシラザンＤを得た。
24時間行なった。ピリジンを減圧下蒸留して除去し、無
機ポリシラザンＤを得た。
製造例５ 製造例２で得られた無機ポリシラザンＢと製造例４で
得られた無機ポリシラザンＤとを、重量比でB/D＝5/95
で混合して無機ポリシラザンＥを得た。
得られた無機ポリシラザンＤとを、重量比でB/D＝5/95
で混合して無機ポリシラザンＥを得た。
製造例６ 製造例５と同様に無機ポリシラザンＢと無機ポリシラ
ザンＤとを、B/D＝10/90で混合して無機ポリシラザンＦ
を得た。
ザンＤとを、B/D＝10/90で混合して無機ポリシラザンＦ
を得た。
製造例７ 製造例５と同様に無機ポリシラザンＢと無機ポリシラ
ザンＤとを、B/D＝20/80で混合して無機ポリシラザンＧ
を得た。
ザンＤとを、B/D＝20/80で混合して無機ポリシラザンＧ
を得た。
製造例８ 製造例５と同様に無機ポリシラザンＢと無機ポリシラ
ザンＤとを、B/D＝30/70で混合して無機ポリシラザンＨ
を得た。
ザンＤとを、B/D＝30/70で混合して無機ポリシラザンＨ
を得た。
製造例９ 製造例２で得られた無機ポリシラザンＢのピリジン溶
液を冷却し、N2雰囲気中でジクロロシラン5.0gを反応さ
せた。沈殿を濾過して除去した後、濾過から溶媒を減圧
蒸留して除去し、無機ポリシラザンＩを得た。
液を冷却し、N2雰囲気中でジクロロシラン5.0gを反応さ
せた。沈殿を濾過して除去した後、濾過から溶媒を減圧
蒸留して除去し、無機ポリシラザンＩを得た。
製造例10 製造例９と同様に無機ポリシラザンＢのピリジン溶液
にジクロロシラン7.5gを反応させて、無機ポリシラザン
Ｊを得た。
にジクロロシラン7.5gを反応させて、無機ポリシラザン
Ｊを得た。
製造例11 製造例２で得られた無機ポリシラザンＢのピリジン溶
液にヘキサメチルジシラザン2.0gを添加し、N2雰囲気中
80℃で12時間反応させた。ピリジンを減圧下蒸留して除
去し、有機ポリシラザンＫを得た。
液にヘキサメチルジシラザン2.0gを添加し、N2雰囲気中
80℃で12時間反応させた。ピリジンを減圧下蒸留して除
去し、有機ポリシラザンＫを得た。
製造例12 ジクロロシラン30.0gに代えてメチルジクロロシラン3
4.2gを用いた以外は、製造例１と同様にして有機ポリシ
ラザンＬを得た。
4.2gを用いた以外は、製造例１と同様にして有機ポリシ
ラザンＬを得た。
製造例13 ジクロロシラン30.0gに代えてジメチルジクロロシラ
ン38.4gを用いた以外は、製造例１と同様にして有機ポ
リシラザンＭを得た。
ン38.4gを用いた以外は、製造例１と同様にして有機ポ
リシラザンＭを得た。
製造例14 NH3に代えてメチルアミンを用いた以外は、製造例１
と同様にして有機ポリシラザンＮを得た。
と同様にして有機ポリシラザンＮを得た。
製造例１〜14で得られたポリシラザンの元素分析結
果、重量平均分子量（［Mw］Ａ）および分子量（Mw）が
1000以下の分子の含有量を測定した。
果、重量平均分子量（［Mw］Ａ）および分子量（Mw）が
1000以下の分子の含有量を測定した。
結果を表１に示す。
膜の評価 実施例１ ポリシラザンＡをキシレンに溶解して固形分濃度20重
量％であるポリシラザンＡを含む塗布液を調製した。
量％であるポリシラザンＡを含む塗布液を調製した。
この塗布液を４インチ シリコンウェハー上にスピン
コート法で塗布した。得られた塗膜を150℃で２分間乾
燥後、空気中で450℃１時間焼成してシリカ系絶縁膜を
形成した。形成されたシリカ系絶縁膜のESCAによる元素
分析結果を表２に示す。
コート法で塗布した。得られた塗膜を150℃で２分間乾
燥後、空気中で450℃１時間焼成してシリカ系絶縁膜を
形成した。形成されたシリカ系絶縁膜のESCAによる元素
分析結果を表２に示す。
さらに、この塗布液を0.5μｍ段差のライン アンド
スペースでモデル的にAl配線を形成した４インチシリ
コン半導体基板上にスピンコート法で塗布した。得られ
た塗膜を150℃で２分間乾燥した後、N2（水分濃度１
％）中で450℃で１時間焼成してシリカ系絶縁膜を有す
る半導体基板を得た。
スペースでモデル的にAl配線を形成した４インチシリ
コン半導体基板上にスピンコート法で塗布した。得られ
た塗膜を150℃で２分間乾燥した後、N2（水分濃度１
％）中で450℃で１時間焼成してシリカ系絶縁膜を有す
る半導体基板を得た。
これらの半導体基板に形成されたシリカ系絶縁膜表面
の段差を測定した。
の段差を測定した。
またこのシリカ系絶縁膜にクラックが生じているか否
かを同膜の断面を走査電子顕微鏡で観察した。
かを同膜の断面を走査電子顕微鏡で観察した。
さらにこの半導体基板を0.5重量％HF溶液に５分間浸
漬した前後の膜厚からエッチングレートを算出した。
漬した前後の膜厚からエッチングレートを算出した。
結果を表３に示す。
比較例１ 実施例１において、ポリシラザンＡの代わりにポリシ
ラザンＢを用いた以外は、実施例１と同様にしてシリカ
系絶縁膜を有する半導体基板を得た。
ラザンＢを用いた以外は、実施例１と同様にしてシリカ
系絶縁膜を有する半導体基板を得た。
結果を表２および表３に示す。
実施例２ 実施例１において、ポリシラザンＡの代わりにポリシ
ラザンＣを用いた以外は、実施例１と同様にしてシリカ
系絶縁膜を有する半導体基板を得た。
ラザンＣを用いた以外は、実施例１と同様にしてシリカ
系絶縁膜を有する半導体基板を得た。
結果を表２および表３に示す。
比較例２ 実施例１において、ポリシラザンＡの代わりにポリシ
ラザンＤを用いた以外は、実施例１と同様にしてシリカ
系絶縁膜を有する半導体基板を得た。
ラザンＤを用いた以外は、実施例１と同様にしてシリカ
系絶縁膜を有する半導体基板を得た。
結果を表２および表３に示す。
比較例３ 実施例１において、ポリシラザンＡの代わりにポリシ
ラザンＥを用いた以外は、実施例１と同様にしてシリカ
系絶縁膜を有する半導体基板を得た。
ラザンＥを用いた以外は、実施例１と同様にしてシリカ
系絶縁膜を有する半導体基板を得た。
結果を表２および表３に示す。
実施例３ 実施例１において、ポリシラザンＡの代わりにポリシ
ラザンＦを用いた以外は、実施例１と同様にしてシリカ
系絶縁膜を有する半導体基板を得た。
ラザンＦを用いた以外は、実施例１と同様にしてシリカ
系絶縁膜を有する半導体基板を得た。
結果を表２および表３に示す。
実施例４ 実施例１において、ポリシラザンＡの代わりにポリシ
ラザンＧを用いた以外は、実施例１と同様にしてシリカ
系絶縁膜を有する半導体基板を得た。
ラザンＧを用いた以外は、実施例１と同様にしてシリカ
系絶縁膜を有する半導体基板を得た。
結果を表２および表３に示す。
実施例５ 実施例１において、ポリシラザンＡの代わりにポリシ
ラザンＨを用いた以外は、実施例１と同様にしてシリカ
系絶縁膜を有する半導体基板を得た。
ラザンＨを用いた以外は、実施例１と同様にしてシリカ
系絶縁膜を有する半導体基板を得た。
結果を表２および表３に示す。
実施例６ 実施例１において、ポリシラザンＡの代わりにポリシ
ラザンＩを用いた以外は、実施例１と同様にしてシリカ
系絶縁膜を有する半導体基板を得た。
ラザンＩを用いた以外は、実施例１と同様にしてシリカ
系絶縁膜を有する半導体基板を得た。
結果を表２および表３に示す。
実施例７ 実施例１において、ポリシラザンＡの代わりにポリシ
ラザンＪを用いた以外は、実施例１と同様にしてシリカ
系絶縁膜を有する半導体基板を得た。
ラザンＪを用いた以外は、実施例１と同様にしてシリカ
系絶縁膜を有する半導体基板を得た。
結果を表２および表３に示す。
実施例８ 実施例１において、ポリシラザンＡの代わりにポリシ
ラザンＫを用いた以外は、実施例１と同様にしてシリカ
系絶縁膜を有する半導体基板を得た。
ラザンＫを用いた以外は、実施例１と同様にしてシリカ
系絶縁膜を有する半導体基板を得た。
結果を表２および表３に示す。
比較例４ 実施例１において、ポリシラザンＡの代わりにポリシ
ラザンＬを用いた以外は、実施例１と同様にしてシリカ
系絶縁膜を有する半導体基板を得た。
ラザンＬを用いた以外は、実施例１と同様にしてシリカ
系絶縁膜を有する半導体基板を得た。
結果を表２および表３に示す。
比較例５ 実施例１において、ポリシラザンＡの代わりにポリシ
ラザンＭを用いた以外は、実施例１と同様にしてシリカ
系絶縁膜を有する半導体基板を得た。
ラザンＭを用いた以外は、実施例１と同様にしてシリカ
系絶縁膜を有する半導体基板を得た。
結果を表２および表３に示す。
比較例６ 実施例１において、ポリシラザンＡの代わりにポリシ
ラザンＮを用いた以外は、実施例１と同様にしてシリカ
系絶縁膜を有する半導体基板を得た。
ラザンＮを用いた以外は、実施例１と同様にしてシリカ
系絶縁膜を有する半導体基板を得た。
結果を表２および表３に示す。
実施例９ ポリシラザンＡを含む塗布液を実施例１と同様にして
シリコン半導体基板上にスピンコート法で塗布した。
シリコン半導体基板上にスピンコート法で塗布した。
得られた塗膜を150℃で２分間乾燥した後、湿潤N
2（酸素濃度１％）中で800℃を１時間焼成してシリカ系
絶縁膜を有する半導体基板を得た。
2（酸素濃度１％）中で800℃を１時間焼成してシリカ系
絶縁膜を有する半導体基板を得た。
得られた半導体基板について、実施例１と同様にし
て、段差、クラックの有無およびエッチングレートを測
定した。
て、段差、クラックの有無およびエッチングレートを測
定した。
結果を表４に示す。
比較例７ 実施例９において、ポリシラザンＡの代わりにポリシ
ラザンＬを用いた以外は実施例９と同様にした。
ラザンＬを用いた以外は実施例９と同様にした。
結果を表４に示す。
比較例８ 実施例９において、ポリシラザンＡの代わりにポリシ
ラザンＭを用いた以外は実施例９と同様にした。
ラザンＭを用いた以外は実施例９と同様にした。
結果を表４に示す。
比較例９ 実施例９において、ポリシラザンＡの代わりにポリシ
ラザンＮを用いた以外は実施例９と同様にした。
ラザンＮを用いた以外は実施例９と同様にした。
結果を表４に示す。
これらの結果より、以下のことがわかる。
（１）重量平均分子量が10,000を越すポリシラザンを含
む塗布液Ｄ、Ｅは、1,000以下の分子量の割合がいずれ
も10重量％以下であり、この塗布液から形成されるシリ
カ系絶縁膜は、段差が大きくなり、平坦性に劣る。
む塗布液Ｄ、Ｅは、1,000以下の分子量の割合がいずれ
も10重量％以下であり、この塗布液から形成されるシリ
カ系絶縁膜は、段差が大きくなり、平坦性に劣る。
また、分子量が、1,000未満である低分子量ポリシラ
ザンを84重量％の量で含む塗布液Ｂから形成されるシリ
カ系絶縁膜も、平坦性に劣る。
ザンを84重量％の量で含む塗布液Ｂから形成されるシリ
カ系絶縁膜も、平坦性に劣る。
（２）R1、R2、R3にアルキル基を含まない無機ポリシラ
ザンを含む塗布液Ａ〜Ｊと、R1、R2、R3の少なくとも１
つがアルキル基である有機ポリシラザンを含む塗布液Ｋ
〜Ｎとを比較すると（表−３）、塗布液Ａ〜Ｊから得ら
れるシリカ系絶縁膜は、エッチングレートが塗布液Ｋ〜
Ｎから得られるシリカ系絶縁膜よりも小さい。すなわち
塗布液Ａ〜Ｊから得られるシリカ系絶縁膜の法がボイド
が少なく緻密である。
ザンを含む塗布液Ａ〜Ｊと、R1、R2、R3の少なくとも１
つがアルキル基である有機ポリシラザンを含む塗布液Ｋ
〜Ｎとを比較すると（表−３）、塗布液Ａ〜Ｊから得ら
れるシリカ系絶縁膜は、エッチングレートが塗布液Ｋ〜
Ｎから得られるシリカ系絶縁膜よりも小さい。すなわち
塗布液Ａ〜Ｊから得られるシリカ系絶縁膜の法がボイド
が少なく緻密である。
（３）加熱硬化温度を800℃にすれば有機ポリシラザン
も無機ポリシラザンと同様に緻密な膜が得られる（表−
４）。しかし450℃程度の温度では無機ポリシラザンか
ら得られるシリカ系絶縁膜の方が緻密性に優れている。
も無機ポリシラザンと同様に緻密な膜が得られる（表−
４）。しかし450℃程度の温度では無機ポリシラザンか
ら得られるシリカ系絶縁膜の方が緻密性に優れている。
（４）ポリシラザンのSi/N比が1.20以上である塗布液
（Ｉ、Ｊ）から得られるシリカ系絶縁膜のO/Si比は、ほ
ぼ２である（表−２）。これは、シリカ系絶縁膜では、
Siはほとんど−Ｏ−Si−Ｏ−結合の形態で存在してお
り、−Ｎ−Si−Ｎ−、または−Ｎ−Si−Ｏ−結合はほと
んど存在していないことを示している。
（Ｉ、Ｊ）から得られるシリカ系絶縁膜のO/Si比は、ほ
ぼ２である（表−２）。これは、シリカ系絶縁膜では、
Siはほとんど−Ｏ−Si−Ｏ−結合の形態で存在してお
り、−Ｎ−Si−Ｎ−、または−Ｎ−Si−Ｏ−結合はほと
んど存在していないことを示している。
このようなシリカ系絶縁膜は、エッチングレートが小
さく、緻密性に優れている（表−３）。
さく、緻密性に優れている（表−３）。
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/316 H01L 21/312
Claims (8)
- 【請求項１】下記一般式（Ｉ） （ただし、R1、R2およびR3は、それぞれ独立して水素原
子または炭素原子数１〜８のアルキル基である。） で示される繰り返し単位を少なくとも有し、分子量1,00
0以下の分子が10〜40重量％の量で存在しているポリシ
ラザンの１種または２種以上を含む塗布液を用いて形成
されたシリカ系絶縁膜を有することを特徴とする半導体
装置。 - 【請求項２】ポリシラザンの重量平均分子量が、500〜1
0,000である請求の範囲第１項に記載の半導体装置。 - 【請求項３】ポリシラザンが、前記一般式（Ｉ）におい
て、R1、R2およびR3がすべて水素原子であって、１分子
中にSi原子が55〜65重量％、Ｎ原子が20〜30重量％、Ｈ
原子が10〜15重量％であるような量で存在しているポリ
シラザンである請求の範囲第１項ないし第２項に記載の
半導体装置。 - 【請求項４】ポリシラザンの末端基が である請求の範囲第３項に記載の半導体装置。
- 【請求項５】下記一般式（Ｉ） （ただし、R1、R2およびR3は、それぞれ独立して水素原
子または炭素原子数１〜８のアルキル基である。） で表わされる繰り返し単位を少なくとも有し、分子量1,
000以下の分子が10〜40重量％の量で存在しているポリ
シラザンの１種または２種以上を含む塗布液から形成さ
れた塗膜を、酸化雰囲気中で150〜800℃の温度で加熱硬
化してシリカ系絶縁膜を形成する工程を含むことを特徴
とする半導体装置の製造方法。 - 【請求項６】ポリシラザンの重量平均分子量が、500〜1
0,000である請求の範囲第５項に記載の半導体装置の製
造法。 - 【請求項７】ポリシラザンが、前記一般式（Ｉ）におい
て、R1、R2およびR3がすべて水素原子であって、１分子
中にSi原子が55〜65重量％、Ｎ原子が20〜30重量％、Ｈ
原子が10〜15重量％であるような量で存在しているポリ
シラザンである請求の範囲第５項ないし第６項に記載の
半導体装置の製造方法。 - 【請求項８】ポリシラザンの末端基が である請求の範囲第７項に記載の半導体装置の製造方
法。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17548091 | 1991-07-16 | ||
| JP3-175480 | 1991-07-16 | ||
| PCT/JP1992/000904 WO1993002472A1 (en) | 1991-07-16 | 1992-07-15 | Semiconductor device and production thereof |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP3015104B2 true JP3015104B2 (ja) | 2000-03-06 |
Family
ID=15996781
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP04511573A Expired - Lifetime JP3015104B2 (ja) | 1991-07-16 | 1992-07-15 | 半導体装置およびその製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JP3015104B2 (ja) |
| WO (1) | WO1993002472A1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101840187B1 (ko) | 2012-02-08 | 2018-03-20 | 에이제트 일렉트로닉 머티어리얼스 (룩셈부르크) 에스.에이.알.엘. | 무기 폴리실라잔 수지 |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0611067B1 (en) * | 1993-02-05 | 1999-03-10 | Dow Corning Corporation | Coating electronic substrates with silica derived from silazane polymers |
| JP2790163B2 (ja) * | 1993-07-29 | 1998-08-27 | 富士通株式会社 | シリコン酸化膜の形成方法、半導体装置の製造方法及びフラットディスプレイ装置の製造方法 |
| US5436083A (en) * | 1994-04-01 | 1995-07-25 | Dow Corning Corporation | Protective electronic coatings using filled polysilazanes |
| US5436084A (en) * | 1994-04-05 | 1995-07-25 | Dow Corning Corporation | Electronic coatings using filled borosilazanes |
| US5635240A (en) * | 1995-06-19 | 1997-06-03 | Dow Corning Corporation | Electronic coating materials using mixed polymers |
| JP3696939B2 (ja) * | 1995-08-11 | 2005-09-21 | 東京応化工業株式会社 | シリカ系被膜の形成方法 |
| CN100444331C (zh) * | 2003-11-11 | 2008-12-17 | 三星电子株式会社 | 旋涂玻璃组合物和在半导体制造工序中使用该旋涂玻璃形成氧化硅层的方法 |
| JP5172867B2 (ja) * | 2010-01-07 | 2013-03-27 | ＡｚエレクトロニックマテリアルズＩｐ株式会社 | ポリシラザンを含むコーティング組成物 |
| KR101387740B1 (ko) | 2011-01-07 | 2014-04-21 | 제일모직주식회사 | 실리카계 절연층 형성용 조성물, 실리카계 절연층 형성용 조성물의 제조방법, 실리카계 절연층 및 실리카계 절연층의 제조방법 |
| KR20210128235A (ko) * | 2020-04-16 | 2021-10-26 | 삼성에스디아이 주식회사 | 실리카 막 형성용 조성물, 그로부터 형성된 실리카 막, 및 상기 실리카 막을 포함하는 전자 소자 |
| JP2022064372A (ja) * | 2020-10-14 | 2022-04-26 | 信越化学工業株式会社 | 電子材料保護用コーティング剤 |
| CN115613013A (zh) * | 2022-10-31 | 2023-01-17 | 中国科学院化学研究所 | 一种复合绝缘层及其制备方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0218117A3 (en) * | 1985-10-11 | 1989-11-23 | Allied Corporation | Cyclosilazane polymers as dielectric films in integrated circuit fabrication technology |
| JP2670501B2 (ja) * | 1988-02-08 | 1997-10-29 | 東燃株式会社 | コーティング用組成物及びコーティング方法 |
-
1992
- 1992-07-15 JP JP04511573A patent/JP3015104B2/ja not_active Expired - Lifetime
- 1992-07-15 WO PCT/JP1992/000904 patent/WO1993002472A1/ja active Application Filing
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101840187B1 (ko) | 2012-02-08 | 2018-03-20 | 에이제트 일렉트로닉 머티어리얼스 (룩셈부르크) 에스.에이.알.엘. | 무기 폴리실라잔 수지 |
| US10494261B2 (en) | 2012-02-08 | 2019-12-03 | Ridgefield Acquisition | Inorganic polysilazane resin |
Also Published As
| Publication number | Publication date |
|---|---|
| WO1993002472A1 (en) | 1993-02-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6104785B2 (ja) | ペルヒドロポリシラザン、およびそれを含む組成物、ならびにそれを用いたシリカ質膜の形成方法 | |
| KR101840187B1 (ko) | 무기 폴리실라잔 수지 | |
| JP3015104B2 (ja) | 半導体装置およびその製造方法 | |
| JP2013509414A (ja) | ポリシラン−ポリシラザン共重合体、並びに、それらの調製及び使用方法 | |
| JP2002075982A (ja) | 低誘電率多孔質シリカ質膜、半導体装置およびコーティング組成物 | |
| EP2071616A1 (en) | Composition for forming siliceous film and process for producing siliceous film from the same | |
| JP2006054353A (ja) | フラットバンドシフトの少ないシリカ質膜およびその製造法 | |
| JP2014508709A (ja) | ポリシランシロキサンコポリマー、及び二酸化ケイ素に変換する方法 | |
| JP3919862B2 (ja) | 低誘電率シリカ質膜の形成方法及び同シリカ質膜 | |
| JP3241823B2 (ja) | シリカ系被膜形成用塗布液および被膜付基材 | |
| JP3939408B2 (ja) | 低誘電率シリカ質膜 | |
| JP2022501836A (ja) | ブロックコポリマーを含んでなるシリカ質膜形成組成物、およびそれを用いたシリカ質膜の製造方法 | |
| JP3208040B2 (ja) | シリカ系被膜形成用塗布液および被膜付基材 | |
| JPH0734036A (ja) | シリカ系被膜形成用塗布液および被膜付基材 | |
| JP3208010B2 (ja) | シリカ系被膜形成用塗布液および被膜付基材 | |
| JP3227359B2 (ja) | 半導体装置 | |
| EP3953416B1 (en) | Composition comprising block copolymer, and method for producing siliceous film using the same | |
| JP7470794B2 (ja) | ポリカルボシラザンを使用してｌｏｗ－ｋ誘電体ケイ素含有膜を形成するための硬化性配合物 | |
| KR102591159B1 (ko) | 폴리카보실라잔, 및 이를 포함하는 조성물 및 이를 사용하는 규소-함유 막의 제조방법 | |
| JPH0532410A (ja) | 平坦化膜 | |
| KR102248004B1 (ko) | 실록사잔 화합물 및 이를 포함하는 조성물, 및 이를 사용하는 실리카질 막의 제조 방법 | |
| JP2006059866A (ja) | 絶縁膜形成組成物、絶縁膜、およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071217 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081217 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081217 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091217 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091217 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101217 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101217 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111217 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111217 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121217 Year of fee payment: 13 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121217 Year of fee payment: 13 |