KR20030038720A - 낮은 유전율 다공질 실리카질막, 반도체 장치 및 코팅조성물 - Google Patents

낮은 유전율 다공질 실리카질막, 반도체 장치 및 코팅조성물 Download PDF

Info

Publication number
KR20030038720A
KR20030038720A KR10-2003-7002963A KR20037002963A KR20030038720A KR 20030038720 A KR20030038720 A KR 20030038720A KR 20037002963 A KR20037002963 A KR 20037002963A KR 20030038720 A KR20030038720 A KR 20030038720A
Authority
KR
South Korea
Prior art keywords
film
polyalkylsilazane
acid ester
formula
porous
Prior art date
Application number
KR10-2003-7002963A
Other languages
English (en)
Other versions
KR100802349B1 (ko
Inventor
도모코 아오키
야스오 시미즈
Original Assignee
클라리언트 인터내셔널 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 클라리언트 인터내셔널 리미티드 filed Critical 클라리언트 인터내셔널 리미티드
Publication of KR20030038720A publication Critical patent/KR20030038720A/ko
Application granted granted Critical
Publication of KR100802349B1 publication Critical patent/KR100802349B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02219—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and nitrogen
    • H01L21/02222—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and nitrogen the compound being a silazane
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09D—COATING COMPOSITIONS, e.g. PAINTS, VARNISHES OR LACQUERS; FILLING PASTES; CHEMICAL PAINT OR INK REMOVERS; INKS; CORRECTING FLUIDS; WOODSTAINS; PASTES OR SOLIDS FOR COLOURING OR PRINTING; USE OF MATERIALS THEREFOR
    • C09D183/00—Coating compositions based on macromolecular compounds obtained by reactions forming in the main chain of the macromolecule a linkage containing silicon, with or without sulfur, nitrogen, oxygen, or carbon only; Coating compositions based on derivatives of such polymers
    • C09D183/16—Coating compositions based on macromolecular compounds obtained by reactions forming in the main chain of the macromolecule a linkage containing silicon, with or without sulfur, nitrogen, oxygen, or carbon only; Coating compositions based on derivatives of such polymers in which all the silicon atoms are connected by linkages other than oxygen atoms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02203—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being porous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02321—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer
    • H01L21/02323—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of oxygen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31695—Deposition of porous oxides or porous glassy oxides or oxide based porous glass
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P20/00—Technologies relating to chemical industry
    • Y02P20/10—Process efficiency

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Materials Engineering (AREA)
  • Wood Science & Technology (AREA)
  • Organic Chemistry (AREA)
  • Formation Of Insulating Films (AREA)
  • Paints Or Removers (AREA)
  • Silicon Compounds (AREA)
  • Compositions Of Macromolecular Compounds (AREA)

Abstract

본 발명은, 낮은 유전율을 안정적으로 나타내는 동시에 CMP법을 비롯한 최신의 고집적화 공정에 견딜 수 있는 기계적 강도와 각종의 내약품성을 겸비한 층간 절연막에 적합한 다공질 실리카질막을 제공한다. 본 발명에 따른 다공질막은 폴리알킬실라잔과 폴리아크릴산에스테르 또는 폴리메타크릴산에스테르를 함유하는 조성물의 막을 소성함으로써 수득되며 비유전율이 2.5미만임을 특징으로 한다.

Description

낮은 유전율 다공질 실리카질막, 반도체 장치 및 코팅 조성물{Porous siliceous film having low permittivity, semiconductor devices and coating composition}
폴리실라잔막은 이것을 대기중에서 소성하면 실리카질막으로 전환된다. 이러한 실리카질막은 전기절연성이 우수하며 반도체용 층간 절연막으로서 사용되고 있다. 이중에서도 완전 무기계의 실리카질막은 내열성이 높으며 또한 논에치백(non etch bag)이 가능하여 우수한 반도체용 층간 절연막으로서 이미 이용되고 있다. 이 경우, 실리카질막의 물성은 이산화규소(SiO2)에 근접하며 이의 비유전율은 3.O 내지 4.7의 범위에 있다.
반도체용 층간 절연막과 같은 전자재료는 집적회로의 고속화, 고집적화에 따라 한층 더 낮은 유전율이 요구되고 있지만 종래의 실리카질막에서는 비(比)유전율이 너무 높아서 이러한 요구에 부응할 수 없다. 실리카질막의 비유전율을 저하시키기 위해 막을 다공질화하는 것이 공지되어 있지만 실리카질막은 일반적으로 흡습성을 가지며 주위 환경하에서는 시간과 함께 비유전율이 상승되어 버린다. 흡습에 따른 비유전율의 경시 상승을 방지하기 위해서 다공질막의 표면에 트리메틸실릴기 등의 유기 그룹을 부가하는 발수처리를 실시하는 것을 생각할 수 있지만 이러한 발수처리를 별도로 실시하는 것은 제조원가를 증가시키므로 바람직하지 않다.
이러한 비유전율의 경시 상승을 방지하는 별도의 방법으로서 폴리 유기 실라잔의 소성에 의해 수득되는 유기 실리카질막을 다공질화하는 방법이 고려된다. 실리카의 규소원자에 유기 그룹이 직접 결합되어 있는 구조에 따라 막 자체의 발수성이 높아지며 흡습에 따른 비유전율의 경시 상승이 억제되는 동시에 반도체용 층간 절연막으로서 요구되는 내열성, 내환경성을 구비한 다공질막이 수득된다.
집적회로의 새로운 고집적화는 반도체 장치에서의 내부 배선의 미세화 및 다층화를 보다 효율적으로 실현하기 위한 홈 배선기술의 개발을 촉구하고 있다. 홈 배선기술이란 다마신법으로 대표되는 바와 같이 층간 절연막에 소정의 홈을 미리 형성하며 스퍼터 리플로우법 또는 CVD법에 의해 홈 내부에 Al 합금, Cu 등의 배선 재료를 매몰시키며 다시 CMP(Chemical Mechanical Polishing)법 등에 의해 홈 외부에 퇴적한 배선 재료를 제거함으로써 홈배선을 형성하는 기술이다. 이러한 홈 배선기술의 진보에 따라 반도체 장치는 내부 배선이 한층 더 미세화를 할 수 있게 되는 동시에 CMP법에 의한 표면 평탄화에 의해 새로운 다층화를 할 수 있게 된다.
이러한 집적회로의 고집적화는 배선간에 존재하는 층간 절연막에 대해 한층 더 낮은 유전율화 뿐만 아니라 CMP법에 의한 배선 재료의 제거공정에 견딜 수 있는 기계적 강도를 요구하며 또한 CMP법에 사용되는 약제 이외에 웨트 스트리핑에 의한 광내식막 제거공정에서의 당해 약제, 에칭에 의한 광내식막 제거에 있어서 에칭 후의 잔사를 제거하기 위한 약제 등의 각종 약품에 대한 내약품성을 요구한다. 그러나 종래의 다공질 실리카막에서는 흡습에 따른 비유전율의 경시 상승의 문제 때문에 또한 종래의 다공질 유기 실리카막에서는 상기와 같은 기계적 강도나 내약품성이 반드시 충분하지 않으므로 이러한 요구의 전부를 만족시킬 수 없다.
그래서 본 발명은 대단히 낮은 비유전율(특히 2.5미만)을 안정적으로 나타내는 동시에 다마신법을 위시해서 최신의 고집적화 공정에 견딜 수 있는 기계적 강도와 각종 내약품성을 겸비한 층간 절연막에 적합한 다공질 실리카질막을 제공하는 것을 과제로 한다. 또한, 본 발명은 이러한 다공질 실리카질막을 제공하는 코팅 조성물을 제공하는 것도 과제로 한다.
본 발명은 유전율이 낮은 다공질 실리카질막, 당해 다공질 실리카질막을 포함하는 반도체 장치 및 당해 다공질 실리카질막을 제공하는 코팅 조성물에 관한 것이다.
본 발명자등은 상기 과제를 해결하려고 예의 연구를 거듭한 결과, 본 발명을 완성하기에 이르렀다.
즉, 본 발명에 따르면 폴리알킬실라잔과 폴리아크릴산에스테르 또는 폴리메타크릴산에스테르를 함유하는 조성물의 막을 소성함으로써 수득되는 비유전율이 2.5미만인 것을 특징으로 하는 다공질 실리카질막이 제공된다.
또한, 본 발명에 따르면 다공질 실리카질막을 층간 절연막으로서 포함하는 것을 특징으로 하는 반도체 장치가 제공된다.
또한, 본 발명에 따르면 유기용제 중에 폴리알킬실라잔과 폴리아크릴산에스테르 또는 폴리메타크릴산에스테르를 함유하여 이루어진 코팅 조성물이 제공된다.
또한, 본 발명에 따르면 당해 코팅 조성물을 기판 위에 도포하여 수득되는 폴리알킬실라잔막을 온도 50 내지 300℃의 수증기 함유 분위기 속에서 예비 소성한 다음, 온도 300 내지 500℃의 건조 분위기 중에서 소성하는 것을 특징으로 하는 다공질 실리카질막의 제조방법이 제공된다.
본 발명의 바람직한 실시 양태는 하기와 같다.
[1]폴리알킬실라잔과 폴리아크릴산에스테르 또는 폴리메타크릴산에스테르를 함유하는 조성물의 막을 소성함으로써 수득되는 비유전율이 2.5미만인 것을 특징으로 하는 다공질 실리카질막.
[2]폴리알킬실라잔이 하기 화학식 1 및/또는 하기 화학식 2의 반복 단위를 함유하고 수평균 분자량이 100 내지 50,000임을 특징으로 하는 [1]항목에 기재된 다공질 실리카질막.
-(SiR4(NR5)1.5)-
상기식에서,
R1내지 R5는 각각 독립적으로 수소원자 또는 탄소수 1 내지 3의 알킬기이고, 단, R1과 R2및 R4와 R5가 함께 수소원자인 경우는 제외한다.
[3]화학식 1에서 R1및 R2가 수소원자 또는 메틸기이며 또한 R3이 수소원자이며, 또한 화학식 2에서 R4가 메틸기인 동시에 R5가 수소원자인 것을 특징으로 하는 [2]항목에 기재된 다공질 실리카질막.
[4]폴리알킬실라잔이 화학식 1의 반복 단위와 화학식 2의 반복 단위의 양쪽을 화학식 2의 반복 단위의 수가 화학식 1과 화학식 2의 반복 단위의 총수의 50% 이상을 점유하도록 함유하고 수평균 분자량이 100 내지 50,000임을 특징으로 하는 [2]항목에 기재된 다공질 실리카질막.
[5]화학식 2의 반복 단위의 수가 화학식 1과 화학식 2의 반복 단위의 총수의 80% 이상을 점유함을 특징으로 하는 [4]항목에 기재된 다공질 실리카질막.
[6]폴리알킬실라잔이 알루미늄 함유 폴리알킬실라잔인 것을 특징으로 하는 [1]항목에 기재된 다공질 실리카질막.
[7]폴리아크릴산에스테르 또는 폴리메타크릴산에스테르의 수평균 분자량이 1,000 내지 800,000인 것을 특징으로 하는 [1]항목에 기재된 다공질 실리카질막.
[8]상기 조성물에서의 폴리아크릴산에스테르 또는 폴리메타크릴산에스테르의 양이 폴리알킬실라잔에 대하여 5 내지 150중량%인 것을 특징으로 하는 [1]항목에 기재된 다공질 실리카질막.
[9]상기 조성물이 알루미늄 화합물을 당해 알루미늄 금속 환산량으로 폴리알킬실라잔에 대하여 O.001 내지 10중량%의 범위로 추가로 함유하는 것을 특징으로 하는 [1]항목에 기재된 다공질 실리카질막.
[10][1] 내지 [9]항목중 어느 한 항목에 기재된 다공질 실리카질막을 층간 절연막으로서 포함하는 것을 특징으로 하는 반도체 장치.
[11]유기용매 중에 폴리알킬실라잔과 폴리아크릴산에스테르 또는 폴리메타크릴산에스테르를 함유하여 이루어진 코팅 조성물.
[12]유기용매 중에 폴리알킬실라잔과 폴리아크릴산에스테르 또는 폴리메타크릴산에스테르를 함유하여 이루어진 코팅 조성물을 기판 위에 도포하여 수득되는 폴리알킬실라잔막을 온도 50 내지 300℃의 수증기 함유 분위기 속에서 예비 소성한 다음, 온도 300 내지 500℃의 건조 분위기 중에서 소성하는 것을 특징으로 하는 다공질 실리카질막의 제조방법.
[13]예비 소성 후의 폴리알킬실라잔막을 대기 분위기 중에 방치시킨 후 소성을 실시하는 것을 특징으로 하는 [12]항에 기재된 다공질 실리카질막의 제조방법.
본 발명에 따른 다공질 실리카질막은 폴리알킬실라잔과 폴리아크릴산에스테르 또는 폴리메타크릴산에스테르를 함유하는 조성물의 막을 소성함으로써 수득된다. 당해 폴리알킬실라잔은 이의 분자쇄 중에 하기 화학식 1의 반복 단위를 함유하고 수평균 분자량이 100 내지 50,000인 것이 바람직하다.
화학식 1
상기식에서,
R1, R2및 R3은 각각 독립적으로 수소원자 또는 탄소수 1 내지 3의 알킬기이고, 단, R1과 R2가 함께 수소원자인 경우는 제외한다.
알킬기로서는 메틸기, 에틸기, 프로필기를 들 수 있다. 특히 적절한 알킬기는 메틸기이다. 또한, 탄소수 4이상의 알킬기를 갖는 폴리알킬실라잔은 수득되는 다공질막이 너무 유연해지므로 바람직하지 않다.
화학식 1에 의해 정의되는 폴리알킬실라잔은 R1과 R2가 수소원자 또는 메틸기이며(단, R1과 R2가 함께 수소원자인 경우를 제외한다) 또한 R3이 수소원자인 것이 특히 적절하다.
본 발명에 따른 특히 적절한 폴리알킬실라잔은 이의 분자쇄 중에 하기 화학식 2의 반복 단위를 함유하고 수평균 분자량은 100 내지 50,000이다.
화학식 2
-(SiR4(NR5)1.5)-
상기식에서,
R4및 R5는 각각 독립적으로 수소원자 또는 탄소수 1 내지 3의 알킬기이고, 단, R4와 R5가 함께 수소원자인 경우는 제외한다.
알킬기의 정의에 관해서는 먼저 화학식 1에 관해서 설명한 것과 동일하다. 화학식 2에 의해 정의되는 폴리알킬실라잔은 R4가 메틸기이며, R5가 수소원자인 것이 특히 적절하다.
본 발명에서는 화학식 1 및 2의 양쪽의 반복 단위를 함유하는 폴리알킬실라잔이 당해 조성물의 보존시의 겔화를 방지할 수 있다는 점에서 특히 유용하다. 이러한 경우, 화학식 2의 반복 단위의 수가 화학식 1과 화학식 2의 반복 단위의 총수의 50% 이상, 바람직하게는 80% 이상, 보다 바람직하게는 90% 이상을 점유하는 것이 적절하다.
이들 폴리알킬실라잔은 당업자에 자명한 통상적인 폴리실라잔을 합성할 때의 암모놀리시스에서 화학식 1의 반복 단위를 함유하는 폴리알킬실라잔의 경우에는 디알킬디클로로실란(R1R2SiCl2), 화학식 2의 반복 단위를 함유하는 폴리알킬실라잔의 경우에는 알킬트리클로로실란(R4SiCl3), 그리고 이들 양쪽의 반복 단위를 함유하는 폴리알킬실라잔의 경우에는 디알킬디클로로실란과 알킬트리클로로실란의 혼합물을 출발원료로 함으로써 수득된다. 화학식 1 및 2의 양쪽의 반복 단위를 함유하는 폴리알킬실라잔의 경우, 디알킬디클로로실란과 알킬트리클로로실란의 혼합비가 양쪽 단위의 존재비를 결정한다.
상기한 폴리알킬실라잔에 유기용매에 용해할 수 있는 형태의 알루미늄 화합물을 첨가하면 알루미늄과 규소가 견고하게 결합된 알루미노폴리알킬실라잔의 구조에는 못미치는 알루미늄 함유 폴리알킬실라잔이 수득된다. 유기용매에 용해할 수 있는 형태의 알루미늄 화합물에는 알콕시드, 킬레이트화물, 유기 알루미늄, 할로겐화물 등이 포함된다. 알루미늄 화합물의 첨가량은 이의 종류에 따라 다르지만 알루미늄 금속 환산량으로 폴리실라잔에 대해 0.001 내지 10중량%, 바람직하게는 0.01 내지 10중량%이다. 알루미늄 함유 폴리알킬실라잔에 관한 상세한 것은 일본 공개특허공보 제(평) 11-105185호를 참조한다.
본 발명에 따른 폴리알킬실라잔은 바람직하게는 활성수소를 갖지 않는 불활성 유기용매에 용해시켜 사용한다. 이러한 유기용매로서 벤젠, 톨루엔, 크실렌, 에틸벤젠, 디에틸벤젠, 트리메틸벤젠, 트리에틸벤젠 등의 방향족 탄화수소계 용매; 사이클로헥산, 사이클로헥센, 데카하이드로나프탈렌, 에틸사이클로헥산, 메틸사이클로헥산, p-멘틴, 디펜텐(리모넨) 등의 지환족 탄화수소계 용매; 디프로필에테르, 디부틸에테르 등의 에테르계 용매; 메틸이소부틸케톤 등의 케톤계 용매 등을 들 수 있다.
상기한 폴리알킬실라잔을 함유하는 유기용매 용액에 폴리아크릴산에스테르 또는 폴리메타크릴산에스테르를 첨가함으로써 본 발명에 따른 코팅 조성물이 수득된다.
본 발명에서 유용한 폴리아크릴산에스테르 또는 폴리메타크릴산에스테르는 아크릴산에스테르 또는 메트아크릴산에스테르의 단독 중합체 또는 공중합체이며 구체적으로는 폴리메틸아크릴레이트, 폴리에틸아크릴레이트, 폴리부틸아크릴레이트, 폴리메틸메트아크릴레이트, 폴리에틸메트아크릴레이트, 폴리부틸메트아크릴레이트, 폴리이소부틸메트아크릴레이트 및 이들의 블록 공중합체, 기타 공중합체를 들 수 있다.
본 발명에 따른 폴리아크릴산에스테르 또는 폴리메타크릴산에스테르는 수평균 분자량이 1,000 내지 800,000인 것을 사용한다. 당해 분자량이 1,000 미만이면 저온에서 폴리아크릴산에스테르 또는 폴리메타크릴산에스테르가 승화되므로 다공질막을 형성하지 않는다. 또한 800,000을 초과하면 구멍 직경이 증대하며 공극의 원인으로 되며 막 강도의 저하를 초래하여 모두 바람직하지 않다. 본 발명에 따른 폴리아크릴산에스테르 또는 폴리메타크릴산에스테르의 적절한 분자량의 범위는 10,000 내지 600,000이며, 특히 50,000 내지 300,000인 경우에 최적의 결과가 얻어진다.
본 발명에 따른 폴리아크릴산에스테르 또는 폴리메타크릴산에스테르의 첨가량은 사용하는 폴리알킬실라잔에 대하여 5 내지 150중량%으로 한다. 폴리아크릴산에스테르 또는 폴리메타크릴산에스테르의 첨가량이 5중량%보다 적으면 막의 다공질화가 불충분해지며 반대로 150중량%보다 많으면 막에 공극이나 균열 등의 결함이 발생하여 막 강도가 저하되어 모두 바람직하지 않다. 본 발명에 따른 폴리아크릴산에스테르 또는 폴리메타크릴산에스테르의 적절한 첨가량의 범위는 10 내지 120중량%이며, 특히 20 내지 100중량%인 경우에 최적의 결과가 얻어진다.
폴리아크릴산에스테르 또는 폴리메타크릴산에스테르를 첨가할 때에는 일반적으로 당해 폴리에스테르를 유기용매에 용해한 용액의 형태로 폴리알킬실라잔 용액에 첨가한다. 이 경우, 유기용매로서는 폴리알킬실라잔 용액의 조제에 사용하는 것과 공통의 유기용매를 사용하면 양호하다. 즉, 폴리아크릴산에스테르 또는 폴리메타크릴산에스테르를 용해하기 위한 유기용매로서는 상기한 활성 수소를 갖지 않는 불활성 유기용매가 사용된다. 폴리아크릴산에스테르 또는 폴리메타크릴산에스테르를 유기용매에 용해하여 사용하는 경우에는 폴리아크릴산에스테르 또는 폴리메타크릴산에스테르의 농도를 5 내지 80중량%, 바람직하게는 10 내지 40중량%의 범위로 할 수 있다. 폴리아크릴산에스테르 또는 폴리메타크릴산에스테르를 첨가한 다음, 물리적으로 교반함으로써 균질 용액을 수득할 수 있다. 또한, 폴리아크릴산에스테르 또는 폴리메타크릴산에스테르를 그대로 폴리알킬실라잔 용액에 첨가하여 용해시킬 수 있다.
상기와 같이 하여 수득된 폴리알킬실라잔과 폴리아크릴산에스테르 또는 폴리메타크릴산에스테르를 함유하는 유기용매 용액은 그대로 또는 폴리알킬실라잔의 농도 조절을 실시한 다음, 코팅 조성물로서 사용하여 기판 표면에 도포할 수 있다.
기판 표면에 대한 폴리알킬실라잔과 폴리아크릴산에스테르 또는 폴리메타크릴산에스테르를 함유하는 코팅 조성물의 도포방법으로서는 종래의 공지된 방법, 예를 들면, 스핀 피복법, 침지법, 스프레이법, 전사법 등을 들 수 있다.
기판 표면에 형성된 폴리알킬실라잔막의 소성는 각종 분위기 속에서 실시된다. 이 경우의 분위기에는 건조 공기, 건조 질소, 건조 헬륨 등의 수증기를 거의 함유하지 않는 분위기나 대기, 가습 대기, 가습 질소 등의 수증기를 함유하는 분위기가 포함된다. 소성온도는 50 내지 600℃, 바람직하게는 300 내지 500℃이며, 소성시간은 1분 내지 1시간이다.
본 발명에 따라 유전율이 낮으며 막질이 양호한 실리카질막을 유리하게 제조하는 데는 폴리알킬실라잔막을 기판 표면에 형성한 다음, 이러한 막을 수증기 함유 분위기 속에서 예비 가열한 다음, 대기 분위기 속에서 장시간(예: 24시간) 방치한 다음, 건조 분위기 속에서 가열 소성하는 것이 바람직하다. 이 경우, 수증기 함유 분위기에서 수증기 함유량은 0.1용량% 이상, 바람직하게는 1용량% 이상이다. 이러한 분위기에서는 대기나 가습 대기, 가습 질소 가스 등을 들 수 있다. 한편, 건조 분위기에서의 수증기 함유량은 0.5용량% 이하, 바람직하게는 0.05용량% 이하이다. 건조 분위기로서는 건조한 공기, 질소 가스, 아르곤 가스, 헬륨 가스 등을 들 수 있다. 예비 가열온도는 50 내지 300℃이다. 한편, 소성온도는 100 내지 500℃, 바람직하게는 300 내지 500℃이다.
상기 소성공정에 의해 폴리알킬실라잔 중의 SiH, SiR(R: 탄화수소기) 및 SiN의 각 결합중에서 SiN 결합만이 산화되어 SiO 결합으로 전환되며 미산화의 SiH 및 SiR 결합을 갖는 실리카질막이 형성된다. 특히, 알루미늄 함유 폴리알킬실라잔막의 가열 소성의 경우에는 대기 분위기 중에서 장시간 동안 방치를 하지 않아도 알루미늄의 촉매작용에 의해 SiN 결합의 우선적 산화반응이 진행된다. 이와 같이 형성되는 실리카질막 중에는 SiN 결합이 선택적으로 산화되어 이루어진 SiO 결합과미산화의 SiH 및 SiR 결합을 존재시킬 수 있으며 이에 따라 저밀도의 실리카질막을 수득할 수 있다. 일반적으로 실리카질막의 유전율은 이의 막 밀도의 저하에 따라 저하되지만 한편, 막 밀도가 저하되면 고유전질 물질인 물의 흡착이 일어나므로 실리카질막을 대기중에 방치하면 막의 유전율이 상승된다는 문제가 생긴다. 한편, SiH나 SiR 결합을 함유하는 본 발명의 실리카질막의 경우에는 이들 결합이 발수성을 갖는 점으로부터 저밀도이면서 물의 흡착을 방지할 수 있다. 따라서 본 발명에 따른 실리카질막은 수증기를 함유하는 대기중에 방치해도 이의 막의 유전율은 거의 상승하지 않는다는 큰 이점이 있다. 또한, 본 발명의 실리카질막은 저밀도인 점으로부터 막의 내부 응력이 작으며 균열이 생기기 어렵다는 이점도 있다.
상기 코팅의 소성에서는 코팅중의 폴리아크릴산에스테르 또는 폴리메타크릴산에스테르가 승화됨으로써 실리카질막의 내부에 직경 5 내지 30nm의 미세한 미세공이 형성된다. 이러한 미세공의 존재에 따라 실리카질막의 밀도가 한층 더 저하되며 그 결과, 실리카질막의 비유전율이 더욱 저하되는 것으로 된다. 이것은 폴리알킬실라잔과 폴리아크릴산에스테르 또는 폴리메타크릴산에스테르의 상용성이 대단히 양호하기 때문이다. 또한 폴리아크릴산에스테르 또는 폴리메타크릴산에스테르를 사용함으로써 당해 코팅을 소성할 때에 폴리알킬실라잔에서 Si-OH 결합이 생성되는 것이 방지된다. 따라서 본 발명에 따른 실리카질막은 상기한 발수성을 유지하며 수증기를 함유하는 대기중에 방치해도 미세공에 의해 저하된 비유전율은 거의 상승되지 않는다. 이와 같이 본 발명에 따르면 실리카질막의 결합 성분(SiH, SiR)에 의한 저밀도화·발수성화와 미세공에 의한 막 전체의 저밀도화와 더불어 2.5 미만 바람직하게는 2.0 이하, 경우에 따라서는 1.6정도라는 매우 낮은 비유전율을 안정적으로 유지할 수 있는 다공질 실리카질막이 수득된다. 따라서 종래의 다공질 실리카질막의 경우에는 일반적으로 흡습 방지를 위해 필요한 발수처리가 불필요해지며 제조원가의 면에서 유리해질 뿐만 아니라 유기 그룹의 도입에 의해 무기재료로서의 이점이 손상되는 경우도 없다.
본 발명에 따른 다공질 실리카질막은 CMP법에 의한 배선 재료의 제거공정에 견딜 수 있는 기계적 강도와 각종 내약품성을 겸비하므로 다마신법을 위시해서 최신의 고집적화 공정에 적합한 층간 절연막으로서 사용할 수 있다. 구체적으로는 본 발명에 따른 다공질 실리카질막은 하기 하는 나노인덴테이션법에 의한 탄성율이 2.5GPa 이상으로서, 다공질 재료로서는 현저하게 높은 기계적 강도를 나타내는 동시에 하기의 에칭 잔사 박리액 등에 의한 에칭 레이트가 1.0Å/분 이하, 바람직하게는 0.8Å/분 이하인 높은 각종 내약품성을 나타낸다.
본 발명에 따른 다공질 실리카질막의 다른 성상을 기재하면 이의 밀도는 0.5 내지 1.4g/cm3, 바람직하게는 0.7 내지 1.1g/cm3, 이의 균열 한계 막 두께는 1.Oμm 이상, 바람직하게는 10μm 이상 및 이의 내부 응력은 2.0×104N/cm2이하, 바람직하게는 1.0×104N/cm2이하이다. 또한, 이러한 실리카질막 중에 함유되는 SiH 또는 SiR(R: 탄화수소기) 결합으로서 존재하는 Si 함유량은 막 중에 함유되는 Si 원자수에 대하여 10 내지 100원자%, 바람직하게는 25 내지 75원자%이다. 또한, SiN 결합으로서 존재하는 Si 함유량은 5원자% 이하이다.
소성후 수득되는 다공질 실리카질막의 두께는 이의 기판 표면의 용도에 따라서도 상이하지만 통상적으로 0.01 내지 5μm, 바람직하게는 0.1 내지 2μm이다. 특히, 반도체의 층간 절연막으로서 사용되는 경우에는 0.1 내지 2μm이다.
본 발명에 따른 다공질 실리카질막은 상기한 바와 같이 저밀도의 것이며 이의 균열 한계 막 두께, 즉 막 균열을 일으키지 않고 막을 제조할 수 있는 최대 막 두께가 5μm 이상으로 높다는 이점을 갖는다. 종래의 실리카질막의 경우, 이의 균열 한계 막 두께는 0.5 내지 1.5μm 정도이다. 따라서 본 발명의 실리카질막은 종래의 실리카질막과 비교하여 큰 기술적 효과를 나타낸다.
본 발명은 안정된 저유전율과 최신의 미세 배선공정에 견딜 수 있는 기계적 강도 및 각종 내약품성을 균형적으로 겸비한 다공질 실리카질막을 처음으로 제공하는 것이다. 본 발명에 따른 다공질 실리카질막을 반도체 장치의 층간 절연막으로서 사용함으로써 집적회로의 새로운 고집적화, 다층화를 할 수 있게 된다.
물론, 층간 절연막 이외에 본 발명의 코팅 조성물을 사용함으로써 금속이나 세라믹, 목재 등의 각종 재료의 고체 표면에 대하여 실리카질막을 형성할 수 있다. 본 발명에 따르면 실리카질막을 표면에 형성한 금속 기판(실리콘, SUS, 텅스텐, 철, 구리, 아연, 황동, 알루미늄 등)이나 실리카질막을 표면에 형성하는 세라믹 기판(실리카, 알루미나, 산화마그네슘, 산화티타늄, 산화아연, 산화탄탈륨 등의 금속 산화물 이외에 질화규소, 질화붕소, 질화티타늄 등의 금속 질화물, 탄화규소 등)이 제공된다.
이어서, 본 발명을 실시예에 의해 상세하게 기재한다.
또한, 하기에서 실리카질막에 관해 기재된 물성의 평가방법은 다음과 같다.
(비유전율)
다우·코닝사제 파이렉스 유리판(두께 1mm, 크기 50mm×50mm)를 중성 세제, 묽은 NaOH 수용액, 묽은 H2SO4수용액의 순서로 잘 세정하여 건조시킨다. 이러한 유리판의 전체면에 진공증착법으로 Al막을 형성한다(0.2μm). 이러한 유리판에 폴리알킬실라잔 용액을 스핀 코트법으로 막을 제조한 다음, 전극신호 방출용으로 유리판의 네 구석을 면봉으로 문질러 폴리알킬실라잔막을 제거한다. (약 3mm×3mm). 계속해서 이것을 실시예 또는 비교예의 방법에 따라서 실리카질막으로 전환한다. 수득된 실리카질막에 SUS제의 마스크를 피복시켜 진공증착법으로 Al막을 형성한다(2mm×2mm의 정방형, 두께 2μm의 패턴이 18개). 캐퍼시턴스 측정은 YHP사제 4192 ALF 임피던스 분석기를 사용하여 측정한다(10OkHz). 또한, 막 두께는 분광 엘립소 미터(J.A. Woollam사제, M-44)를 사용한다. 비유전율은 하기 수학식 1에 의해 계산한다.
비유전율= (캐퍼시턴스[pF])×(막 두께[μm])/35.4
또한, 비유전율의 값은 18점의 평균치로 한다.
(막 밀도)
직경 4인치(10.16cm), 두께 0.5mm의 실리콘 웨이퍼의 중량을 전자 천칭으로 측정한다. 여기에 폴리알킬실라잔 용액을 스핀 코트법으로 막을 제조한 다음, 실시예 및 비교예의 방법에 따라서 실리카질막으로 전환하며 다시 막 부착 실리콘 웨이퍼의 중량을 전자 천칭으로 측정한다. 막 중량은 이들의 차이로 한다. 막 두께는 비유전율 평가와 동일하게 분광 엘립소 미터(J.A. Woollam사제, M-44)를 사용하여 측정한다. 막 밀도는 하기 수학식 2에 의해 계산한다.
(내부 응력)
직경 4인치(10.16cm), 두께 0.5mm의 실리콘 웨이퍼의 휘어짐을 Tencor사제 레이저 내부 응력 측정기 FLX-2320에 입력한다. 이러한 실리콘 웨이퍼에 폴리알킬실라잔 용액을 스핀 코트법으로 막을 제조한 다음, 실시예 및 비교예의 방법에 따라서 실리카질막으로 전환하여 실온(23℃)으로 복귀시킨 다음, Tencor사제 레이저 내부 응력 측정기 FLX-2320로 내부 응력을 측정한다. 또한, 막 두께는 비유전율 평가와 동일하게 분광 엘립소 미터(J.A. Woo1lam사제, M-44)를 사용하여 측정한다.
(균열 한계 막 두께)
직경 4인치(10.16cm), 두께 0.5mm의 실리콘 웨이퍼에 폴리알킬실라잔 용액을 스핀 코트법으로 막을 제조한 다음, 실시예 및 비교예의 방법에 따라서 실리카질막으로 전환한다. 폴리알킬실라잔 용액의 폴리실라잔 농도 또는 스핀 피복기의 회전수를 조절함으로써 막 두께를 약 0.5μm 내지 약 3μm의 범위로 변화시킨 샘플을 제작한다. 소성후의 박막을 현미경 관찰(×120)하여 균열의 유무를 조사한다. 균열 발생이 없는 최대 막 두께를 균열 한계 막 두께로 한다.
(탄성율/나노인덴테이션법)
직경 4인치(10.16cm), 두께 0.5mm의 실리콘 웨이퍼에 폴리알킬실라잔 용액을 스핀 코트법으로 막을 제조한 다음, 실시예 및 비교예의 방법에 따라서 실리카질막으로 전환한다. 수득된 실리카질막에 관해서 박막용 기계적 특성 평가 시스템(Nano Instruments사제, Nano Indenter)에 의한 탄성율을 측정한다.
(에칭율)
에칭율은 막 두께를 J.A. Woollam사제의 분광 엘립소 미터(M-44)로 측정하며 약제 처리시간(분)으로 나누어 계산한다. 에칭율 측정에 사용하는 약제는 하기의 각 실시예에 기재한다.
참고예 1[폴리메틸실라잔의 합성(1)]
내용적 5L의 스테인리스제 탱크 반응기에 원료 공급용의 스테인리스 탱크를 장착한다. 반응기 내부를 건조 질소로 치환한 다음, 원료 공급용 스테인리스 탱크에 메틸트리클로로실란 780g을 투입하고 이것을 질소에 의해 반응 탱크에 압송하여 도입한다. 다음에 피리딘 들이의 원료 공급 탱크를 반응기에 접속하여 피리딘 4kg을 질소로 동일하게 압송한다. 반응기의 압력을 1.Okg/cm2로 조정하며 반응기 내의 혼합 액온이 -4℃가 되도록 온도조절을 실시한다. 여기에 교반하면서 암모니아를 불어 넣고 반응기의 압력이 2.0kg/cm2로 되는 시점에서 암모니아 공급을 정지한다. 배기 라인을 개방하여 반응기 압력을 내리고 계속해서 건조 질소를 액층에 1시간동안 불어 넣고 잉여의 암모니아를 제거한다.
수득된 생성물을 가압 여과기를 사용하여 건조 질소 분위기 하에 가압 여과하고 여액 3200mL를 수득한다. 증발기를 사용하여 피리딘을 증류 제거한 바, 약 340g의 폴리메틸실라잔을 수득한다.
수득되는 폴리메틸실라잔의 수평균 분자량을 GPC(전개액: CHCl3)에 의해 측정한 바, 폴리스티렌 환산으로 1800이다. IR(적외선 흡수) 스펙트럼은 파동수(cm-1) 3350 및 1200 부근의 N-H에 근거하는 흡수; 2900 및 1250의 Si-C에 근거하는 흡수; 1020 내지 820의 Si-N-Si에 근거하는 흡수를 나타낸다.
참고예 2[폴리메틸실라잔의 합성(2)]
원료로서 메틸트리클로로실란 780g 대신에 메틸트리클로로실란 720g과 디메틸디클로로실란 65g의 혼합물을 사용하는 것을 제외하고 참고예 1과 동일하게 합성을 실시하여 약 370g의 폴리메틸실라잔을 수득한다.
수득된 폴리메틸실라잔의 수평균 분자량을 GPC(전개액: CHCl3)에 의해 측정한 바, 폴리스티렌 환산으로 1400이다. IR(적외선 흡수) 스펙트럼은 파동수(cm-1) 3350 및 1200 부근의 N-H에 근거하는 흡수; 2900 및 1250의 Si-C에 근거하는 흡수; 1020 내지 820의 Si-N-Si에 근거하는 흡수를 나타낸다.
참고예 3[퍼하이드로폴리실라잔의 합성]
내용적 2L의 4구 플라스크에 가스를 불어 넣는 관, 기계적 교반기,듀와(Dewar) 콘덴서를 장착한다. 반응기 내부를 건조 질소로 대체한 다음, 4구 플라스크 건조 피리딘을 1500ml 투입하고 이것을 빙냉한다. 다음에 디클로로실란 100g을 가하면 백색 고체상의 부가물(SiH2Cl2·2C5H5N)이 생성된다. 반응 혼합물을 빙냉하며 교반하면서 암모니아 70g을 불어 넣는다. 계속해서 건조 질소를 액층에 30분 동안 불어 넣고 잉여의 암모니아를 제거한다.
수득된 생성물을 뷰프너 깔대기를 사용하여 건조 질소 분위기 하에 감압 여과하여 여액 1200ml를 수득한다. 증발기를 사용하여 피리딘을 증류 제거한 바, 40g의 퍼하이드로폴리실라잔을 수득한다.
수득된 퍼하이드로폴리실라잔의 수평균 분자량을 GPC(전개액: CDCl3)에 의해 측정한 바, 폴리스티렌 환산으로 800이다. IR(적외선 흡수) 스펙트럼은 파동수(cm-1) 3350 및 1200 부근의 N-H에 근거하는 흡수: 2170의 Si-H에 근거하는 흡수: 1020 내지 820의 Si-N-Si에 근거하는 흡수를 나타낸다.
실시예 1 (참고예1/폴리이소부틸메트아크릴레이트= 4:1)
참고예 1에서 합성한 폴리메틸실라잔의 15% 디부틸에테르 용액 80g에 분자량 약 160,000의 폴리이소부틸메트아크릴레이트 3g을 디부틸에테르 17g에 잘 용해시킨 것을 폴리메틸실라잔 용액에 혼합시켜 10분 동안 교반한다. 계속해서 당해 용액을 여과 정밀도 0.2μm의 어드반텍사제 PTFE 실린지 필터로 여과한다. 이의 여액을 직경 10.2cm(4인치), 두께 0.5mm의 실리콘 웨이퍼 위에 스핀 피복기를 사용하여 도포하며(2000rpm, 20초) 실온에서 건조시킨다(5분). 이어서 당해 실리콘 웨이퍼를 대기 분위기 중(25℃, 상대습도 40%)에서 150℃, 다음에 280℃의 가열판 위에서 각각 3분 동안 가열한다. 이러한 막을 대기 분위기 중(25℃, 상대습도 40%)에서 24시간 동안 방치한 다음, 계속해서 건조 질소 분위기 중의 400℃에서 30분 동안 소성한다. IR(적외선 흡수) 스펙트럼은 파동수(cm-1) 1020 및 450의 Si-O에 근거하는 흡수, 파동수(cm-1) 1270 및 780의 Si-C에 근거하는 흡수, 파동수(cm-1) 2970의 C-H에 근거하는 흡수가 주로 보이며 파동수(cm-1) 3350 및 1200의 N-H에 근거하는 흡수 및 폴리이소부틸메트아크릴레이트에 근거하는 흡수는 소실된다.
수득된 막의 평가를 한 바, 비유전율은 2.2, 밀도는 1.0g/cm3, 내부 응력은 3.O×108dyne/cm2, 균열 한계 막 두께는 5μm 이상이다. 또한, 수득된 막을 온도 23℃, 상대습도 50%의 대기중에 1주간 방치한 다음, 다시 비유전율을 측정한 바, 전혀 변화가 없다.
이러한 막의 나노인덴테이션법에 의한 탄성율은 2.6GPa이다.
또한, 에칭 잔사 박리액으로서 널리 사용되고 있는 ACT-970(Ashland Chemical사제), ST-210, ST-250(ATMI사제), EKC265, EKC640(EKC사제)를 사용하여 실리카질막의 내성(적합성) 시험을 한 바, 에칭율은 각각 0.7Å/분 이하이며, 당해 시험에 의한 유전율의 상승도 1.3% 이내이다.
실시예 2 [참고예 2/BR1122= 2:1, 알루미늄트리스(에틸아세토아세테이트)]
참고예 2에서 합성한 폴리메틸실라잔의 20% 디부틸에테르 용액 160g에 메트아크릴레이트(미쓰비시레이욘제 BR1122) 8g을 디부틸에테르 32g에 잘 용해시킨 것을 폴리메틸실라잔 용액에 혼합시켜 10분 동안 교반한다. 이어서 알루미늄트리스(에틸아세토아세테이트) 5g을 디부틸에테르 95g에 혼합하여 잘 용해시켜 이중에서 24g을 인출하여 폴리메틸실라잔 용액에 혼합시켜 10분 동안 교반한다. 계속해서 이러한 용액을 여과 정밀도 0.2μm의 어드반텍사제 PTFE 실린지 필터로 여과한다. 이의 여액을 직경 20.3cm(8인치), 두께 1mm의 실리콘 웨이퍼 위에 스핀 피복기를 사용하여 도포하며(2000rpm, 20초), 실온에서 건조시킨다(5분). 이어서 이러한 실리콘 웨이퍼를 대기 분위기 중(25℃, 상대습도 40%)에서 150℃, 다음에 220℃, 다시 280℃에서의 가열판 위에서 각각 3분 동안 가열한다. 이러한 막을 건조 질소 분위기 중의 400℃에서 10분 동안 소성한다. IR(적외선 흡수) 스펙트럼은 파동수(cm-1) 1020 및 450의 Si-O에 근거하는 흡수, 파동수(cm-1) 1280 및 780의 Si-C에 근거하는 흡수, 파동수(cm-1) 2980의 C-H에 근거하는 흡수가 주로 보이며 파동수(cm-1) 3350 및 1200의 N-H에 근거하는 흡수 및 BR1122에 근거하는 흡수는 소실된다.
수득된 막의 평가를 실시한 바, 비유전율은 2.1, 밀도는 0.9g/cm3, 내부 응력은 2.8×108dyne/cm2, 균열 한계 막 두께는 5μm 이상이다. 또한, 수득된 막을 온도 23℃, 상대습도 50%의 대기중에 1주간 방치한 다음, 다시 비유전율을 측정한바, 전혀 변화가 없다.
이러한 막의 나노인덴테이션법에 의한 탄성율은 2.5GPa이다.
또한, 에칭 잔사 박리액으로서 널리 사용되고 있는 ACT-970(Ashland Chemical사제), ST-210, ST-250(ATMI사제)를 사용하여 실리카질막의 적합성 시험을 실시한 바, 에칭율은 각각 0.8Å/분 이하이며 당해 시험에 의한 유전율의 상승도 1.6% 이내이다.
실시예 3 (참고예 1/PnBMA= 3:1)
참고예1에서 합성한 폴리메틸실라잔의 16% 디부틸에테르 용액 90g에 분자량 약 140,000의 폴리n-부틸메트아크릴레이트의 16% 디부틸에테르 용액 30g을 폴리메틸실라잔 용액에 혼합시켜 10분 동안 교반한다. 계속해서 이러한 용액을 여과 정밀도 0.2μm의 어드반텍사제 PTFE 실린지 필터로 여과한다. 이의 여액을 직경 20.3cm(8인치), 두께 1mm의 실리콘 웨이퍼 위에 스핀 피복기를 사용하여 도포하며(2200rpm, 20초) 실온에서 건조시킨다(5분). 이어서 이러한 실리콘 웨이퍼를 대기 분위기 중(25℃, 상대습도 40%)에서 150℃, 다음에 280℃에서의 가열판 위에서 각각 3분 동안 가열한다. 이러한 막을 대기 분위기 중(22.5℃, 상대습도 54%)에서 24시간 동안 방치한 다음, 계속해서 건조 질소 분위기 중의 400℃에서 10분 동안 소성한다. IR(적외선 흡수) 스펙트럼은 파동수(cm-1) 1020 및 450의 Si-O에 근거하는 흡수, 파동수(cm-1) 1270 및 780의 Si-C에 근거하는 흡수, 파동수(cm-1) 2970의 C-H에 근거하는 흡수가 주로 보이며 파동수(cm-1) 3350 및 1200의 N-H에 근거하는 흡수 및 폴리n-부틸메트아크릴레이트에 근거하는 흡수는 소실된다.
수득된 막의 평가를 한 바, 비유전율은 2.0, 밀도는 1.Og/cm3, 내부 응력은 2.8×108dyne/cm2, 균열 한계 막 두께는 5μm 이상이다. 또한, 수득된 막을 온도 23℃, 상대습도 50%의 대기중에 1주간 방치한 다음, 다시 비유전율을 측정한 바, 전혀 변화가 없다.
이러한 막의 나노인덴테이션법에 의한 탄성율은 2.5GPa이다.
또한,에칭 잔사 박리액으로서 널리 사용되고 있는 ACT-970(Ashland Chemical사제)를 사용하여 실리카질막의 적합성 시험을 실시한 바, 에칭율은 0.8Å/분이며, 당해 시험에 의한 유전율은 2.0이다.
비교예 1 (메틸실록산 중합체/BR1122= 4:1)
테트라메톡시실란 45g, 메틸트리메톡시실란 140g 및 디메틸디메톡시실란 18g을 이소프로필알콜 615g에 용해하며 0.3규정의 인산 수용액 60g을 적가하여 가수분해시켜 수득된 메틸실록산 중합체 용액 40g에 메트아크릴레이트(미쓰비시레이욘제 BR1122)의 20% 이소프로필알콜 용액 10g을 혼합시켜 10분 동안 교반한다. 계속해서 이러한 용액을 여과 정밀도 0.2μm의 어드반텍사제 PTFE 실린지 필터로 여과한다. 이의 여액을 직경 20.3cm(8인치) 두께 1mm의 실리콘 웨이퍼 위에 스핀 피복기를 사용하여 도포하며(1200rpm, 20초) 실온에서 건조시킨다(5분). 이어서 이러한 실리콘 웨이퍼를 대기 분위기 중(25℃, 상대습도 40%)에서 100℃, 다음에 280℃에서의 가열판 위에서 각각 3분 동안 가열한다. 이러한 막을 건조 질소 분위기 중의400℃에서 30분 동안 소성한다. IR(적외선 흡수) 스펙트럼은 파동수(cm-1) 1020 및 460의 Si-O에 근거하는 흡수, 파동수(cm-1) 1280 및 780의 Si-C에 근거하는 흡수, 파동수(cm-1) 2980의 C-H에 근거하는 흡수가 주로 보이며 BR1122에 근거하는 흡수는 소실된다.
수득된 막의 평가를 실시한 바, 비유전율은 2.3, 밀도는 1.8g/cm3, 내부 응력은 2.2×108dyne/cm2, 균열 한계 막 두께는 1.5μm 이상이다. 또한, 수득된 막을 온도 23℃, 상대습도 50%의 대기중에 1주간 방치한 다음, 다시 비유전율을 측정한 바, 전혀 변화가 없다.
이러한 막의 나노인덴테이션법에 의한 탄성율은 1.8GPa이다.
또한, 에칭 잔사 박리액으로서 널리 사용되고 있는 ACT-970(Ashland Chemical사제)를 사용하여 실리카질막의 적합성 시험을 실시한 바, 에칭율은 3.4Å/분이며, 당해 시험에 의해 유전율이 2.5까지 상승한다.
비교예 2 (PPSZ-1, LPSZ-1(0.3)/PMMA= 4:1), 트리(이소프로폭시)알루미늄
참고예 3에서 합성한 퍼하이드로폴리실라잔 60g을 크실렌 240g에 용해하여 폴리실라잔 용액을 조제한다. 다음에 트리(이소프로폭시)알루미늄 3g을 크실렌 147g에 혼합하여 잘 용해시켜 이중에서 6g을 인출하여 폴리실라잔 용액에 혼합한다. 이어서 분자량 100,000의 폴리메타크릴산메틸 15g을 크실렌 60g에 잘 용해시킨 것을 폴리실라잔 용액에 혼합시켜 10분 동안 교반한다. 계속해서 이러한 용액을 여과 정밀도 0.2μm의 어드반텍사제 PTFE 실린지 필터로 여과한다. 이의 여액을 직경 10.2cm(4인치), 두께 0.5mm의 실리콘 웨이퍼 위에 스핀 피복기를 사용하여 도포하며(2300rpm, 20초), 실온에서 건조시킨다(5분). 이어서 이러한 실리콘 웨이퍼를 대기 분위기 중(25℃, 상대습도 40%)에서 150℃, 다음에 220℃의 가열판 위에서 각각 3분 동안 가열한다. 이러한 막을 건조 질소 분위기 중의 400℃에서 30분 동안 소성한다. IR(적외선 흡수) 스펙트럼은 파동수(cm-1) 1070 및 450의 Si-O에 근거하는 흡수 및 파동수(cm-1) 2250 및 880의 Si-H에 근거하는 흡수가 주로 보이며 파동수(cm-1) 3350 및 1200의 N-H에 근거하는 흡수 및 폴리메타크릴산메틸에 근거하는 흡수는 소실된다.
수득된 막의 평가를 실시한 바, 비유전율은 1.8, 밀도는 10g/cm3, 내부 응력은 2.7×108dyne/cm2, 균열 한계 막 두께는 5μm 이상이다. 또한, 수득된 막을 온도 23℃, 상대습도 50%의 대기중에 1주간 방치한 다음, 다시 비유전율을 측정한 바, 0.1 상승하여 1.9이다.
이러한 막의 나노인덴테이션법에 의한 탄성율은 1.9GPa이다.
또한, 에칭 잔사 박리액으로서 널리 사용되고 있는 ACT-970(Ashland Chemical사제), ST-210, ST-250(ATMI사제)를 사용하여 실리카질막의 적합성 시험을 한 바, 어느 쪽의 약품에 관해서도 막이 전부 소실하므로 에칭율은 측정 불능이다.
본 발명에 따라 수득되는 다공질 실리카질막은 대단히 낮은 비유전율을 안정적으로 나타내는 동시에 CMP법에 의한 배선 재료의 제거공정에 견딜 수 있는 기계적 강도와 각종 내약품성을 겸비하므로 다마신법을 위시해서 최신의 고집적화 공정에 적합한 반도체 장치용 층간 절연막으로서 특히 유용하다.

Claims (13)

  1. 폴리알킬실라잔과 폴리아크릴산에스테르 또는 폴리메타크릴산에스테르를 함유하는 조성물의 막을 소성함으로써 수득되는 비유전율이 2.5미만임을 특징으로 하는 다공질 실리카질막.
  2. 제1항에 있어서, 폴리알킬실라잔이 하기 화학식 1 및/또는 화학식 2의 반복 단위를 함유하고 수평균 분자량이 100 내지 50,000임을 특징으로 하는 다공질 실리카질막.
    화학식 1
    화학식 2
    -(SiR4(NR5)1.5)-
    상기식에서,
    R1내지 R5는 각각 독립적으로 수소원자 또는 탄소수 1 내지 3의 알킬기이고, 단, R1과 R2및 R4와 R5가 함께 수소원자인 경우는 제외한다.
  3. 제2항에 있어서, 화학식 1의 R1및 R2가 수소원자 또는 메틸기이고 R3이 수소원자이며, 또한 화학식 2의 R4가 메틸기인 동시에 R5가 수소원자임을 특징으로 하는 다공질 실리카질막.
  4. 제2항에 있어서, 폴리알킬실라잔이, 화학식 1의 반복 단위와 화학식 2의 반복 단위 둘다를, 화학식 2의 반복 단위의 수가 화학식 1과 화학식 2의 반복 단위의 총수의 50% 이상을 점유하도록 함유하고 수평균 분자량이 100 내지 50,000임을 특징으로 하는 다공질 실리카질막.
  5. 제4항에 있어서, 화학식 2의 반복 단위의 수가 화학식 1과 화학식 2의 반복 단위의 총수의 80% 이상을 점유함을 특징으로 하는 다공질 실리카질막.
  6. 제1항에 있어서, 폴리알킬실라잔이 알루미늄 함유 폴리알킬실라잔임을 특징으로 하는 다공질 실리카질막.
  7. 제1항에 있어서, 폴리아크릴산에스테르 또는 폴리메타크릴산에스테르의 수평균 분자량이 1,000 내지 800,000임을 특징으로 하는 다공질 실리카질막.
  8. 제1항에 있어서, 조성물에서의 폴리아크릴산에스테르 또는 폴리메타크릴산에스테르의 양이 폴리알킬실라잔에 대하여 5 내지 150중량%임을 특징으로 하는 다공질 실리카질막.
  9. 제1항에 있어서, 조성물이, 알루미늄 금속 환산량으로 알루미늄 화합물을 폴리알킬실라잔을 기준으로 O.001 내지 10중량%의 범위로 추가로 함유함을 특징으로 하는 다공질 실리카질막.
  10. 제1항 내지 제9항 중 어느 한 항에 따른 다공질 실리카질막을 층간 절연막으로서 포함함을 특징으로 하는 반도체 장치.
  11. 유기용매 중의 폴리알킬실라잔과 폴리아크릴산에스테르 또는 폴리메타크릴산에스테르를 함유하는 코팅 조성물.
  12. 유기용매 중의 폴리알킬실라잔과 폴리아크릴산에스테르 또는 폴리메타크릴산에스테르를 함유하는 코팅 조성물을 기판 위에 도포하여 수득되는 폴리알킬실라잔막을 온도 50 내지 300℃의 수증기 함유 분위기 속에서 예비 소성한 다음, 온도 300 내지 500℃의 건조 분위기 중에서 소성함을 특징으로 하는 다공질 실리카질막의 제조방법.
  13. 제12항에 있어서, 예비 소성 후의 폴리알킬실라잔막을 대기 분위기 중에 방치한 후 소성을 실시함을 특징으로 하는 다공질 실리카질막의 제조방법.
KR1020037002963A 2000-08-29 2001-08-28 유전율이 낮은 다공질 실리카질 막, 이의 제조방법 및 이를 포함하는 반도체 장치 KR100802349B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2000-00259531 2000-08-29
JP2000259531A JP4722269B2 (ja) 2000-08-29 2000-08-29 低誘電率多孔質シリカ質膜、半導体装置およびコーティング組成物、ならびに低誘電率多孔質シリカ質膜の製造方法
PCT/JP2001/007380 WO2002019410A1 (en) 2000-08-29 2001-08-28 Porous siliceous film having low permittivity, semiconductor devices and coating composition

Publications (2)

Publication Number Publication Date
KR20030038720A true KR20030038720A (ko) 2003-05-16
KR100802349B1 KR100802349B1 (ko) 2008-02-13

Family

ID=18747701

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020037002963A KR100802349B1 (ko) 2000-08-29 2001-08-28 유전율이 낮은 다공질 실리카질 막, 이의 제조방법 및 이를 포함하는 반도체 장치

Country Status (7)

Country Link
US (1) US20040028828A1 (ko)
EP (1) EP1321974B1 (ko)
JP (1) JP4722269B2 (ko)
KR (1) KR100802349B1 (ko)
CN (1) CN1261509C (ko)
TW (1) TWI252212B (ko)
WO (1) WO2002019410A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200036178A (ko) * 2018-09-28 2020-04-07 세메스 주식회사 유전막 형성 방법 및 반도체 장치의 제조 방법

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003139698A (ja) * 2001-10-31 2003-05-14 Hitachi Housetec Co Ltd シリカ膜の評価方法及びシリカ被覆された成形体
JP3479648B2 (ja) * 2001-12-27 2003-12-15 クラリアント インターナショナル リミテッド ポリシラザン処理溶剤およびこの溶剤を用いるポリシラザンの処理方法
JP2003268356A (ja) * 2002-03-19 2003-09-25 Mitsui Chemicals Inc 撥水性多孔質シリカ膜の製造方法、該方法によって得られた撥水性多孔質シリカ膜およびその用途
US6825130B2 (en) 2002-12-12 2004-11-30 Asm Japan K.K. CVD of porous dielectric materials
JP4574124B2 (ja) * 2003-05-01 2010-11-04 Ａｚエレクトロニックマテリアルズ株式会社 コーティング組成物、多孔質シリカ質膜、多孔質シリカ質膜の製造方法及び半導体装置
TWI326114B (en) * 2003-07-18 2010-06-11 Az Electronic Materials Japan A phosphorous-containing silazane composition, a phosphorous-containing siliceous film, a phosphorous-containing siliceous filing material, a production method of a siliceous film and semiconductor device
JP4588304B2 (ja) 2003-08-12 2010-12-01 Ａｚエレクトロニックマテリアルズ株式会社 コーティング組成物、およびそれを用いて製造した低誘電シリカ質材料
JP2006188547A (ja) * 2003-08-12 2006-07-20 Az Electronic Materials Kk コーティング組成物、およびそれを用いて製造した低誘電多孔質シリカ質材料
CN101252030A (zh) * 2004-03-02 2008-08-27 气体产品与化学公司 用于制备含溶剂的低介电材料的组合物
DE102004011212A1 (de) * 2004-03-04 2005-09-29 Clariant International Limited Perhydropolysilazane enthaltende Beschichtungen für Metall- und Polymeroberflächen
JP2006054353A (ja) * 2004-08-13 2006-02-23 Az Electronic Materials Kk フラットバンドシフトの少ないシリカ質膜およびその製造法
JP2006124684A (ja) * 2004-09-30 2006-05-18 Mitsubishi Materials Corp 光触媒塗料及び該塗料を用いた光触媒膜の製造方法
JP4578993B2 (ja) * 2005-02-02 2010-11-10 Ａｚエレクトロニックマテリアルズ株式会社 ポリシラザン処理溶剤およびこの溶剤を用いるポリシラザンの処理方法
CN101346441B (zh) * 2005-12-22 2012-04-18 开普敦大学 厚膜半导体油墨
JP2007273494A (ja) * 2006-03-30 2007-10-18 Fujitsu Ltd 絶縁膜形成用組成物及び半導体装置の製造方法
CN100444288C (zh) * 2006-07-21 2008-12-17 暨南大学 纳米孔型聚甲基硅氧烷低介电常数材料及其制备方法和应用
WO2008029834A1 (fr) * 2006-09-08 2008-03-13 Az Electronic Materials (Japan) K.K. Composition pour former un film siliceux et procédé de production de film siliceux à partir de celle-ci
JP5058733B2 (ja) * 2007-09-12 2012-10-24 ＡｚエレクトロニックマテリアルズＩｐ株式会社 ケイ素含有微細パターン形成用組成物を用いた微細パターン形成方法
CN101837981B (zh) * 2010-04-30 2012-05-23 南开大学 一种多级孔结构介孔二氧化硅材料及其制备方法
JP5405437B2 (ja) 2010-11-05 2014-02-05 ＡｚエレクトロニックマテリアルズＩｐ株式会社 アイソレーション構造の形成方法
US8460753B2 (en) * 2010-12-09 2013-06-11 Air Products And Chemicals, Inc. Methods for depositing silicon dioxide or silicon oxide films using aminovinylsilanes
CN103833039B (zh) * 2014-01-17 2015-11-25 中国地质大学（北京） 一种珊瑚状二氧化硅非晶纳/微米结构的制备方法
GB201411822D0 (en) * 2014-07-02 2014-08-13 Pilkington Group Ltd Planarisation of a coating
KR101833800B1 (ko) * 2014-12-19 2018-03-02 삼성에스디아이 주식회사 실리카계 막 형성용 조성물, 실리카계 막의 제조방법 및 상기 실리카계 막을 포함하는 전자 소자
WO2017127613A1 (en) * 2016-01-20 2017-07-27 The Hong Kong University Of Science And Technology Organic semiconductor formulation and application thereof
CN107022269B (zh) * 2017-04-10 2020-04-07 北京易净星科技有限公司 自清洁超硬聚硅氮烷疏水涂料及其制备和使用方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3414488B2 (ja) * 1994-04-28 2003-06-09 東燃ゼネラル石油株式会社 透明な有機／無機ハイブリッド膜の製造方法
JPH11105186A (ja) * 1997-09-30 1999-04-20 Tonen Corp 低誘電率シリカ質膜
JP3939408B2 (ja) * 1997-09-30 2007-07-04 Ａｚエレクトロニックマテリアルズ株式会社 低誘電率シリカ質膜
US6042994A (en) * 1998-01-20 2000-03-28 Alliedsignal Inc. Nanoporous silica dielectric films modified by electron beam exposure and having low dielectric constant and low water content
US6329017B1 (en) * 1998-12-23 2001-12-11 Battelle Memorial Institute Mesoporous silica film from a solution containing a surfactant and methods of making same
US6204202B1 (en) * 1999-04-14 2001-03-20 Alliedsignal, Inc. Low dielectric constant porous films
JP4408994B2 (ja) * 1999-07-13 2010-02-03 Ａｚエレクトロニックマテリアルズ株式会社 低誘電率多孔質シリカ質膜、半導体装置およびコーティング組成物

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200036178A (ko) * 2018-09-28 2020-04-07 세메스 주식회사 유전막 형성 방법 및 반도체 장치의 제조 방법

Also Published As

Publication number Publication date
EP1321974A4 (en) 2009-02-25
WO2002019410A1 (en) 2002-03-07
CN1449576A (zh) 2003-10-15
EP1321974A1 (en) 2003-06-25
JP2002075982A (ja) 2002-03-15
EP1321974B1 (en) 2014-10-08
TWI252212B (en) 2006-04-01
CN1261509C (zh) 2006-06-28
KR100802349B1 (ko) 2008-02-13
US20040028828A1 (en) 2004-02-12
JP4722269B2 (ja) 2011-07-13

Similar Documents

Publication Publication Date Title
KR100802349B1 (ko) 유전율이 낮은 다공질 실리카질 막, 이의 제조방법 및 이를 포함하는 반도체 장치
KR100727277B1 (ko) 저유전율 다공질 실리카질 막 및 당해 막이 형성되어 있는 반도체 장치
WO2000013222A9 (en) Silane-based nanoporous silica thin films
JPH05106054A (ja) 超小形電子デバイスおよび基材用コーテイング
KR101097713B1 (ko) 코팅 조성물 및 이를 사용하여 제조한 저유전 실리카질재료
EP1640423B1 (en) Coating composition, porous siliceous film, method for preparing porous siliceous film, and semiconductor device
JP3919862B2 (ja) 低誘電率シリカ質膜の形成方法及び同シリカ質膜
KR101457715B1 (ko) 저유전율 비정질 실리카계 피막의 형성 방법 및, 상기 방법으로 얻어지는 저유전율 비정질 실리카계 피막
US5707681A (en) Method of producing coatings on electronic substrates
JP3939408B2 (ja) 低誘電率シリカ質膜
JP3015104B2 (ja) 半導体装置およびその製造方法
JPH11105187A (ja) 高純度シリカ質膜の形成方法及び高純度シリカ質膜
JPH11105186A (ja) 低誘電率シリカ質膜
JP2006188547A (ja) コーティング組成物、およびそれを用いて製造した低誘電多孔質シリカ質材料

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Re-publication after modification of scope of protection [patent]
FPAY Annual fee payment

Payment date: 20130118

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20140117

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20150119

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20160104

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20170103

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee