CN1261509C - 具有低介电常数的多孔硅质膜和半导体装置及涂料组合物 - Google Patents

具有低介电常数的多孔硅质膜和半导体装置及涂料组合物 Download PDF

Info

Publication number
CN1261509C
CN1261509C CNB018149189A CN01814918A CN1261509C CN 1261509 C CN1261509 C CN 1261509C CN B018149189 A CNB018149189 A CN B018149189A CN 01814918 A CN01814918 A CN 01814918A CN 1261509 C CN1261509 C CN 1261509C
Authority
CN
China
Prior art keywords
coating
poly
alkyl
general formula
hydrogen atom
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB018149189A
Other languages
English (en)
Other versions
CN1449576A (zh
Inventor
青木伦子
清水泰雄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Merck Patent GmbH
Original Assignee
AZ Electronic Materials Japan Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by AZ Electronic Materials Japan Co Ltd filed Critical AZ Electronic Materials Japan Co Ltd
Publication of CN1449576A publication Critical patent/CN1449576A/zh
Application granted granted Critical
Publication of CN1261509C publication Critical patent/CN1261509C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02219—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and nitrogen
    • H01L21/02222—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and nitrogen the compound being a silazane
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09D—COATING COMPOSITIONS, e.g. PAINTS, VARNISHES OR LACQUERS; FILLING PASTES; CHEMICAL PAINT OR INK REMOVERS; INKS; CORRECTING FLUIDS; WOODSTAINS; PASTES OR SOLIDS FOR COLOURING OR PRINTING; USE OF MATERIALS THEREFOR
    • C09D183/00—Coating compositions based on macromolecular compounds obtained by reactions forming in the main chain of the macromolecule a linkage containing silicon, with or without sulfur, nitrogen, oxygen, or carbon only; Coating compositions based on derivatives of such polymers
    • C09D183/16—Coating compositions based on macromolecular compounds obtained by reactions forming in the main chain of the macromolecule a linkage containing silicon, with or without sulfur, nitrogen, oxygen, or carbon only; Coating compositions based on derivatives of such polymers in which all the silicon atoms are connected by linkages other than oxygen atoms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02203—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being porous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02321—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer
    • H01L21/02323—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of oxygen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31695—Deposition of porous oxides or porous glassy oxides or oxide based porous glass
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P20/00—Technologies relating to chemical industry
    • Y02P20/10—Process efficiency

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Materials Engineering (AREA)
  • Wood Science & Technology (AREA)
  • Organic Chemistry (AREA)
  • Formation Of Insulating Films (AREA)
  • Paints Or Removers (AREA)
  • Silicon Compounds (AREA)
  • Compositions Of Macromolecular Compounds (AREA)

Abstract

一种多孔硅质膜，该膜稳定地显示低介电常数且机械强度和各种耐化学品性能均优异，可以承受CMP和其它集成电路的最新制造工艺并因此适用于中间层介电膜。此膜可通过烧制组合物的涂层而形成膜特征为相对介电常数小于2.5，该组合物包括聚烷基硅氮烷和聚丙烯酸酯或聚甲基丙烯酸酯。

Description

具有低介电常数的多孔硅质膜和 半导体装置及涂料组合物
技术领域
本发明涉及具有低介电常数的多孔二氧化硅涂层，包括多孔二氧化硅涂层的半导体装置，和提供多孔二氧化硅涂层的涂料组合物。
背景技术
通过在大气空气中烧制聚硅氮烷涂层将其转化成二氧化硅涂层。由于它们的优异电绝缘性能，这些二氧化硅涂层用作半导体用中间层电介质。在这些二氧化硅涂层中，完全无机二氧化硅涂层已经用作半导体用优异中间层电介质，这是由于它具有高耐热性和可用于非刻蚀后工艺。在此情况下，二氧化硅涂层的物理性能与二氧化硅(SiO2)相似，且它的介电常数为3.0-4.7。
当集成电路的速度和集成密度增加时，要求电子材料如中间层电介质的介电常数进一步降低。然而，常规二氧化硅涂层的相对介电常数太高而不能用于这样的要求。已知使二氧化硅涂层为多孔的以降低相对介电常数，然而，二氧化硅涂层一般具有水分吸收性能和相对介电常数在环境大气下随时间而增加的问题。已经提议将多孔涂层进行抗水剂处理因此以加入有机基团如三甲基甲硅烷基到表面上，以防止由于水分吸收引起的相对介电常数随时间的增加。然而，这样额外的抗水剂处理引起的问题是制造成本增加，因此，它不是所需的。
作为防止相对介电常数随时间增加的另一种方法，已经提议将通过焙烧聚有机硅氮烷获得的有机二氧化硅涂层变成多孔的。其中有机基团直接键合到二氧化硅中硅原子上的结构提供具有高抗水性的多孔涂层，它防止由于水分吸收，相对介电常数随时间的增加，且还具有耐热性和耐环境性能，这些性能是半导体用中间层电介质所要求的。
集成电路集成密度的进一步增加要求凹槽布线技术的开发更有效地达到尺寸的降低，和半导体装置中内部布线的多层化。凹槽布线技术是通过如下方式形成凹槽布线的技术：在中间层电介质中预成型一预定的凹槽，在凹槽中通过溅射-回流工艺或CVD工艺嵌入布线材料如Al合金和Cu，和通过CMP(化学机械抛光)工艺等除去在凹槽外部沉积的布线材料，如由Damasin工艺表示。这样凹槽布线技术的进步允许半导体装置中内部布线尺寸的进一步降低，并且CMP工艺的表面溅射允许进一步的多层化。
集成电路集成密度的增加，要求从在导线之间存在的中间层电介质介电常数的进一步降低，允许中间层电介质承受由CMP工艺除去布线材料的步骤的机械强度，和对耐如下各种化学品的性能：如用于CMP工艺的试剂，用于由湿剥离除去光刻胶的步骤的试剂，和在由灰化除去光刻胶中灰化之后除去残余物的试剂。然而，不可能满足所有以上要求，这是由于常规多孔二氧化硅涂层具有的问题是由于水分吸收引起的相对介电常数随时间增加，和由于常规多孔二氧化硅涂层具有上述机械强度和耐化学品性能并不足够的问题。
因此，本发明的目的是提供适用于中间层电介质的多孔二氧化硅涂层，它稳定地显示特别低的相对介电常数(特别是小于2.5)且它还具有耐各种化学品的性能和允许涂层承受包括Damasin工艺的最近的高度集成工艺的机械强度。本发明的另一个目的是提供涂料组合物，该组合物提供多孔二氧化硅涂层。
发明公开
为达到上述目的，本发明人进行深入研究，并因此完成了本发明。
根据本发明，提供一种相对介电常数小于2.5的多孔二氧化硅涂层，该涂层通过焙烧组合物的涂料而获得，该组合物包括聚烷基硅氮烷和聚丙烯酸酯或聚甲基丙烯酸酯。
根据本发明，还提供包括一种多孔二氧化硅涂层作为中间层电介质的半导体装置。
根据本发明，还提供一种涂料组合物，该组合物包括在有机溶剂中的聚烷基硅氮烷和聚丙烯酸酯或聚甲基丙烯酸酯。
根据本发明，还提供一种制备多孔二氧化硅涂层的方法，包括在含水汽气氛中在50-300℃下预焙烧聚烷基硅烷氮涂层，通过采用涂料组合物涂敷基材获得聚烷基硅烷氮烷涂层，和然后在干燥气氛中在300-500℃下焙烧涂层。
本发明的优选实施方案如下。
[1]一种相对介电常数小于2.5的多孔二氧化硅涂层，该涂层通过焙烧一种组合物的涂层而获得，该组合物包括聚烷基硅氮烷和聚丙烯酸酯或聚甲基丙烯酸酯。
[2]根据[1]的多孔二氧化硅涂层，其中聚烷基硅氮烷含有由如下通式(1)和/或通式(2)表示的重复单元且数均分子量为100-50,000：
其中，R1，R2和R3每个独立地表示氢原子或含有1-3个碳原子的烷基，条件是R1和R2不能同时为氢原子；
           -(SiR4(NR5)1.5)-    (2)
其中，R4和R5每个独立地表示氢原子或含有1-3个碳原子的烷基，条件是R4和R5不能同时为氢原子。
[3]根据[2]的多孔二氧化硅涂层，其中在通式(1)中R1和R2每个独立地是氢原子或甲基和R3是氢原子，和在通式(2)中R4是甲基和R5是氢原子。
[4]根据[2]的多孔二氧化硅涂层，其中聚烷基硅氮烷含有由通式(1)和(2)表示的两种重复单元且数均分子量为100-50,000，由通式(2)表示的重复单元数占由通式(1)和(2)表示的重复单元总数目的至少50％。
[5]根据[4]的多孔二氧化硅涂层，其中由通式(2)表示的重复单元数占由通式(1)和(2)表示的重复单元总数目的至少80％。
[6]根据[1]的多孔二氧化硅涂层，其中聚烷基硅氮烷是含铝聚烷基硅氮烷。
[7]根据[1]的多孔二氧化硅涂层，其中聚丙烯酸酯或聚甲基丙烯酸酯的数均分子量为1,000-800,000。
[8]根据[1]的多孔二氧化硅涂层，其中组合物中聚丙烯酸酯或聚甲基丙烯酸酯的量基于聚烷基硅氮烷为5-150重量％。
[9]根据[1]的多孔二氧化硅涂层，其中组合物进一步包含基于聚烷基硅氮烷的量、铝含量为0.001-10重量％的铝化合物。
[10]一种半导体装置，包括作为中间层电介质的根据[1]-[9]任意一项所述的多孔二氧化硅涂层。
[11]一种制备多孔二氧化硅涂层的方法，包括在含水汽气氛中在50-300℃下预焙烧聚烷基硅烷氮涂层，通过采用涂层组合物涂敷基材获得该聚烷基硅烷氮烷涂层，该涂层组合物包括在有机溶剂中的聚烷基硅氮烷和聚丙烯酸酯或聚甲基丙烯酸酯，以及然后在干燥气氛中在300-500℃下焙烧涂层。
[12]根据[11]的制备多孔二氧化硅涂层的方法，其中在焙烧涂层之前在大气空气中将初步焙烧的聚烷基硅氮烷涂层静置。
本发明的实施方式
通过焙烧组合物的涂料获得本发明的多孔二氧化硅涂层，该组合物包括聚烷基硅氮烷和聚丙烯酸酯或聚甲基丙烯酸酯。聚烷基硅氮烷优选在它的分子链中含有由如下通式(1)表示的重复单元和数均分子量为100-50,000：
Figure C0181491800081
其中，R1，R2和R3每个独立地表示氢原子或含有1-3个碳原子的烷基，条件是R1和R2不能同时为氢原子。
烷基包括甲基、乙基和丙基。特别优选的烷基是甲基。在此情况下，由于获得的多孔涂层太软，包含含有4个或更多碳原子的烷基的聚烷基硅氮烷不是所需的。
特别优选的是由以上通式(1)定义的聚烷基硅氮烷，其中R1和R2每个独立地是氢原子或甲基，条件是R1和R2不能同时为氢原子，和R3是氢原子。
本发明特别优选的聚烷基硅氮烷在它的分子链中含有由如下通式(2)表示的重复单元和数均分子量为100-50,000：
           -(SiR4(NR5)1.5)-    (2)
其中，R4和R5每个独立地表示氢原子或含有1-3个碳原子的烷基，条件是R4和R5不能同时为氢原子。
烷基定义为以上对于通式(1)所述的。特别优选是由通式(2)定义的聚烷基硅氮烷，其中R4是甲基和R5是氢原子。
在本发明中，包含由以上通式(1)和(2)表示的两种重复单元的聚烷基硅氮烷的特别有用之处在于防止在组合物贮存时的凝胶化。在此情况下，优选由通式(2)表示的重复单元数占由通式(1)和(2)表示的重复单元总数目的至少50％，优选至少80％，和更优选至少90％。
这些聚烷基硅氮烷可以通过用于制备公知聚硅氮烷的氨解获得，其中作为开始材料，在包含通式(1)的重复单元的聚烷基硅氮烷情况下使用二烷基二氯硅烷(R1R2SiCl2)，在包含通式(2)的重复单元的聚烷基硅氮烷情况下使用烷基三氯硅烷(R4SiCl3)，和在包含这两种重复单元的聚烷基硅氮烷情况下使用二烷基二氯硅烷和烷基三氯硅烷的混合物。对于包含由通式(1)和(2)表示的两种重复单元的聚烷基硅氮烷，二烷基二氯硅烷和烷基三氯硅烷的混合比决定了这些单元存在的比例。
以溶于有机溶剂的形式存在的铝化合物向以上聚烷基硅氮烷的加入，产生含铝聚烷基硅氮烷，它并不形成其中铝和硅固定结合的铝聚烷基硅氮烷结构。以溶于有机溶剂的形式存在的铝化合物包括醇盐、螯合化合物、有机铝、卤化物等。铝化合物的加入量依赖于种类而变化，但作为铝，基于聚硅氮烷为0.001-10重量％，优选0.01-10重量％。对于含铝聚烷基硅氮烷的详细情况，应当参考日本第105185/1999号未审专利公开。
将本发明的聚烷基硅氮烷溶于有机溶剂待用，优选没有活性氢的惰性有机溶剂。这样的有机溶剂的例子包括芳族烃溶剂如苯、甲苯、二甲苯、乙苯、二乙苯、三甲苯、或三乙苯；脂环族烃溶剂如环己烷、环己烯、十氢化萘、乙基环己烷、甲基环己烷、对烯(p-menthine)、或二戊烯(柠檬烯)；醚溶剂如二丙醚或二丁醚；和酮溶剂如甲基异丁基酮。
通过将聚丙烯酸酯或聚甲基丙烯酸酯加入到包含上述聚烷基硅氮烷的有机溶剂溶液中，而获得本发明的涂料组合物。
用于本发明的聚丙烯酸酯或聚甲基丙烯酸酯是聚丙烯酸酯或聚甲基丙烯酸酯的均聚物或共聚物，它们的具体例子包括聚丙烯酸甲酯、聚丙烯酸乙酯、聚丙烯酸丁酯、聚甲基丙烯酸甲酯、聚甲基丙烯酸乙酯、聚甲基丙烯酸丁酯、聚甲基丙烯酸异丁酯、和它们的嵌段共聚物和其它共聚物。
作为本发明中的聚丙烯酸酯或聚甲基丙烯酸酯，使用数均分子量为1,000-800,000的那些。当数均分子量小于1,000时，由于聚丙烯酸酯或聚甲基丙烯酸酯在低温下升华不形成多孔涂层。当数均分子量超过800,000时，孔尺寸增加以引起空隙，因此降低涂层强度。因此，两种情况都不是优选的。本发明中聚丙烯酸酯或聚甲基丙烯酸酯的数均分子量优选为10,000-600,000，和当数均分子量为50,000-300,000时获得特别优选的结果。
控制本发明中聚丙烯酸酯或聚甲基丙烯酸酯的量为5-150重量％，基于使用的聚烷基硅氮烷。当聚丙烯酸酯或聚甲基丙烯酸酯的量小于5重量％时，不足够使涂层为多孔。另一方面，当量大于150重量％时，缺陷如空隙和裂缝发生，因此降低涂层强度。因此，它不是优选的。本发明中聚丙烯酸酯或聚甲基丙烯酸酯的量优选为10-120重量％，和当量为20-100重量％时获得特别优选的结果。
一般将聚丙烯酸酯或聚甲基丙烯酸酯以通过在有机溶剂中溶解聚酯而制备的溶液的形式加入到聚烷基硅氮烷溶液中。在此情况下，与用于聚烷基硅氮烷溶液制备的相同有机溶剂可用作有机溶剂。作为其中溶解聚丙烯酸酯或聚甲基丙烯酸酯的有机溶剂，使用上述没有活性氢的惰性有机溶剂。当在有机溶剂中溶解之后使用聚丙烯酸酯或聚甲基丙烯酸酯时，可以控制聚丙烯酸酯或聚甲基丙烯酸酯的浓度为5-80重量％，优选10-40重量％。可以在加入聚丙烯酸酯或聚甲基丙烯酸酯之后通过物理搅拌获得均相溶液。也可以将聚丙烯酸酯或聚甲基丙烯酸酯自身加入并溶于聚烷基硅氮烷溶液。
在控制或不控制聚烷基硅氮烷的浓度的情况下，可以将包含聚烷基硅氮烷和聚丙烯酸酯或聚甲基丙烯酸酯的获得有机溶剂溶液作为涂料组合物涂敷到基材表面上。
涂敷包含聚烷基硅氮烷和聚丙烯酸酯或聚甲基丙烯酸酯的涂料组合物到基材表面上的方法的例子包括常规已知的方法，例如，旋转涂敷方法，浸渍方法，喷涂方法，和转移方法。
在种种气氛中焙烧在基材表面上形成的聚烷基硅氮烷涂层。该气氛包括，例如，几乎不包含水汽的气氛，如干燥空气、干燥氮气、或干燥氦气，或包含水汽的气氛，如大气空气、变湿的大气空气、或变湿的氮气。焙烧温度为50-600℃，优选300-500℃，和焙烧时间为一分钟到一小时。
根据本发明，通过如下方式有利地制备具有低介电常数和良好涂层质量的二氧化硅涂层：在基材表面上形成聚烷基硅氮烷涂层，在含水汽气氛中初步加热涂层，让涂层在大气空气中静置较长的时间(例如，24小时)，和通过在干燥气氛中加热而焙烧涂层。在此情况下，在含水汽气氛中，水汽含量为0.1体积％或更大，和优选1体积％或更大。这样气氛的例子包括大气空气、变湿的大气空气、或变湿的氮气。在干燥气氛中，水汽含量为0.5体积％或更小，优选0.05体积％或更小。干燥气氛的例子包括干燥空气、氮气、氩气、和氦气。初步加热温度为50-300℃。焙烧温度为100-500℃，优选300-500℃。
在上述焙烧中，仅将在聚烷基硅氮烷中Si-H，Si-R(R：烃基)和Si-N键中的Si-N键氧化和转化成Si-O键以形成包含未氧化Si-H和Si-R键的二氧化硅涂层。特别地，在有用加热焙烧含铝聚烷基硅氮烷涂层的情况下，Si-N键的氧化优选由铝的催化作用进行，甚至不让涂层在大气空气中静置较长的时间。因此，本发明允许通过选择氧化Si-N键形成的Si-O键，和未氧化的Si-H和Si-R键，在形成的二氧化硅涂层中存在，因此使得可以获得具有低密度的二氧化硅涂层。一般情况下，二氧化硅涂层的介电常数随涂层密度的降低而降低，而当降低涂层密度时发生高介电物质的水吸收。因此，产生的问题是当将二氧化硅涂层在大气空气中静置时介电常数增加。在本发明包含Si-H和Si-R键的二氧化硅涂层的情况下，由于这些键具有抗水性可以防止水的吸收，而不管其具有的低密度。本发明的二氧化硅涂层还具有的优点在于由于低密度涂层的内部应力较低，较不可能引起裂缝。
在涂层的焙烧中，通过涂层中聚丙烯酸酯或聚甲基丙烯酸酯的升华，在二氧化硅涂层中形成直径为5-30nm的微孔。微孔的存在进一步降低二氧化硅涂层的密度，并因此进一步降低二氧化硅涂层的相对介电常数。这是由于在聚烷基硅氮烷和聚丙烯酸酯或聚甲基丙烯酸酯之间的相容性非常良好。在涂层的焙烧期间，聚丙烯酸酯或聚甲基丙烯酸酯的使用防止Si-OH键在聚烷基硅氮烷中形成。因此，二氧化硅涂层保持抗水性，和甚至当在包含水汽的大气空气中静置时由于微孔几乎不增加而降低相对介电常数。如上所述，根据本发明，使得可以获得多孔二氧化硅涂层，该涂层能够稳定保持小于2.5，优选2.0或更小，偶然约1.6的非常低相对介电常数，与此相结合的由于二氧化硅涂层的键组分(SiH，SiR)密度和抗水性赋予的降低，以及由于微孔，整个涂层密度的降低。因此，由于不要求在常规多孔二氧化硅涂层中用于防止水分吸收要求的抗水剂处理，考虑到制造成本它是有利的，且具有不由有机基团的引入损害无机材料的优点。
本发明的多孔二氧化硅涂层具有耐各种化学品的性能和允许涂层承受由CMP工艺除去布线材料的步骤的机械强度，因此它可用作中间层电介质，该电介质与包括Damasin工艺的最近的高度集成工艺相容。具体地，本发明的多孔二氧化硅涂层由下述纳米压痕方法测量的模量为2.5GPa或更高，即对于多孔材料显著高的机械强度，以及由下述蚀刻残余物的剥离剂确定的蚀刻速率为1.0埃/min或更小，和优选0.8埃/min或更小，即高的耐各种化学品性能。
提及本发明多孔二氧化硅涂层的其它性能，密度为0.5-1.4g/cm3，和优选0.7-1.1g/cm3，和涂层厚度中的裂缝限制是1.0μm或更大，和优选10μm或更大，另外，内部应力为2.0×104N/cm2或更小，和优选1.0×104N/cm2或更小。二氧化硅涂层中以Si-H或Si-R键(R：烃基)形式存在的Si含量为10-100原子％，和优选25-75原子％，基于二氧化硅多孔涂层中包含的Si原子数目。以Si-N键形式存在的Si含量为5原子％或更小。
在焙烧之后获得的多孔二氧化硅涂层的厚度依赖于基材表面的目的而变化，但通常为0.01-5μm，和优选0.1-2μm。当用作中间层电介质时，厚度为0.1-2μm。
如上所述，本发明的多孔二氧化硅涂层具有低密度和具有的优点在于，涂层厚度中的裂缝限制，即其中可以形成涂层而不引起涂层裂缝的最大涂层厚度为5μm或更大。在常规二氧化硅涂层的情况下，涂层厚度中的裂缝限制为0.5-1.5μm。因此，本发明的二氧化硅涂层与常规二氧化硅涂层相比显示出高的技术效果。
本发明首先提供如下性能良好平衡结合的多孔二氧化硅涂层：稳定的低相对介电常数，允许涂层承受最近的微布线工艺的机械强度，和耐各种化学品的性能。本发明多孔二氧化硅涂层作为中间层电介质在半导体装置中的用途使得可以达到集成电路集成密度的进一步增加，和进一步多层化。
除用作中间层电介质以外，可以通过使用本发明的涂料组合物，在各种材料如金属、陶瓷或木材的固体表面上形成二氧化硅涂层。根据本发明，提供含有在其上形成的二氧化硅涂层的金属基材(硅、不锈钢(SUS)、钨、铁、铜、锌、黄铜、或铝)，和含有在其上形成的二氧化硅涂层的陶瓷基材(金属氧化物如二氧化硅、氧化铝、氧化镁、氧化钛、氧化锌和氧化钽，金属氮化物如氮化硅、氮化硼和氮化钛，或碳化硅)。
如下实施例进一步详细说明本发明。
评价二氧化硅涂层物理性能的方法如下。
(相对介电常数)
将由Dow Corning Inc.制造的Pyrex玻璃板(厚度：1mm，尺寸：50mm×50mm)按顺序，采用中性洗涤剂，稀NaOH水溶液和稀H2SO4水溶液充分洗涤，和然后干燥。通过真空沉积方法在玻璃板整个表面上形成Al涂层(0.2μm)。在通过旋转涂敷方法采用聚烷基硅氮烷溶液涂敷玻璃板之后，将获得的聚烷基硅氮烷涂层(尺寸为约3mm×3mm)由棒涂敷器通过摩擦从玻璃板的四个角除去，以形成用于取出电信号的部分。随后，根据实施例或对比例的方法将涂层转化成二氧化硅涂层。将获得的二氧化硅涂层由SUS掩模覆盖和通过真空沉积方法形成Al涂层(形状为2mm×2mm正方形的18个图案，厚度为2μm)。由YHP Inc.制造的阻抗分析仪4192ALF测量电容。由光谱椭圆计(由J.A.Woollam Inc.制造的M-44)测量涂层的厚度。使用如下公式计算相对介电常数。
相对介电常数＝(电容[pF]×涂层厚度[μm])/35.4
通过计算18个测量值的平均值确定相对介电常数。
(涂层密度)
由电子天平测量直径为4英寸(10.16cm)和厚度为0.5mm的硅晶片的重量。在通过旋转涂敷方法采用聚烷基硅氮烷溶液涂敷硅晶片之后，根据实施例或对比例的方法将获得的聚硅氮烷涂层转化成二氧化硅涂层和再次由电子天平测量涂敷硅晶片的重量。重量的差值取为涂层的重量。以与相对介电常数评价情况下相同的方式，由光谱椭圆计(由J.A.Woollam Inc.制造的M-44)测量涂层的厚度。通过如下公式计算涂层密度。
涂层密度[g/cm3]＝(涂层重量[g])×(涂层厚度[μm])/0.008。
(内部应力)
将关于直径为4英寸(10.16cm)和厚度为0.5mm的硅晶片翘曲的数据输入由Tencor Corporation制造的激光内部应力测量系统，型号FLX-2320。在通过旋转涂敷方法采用聚烷基硅氮烷溶液涂敷硅晶片之后，根据实施例或对比例的方法将获得的涂层转化成二氧化硅涂层并冷却到室温(23℃)。然后，由Tencor Corporation制造的激光内部应力测量系统型号FLX-2320测量内部应力。以与相对介电常数评价情况下相同的方式，由光谱椭圆计(由J.A.WoollamInc.制造的M-44)测量涂层的厚度。
(涂层厚度的裂缝限制)
在通过旋转涂敷方法采用聚烷基硅氮烷溶液涂敷直径为4英寸(10.16cm)和厚度为0.5mm的硅晶片之后，根据实施例或对比例的方法将获得的涂层转化成二氧化硅涂层。通过控制聚烷基硅氮烷溶液的浓度或旋转涂敷器的旋转速度，制备含有不同厚度在约0.5-3μm范围内的涂层的样品。通过显微镜(放大率：×120)观察焙烧的薄涂层并确定它是否发生裂缝。不发生裂缝的最大涂层厚度取为涂层厚度的裂缝限制。
(模量/纳米压痕方法)
在通过旋转涂敷方法采用聚烷基硅氮烷溶液涂敷直径为4英寸(10.16cm)和厚度为0.5mm的硅晶片之后，根据实施例或对比例的方法将获得的涂层转化成二氧化硅涂层。通过用于薄膜的机械性能-评价系统(由Nano Instruments Inc.制造的纳米压痕仪)测量获得二氧化硅涂层的模量。
(蚀刻速率)
通过由光谱椭圆计(由J.A.Woollam Inc.制造的M-44)测量厚度，和将厚度除以化学处理时间(min)，计算蚀刻速率。在以下实施例中描述用于蚀刻速率测量的化学品。
参考实施例1[聚甲基硅氮烷的合成(1)]
给由不锈钢制成的内部容积为5L的罐式反应器装配一个用于加入原材料的不锈钢罐。在采用干燥氮气置换反应器内部的气氛之后，将780g甲基三氯硅烷加入到用于加入原材料的不锈钢罐中，并通过强制加料系统，使用氮气引入罐式反应器中。然后，将用于加入原材料的含吡啶罐连接到反应器，和使用氮气相似地强制加入4kg吡啶。将反应器中的压力调节到1.0kg/cm2，和将反应器中混合液体的温度控制到-4℃。将氨鼓泡入液体中同时搅拌，当反应器中的压力达到2.0kg/cm2时停止氨的进料。打开排气管线以降低反应器中的压力，和随后将干燥氮气鼓泡入液体层中一小时，因此以除去过量氨。
将获得的产物在压力下在干燥氮气气氛中通过压力漏斗过滤除去，以获得3200ml滤液。由蒸发器蒸馏出吡啶以获得约340g聚甲基硅氮烷。
获得的聚甲基硅氮烷的数均分子量由GPC(展开液：CHCl3)测量。结果是，它由聚苯乙烯标准物标定为1800。IR(红外吸收)光谱显示基于N-H在大约3350和1200cm-1波数的吸收，基于Si-C在2900和1250cm-1的吸收，和基于Si-N-Si在1020-820cm-1的吸收。
参考实施例2[聚甲基硅氮烷的合成(2)]
重复以上参考实施例1中的相似方式，区别在于采用720g甲基三氯硅烷和65g二甲基二氯硅烷的混合物替代780g甲基三氯硅烷，因此以产生约370g聚甲基硅氮烷。
获得的聚甲基硅氮烷的数均分子量由GPC(展开液：CHCl3)测量。结果是，它由聚苯乙烯标准物标定为1400。IR(红外吸收)光谱显示基于N-H在大约3350和1200cm-1波数的吸收，基于Si-C在2900和1250cm-1的吸收，和基于Si-N-Si在1020-820cm-1的吸收。
参考实施例3[全氢聚硅氮烷的合成]
将内部容积为2L的四颈烧瓶装配的气体鼓泡管，机械定标器和杜瓦冷凝器。在由干燥氮气置换反应器的气氛之后，将1500ml干燥吡啶加入到四颈烧瓶中然后冰冷却。将100g二氯硅烷加入以生产为白色固体的加合物(SiH2Cl2·2C5H5N)。将反应混合物冰冷却和将70g氨鼓泡入反应混合物同时搅拌。随后，干燥氮气鼓泡入液体层中30分钟以除去过量氨。
将获得的产物在减压下在干燥氮气气氛中通过布氏漏斗过滤除去，以获得1200ml滤液。由蒸发器蒸馏出吡啶以获得40g全氢聚硅氮烷。
获得的全氢聚硅氮烷的数均分子量由GPC(展开液：CDCl3)测量。结果是，它由聚苯乙烯标准物标定为800。IR(红外吸收)光谱显示基于N-H在大约3350和1200cm-1波数的吸收，基于Si-H在2170cm-1的吸收，和基于Si-N-Si在1020-820cm-1的吸收。
实施例1(参考实施例1/聚甲基丙烯酸异丁酯＝4∶1)
将80g在参考实施例1中制备的聚甲基硅氮烷在二丁醚中的15％溶液，与3g分子量为约160,000的聚甲基丙烯酸异丁酯在17g二丁醚中的溶液混合，并充分搅拌混合物。随后，将溶液通过由Advantech Co.，Ltd.制造的过滤精度为0.2μm的PTFE注射器过滤器过滤。将滤液使用旋转涂敷器(2000rpm，20秒)涂敷到直径为10.2cm(4英寸)和厚度为0.5mm的硅晶片上和然后在室温下干燥(5分钟)。将硅晶片在150℃的热板上，然后在280℃下在大气空气中(25℃，相对湿度：40％)各加热3分钟。将涂层在大气空气(25℃，相对湿度：40％)中静置24小时，和然后在干燥氮气气氛中在400℃下焙烧30分钟。IR(红外吸收)光谱主要显示基于Si-O在1020和450cm-1波数的吸收，基于Si-C在1270和780cm-1波数的吸收，和基于C-H在2970cm-1波数的吸收，而基于N-H在大约3350和1200cm-1波数的吸收和基于聚甲基丙烯酸异丁酯的吸收消失。
评价获得的涂层。结果是，涂层的相对介电常数为2.2，密度为1.0g/cm3，内部应力为3.0×108达因/cm2，和涂层厚度中的裂缝限制至少为5μm。将获得的涂层在大气空气中在温度为23℃和相对湿度为50％的条件下静置一周并再次测量相对介电常数。结果是，它保持不变。
涂层由纳米压痕方法测量的模量为2.6GPa。
此外，对于二氧化硅涂层进行采用如下物质的耐用性(相容性)测试：ACT-970(Ashland Chemical Inc.)，ST-210，ST-250(ATMIInc.)，EKC265，EKC640(EKC Inc.)，它们广泛用作蚀刻残余物的剥离剂。结果是，在每种情况下蚀刻速率为0.7埃/min或更小，及采用此测试的介电常数的增加在1.3％之内。
实施例2(参考实施例2/BR1122＝2∶1，三(乙酰乙酸乙酯)铝)
将160g在参考实施例2中制备的聚甲基硅氮烷在二丁醚中的20％溶液，与8g甲基丙烯酸酯(由Mitsubishi rayon Inc.制造的BR1122)在32g二丁醚中的溶液混合，并充分搅拌混合物。将5g三(乙酰乙酸乙酯)铝和95g二丁醚混合入溶液中，及然后将24g溶液除去并混合入聚甲基硅氮烷溶液中，充分搅拌混合物。随后，将溶液通过由Advantech Co.，Ltd.制造的过滤精度为0.2μm的PTFE注射器过滤器过滤。将滤液使用旋转涂敷器(2000rpm，20秒)涂敷到直径为20.3cm(8英寸)和厚度为1mm的硅晶片上然后在室温下干燥(5分钟)。将硅晶片在150℃的热板上，然后在220℃下，和然后在280℃下在大气空气中(25℃，相对湿度：40％)各加热3分钟。将涂层在干燥氮气气氛中在400℃下焙烧10分钟。IR(红外吸收)光谱主要显示基于Si-O在1020和450cm-1波数的吸收，基于Si-C在1280和780cm-1波数的吸收，和基于C-H在2980cm-1波数的吸收，而基于N-H在大约3350和1200cm-1波数的吸收和基于BR1122的吸收消失。
评价获得的涂层。结果是，涂层的相对介电常数为2.1，密度为0.9g/cm3，内部应力为2.8×108达因/cm2，和涂层厚度中的裂缝限制至少为5μm。将获得的涂层在大气空气中在温度为23℃和相对湿度为50％的条件下静置一周并再次测量相对介电常数。结果是，它保持不变。
涂层由纳米压痕方法测量的模量为2.5GPa。
此外，对于二氧化硅涂层进行采用如下物质的相容性测试：ACT-970(Ashland Chemical Inc.)，ST-210，ST-250(ATMI Inc.)，它们广泛用作蚀刻残余物的剥离剂。结果是，在每种情况下蚀刻速率为0.8埃/min或更小，和采用此测试的介电常数的增加在1.6％之内。
实施例3(参考实施例1/PnBMA＝3∶1)
将90g在参考实施例1中制备的聚甲基硅氮烷在二丁醚中的16％溶液，与30g分子量为约140,000的聚甲基丙烯酸正丁酯在二丁醚中的16％溶液混合，并充分搅拌混合物。随后，将溶液通过由Advantech Co.，Ltd.制造的过滤精度为0.2μm的PTFE注射器过滤器过滤。将滤液使用旋转涂敷器(2200rpm，20秒)涂敷到直径为20.3cm(8英寸)和厚度为1mm的硅晶片上然后在室温下干燥(5分钟)。将硅晶片在150℃的热板上，然后在280℃下在大气空气中(25℃，相对湿度：40％)各加热3分钟。将涂层在大气空气(22.5℃，相对湿度：54％)中静置24小时，然后在干燥氮气气氛中在400℃下焙烧10分钟。IR(红外吸收)光谱主要显示基于Si-O在1020和450cm-1波数的吸收，基于Si-C在1270和780cm-1波数的吸收，和基于C-H在2970cm-1波数的吸收，而基于N-H在3350和1200cm-1波数的吸收和基于聚甲基丙烯酸正丁酯的吸收消失。
评价获得的涂层。结果是，涂层的相对介电常数为2.0，密度为1.0g/cm3，内部应力为2.8×108达因/cm2，和涂层厚度中的裂缝限制至少为5μm。将获得的涂层在大气空气中在温度为23℃和相对湿度为50％的条件下静置一周并再次测量相对介电常数。结果是，它保持不变。
涂层由纳米压痕方法测量的模量为2.5GPa。
此外，对于二氧化硅涂层进行采用如下物质的相容性测试：ACT-970(Ashland Chemical Inc.)，它们广泛用作蚀刻残余物的剥离剂。结果是，蚀刻速率为0.8埃/min，和在此测试之后的介电常数是2.0。
对比例1(甲基硅氧烷聚合物/BR1122＝4∶1)
将45g四甲氧基硅烷，140g甲基三甲氧基硅烷和18g二甲基二甲氧基硅烷溶于615g异丙醇，并向溶液中滴加60g的0.3N磷酸水溶液以引起水解，因此以产生甲基硅氧烷聚合物。将40g聚合物溶液与10g甲基丙烯酸酯(由Mitsubishi rayon Inc.制造的BR1122)在异丙醇中的20％的溶液混合，并充分搅拌混合物。随后，将溶液通过由Advantech Co.，Ltd.制造的过滤精度为0.2μm的PTFE注射器过滤器过滤。将滤液使用旋转涂敷器(1200rpm，20秒)涂敷到直径为20.3cm(8英寸)和厚度为1mm的硅晶片上然后在室温下干燥(5分钟)。将硅晶片在100℃的热板上，然后在280℃下在大气空气中(25℃，相对湿度：40％)各加热3分钟。将涂层在干燥氮气气氛中在400℃下焙烧30分钟。IR(红外吸收)光谱主要显示基于Si-O在1020和460cm-1波数的吸收，基于Si-C在1280和780cm-1波数的吸收，和基于C-H在2980cm-1波数的吸收，而基于BR1122的吸收消失。
评价获得的涂层。结果是，涂层的相对介电常数为2.3，密度为1.8g/cm3，内部应力为2.2×108达因/cm2，和涂层厚度中的裂缝限制至少为1.5μm。将获得的涂层在大气空气中在温度为23℃和相对湿度为50％的条件下静置一周并再次测量相对介电常数。结果是，它保持不变。
涂层由纳米压痕方法测量的模量为1.8GPa。
此外，对于二氧化硅涂层进行采用如下物质的相容性测试：ACT-970(Ashland Chemical Inc.)，其被广泛用作蚀刻残余物的剥离剂。结果是，蚀刻速率为3.4埃/min，和采用此测试介电常数增加到2.5。
对比例2(PPSZ-1，LPSZ-1(0.3)/PMMA＝4∶1，三(异丙氧基)铝)
将60g在参考实施例3中制备的全氢聚硅氮烷溶于240g二甲苯以制备聚硅氮烷溶液。将3g三(异丙氧基)铝与147g二甲苯混合入溶液中，然后将6g溶液除去并混合入聚硅氮烷溶液中。将15g分子量为100,000的聚甲基丙烯酸甲酯在60g二甲苯中的溶液与以上聚硅氮烷溶液混合，并充分搅拌混合物。随后，将溶液通过由Advantech Co.，Ltd.制造的过滤精度为0.2μm的PTFE注射器过滤器过滤。将滤液使用旋转涂敷器(2300rpm，20秒)涂敷到直径为10.2cm(4英寸)和厚度为0.5mm的硅晶片上然后在室温下干燥(5分钟)。将硅晶片在150℃的热板上，然后在220℃下在大气空气中(25℃，相对湿度：40％)各加热3分钟。将涂层在干燥氮气气氛中在400℃下焙烧30分钟。IR(红外吸收)光谱主要显示基于Si-O在1070和450cm-1波数的吸收，和基于Si-H在2250和880cm-1波数的吸收，而基于N-H在大约3350和1200cm-1波数的吸收和基于聚甲基丙烯酸甲酯的吸收消失。
评价获得的涂层。结果是，涂层的相对介电常数为1.8，密度为1.0g/cm3，内部应力为2.7×108达因/cm2，和涂层厚度中的裂缝限制至少为5μm。将获得的涂层在大气空气中在温度为23℃和相对湿度为50％的条件下静置一周并再次测量相对介电常数。结果是，它增加0.1-1.9。
涂层由纳米压痕方法测量的模量为1.9GPa。
此外，对于二氧化硅涂层进行采用如下物质的相容性测试：ACT-970(Ashland Chemical Inc.)，ST-210，ST-250(ATMI Inc.)，它们广泛用作蚀刻残余物的剥离剂。结果是，由于每种化学物质的涂层均消失，而不能测量蚀刻速率。
工业实用性
由本发明获得的多孔二氧化硅涂层稳定地显示非常低的相对介电常数，且还具有耐各种化学品的性能和允许涂层承受由CMP工艺除去布线材料的步骤的机械强度，因此它特别用作半导体装置用中间层电介质，该电介质与包括Damasin工艺的最近的高度集成工艺相容。

Claims (9)

1.一种相对介电常数小于2.5的多孔二氧化硅涂层，该涂层通过焙烧一种组合物的涂层而获得，所述组合物包括聚烷基硅氮烷和聚丙烯酸酯或聚甲基丙烯酸酯，
其中聚烷基硅氮烷含有由如下通式(1)和/或通式(2)表示的重复单元且数均分子量为100-50,000：
其中，R1，R2和R3每个独立地表示氢原子或含有1-3个碳原子的烷基，条件是R1和R2不能同时为氢原子；
             -(SiR4(NR5)1.5)-      (2)
其中，R4和R5每个独立地表示氢原子或含有1-3个碳原子的烷基，条件是R4和R5不能同时为氢原子，
其中聚丙烯酸酯或聚甲基丙烯酸酯的数均分子量为1,000-800,000；组合物中聚丙烯酸酯或聚甲基丙烯酸酯的量基于聚烷基硅氮烷为5-150重量％。
2.根据权利要求1的多孔二氧化硅涂层，其中在通式(1)中R1和R2每个独立地是氢原子或甲基和R3是氢原子，和在通式(2)中R4是甲基和R5是氢原子。
3.根据权利要求1的多孔二氧化硅涂层，其中聚烷基硅氮烷含有由通式(1)和(2)表示的两种重复单元且数均分子量为100-50,000，由通式(2)表示的重复单元数占由通式(1)和(2)表示的重复单元总数目的至少50％。
4.根据权利要求3的多孔二氧化硅涂层，其中由通式(2)表示的重复单元数占由通式(1)和(2)表示的重复单元总数目的至少80％。
5.根据权利要求1的多孔二氧化硅涂层，其中聚烷基硅氮烷是含铝聚烷基硅氮烷。
6.根据权利要求1的多孔二氧化硅涂层，其中组合物进一步包含基于聚烷基硅氮烷的量、铝含量为0.001-10重量％的铝化合物。
7.一种半导体装置，包括作为中间层电介质的根据权利要求1-6中任一项所述的多孔二氧化硅涂层。
8.一种制备多孔二氧化硅涂层的方法，包括在含水汽气氛中在50-300℃下预焙烧聚烷基硅烷氮涂层，通过采用涂层组合物涂敷基材获得所述聚烷基硅烷氮烷涂层，所述涂层组合物包括在有机溶剂中的聚烷基硅氮烷和聚丙烯酸酯或聚甲基丙烯酸酯，以及然后在干燥气氛中在300-500℃下焙烧涂层，
其中聚烷基硅氮烷含有由如下通式(1)和/或通式(2)表示的重复单元且数均分子量为100-50,000：
其中，R1，R2和R3每个独立地表示氢原子或含有1-3个碳原子的烷基，条件是R1和R2不能同时为氢原子；
              -(SiR4(NR5)1.5)-     (2)
其中，R4和R5每个独立地表示氢原子或含有1-3个碳原子的烷基，条件是R4和R5不能同时为氢原子，
其中聚丙烯酸酯或聚甲基丙烯酸酯的数均分子量为1,000-800,000；组合物中聚丙烯酸酯或聚甲基丙烯酸酯的量基于聚烷基硅氮烷为5-150重量％。
9.根据权利要求8的制备多孔二氧化硅涂层的方法，其中在焙烧涂层之前在大气空气中将初步焙烧的聚烷基硅氮烷涂层静置。
CNB018149189A 2000-08-29 2001-08-28 具有低介电常数的多孔硅质膜和半导体装置及涂料组合物 Expired - Fee Related CN1261509C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP259531/2000 2000-08-29
JP2000259531A JP4722269B2 (ja) 2000-08-29 2000-08-29 低誘電率多孔質シリカ質膜、半導体装置およびコーティング組成物、ならびに低誘電率多孔質シリカ質膜の製造方法
JP259531/00 2000-08-29

Publications (2)

Publication Number Publication Date
CN1449576A CN1449576A (zh) 2003-10-15
CN1261509C true CN1261509C (zh) 2006-06-28

Family

ID=18747701

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB018149189A Expired - Fee Related CN1261509C (zh) 2000-08-29 2001-08-28 具有低介电常数的多孔硅质膜和半导体装置及涂料组合物

Country Status (7)

Country Link
US (1) US20040028828A1 (zh)
EP (1) EP1321974B1 (zh)
JP (1) JP4722269B2 (zh)
KR (1) KR100802349B1 (zh)
CN (1) CN1261509C (zh)
TW (1) TWI252212B (zh)
WO (1) WO2002019410A1 (zh)

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003139698A (ja) * 2001-10-31 2003-05-14 Hitachi Housetec Co Ltd シリカ膜の評価方法及びシリカ被覆された成形体
JP3479648B2 (ja) * 2001-12-27 2003-12-15 クラリアント インターナショナル リミテッド ポリシラザン処理溶剤およびこの溶剤を用いるポリシラザンの処理方法
JP2003268356A (ja) * 2002-03-19 2003-09-25 Mitsui Chemicals Inc 撥水性多孔質シリカ膜の製造方法、該方法によって得られた撥水性多孔質シリカ膜およびその用途
US6825130B2 (en) 2002-12-12 2004-11-30 Asm Japan K.K. CVD of porous dielectric materials
JP4574124B2 (ja) * 2003-05-01 2010-11-04 Ａｚエレクトロニックマテリアルズ株式会社 コーティング組成物、多孔質シリカ質膜、多孔質シリカ質膜の製造方法及び半導体装置
TWI326114B (en) * 2003-07-18 2010-06-11 Az Electronic Materials Japan A phosphorous-containing silazane composition, a phosphorous-containing siliceous film, a phosphorous-containing siliceous filing material, a production method of a siliceous film and semiconductor device
JP4588304B2 (ja) * 2003-08-12 2010-12-01 Ａｚエレクトロニックマテリアルズ株式会社 コーティング組成物、およびそれを用いて製造した低誘電シリカ質材料
JP2006188547A (ja) * 2003-08-12 2006-07-20 Az Electronic Materials Kk コーティング組成物、およびそれを用いて製造した低誘電多孔質シリカ質材料
CN101252030A (zh) * 2004-03-02 2008-08-27 气体产品与化学公司 用于制备含溶剂的低介电材料的组合物
DE102004011212A1 (de) * 2004-03-04 2005-09-29 Clariant International Limited Perhydropolysilazane enthaltende Beschichtungen für Metall- und Polymeroberflächen
JP2006054353A (ja) * 2004-08-13 2006-02-23 Az Electronic Materials Kk フラットバンドシフトの少ないシリカ質膜およびその製造法
JP2006124684A (ja) * 2004-09-30 2006-05-18 Mitsubishi Materials Corp 光触媒塗料及び該塗料を用いた光触媒膜の製造方法
JP4578993B2 (ja) * 2005-02-02 2010-11-10 Ａｚエレクトロニックマテリアルズ株式会社 ポリシラザン処理溶剤およびこの溶剤を用いるポリシラザンの処理方法
WO2007072162A1 (en) * 2005-12-22 2007-06-28 University Of Cape Town Thick film semiconducting inks
JP2007273494A (ja) * 2006-03-30 2007-10-18 Fujitsu Ltd 絶縁膜形成用組成物及び半導体装置の製造方法
CN100444288C (zh) * 2006-07-21 2008-12-17 暨南大学 纳米孔型聚甲基硅氧烷低介电常数材料及其制备方法和应用
JPWO2008029834A1 (ja) * 2006-09-08 2010-01-21 Ａｚエレクトロニックマテリアルズ株式会社 シリカ質膜形成用組成物およびそれを用いたシリカ質膜の製造法
JP5058733B2 (ja) * 2007-09-12 2012-10-24 ＡｚエレクトロニックマテリアルズＩｐ株式会社 ケイ素含有微細パターン形成用組成物を用いた微細パターン形成方法
CN101837981B (zh) * 2010-04-30 2012-05-23 南开大学 一种多级孔结构介孔二氧化硅材料及其制备方法
JP5405437B2 (ja) 2010-11-05 2014-02-05 ＡｚエレクトロニックマテリアルズＩｐ株式会社 アイソレーション構造の形成方法
US8460753B2 (en) * 2010-12-09 2013-06-11 Air Products And Chemicals, Inc. Methods for depositing silicon dioxide or silicon oxide films using aminovinylsilanes
CN103833039B (zh) * 2014-01-17 2015-11-25 中国地质大学（北京） 一种珊瑚状二氧化硅非晶纳/微米结构的制备方法
GB201411822D0 (en) * 2014-07-02 2014-08-13 Pilkington Group Ltd Planarisation of a coating
KR101833800B1 (ko) * 2014-12-19 2018-03-02 삼성에스디아이 주식회사 실리카계 막 형성용 조성물, 실리카계 막의 제조방법 및 상기 실리카계 막을 포함하는 전자 소자
KR20180126451A (ko) * 2016-01-20 2018-11-27 더 홍콩 유니버시티 오브 사이언스 앤드 테크놀러지 유기 반도체 제형 및 이의 용도
CN107022269B (zh) * 2017-04-10 2020-04-07 北京易净星科技有限公司 自清洁超硬聚硅氮烷疏水涂料及其制备和使用方法
KR102153276B1 (ko) * 2018-09-28 2020-09-09 세메스 주식회사 유전막 형성 방법 및 반도체 장치의 제조 방법

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3414488B2 (ja) * 1994-04-28 2003-06-09 東燃ゼネラル石油株式会社 透明な有機／無機ハイブリッド膜の製造方法
JPH11105186A (ja) * 1997-09-30 1999-04-20 Tonen Corp 低誘電率シリカ質膜
JP3939408B2 (ja) * 1997-09-30 2007-07-04 Ａｚエレクトロニックマテリアルズ株式会社 低誘電率シリカ質膜
US6042994A (en) * 1998-01-20 2000-03-28 Alliedsignal Inc. Nanoporous silica dielectric films modified by electron beam exposure and having low dielectric constant and low water content
US6329017B1 (en) * 1998-12-23 2001-12-11 Battelle Memorial Institute Mesoporous silica film from a solution containing a surfactant and methods of making same
US6204202B1 (en) * 1999-04-14 2001-03-20 Alliedsignal, Inc. Low dielectric constant porous films
JP4408994B2 (ja) * 1999-07-13 2010-02-03 Ａｚエレクトロニックマテリアルズ株式会社 低誘電率多孔質シリカ質膜、半導体装置およびコーティング組成物

Also Published As

Publication number Publication date
EP1321974A4 (en) 2009-02-25
US20040028828A1 (en) 2004-02-12
EP1321974B1 (en) 2014-10-08
EP1321974A1 (en) 2003-06-25
JP4722269B2 (ja) 2011-07-13
CN1449576A (zh) 2003-10-15
TWI252212B (en) 2006-04-01
KR20030038720A (ko) 2003-05-16
KR100802349B1 (ko) 2008-02-13
WO2002019410A1 (en) 2002-03-07
JP2002075982A (ja) 2002-03-15

Similar Documents

Publication Publication Date Title
CN1261509C (zh) 具有低介电常数的多孔硅质膜和半导体装置及涂料组合物
JP5020425B2 (ja) 微細溝をシリカ質材料で埋封する方法
CN1196649C (zh) 具有低介电常数的多孔硅石涂层、半导体设备和涂料组合物
CN1355858A (zh) 由聚合物的分解获得的低介电纳米孔材料
WO2004026765A1 (ja) 多孔質フィルムの改質方法及び改質された多孔質フィルム並びにその用途
JP4588304B2 (ja) コーティング組成物、およびそれを用いて製造した低誘電シリカ質材料
CN1680466A (zh) 用多面体分子倍半硅氧烷，形成半导体器件用层间电介质膜的方法
CN1328346C (zh) 涂料组合物、多孔硅质膜、用于制备多孔硅质膜的方法以及半导体装置
KR20080017368A (ko) 수소 실세스퀴옥산의 경화 방법 및 나노미터 크기의트렌치에서의 치밀화 방법
CN1823406A (zh) 低介电常数膜及其制造方法、以及使用它的电子器件
CN1313371C (zh) 含有中孔二氧化硅层的电子器件及制备该中孔二氧化硅层的组合物
CN1572816A (zh) 硅氧烷基的树脂和使用其制造的半导体器件的层间绝缘膜
JP4920252B2 (ja) リン含有シラザン組成物、リン含有シリカ質膜、リン含有シリカ質充填材、リン含有シリカ質膜の製造方法及び半導体装置
JP2006188547A (ja) コーティング組成物、およびそれを用いて製造した低誘電多孔質シリカ質材料

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: AZ ELECTRON MATERIAL ( JAPAN )) CO., LTD.

Free format text: FORMER OWNER: CLARIANT INTERNATIONAL LTD.

Effective date: 20050408

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20050408

Address after: Japan Tokyo (113-0021) the Beijing area of the Komagome two chome 28 No. 8 Green Beijing office building

Applicant after: Clariant Int Ltd.

Address before: Mu Tengci, Switzerland

Applicant before: Clariant International Ltd.

C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: AZ ELECTRONIC MATERIALS IP (JAPAN) K.K.

Free format text: FORMER OWNER: AZ ELECTRONIC MATERIAL (JAPAN) CO., LTD.

Effective date: 20120522

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20120522

Address after: [Japan's Tokyo (113-0021) the Beijing area of the Komagome two chome 28 No. 8 Green Beijing office building]

Patentee after: AZ Electronic Materials (Japan) K. K.

Address before: [Japan's Tokyo (113-0021) the Beijing area of the Komagome two chome 28 No. 8 Green Beijing office building]

Patentee before: AZ electronic materials (Japan) Co., Ltd.

ASS Succession or assignment of patent right

Owner name: MERCK PATENT GMBH

Free format text: FORMER OWNER: AZ ELECTRONIC MATERIALS IP (JAPAN) K.K.

Effective date: 20150410

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20150410

Address after: Darmstadt

Patentee after: Merck Patent GmbH

Address before: Japan Tokyo (113-0021) the Beijing area of the Komagome two chome 28 No. 8 Green Beijing office building

Patentee before: AZ Electronic Materials (Japan) K. K.

CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20060628

Termination date: 20170828

CF01 Termination of patent right due to non-payment of annual fee