KR20080017368A - 수소 실세스퀴옥산의 경화 방법 및 나노미터 크기의트렌치에서의 치밀화 방법 - Google Patents

수소 실세스퀴옥산의 경화 방법 및 나노미터 크기의트렌치에서의 치밀화 방법 Download PDF

Info

Publication number
KR20080017368A
KR20080017368A KR1020077029377A KR20077029377A KR20080017368A KR 20080017368 A KR20080017368 A KR 20080017368A KR 1020077029377 A KR1020077029377 A KR 1020077029377A KR 20077029377 A KR20077029377 A KR 20077029377A KR 20080017368 A KR20080017368 A KR 20080017368A
Authority
KR
South Korea
Prior art keywords
trench
forming material
film forming
semiconductor substrate
curing
Prior art date
Application number
KR1020077029377A
Other languages
English (en)
Inventor
웨이 천
병근 황
재균 이
에릭 스코트 모이어
마이클 존 스파울딩
성 왕
Original Assignee
다우 코닝 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 다우 코닝 코포레이션 filed Critical 다우 코닝 코포레이션
Publication of KR20080017368A publication Critical patent/KR20080017368A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/312—Organic layers, e.g. photoresist
    • H01L21/3121—Layers comprising organo-silicon compounds
    • H01L21/3122—Layers comprising organo-silicon compounds layers comprising polysiloxane compounds
    • H01L21/3124—Layers comprising organo-silicon compounds layers comprising polysiloxane compounds layers comprising hydrogen silsesquioxane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/02134—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material comprising hydrogen silsesquioxane, e.g. HSQ
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y40/00—Manufacture or treatment of nanostructures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Formation Of Insulating Films (AREA)
  • Element Separation (AREA)
  • Semiconductor Memories (AREA)

Abstract

반도체 기판 내의 트렌치는, 반도체 기판 상에 그리고 트렌치 속으로 필름 형성 물질을 분배하는 단계(i), 분배된 필름 형성 물질을 산화제의 존재하에 저온인 제1 온도에서 제1 설정 시간 동안 경화시키는 단계(ii), 분배된 필름 형성 물질을 산화제의 존재하에 저온인 제2 온도에서 제2 설정 시간 동안 경화시키는 단계(iii), 분배된 필름 형성 물질을 산화제의 존재하에 고온인 제3 온도에서 제3 설정 시간 동안 경화시키는 단계(iv) 및 반도체 기판 내의 충전된 산화물 트렌치를 형성시키는 단계(v)에 의해 충전된다. 상기 필름 형성 물질은 수소 실세스퀴옥산이다.
필름 형성 물질, 수소 실세스퀴옥산, 반도체 기판, 트렌치 충전, 3단계 온도 설정.

Description

수소 실세스퀴옥산의 경화 방법 및 나노미터 크기의 트렌치에서의 치밀화 방법{Method of curing hydrogen silsesquioxane and densification in nano-schale trenches}
본 발명은 종횡비가 높은 나노미터 크기의 트렌치에서의 수소 실세스퀴옥산(HSQ)의 경화 방법에 관한 것이다. 높은 종횡비는 통상 좁고 깊은 트렌치를 의미한다. 트렌치의 깊이에 비해 트렌치의 너비가 좁을수록 종횡비는 더 커진다. 경화기술은 가습 스팀 및/또는 아산화질소 등과 같은 산화제의 존재하에 세 가지 온도 범위로 수행되는 세 가지 스테이지 과정을 포함한다.
집적회로 기술은 프리메탈 유전체(pre-metal dielectrics; PMD) 및 얕은 트렌치 절연재(STI)와 같은 회로를 절연시키기 위한 반도체 기판에서의 좁은 트렌치를 사용한다. 절연재는 절연층을 형성하고 표면 형태를 편평화하기 위해 트렌치 내에 침착된다. 화학적 증착(CVD) 및 스핀-온 유리 침착(SOD)은 이산화규소(SiO2) 층들 및 이산화규소계 층들과 같은 유전층을 형성하기 위해 반도체 기판 상의 트렌치를 충전시키는 데 통상적으로 사용되는 기술이다.
전형적인 CVD 방법은 가공 가스가 도입되거나 가열되는 반응기 챔버 속에 기판을 넣는 단계를 포함한다. 이는 기판 상에 목적하는 층을 침착시키는 일련의 화학반응을 유도한다. CVD 방법은 실란(SiH4) 또는 테트라에톡시실란 Si(OC2H5)4으로부터 제조된 이산화규소 필름을 제조하는 데 사용될 수 있다. 대기압 CVD, 저압 CVD 또는 플라즈마 증강 CVD와 같은 다양한 유형의 CVD 방법들이 공지되어 있다. 그러나, CVD 방법은, 트렌치 치수가 마이크로미터 이하 크기의 깊이에 도달하는 경우, 충분한 트렌치 충전이 어려워지는 단점을 가질 수 있다. 그러므로, CVD 기술은 본 발명에 따르는 종횡비가 높은 나노미터 크키의 트렌치 충전에 적합하지 않다.
전형적인 SOD 방법에서, HSQ 수지와 같은 필름 형성 물질을 함유하는 용액이 기판 위에 분산되며, 특정한 스핀 파라미터를 사용하여 스핀 스프레딩하여 균질한 박막을 형성한다. 용액의 스핀 적성은 박막의 품질 및 성능에 직접적인 영향을 미친다. 필름 형성 물질이 기판에 침착된 후, 필름 형성 물질이 경화된다. SOD는 본 발명의 방법에 따르는 기술이다.
[발명의 간단한 요약]
본 발명은 반도체 기판에서의 트렌치 충전방법에 관한 것이다. 이러한 트렌치는, 반도체 기판 상에 그리고 트렌치 속으로 필름 형성 물질을 분배시키는 단계, 분배된 필름 형성 물질을 산화제의 존재하에 저온인 제1 온도에서 제1 설정 시간 동안 경화시키는 단계, 분배된 필름 형성 물질을 산화제의 존재하에 저온인 제2 온 도에서 제2 설정 시간 동안 경화시키는 단계, 분배된 필름 형성 물질을 산화제의 존재하에 고온인 제3 온도에서 제3 설정 시간 동안 경화시키는 단계 및 반도체 기판 내의 충전된 산화물 트렌치를 형성하는 단계에 의해 충전된다.
필름 형성 물질은 수소 실세스퀴옥산의 용액이고, 산화제는 아산화질소, 산화질소, 가습 스팀 등일 수 있다. 수소 실세스퀴옥산 필름 형성 물질은 스핀-온 피복방법에 의해 반도체 기판 상에 그리고 트렌치 속으로 침착된다. 저온인 제1 온도는 20 내지 25℃로부터 100℃까지이고, 저온인 제2 온도는 100 내지 400℃이고, 고온인 제3 온도는 800 내지 900℃이다. 필요한 경우, 반도체 기판 내의 충전된 산화물 트렌치는 아산화질소의 존재하에 400 내지 800℃의 온도에서 치밀화될 수 있다. 제1 설정 시간, 제2 설정 시간 및 제3 설정 시간과 치밀화 기간은 각각 30 내지 60분이다. 본 발명의 이러한 양태 및 기타 양태는 상세한 설명을 숙지하면 명백해질 것이다.
도 1은, 필름을 도포하여 경화시키고 습식 에칭시킨 후, 패턴이 형성된 웨이퍼 상에 제조된 필름의 스캐닝 전자 현미경(SEM) 이미지의 횡단면을 도시한 것이다.
수소 실세스퀴옥산
본원에 사용된 수소 실세스퀴옥산은 프리세라믹 규소 함유 수지, 보다 특히 화학식 HSi(OH)x(OR)yOz /2의 단위를 함유하는 하이드리도실록산 수지(여기서, R은 각각 독립적으로 유기 그룹이며, 당해 유기 그룹은 산소 원자를 통해 규소에 결합하는 경우 가수분해성 치환체를 형성하며, 적합하게는 메틸, 에틸, 프로필 및 부틸과 같은 알킬 그룹; 페닐과 같은 아릴 그룹; 및 알릴 또는 비닐과 같은 알케닐 그룹이고, x는 0 내지 2이고, y는 0 내지 2이고, z는 1 내지 3이고, x + y + z의 합은 3이다)이다.
이들 수지는, 화학식 (HSiO3 /2)n의 완전 축합된 수소 실세스퀴옥산 수지(i); 부분적으로만 가수분해된, 즉 일부 ≡SiOR을 함유하는 수지(ii); 및/또는 부분적으로 축합된, 즉 일부 ≡SiOH를 함유하는 수지(iii)일 수 있다. 또한, 상기 수지는 수소 원자를 갖지 않거나 2개의 수소 원자를 갖는 규소 원자들을 약 10% 미만 함유하거나 산소 결핍(oxygen vacancy)을 함유할 수 있을 뿐만 아니라, 이들을 형성시키는 동안 또는 취급하는 동안 생성될 수 있는 ≡Si-Si ≡ 결합도 함유할 수 있다.
수소 실세스퀴옥산 수지는 통상 하기 화학식을 갖는 사다리형 또는 케이지형 중합체이다.
Figure 112007090183585-PCT00001
전형적으로, n은 4 이상의 값이다. 예를 들면, n이 4인 경우, 실세스퀴옥산 입방형 팔량체의 결합 배열은 다음과 같이 도시된다.
Figure 112007090183585-PCT00002
시리즈가 연장됨에 따라, 즉 n이 5 이상이면, 확실히 보다 고분자량의 이중-스트랜디드 폴리실록산이 형성되며, 이는 연장된 구조에서 규칙적이고 반복적인 가교결합을 함유한다.
수소 실세스퀴옥산 수지 및 이의 제조방법은 본원에 참조로 인용된 미국 특허 제3,615,272호(1971.10.26)에 기재되어 있다. 상기 특허의 방법에 따르면, 벤젠 설폰산 수화물 매질 속에서 트리클로로실란(HSiCl3)을 가수분해시키고 수성 황산으로 세척한 다음, 중화될 때까지 증류수로 세척함으로써, 최대 100 내지 300ppm의 실란올(≡SiOH)을 함유하는 거의 완전 축합된 수소 실세스퀴옥산 수지가 제조될 수 있다. 상기 용액을 여과하여 불용성 물질을 제거한 다음, 증발 건조시켜, 분말 형태의 고체 수지질의 중합체를 수득한다.
본원에 참조로 인용된 미국 특허 제5,010,159호(1991.4.23)는 탄화수소 용매 중에 용해된 하이드리도실란을 아릴 설폰산 수화물 매질로 가수분해하여 수지를 형성하는 또 다른 방법을 교시한다. 분말 형태의 고체 수지질의 중합체는 용매를 제거함으로써 회수할 수 있다. 대기압에서 용매를 증류시킴으로써 용매를 제거하여, 수지 40 내지 80%를 함유하는 농축물을 형성한 다음, 잔여 용매를 진공 및 약한 가열하에 제거한다.
본원에 참조된 일본 공개특허공보 제(소)59-178749호(1990.7.6), 제(소)60-086017호(1985.5.15) 및 제(소)63-107122호(1988.5.12)에 따라 산성 알콜 매질 속에 알콕시 또는 아실옥시실란을 가수분해시켜 제조한 수지를 포함하는, 기타 적합한 수지가 미국 특허 제4,999,397호(1991.3.12)에 기술되어 있다.
이러한 수지질 중합체의 용액은 용매 또는 용매 혼합물 속에 프리세라믹 규소 함유 수지를 단순히 용해시키거나 분산시킴으로써 형성될 수 있다. 사용될 수 있는 일부 적합한 용매는, 예를 들면, 벤젠, 톨루엔 및 크실렌과 같은 방향족 탄화수소; n-헵탄, 헥산, 옥탄 및 도데칸과 같은 알칸; 메틸 에틸 케톤 및 메틸 이소부틸 케톤(MIBK)과 같은 케톤; 헥사메틸디실록산, 옥타메틸트리실록산, 데카메틸테트라실록산 및 이들의 혼합물과 같은 선형 폴리디메틸실록산; 옥타메틸사이클로테트라실록산, 데카메틸사이클로펜타실록산, 도데카메틸사이클로헥사실록산 및 이들의 혼합물과 같은 사이클릭 폴리디메틸실록산; 부틸 아세테이트 및 이소아밀 아세테이트와 같은 에스테르; 또는 디에틸 에테르 및 헥실 에테르와 같은 에테르이다. 일반적으로, 용액을 형성하기에 충분한 용매가 사용되며, 이는 고형분 기준으로 통상 수지의 10 내지 85중량%의 범위이다.
본 발명은, 아산화질소(N2O), 산화질소(NO), 산소(O2), 가습 스팀 등과 같은 산화제가 고온에서 필름 형성 물질을 경화시키는 데 사용되는 경우, 종종 나노미터 크기의 트렌치의 상부에서의 필름 형성 물질이 나노미터 크기의 트렌치의 하부에서의 필름 형성 물질보다 치밀해지는 경향이 있다는 발견을 토대로 한다. 고온 경화하는 동안, 예를 들면, 트렌치의 상부에서의 필름 형성 물질은 산화제가 나노미터 크기의 트렌치의 하부에 도달하기 전에 산화제와 접촉한다. 이로 인해, 나노미터 크기의 트렌치의 하부에서의 필름 형성 물질이 충분히 산화되기 전에 트렌치의 상부에서의 필름 형성 물질이 산화된다. 이는 완전히 치밀화되고 완전히 충전된 나노미터 크기의 트렌치의 형성을 방해한다. 나노미터 크기의 트렌치의 상부에서의 경화된 필름 형성 물질은 산화제와 필름 형성 물질이 나노미터 크기의 트렌치 속으로 전혀 추가 침투할 수 없도록 막는 치밀한 표피층을 형성한다. 결과적으로, 나노미터 크기의 트렌치의 하부에서의 필름 형성 물질이 나노미터 크기의 트렌치의 상부에서의 필름 형성 물질과 동일한 정도로 완전하게 경화될 수 없다.
이러한 바람직하지 못한 결과는, 당해 분야의 숙련가들이 나노미터 크기의 트렌치에서 완전히 경화된 HSQ를 수득할 수 있도록 하는 본 발명에 따르는 방법에 의해 피할 수 있다. 본 발명에 따르는 방법은, 치밀한 표피층이 형성되기 전에 산화제와 필름 형성 물질이 나노미터 크기의 트렌치 속으로 완전히 확산 및/또는 침투되도록 한다. 이어서, 산화제는 HSQ 필름 형성 물질 속의 Si-H 그룹과 반응할 수 있으며, 이로써 실란올 그룹이 형성된다. 이들 반응은, 산화제와 필름 형성 물질을 둘 다 나노미터 크기의 트렌치의 하부 속으로 이동시키는 비교적 저온 범위에서 수행된다. 가습 스팀은 저온 경화를 위한 바람직한 산화제이다. 저온에서, 치밀한 표피층의 형성 가능성이 더 낮다. 그러므로, 가습 스팀은 나노미터 크기의 트렌치의 하부 속으로 완전히 침투 및/또는 확산될 수 있다. 이어서, 가습 스팀 산화제는 위에서 언급된 바와 같이 HSQ 필름 형성 물질에서 SiH 그룹과 반응하여 실란올 그룹을 형성할 수 있다.
가습 스팀 온도는, 치밀한 표피층이 형성되지 않을 정도로 충분히 낮은 범위를 유지하면서, 가습 스팀과 필름 형성 물질이 나노미터 크기의 트렌치의 깊이로 침투되도록 하기에 충분한 범위를 유지해야 한다. 저온에서 반응이 이루어질 충분한 시간이 경과한 후, 2개의 저온 경화 단계를 수행한 다음, 산화 환경에서 제3 단계인 고온 어닐링 단계를 수행한다. 따라서, 제3 단계는 필름 형성 물질 중의 실란올 그룹을 축합시키고, 이로써 산화규소가 나노미터 크기의 트렌치에서 형성된다. 그러므로, 우수한 습식 에칭 내성을 갖는 완전히 치밀화된 나노미터 크기의 트렌치가 수득된다. 이는, 상기 방법을 사용하여 트렌치 속에 치밀하게 충전된 물질을 생성시킬 수 있음을 나타낸다.
3단계 경화를 위한 온도 범위는, (i) 제1 저온 경화 온도가 20 내지 25℃의 실온 및/또는 주변 온도로부터 100℃까지이고, (ii) 제2 및/또는 침지 저온 경화 온도가 100 내지 400℃이고, (iii) 제3 고온 및/또는 어닐링 경화 온도가 800 내지 900℃이다. 제1 저온 경화 및 제2 및/또는 침지 저온 경화는 바람직한 산화제로서 가습 스팀의 존재하에 수행된다. 제3 고온 및/또는 어닐링 경화는 바람직한 산화제로서 가습 스팀 또는 아산화질소의 존재하에 수행된다. 기타 통상적인 산화제는 이를 사용해도 생성된 웨이퍼 표면에 치명적인 영향을 미치지 않는다는 조건하에 사용될 수 있다. 반도체 기판 내의 충전된 산화물 트렌치는 400 내지 800℃에서 아산화질소의 존재하에 추가로 치밀화될 수 있다. 3단계 경화 동안의 시간과 치밀화 동안의 시간은 각각 30 내지 60분이어야 한다.
기판은 상부에 트렌치가 형성되어 있는 반도체 기판이다. 반도체 기판은 특정하게 한정되지 않지만, 집적 회로의 제조시 사용되는 임의의 반도체 기판일 수 있다. 예를 들면, 기판은 규소 웨이퍼일 수 있다. 필름 형성 물질은 스핀-온 침착법(SOD)에 의해 도포된다. 스핀-온 침착법을 사용하는 경우, 조건은 상기 방법에 의해 형성된 필름의 바람직한 두께 및 선택된 특정 필름 형성 물질을 포함하는 다양한 인자에 따라 좌우될 것이다. 전형적으로, 필름 형성 물질이 침착되는 반도체 기판은 적어도 약 500 내지 약 6,000rpm의 속도로 회전한다. 침착 시간은 적어도 약 5초 내지 약 3분이다. 필름 형성 물질은 약 0.4ml/cm2의 양으로 침착된다. 그러나, 스핀 속도, 스핀 시간 및 사용된 필름 형성 물질의 양을 조절하여 바람직한 두께의 필름을 생성할 수 있다. 예를 들면, 바람직한 두께는 약 800nm로 조절될 수 있다.
상기 방법은 SOD 이후와 경화 이전에 용매의 전부 또는 일부를 제거하는 임의 단계를 포함할 수 있다. 용매는 주변압 또는 감압하의 가열과 같은 임의의 편리한 수단에 의해 제거할 수 있다. 용매는 적어도 약 250 내지 약 400℃의 온도로 가열함으로써 제거할 수 있다.
상기 방법은 두께가 약 800nm 이상인 실질적인 무균열 필름을 생성시킬 수 있다. 상기 방법은 기계적 강도가 우수한 필름을 생성할 수있다. 상기 방법은 유전 상수가 약 4 이하인 필름을 생성할 수 있다. 상기 방법은 규소 대 산소의 몰 비가 약 1 대 약 2인 양으로 규소 및 산소를 포함하는 필름을 생성시킬 수 있다. 상기 방법은 전자 장치를 제조하기 위한 공정 동안 침해적인 습식 에칭 기술에 대한 내성이 우수한 필름을 생성한다. 예를 들면, 실온에서 200:1 불소화수소산의 수용액에 1분 동안 노출시, 트렌치에서의 필름 손실로서 나타내는 내에칭성이 70 내지 100Å/분인 필름이 제조될 수 있다.
상술한 방법은 광범위한 용도에서 유전층으로서 사용되는 필름을 형성하는 데 사용될 수 있다. 예를 들면, 상기 방법은 전자 장치에서 프리메탈 유전체(PMD) 층, 얕은 트렌치 절연(STI), 내부층 유전체(ILD) 층 및 평탄화층을 형성하는 데 사용될 수 있다.
본 발명의 방법은 동적 랜덤 액세스 메모리(DRAM) 장치에서 STI 층의 형성으로 설명된다. DRAM 장치를 제조하기 위한 전형적인 방법에서, 상부에 다수의 세라믹 게이트가 형성되어 있는 규소 웨이퍼가 제공된다. 이러한 게이트들은 이들 사이에 트렌치를 갖는다. 종횡비(너비:깊이)는 1:10, 바람직하게는 1:8이다. 이들 트렌치는 10 내지 100nm 범위의 너비를 가질 수 있다.
본원의 방법은 DRAM 장치 이외에 다른 장치에서 사용될 수 있다. 예를 들면, 상기 방법은 LOGIC 장치 또는 메모리 장치(예: DRAM, 또는 정적 랜덤 액세스 메모리(SRAM))에서 유전층을 형성하는 데 사용될 수 있다. 상기 방법은 중앙 프로세싱 유니트(CPU) 장치에서 유전층을 형성하는 데 사용될 수 있다. CPU는 10 내지 12개의 유전층을 가질 수 있다. 상기 방법은 LOGIC 및 메모리 장치에서 얕은 트렌치 절연(STI)과 같은 트렌치 절연에도 사용될 수 있다. 상기 방법은 p-접합부 및 n-접합부를 절연시키기 위해, 그리고 도판트의 이동을 방지하기 위해 반도체 기판 상의 트렌치 또는 호올을 충전하는 데 사용될 수 있다.
다음 실시예는 본 발명을 보다 상세하게 설명하기 위해 제공된다.
실시예 1
옥타메틸트리실록산 중의 HSQ를 각각 4중량% 및 8중량%를 함유하는 2개의 미세 여과된 HSQ 용액을 사용하였다. 상기 필름을 규소 웨이퍼 표면 상에 스핀 피복하였다. 제1 저온 경화 단계에서, 필름을 초기에 가습 스팀 환경에서 30분 동안 100℃에서 유지시켰다. 제2 저온 경화 단계에서, 온도는 가습 스팀 환경에서 1시간 동안 250℃로 상승시켰다. 이러한 2개의 저온 경화 단계를 수행하는 동안, 가습 스팀을 트렌치 속에 보유시키면서 HSQ와 반응시켰다. 이어서, 필름을 가습 스팀 또는 아산화질소 환경에서 1시간 동안 800℃에서의 제3 고온 경화 단계에서 경화시켰다. 에칭은 필름을 200:1 불소화수소산 수용액에 60초 동안 노출시킴으로써 수행하고, 필름 손실을 측정한다. 생성된 필름은 도 1에 도시하였다.
실시예 2 - 비교 실시예
실시예 1의 과정을 반복하되, 800℃에서 가습 스팀을 사용하는 대신 통상적 인 산화 경화를 사용한다. 필름의 내에칭성은 관찰되지 않는다. 트렌치에 충전된 물질은 완전히 제거되었다.
실시예 3
실시예 1의 과정을 반복하되, 규소 웨이퍼의 나노미터 크기 범위의 트렌치 속의 경화된 HSQ 필름을 아산화질소(N2O) 환경하에 추가로 치밀화시켰다. 특히, 아산화질소 환경에서 규소 웨이퍼 상에 피복된 HSQ 박막의 경화는 상이한 온도를 사용하여 측정하였다. 실시예 1에서와 동일한 HF 에칭 과정을 사용하여 나노미터 크기 범위의 트렌치에서 습식 내에칭성을 측정하였다. 각각의 측정을 위한 가공 시간은 1시간이다. 표 1에 도시한 바와 같이, 아산화질소하에 경화된 HSQ 필름의 희석된 HF 용액 속에서의 필름 손실은 산소 또는 질소 환경하에서 경화된 HSQ 필름에 비해 감소되었다. 특히, 800℃에서 아산화질소하에 경화된 HSQ 필름의 필름 손실은 열적 산화물(thermal oxide) 필름의 필름 손실에 필적한다. 표 1에서 열적 산화물 필름의 값은 문헌에 공개된 데이타이다. 표 1은 또한, 높은 수치의 경도 및 모듈러스로부터 확인되는 바와 같이, 아산화질소하에 경화된 HSQ 필름의 기계적 특성(즉, 경도 및 모듈러스)이 증가함을 보여준다.
Figure 112007090183585-PCT00003

Claims (16)

  1. 반도체 기판 상에 그리고 트렌치 속으로 필름 형성 물질을 분배하는 단계(i),
    분배된 필름 형성 물질을 산화제의 존재하에 저온인 제1 온도에서 제1 설정 시간 동안 경화시키는 단계(ii),
    분배된 필름 형성 물질을 산화제의 존재하에 저온인 제2 온도에서 제2 설정 시간 동안 경화시키는 단계(iii),
    분배된 필름 형성 물질을 산화제의 존재하에 고온인 제3 온도에서 제3 설정 시간 동안 경화시키는 단계(iv) 및
    반도체 기판 내의 충전된 산화물 트렌치를 형성시키는 단계(v)를 포함하는, 반도체 기판 내의 트렌치를 충전시키는 방법.
  2. 제1항에 있어서, 필름 형성 물질이 수소 실세스퀴옥산 용액을 포함하는, 반도체 기판 내의 트렌치를 충전시키는 방법.
  3. 제1항에 있어서, 산화제가 아산화질소, 산화질소, 산소 및 가습 스팀으로 이루어진 그룹으로부터 선택되는, 반도체 기판 내의 트렌치를 충전시키는 방법.
  4. 제1항에 있어서, 필름 형성 물질이 반도체 기판 상에서 스핀-온 침착법에 의 해 트렌치 속으로 분배되는, 반도체 기판 내의 트렌치를 충전시키는 방법.
  5. 제1항에 있어서, 저온인 제1 온도가 20 내지 25℃로부터 100℃까지인, 반도체 기판 내의 트렌치를 충전시키는 방법.
  6. 제1항에 있어서, 저온인 제2 온도가 100 내지 400℃인, 반도체 기판 내의 트렌치를 충전시키는 방법.
  7. 제1항에 있어서, 고온인 제3 온도가 800 내지 900℃인, 반도체 기판 내의 트렌치를 충전시키는 방법.
  8. 제1항에 있어서, 제1 설정 시간, 제2 설정 시간 및 제3 설정 시간이 각각 30 내지 60분인, 반도체 기판 내의 트렌치를 충전시키는 방법.
  9. 제1항에 있어서, 반도체 기판 내의 충전된 산화물 트렌치를 아산화질소의 존재하에 400 내지 800℃의 온도에서 치밀화하는 단계(vi)를 추가로 포함하는, 반도체 기판 내의 트렌치를 충전시키는 방법.
  10. 제1항에 따르는 방법에 의해 제조된 충전된 트렌치를 갖는 반도체 기판.
  11. 반도체 기판 상에 그리고 트렌치 속으로 수소 실세스퀴옥산 필름을 분배하는 단계(i),
    분배된 수소 실세스퀴옥산을 산화제의 존재하에 20 내지 25℃로부터 100℃까지의 온도에서 제1 설정 시간 동안 경화시키는 단계(ii),
    분배된 수소 실세스퀴옥산을 산화제의 존재하에 100 내지 400℃에서 제2 설정 시간 동안 경화시키는 단계(iii),
    분배된 수소 실세스퀴옥산을 산화제의 존재하에 800 내지 900℃에서 제3 설정 시간 동안 경화시키는 단계(iv) 및
    반도체 기판 내의 충전된 산화물 트렌치를 형성시키는 단계(v)를 포함하는, 반도체 기판 내의 트렌치를 충전시키는 방법.
  12. 제11항에 있어서, 산화제가 아산화질소, 산화질소, 산소 및 가습 스팀으로 이루어진 그룹으로부터 선택되는, 반도체 기판 내의 트렌치를 충전시키는 방법.
  13. 제11항에 있어서, 수소 실세스퀴옥산 필름이 반도체 기판 상에 그리고 트렌치 속으로 스핀-온 침착법에 의해 분배되는, 반도체 기판 내의 트렌치를 충전시키는 방법.
  14. 제11항에 있어서, 제1 설정 시간, 제2 설정 시간 및 제3 설정 시간이 각각 30 내지 60분인, 반도체 기판 내의 트렌치를 충전시키는 방법.
  15. 제11항에 있어서, 반도체 기판 내의 충전된 산화물 트렌치를 아산화질소의 존재하에 400 내지 800℃의 온도에서 치밀화하는 단계(vi)를 추가로 포함하는, 반도체 기판 내의 트렌치를 충전시키는 방법.
  16. 제11항에 따르는 방법에 의해 제조된 충전된 트렌치를 갖는 반도체 기판.
KR1020077029377A 2005-06-15 2006-06-12 수소 실세스퀴옥산의 경화 방법 및 나노미터 크기의트렌치에서의 치밀화 방법 KR20080017368A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US69082505P 2005-06-15 2005-06-15
US60/690,825 2005-06-15

Publications (1)

Publication Number Publication Date
KR20080017368A true KR20080017368A (ko) 2008-02-26

Family

ID=37570951

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020077029377A KR20080017368A (ko) 2005-06-15 2006-06-12 수소 실세스퀴옥산의 경화 방법 및 나노미터 크기의트렌치에서의 치밀화 방법

Country Status (7)

Country Link
US (1) US20090032901A1 (ko)
EP (1) EP1891669A2 (ko)
JP (1) JP2008547194A (ko)
KR (1) KR20080017368A (ko)
CN (1) CN101185160A (ko)
TW (1) TW200707583A (ko)
WO (1) WO2006138055A2 (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100822604B1 (ko) * 2006-02-23 2008-04-16 주식회사 하이닉스반도체 반도체 소자의 소자분리막 형성방법
JPWO2009096603A1 (ja) * 2008-02-01 2011-05-26 Jsr株式会社 トレンチアイソレーションの形成方法
US8349985B2 (en) 2009-07-28 2013-01-08 Cheil Industries, Inc. Boron-containing hydrogen silsesquioxane polymer, integrated circuit device formed using the same, and associated methods
CN102597066B (zh) 2009-10-28 2014-10-22 道康宁公司 聚硅烷-聚硅氮烷共聚物及其制备和使用方法
US10189712B2 (en) * 2013-03-15 2019-01-29 International Business Machines Corporation Oxidation of porous, carbon-containing materials using fuel and oxidizing agent
KR102406977B1 (ko) * 2015-07-16 2022-06-10 삼성전자주식회사 소자 분리막을 포함하는 반도체 장치의 제조 방법
TWI785070B (zh) 2017-07-31 2022-12-01 美商陶氏有機矽公司 聚矽氧樹脂、相關方法、以及由其形成的膜
CN107393864A (zh) * 2017-08-29 2017-11-24 睿力集成电路有限公司 一种隔离结构及其制造方法
JP7372043B2 (ja) * 2019-03-29 2023-10-31 旭化成株式会社 修飾多孔質体、修飾多孔質体の製造方法、反射材、多孔質シート
US20230295446A1 (en) * 2020-07-01 2023-09-21 SiOx ApS An anti-fouling treated heat exchanger and method for producing an anti-fouling treated heat exchanger

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3615272A (en) * 1968-11-04 1971-10-26 Dow Corning Condensed soluble hydrogensilsesquioxane resin
US4756977A (en) * 1986-12-03 1988-07-12 Dow Corning Corporation Multilayer ceramics from hydrogen silsesquioxane
US4999397A (en) * 1989-07-28 1991-03-12 Dow Corning Corporation Metastable silane hydrolyzates and process for their preparation
US5010159A (en) * 1989-09-01 1991-04-23 Dow Corning Corporation Process for the synthesis of soluble, condensed hydridosilicon resins containing low levels of silanol
US5145723A (en) * 1991-06-05 1992-09-08 Dow Corning Corporation Process for coating a substrate with silica
US5436029A (en) * 1992-07-13 1995-07-25 Dow Corning Corporation Curing silicon hydride containing materials by exposure to nitrous oxide
US5656555A (en) * 1995-02-17 1997-08-12 Texas Instruments Incorporated Modified hydrogen silsesquioxane spin-on glass
US6020410A (en) * 1996-10-29 2000-02-01 Alliedsignal Inc. Stable solution of a silsesquioxane or siloxane resin and a silicone solvent
JP4030625B2 (ja) * 1997-08-08 2008-01-09 Ａｚエレクトロニックマテリアルズ株式会社 アミン残基含有ポリシラザン及びその製造方法
KR100280106B1 (ko) * 1998-04-16 2001-03-02 윤종용 트렌치 격리 형성 방법
US6699799B2 (en) * 2001-05-09 2004-03-02 Samsung Electronics Co., Ltd. Method of forming a semiconductor device
US6693050B1 (en) * 2003-05-06 2004-02-17 Applied Materials Inc. Gapfill process using a combination of spin-on-glass deposition and chemical vapor deposition techniques
KR100673884B1 (ko) * 2003-09-22 2007-01-25 주식회사 하이닉스반도체 습식 세정에 의한 어택을 방지할 수 있는 반도체 장치제조 방법
KR100583957B1 (ko) * 2003-12-03 2006-05-26 삼성전자주식회사 희생금속산화막을 채택하여 이중다마신 금속배선을형성하는 방법

Also Published As

Publication number Publication date
EP1891669A2 (en) 2008-02-27
WO2006138055A2 (en) 2006-12-28
US20090032901A1 (en) 2009-02-05
WO2006138055A3 (en) 2007-08-02
TW200707583A (en) 2007-02-16
JP2008547194A (ja) 2008-12-25
CN101185160A (zh) 2008-05-21

Similar Documents

Publication Publication Date Title
KR20080017368A (ko) 수소 실세스퀴옥산의 경화 방법 및 나노미터 크기의트렌치에서의 치밀화 방법
KR101623764B1 (ko) 실리카질 막의 제조에 사용하는 침지용 용액 및 이를 사용한 실리카질 막의 제조법
KR100568100B1 (ko) 트렌치형 소자 분리막 형성 방법
KR101927683B1 (ko) 이산화규소막의 제조 방법
KR100671850B1 (ko) 다공질 필름의 개질 방법 및 개질된 다공질 필름 및 그 용도
EP1206797A1 (en) Nanoporous silica treated with siloxane polymers for ulsi applications
WO2001082357A1 (en) Method for sealing fine groove with siliceous material and substrate having siliceous coating formed thereon
WO2005114707A2 (en) Materials suitable for shallow trench isolation
KR20010074860A (ko) 실란계 나노다공성 실리카 박막 및 그 제조방법
JP2004511896A (ja) 誘電フィルム及び材料における疎水性を回復する方法
WO2007083654A1 (ja) シリカ質膜の製造法およびそれにより製造されたシリカ質膜付き基板
US6809041B2 (en) Low dielectric constant films derived by sol-gel processing of a hyperbranched polycarbosilane
KR101841907B1 (ko) 아이솔레이션 구조의 형성 방법
CN107663275A (zh) 用于填充微细图案间隙的间隙填充聚合物及使用其制造半导体器件的方法
EP0860462A2 (en) Composition and method for the formation of silica thin films
WO2004084269A2 (en) Low dielectric materials and methods of producing same
JP4920252B2 (ja) リン含有シラザン組成物、リン含有シリカ質膜、リン含有シリカ質充填材、リン含有シリカ質膜の製造方法及び半導体装置
US20060051929A1 (en) Electrical properties of shallow trench isolation materials via high temperature annealing in the presence of reactive gases
KR100989964B1 (ko) 폴리실세스퀴옥산계 유무기 혼성 그라프트 공중합체 및그의 제조에 이용되는 기공 형성제를 포함하는 유기실란화합물과 그를 포함하는 절연막의 제조방법
JP2011181563A (ja) トレンチ埋め込み用組成物
KR101401419B1 (ko) 저유전 층간 절연물질 및 그 제조방법
TW202219131A (zh) 聚矽氮烷、及含其之矽質膜形成組成物、以及使用其之矽質膜的製造方法
JP2009158887A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid