KR20090060433A - 실리카질 막 형성용 조성물 및 이를 사용한 실리카질 막의 제조법 - Google Patents

실리카질 막 형성용 조성물 및 이를 사용한 실리카질 막의 제조법 Download PDF

Info

Publication number
KR20090060433A
KR20090060433A KR1020097007203A KR20097007203A KR20090060433A KR 20090060433 A KR20090060433 A KR 20090060433A KR 1020097007203 A KR1020097007203 A KR 1020097007203A KR 20097007203 A KR20097007203 A KR 20097007203A KR 20090060433 A KR20090060433 A KR 20090060433A
Authority
KR
South Korea
Prior art keywords
film
composition
siliceous
silicon
forming
Prior art date
Application number
KR1020097007203A
Other languages
English (en)
Other versions
KR101412453B1 (ko
Inventor
마사노부 하야시
Original Assignee
에이제토 엘렉토로닉 마티리알즈 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에이제토 엘렉토로닉 마티리알즈 가부시키가이샤 filed Critical 에이제토 엘렉토로닉 마티리알즈 가부시키가이샤
Publication of KR20090060433A publication Critical patent/KR20090060433A/ko
Application granted granted Critical
Publication of KR101412453B1 publication Critical patent/KR101412453B1/ko

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08G—MACROMOLECULAR COMPOUNDS OBTAINED OTHERWISE THAN BY REACTIONS ONLY INVOLVING UNSATURATED CARBON-TO-CARBON BONDS
    • C08G77/00—Macromolecular compounds obtained by reactions forming a linkage containing silicon with or without sulfur, nitrogen, oxygen or carbon in the main chain of the macromolecule
    • C08G77/60—Macromolecular compounds obtained by reactions forming a linkage containing silicon with or without sulfur, nitrogen, oxygen or carbon in the main chain of the macromolecule in which all the silicon atoms are connected by linkages other than oxygen atoms
    • C08G77/62—Nitrogen atoms
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09D—COATING COMPOSITIONS, e.g. PAINTS, VARNISHES OR LACQUERS; FILLING PASTES; CHEMICAL PAINT OR INK REMOVERS; INKS; CORRECTING FLUIDS; WOODSTAINS; PASTES OR SOLIDS FOR COLOURING OR PRINTING; USE OF MATERIALS THEREFOR
    • C09D183/00—Coating compositions based on macromolecular compounds obtained by reactions forming in the main chain of the macromolecule a linkage containing silicon, with or without sulfur, nitrogen, oxygen, or carbon only; Coating compositions based on derivatives of such polymers
    • C09D183/16—Coating compositions based on macromolecular compounds obtained by reactions forming in the main chain of the macromolecule a linkage containing silicon, with or without sulfur, nitrogen, oxygen, or carbon only; Coating compositions based on derivatives of such polymers in which all the silicon atoms are connected by linkages other than oxygen atoms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02219—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and nitrogen
    • H01L21/02222—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and nitrogen the compound being a silazane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02321—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer
    • H01L21/02323—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of oxygen
    • H01L21/02326—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of oxygen into a nitride layer, e.g. changing SiN to SiON
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/312—Organic layers, e.g. photoresist
    • H01L21/3121—Layers comprising organo-silicon compounds
    • H01L21/3125—Layers comprising organo-silicon compounds layers comprising silazane compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/3165—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation
    • H01L21/31654—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself
    • H01L21/31658—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself by thermal oxidation, e.g. of SiGe
    • H01L21/31662—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself by thermal oxidation, e.g. of SiGe of silicon in uncombined form
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/318—Inorganic layers composed of nitrides
    • H01L21/3185—Inorganic layers composed of nitrides of siliconnitrides
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/31504—Composite [nonstructural laminate]
    • Y10T428/31652—Of asbestos
    • Y10T428/31663—As siloxane, silicone or silane

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Organic Chemistry (AREA)
  • Health & Medical Sciences (AREA)
  • Medicinal Chemistry (AREA)
  • Polymers & Plastics (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Materials Engineering (AREA)
  • Wood Science & Technology (AREA)
  • Formation Of Insulating Films (AREA)
  • Element Separation (AREA)
  • Silicon Polymers (AREA)

Abstract

균일성이 높은 실리카질 막을 형성할 수 있는, 막 두께 수축율이 작은 실리카질 막 형성용 조성물과, 트렌치 폭이 매우 좁은 경우에도, 트렌치 내부까지 균일하게 매설할 수 있는 트렌치·아이솔레이션 구조의 형성 방법을 제공한다. 당해 실리카질 막 형성용 조성물은, 할로실란 화합물을 1종류 또는 2종류 이상 조합하여 공가암모니아분해시킴으로써 수득되는 폴리실라잔 화합물과, 용제를 함유하여 이루어진다. 또한, 본 발명에 의한 실리카질 막의 제조법은, 실리콘 기판의 표면 위에, 상기 실리카질 막 형성용 조성물을 도포하고, 1000℃ 미만의 산소 분위기 또는 수증기를 포함하는 산화 분위기에서 가열 처리하여 상기 조성물을 이산화규소막으로 전화시킨다.
실리카질 막, 균일성, 막 두께 수축율, 트렌치·아이솔레이션 구조, 폴리실라잔.

Description

실리카질 막 형성용 조성물 및 이를 사용한 실리카질 막의 제조법 {Composition for forming siliceous film and process for producing siliceous film from the same}
본 발명은 전자 디바이스에 있어서의 실리카질 막을 형성시키기 위한 조성물, 및 이를 사용한 실리카질 막의 제조법에 관한 것이다. 더욱 상세하게는, 본 발명은 반도체 소자 등의 전자 디바이스의 제조에 있어서, 전자 디바이스에 절연을 위해 형성되는 샬로·트렌치·아이솔레이션(Shallow Trench Isolation) 구조를 형성시키기 위한 폴리실라잔 화합물을 포함하여 이루어지는 조성물, 및 이를 사용하여 실리카질 막을 형성시키는 방법에 관한 것이다.
일반적으로, 반도체 장치와 같은 전자 디바이스에 있어서는, 반도체 소자, 예를 들면 트랜지스터, 저항 및 기타가 기판 위에 배치되어 있는데, 이들은 전기적으로 절연되어 있을 필요가 있다. 따라서, 이들 소자들 사이에는, 소자를 분리하기 위한 영역이 필요하고, 이것을 아이솔레이션 영역이라고 부른다. 종래에는 이러한 아이솔레이션 영역을 반도체 기판의 표면에 선택적으로 절연막을 형성시킴으 로써 실시하는 것이 일반적이었다.
한편, 전자 디바이스 분야에 있어서는, 최근 고밀도화 및 고집적화가 진행되고 있다. 이러한 고밀도 및 고집적도화가 진행되면, 필요한 집적도에 적합한, 미세한 아이솔레이션 구조를 형성시키는 것이 곤란해지고, 이와 같은 요구에 합치한 새로운 아이솔레이션 구조가 요구된다. 이와 같은 것으로서, 트렌치·아이솔레이션 구조를 들 수 있다. 이 구조는 반도체 기판의 표면에 미세한 홈을 형성시키고, 이러한 홈의 내부에 절연물을 충전하여, 홈의 양측에 형성되는 소자들 사이를 전기적으로 분리하는 구조이다. 이러한 소자 분리를 위한 구조는, 종래의 방법에 비해 아이솔레이션 영역을 좁게 할 수 있기 때문에, 작금 요구되는 고집적도를 달성하기 위해서 유효한 소자 분리 구조이다.
이러한 트렌치·아이솔레이션 구조를 형성시키기 위한 방법으로서, CVD법이나 고밀도 플라즈마 CVD법을 들 수 있다[참조: 특허문헌 1]. 그러나, 이러한 방법에 의하면, 작금 요구되는, 예를 들면 100nm 이하의 미세한 홈내를 매설하고자 하는 경우에, 홈내에 보이드가 형성되는 경우가 있었다. 이러한 구조 결함은 기판의 물리적 강도나 절연 특성을 손상시키는 원인이 된다.
또한, 한편으로, 트렌치 홈의 매설성을 개량하기 위해서, 수산화실리콘을 용액으로 하여 도포한 후, 형성된 도막을 열처리하여 이산화실리콘으로 전화(轉化)시키는 방법도 검토되고 있다[참조: 특허문헌 1]. 그러나, 이러한 방법으로는 수산화실리콘이 이산화규소로 전화될 때에 체적 수축이 일어나 균열이 발생하는 경우가 있었다.
이와 같은 균열을 억제하기 위한 방법으로서, 수산화실리콘 대신에 폴리실라잔을 사용하는 방법도 검토되고 있다[참조: 특허문헌 1 및 2]. 이러한 방법에서는, 이산화실리콘으로 전화될 때의 체적 수축이 보다 작은 폴리실라잔을 사용함으로써, 체적 수축에 기인하는 균열을 방지하고자 하는 것이다. 폴리실라잔을 포함하는 조성물을 도포하여 홈을 매설한 후에 산화분위기에서 처리하여, 고순도이면서 치밀한 이산화규소를 형성시켜 트렌치·아이솔레이션 구조를 형성시키는 방법은, 조성물의 침투성이 우수하기 때문에 보이드가 발생하기 어렵다는 이점이 있다. 그러나, 본 발명자들의 검토에 의하면, 이러한 트렌치·아이솔레이션 구조에 있어서는, 도막의 표면 부분과 트렌치 내부에서 에칭 레이트가 균일해지지 않는다고 하는 문제가 있는 것을 알 수 있었다. 이것은 폴리실라잔이 이산화규소로 전화되어 실리카질 막이 형성될 때에, 도막의 표면 부분과 트렌치 내부에서 산소의 공급량 등의 반응 조건이 미묘하게 상이하기 때문에, 실리카질 막의 막질이 트렌치의 내부와 외부에서, 또는 홈내의 깊이에 따라 다르고, 결과적으로 트렌치 홈부에 있어서 밀도가 낮아지는 것에 기인하는 것으로 생각된다. 이러한 문제는 디바이스 설계 및 프로세스 설계의 제한으로부터 요구되는 저온 처리를 실시한 경우에 현저하고, 특히 높은 아스펙트비(aspect ratio)의 트렌치부에서 에칭 레이트가 커진다고 하는 현상으로서 발현된다. 작금의 반도체 디바이스는 고밀도화가 진행되고 있기 때문에, 이와 같은 에칭 레이트의 불균일은 큰 문제가 된다.
특허문헌 1: 특허 제3178412호(단락 0005 내지 0016)
특허문헌 2: 일본 특허공개공보 2001-308090호
특허문헌 3: 일본 특허공개공보 2005-120029호
발명이 해결하고자 하는 과제
본 발명은 상기와 같은 문제점을 감안하여 미세한 트렌치의 내부에 있어서도 균일하고 치밀한 실리카질 막을 수득하기 위한 조성물을 제공하는 것이다.
과제를 해결하기 위한 수단
본 발명에 의한 실리카질 막 형성용 조성물은, 화학식 A의 할로실란 화합물을 1종류 또는 2종류 이상 조합하여 공가암모니아분해(coammonolysis)시킴으로써 수득된, 4개의 결합손(結合手)의 전부가 수소 이외의 원자에 결합하고 있는 4급 규소를 함유하고 있는 폴리실라잔 화합물과, 상기 폴리실라잔 화합물을 용해시킬 수 있는 용제를 포함하여 이루어지는 것을 특징으로 하는 것이다.
Figure 112009021091826-PCT00001
상기 화학식 A에서,
X는 할로겐이고,
Y는 수소 또는 할로겐이고, 각각의 X, 및 각각의 Y는 동일하거나 상이해도 양호하며,
n은 2 이상의 수이다.
또한, 본 발명에 의한 실리카질 막의 제조법은,
요철을 갖는 실리콘 기판의 표면 위에, 상기의 실리카질 막 형성용 조성물을 도포하는 도포 공정, 및
도포 완료된 기판을 1000℃ 미만의 산소분위기 또는 수증기를 포함하는 산화분위기에서 가열 처리하여 상기 조성물을 이산화규소막으로 전화시키는 경화 공정
을 포함하여 이루어지는 것을 특징으로 하는 것이다.
또한, 본 발명에 의한 실리카질 막은, 상기의 제조법에 의해 제조된 실리카질 막으로서, 상기 실리카질 막의 막 두께 수축률이, 폴리하이드로폴리실라잔의 막 두께 수축률에 대하여 95% 이하인 것을 특징으로 하는 것이다.
[발명의 효과]
본 발명에 의하면, 막의 막 두께 수축률이 낮은 실리카질 막을 형성할 수 있는 실리카질 막 형성용 조성물이 제공된다. 또한, 이러한 실리카질 막 형성용 조성물을 사용하여 트렌치·아이솔레이션 구조를 형성시키면, 트렌치 폭이 매우 좁은 경우에도, 트렌치 내부까지 균일한 막질을 수득할 수 있으며, 높은 아스펙트비가 요구되는 반도체 디바이스에 있어서도 고품질의 트렌치·아이솔레이션 구조를 형성할 수 있다.
발명을 실시하기 위한 최량의 형태
실리카질 막 형성용 조성물
본 발명에 의한 실리카질 막 형성용 조성물은, 화학식 A의 할로실란 화합물을 1종류 또는 2종류 이상 조합하여 공가암모니아분해시킴으로써 수득되는 4급 규소 함유 폴리실라잔 화합물과, 상기 폴리실라잔 화합물을 용해시킬 수 있는 용제를 포함하여 이루어진다.
화학식 A
Figure 112009021091826-PCT00002
상기 화학식 A에서,
X는 할로겐이고,
Y 는 수소 또는 할로겐이고, 각각의 X, 및 각각의 Y는 동일하거나 상이해도 양호하며,
n은 2 이상의 수이다.
여기에서, 「4급 규소」란, 규소의 4개의 결합손에 수소 이외의 원자가 결합하고 있는 규소원자, 바꿔 말하면 규소의 4개의 결합손에 수소가 하나도 결합하고 있지 않은 규소원자를 말한다. 규소의 결합손에 결합하는 원자는 수소 이외이면, 어떤 것이라도 양호하다. 구체적으로는 실라잔기의 질소나 규소, 탄화수소기의 탄소, 실록시기의 산소, 할로겐, 하이드록실기의 산소, 아미노기의 질소 등을 들 수 있다. 보다 바람직하게는, 규소의 4개의 결합손에 질소원자, 특히 실라잔기의 질소가 결합하고 있는 것이 바람직하다. 이러한 4급 규소의 존재는, NMR, 예를 들면 DEPT-29Si-NMR 등에 의해 검출하는 것이 가능하다.
여기에서, 공가암모니아분해 반응에 의해 수득되는 폴리실라잔이 4급 규소를 포함하기 위해서는, 할로실란 화합물 중의 규소원자에 수소가 결합하고 있지 않은 것이 바람직하다. 즉, 어떤 규소에 결합하는 원자가, 인접하는 규소원자 및 할로겐뿐이면, 공가암모니아분해 반응 후에, 이러한 규소원자에 결합하고 있는 것은, 반응에 의해 생성된 실라잔기 또는 반응전부터 존재하는 규소원자뿐이고, 4급 규소가 되기 때문이다. 단, 상기한 화학식 A로 나타내는 Si 원자가 2개 이상 연속하여 결합하고 있는 할로실란 화합물을 사용한 경우, 어떤 규소원자에 수소가 결합하고 있더라도, 공가암모니아분해 반응 후에는 4급 규소가 되는 경우가 있다. 이러한 반응 기구는 밝혀져 있지 않지만, 화학식 A중의 Y가 전부 수소라도 4급 규소를 포함하는 폴리실라잔이 형성되어, 본원 발명에 의해 실리카질 막 형성용 조성물에 사용할 수 있다.
통상적으로 기판 등에 조성물을 도포하고 나서 소성함으로써 실리카질 막을 형성시키는 경우, 이러한 조성물에는 실리카질 막의 원료가 되는 실란 화합물이나 실라잔 화합물 등이 사용되고, 이들 화합물중에는 Si-O 또는 Si-N 결합 등이 포함된다. 본 발명에 의한 조성물에 포함되는 폴리실라잔 화합물에는 Si-N 결합을 구성하는 규소원자로서 4급 규소가 포함되어 있다. 이러한 폴리실라잔 화합물이 산화됨으로써 이산화규소가 형성되지만, 본 발명자 등의 검토에 의하면, 이러한 4급 규소를 함유하는 폴리실라잔 화합물을 포함하는 조성물에 의해 형성되는 막의 막 두께 수축률은 일반 실란 화합물이나 실라잔 화합물을 포함하는 조성물의 경우보다 작은 것을 알 수 있었다. 이러한 이유는 명확히 해명되어 있지 않지만, 조성물중에 4급 규소가 많이 존재함으로써, 폴리실라잔 화합물이 3차원적으로 부피가 큰 구조로 되어 있고, Si-N-Si 결합이 산화에 의해 Si-O-Si 결합으로 변화하여 결합 거리가 짧아지더라도 체적의 수축을 억제하는 것에 기인하는 것으로 생각된다.
이러한 폴리실라잔 화합물의 분자량은 특별히 한정되지 않지만, 일반적으로 1,500 이상, 바람직하게는 2,000 내지 3,000의 것이 사용된다.
또한, 상기의 가암모니아분해 반응의 원료로서, 디클로로모노실란을 사용할 수도 있다. 구체적으로는,
디클로로모노실란과
화학식 A의 할로폴리실란 화합물을 공가암모니아분해시킴으로써, 본 발명에 의한 조성물에 사용하는 폴리실라잔을 제조할 수 있다.
화학식 A
Figure 112009021091826-PCT00003
상기 화학식 A에서,
X, Y, 및 n은 상기에서 정의한 바와 동일하다.
여기에서, 화학식 A의 화합물을 복수 조합할 수도 있다. 또한, 1종류의 화학식 A의 화합물을, 또는 n이 상이한 2종류 이상의 화학식 A의 화합물을 조합하여 공가암모니아분해시킴으로써, 폴리실라잔을 제조할 수 있다. 본 발명의 조성물에 이러한 폴리실라잔 화합물을 사용할 수 있다.
이들 폴리실라잔 화합물은, 필요에 따라서 2종류 이상을 조합하여 사용할 수도 있다.
본 발명에 있어서의 실리카질 막 형성용 조성물은, 상기한 폴리실라잔 화합물 외에 용매를 포함하여 이루어진다. 사용할 수 있는 용매는, 상기의 폴리실라잔 화합물을 용해시킬 수 있는 것이면 임의로 선택할 수 있다. 이러한 용매의 구체예로서는, (a) 방향족 화합물, 예를 들면 벤젠, 톨루엔, 크실렌, 에틸벤젠, 디에틸벤젠, 트리메틸벤젠, 트리에틸벤젠, 및 데카하이드로나프탈렌, (b) 쇄상 포화탄화수소, 예를 들면 n-펜탄, i-펜탄, n-헥산, i-헥산, n-헵탄, i-헵탄, n-옥탄, i-옥탄, n-노난, i-노난, n-데칸, 및 i-데칸, (c) 환상 포화탄화수소, 예를 들면 사이클로헥산, 에틸사이클로헥산, 메틸사이클로헥산, 및 p-멘탄, (d) 환상 불포화탄화수소, 예를 들면 사이클로헥센, 및 디펜텐(리모넨), (e) 에테르, 예를 들면 디프로필에테르, 디부틸에테르, 및 아니솔, (f) 에스테르, 예를 들면 아세트산 n-부틸, 아세트산 i-부틸, 아세트산 n-아밀, 및 아세트산 i-아밀, (g) 케톤, 예를 들면 메틸 i-부틸케톤을 들 수 있다.
본 발명에 있어서의 실리카질 막 형성용 조성물은, 도포시의 성막성 개량, Si-N-Si의 Si-O-Si로의 전화에 기인하는 수축의 조정 등의 목적으로, 본원 발명에 있어서 특정된 4급 규소를 함유하는 폴리실라잔 화합물에, 또 다른 폴리실라잔 화합물을 포함해도 양호하다. 일반적으로, 상기한 4급 규소를 함유하는 폴리실라잔 화합물에, 다른 폴리실라잔 화합물을 혼합하여 사용함으로써, 도포성, 형성되는 실 리카질 막의 치밀성 등이 개량되는 경향이 있으며, 이들을 조합하여 사용하는 것이 바람직하다. 이러한 다른 폴리실라잔 화합물은, 종래 알려져 있는 것으로부터 선택할 수 있으며, 예를 들면 하기 화학식 I로 나타내어지는 것이다.
Figure 112009021091826-PCT00004
상기 화학식 I에서,
R1 내지 R3는, 각각 독립적으로, 수소, 탄소수 1 내지 3의 알킬기, 치환되거나 치환되지 않은 페닐기이고,
r은 중합도를 나타내는 정수이다.
이러한 다른 폴리실라잔 화합물은 상기의 화학식 I로 나타내는 것 외에, 일반적으로 알려져 있는 것에서 목적에 따라서 임의로 선택할 수 있다.
본 발명에 있어서의 4급 규소를 함유하는 폴리실라잔과, 다른 폴리실라잔의 배합비는 특별히 한정되지 않지만, 4급 규소를 함유하는 폴리실라잔의 배합비가, 폴리실라잔 화합물 전체에 대하여 일반적으로 5 내지 40중량%이며, 10 내지 30중량%인 것이 바람직하다.
본 발명에 의한 실리카질 막 형성용 조성물은, 상기한 바와 같이 폴리실라잔 화합물중에 존재하는 4급 규소에 의해서, 형성되는 실리카질 막의 막 두께 수축률을 작게 한 것이다. 따라서, 4급 규소의 함유량이 비교적 높은 경우에, Si-O-Si로 전화시켰을 때의 수축이 작아지는 경향이 있다. 이로 인해, 구체적으로는, 조성물에 포함되는 규소의 수에 대한 4급 규소의 수의 비가 30원자% 이상, 바람직하게는 50원자% 이상인 것이 바람직하다. 한편, Si-N-Si 결합이 Si-O-Si 결합으로 전화될 때의 수축을 조정하여, 막의 수축률과 막 물성을 적절히 유지하기 위해서는, 3급 이하의 규소가 어느 정도 존재하고, 그 비가 0.1원자% 이상인 것이 바람직하다. 3급 이하의 규소의 비율을 높게 하기 위해서는, 상기의 4급 규소를 많이 갖는 폴리실라잔 화합물에, 또 다른 폴리실라잔 화합물을 배합할 수 있다. 여기에서, 이러한 폴리실라잔 화합물은 4급 규소를 포함하는 것이라도, 또한 화학식 II와 같은 것이라도 양호하다.
또한, 실리카질 막 형성용 조성물의 고형분 농도는 특별히 한정되지 않지만, 균일하고 충분한 막 두께를 수득하기 위해서, 조성물중의 고형분 농도는 일반적으로 5 내지 30중량%, 바람직하게는 20 내지 30중량%로 한다. 또한, 조성물의 고형분 농도는, 도포 방법이나 최종적으로 형성시키는 실리카질 막의 두께 등에 따라 적절히 조정해야 한다.
실리카질 막의 제조법
본 발명에 의한 실리카질 막의 제조법에 의하면, 요철이 있는 실리콘 기판 위에, 보이드가 없고, 막질도 균질한 피막을 형성할 수 있다. 따라서, 전자 디바 이스의 트랜지스터부나 커패시터부의 평탄화 절연막(프리메탈 절연막)으로서 형성하는 것도, 또한 홈 부착 실리콘 기판 위에 실리카질 막을 형성시켜 홈을 매설함으로써, 트렌치·아이솔레이션 구조를 형성할 수도 있다. 이하, 트렌치·아이솔레이션 구조를 형성시키는 방법에 기초하여 본 발명을 설명한다.
본 발명에 의한 실리카질 막의 제조법은,
요철을 갖는 실리콘 기판의 표면 위에, 화학식 A의 할로폴리실란 화합물을 1종류 또는 2종류 이상 조합하여 공가암모니아분해시킴으로써 수득되는 폴리실라잔 화합물과, 상기 폴리실라잔 화합물을 용해시킬 수 있는 용제를 포함하여 이루어지는 실리카질 막 형성용 조성물을 도포하는 도포 공정, 및 도포 완료된 기판을 1000℃ 미만의 산소분위기 또는 수증기를 포함하는 산화분위기로 가열 처리하여 상기 조성물을 이산화규소막으로 전화시키는 경화 공정을 포함하여 이루어진다.
화학식 A
Figure 112009021091826-PCT00005
상기 화학식 A에서,
X는 할로겐이고,
Y는 수소 또는 할로겐이고, 각각의 X, 및 각각의 Y는 동일하거나 상이해도 양호하며,
n은 2 이상의 수이다.
특히 전항의 폴리실라잔 화합물은, 디클로로모노실란과, 화학식 A의 할로실란 화합물을 공가암모니아분해시킴으로써 제조된 것이 바람직하다.
화학식 A
Figure 112009021091826-PCT00006
상기 화학식 A에서,
X, Y, 및 n은 상기에서 정의한 바와 동일하다.
여기에서, 화학식 A의 화합물을 복수 조합할 수도 있다. 또는, 1종류의 화학식 A의 화합물을, 또는 n이 상이한 2종류 이상의 화학식 A의 화합물을 조합하여 공가암모니아분해시킴으로써 제조할 수 있다.
이러한 폴리실라잔 화합물은, 필요에 따라서 2종류 이상을 조합하여 사용할 수도 있다.
(A) 도포 공정
본 발명에 의한 실리카질 막 형성용 조성물은, 기판 위의 트렌치·아이솔레이션 구조의 형성에 적합한 것이다. 따라서, 실리카질 막을 형성시키는 기판은, 이와 같은 구조를 형성시키기 위한 요철을 갖는 기판이다. 이로 인해, 본 발명의 실리카질 막의 제조법에 있어서는 요철을 갖는 실리콘 기판을 사용한다. 특히 트렌치·아이솔레이션 구조를 형성시키는 경우에는 원하는 홈 패턴을 갖는 실리콘 기판을 준비한다. 이러한 홈 형성에는, 임의의 방법을 사용할 수 있고, 예를 들면 특허문헌 1 또는 2에도 기재되어 있다. 구체적인 방법은, 이하에 나타내는 바와 같다.
우선, 실리콘 기판 표면에, 예를 들면 열산화법에 의해, 이산화실리콘막을 형성시킨다. 여기에서 형성시키는 이산화실리콘막의 두께는 일반적으로 5 내지 30nm이다.
필요에 따라서, 형성된 이산화실리콘막 위에, 예를 들면 감압 CVD법에 의해, 질화실리콘막을 형성시킨다. 당해 질화실리콘막은, 이후의 에칭 공정에 있어서의 마스크, 또는 후술하는 연마 공정에서의 스톱층으로서 기능시킬 수 있는 것이다. 질화실리콘막은, 형성시키는 경우에는, 일반적으로 100 내지 400nm의 두께로 형성시킨다.
이와 같이 형성시킨 이산화실리콘막 또는 질화실리콘막 위에, 포토레지스트를 도포한다. 필요에 따라서 포토레지스트막을 건조 또는 경화시킨 후, 원하는 패턴으로 노광 및 현상하여 패턴을 형성시킨다. 노광 방법은 마스크 노광, 주사 노광 등 임의의 방법으로 실시할 수 있다. 또한, 포토레지스트도 해상도 등의 관점에서 임의의 것을 선택하여 사용할 수 있다.
형성된 포토레지스트막을 마스크로 하여, 질화실리콘막 및 그 아래에 있는 이산화실리콘막을 순차 에칭한다. 이러한 조작에 의해서, 질화실리콘막 및 이산화실리콘막에 원하는 패턴이 형성된다.
패턴이 형성된 질화실리콘막 및 이산화실리콘막을 마스크로 하고, 실리콘 기판을 드라이 에칭하여, 트렌치·아이솔레이션 홈을 형성시킨다.
형성되는 트렌치·아이솔레이션 홈의 폭은, 포토레지스트막을 노광하는 패턴 에 의해 결정된다. 반도체 소자에 있어서의 트렌치·아이솔레이션 홈은, 목적으로 하는 반도체 소자에 따라 다르지만, 폭은 일반적으로 0.02 내지 10㎛, 바람직하게는 0.05 내지 5㎛이고, 깊이는 200 내지 1000nm, 바람직하게는 300 내지 700nm이다. 본 발명에 의한 방법은, 종래의 트렌치·아이솔레이션 구조의 형성 방법에 비해, 보다 좁고, 보다 깊은 부분까지, 균일하게 매설하는 것이 가능하기 때문에, 보다 좁고, 보다 깊은 트렌치·아이솔레이션 구조를 형성시키는 경우에 적합한 것이다. 특히, 종래의 실리카질 막 형성용 조성물이나 실리카질 막의 형성방법에서는, 홈의 깊은 부분까지 균일한 실리카질 막의 형성이 곤란하였던, 홈의 폭이 일반적으로 0.5㎛ 이하, 특히 0.1㎛ 이하, 아스펙트비가 5 이상인 트렌치·아이솔레이션 구조를 형성하는 경우, 본 발명에 의한 실리카질 막 형성용 조성물을 사용함으로써 홈내의 실리카질 막을 균일하게 형성시킬 수 있다.
이어서, 이와 같이 준비된 실리콘 기판 위에, 실리카질 막의 재료가 되는 상기의 실리카질 막 형성용 조성물의 도막을 형성시킨다.
실리카질 막 형성용 조성물은, 임의의 방법으로 기판 위에 도포할 수 있다. 구체적으로는, 스핀 코팅, 커텐 코팅, 딥 코팅, 및 기타를 들 수 있다. 이 중, 도막면의 균일성 등의 관점에서 스핀 코팅이 특히 바람직하다.
실리카질 막 형성용 조성물 도포 후의 트렌치 홈 매설성 및 도막 표면의 평탄성을 양립시키기 위해서, 도포되는 도막의 두께는, 일반적으로 10 내지 1,000nm, 바람직하게는 50 내지 800nm이다.
도포의 조건은, 조성물의 농도, 용매, 또는 도포 방법 등에 따라 변화되지 만, 스핀 코팅을 예로 들면 이하와 같다.
최근에는 제조의 수율을 개선하기 위해서, 대형 기판에 소자를 형성시키는 경우가 많지만, 8인치 이상의 실리콘 기판에 균일하게 실리카질 막 형성용 조성물의 도막을 형성시키기 위해서는, 복수의 단계를 조합한 스핀 코팅이 유효하다.
우선, 실리콘 기판의 중심부에, 또는 기판 전면에 평균적으로 도막이 형성되는, 중심부를 포함하는 여러 개소에 일반적으로 실리콘 기판 1장당 0.5 내지 20cc의 조성물을 적가한다.
이어서, 적가한 조성물을 실리콘 기판 전면으로 확대하기 위해서, 비교적 저속으로 단시간, 예를 들면 회전 속도 50 내지 500rpm으로 0.5 내지 10초 회전시킨다(프리스핀).
이어서, 도막을 원하는 두께로 하기 위해서, 비교적 고속, 예를 들면 회전 속도 500 내지 4500rpm으로 0.5 내지 800초 회전시킨다(메인스핀).
또한, 실리콘 기판의 주변부에서의 도막이 솟아 오르는 것을 저감시키고, 도막중의 용제를 가능한 한 건조시키기 위해서, 상기 메인스핀 회전 속도에 대하여 500rpm 이상 빠른 회전 속도로, 예를 들면 회전 속도 1000 내지 5000rpm으로 5 내지 300초 회전시킨다(파이널스핀).
이러한 도포 조건은, 사용하는 기판의 크기나, 목적으로 하는 반도체 소자의 성능 등에 따라서, 적절하게 조정된다.
(B) 경화 공정
조성물을 도포한 후, 필요에 따라서 프리베이크 공정(상세 후술)으로 처리한 후, 폴리실라잔 도막을 실리카질 막으로 전화시켜 경화시키기 위해서, 기판 전체를 가열한다. 통상적으로는 기판 전체를 경화로 등에 투입하여 가열하는 것이 일반적이다.
경화는, 경화로나 열판을 사용하여, 수증기를 포함한 불활성 가스 또는 산소분위기하에서 실시하는 것이 바람직하다. 수증기는, 규소 함유 화합물 또는 규소 함유 중합체, 및 존재하는 경우에는 폴리실라잔 화합물을 실리카질 막(즉 이산화규소)로 충분히 전화시키는 데 중요하고, 바람직하게는 30% 이상, 보다 바람직하게는 50% 이상, 가장 바람직하게는 70% 이상으로 한다. 특히 수증기 농도가 80% 이상이면, 유기 화합물의 실리카질 막으로의 전화가 진행되기 쉬워져 보이드 등의 결함의 발생이 적어지고, 실리카질 막의 특성이 개량되기 때문에 바람직하다. 분위기 가스로서 불활성 가스를 사용하는 경우에는, 질소, 아르곤, 또는 헬륨 등을 사용한다.
경화시키기 위한 온도 조건은, 사용하는 실리카질 막 형성용 조성물의 종류나, 공정의 조합 방법에 따라서 변화된다. 그러나, 온도가 높은 쪽이 규소 함유 화합물, 규소 함유 중합체, 및 폴리실라잔 화합물이 실리카질 막으로 전화되는 속도가 빨라지는 경향이 있으며, 또한, 온도가 낮은 쪽이 실리콘 기판의 산화 또는 결정 구조의 변화에 의한 디바이스 특성에 대한 악영향이 작아지는 경향이 있다. 이러한 관점에서, 본 발명에 의한 방법에서는, 통상 1000℃ 이하, 바람직하게는 400 내지 700℃에서 가열을 실시한다. 여기에서, 목표 온도까지의 승온 시간은 일 반적으로 1 내지 100℃/분이고, 목표 온도에 도달한 후의 경화 시간은 일반적으로 1분 내지 10시간, 바람직하게는 15분 내지 3시간이다. 필요에 따라서 경화 온도 또는 경화 분위기의 조성을 단계적으로 변화시킬 수도 있다.
이러한 가열에 의해, 폴리실라잔 화합물이 이산화규소로 전화되어 실리카질 막이 된다. 이 때, 실리카질 막의 원료가 일반적인 폴리실라잔 화합물뿐인 조성물을 사용한 경우, 막의 막 두께 수축률은 15 내지 20% 정도가 되는 것이 일반적이다. 이에 반하여, 본 발명에 의한, 구조중에 4급 규소를 함유하는 폴리실라잔 화합물을 포함하는 실리카질 막 형성용 조성물을 사용한 경우, 10% 이하의 실리카질 막의 막 두께 수축률을 달성할 수 있다. 이것은 4급 규소가 존재함으로써, 폴리실라잔 화합물이 3차원적으로 부피가 큰 구조로 되어 있고, Si-N-Si 결합이 Si-O-Si 결합으로 전환되는 반응에서 발생하는 체적 수축을 완화하기 때문에, 형성되는 실리카질 막의 막 두께 수축률이 작아지는 것으로 생각된다.
실리카질 막의 막 두께 수축률의 측정은, 측정 조건의 약간의 반납의 영향을 받기 쉽기 때문에, 절대치로 평가하기보다도 상대적으로 평가하는 것이 편리하다. 이러한 상대적 평가의 기준으로서, 실질적으로 순수한 폴리하이드로폴리실라잔을 포함하는 조성물로부터 형성된 실리카질 막을 기준으로 하여, 이의 막 두께 수축률을 100%로 한 경우, 본 발명에 의한 실리카질 막 형성용 조성물을 사용하여 형성된 실리카질 막의 막 두께 수축률은, 일반적으로 95% 이하, 바람직하게는 92% 이하가 된다.
또한, 본 발명에 있어서의 막 두께 수축률이란, 조성물을 이산화규소막으로 전환시키기 위한 가열 처리의 전후에서, 막 두께가 얼마만큼 수축되는가를 나타내는 것이다. 구체적으로는, 실리콘 웨이퍼 위에 실리카질 막을 형성시키는 경우에, 실리카질 막 형성용 조성물을 이산화규소막으로 전환시키기 위한 가열 처리의 전후에서 막 두께를 측정하여, 이러한 수치로부터 하기의 수학식 1에 따라서 막 두께 수축률 X를 산출할 수 있다.
Figure 112009021091826-PCT00007
상기 수학식 1에서,
(thk)0는 가열 처리 전의 막 두께이고, (thk)는 가열 처리 후의 막 두께이다. 이들 막 두께는 에립소미터 등으로 측정하는 것이 가능하다.
본 발명에 의한 트렌치·아이솔레이션 구조의 형성 방법은, 상기의 각 공정을 필수로 하는 것이지만, 필요에 따라서, 또 다른 공정을 조합할 수도 있다. 이러한 조합할 수 있는 공정에 관해서 설명하면 이하와 같다.
(a) 프리베이크 공정
실리카질 막 형성용 조성물이 도포된 기판을, 경화 공정에 앞서, 프리베이크 처리를 할 수 있다. 당해 공정에서는, 도막중에 포함되는 용매의 완전 제거와, 도막의 예비 경화를 목적으로 하는 것이다. 특히 4급 규소를 함유하는 폴리실라잔 화합물을 포함하는 조성물을 사용하는 본 발명의 트렌치·아이솔레이션 구조의 형성 방법에 있어서는, 프리베이크 처리를 함으로써, 실리카질 막의 치밀성이 향상되 기 때문에, 프리베이크 공정을 조합하는 것이 바람직하다.
통상적으로 프리베이크 공정에서는, 실질적으로 일정 온도로 가열하는 방법이 채택된다. 또한, 경화시에 도막이 수축되어 트렌치·아이솔레이션 홈부가 움푹 패이거나, 홈 내부에 보이드가 생기거나 하는 것을 방지하기 위해서, 프리베이크 공정에 있어서의 온도를 제어하여, 경시적으로 상승시키면서 프리베이크를 실시하는 것이 바람직하다. 프리베이크 공정에 있어서의 온도는 통상적으로 50 내지 400℃, 바람직하게는 100 내지 300℃의 범위내이다. 프리베이크 공정의 소요 시간은 일반적으로 10초 내지 30분, 바람직하게는 30초 내지 10분이다.
프리베이크 공정에 있어서의 온도를 경시적으로 상승시키기 위해서는, 기판이 놓여져 있는 분위기의 온도를 단계적으로 상승시키는 방법, 또는 온도를 단조 증가적으로 상승시키는 방법을 들 수 있다. 여기에서, 프리베이크 공정에 있어서의 최고 프리베이크 온도는, 피막으로부터의 용매를 제거한다고 하는 관점에서, 실리카질 막 형성용 조성물에 사용하는 용매의 비점보다도 높은 온도로 설정하는 것이 일반적이다.
또한, 본 발명에 의한 방법에 있어서 프리베이크 공정을 조합하는 경우에는, 프리베이크에 의해 고온으로 된 기판을, 온도가 내려가기 전에, 바람직하게는 50℃ 이상, 프리베이크시의 최고 온도 이하의 온도의 기판을 경화 공정으로 처리하는 것이 바람직하다. 온도가 내려가기 전의 기판을 경화 공정으로 처리함으로써, 다시 온도를 상승시키는 에너지와 시간을 절약할 수 있다.
(b) 연마 공정
경화시킨 후, 경화된 실리카질 막의 불필요한 부분은 제거하는 것이 바람직하다. 이를 위해, 우선 연마 공정에 의해, 기판 표면에 있는 실리카질 막을 연마에 의해 제거한다. 이 공정이 연마 공정이다. 당해 연마 공정은, 경화 처리 후에 실시하는 것 외에, 프리베이크 공정을 조합하는 경우에는, 프리베이크 직후에 실시할 수도 있다.
연마는 화학적 기계적 연마(Chemical Mechanical Polishing, 이하 CMP라고 한다)에 의해 실시한다. 이러한 CMP에 의한 연마는, 일반적인 연마제 및 연마 장치에 의해 실시할 수 있다. 구체적으로는, 연마제로서는 실리카, 알루미나, 또는 세리아 등의 연마재와, 필요에 따라서 그 밖의 첨가제를 분산시킨 수용액 등을 사용할 수 있다. 연마 장치로서는, 시판중인 일반적인 CMP 장치를 사용할 수 있다.
(c) 에칭 공정
상기의 연마 공정에 있어서, 기판 표면의 실리카질 막 형성용 조성물에 유래하는 실리카질 막은 대부분 제거되지만, 잔존하고 있는 실리카질 막을 제거하기 위해서, 추가로 에칭 처리를 실시하는 것이 바람직하다. 에칭 처리는 에칭액을 사용하는 것이 일반적이고, 에칭액으로서는, 실리카질 막을 제거할 수 있는 것이면 특별히 한정되지 않지만, 통상적으로는 플루오르화암모늄을 함유하는 불화수소산 수용액을 사용한다. 당해 수용액의 플루오르화암모늄 농도는 5% 이상인 것이 바람직하고, 30% 이상인 것이 보다 바람직하다.
종래의 방법에 의해 형성된 트렌치·아이솔레이션 구조에서는, 홈의 내부와 외부에서 실리카질 막의 막질이 상이한 경우가 있었다. 이로 인해, 이들의 연마 또는 에칭에 의해 기판을 처리하였을 때에, 홈부에서 함몰이 생기거나 하여 최종적인 제품의 품질이 악화되는 경우가 있었다. 그런데 본 발명의 방법에 의한 트렌치·아이솔레이션 구조에서는, 막질이 균일하기 때문에 원하는 성능을 갖는 제품을 제조하는 것이 가능하다.
실리카질 막 부착 기재
본 발명에 의한 실리카질 막 부착 기재는, 상기한 트렌치·아이솔레이션 구조의 형성 방법을 예로 설명한 실리카질 막의 제조법에 의해 제조된 것이다. 이러한 실리카질 막 부착 기판은, 막의 막 두께 수축률이 낮은 실리카질 막 형성용 조성물에 의해 피복되고, 이것에 의해 트렌치 내부, 특히 미세한 트렌치의 바닥부에서 있어도 실리카질 막의 밀도가 저하되지 않고, 도처에서 균일하기 때문에, 기계적인 강도도 균일하고, 또한 에칭이나 연마 등의 가공을 실시했을 때에도 균일성 및 평탄성이 유지되어 우수한 최종 제품을 수득할 수 있다.
합성예 1
순도 99% 이상의 디클로로실란 404g을 0℃로 온도 조정한 탈수 피리딘 5kg에 교반하면서 주입하였다. 계속해서, 헥사클로로디실란 59g을 교반하면서 주입하였 다. 이러한 혼합물의 온도를 0℃로 유지한 채로, 순도 99.9%의 암모니아 가스 298리터를 교반하면서 혼합물에 주입하였다.
0℃로 유지한 채로 교반을 계속하여 12시간 동안 반응을 실시한 후, 건조 질소를 30분간 취입하여 과잉 암모니아를 제거하고, 그 후 슬러리상의 반응 용액을 여과하여 염화암모늄을 제거하였다. 수득된 여과액에 크실렌을 혼합하여 50℃로 가열하고, 20mmHg의 감압하에서 증류하여 피리딘을 제거하고, 중량 평균 분자량 2,000의 중합체를 포함하는 20중량% 농도의 용액으로 하였다. 또한 당해 용액을 여과 정밀도 0.1㎛의 필터로 여과하여 중합체 용액을 수득하였다. 당해 중합체를 DEPT-29Si-NMR에 의해 평가한 결과, 4급 규소가 검출되어, 중합체중의 모든 규소의 수에 대한 4급 규소의 수의 비는 70원자%이었다. 또한, 중합체에는 Si-Si 결합의 존재는 확인되지 않고, 4급 규소의 결합손에는 질소원자가 결합하고 있는 것을 알 수 있었다.
실시예 1
합성예 1에서 수득된 중합체 용액을 베어 실리콘 기판 위에 스핀 코팅법으로 도포하였다. 도포 조건은 회전 속도 1000rpm, 회전 시간 20초로 하고, 막 두께 0.6㎛의 도막을 수득하였다. 도포 후의 기판을 열판 위에서 150℃/3분간 프리베이크하고, 계속해서 냉각시키지 않고서 순산소 분위기하의 경화로에 기판을 도입하였다. 경화로 내에서 승온 속도 10℃/분으로 700℃까지 가열하고, 또한 수증기 농도 80%의 산소분위기하에서 30분간 가열하여 경화시켜 실리카질 막을 수득하였다.
수득된 경화막을 FTIR로 측정한 결과, Si-O 결합에 귀속되는 파수 1080cm-1의 흡수가 관측되어 실리카질 막이 수득되고 있는 것이 확인되었다. 한편으로, N-H 결합 및 Si-H 결합에 귀속되는 파수 3380cm-1 및 2200cm-1의 흡수는 관측되지 않아 폴리실라잔이 이산화규소(실리카)로 전환된 것이 확인되었다. 또한, 도포 전의 기판을 기준으로 하여, 응력계에 의해 막의 응력을 측정한 결과 31MPa이었다. 또한, 0.5중량%의 불화수소산과 30중량%의 플루오르화암모늄을 포함하는 수용액을 에칭액으로서 사용하고, 23℃에서 에칭을 실시하여, 열산화 실리카막에 대한 상대 에칭 레이트를 측정한 결과 1.56이었다.
실시예 2
실리콘 기판 위에, 0.05, 0.1, 0.2, 0.5, 및 1.0㎛의 폭을 갖는 홈이 형성되고, 표면이 질화규소 라이너층으로 피복된 TEG 기판을 준비하고, 실시예 1과 동일한 방법에 의해, 표면에 실리카질 막을 형성시켰다. 당해 TEG 기판을 홈의 길이방향에 대하여 직각 방향에서 절단한 후, 0.5중량%의 불화수소산과 5중량%의 플루오르화암모늄을 포함하는 수용액에 30초간 침지하고, 또한 순수로 충분히 세정하고 나서 건조시켰다.
TEG 기판의 단면을 주사형 전자현미경에 의해 50,000배로 단면에 수직인 방향의 앙각 30°상방에서, 각 홈의 최심부를 관찰하여, 에칭량을 평가하였다. 홈 폭이 변화하더라도, 에칭량의 변화는 적으며, 폭 0.05㎛의 홈의 최심부에서도 충분히 치밀한 실리카질 막이 형성되어 있는 것을 확인할 수 있었다.
합성예 2
헥사클로로디실란을 사용하지 않은 것 이외에는, 합성예 1과 동일하게 합성을 실시하여, 퍼하이드로폴리실라잔 용액을 수득하였다. 여기에서 수득된 폴리실라잔에는 4급 규소가 검출되지 않았다.
비교예 1
합성예 2에서 수득된 퍼하이드로폴리실라잔 용액을 사용하여, 실시예 1과 동일한 방법으로 실리카질 막을 수득하였다. 실시예 1과 동일한 방법으로 막 응력 및 열산화막에 대한 상대 에칭 레이트를 측정한 결과, 각각 143MPa, 1.62이었다.
비교예 2
합성예 2에서 수득된 퍼하이드로폴리실라잔 용액을 사용하여, 실시예 1과 동일한 방법으로 TEG 기판 위에 실리카질 막을 형성시키고, 홈 최심부의 에칭량을 평가하였다. 홈 폭이 변화하였을 때의 에칭량의 변화는 실시예 2에 비해 컸다.
합성예 3
순도 99% 이상의 고체 나트륨 7g을 탈수 크실렌 500g에 가하고, 또한 순도 99% 이상의 디클로로실란 30g을 실온에서 교반하면서 주입하였다. 주입 완료후, 반응액을 90℃로 유지하고, 10시간 동안 반응시켰다. 이러한 반응에 의해, 1,2-디클로로디실란을 형성시켰다(Wultz 커플링).
별도의 반응 용기 중에서 탈수 피리딘 4kg을 0℃로 온도 조정하고, 이 온도를 유지한 채로 순도 99% 이상의 디클로로실란 303g을 교반하면서 주입하였다. 이어서, 0℃를 유지한 채로, 상기의 1,2-디클로로디실란을 포함하는 반응액을 교반하면서 주입하였다. 또한, 0℃를 유지한 채로, 순도 99% 이상의 암모니아 224리터를 교반하면서 주입하였다. 반응액을 교반하면서 0℃에서 12시간 동안 반응시킨 후, 건조 질소를 30분간 취입하여 과잉의 암모니아를 제거하였다. 수득된 슬러리상의 반응액으로부터 염화암모늄을 여과하였다.
수득된 여과액에 크실렌을 혼합하여 50℃로 가열하고, 20mmHg로 감압 증류하여 피리딘의 일부를 제거하여, 중합체 농도 20중량%의 용액으로 하고, 또한 여과 정밀도 0.1㎛의 필터로 여과하였다. 수득된 중합체의 중량 평균 분자량은 3,500이었다. 또한, 당해 중합체를 DEPT-29Si-NMR에 의해 평가한 결과, 4급 규소가 검출되었다.
실시예 3
합성예 3에서 수득된 중합체 용액을 스핀 코팅법에 의해, 실시예 2에서 사용 한 것과 동일하게 TEG 기판에 도포하였다. 도포 조건은, 회전 속도 1000rpm, 회전 시간 20초로 하였다. 동일 조건으로 베어 실리콘 기판 위에 도포를 실시하였을 때, 당해 막 두께는 0.6㎛이었다.
도포 후의 기판을 150℃의 열판 위에서 3분간 프리베이크하였다.
프리베이크 후, 200℃로 유지한 채로, 순산소 분위기하에서 경화로에 기판을 도입하였다. 경화로 내에서 승온 속도 10℃/분으로 400℃까지 가열하고, 또한 수증기 농도 80%의 산소분위기 하에서 30분간 가열하여 경화시켜 실리카질 막을 수득하였다.
당해 TEG 기판을 홈의 길이방향에 대하여 직각인 방향에서 절단한 후, 0.5중량%의 불화수소산, 또는 0.5중량%의 불화수소산과 5중량%의 플루오르화암모늄을 포함하는 23℃의 수용액에 30초간 침지하고, 또한 순수로 충분히 세정하고 나서 건조시켰다.
TEG 기판의 단면을 주사형 전자현미경에 의해 50,000배로 단면에 수직인 방향의 앙각 30°상방에서, 각 홈의 최심부를 관찰하여, 막질의 균일성을 평가하였다. 홈 폭이 변화하더라도, 트렌치 홈 바닥부의 에칭량은 적고, 트렌치 내부가 막으로 균일하게 매설되어 있는 것을 확인할 수 있었다.
비교예 3
중합체 용액을 일반적인 합성법에 의해서 합성된 폴리실라잔의 용액으로 대체하고 실시예 3과 동일하게 평가하였다. 종래의 합성법에 의해서 합성된, 폴리실 라잔을 사용한 경우에는, 홈 폭이 좁은 경우에는 트렌치 홈 바닥부의 에칭량이 상대적으로 많아 막의 균일성이 실시예 3보다도 떨어지는 것을 알 수 있었다.
실시예 4
기판을 베어 실리콘 기판으로 대체하고, 실시예 3과 동일하게 실리카질 막 부착 기판을 제조하였다.
수득된 경화막을 FTIR로 측정한 결과, Si-O 결합에 귀속되는 파수 1080cm-1의 흡수가 관측되어, 실리카질 막이 수득되고 있는 것이 확인되었다. 한편으로, N-H 결합 및 Si-H 결합에 귀속되는 파수 3380cm-1 및 2200cm-1의 흡수는 관측되지 않아 폴리실라잔이 이산화규소(실리카)로 전환된 것이 확인되었다.
또한, 에립소미터를 사용하여 실리카질 막의 막 두께를 측정하였다. 여기에서 수득된 막 두께와, 프리베이크 후의 막 두께를 사용하여, 하기의 수학식 2에 따라서 막 두께 수축률을 산출하였다.
(막 두께 수축률(%))=[{(프리베이크 후의 막 두께)-(경화 후의 막 두께)}/(프리베이크 후의 막 두께)]×100
여기에서, 막 두께 수축률은 11.5%이었다.
비교예 4
중합체 용액을 일반적인 합성법에 의해서 합성된 폴리실라잔의 용액으로 대체하고, 실시예 4와 동일하게 막 두께 수축률을 산출하였다. 여기에서 막 두께 수축률은 16.7%이고, 4급 규소를 포함하는 폴리실라잔을 사용한 경우에 비해, 막 두께 수축이 큰 것을 알 수 있었다.
합성예 4
순도 99% 이상의 고체 나트륨 23g을 탈수 크실렌 1kg에 가하고, 또한 순도 99% 이상의 디클로로실란 101g을 실온에서 교반하면서 주입하였다. 주입 완료후, 반응액을 90℃로 유지하고, 10시간 동안 반응시켰다. 이러한 반응에 의해, 1,2-디클로로디실란을 형성시켰다(Wultz 커플링).
별도의 반응 용기 중에서 탈수 피리딘 4kg을 0℃로 온도 조정하고, 이 온도를 유지한 채로, 상기의 1,2-디클로로디실란을 포함하는 반응액을 교반하면서 주입하였다. 또한, 0℃를 유지한 채로, 순도 99% 이상의 암모니아 81리터를 교반하면서 주입하였다. 반응액을 교반하면서 0℃에서 12시간 동안 반응시킨 후, 건조 질소를 30분간 취입하여 과잉의 암모니아를 제거하였다. 수득된 중합체의 중량 평균 분자량은 3,500이었다. 또한, 당해 중합체를 DEPT-29Si-NMR에 의해 평가한 결과, 4급 규소가 검출되었다.
실시예 5
합성예 4에서 수득된 중합체의 용액에 크실렌을 혼합하여 50℃로 가열하고, 20mmHg로 감압 증류하여 피리딘의 일부를 제거하여, 중합체 농도 20중량%의 크실렌용액으로 하였다. 당해 중합체에 있어서의 모든 규소의 수에 대한 4급 규소의 수의 비는 70원자%이었다.
실시예 6
합성예 4에서 수득된 중합체 용액과, 종래의 방법으로 수득된 폴리실라잔의 용액을 그 배합비를 변화시키면서 혼합한 혼합 용액을 조정하고, 당해 혼합 용액을 각각 베어 실리콘 기판 위에 스핀 코팅법으로 도포하였다. 도포 조건은 회전 속도1000rpm, 회전 시간 20초로 하고, 막 두께 0.6㎛의 도막을 수득하였다. 도포 후의 기판을 열판 위에서 150℃/3분간 프리베이크하고, 계속해서 냉각시키지 않고서 순산소 분위기하의 경화로에 기판을 도입하였다. 경화로 내에서 승온 속도 10℃/분으로 700℃까지 가열하고, 또한 수증기 농도 80%의 산소분위기 하에서 30분간 가열하여 경화시켜, 폴리실라잔의 배합비가 상이한 복수의 실리카질 막을 수득하였다.
수득된 각각의 실리카질 막에 관해서 막 두께 수축률을 측정한 결과, 폴리실라잔의 배합비가 변화되면, 막 두께 수축률도 변화하고, 막 두께 수축률은 합성예 4의 중합체를 10%, 종래의 폴리실라잔을 20% 배합하였을 때에 최저가 되고, 이러한 막 두께 수축률은 15.0%이었다.
또한, 이 때의 TEG 기판의 단면을 주사형 전자현미경에 의해 50,000배로 단면에 수직인 방향의 앙각 30°상방에서 각 홈의 최심부를 관찰하여, 막질의 균일성 을 평가하였다. 홈 폭이 변화하더라도, 에칭량의 변화는 약간이며, 폭 0.05㎛의 트렌치 홈 바닥부에 있어서도 충분히 치밀한 실리카질 막이 형성되어 있는 것을 확인할 수 있었다.

Claims (7)

  1. 화학식 A의 할로실란 화합물을 1종류 또는 2종류 이상 조합하여 공가암모니아분해(coammonolysis)시킴으로써 수득된, 4개의 결합손(結合手)의 전부에 수소 이외의 원자가 결합하고 있는 4급 규소를 함유하고 있는 폴리실라잔 화합물과, 상기 폴리실라잔 화합물을 용해시킬 수 있는 용제를 포함하여 이루어지는 것을 특징으로 하는, 실리카질 막 형성용 조성물.
    화학식 A
    Figure 112009021091826-PCT00008
    상기 화학식 A에서,
    X는 할로겐이고,
    Y는 수소 또는 할로겐이고, 각각의 X, 및 각각의 Y는 동일하거나 상이해도 양호하며,
    n은 2 이상의 수이다.
  2. 제1항에 있어서, 상기 폴리실라잔 화합물이, 디클로로모노실란과, 1종류 또는 2종류 이상의, 디클로로모노실란 이외의 화학식 A의 할로실란 화합물을 조합하여 공가암모니아분해시킴으로써 수득되는 것인, 실리카질 막 형성용 조성물.
  3. 제1항 또는 제2항에 있어서, 상기 폴리실라잔 화합물중에 포함되는 모든 규소의 수에 대한 4급 규소의 수의 비율이 30원자% 이상인, 실리카질 막 형성용 조성물.
  4. 제1항 내지 제3항 중의 어느 한 항에 있어서, 상기 폴리실라잔 화합물 이외의 폴리실라잔 화합물을 추가로 포함하여 이루어지는, 실리카질 막 형성용 조성물.
  5. 제1항 내지 제3항 중의 어느 한 항에 있어서, 화학식 I의 폴리실라잔 화합물을 추가로 포함하여 이루어지는, 실리카질 막 형성용 조성물.
    화학식 I
    Figure 112009021091826-PCT00009
    상기 화학식 I에서,
    R1 내지 R3은 각각 독립하여 수소, 탄소수 1 내지 3의 알킬기, 치환되거나 치환되지 않은 페닐기이고,
    r은 중합도를 나타내는 정수이다.
  6. 요철을 갖는 실리콘 기판의 표면 위에, 제1항 내지 제5항 중의 어느 한 항에 따르는 실리카질 막 형성용 조성물을 도포하는 도포 공정, 및
    도포 완료된 기판을 1000℃ 미만의 산소분위기 또는 수증기를 포함하는 산화분위기에서 가열 처리하여 상기 조성물을 이산화규소막으로 전화(轉化)시키는 경화 공정
    을 포함하여 이루어지는 것을 특징으로 하는, 실리카질 막의 제조법.
  7. 제6항에 따르는 실리카질 막의 제조법에 의해 제조된 실리카질 막으로서, 상기 실리카질 막의 막 두께 수축률이, 폴리하이드로폴리실라잔의 막 두께 수축률에 대하여 95% 이하인 것을 특징으로 하는 실리카질 막.
KR1020097007203A 2006-09-08 2007-09-05 실리카질 막 형성용 조성물 및 이를 사용한 실리카질 막의 제조법 KR101412453B1 (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JPJP-P-2006-244611 2006-09-08
JP2006244611 2006-09-08
JPJP-P-2007-049995 2007-02-28
JP2007049995 2007-02-28
PCT/JP2007/067284 WO2008029834A1 (fr) 2006-09-08 2007-09-05 Composition pour former un film siliceux et procédé de production de film siliceux à partir de celle-ci

Publications (2)

Publication Number Publication Date
KR20090060433A true KR20090060433A (ko) 2009-06-12
KR101412453B1 KR101412453B1 (ko) 2014-06-30

Family

ID=39157260

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020097007203A KR101412453B1 (ko) 2006-09-08 2007-09-05 실리카질 막 형성용 조성물 및 이를 사용한 실리카질 막의 제조법

Country Status (6)

Country Link
US (1) US20090305063A1 (ko)
EP (1) EP2071616B1 (ko)
JP (1) JPWO2008029834A1 (ko)
KR (1) KR101412453B1 (ko)
TW (1) TW200825095A (ko)
WO (1) WO2008029834A1 (ko)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101056838B1 (ko) * 2010-10-15 2011-08-12 테크노세미켐 주식회사 폴리실라잔 용액 및 이의 제조방법
KR20130124493A (ko) * 2010-11-11 2013-11-14 투룬 일리오피스토 기판을 처리하는 방법 및 기판
US9082612B2 (en) 2010-12-22 2015-07-14 Cheil Industries, Inc. Composition for forming a silica layer, method of manufacturing the composition, silica layer prepared using the composition, and method of manufacturing the silica layer
US9096726B2 (en) 2011-01-07 2015-08-04 Cheil Industries, Inc. Composition for forming silica based insulating layer, method for manufacturing composition for forming silica based insulating layer, silica based insulating layer and method for manufacturing silica based insulating layer
US9890255B2 (en) 2012-12-31 2018-02-13 Cheil Industries, Inc. Modified hydrogenated polysiloxazane, composition comprising same for forming silica-based insulation layer, method for preparing composition for forming

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8658284B2 (en) 2009-10-28 2014-02-25 Dow Corning Corporation Polysilane—polysilazane copolymers and methods for their preparation and use
KR101432606B1 (ko) 2011-07-15 2014-08-21 제일모직주식회사 갭필용 충전제, 이의 제조 방법 및 이를 사용한 반도체 캐패시터의 제조 방법
JP5970197B2 (ja) * 2012-02-08 2016-08-17 メルクパフォーマンスマテリアルズマニュファクチャリング合同会社 無機ポリシラザン樹脂
KR20160134290A (ko) 2015-05-15 2016-11-23 삼성에스디아이 주식회사 실리카 막 형성용 조성물, 실리카 막의 제조방법 및 실리카 막
KR102194975B1 (ko) 2017-10-13 2020-12-24 삼성에스디아이 주식회사 실리카 막 형성용 조성물, 실리카 막의 제조방법 및 실리카 막
KR102192462B1 (ko) * 2017-12-14 2020-12-17 삼성에스디아이 주식회사 실리카 막 형성용 조성물, 실리카 막, 및 전자소자
US11499014B2 (en) * 2019-12-31 2022-11-15 L'Air Liquide, Société Anonyme pour l'Etude et l'Exploitation des Procédés Georges Claude Cureable formulations for forming low-k dielectric silicon-containing films using polycarbosilazane
JP7390195B2 (ja) * 2020-01-17 2023-12-01 東京エレクトロン株式会社 シリコン成膜方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4612383A (en) * 1985-04-26 1986-09-16 S R I International Method of producing polysilazanes
JPS60145903A (ja) * 1983-12-29 1985-08-01 Toa Nenryo Kogyo Kk 無機ポリシラザン及びその合成方法
JPH0618885B2 (ja) * 1986-02-12 1994-03-16 東燃株式会社 ポリシロキサザンおよびその製法
DE4217579A1 (de) * 1992-05-27 1993-12-02 Wacker Chemie Gmbh Verfahren zur Herstellung von Polysilazanen
JP3059664B2 (ja) * 1995-06-23 2000-07-04 キヤノン株式会社 データ検索方法及びその装置
JP3178412B2 (ja) 1998-04-27 2001-06-18 日本電気株式会社 トレンチ・アイソレーション構造の形成方法
JP5020425B2 (ja) * 2000-04-25 2012-09-05 Ａｚエレクトロニックマテリアルズ株式会社 微細溝をシリカ質材料で埋封する方法
JP4722269B2 (ja) * 2000-08-29 2011-07-13 Ａｚエレクトロニックマテリアルズ株式会社 低誘電率多孔質シリカ質膜、半導体装置およびコーティング組成物、ならびに低誘電率多孔質シリカ質膜の製造方法
JP4116283B2 (ja) * 2001-11-30 2008-07-09 レール・リキード−ソシエテ・アノニム・プール・レテュード・エ・レクスプロワタシオン・デ・プロセデ・ジョルジュ・クロード ヘキサキス（モノヒドロカルビルアミノ）ジシランおよびその製造方法
US20030126108A1 (en) * 2001-12-31 2003-07-03 Knoinklijke Philips Electronics N.V. Method and apparatus for access and display of content allowing users to apply multiple profiles
JP4363820B2 (ja) * 2002-05-27 2009-11-11 クラリアント インターナショナル リミテッド ポリシラザン塗膜のシリカ質への転化促進方法
JP2005120029A (ja) 2003-10-17 2005-05-12 Jsr Corp シラン化合物の精製方法
US20050145177A1 (en) * 2003-12-30 2005-07-07 Mcswiney Michael Method and apparatus for low temperature silicon nitride deposition
JP2006054353A (ja) * 2004-08-13 2006-02-23 Az Electronic Materials Kk フラットバンドシフトの少ないシリカ質膜およびその製造法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101056838B1 (ko) * 2010-10-15 2011-08-12 테크노세미켐 주식회사 폴리실라잔 용액 및 이의 제조방법
KR20130124493A (ko) * 2010-11-11 2013-11-14 투룬 일리오피스토 기판을 처리하는 방법 및 기판
US9082612B2 (en) 2010-12-22 2015-07-14 Cheil Industries, Inc. Composition for forming a silica layer, method of manufacturing the composition, silica layer prepared using the composition, and method of manufacturing the silica layer
US9096726B2 (en) 2011-01-07 2015-08-04 Cheil Industries, Inc. Composition for forming silica based insulating layer, method for manufacturing composition for forming silica based insulating layer, silica based insulating layer and method for manufacturing silica based insulating layer
US9890255B2 (en) 2012-12-31 2018-02-13 Cheil Industries, Inc. Modified hydrogenated polysiloxazane, composition comprising same for forming silica-based insulation layer, method for preparing composition for forming

Also Published As

Publication number Publication date
EP2071616B1 (en) 2018-11-21
EP2071616A4 (en) 2011-11-30
EP2071616A1 (en) 2009-06-17
WO2008029834A1 (fr) 2008-03-13
KR101412453B1 (ko) 2014-06-30
US20090305063A1 (en) 2009-12-10
JPWO2008029834A1 (ja) 2010-01-21
TW200825095A (en) 2008-06-16

Similar Documents

Publication Publication Date Title
KR101412453B1 (ko) 실리카질 막 형성용 조성물 및 이를 사용한 실리카질 막의 제조법
KR101623764B1 (ko) 실리카질 막의 제조에 사용하는 침지용 용액 및 이를 사용한 실리카질 막의 제조법
TWI568806B (zh) 含聚矽氮烷被覆組成物
KR100724301B1 (ko) 미세한 홈을 실리카질 재료로 매립 밀봉하는 방법 및실리카질 막 부착 기재
JP6104785B2 (ja) ペルヒドロポリシラザン、およびそれを含む組成物、ならびにそれを用いたシリカ質膜の形成方法
EP2677536B1 (en) Method for producing silicon dioxide film
JP4982659B2 (ja) シリカ質膜の製造法およびそれにより製造されたシリカ質膜付き基板
KR20070028518A (ko) 트렌치ㆍ아이솔레이션 구조의 형성방법
KR20060002786A (ko) 트렌치 아이솔레이션 구조의 형성방법
EP2637203B1 (en) Method for forming isolation structure
KR101097713B1 (ko) 코팅 조성물 및 이를 사용하여 제조한 저유전 실리카질재료
JP2004292636A (ja) 多孔質膜形成用組成物、多孔質膜の製造方法、多孔質膜、層間絶縁膜、及び半導体装置
CN101512737A (zh) 硅质薄膜形成用组合物及应用所述组合物的硅质薄膜的形成方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
N231 Notification of change of applicant
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20170522

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20180530

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20190530

Year of fee payment: 6