JP4269696B2 - 絶縁膜形成方法とそれを用いた半導体装置 - Google Patents
絶縁膜形成方法とそれを用いた半導体装置 Download PDFInfo
- Publication number
- JP4269696B2 JP4269696B2 JP2003012771A JP2003012771A JP4269696B2 JP 4269696 B2 JP4269696 B2 JP 4269696B2 JP 2003012771 A JP2003012771 A JP 2003012771A JP 2003012771 A JP2003012771 A JP 2003012771A JP 4269696 B2 JP4269696 B2 JP 4269696B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- substrate
- water
- film
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Formation Of Insulating Films (AREA)
- Paints Or Removers (AREA)
Description
【発明の属する技術分野】
本発明は、絶縁膜の形成方法とそれを用いた半導体デバイスに関する。詳しくは、例えば半導体デバイスや表示デバイスの配線間に設けられる層間絶縁膜や、磁気ディスクヘッドなどの微細部品の絶縁層の形成方法、およびそれを用いた半導体デバイスに関する。近年、半導体集積回路の多層配線における信号の伝播速度を改善させるため、配線を微細化することや配線材料を低抵抗化することのみならず、同一配線層を互いに隣接して伸びる複数配線の配線間容量(キャパシタンス)を低減させるための絶縁膜が使用される。
【0002】
【従来の技術】
高集積化された半導体装置の多層配線層間には絶縁膜(通常、「層間絶縁膜」と呼ばれる)が積層されており、また、この絶縁膜の材料には、半導体装置の信頼性を維持するため優れた耐熱性、膜強度と加工性が求められている。さらに配線間容量を小さくし、配線を伝播する信号の伝播速度を上げるため比誘電率の小さい材料が求められている。
【0003】
スピンオングラス(SOG)系の材料(比誘電率=3乃至4)は、スピンコート法で容易に成膜できる利点を有し、尚且つ加工性にも優れているので多くの絶縁膜形成工程で実用化されている。アルコキシシランを加水分解して得られたシリカゾルを用いた有機SOGの中には比誘電率が3.0以下となるものも検討されている。(特許文献1)
【0004】
【特許文献1】
特許第2851915号
【0005】
【発明が解決しようとする課題】
有機SOGの絶縁膜形成用塗布液は、水やアルコール類が有する水酸基によって加水分解反応を起こし劣化する。しかし、水やアルコール類の含有量が低い塗布液は保存安定性が向上しても、それを用いて絶縁膜を形成する工程において十分に焼結せず、膜強度が低下する。
【0006】
本発明は、以上のような問題を解決するものであり、保存安定性に優れた有機SOG塗布液を用いても十分に焼結して膜強度の高い低誘電率絶縁膜の形成方法と、これによって得られた低誘電率絶縁膜を有して動作が高速で信頼性が高くなる半導体装置を提供するものである。
【0007】
【課題を解決するための手段】
上記問題は、シリカゾルを含んで且つ水とアルコール類の含有量が全て1重量%以下とした絶縁膜形成用塗布液を半導体基板へ塗布する直前に、基板表面をシリカゾルの焼結促進剤である水またはアルコール類に晒すことで解決される。
【0008】
本発明の原理説明図である図1を用いて上記手段を説明する。
【0009】
図1(a)参照
基板27上に金属配線30とそれを覆う拡散防止層28とが形成されている。
【0010】
図1(b)参照
まず焼結促進剤29を基板表面に付着させる。
【0011】
図1(c)参照
次いでシリカゾルを含む絶縁膜形成用塗布液を塗布し、加熱して焼結し絶縁膜12となる。焼結過程は基板表面と塗布液との界面から始まり、焼結促進剤が膜中を拡散するようにして全体が焼結される。
【0012】
焼結を促進するアルコール類とは加水分解反応を促進するものであればよく、沸点が水に近いメタノール、エタノール、プロパノール、ブタノールを含むと焼成温度を変えることなく焼結条件が一定となる。尚このような水、アルコール類はシリカゾルを含む絶縁膜形成用塗布液の製造工程で混入し易い物質である。
【0013】
基板表面を水またはアルコール類に晒す方法として、それらを直接基板へ塗布するか、または基板をそれらの蒸気に晒す方法が適用できる。
【0014】
塗布する方法は、スピンコータで塗布しそのまま高速回転して乾燥させるように行える。また蒸気に晒す方法は、熱で気化した水またはアルコール類か、窒素などのキャリアガス流にのせて気化した水またはアルコール類を基板表面に吹き付けるように行える。
【0015】
これらによって、焼結前の塗布膜に供給される水またはアルコール類はわずかであっても、触媒的に作用して焼結を促進する。さらに、加熱された水またはアルコール類は表面張力が下がり基板表面へ均一に接触する。また、基板表面をUV光照射、または基板材料をエッチングしないガスプラズマの照射によって改質することで水またはアルコール類を均一に接触させることもできる。
【0016】
以上のように、絶縁膜形成用塗布液の経時変化に依存せず、基板表面に水酸基を有して付着した水またはアルコール類を焼結促進剤とし膜強度が高く、尚且つ基板表面より焼結が始まるため密着性にも優れた絶縁膜を形成できる。
【0017】
本発明の半導体装置は、半導体基板と、その上に交互に積層して互いに並行して伸びる複数の配線層とこれらに形成された複数の絶縁層とを含み、これらの絶縁層のうちの少なくとも一層が本発明の絶縁膜形成方法によって作られた膜となる。この半導体装置は、本発明による絶縁膜形成方法を用いることで配線間容量を再現性よく低減でき配線遅延が改善される。中でも多層配線工程において微細な配線構造を有するバルク近傍では、同一配線層を互いに隣接して伸びる複数配線の配線間容量を低減させる効果は顕著となる。
【0018】
このような絶縁膜を拡散防止膜で覆う場合は、配線材料の抵抗を実質的に低下させるように薄膜化することが望ましい。本発明による絶縁膜の形成方法に従えば、焼結が十分に促進されて膜密度が均一な絶縁膜を得る。これによって拡散防止膜には、スパッタ法にて容易に被着可能なチタン、チタンを主体とした合金、タンタル、タンタルを主体とした合金などを薄膜化して用いても被覆性に影響しない。
【0019】
【発明の実施の形態】
[実施例1]
本発明の絶縁膜形成方法に適する塗布液に用いる樹脂を得るために以下の工程に従った。
【0020】
メチルイソブチルケトン39.6gに、テトラエトキシシラン20.8g(0.1モル)を溶解させた。濃度400ppmの硝酸水16.2g(0.9モル)を10分間で滴下し、その後180℃で2時間の熟成反応を行った。テトラエトキシシランが共重合し球状シロキサン樹脂が生成される。
【0021】
続いてトリメチルエトキシシラン11.8g(0.1モル)を10分間で滴下し、その後180℃で2時間の熟成反応を行った。本工程を経た後、球状シロキサン樹脂の残存エトキシ基またはシラノール基はシリル化され、化学的に安定な球状シロキサン樹脂となる。
【0022】
次に、硝酸マグネシウム5gを添加し過剰の水分を除去した。ロータリエバポレータを用い反応溶液を除去し、さらに1,4−ジオキサンを使用して凍結乾燥を行って球状シロキサン樹脂を得た。
【0023】
[実施例2]
第1の実施例で合成した球状シロキサン樹脂をメチルイソブチルケトンに溶解させ、固形分濃度17.5重量%の溶液を得た。これを300℃で加熱脱水処理したモレキュラシーブに通し溶液の脱水処理を行った。脱水処理後の溶液の水含有量は0.4重量%であり、脱アルコール処理は特に行わなかったが、アルコール類の含有量はエタノールが0.1重量%以下でその他は検出できなかった。
【0024】
次に、上記実施例によって得られた絶縁膜形成用塗布液を用いて、絶縁膜を形成する方法について説明する。
【0025】
シリコン基板に水を回転数1000rpmで20秒間塗布し、3000rpmで30秒間振り切り乾燥する。さらに実施例による絶縁膜形成用塗布液を塗布後、回転数3000rpmで20秒間スピンコートする。その後200℃で溶剤を蒸発させ、酸素濃度100ppm以下の窒素雰囲気中で、400℃にて30分間の熱処理を行う。この熱処理により球状シロキサン同士が樹脂表面で架橋を生じ絶縁膜となる。この絶縁膜をAとし、比較のため基板上に水の塗布処理を行わずに形成した絶縁膜をBとする。
【0026】
絶縁膜Aの比誘電率は2.3、絶縁膜Bの比誘電率は2.35であった。しかし、硬度の比較をナノインデンター法にて評価したところ、絶縁膜Aが1.2GPaだったのに対して絶縁膜Bは0.3GPaとなった。これは、絶縁膜Aは基板表面に水が焼結促進剤として十分に供給され、焼結を促進したためと考える。
【0027】
上記シロキサン樹脂は負の電荷を帯電しやすいので、実際の塗布液となる場合は、微粒子同士の結合を促すバインダあるいは、微粒子の凝集を防ぐ界面活性剤などが加えられ、目的とする膜厚や膜厚分布を得られるように調製される。
【0028】
塗布溶媒は、例えばトルエン、キシレン、メチルイソブチルケトン、メチルエチルケトン、シクロヘキサノン、シクロペンタノンなどが用いられる。
【0029】
本発明の絶縁膜形成方法は、上記塗布溶媒に溶解した球状シロキサン樹脂溶液を、スピンコート法により基板上に塗布し、120℃乃至350℃で5分乃至10分間の熱処理を行い溶媒乾燥した後、不活性雰囲気中(例えば酸素濃度100ppm 以下の不活性ガス中)において350℃乃至450℃で30分又はそれ以上の熱処理を行うことが望ましい。但し、溶媒乾燥の温度が120℃未満では溶媒乾燥が不十分であり、350℃以上では酸化によって性能が変質する恐れがある。さらに、溶媒乾燥後の熱処理は過度の酸化分解を抑制するために不活性ガス中で行うことが望ましい。このとき熱処理温度が350℃未満では膜中の空隙形成が不完全な状態のまま、その後の半導体製造工程内で施される熱処理工程中に脱ガスを発生する問題がある。また、450℃を超えるとクラックなどが生じる恐れがある。
【0030】
溶媒乾燥後に紫外線、赤外線、電子線、X線、酸素プラズマの照射によって焼結処理の代りになる。
【0031】
各エネルギー線は球状シロキサンの樹脂を架橋する作用の点では同一であるが、次のように使い分ける。膜の表面から樹脂の結合を生じさせる場合は紫外線照射が好ましい。この場合、樹脂結合を促進し、オープンポア(巨大空隙の表層露出)を抑制する効果がある。急速昇降温制御を行う場合には赤外線加熱が好ましい。結合過程を精密制御したい場合には電子線照射が好ましい。この場合、後方散乱電子の影響により、膜内部から結合を進めることもできる。被膜深さ方向に対して樹脂分子を均一に励起して結合させたい場合はX線照射が好ましい。表面の疎水化処理を兼ねる場合には酸素プラズマの照射が好ましい。この場合、表面疎水化による吸湿性を低減させる効果のみならず、表面エネルギーの変化によりギャップ膜(酸化膜など)との密着性も改善する。
【0032】
[実施例3]
第2の実施例で脱水処理した絶縁膜形成用塗布液(水分含有量0.4重量%)と脱水処理していない絶縁膜形成用塗布液(水分含有量1.5重量%)とを室温で一週間保存し、同一回転数における膜厚の変化量を比較した。絶縁膜形成方法は、実施例2と同様である。その結果、脱水処理した絶縁膜形成用塗布液を用いた場合は、初期膜厚4560Åが一週間後4581Åとわずか21Åの増加だったのに対して、脱水処理していない場合は、初期膜厚4532Åが一週間後4992Åと460Åも増加している。これは、球状シロキサン樹脂が溶液中の水と徐々に反応し高分子量化したためと考える。
【0033】
[実施例4]
以下、本発明の一実施形態に沿った半導体装置の製造工程途中の断面図である図2乃至図8を工程順に沿って順次引用しながら、本発明の絶縁膜形成方法による半導体装置に適用した場合の製造工程を説明する。尚、以下の説明において、選択エッチングに用いるレジストマスク形成に関する詳細記述は省略する。
図2(a)参照
まず、p型シリコン基板1に選択酸化法を用いて素子分離酸化膜2を形成したのち、ゲート絶縁膜3、ゲート電極4、及び保護膜6からなるゲート構造体を形成し、さらに、SiNをゲート電極積層構造全面に覆うように形成した状態からドライエッチングを使ってエッチバック工程を経て残ったサイドウォール5がゲート構造体と一体となったのち、Asイオンを注入することによってn型ソース・ドレイン領域7を形成し、図2(a)の構造となる。
図2(b)参照
次いで、CVD(化学気相成長)法により全面に、厚さ1μmのシリコン酸化膜8を堆積させて層間絶縁膜としたのち、後のCMP(化学機械研磨)工程において研磨ストッパーとなるシリコン窒化膜9を厚さ100nmに堆積させ図2(b)の構造となる。
図3(c)参照
次いで、n型ソース・ドレイン領域7に達するビアホールを形成するため、フォトリソグラフィで形成したレジストパターン(図示せず)をマスクとし、シリコン窒化膜9とシリコン酸化膜8とをCF4とCHF3などの混合ガスプラズマによってそれぞれエッチングし図3(c)の構造となる。
図3(d)参照
その後、スパッタ法を用いて全面に、厚さ50nmの窒化タンタル膜(図示せず)を堆積させて、次いで同じくスパッタ法によってタングステンを厚く堆積させたのち、CMP法によってシリコン窒化膜9が露出するまで研磨し、拡散防止膜(窒化タンタル膜)10に覆われたタングステンビア11を形成し、図3(d)の構造となる。
図4(e)参照
次いで、実施例2と同様に、水を回転数1000rpmで20秒間塗布し、3000rpmで30秒間振り切り乾燥する。さらに実施例2による絶縁膜形成用塗布液をスピンコートする(回転数:3000rpm、回転時間:20秒)。その後、200℃で溶剤を蒸発させ、窒素雰囲気(酸素濃度100ppm以下)中で、400℃にて30分間の熱処理を行い、厚さ450nmの絶縁膜12が形成される。次いでシリコン窒化膜13(厚さ50nm)を堆積させて図4(e)となる。このシリコン窒化膜13も後のCMP工程におけるストッパーとなる。
図4(f)参照
次いで、フォトリソグラフィで形成したレジストパターン(図示せず)をマスクとし、CF4 とCHF3などの混合ガスプラズマによってシリコン窒化膜13をエッチングしたのち、このシリコン窒化膜13をマスクとし必要に応じてC4F8などの炭素源を添加したO2 ガスプラズマを用いて絶縁膜12をエッチングし、タングステンビア11に達する配線層用溝を形成し図4(f)となる。
図5(g)参照
次いで、スパッタ法で全面に窒化タンタル膜14と銅シード層15を順次堆積させたのち(各厚さ:50nm、50nm)、銅シード層15をメッキベース層とした電解メッキにて銅メッキ層16(厚さ600nm)を成膜し図5(g)の構造とする。
【0034】
次いで、銅メッキ層16、銅シード層15、及び窒化タンタル膜14をCMP法にて研磨し、シリコン窒化膜13を露出させる。
図5(h)参照
銅メッキ層16と銅シード層15とが一体になった銅埋込配線層17を形成し図5(h)となる。
図6(i)参照
次いで全面にシリコン窒化膜13を50nm堆積させた後、図4(e)で示した工程と同様に本発明による絶縁膜18(厚さ450nm)、50nmのシリコン窒化膜19、本発明による絶縁膜20(450nm)、及び50nmのシリコン窒化膜21を順次成膜し図6(i)の構造となる。
図6(j)参照
次いで、フォトリソグラフィにて形成したビアホール形状のレジストパターン(図示せず)をマスクとし、図4(f)のエッチング工程と同様にしてCF4 とCHF3の混合ガスプラズマにてシリコン窒化膜21,19,13を、そして必要に応じてC4F8などの炭素源を添加したO2 ガスプラズマにて絶縁膜20,18とを適宜交互にエッチングするようにして銅埋込配線層17に達するビアホールを形成し図6(j)の構造となる。
図7(k)参照
次いでフォトリソグラフィにて形成した配線溝形状のレジストパターン(図示せず)をマスクとし、図4(f)で示したエッチング工程と同じようにしてシリコン窒化膜21と絶縁膜20とをエッチングし、絶縁膜20に配線層用溝を形成し図7(k)の構造となる。
図7(l)参照
次いで、スパッタ法を用いて、全面に窒化タンタル膜22と銅シード層23を順次堆積させ(各厚さ:50nm、50nm)次いで厚さ1400nmの銅メッキ層24を成膜し図7(l)の構造となる。
【0035】
次いで、銅メッキ層24、銅シード層23、及び窒化タンタル膜22をCMP法にて研磨し、シリコン窒化膜21を露出させる。
図8(m)参照
以上により銅メッキ層と銅シード層とが一体になった銅埋込配線層25,26を形成し図8(m)の構造となる。
【0036】
この様な絶縁膜の形成工程、配線層用溝及びビアホールの形成工程、銅埋込配線層の形成工程を必要回数だけ繰り返すことによって多層配線構造を有する半導体集積回路装置が製作できる。
【0037】
この実施例においては、本発明の絶縁膜の比誘電率は2.3程度であるので隣接する配線層に起因する寄生容量を大幅に低減する。さらに焼結が十分に進むため比誘電率のバラツキがきわめて小さく、且つ優れた膜強度(硬度、弾性率)を有した絶縁膜によってデバイス特性及び信頼性は向上する。
【0038】
なお、本実施例では、配線層を形成する金属配線の材料に銅を用いたが、アルミニウム及びアルミニウムを主体とした合金から選ぶことはもちろん、銅を主体とした合金から選ぶこともできる。
【0039】
本実施例の拡散防止膜に用いた窒化タンタルは、絶縁膜上にスッパッタ法で成膜すると結晶が柱状構造となりやすいため、成膜開始直後に絶縁膜表面のシリコン原子(Si)が結晶粒界に容易に拡散してシリサイド層を作る。この場合、窒化タンタル成膜前に密着層となるタンタル膜を成膜する必要はないので工程を短縮すると同時に配線抵抗を下げ、半導体装置の高速化に寄与する。
【0040】
本発明の効果を発揮する半導体装置とは集積回路の微細化に伴い、配線中を伝播する電気信号の遅延が互いに隣接して伸びる複数配線の配線間容量(キャパシタンス)を問題とする構造であれば、メモリデバイス、ロジックデバイス或いは両者の混載デバイスでも対象とする。
【0041】
以下、本発明の諸形態を付記としてまとめて記載する。
【0042】
(付記1) シリカゾルを焼結してなる絶縁膜の形成方法において、基板上に前記シリカゾルの焼結促進剤を付着させる工程を有することを特徴とする絶縁膜の形成方法。(1)
(付記2) 前記焼結促進剤が水、メタノール、エタノール、プロパノール、ブタノールのいずれかを含むことを特徴とする付記1に記載の絶縁膜形成方法。(2)
(付記3) 前記焼結促進剤を気体状にして基板上に付着させるようにすることを特徴とした付記1または2に記載の絶縁膜形成方法。
【0043】
(付記4) 前記絶縁膜が、下記一般式(I)で示されるアルコキシシランを加水分解して得られたシリカゾルを含有する塗布液によって形成されることを特徴とする付記1乃至3に記載の絶縁膜形成方法。
【0044】
XnSi(OR)4-n (I)
(ここで、Xは水素原子、フッ素原子または炭素数1乃至8のアルキル基、フッ素置換アルキル基、アリール基またはビニル基を表し、Rは水素原子または炭素数1〜8のアルキル基、アリール基またはビニル基を表す。nは0乃至3の整数である。)(3)
(付記5) 前記塗布液中の水、メタノール、エタノール、プロパノール、ブタノールの含有量が全て1重量%以下であることを特徴とする付記4に記載の絶縁膜形成方法。(4)
(付記6) 前記塗布液を用いてなる被膜を焼成あるいは紫外線、赤外線、電子線、X線、酸素プラズマのいずれかを照射することにより酸化分解して多孔質膜にすることを特徴とする付記4または5に記載の絶縁膜形成方法。
【0045】
(付記7) 互いに並行して伸びる複数の配線層に形成された複数の絶縁層を含み、前記複数の絶縁層の少なくとも一層が、付記4に記載のシリカゾルを基板接触面から焼結してなした絶縁膜であることを特徴とする半導体装置。(5)
(付記8)互いに並行して伸びる複数の配線層に形成された複数の絶縁層を含み、前記複数の絶縁層の少なくとも一層が、付記1乃至5に記載の絶縁膜形成方法によって形成した絶縁膜であることを特徴とする半導体装置。
【0046】
(付記9) 前記配線層を形成する材料が、アルミニウム、アルミニウムを主体とした合金、銅、銅を主体とした合金のいずれかである、付記7または8に記載の半導体装置。
【0047】
(付記10) 前記配線層の拡散防止材料が、チタン、チタンを主体とした合金、タンタル、タンタルを主体とした合金のいずれかである、付記7乃至9に記載の半導体装置。
【0048】
【発明の効果】
以上説明したように、本発明によれば、信頼性の高い絶縁膜を得ることができる。また、この方法によって形成した絶縁膜を使用する高集積化した半導体装置においては、配線構造における絶縁膜の比誘電率の低下に伴って信号伝播速度の遅延を軽減でき、高速で且つ高信頼性を有する半導体装置の提供を可能とする。
【図面の簡単な説明】
【図1】本発明の原理説明図(絶縁膜形成工程図)
【図2】本発明の一実施形態に沿った半導体装置の製造工程途中の断面図(工程a,b)
【図3】本発明の一実施形態に沿った半導体装置の製造工程途中の断面図(工程c,d)
【図4】本発明の一実施形態に沿った半導体装置の製造工程途中の断面図(工程e,f)
【図5】本発明の一実施形態に沿った半導体装置の製造工程途中の断面図(工程g,h)
【図6】本発明の一実施形態に沿った半導体装置の製造工程途中の断面図(工程i,j)
【図7】本発明の一実施形態に沿った半導体装置の製造工程途中の断面図(工程k,l)
【図8】本発明の一実施形態に沿った半導体装置の製造工程途中の断面図(工程m)
【符号の説明】
1 シリコン基板
2 素子分離酸化膜
3 ゲート絶縁膜
4 ゲート電極
5 サイドウォール
6 保護膜
7 ソース・ドレイン領域
8、13 シリコン酸化膜
9、19、21 シリコン窒化膜
10、14、22 窒化タンタル膜
11 タングステンプラグ
12、18、20 絶縁膜
15、23 銅シード層
16、24 銅メッキ層
17、25,26 銅埋め込み配線層
27 基板
28 拡散防止層
29 焼結促進剤
30 金属配線
Claims (3)
- 基板上に水酸基を有する水またはアルコール類をスピンコータで塗布して付着させる工程と、
前記付着させる工程の回転数よりも高い回転数で前記水酸基を有する水またはアルコール類の塗布された前記基板を回転して乾燥する工程と、
次いで、下記一般式 (I) で示されるアルコキシシランを加水分解して得られたシリカゾルと含有量が夫々1重量%以下である水、メタノール、エタノール、プロパノール、ブタノールとを含有する塗布液を前記基板に塗布する工程と、
次いで、前記基板を加熱する工程と
を有することを特徴とする絶縁膜形成方法。
X n S i( OR )4-n (I)
(ここで、Xは水素原子、フッ素原子または炭素数1乃至8のアルキル基、フッ素置換アルキル基、アリール基またはビニル基を表し、Rは水素原子または炭素数1〜8のアルキル基、アリール基またはビニル基を表す。nは0乃至3の整数である。) - 前記水酸基を有する水またはアルコール類が水、メタノール、エタノール、プロパノール、ブタノールのいずれかを含むことを特徴とする請求項1に記載の絶縁膜形成方法。
- 互いに並行して伸びる複数の配線層に形成された複数の絶縁層を含み、前記複数の絶縁層の少なくとも一層が、請求項1記載のシリカゾルを基板接触面から焼結してなした絶縁膜であることを特徴とする半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003012771A JP4269696B2 (ja) | 2003-01-21 | 2003-01-21 | 絶縁膜形成方法とそれを用いた半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003012771A JP4269696B2 (ja) | 2003-01-21 | 2003-01-21 | 絶縁膜形成方法とそれを用いた半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004228243A JP2004228243A (ja) | 2004-08-12 |
JP4269696B2 true JP4269696B2 (ja) | 2009-05-27 |
Family
ID=32901276
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003012771A Expired - Fee Related JP4269696B2 (ja) | 2003-01-21 | 2003-01-21 | 絶縁膜形成方法とそれを用いた半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4269696B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11277106B2 (en) | 2019-09-25 | 2022-03-15 | Analog Devices International Unlimited Company | Transimpedance amplifiers with adjustable input range |
-
2003
- 2003-01-21 JP JP2003012771A patent/JP4269696B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2004228243A (ja) | 2004-08-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6080526A (en) | Integration of low-k polymers into interlevel dielectrics using controlled electron-beam radiation | |
JP4667165B2 (ja) | 半導体装置の製造方法 | |
JP5326202B2 (ja) | 半導体装置及びその製造方法 | |
TW584916B (en) | Method of manufacturing semiconductor device having multilevel wiring | |
JP3886779B2 (ja) | 絶縁膜形成用材料及び絶縁膜の形成方法 | |
JP2001223269A (ja) | 半導体装置およびその製造方法 | |
JP5007511B2 (ja) | 露光光遮蔽膜形成用材料、多層配線及びその製造方法、並びに半導体装置 | |
US6974762B2 (en) | Adhesion of carbon doped oxides by silanization | |
JP4269696B2 (ja) | 絶縁膜形成方法とそれを用いた半導体装置 | |
JP5218412B2 (ja) | ケイ素含有被膜の製造方法、ケイ素含有被膜および半導体装置 | |
JP2004259753A (ja) | 半導体装置およびその製造方法 | |
JP4408816B2 (ja) | 半導体装置の製造方法 | |
JP4493278B2 (ja) | 多孔性樹脂絶縁膜、電子装置及びそれらの製造方法 | |
JP5304033B2 (ja) | 半導体装置の製造方法 | |
JP3439189B2 (ja) | 半導体装置及びその製造方法 | |
WO2009153857A1 (ja) | 半導体装置及びその製造方法 | |
JP2002270691A (ja) | 配線構造 | |
JP4459096B2 (ja) | 半導体装置の製造方法 | |
JP2004260076A (ja) | 被膜形成用塗布液、絶縁膜及びその製造方法ならびに半導体装置 | |
JP4028032B2 (ja) | 半導体装置及びその製造方法 | |
JP2002170882A (ja) | 配線構造の製造方法 | |
JP3981870B2 (ja) | 半導体装置の製造方法 | |
JP2004018778A (ja) | 絶縁膜形成用塗布液とそれを用いた半導体装置 | |
JP2004281535A (ja) | 被膜形成材料、絶縁膜の製造方法及び半導体装置 | |
JP2004204061A (ja) | 低誘電率膜用組成物、低誘電率膜及び半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060111 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080425 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080527 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080723 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080819 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081016 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081111 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090113 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090203 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090216 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120306 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4269696 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130306 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140306 Year of fee payment: 5 |
|
LAPS | Cancellation because of no payment of annual fees |