JP2002170882A - 配線構造の製造方法 - Google Patents

配線構造の製造方法

Info

Publication number
JP2002170882A
JP2002170882A JP2000367058A JP2000367058A JP2002170882A JP 2002170882 A JP2002170882 A JP 2002170882A JP 2000367058 A JP2000367058 A JP 2000367058A JP 2000367058 A JP2000367058 A JP 2000367058A JP 2002170882 A JP2002170882 A JP 2002170882A
Authority
JP
Japan
Prior art keywords
insulating film
wiring
film
wiring structure
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2000367058A
Other languages
English (en)
Inventor
Munehiro Tada
宗弘 多田
Taku Ogura
卓 小倉
Yoshihiro Hayashi
喜宏 林
Tatsuro Nagahara
達郎 長原
Hideki Matsuo
英樹 松尾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Clariant Japan KK
Original Assignee
NEC Corp
Clariant Japan KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp, Clariant Japan KK filed Critical NEC Corp
Priority to JP2000367058A priority Critical patent/JP2002170882A/ja
Publication of JP2002170882A publication Critical patent/JP2002170882A/ja
Withdrawn legal-status Critical Current

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

(57)【要約】 【課題】 銅を配線材として用いても、微細な配線構造
の形成が可能で、製造の工程数が少なく、低コスト化が
可能な配線構造の製造方法を提供する。 【解決手段】 配線構造の製造方法が、半導体素子20
1の上にWプラグ203(下層配線)が形成された基板
上に、対電子線感光性を有する材料を含む第二層間絶縁
膜204(絶縁膜)を形成する工程と、第二層間絶縁膜
204に電子線を照射して、第二層間絶縁膜204を露
光する工程と、第二層間絶縁膜204を現像して未露光
部を除去し、配線溝および/またはビアホールおよび/
またはコンタクトホールを形成する工程とを有する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、いわゆるダマシン
法を用いた配線構造とその製造方法であって、その工程
数が少なく、また、配線材として銅を用いても、配線間
での銅の拡散が生じない、信頼性の高いLSIの配線構
造とその製造方法に関するものである。
【0002】
【従来の技術】従来、集積回路の配線材料にはアルミニ
ウム(Al)もしくはAl合金が用いられ、配線間およ
び配線層間の層間絶縁膜にはシリコン酸化膜(Si
2)が広く用いられてきた。しかし、LSIの微細化
の進行に伴い、配線における信号伝送の遅延を抑制、低
減することが望まれており、配線抵抗の低減のために配
線材には銅(Cu)が使用されるようになってきてい
る。また、配線間容量の低減のために、配線間および配
線層間の層間絶縁膜には誘電率の低い有機物や空孔を含
んだシリコン酸化膜が使用されるようになってきてい
る。しかし、銅は、シリコン(Si)や、シリコン酸化
膜をはじめとする層間絶縁膜中における拡散がアルミニ
ウムよりも速い。そのため、トランジスタをはじめとす
るシリコンデバイス部への銅の侵入、配線間の絶縁耐圧
劣化などを防いで信頼性を高めるために、銅の周囲に、
銅の拡散を防止するバリア膜を形成することが必要であ
る。
【0003】従って、銅を用いた配線構造の製造におい
ては、アルミニウムなどを配線材に用いたときにはなか
った材料と工程が必要となる。そのため、工程の簡略化
とプロセスコストダウンが必要であり、これまでにも、
デュアルダマシン法の実用化や、感光性材料の提案など
がされている。以下に、銅膜の下面および側面に銅の拡
散防止(バリア)膜となる導体膜を形成する配線構造と
その製造方法について説明する。
【0004】[従来例1]図11は、現在、一般的に用
いられるダマシン構造の配線の製造方法を工程順に示す
図である。まず、シリコン基板1101上に酸化シリコ
ン膜1102、SiON膜1103、酸化シリコン膜1
104を順次堆積し(図11a)、その上にレジストパ
タン1105(図11b)を形成する。そしてレジスト
パターン1105をマスクに酸化シリコン膜1104を
異方性エッチングし、レジストパターン1105を除去
して配線溝を形成する(図11c)。次に、エッチング
により形成した表面に導体からなる導体バリア膜110
6を形成後、銅膜1107を形成する(図11d)。続
いて、化学機械研磨(Chemical Mechan
ical Polishing:CMP)によって配線
溝およびビアホール以外の余剰な銅膜1107を除去
し、続いて同様に余剰なバリア膜1106を除去する
(図11e)。その後、絶縁体からなる絶縁バリア膜1
108を形成することで、銅膜1107の下面および側
面が導体バリア膜1106で覆われ、銅膜1107の上
面が絶縁バリア膜1108で覆われた配線構造が形成さ
れる(図11f)。
【0005】この導体バリア膜1106には、銅の拡散
防止能力が高いこと、下地となる絶縁物および銅配線部
との密着性、プロセス上の熱的安定性などの理由から、
高融点であるチタン、タンタル、タングステンなどの金
属およびその窒化物、またはそれらにシリコンなどを添
加した3元系もしくは4元系の窒化物、もしくはそれら
を積層したものが用いられる。一方、上面の絶縁バリア
膜1108には、導体バリア膜1106と同様に銅の拡
散防止能力が高いこと、下地となる絶縁物および銅配線
部との密着性、プロセス上の熱的安定性などの理由か
ら、シリコンの窒化物(SiN)もしくは炭化物(Si
C)などが用いられる。
【0006】[従来例2]図12は、現在、一般的に用
いられるデュアルダマシン構造の配線の製造方法を工程
順に示す図である。まず、シリコン基板上に作製した銅
配線1210上に窒化シリコン膜1201、第一の酸化
シリコン膜1202、SiON膜1203、第二の酸化
シリコン膜1204を順次形成し(図12a)、その上
にビアレジストパターン1205を形成する(図12
b)。そしてビアレジストパターン1205をマスクに
異方性エッチングによって第一の酸化シリコン膜120
2、SiON膜1203、第二の酸化シリコン膜120
4の順にエッチングした後、レジストパタン1205を
除去してビアホール1212を形成する(図12d)。
次に、ビアホール上に配線溝レジストパターン1206
を形成し(図12e)、トレンチパターン1206をマ
スクに異方性エッチングを行って配線溝1213となる
酸化シリコン膜1204の一部を除去する。そしてレジ
ストパターン1206を除去後、ビアホール1212の
底になっている窒化シリコン膜1201をエッチングに
よって除去し、底が銅配線1210となったビアホール
および配線溝が形成される(図12f)。
【0007】次に、エッチングによって形成した表面に
導体からなる導体バリア膜1207を形成し(図12
g)その後、銅膜208を形成する(図12f)。CM
Pによって配線溝およびビアホール以外の余剰な銅12
08を除去し(図12g)、同様に余剰な導体バリア膜
1207を除去する。その後、絶縁バリア膜1209を
形成することで、銅膜1208の下面および側面が導体
バリア膜1207で覆われ、銅膜1208の上面が層間
絶縁膜であるバリア層で覆われた銅配線1211が形成
される(図12h)。
【0008】[従来例3]図13は、特開2000−1
38219号公報などにより提案されている、銅配線を
有し、感光性材料を層間絶縁膜に用いたダマシン法の配
線構造の製造方法を工程順に示す図である。まず、シリ
コン基板1301上に酸化シリコン膜1302を形成し
(図13a)、続いて感光性材料を塗布し、これをベー
クすることで感光性層間絶縁膜層1303を形成する
(図13b)。この感光性層間絶縁膜層1303として
は、ポリイミド、ポリアミド酸、ベンゾシクロブテン、
ポリオキシベンゾール(PBO;例えば、住友ベークラ
イト株式会社製CRC8300)などを含むベース材料
にポジ型感光材を添加した材料である。
【0009】次に、図13cに示すように、所望の配線
溝を形成するため、感光性層間絶縁膜層1303に紫外
線を露光し、潜像を形成する。このとき用いるフォトマ
スクは、合成石英などから構成された透明基板上にクロ
ムなどの金属膜からなる遮光膜が所定のところに形成さ
れたものでる。この方法では、ポジ型の感光性樹脂を用
いているため、フォトマスクパターンは透過部で構成さ
れる。次に、現像を行うことで感光性層間絶縁膜層に配
線溝を形成する(図13d)。現像にはアルカリ水溶液
の現像液を用いる。次に配線溝が形成された層間絶縁膜
を硬化するため、窒素雰囲気下で150℃で30分加熱
した後、310℃〜320℃の温度で30分間加熱す
る。その後、図13eに示すように硬化処理されて感光
性が消失した層間絶縁膜1304に、導体からなる導体
バリア膜1305を形成後、銅膜1306を形成する
(図13f)。次いで、CMPによって配線溝およびビ
アホール以外の余剰な銅膜1306を除去し、同時に余
剰な層間絶縁膜1304とバリア膜1305とを除去
し、平面にする。(図13g)。
【0010】上記のように層間絶縁膜に感光性材料が用
いられる他の従来技術としては、例えば、特開2000
−181069号公報に記載された、感光性ポリシラザ
ン組成物をポジ型レジストとして用い、これを感光して
層間絶縁膜に用いる例が挙げられる。
【0011】
【発明が解決しようとする課題】前述した従来の方法で
は、次に示すような問題点があった。従来例1では、銅
の拡散を防止するバリア膜を形成する工程が増え、工程
数が多くなり、結果的に製造装置も多くなりコストアッ
プにつながっていた。また、層間絶縁膜に酸化シリコン
膜を用いているが、より集積度を高めるためには、配線
間をより近接にしなければならず、そのためにはより誘
電率の低い層間絶縁膜を用いなければならない。また、
従来例2では、層間絶縁膜にダマシン配線を形成する際
には、層間絶縁膜中に配線を形成するための配線溝やビ
アホールを、レジストを用いたフォトリソグラフィとエ
ッチングを用いた加工技術を用いて形成する。しかしな
がら、層間絶縁膜のエッチングとアッシングには加工上
の課題が多く、微細な配線パターンを形成するには工程
数が多くなり、加えて製造装置も多くなりコストアップ
につながっていた。
【0012】従来例3、特に特開2000−13821
9号公報などに記載された配線構造の製造方法は、従来
例1および2と異なり、有機感光材料を層間絶縁膜とし
て用いることで、エッチング工程およびアッシング工程
が不要である。しかしながら、有機感光性材料は第一に
耐熱性が低いため、実用的な多層配線、特に配線材をC
uとした場合における層間絶縁膜への適用は不可能であ
る。第二にこれらの公報に開示された方法では、Cuの
バリア膜(バリアメタルおよびバリア絶縁膜)と感光性
材料との組み合わせを想定していないため、微細な配線
において、配線間でのCuの拡散が祖生じ、配線の信頼
性が低下する。第三にCuおよび前述のバリア膜を含め
た構造を得る場合には、実用的な多層配線のプロセス
(条件や手法)としては不十分であった。
【0013】また、特開2000−181069号公報
記載の感光性ポリシラザン組成物は、リソグラフィ時に
おける、微細な配線溝パターンの形成、露光条件の大気
安定性、焼成後の耐熱性が不十分であり、スループット
が低く、実用的な多層配線に適用することができなかっ
た。この感光性ポリシラザン組成物は、光の照射によっ
てポリシラザンのSi−N結合が開裂し、雰囲気中の水
分が反応してシラノール(Si−OH結合)を形成し、
このシラノールが現像液に溶解することでパターンを形
成することを特徴としている。具体的な課題としては、
第一に、露光部において選択的にシラノール化反応を進
めることが望ましいが、浸水処理では効果的に溶性を促
進することができず、微細で良好なパターンを得ること
が困難であり、そのための手法及び条件を見出すのは容
易ではなかった。第二には加湿加熱処理時に露光部のシ
ラノール化反応が進むことが望ましいが、未露光部が待
機時間中に雰囲気中の水分によってシラノール化してし
まうことで、所望の微細な寸法のパターニングが不可能
であった。第三には未露光部について加熱を行うだけで
は膜中に未反応のSi−N結合が残存し、膜質の悪化、
詳しくは誘電率の上昇と耐熱性の低下を招いていた。第
4にCuおよび前述のバリア膜を含めた構造を得る場合
には、実用的な多層配線のプロセス(特に処理手法や条
件)としては不十分であった。例えば高い配線信頼性を
有した下層ビアとの接続手法や、ミスアライメントが生
じた場合の再生手法などである。
【0014】そこで、本発明は、かかる課題を解決する
ため、銅を配線材として用いても、微細な配線構造の形
成が可能で、工程数が少なく、低コスト化が可能な配線
構造およびその製造方法を提供することを目的とする。
また、配線間での銅の拡散が生じない配線構造およびそ
の製造方法を提供することを目的とする。また、露光条
件の大気安定性の高い配線構造の製造方法を提供するこ
とを目的とする。また、微細な配線構造を形成可能な現
像処理条件およびその製造方法を提供することを目的と
する。
【0015】
【課題を解決するための手段】本発明の配線構造は、半
導体素子が形成された基板上に絶縁膜が多層形成され、
絶縁膜に形成された配線溝およびビアホールに金属配線
剤が充填されて、配線および接続プラグが形成された配
線構造において、前記絶縁膜のうち少なくとも一層が対
電子線感光性を有する材料から形成されており、絶縁膜
の層間にはバリア絶縁膜を有し、前記金属配線剤は銅を
含むものである。前記絶縁膜がポリシラザンを主成分と
して含む組成物から形成されたものであることが好まし
い。前記バリア絶縁膜が、窒化ケイ素および/または炭
化ケイ素を含むことが好ましい。
【0016】また、本発明の配線構造の製造方法は、半
導体素子の上に下層配線が形成された基板上に対電子線
感光性を有する材料を含む絶縁膜を形成する工程と、前
記絶縁膜に電子線を照射して、前記絶縁膜を露光する工
程と、前記絶縁膜を現像して未露光部を除去し、配線溝
および/またはビアホールおよび/またはコンタクトホ
ールを形成する工程と、を有する方法である。絶縁膜を
形成する工程と露光する工程との間に、絶縁膜を加熱す
る工程を有することが好ましい。前記絶縁膜を形成する
工程と絶縁膜を露光する工程との間に、前記絶縁膜の上
に保護膜を塗布し、前記絶縁膜を露光する工程の後に、
前記保護膜を除去することが好ましい。
【0017】絶縁膜を露光する工程と絶縁膜を現像する
工程との間に、露光した基板を所定の湿度及び温度で、
加湿と加熱同時処理する工程を有することが好ましい。
前記絶縁膜を現像した後に、前記絶縁膜を紫外線照射を
行う工程と、これに引き続き、所定の湿度及び温度で加
湿と加熱同時に行う工程と、更に加熱を行う工程とを有
することが好ましい。前記絶縁膜と金属から形成された
配線の上にバリア絶縁膜を形成することが好ましい。配
線溝の底面またはビアホールの底面になっているバリア
膜を、反応性イオンエッチング法またはスパッタリング
法によって除去する工程を有することが好ましい。前記
ビアホールと、ビアホールの上とビアホールが形成され
た絶縁膜との上に感光性を有する絶縁膜を形成する工程
と、前記絶縁膜に電子線を照射して露光する工程と、前
記絶縁膜を現像して未露光部を除去し、配線溝の形成と
ビアホールの再形成とを同時に行う工程とを有すること
が好ましい。
【0018】前記ビアホールは、対電子線感光性を有す
る材料を含む材料から形成された絶縁膜に形成されてい
ることが好ましい。配線溝およびビアホールに金属配線
剤を充填して配線を形成する工程と、この配線と絶縁膜
とを化学機械研磨する工程と、これにより形成した平面
の上に絶縁性バリア膜を形成する工程を有することが好
ましい。前記絶縁膜に形成された配線溝またはビアホー
ルが下層配線との間にミスアライメントを生じた際に
は、前記絶縁膜を絶縁膜の現像を行う溶液と同じ溶液で
溶解して除去することが好ましい。
【0019】
【発明の実施の形態】本発明の配線構造の例として、半
導体装置の一例を図1に示す。この配線構造は、第一の
層間絶縁膜となるシリコン酸化膜101と、配線材から
なるWプラグ102と、配線間を分離する絶縁膜103
と、絶縁性バリアとなるバリア絶縁膜104と、Ta/
TaNからなり銅の拡散を防ぐ導電性バリア膜105
と、配線となる銅膜106とから概略構成されている。
【0020】層間絶縁膜103は少なくとも一層は対電
子線感光性を有する材料から形成されている。この対電
子線感光性を有する材料は、ポリシラザンを主成分とし
て含む組成物である。このポリシラザン組成物は、ポリ
メチルシラザンまたはフェニルシラザンと光酸発生材と
を含むものであり、特開2000−181069号公報
に記載されているものも使用できる。本発明で用いるポ
リシラザンは、ポリシラザン単独、およびポリシラザン
と他のポリマーの共重合体やポリシラザンと他の化合物
の混合物でも利用できる。用いるポリシラザンの一般式
は下記化学式にて示される。
【0021】
【化1】
【0022】(上記化学式中でR1、R2、R3 はそれぞ
れ単独に水素原子、アルキル基、アルケニル基、シクロ
アルキル基、アリール基、これらの基以外でケイ素又は
水素に直結する部分が炭素である基、アルキルシリル
基、アルキルアミノ基を表す。)
【0023】バリア絶縁膜104は、絶縁性を有するも
のが選ばれるが、窒化ケイ素(SiN)、炭化ケイ素
(SiC)またはこれらの混合物(SiCN)を含むも
のが好ましい。
【0024】このような配線構造にあっては、半導体素
子が形成された基板上に絶縁膜103が多層形成され、
絶縁膜103に形成された配線溝およびビアホールに金
属配線剤が充填されて、配線および接続プラグが形成さ
れた配線構造において、前記絶縁膜のうち少なくとも一
層が対電子線感光性を有する材料から形成されており、
絶縁膜103の層間にはバリア絶縁膜104を有し、前
記金属配線剤は銅を含むものため、微細な配線パターン
を形成でき、また、エッチングや(エッチング後の)ア
ッシング工程を省略できる。また、層間絶縁膜103の
層間に有するバリア絶縁膜104により、銅の拡散を抑
制できる。また、配線が銅であるため配線抵抗が小さ
い。また、前記層間絶縁膜103がポリシラザン組成物
を主成分として含むので、層間絶縁膜103の誘電率が
低い。
【0025】次に、本発明の配線構造の製造方法の実施
の形態について図2〜10を参照して詳細に説明する。 [第一実施形態]本発明の配線構造の製造方法の第一実
施形態は、配線部上に埋め込みと研磨によって単層の上
層配線を形成する、いわゆるシングルダマシン(Sin
gleDamascene)と呼ばれる手法の場合につ
いての実施の形態である。以下、その実施形態について
図2を参照して詳細に説明する。半導体素子が形成され
た基板上201に、CVD法によりシリコン酸化物を含
む第一層間絶縁膜202を形成する。この第一層間絶縁
膜202にWプラグ203を形成し(図2a)、これら
の上に、スピンコーティング法により配線層間膜となる
第二層間絶縁膜204を、回転数と溶液の粘度を調節し
て塗布膜厚を制御しながら形成する(図2b)。第二層
間絶縁膜204は対電子線感光性を有し、かつ比誘電率
が3.0以下の材料を含むものである。このような材料
の例として、クラリアントジャパン株式会社製のポリシ
ラザン組成物が挙げられる。
【0026】第二層間絶縁膜204を塗布後、プロピレ
ングリコールモノメチルエーテルアセテート/プロピレ
ングリコールモノメチルエーテル(PGMEA/PGM
E)を用いてエッジ・バックリンスを行う。続いて、溶
媒を蒸発させるため、40℃〜150℃の範囲で加熱処
理を行う。この条件より高温では感光性が消失し、低温
では下地との密着性が不十分となる場合がある。次に、
大気安定性を確保するために、露光前に感光性材料の表
面に保護膜205をコーティングする(図2c)。保護
膜205を使用しない場合には、大気放置時間が長い
と、パターン形成が不可能な場合がある。なお、保護膜
205は、現像と同時あるいは前後に除去することが必
要である。
【0027】次に、電子線リソグラフィーによるパター
ニングを行い(図2d)、その後、所望の現像特性を得
るために加湿と加熱同時処理を行う。この時の条件は、
膜厚や溶剤、露光量などにもよるが、湿度が25〜10
0%、かつ温度が室温〜80℃であることが好ましく、
特に45〜95%、かつ30〜80℃であることが好ま
しい。加湿と加熱とを同時に行わないと、微細な配線、
特に0.6μmピッチ以下の微細配線パターンにおいて
膜剥がれが生じる場合がある。次に、露光部を、アルカ
リ水溶性の現像液であるテトラメチルアンモニウムハイ
ドロオキサイド(TMAH)を現像液として用い、図2
eに示すように第二層間絶縁膜204に配線溝を形成す
る。次に、ウェハの全面に紫外線照射を4分程度行い、
感光特性を消失させた後、再び加湿加熱処理を行う。こ
の時の条件は、湿度が25%以上、かつ温度が室温〜8
0℃であることが好ましい。この加湿加熱同時処理によ
って、未露光部におけるSi−N結合を消失させること
が可能となり、層間絶縁膜の耐熱性を高く、かつ比誘電
率を低くすることができる。
【0028】これを図8および図9により説明する。図
8は、最終的に得られた膜に温度を加えたときの、脱離
ガススペクトルを示す。湿度80%/温度50℃および
湿度60%/温度70℃で加湿加熱処理を行った場合に
はガス量が少ないのに対し、湿度60%/温度90℃で
加湿加熱処理を行った場合には、ガス量が非常に多い。
図9は比誘電率と400℃までの総脱ガス量(温度50
℃/湿度80%を1とした相対量)とをプロットしたグ
ラフである。このように、脱ガス量が多いと、比誘電率
は高くなる。硬化処理として300〜400℃の温度で
30分加熱する。好ましくは、後に行う銅アニール処理
と同一条件である400℃、30分加熱する。この時、
ウェハ全面への紫外線照射を行わないと、加熱処理後に
得られる膜の耐熱性が劣化する場合がある。このことを
図10の脱離ガススペクトルを用いて説明する。紫外線
照射処理を行った場合には、脱離ガスが発生しないが、
紫外線照射処理を行わない場合には300℃付近で多量
の脱離ガスが発生する。従って、膜の耐熱性を向上させ
るためには紫外線照射処理が非常に有効であることがわ
かる。これら一連の手法によって、450℃以上の耐熱
性を有する低誘電率層間絶縁膜を得ることができる。ま
た、下地のWプラグ203と作製した溝パターンにミス
アライメントが生じた場合には、シラノール化反応とそ
の溶解特性を利用し、パターンの再生を行うことが可能
である。ウェハの全面に紫外線照射を1分〜4分程度行
った後、アルカリ水溶液、例えば、TMAHなどに溶解
させて、ミスアライメントパターンを除去することによ
り、再び対電子線感光性を有する層間絶縁膜204を形
成することが可能である。
【0029】次に、この全表面に、図2fに示すように
導電性バリア膜206を成膜した後、スパッタ法により
銅シード膜を形成し、これを電極として電解メッキ法に
より銅膜207を形成する。この時、導電性バリア膜2
06は銅の拡散を阻止できる、例えばチタン、タンタ
ル、タングステンなどの金属およびその窒化物またはケ
イ化物もしくはそれらをを含有したものが良く、好まし
くはタンタル/窒化タンタルを含有したものが良い。こ
の導電性バリア膜106の成膜厚さは5〜40nmであ
ることが好ましい。また、銅シード膜の厚さは50〜2
00nmであることが好ましい。その後、200℃〜4
00℃の温度範囲で、10〜30分の銅膜の結晶化アニ
ールを行う。特に400℃、30分程度の加熱が最適で
あるが、これは銅の結晶性が促進されるためである。こ
こで、NH3などの窒素を含むガス中でプラズマ照射す
ることで、溝側壁部を窒化し、Cuの拡散耐性を向上さ
せることも可能である。
【0030】続いて、図2gに示すようにCMP法によ
って、配線溝およびビアホール以外の余剰な銅膜207
と第二層間絶縁膜204と導電性バリア膜206とを除
去して、銅配線208を形成する。次に、図2hに示す
ように、CMP法によって形成された平面の上に炭化ケ
イ素(SiC)、窒化ケイ素(SiN)およびそれらの
混合物(SiCN)などからなる絶縁性バリア膜209
を形成する。この時、絶縁性バリア膜209の厚さは5
〜50nmであることが好ましく、特に好ましくは10
nm程度が良い。薄すぎると銅の拡散バリア性が不十分
となり、厚すぎると配線間容量が増大したり、ビアホー
ル開口時におけるエッチングに負荷がかかる場合があ
る。また、これら絶縁性のバリア膜の成膜直前にNH3
やHeなどを含むガス中のプラズマ照射によってCuお
よび絶縁膜の表面処理を行うことで、配線の信頼性を向
上させることも可能である。一方、絶縁性のバリア膜を
用いない場合には、Cu上に選択的に高融点の金属、た
とえばCu合金(シリコン、タンタル、タングステン、
などとの合金)やそれらの化合物などを成長させ、Cu
の拡散を防ぐことが必要である。
【0031】[第二実施形態]本発明の配線構造の製造
方法の第二の実施形態は、上層の配線層および下層と接
続するビアホール層を形成した後両者に配線材を埋め込
んで研磨を行う、いわゆるデュアルダマシン(Dual
Damascene)法の実施の形態であり、ポリシ
ラザン組成物を層間絶縁膜として用いる第一実施形態と
同様の手法をデュアルダマシンに適用したものである。
以下、その実施形態について図3を参照して詳細に説明
する。ポリシラザンの加熱条件や加湿条件、その目的お
よび効果は、基本的には第一実施形態に示すものと同一
である。図3aはデュアルダマシン法の下層配線構造を
示す図である。この構造は、半導体素子が形成された基
板301の上に第一層間絶縁膜302とWプラグ303
とが形成されており、これらの上に対電子線感光特性を
有する層間絶縁膜から形成されている第二層間絶縁膜3
04と、銅および導電性Ta/TaN積層バリア膜から
なる配線材305とが形成されている。さらに、その上
にSiC、SiN、SiCNからなるバリア絶縁膜膜3
06が形成されている。
【0032】なお、図3aの下層配線構造においては、
上記の材料に限定されるものではなく、層間絶縁膜30
2および304はSiO2 、ハイドロゲンシルセキオサ
ン(HSQ)、メチルシルセキオサン(MSQ)および
芳香族を含む有機ポリマー、例えばジビニルシロキサン
ビスベンゾシクロブテン(BCB)などでもよい。ま
た、配線材305は銀、アルミニウム、ニッケル、コバ
ルト、タングステン、シリコン、チタン、タンタルおよ
びそれらの化合物などでもよい。
【0033】図3aに示した下層配線構造の上に、図3
bに示すように、第三層間絶縁膜307を形成する。こ
の第三層間絶縁膜307は、対電子線感光性を有し、か
つ比誘電率が3.0以下の、例えばクラリアントジャパ
ン株式会社製のポリシラザンを含むものが用いられる。
この時、第三層間絶縁膜307は、回転する基板に溶液
を塗布するスピンコーティング法などにより形成され
る。塗布後、PGMEA/PGMEなどを用いて行う。
続いて、溶媒を蒸発させるため、40〜150℃の範囲
で加熱処理を行う。次に、図3cに示すように、大気安
定性を確保するために、露光前に感光性材料の表面に保
護膜308をコーティングする。この保護膜308は、
現像と同時、あるいは前後に除去することが必要であ
る。
【0034】次に、図3dに示すように電子線リソグラ
フィによるパターニングを行い、その後、所望の現像特
性を得るために加湿加熱処理を行う。この時の条件は、
湿度は25%以上、かつ温度は室温〜80℃であること
が好ましい。特に45〜95%、かつ30〜80℃であ
ることが好ましい。この条件では0.2μmピッチ以下
の微細配線パターンの剥がれは観察されない。また、形
状も良好である。次に露光部を現像し、図3eに示すよ
うに感光性層間絶縁膜にビアパターン309を形成す
る。この時現像液はアルカリ水溶性の現像液であるTM
AHなどを用いる。次に、ウェハの全面に紫外線照射を
1分〜5分程度行い、感光特性を消失させた後、再び加
湿加熱処理を行う。この時の条件は、湿度が25%以
上、かつ温度が室温〜80℃の範囲であることが好まし
い。その後、硬化処理として300〜400℃の温度で
30分加熱して、第三層間絶縁膜310を形成する。
【0035】なお、配線材305と作製したビアホール
309にミスアライメントが生じた場合には、ウェハの
全面に紫外線照射を1分〜4分程度行い、加湿加熱同時
処理を行った後、現像に用いたものと同一のアルカリ水
溶液、例えば、TMAHなどに溶解させて、ミスアライ
メントパターンを除去することにより、再び対電子線感
光性を有する層間絶縁膜307を形成することが可能で
ある。
【0036】次に、図3fに示すように、この感光性が
消失して形成されたビアパターン309およびその上
に、スピンコーティング法などによって感光性を有する
第四層間絶縁膜311を形成し、その後、エッジ・バッ
クリンスを行う。次に、前述の温度範囲にて加熱処理を
行い、電子線リソグラフィーによる配線溝パターニング
を行う。この時、ビアパターン309はすでに感光特性
を消失しているため、露光処理による影響は全く受けな
い。その後、ビアホールパターンと同様にウェハの全面
に紫外線処理を1〜5分程度行い、引き続いて、加湿加
熱処理を行う。この時の条件は湿度が25%以上、かつ
温度が室温〜80℃の範囲であることが好ましい。続い
て、硬化処理として300〜400℃の温度で30分加
熱する。次に、露光部を現像し、図3gに示すように第
三層間絶縁膜上に配線溝パターン形成する。この時現像
液はアルカリ水溶性の現像液であるTMAHなどを用い
るが、ビアパターン309が形成されている第三層間絶
縁膜310はすでに硬化処理を行っているため、現像処
理による影響は全く受けない。次に、図3hに示すよう
に、反応性イオンエッチング法、あるいはスパッタリン
グ法などにより、ビアホール底面になっているバリア膜
306を除去する。この時のエッチングガスは第四層間
絶縁膜311に対して選択比の高い条件が望ましく、例
えばCHF3/Ar系ガスやCF4/Ar系ガスが挙げら
れる。
【0037】次に、エッチングにより形成された表面
に、図3iに示すように導電性バリア膜312を形成す
る。その後、スパッタ法による銅シード膜を形成し、こ
れを電極として電解メッキ法により銅膜313を形成す
る。この時、導電性バリア膜312は銅の拡散を阻止で
きる材料、例えばチタン、タンタル、タングステンなど
の金属およびその窒化物またはケイ化物若しくはそれら
を含有したものが好ましい。また導電性バリア膜312
の成膜厚さは5〜40nmであることが好ましい。続い
て、図3jに示すようにCMP法によって配線溝および
ビアホール以外の余剰な銅膜313と第四層間絶縁膜3
10と導電性バリア膜312とを除去して、銅配線を形
成する。そして、図3kに示すように、CMP法により
形成された平面の上にSiC、SiN、SiCNなどか
らなる絶縁性バリア膜314を形成する。この絶縁性バ
リア膜314の厚さは5〜50nmであることが好まし
い。
【0038】[第三実施形態]第三実施形態は、感光性
層間絶縁膜に、従来のフォトレジスト工程とエッチング
工程とを組み合わせた配線構造の製造方法である。以
下、その実施形態について図4を参照して詳細に説明す
る。ポリシラザンの加熱条件や加湿条件、その目的およ
び効果は、基本的には第一実施形態および第二実施形態
に示すものと同一である。図4aはデュアルダマシン法
の下層配線構造を示す図である。この構造は、半導体素
子が形成された基板401の上に第一層間絶縁膜402
とWプラグ403とが形成されており、これらの上に対
電子線感光特性を有する層間絶縁膜から形成されている
第二層間絶縁膜404と、銅および導電性Ta/TaN
積層バリア膜からなる配線材405とが形成されてい
る。さらに、その上にSiCNからなるバリア膜406
が形成されている。なお、図4aの下層配線構造におい
ては、上記の材料に限定されるものではなく、層間絶縁
膜402および404はSiO2 、HSQ、MSQおよ
び芳香族を含む有機ポリマーなどでもよい。また、配線
材405は銀、アルミニウム、ニッケル、コバルト、タ
ングステン、シリコン、チタン、タンタルおよびそれら
の化合物などでもよい。また、バリア膜406はSi
C,SiNなどでもよい。
【0039】次に、図4aの下層配線構造の上に、図4
bに示すように、第三層間絶縁膜407を形成する。こ
の第三層間絶縁膜407は対電子線感光性を有し、かつ
比誘電率が3.0以下の、例えばクラリアントジャパン
株式会社製のポリシラザンを含むものである。この時、
第三層間絶縁膜407は、回転する基板に溶液を塗布す
るスピンコーティング法などにより形成する。塗布後、
エッジ・バックリンスを、PGMEA/PGMEなどを
用いて行う。次に、溶媒を蒸発させるため、40℃〜1
50℃の範囲で加熱処理を行う。この時、高温の処理で
は感光性が消失し、逆に低温の処理では下地との密着性
が不十分となる。次に、図4cに示すように、大気安定
性を確保するために、露光前に感光性材料の表面に保護
膜408をコーティングする。この保護膜408は、現
像時に除去することが必要である。
【0040】次に、図4dに示すように、電子線リソグ
ラフィによるパターニングを行う。その後、所望の現像
特性を得るために加湿加熱処理を行う。この時の条件
は、湿度は、25〜100%、かつ温度は室温〜80℃
であることが好ましい。特に80%、40℃の条件が好
ましく、この条件では、0.2μmピッチ以下の微細配
線パターンの剥がれは観察されない。次に、露光部を現
像し、図4eに示すように、第三層間絶縁膜407にビ
アホールパターン409を形成する。この時、現像液は
アルカリ水溶性の現像液であるTMAHなどを用いる。
次に、ウェハの全面に紫外線照射を1〜5分程度行い、
感光材料の感光特性を消失させた後、再び加湿加熱処理
を行う。この時の条件は、湿度が25〜100%、かつ
温度が室温〜80℃の範囲で行うことが好ましい。続い
て、硬化処理として300℃〜400℃の温度で30分
加熱する。
【0041】なお、配線材405と作製したビアホール
409にミスアライメントが生じた場合には、ウェハの
全面に紫外線照射を1〜4分程度行った後、加湿加熱同
時処理を行い、現像に用いたものと同一のアルカリ水溶
液、例えば、TMAHなどに溶解させることで、容易に
ミスアライメントパターンを除去し、再び対電子線感光
性を有する第三層間絶縁膜407を形成することが可能
である。
【0042】次に、第三層間絶縁膜407の上に、フォ
トレジストを塗布する。そして、配線溝パターンを露光
現像し、所望の配線溝パターンを有するフォトレジスト
パターン410を形成する(図4f)。次に、そのフォ
トレジストパターン410をマスクとして第三層間絶縁
膜407とフォトレジストを同時にエッチングし、第三
層間絶縁膜に溝パターンを形成する(図4g)。次に、
図4hに示すように、ビアホールの底面になっているバ
リア膜406を反応性イオンエッチング法またはスパッ
タリング法などにより除去する。この時のエッチングガ
スは感光性層間絶縁膜に対して選択比の高いものが好ま
しい。なお、感光性を有する第三層間絶縁膜407をフ
ォトレジストとして使用し、同様の手法によってエッチ
ングを行うことも可能である。
【0043】次に、エッチングまたはスパッタリングに
より形成された表面に導電性バリア膜411を形成した
後、スパッタリング法による銅シード膜を形成し、これ
を電極として電解メッキ法により銅膜412を形成す
る。この時、導電性バリア膜411は銅の拡散を阻止で
きる材料、例えばチタン、タンタル、タングステンなど
の金属およびその窒化物またはケイ化物若しくはそれら
を含有したものが好ましい。またバリア膜411の成膜
厚さは5〜40nmであることが好ましい。続いて、図
4iに示すようにCMP法によって配線溝およびビアホ
ール以外の余剰な銅膜412と第三層間絶縁膜407と
導電性バリア膜411とを除去して、銅配線を形成す
る。そして、図4jに示すように、CMP法により形成
された平面の上に、SiC、SiN、SiCNなどから
なる絶縁性バリア膜413を形成する。この絶縁性バリ
ア膜413の厚さは5〜50nmであることが好まし
い。
【0044】第三実施形態では、第二実施形態にはなか
った、フォトレジスト工程および溝エッチング工程が追
加される。しかしながら、あらかじめ形成されたビアパ
ターンに重なって配線溝パターンを形成するため、露光
の際にミスアライメントが生じても、配線の信頼性を確
保できる構造となる。
【0045】なお、上記実施形態では、銅の成膜方法と
してメッキ法を用いたが、これに限定するものではな
く、例えばMOCVD法やスピンコーティング法などに
よる銅成膜も可能である。また、感光性層間絶縁膜を使
用する範囲はWプラグの上、銅配線の上に限定するもの
ではなく、いわゆるコンタクトホールの層間膜として適
用することも可能である。
【0046】上述した第一〜第三実施形態の配線構造の
製造方法にあっては、半導体素子の上に下層配線が形成
された基板上に、その上に対電子線感光性を有する材料
を含む絶縁膜を形成する工程と、前記絶縁膜に電子線を
照射して、前記絶縁膜を露光する工程と、前記絶縁膜を
現像して未露光部を除去し、配線溝および/またはビア
ホールおよび/またはコンタクトホールを形成する工程
とを有するので、工程数を少なくすることができる。ま
た、微細な配線パターンを形成できる。また、前記絶縁
膜を形成する工程と露光する工程との間に、絶縁膜を加
熱する工程を有するので、絶縁膜の下地への密着性がよ
くなる。また、層間絶縁膜を形成する工程と層間絶縁膜
を露光する工程との間に、層間絶縁膜の上に保護膜を塗
布し、層間絶縁膜を露光する工程の後に、保護膜を除去
するので、リソグラフィ時の大気安定性を高くすること
ができる。また、層間絶縁膜を露光する工程と層間絶縁
膜を現像する工程との間に、露光した基板を加湿および
加熱処理するので、露光部の溶解性を高め、良好なパタ
ーンを得ることができる。また、層間絶縁膜を現像した
後に、層間絶縁膜に紫外線照射し、加湿および加熱処理
を行い、加熱する工程を有しているので、層間絶縁膜の
耐熱性を高め、さらに比誘電率を低くすることができ
る。また、配線溝を形成後に、溝底のバリア絶縁膜を選
択的に除去するので、Cuを配線材とした多層配線を形
成することができる。
【0047】
【実施例】[実施例1]この実施例は、下層の配線部上
に埋め込みと研磨によって単層の上層配線を形成する、
いわゆるシングルダマシン(Single Damas
cene)法に関する例である。以下、この実施例につ
いて図5を参照して詳細に説明する。図5aに示すよう
に、半導体素子が形成された基板上501に第一層間絶
縁膜502を形成した。この第一層間絶縁膜にWプラグ
503を形成し、その後、これらの上に、スピンコーテ
ィング法により配線層間膜となる第二層間絶縁膜504
を厚さ0.3μm形成した(図5b)。この第二層間絶
縁膜504は、対電子線感光性を有し、かつ比誘電率が
3.0以下であるクラリアントジャパン株式会社製のポ
リシラザン組成物である。その後、エッジ・バックリン
スを、PGMEA/PGMEを用いて行い、続いて、感
光性特性を維持し、良好な密着性を確保するため、80
℃での加熱を1分間行なって、溶媒を蒸発させた。次
に、大気安定性を確保するために、露光前に感光性材料
の表面にフッ素樹脂を主成分とした保護膜を0.1μm
コーティングした(図5c)。次に、電子線を用いたパ
ターニングを行い、その後、湿度80%、温度40℃で
の加湿加熱同時処理を1分間行った(図5d)。
【0048】次に、露光部をTMAHを用いて現像し、
続いて、ウェハの全面に紫外線照射を4分行い、感光特
性を消失させた。その後、湿度80%、温度60℃で加
湿加熱処理を行い、硬化処理を400℃の温度で20分
間加熱することにより行い、配線溝パターンを得た(図
5e)。この時、硬化処理における膜厚の減少は膜厚方
向のみであり、その減少割合は10%以下であった。次
に、形成された配線溝パターン表面に、図5fに示すよ
うに、TaN/Taを積層した導線性バリア膜506を
40nm形成した後、スパッタ法による銅シード膜を1
00nm形成した。これを電極として電解メッキ法によ
り銅膜を500nm形成し、計700nmの銅膜507
を形成した。
【0049】次に、20分の銅膜507の結晶化アニー
ルを行った後、CMP法によって配線溝以外の余剰な銅
と第二層間絶縁膜504と導電性バリア膜506とを除
去して、銅配線508を形成した(図5g)。なお、C
MP法はシリカを主成分とする研磨剤に過酸化水素を混
合した研磨溶液(スラリー)を用いて行った。この時、
第二層間絶縁膜504とバリア膜506との界面および
第二層間絶縁膜504と第一層間絶縁膜502との界面
のいずれにおいても剥がれなどは起こらなかった。次
に、図5hに示すように、CMP法により形成された平
面の上にSiCNからなる絶縁性バリア膜509を25
nm形成した。
【0050】このような工程により形成された配線構造
は、間隔0.20μmで隣接する10mm長の配線対を
形成し、400℃で10時間アニールしても配線間リー
ク電流が10-9A/cm2 程度の十分な絶縁耐性を有し
ていた。また、層間絶縁膜の誘電率が下がり、配線間容
量もシリコン酸化膜を層間絶縁膜とした場合と比較して
約30%低減した。
【0051】[実施例2]この実施例は、上層の配線層
および下層と接続するビアホール層を形成した後両者に
配線材を埋め込んで研磨を行う、デュアルダマシン(D
ual Damascene)法に関する例である。以
下、その実施例について図6を参照して詳細に説明す
る。図6aはデュアルダマシン法の下層配線構造を示す
図である。この構造は、半導体素子が形成された基板6
01の上に第一層間絶縁膜602とWプラグ603とが
形成されており、これらの上に対電子線感光特性を有す
る層間絶縁膜から形成されている第二層間絶縁膜604
と、銅および導電性Ta/TaN積層バリア膜からなる
配線材605とが形成されている。さらに、その上にS
iCN膜606が厚さ25nm形成されている。
【0052】次に、図6bに示すように、対電子線感光
性を有しかつ比誘電率が2.7のクラリアントジャパン
株式会社製のポリシラザン組成物からなる第三層間絶縁
膜607をスピンコーティング法により0.7μm形成
した。その後、エッジ・バックリンスをPGMEA/P
GMEを用いて行った。続いて、感光性特性を維持し、
良好な密着性を有するために、40℃での加熱を1分間
行い、溶媒を蒸発させた。次に、大気安定性を確保する
ために、露光前に第三層間絶縁膜607の表面にフッ素
樹脂を主成分とした保護膜608を0.1μmコーティ
ングした(図6c)。
【0053】次に、電子線を用いたビアパターニングを
行い、その後、湿度80%、温度40℃での加湿加熱同
時処理を3分間行った(図6d)。次に、露光部をTM
AHを用いて現像した後、ウェハの全面に紫外線照射を
4分間行い、感光材料の感光特性を消失させた。その
後、湿度80%、温度60℃で加湿加熱処理を行い、続
いて400℃の温度で30分加熱して硬化処理を行った
(図6e)。次に、ビアパターン609内およびビアパ
ターン609が形成された第三層間絶縁膜607の上
に、スピンコーティング法によって再び感光性ポリシラ
ザン組成物を塗布し、塗布後にエッジ・バックリンスを
行い、ポリシラザン膜610を形成した(図6f)。
【0054】次に、前述の温度範囲で加熱処理を行い、
電子線リソグラフィーによる配線溝パターニングを行っ
た。この時、第三層間絶縁膜607はすでに感光特性を
消失しているため、露光処理による影響は全く受けなか
った。その後、ビアホールパターンと同様にして加湿加
熱処理を湿度80%、温度60℃の条件で行い、続いて
硬化処理として300〜400℃で30分加熱した。こ
れにより、ポリシラザンは硬化し、第四層間絶縁膜とな
った。次に、露光部を現像し、図6gに示すように第二
層間絶縁膜および配線材上に配線溝およびビアホールを
形成した。現像液にはアルカリ水溶性の現像液TMAH
を用いたが、ビアパターン609は硬化処理を行ってい
るため、現像処理による影響は全くなかった。
【0055】次に、CHF3 /Ar系のガスを用いて反
応性イオンエッチング法により、ビアホール底面になっ
ていたSiCN膜606を除去した(図6h)。次に、
図6iに示すように、TaN/Taを積層した導電性バ
リア膜612を40nm形成した後、スパッタ法により
銅シード膜を100nm形成し、これを電極として電解
メッキ法により銅を堆積して銅膜613を700nm形
成した。その後、400℃、20分間、銅膜613の結
晶化アニールを行った後、CMP法によって配線溝以外
の余剰な銅と第四層間絶縁膜611の一部と導電性バリ
ア膜612の一部とを除去した(図6j)。CMP法は
シリカを主成分とする研磨剤に過酸化水素を混合した研
磨溶液(スラリー)を用いて行った。CMPの際、第四
層間絶縁膜611と導電性バリア膜612との界面、お
よび第一層間絶縁膜602と第二層間絶縁膜604との
界面のいずれにおいても剥がれ等は起きなかった。次
に、図6kに示すように、CMPによって形成された平
面の上に、SiCNからなる絶縁性バリア膜614を2
5nm形成した。
【0056】このような工程により形成された配線構造
は、間隔0.20μmで隣接する10mm長の配線対を
形成し、400℃で10時間アニールしても配線間リー
ク電流が10-9A/cm2 程度の十分な絶縁耐性を有し
ていた。また、配線材の埋め込みについてビア部と配線
部を同時に行ったため、工程数を減少させることができ
た。
【0057】[実施例3]この実施例ではビアホール部
と上層配線部の感光性層間絶縁膜を堆積し、電子線リソ
グラフィーによってビアパターンを形成した後、フォト
レジストとエッチングを用いて配線溝パターンを形成す
る例である。以下、その実施例について図7を参照して
詳細に説明する。図7aはデュアルダマシン法の下層配
線構造を示す図である。この構造は、半導体素子が形成
された基板701の上に第一層間絶縁膜702とWプラ
グ703とが形成されており、これらの上に対電子線感
光特性を有する層間絶縁膜から形成されている第二層間
絶縁膜704と、銅およびTa/TaNが積層した導電
性バリア膜からなる配線材705とが形成されている。
さらに、その上にSiCN膜706が厚さ25nm形成
されている。
【0058】図7bに示すように、対電子線感光性を有
しかつ比誘電率が2.7のクラリアントジャパン株式会
社製のポリシラザン組成物をスピンコーティング法によ
り1.0μm塗布し、第三層間絶縁膜707を形成し
た。塗布後、エッジ・バックリンスをPGMEA/PG
MEを用いて行った。続いて、感光性特性を維持し、良
好な密着性を持たせるために、40℃での加熱を1分間
行い、溶媒を蒸発させた。次に、大気安定性を確保する
ために、露光前に第三層間絶縁膜707の表面にフッ素
樹脂を主成分とした保護膜708を0.1μmコーティ
ングした(図7c)。次に、電子線を用いたビアパター
ニングを行った後、湿度80%、温度60℃での加湿加
熱同時処理を3分間行った(図7d)。
【0059】次に、露光部をTMAHを用いて現像し、
次にウェハの全面に紫外線照射を4分間行い、感光材料
の感光特性を消失させた。その後、湿度80%、温度6
0℃で加湿加熱処理を行い、硬化処理を400℃の温度
で30分加熱することにより行い、第三層間絶縁膜71
1を硬化させた(図7e)。次に、形成されたビアパタ
ーン709上に、フォトレジストを塗布し、配線溝パタ
ーンを露光現像し、所望の配線溝パターンを有するフォ
トレジストパターン710を形成した。次に、そのフォ
トレジストパターン710をマスクとして、第三層間絶
縁膜711を同時にエッチングして、第三層間絶縁膜7
11に溝パターンを形成した。
【0060】次に、CHF3 /Ar系のガスを用いて反
応性イオンエッチング法により、ビア底のSiCN膜7
06を除去した(図7g)。次に、図7hに示すよう
に、TaN/Taを積層した導電性バリア膜712を4
0nm形成した後、スパッタ法により銅シード膜を10
0nm形成し、これを電極として電解メッキ法により銅
を堆積して銅膜713を700nm形成した。その後、
400℃、20分間、銅膜713の結晶化アニールを行
った後、CMP法によって配線溝以外の余剰な銅と第三
層間絶縁膜711の一部と導電性バリア膜712の一部
とを除去した(図7i)。CMP法はシリカを主成分と
する研磨剤に過酸化水素を混合した研磨溶液(スラリ
ー)を用いて行った。CMPの際、第三層間絶縁膜71
1とバリア膜712との界面、および第一層間絶縁膜7
02と第二層間絶縁膜704との界面のいずれにおいて
も剥がれ等は起きなかった。次に、図7jに示すよう
に、CMPによって形成された平面の上に、SiCNか
らなる絶縁性バリア膜714を25nm形成した。
【0061】このような工程により形成された配線構造
は、間隔0.20μmで隣接する10mm長の配線対を
形成し、400℃で10時間アニールしても配線間リー
ク電流が10-9A/cm2 程度の十分な絶縁耐性を有し
ていた。また、ビアとその上層の配線溝間にミスアライ
メントが生じた場合にも、良好な配線信頼性を維持し
た。実施例3では、実施例2にはなかったフォトレジス
ト工程および溝エッチング工程が追加された。しかしな
がら、あらかじめ形成されたビアパターンに重なって配
線溝パターンを形成したため、露光の際にミスアライメ
ントが生じても、配線の信頼性が向上する構造になっ
た。
【0062】
【発明の効果】本発明の配線構造は、半導体素子が形成
された基板上に絶縁膜が多層形成され、絶縁膜に形成さ
れた配線溝およびビアホールに金属配線剤が充填され
て、配線および接続プラグが形成された配線構造におい
て、前記絶縁膜のうち少なくとも一層が対電子線感光性
を有する材料から形成されており、絶縁膜の層間にはバ
リア絶縁膜を有し、前記金属配線剤は銅を含むものであ
る。このため、配線抵抗、配線間容量が低く、微細な配
線構造が可能で、信頼性の高いLSIの製造が可能とな
る。前記絶縁膜がポリシラザンを主成分として含む組成
物から形成されたものであることにより、配線構造を形
成するための工程数を少なくでき、コストを低くするこ
とができる。前記バリア絶縁膜が、窒化ケイ素および/
または炭化ケイ素を含むことにより、配線に用いた銅の
拡散を防止することができる上に、熱安定性も高くする
ことができる。
【0063】また、本発明の配線構造の製造方法によれ
ば、半導体素子の上に下層配線が形成された基板上に対
電子線感光性を有する材料を含む絶縁膜を形成する工程
と、前記絶縁膜に電子線を照射して、前記絶縁膜を露光
する工程と、前記絶縁膜を現像して未露光部を除去し、
配線溝および/またはビアホールおよび/またはコンタ
クトホールを形成する工程とを有する方法であるため、
配線溝のドライエッチングや、アッシングを用いること
なく、微細は配線構造の形成が可能となる。また、配線
工程が簡略化されており、コストを低くすることができ
る。前記絶縁膜を形成する工程と露光する工程との間
に、前記絶縁膜を加熱する工程を有することにより、感
光特性および密着性を高めることができる。前記絶縁膜
を形成する工程と露光する工程との間に、前記絶縁膜の
上に保護膜を塗布し、前記絶縁膜を露光する工程の後
に、前記保護膜を除去することにより、露光特性を安定
化させることができる。
【0064】絶縁膜を露光する工程と絶縁膜を現像する
工程との間に、露光した基板を加湿および加熱処理する
工程を有することにより、露光部の溶解性を高め、微細
な配線パターンを所望の寸法にて得ることができる。前
記絶縁膜を現像した後に、前記絶縁膜に紫外線照射し、
加湿および加熱同時処理し、加熱する工程を有すること
により、感光性材料の感光性を消失させ、感光性材料が
用いられた絶縁膜を硬化し、耐熱性を高め、低い比誘電
率を得ることができる。前記絶縁膜と金属から形成され
た配線の上にバリア絶縁膜を形成することにより、絶縁
膜間の絶縁性が高くなるので、多層構造の半導体装置の
信頼性を高めることができる。配線溝の底面またはビア
ホールの底面になっているバリア膜を、反応性イオンエ
ッチング法またはスパッタリング法によって除去する工
程を有することにより、配線構造の多層化を行うことが
できる。前記ビアホールと、ビアホールとビアホールが
形成された絶縁膜との上に、感光性を有する絶縁膜を新
たに形成する工程と、前記絶縁膜に電子線を照射して露
光する工程と、前記絶縁膜を現像して未露光部を除去
し、配線溝の形成とビアホールの再形成とを同時に行う
工程とを有することにより、露光の際のミスアライメン
トが生じても、配線の信頼性を低下させることがない。
【0065】前記ビアホールは、対電子線感光性を有す
る材料を含む材料から形成された絶縁膜に形成されてい
ることにより、配線構造の製造工程を少なくすることが
できる。配線溝およびビアホールに金属配線剤を充填し
て配線を形成する工程と、この配線と絶縁膜とを化学機
械研磨する工程と、これにより形成された平面の上に絶
縁性バリア膜を形成する工程を有することにより、銅の
拡散のない多層配線構造を形成することができる。前記
絶縁膜に形成された配線溝またはビアホールが下層配線
との間にミスアライメントを有している際には、前記絶
縁膜を絶縁膜の現像を行う溶液と同じ溶液で溶解して除
去することにより、再び絶縁膜を形成し、この絶縁膜に
ビアホールパターンを形成することができる。
【図面の簡単な説明】
【図1】 本発明の配線構造の一例を示す断面図であ
る。
【図2】 本発明における第一実施形態の配線構造の製
造方法を工程順に示す断面図である。
【図3】 本発明における第二実施形態の配線構造の製
造方法を工程順に示す断面図である。
【図4】 本発明における第三実施形態の配線構造の製
造方法を工程順に示す断面図である。
【図5】 本発明における実施例1の配線構造の製造方
法を工程順に示す断面図である。
【図6】 本発明における実施例2の配線構造の製造方
法を工程順に示す断面図である。
【図7】 本発明における実施例3の配線構造の製造方
法を工程順に示す断面図である。
【図8】 露光工程後に行う加湿加熱処理工程の条件を
変えたときの脱離ガススペクトルを示す図である。
【図9】 400℃でウェハから発生した脱離ガス量と
比誘電率とをプロットしたグラフである。
【図10】 対電子線感光性を有する材料から形成され
た層間絶縁膜に、紫外線照射を行う前と後における脱離
ガススペクトルを示す図である。
【図11】 従来例1の配線構造の製造方法を工程順に
示す断面図である。
【図12】 従来例2の配線構造の製造方法を工程順に
示す断面図である。
【図13】 従来例3の配線構造の製造方法を工程順に
示す断面図である。
【符号の説明】
103 層間絶縁膜 104 バリア絶縁膜 105 導電性バリア膜
【手続補正書】
【提出日】平成14年2月7日(2002.2.7)
【手続補正1】
【補正対象書類名】明細書
【補正対象項目名】発明の名称
【補正方法】変更
【補正内容】
【発明の名称】 配線構造の製造方法
【手続補正2】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正内容】
【特許請求の範囲】
【手続補正3】
【補正対象書類名】明細書
【補正対象項目名】0001
【補正方法】変更
【補正内容】
【0001】
【発明の属する技術分野】本発明は、いわゆるダマシン
法を用いた配線構造の製造方法であって、その工程数が
少なく、また、配線材として銅を用いても、配線間での
銅の拡散が生じない、信頼性の高いLSIの配線構造を
製造する配線構造の製造方法に関するものである。
【手続補正4】
【補正対象書類名】明細書
【補正対象項目名】0014
【補正方法】変更
【補正内容】
【0014】そこで、本発明は、かかる課題を解決する
ため、銅を配線材として用いても、微細な配線構造の形
成が可能で、工程数が少なく、低コスト化が可能な配線
構造の製造方法を提供することを目的とする。また、配
線間での銅の拡散が生じない配線構造の製造方法を提供
することを目的とする。また、露光条件の大気安定性の
高い配線構造の製造方法を提供することを目的とする。
また、微細な配線構造を形成可能な現像処理条件および
その製造方法を提供することを目的とする。
【手続補正5】
【補正対象書類名】明細書
【補正対象項目名】0015
【補正方法】削除
【手続補正6】
【補正対象書類名】明細書
【補正対象項目名】0016
【補正方法】変更
【補正内容】
【0016】
【課題を解決するための手段】本発明の配線構造の製造
方法は、半導体素子の上に下層配線が形成された基板上
に対電子線感光性を有する材料を含む絶縁膜を形成する
工程と、前記絶縁膜に電子線を照射して、前記絶縁膜を
露光する工程と、前記絶縁膜を現像して未露光部を除去
し、配線溝および/またはビアホールおよび/またはコ
ンタクトホールを形成する工程と、を有する方法であ
る。本発明の配線構造の製造方法においては、絶縁膜を
形成する工程と露光する工程との間に、絶縁膜を加熱す
る工程を有することが好ましい。前記絶縁膜を形成する
工程と絶縁膜を露光する工程との間に、前記絶縁膜の上
に保護膜を塗布し、前記絶縁膜を露光する工程の後に、
前記保護膜を除去することが好ましい。
【手続補正7】
【補正対象書類名】明細書
【補正対象項目名】0019
【補正方法】変更
【補正内容】
【0019】
【発明の実施の形態】本発明の配線構造の製造方法で製
造される配線構造の例として、半導体装置の一例を図1
に示す。この配線構造は、第一の層間絶縁膜となるシリ
コン酸化膜101と、配線材からなるWプラグ102
と、配線間を分離する絶縁膜103と、絶縁性バリアと
なるバリア絶縁膜104と、Ta/TaNからなり銅の
拡散を防ぐ導電性バリア膜105と、配線となる銅膜1
06とから概略構成されている。
【手続補正8】
【補正対象書類名】明細書
【補正対象項目名】0062
【補正方法】削除
【手続補正9】
【補正対象書類名】明細書
【補正対象項目名】0063
【補正方法】変更
【補正内容】
【0063】
【発明の効果】本発明の配線構造の製造方法によれば、
半導体素子の上に下層配線が形成された基板上に対電子
線感光性を有する材料を含む絶縁膜を形成する工程と、
前記絶縁膜に電子線を照射して、前記絶縁膜を露光する
工程と、前記絶縁膜を現像して未露光部を除去し、配線
溝および/またはビアホールおよび/またはコンタクト
ホールを形成する工程とを有する方法であるため、配線
溝のドライエッチングや、アッシングを用いることな
く、微細は配線構造の形成が可能となる。また、配線工
程が簡略化されており、コストを低くすることができ
る。前記絶縁膜を形成する工程と露光する工程との間
に、前記絶縁膜を加熱する工程を有することにより、感
光特性および密着性を高めることができる。前記絶縁膜
を形成する工程と露光する工程との間に、前記絶縁膜の
上に保護膜を塗布し、前記絶縁膜を露光する工程の後
に、前記保護膜を除去することにより、露光特性を安定
化させることができる。
【手続補正10】
【補正対象書類名】明細書
【補正対象項目名】図1
【補正方法】変更
【補正内容】
【図1】 本発明の配線構造の製造方法で製造される
線構造の一例を示す断面図である。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 FI テーマコート゛(参考) H01L 21/90 K S Q (72)発明者 小倉 卓 東京都港区芝五丁目7番1号 日本電気株 式会社内 (72)発明者 林 喜宏 東京都港区芝五丁目7番1号 日本電気株 式会社内 (72)発明者 長原 達郎 東京都文京区本駒込二丁目28番8号 クラ リアントジャパン株式会社内 (72)発明者 松尾 英樹 東京都文京区本駒込二丁目28番8号 クラ リアントジャパン株式会社内 Fターム(参考) 5F033 HH04 HH05 HH06 HH07 HH08 HH11 HH12 HH14 HH15 HH18 HH19 HH21 HH23 HH27 HH28 HH30 HH32 HH33 HH34 JJ01 JJ04 JJ05 JJ06 JJ07 JJ08 JJ11 JJ14 JJ15 JJ18 JJ19 JJ21 JJ23 JJ27 JJ28 JJ30 JJ32 JJ33 JJ34 KK01 KK04 KK05 KK06 KK07 KK08 KK14 KK15 KK18 KK19 KK21 KK32 MM01 MM02 MM12 MM13 NN06 NN07 PP11 PP15 PP26 PP27 PP33 QQ09 QQ13 QQ14 QQ37 QQ48 QQ54 QQ73 QQ74 RR01 RR04 RR06 RR21 RR24 RR27 SS11 SS22 TT04 XX03 XX10 XX15 XX24 XX28 XX33 XX34 5F058 AA10 AC10 AD08 AD11 AF04 AG01 AG09 AH02

Claims (14)

    【特許請求の範囲】
  1. 【請求項1】 半導体素子が形成された基板上に絶縁膜
    が多層形成され、絶縁膜に形成された配線溝およびビア
    ホールに金属配線剤が充填されて、配線および接続プラ
    グが形成された配線構造において、 前記絶縁膜のうち少なくとも一層が対電子線感光性を有
    する材料から形成されており、絶縁膜の層間および配線
    間には対銅バリア膜を有し、前記金属配線剤は銅を含む
    ことを特徴とする配線構造。
  2. 【請求項2】 前記絶縁膜がポリシラザンを主成分とし
    て含む組成物から形成されたものであることを特徴とす
    る請求項1に記載の配線構造。
  3. 【請求項3】 前記対銅バリア絶縁膜が、窒化ケイ素お
    よび/または炭化ケイ素を含むことを特徴とする請求項
    1に記載の配線構造。
  4. 【請求項4】 半導体素子の上に下層配線が形成された
    基板上に、その上に対電子線感光性を有する材料を含む
    絶縁膜を形成する工程と、 前記絶縁膜に電子線を照射して、前記絶縁膜を露光する
    工程と、 前記絶縁膜を現像して未露光部を除去し、配線溝および
    /またはビアホールおよび/またはコンタクトホールを
    形成する工程と、を有することを特徴とする配線構造の
    製造方法。
  5. 【請求項5】 請求項4に記載の配線構造の製造方法に
    おいて、前記絶縁膜を形成する工程と露光する工程との
    間に、絶縁膜を加熱する工程を有することを特徴とする
    配線構造の製造方法。
  6. 【請求項6】 請求項4または5に記載の配線構造の製
    造方法において、前記絶縁膜を形成する工程と前記絶縁
    膜を露光する工程との間に、前記絶縁膜の上に保護膜を
    塗布し、前記絶縁膜を露光する工程の後に、前記保護膜
    を除去することを特徴とする配線構造の製造方法。
  7. 【請求項7】 請求項4〜6のいずれかに記載の配線構
    造の製造方法において、前記絶縁膜を露光する工程と絶
    縁膜を現像する工程との間に、露光した基板を加湿およ
    び加熱処理する工程を有することを特徴とする配線構造
    の製造方法。
  8. 【請求項8】 請求項4〜7のいずれかに記載の配線構
    造の製造方法において、前記絶縁膜を現像した後に、前
    記絶縁膜に紫外線照射し、加湿および加熱処理し、加熱
    する工程を有することを特徴とする配線構造の製造方
    法。
  9. 【請求項9】 請求項4〜8のいずれかに記載の配線構
    造の製造方法において、前記絶縁膜と金属から形成され
    た配線の上にバリア絶縁膜を形成することを特徴とする
    配線構造の製造方法。
  10. 【請求項10】 請求項4〜9のいずれかに記載の配線
    構造の製造方法において、配線溝の底面またはビアホー
    ルの底面になっているバリア絶縁膜を、反応性イオンエ
    ッチング法またはスパッタリング法によって除去する工
    程を有することを特徴とする配線構造の製造方法。
  11. 【請求項11】 請求項4〜10のいずれかに記載の配
    線構造の製造方法において、前記ビアホールと、ビアホ
    ールの上と、ビアホールが形成された絶縁膜との上に感
    光性を有する絶縁膜を形成する工程と、前記絶縁膜に電
    子線を照射して露光する工程と、前記絶縁膜を現像して
    未露光部を除去し、配線溝の形成とビアホールの再形成
    とを同時に行う工程とを有することを特徴とする配線構
    造の製造方法。
  12. 【請求項12】 前記ビアホールが、対電子線感光性を
    有する材料を含む材料から形成された絶縁膜に形成され
    ていることを特徴とする請求項11に記載の配線構造の
    製造方法。
  13. 【請求項13】 請求項4〜12のいずれかに記載の配
    線構造の製造方法において、配線溝およびビアホールに
    金属配線剤を充填して配線を形成する工程と、この配線
    と絶縁膜とを化学機械研磨する工程と、これにより形成
    された平面の上に絶縁性バリア膜を形成する工程を有す
    ることを特徴とする配線構造の製造方法。
  14. 【請求項14】 請求項4〜12のいずれかに記載の配
    線構造の製造方法において、前記絶縁膜に形成された配
    線溝またはビアホールが下層配線との間にミスアライメ
    ントを生じた際には、前記絶縁膜を絶縁膜の現像を行う
    溶液と同じ溶液で溶解して除去することを特徴とする配
    線構造の製造方法。
JP2000367058A 2000-12-01 2000-12-01 配線構造の製造方法 Withdrawn JP2002170882A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000367058A JP2002170882A (ja) 2000-12-01 2000-12-01 配線構造の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000367058A JP2002170882A (ja) 2000-12-01 2000-12-01 配線構造の製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2002031299A Division JP2002270691A (ja) 2002-02-07 2002-02-07 配線構造

Publications (1)

Publication Number Publication Date
JP2002170882A true JP2002170882A (ja) 2002-06-14

Family

ID=18837563

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000367058A Withdrawn JP2002170882A (ja) 2000-12-01 2000-12-01 配線構造の製造方法

Country Status (1)

Country Link
JP (1) JP2002170882A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7176121B2 (en) 2002-10-17 2007-02-13 Renesas Technology Corp. Semiconductor device and manufacturing method thereof
CN100352036C (zh) * 2002-10-17 2007-11-28 株式会社瑞萨科技 半导体器件及其制造方法
JP2008153569A (ja) * 2006-12-20 2008-07-03 Fujitsu Ltd 配線形成方法及び半導体装置
KR100909176B1 (ko) * 2002-12-27 2009-07-22 매그나칩 반도체 유한회사 반도체 소자의 금속 배선 형성 방법
US8053893B2 (en) 2003-03-25 2011-11-08 Renesas Electronics Corporation Semiconductor device and manufacturing method thereof

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8012871B2 (en) 2002-10-17 2011-09-06 Renesas Electronics Corporation Semiconductor device and manufacturing method thereof
CN100352036C (zh) * 2002-10-17 2007-11-28 株式会社瑞萨科技 半导体器件及其制造方法
US7176121B2 (en) 2002-10-17 2007-02-13 Renesas Technology Corp. Semiconductor device and manufacturing method thereof
US7723849B2 (en) 2002-10-17 2010-05-25 Renesas Technology Corp. Semiconductor device and manufacturing method thereof
KR100909176B1 (ko) * 2002-12-27 2009-07-22 매그나칩 반도체 유한회사 반도체 소자의 금속 배선 형성 방법
US8617981B2 (en) 2003-03-25 2013-12-31 Renesas Electronics Corporation Semiconductor device and manufacturing method thereof
US8053893B2 (en) 2003-03-25 2011-11-08 Renesas Electronics Corporation Semiconductor device and manufacturing method thereof
US8431480B2 (en) 2003-03-25 2013-04-30 Renesas Electronics Corporation Semiconductor device and manufacturing method thereof
US8810034B2 (en) 2003-03-25 2014-08-19 Renesas Electronics Corporation Semiconductor device and manufacturing method thereof
US9064870B2 (en) 2003-03-25 2015-06-23 Renesas Electronics Corporation Semiconductor device and manufacturing method thereof
US9490213B2 (en) 2003-03-25 2016-11-08 Renesas Electronics Corporation Semiconductor device and manufacturing method thereof
US9659867B2 (en) 2003-03-25 2017-05-23 Renesas Electronics Corporation Semiconductor device and manufacturing method thereof
US9818639B2 (en) 2003-03-25 2017-11-14 Renesas Electronics Corporation Semiconductor device and manufacturing method thereof
US10121693B2 (en) 2003-03-25 2018-11-06 Renesas Electronics Corporation Semiconductor device and manufacturing method thereof
US10304726B2 (en) 2003-03-25 2019-05-28 Renesas Electronics Corporation Semiconductor device and manufacturing method thereof
JP2008153569A (ja) * 2006-12-20 2008-07-03 Fujitsu Ltd 配線形成方法及び半導体装置

Similar Documents

Publication Publication Date Title
US7256136B2 (en) Self-patterning of photo-active dielectric materials for interconnect isolation
US6479391B2 (en) Method for making a dual damascene interconnect using a multilayer hard mask
US6831005B1 (en) Electron beam process during damascene processing
JP4763600B2 (ja) エッチング・パターンを形成する方法及びデュアル・ダマシン相互接続構造体を形成する方法
US6395607B1 (en) Integrated circuit fabrication method for self-aligned copper diffusion barrier
US20050042860A1 (en) Method for eliminating reaction between photoresist and OSG
US6097095A (en) Advanced fabrication method of integrated circuits with borderless vias and low dielectric-constant inter-metal dielectrics
JP2003509847A (ja) デュアルダマシンプロセスにおける低誘電率エッチストップ層
JP2000294628A (ja) 半導体装置およびその製造方法
KR20040010130A (ko) 하이브리드형 저 유전율 물질과 탄소가 없는 무기충전재를 사용하는 미세 전자 소자의 듀얼 다마신 배선의제조 방법
JP2003163265A (ja) 配線構造およびその製造方法
US6452275B1 (en) Fabrication of integrated circuits with borderless vias
JP2002270691A (ja) 配線構造
JP2002170882A (ja) 配線構造の製造方法
US6861376B1 (en) Photoresist scum free process for via first dual damascene process
US6383912B1 (en) Fabrication method of integrated circuits with multiple low dielectric-constant intermetal dielectrics
JP4082812B2 (ja) 半導体装置の製造方法および多層配線構造の形成方法
JP2006133315A (ja) 平坦化材料、反射防止膜形成材料、及びこれらを用いた半導体装置の製造方法
JP2002270690A (ja) 半導体装置における配線構造
JP2002170883A (ja) 半導体装置における配線構造の製造方法
US20030205815A1 (en) Fabrication method of integrated circuits with borderless vias and low dielectric constant inter-metal dielectrics
JP2849286B2 (ja) 半導体装置の製造方法
US6800558B1 (en) Photoresist scum for copper dual damascene process
KR100539443B1 (ko) 반도체 소자의 금속배선 형성방법
KR20030038521A (ko) 반도체 장치의 제조 방법

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20060825

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20060828

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20060825

A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20080205