JP3561465B2 - 回路基板とその製造方法 - Google Patents

回路基板とその製造方法 Download PDF

Info

Publication number
JP3561465B2
JP3561465B2 JP2000293612A JP2000293612A JP3561465B2 JP 3561465 B2 JP3561465 B2 JP 3561465B2 JP 2000293612 A JP2000293612 A JP 2000293612A JP 2000293612 A JP2000293612 A JP 2000293612A JP 3561465 B2 JP3561465 B2 JP 3561465B2
Authority
JP
Japan
Prior art keywords
diamond
circuit board
solution
fine particles
solvent
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2000293612A
Other languages
English (en)
Other versions
JP2002110870A (ja
Inventor
弘之 坂上
隆行 高萩
正三 新宮原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Science and Technology Agency
Original Assignee
Japan Science and Technology Agency
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Japan Science and Technology Agency filed Critical Japan Science and Technology Agency
Priority to JP2000293612A priority Critical patent/JP3561465B2/ja
Publication of JP2002110870A publication Critical patent/JP2002110870A/ja
Application granted granted Critical
Publication of JP3561465B2 publication Critical patent/JP3561465B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Description

【0001】
【発明の属する技術分野】
本発明は、高集積度で高速動作のできる半導体集積回路用の回路基板およびその製造方法に関し、特にダイヤモンド微粒子を結合したポーラス(多孔質)構造の膜により低誘電率化を図った回路基板およびその製造方法に関する。
【0002】
【従来の技術】
半導体超LSI デバイスでは、配線の微細化・高集積化に伴い、回路基板中につくられる配線を通過する信号の遅延が大きな問題となっている。特にロジックなどの高速デバイスにおいては、配線の抵抗や分布容量によるRC遅延が最大の課題となっており、なかでも分布容量を小さくするために、配線間の絶縁材料に低誘電率の材料を用いることが必要とされている。
【0003】
従来、半導体集積回路内の多層配線間の絶縁材料として、フッ素や有機物を添加したシリカ膜(SiO)が低誘電率膜として使用されている。また、さらなる低誘電率化のために絶縁膜を低密度化する方法として、発泡性を有する有機シリカ材料を熱処理したものや、シリカ微粒子を積層して形成したポーラス状シリカ膜や、シリカを含まない有機系高分子材料の使用などが検討されている。
【0004】
しかし、シリカ系の材料は2種以上の原子で構成され、しかも電気陰性度の高い酸素原子を主成分として含んでいることから、誘電率を高くする要因の一つである大きな配向分極が残るため、低誘電率化には限界がある。また有機系高分子材料の場合、配向分極を小さくして低誘電率化することは可能であっても、有機高分子の熱分解温度が本質的に低いことから、回路基板に必要な耐熱温度を上げることが難しいという問題がある。
【0005】
さらに、シリカ微粒子積層によるポーラス状シリカ膜の場合は、使用する粒子が非晶質のため粒子形状が多様性を持ち、また粒子サイズの分散を小さくすることが困難であるため、ナノポア(ナノメートル程度の径をもつ細孔)が相互に広範囲にわたって連続しやすくなり、細孔同士がつながって、回路基板に必要な機械的強度を低下させる点に問題がある。
【0006】
一方、最近になり、粒子形状分散が小さくてほぼ均一な粒径を持つダイヤモンド微粒子を低コストで製造する技術が開発されたため、ダイヤモンドの膜を回路基板に適用することが具体的に検討されるようになってきた。ダイヤモンドは、他の材料よりも各段に優れた熱伝導度(2,000W/mK )や機械的強度を持っているので、集積度が高くて発熱量の多い回路基板には有効な材料である。
このようなダイヤモンド膜を回路基板に用いた技術の1 例が、特許文献[特開平6− 97671号公報(出願人:株式会社 東芝)]に記載されている。この技術では、絶縁層を構成する厚さ5μmのダイヤモンド膜を、スパッタ法、CVD 法、イオンプレーティング法、クラスターイオンビーム法等の製膜法により作成し、回路素子の発生する熱を基材に放散するための熱伝導性を高めている。また、配線部の信号伝播遅延を防止するために、配線の周囲を硼珪酸ガラスの低誘電率膜で覆っている。しかし、この技術で使用されるダイヤモンド膜形成のためのCVD 法は、有害ガスや可燃性ガスを使用するため安全性の面に問題があった。
【0007】
【発明が解決しようとする課題】
ダイヤモンド膜を回路基板に用いる従来の試みは、ダイヤモンド膜の持つ高い熱伝導性と機械的強度に着目してなされたものであるが、ダイヤモンド膜の製膜に用いられるCVD 法では有害ガスを使用するなど、製造時の安全性に問題があり、またダイヤモンドの比誘電率は5.68で配線の分布容量が大きくなることから信号伝播遅延が問題になるため、配線の周囲を別の低誘電率材料の膜で覆う必要が生じていた。その結果、集積回路の製造工程の複雑化を招き、生産能率をあまり高くすることができなかった。
【0008】
本発明の課題は、比較的簡単な工程で低誘電率ダイヤモンド膜を製膜可能にすることにあり、高集積度で高速動作が可能な回路基板およびその製造方法を実現するものである。
【0009】
【課題を解決するための手段】
本発明は、上記課題を解決するために、ダイヤモンド膜をポーラス構造とするものである。図1により本発明の原理を説明する。
【0010】
図1の(a)は、本発明によるダイヤモンド膜のポーラス構造を示す。ダイヤモンド微粒子が相互に結合された状態で膜を形成し、ダイヤモンド微粒子間には微小な空隙がほぼ均一に分散されて、ポーラス構造をなしている。ダイヤモンド膜のポーラス度、つまり空隙率を調整することにより、比誘電率を容易に低下させることができる。
【0011】
図1の(b)は、ポーラス構造ダイヤモンド膜の空隙率pと比誘電率εの関係を示す。ダイヤモンド膜の比誘電率εの値は、空隙率pを0%から100 %まで変化させると、ダイヤモンド単体(バルク)の比誘電率5.68と空気の比誘電率1の間で直線的に変化する。
【0012】
ポーラス構造のダイヤモンド膜は、ダイヤモンド微粒子を適当な濃度で溶媒中に分散させた溶液を作り、その溶液を基板面(基板における下地層の面)に塗布し、乾燥させることにより製造できる。
【0013】
本発明によるポーラス構造のダイヤモンド膜とその製造方法は、以下の各項にしたがって構成される。
〔1〕 均一に分散された微小な空隙を持ってダイヤモンド微粒子が結合されているダイヤモンド膜を有することを特徴とする回路基板。
〔2〕 ダイヤモンド微粒子の粒径が20nm以下であることを特徴とする前項1に記載の回路基板。
〔3〕 空隙率が57% 以上であることを特徴とする前項1または2に記載の回路基板。
〔4〕 比誘電率が 3.0以下であることを特徴とする前項1または2に記載の回路基板。
〔5〕 ダイヤモンド微粒子を溶媒中に均一に分散させた溶液を生成する工程と、該溶液を基板に塗布する工程と、該塗布された溶液中の溶媒を放散する工程とを少なくとも有して、均一に分散された微小な空隙をもつダイヤモンド膜を形成することを特徴とする回路基板の製造方法。
〔6〕 ダイヤモンド微粒子の粒径が100nm 以下であることを特徴とする前項5に記載の回路基板の製造方法。
〔7〕 溶液を生成する工程では、溶媒に、純水、あるいはエタノール等のアルコール系溶剤、あるいはヘキサン等の飽和炭化水素系溶剤、あるいはパーフロロヘキサン等の弗化炭化水素系溶剤を用いることを特徴とする前項5または6に記載の回路基板の製造方法。
〔8〕 溶液を生成する工程では、溶媒に有機高分子の粘度調整剤を添加することを特徴とする前項5ないし7に記載の回路基板の製造方法。
〔9〕 溶液を生成する工程では、ダイヤモンド微粒子を溶媒中に所定の濃度で懸濁してから超音波を印加してダイヤモンド微粒子を単体あるいは微粒子凝集体の状態で分散させることを特徴とする前項5ないし8に記載の回路基板の製造方法。
〔10〕 溶液を生成する工程では、超音波の印加によりダイヤモンド微粒子を分散させる際、超音波のパワーおよび印加時間を調整してダイヤモンド微粒子凝集体のサイズあるいは粒子数を制御することを特徴とする前項9に記載の回路基板の製造方法。
〔11〕 溶液を生成する工程では、ダイヤモンド微粒子凝集体を構成する粒子の数が10程度から10000 程度の範囲にあることを特徴とする前項10に記載の回路基板の製造方法。
〔12〕 溶液を基板に塗布する工程では、スピンコート法を用いることを特徴とする前項5または6に記載の回路基板の製造方法。
〔13〕 塗布された溶液中の溶媒を放散する工程では、200 〜500 ℃の範囲の温度で加熱乾燥させることを特徴とする前項5または6に記載の回路基板の製造方法。
〔14〕 所望の膜厚を得るため必要な場合、塗布工程と放散工程を複数回繰り返すことを特徴とする前項5に記載の回路基板の製造方法。
〔15〕 放散工程の後に、紫外線照射工程を含む前項5または6に記載の回路基板の製造方法。
【0014】
【作用】
ダイヤモンドは、材料の誘電率を決定する誘電分極の内、配向分極、イオン分極が存在せず、また電子分極も小さい特徴がある。また、分解温度も高い。しかし、ダイヤモンドの単体では、他の低誘電率材料に比較して比誘電率が5.68と高いので、そのままでは回路基板の低誘電率材料に適さない。そこで、微小な隙間を持つポーラス構造のダイヤモンド膜を形成することによって、誘電率を低下させた。
【0015】
粒径の分散が小さいダイヤモンド微粒子を塗布法によって製膜することにより、微粒子同士が結合し、形成されたダイヤモンド膜は、回路基板を構成するために必要な機械的強度や熱伝導度を高くすることができる。
ダイヤモンド微粒子の空隙率を57% 以上とすれば、比誘電率3.0 以下が得られ、これは他の低誘電材料の比誘電率に比べて遜色のない値となる。
【0016】
またダイヤモンド微粒子の粒径を20nm以下とすることにより、空隙のサイズを20nm程度以下にすることができ、100 nm程度の微細な溝構造を有する超LSI においても、溝内外をダイヤモンド微粒子により緻密に充填することが可能である。
【0017】
塗布・放散を複数回繰り返すことによって、任意厚さの層が得られる。
【0018】
放散後に紫外線照射をすると、粒子の結合が一層強固になる。
【0019】
【発明の実施の形態】
本発明の好適な実施の形態について以下に説明する。なお、本説明において用いられる用語の意味は次の通りである。
「ダイヤモンド微粒子」:ダイヤモンド結晶構造を持つ炭素の同位体で、粒径が1nmから1,000nm である固体粒子をいう。また前記した特許文献中に記述されている「ダイヤモンドライクカーボン」は含まれない。なお、1,000nm を超える粒径の場合は、塗布法による製膜によっても回路基板の構成に必要な粒子間の結合強度が得られないし、1nm 以下の微粒子については製造が困難であるため除外される。ダイヤモンド微粒子は高圧法や気相法により結晶性の良いものが合成されており、市販品が容易に入手できる。
「均一に分散した空隙」:空隙とは、ダイヤモンド微粒子以外の空間であって、溶媒の蒸発した後の空間部をいう。溶液の一部が残っている場合も空間部に含める。また均一に分散とは、空隙が意図的ないし、製造工程上のばらつきによって局所的に発生したものでないことをいう。一定範囲に細孔が同じような密度で分布している状態をいう。
「層」:基板上の全体または一部分に、一定の厚さをもって構成されている部分をいう。製膜後の加工で、金属配線によって分断されている場合も含む。必ずしも基材と平行に有るものだけでなく、その他の方向に層をなしている場合も含む。
〔実施例1〕
図2に、本発明によるポーラス構造ダイヤモンド膜を基板上に形成する製造工程の1実施例を示す。図に示すように、本製造工程は、▲1▼コロイド溶液の生成、▲2▼スピンコート、▲3▼乾燥、▲4▼膜構造強化の4 工程で構成される。
▲1▼コロイド溶液の生成工程
コロイド溶液の生成工程では、ダイヤモンド微粒子を純水あるいはエタノール等のアルコール系溶剤あるいはヘキサン等の飽和炭化水素溶剤あるいはパーフロロヘキサン等の弗化炭化水素溶剤などの溶媒に懸濁し、超音波分散して、溶液中にダイヤモンド微粒子を分散させる。コロイド溶液の粘度を調整するためにポリエチレングリコール(PEG) を添加する。粘度調整にはPEG のほか分子中に酸素を含有し300 ℃程度の比較的低温で分解可能な有機高分子が使用可能である。PEG 添加によりコロイド溶液の粘度を高くすることができ、次のスピンコート工程において、より厚い膜の形成が可能となる。
【0020】
また超音波分散を行う際に、印加する超音波のパワー及び時間を変えることにより、ダイヤモンド微粒子の凝集体サイズを制御することができ、その結果としてダイヤモンド膜のポーラス度(空隙率)を制御することが可能である。超音波のパワーが大きく、かつ時間が十分に長い場合にはダイヤモンド微粒子は個々に完全に分離されるが、その場合には最密充填構造に近くなり、ダイヤモンド膜のポーラス度は50パーセント以下となる。ポーラス度を50%以上とし、誘電率を十分低くするためには、凝集体を10個以上のダイヤモンド微粒子からなる大きさに形成し、それらの凝集体をネットワーク化させて膜を形成することが望ましい。また凝集体の粒子数が10000 を越すと、凝集体サイズが200 nmを越える凝集体が多くなるため、超LSI の微細パターンへの絶縁膜形成が困難となる。
▲2▼スピンコート工程
コロイド溶液をスピンコート法により基板面に塗布する。そのため、基板を回転させて溶液を基板面に滴下し、滴下した溶液が遠心力により拡散されて、
基板面に薄く一様に塗布されるようにする。塗布法には、スピンコート法のほか、カーテンコート法などがあるが、膜厚の調整がしやすい点で、スピンコート法が有利である。
▲3▼乾燥工程
基板面に薄く塗布されたコロイド溶液膜を加熱乾燥して溶剤および添加剤を放散除去し、ポーラス構造のダイヤモンド膜を形成する。加熱温度は有機高分子が分解する200 〜500 ℃の範囲で行う。この加熱乾燥の際、膜中で接触している一部のダイヤモンド微粒子同士が、表面の水酸基同士を脱水縮合させて架橋構造を形成する。
▲4▼膜構造強化工程
形成されたポーラス構造のダイヤモンド膜にさらに紫外(UV)線を照射し、ダイヤモンド微粒子表面の水酸基同士の脱水反応を促進させることにより、ダイヤモンド微粒子間の架橋構造を増加させ、ポーラス構造ダイヤモンド膜の強度を高める。
【0021】
また、▲2▼と▲3▼の工程、あるいは▲2▼から▲4▼までの工程を繰り返して、膜を積層することにより、任意の厚さの膜を形成することが可能である。さらに、膜厚方向に膜の架橋度等の膜質を変化させることも可能である。
〔実施例2〕
図3に、本発明のポーラス構造のダイヤモンド膜を集積回路用の二層回路基板に適用した1実施例を示す。図は、二層回路基板の部分断面を示しており、図中の1は基材、2はバリア層、3はポーラス構造のダイヤモンド層、4は金属配線、5はポーラス構造のダイヤモンド被覆層である。
【0022】
ダイヤモンド層3は、半導体集積回路内の層間絶縁膜であり、ポーラス構造をもつことにより低誘電率化が図られている。この層に使用されるダイヤモンド微粒子のサイズは、20nm以下の単分散のものが望ましい。ポーラス構造によりダイヤモンド層3の比誘電率を3.0 以下に下げるためには、空隙率57% 以上が必要である。またポーラス構造をもつダイヤモンド層3の吸湿や、金属配線4の金属の拡散が生じるのを防止するために、ダイヤモンド層3と基材1および金属配線4との界面にバリア層2が設けられている。バリア層2には、酸化シリコン膜、窒化シリコン膜、炭化シリコン膜および有機系高分子膜などの緻密な膜が用いられる。
【0023】
ダイヤモンド被覆層5は、ポーラス構造ダイヤモンド膜を使用した半導体集積回路内の最終保護膜である。この被覆層5の場合、ダイヤモンド微粒子のサイズとして100nm 以下のものを使用し、ダイヤモンドによる熱伝導特性を高めて、集積回路の発熱を効率良く外部に導くことを可能にする。
〔実施例3〕
本発明によるポーラス構造ダイヤモンド膜の製造工程の1実施例を次に示す。
(1)平均粒径4.4nm のダイヤモンド微粒子を、純水中に5% 濃度で分散させた。さらに分子量600 のポリエチレングリコールを1%添加し、均一化した溶液を準備した。
(2)スピンコート法により1,000rpmで回転している基材上に溶液を滴下して塗布した。
(3)大気中で300 ℃に1時間加熱し、乾燥させて製膜した。
【0024】
図4は、製造されたポーラス構造ダイヤモンド膜の断面の走査型電子顕微鏡写真を示す。直径10nm程度のナノポアが均一に分散している様子がわかる。屈折率を測定し、その平方で求めた比誘電率は2.72であり、空隙率は63% であった。
〔実施例4〕
図5は、本発明のポーラス構造ダイヤモンド膜を、金属配線CMP(化学研磨)工程のストッパーに適用した場合の工程の1実施例を示す。図は、金属配線形成の細部工程▲1▼、▲2▼、▲3▼を回路基板の部分断面により示しており、1は基材、6は層間絶縁層、7はポーラス構造のダイヤモンド層、8は金属層、9は金属配線である。
▲1▼溝パターン形成工程
層間絶縁層6の上部にポーラス構造のダイヤモンド層7を形成し、金属配線埋込み用のホール及び溝パターンをリソグラフィー及びドライエッチング処理により形成する。層間絶縁層6は、酸化シリコン、フッ素含有酸化シリコン、有機系絶縁膜等の低誘電率材料である。
▲2▼配線工程
工程▲1▼で形成したパターン付き基板上に金属層8を堆積する。金属層8には、スパッタ法、CVD法、メッキ法で形成した銅及び銅合金材料やアルミニウム及びアルミニウム合金、あるいはタングステンなどの材料を使用した。
▲3▼研磨工程
ホール及び溝パターン上部の金属層を除去するために研磨処理する。ポーラス構造のダイヤモンド層7は機械的にも化学的にも安定な材料であるため、ダイヤモンド層7まで研磨が進んだ時点で研磨が停止し、層間絶縁層6に埋込まれた金属配線9が形成できた。
【0025】
CMPのストッパー層としては、現在、窒化シリコンや炭化シリコンが用いられているが、これらの比誘電率が7〜10程度と高いのが問題となっている。
【0026】
本発明によるポーラス構造のダイヤモンド膜は、ダイヤモンドで構成されているために機械的強度が高く、化学的にも安定で、しかもポーラス化することで低誘電率化されているため、本発明をストッパー層に適用することで多層配線における容量の低減が実現できる。
【0027】
【発明の効果】
本発明は、超LSI などの高集積度・微細化配線を持つ回路基板において、ポーラス構造のダイヤモンド膜を回路基板の層間絶縁膜等に使用することにより、配線の周囲を低誘電率化して、従来問題となっていた配線での信号遅延を大幅に低減することを可能にするとともに、回路基板の高耐熱性化、高強度化を図ることができ、さらにこのような低誘電率のダイヤモンド膜を高能率で容易に製造することができる。
【図面の簡単な説明】
【図1】本発明によるポーラス構造のダイヤモンド膜の原理説明図である。
【図2】本発明によるダイヤモンド膜製造工程の1実施例を示すフロー図である。
【図3】本発明によるダイヤモンド膜を使用した二層回路基板の1実施例の断面図である。
【図4】本発明によるダイヤモンド膜の断面のポーラス像を示す電子顕微鏡写真である。
【図5】本発明のポーラス構造ダイヤモンド膜を、金属配線CMP工程のストッパーに適用した場合の工程の1実施例を示す説明図である。
【符号の説明】
1:基材
2:バリア層
3:ポーラス構造のダイヤモンド層
4:金属配線
5:ポーラス構造のダイヤモンド被覆層
6:ダイヤモンド膜を用いない層間絶縁膜
7:ポーラス構造のダイヤモンド層
8:金属層
9:金属配線

Claims (15)

  1. 均一に分散された微小な空隙を持ってダイヤモンド微粒子が結合されているダイヤモンド膜を有することを特徴とする回路基板。
  2. ダイヤモンド微粒子の粒径が20nm以下であることを特徴とする請求項1に記載の回路基板。
  3. 空隙率が57% 以上であることを特徴とする請求項1または2に記載の回路基板。
  4. 比誘電率が3.0 以下であることを特徴とする請求項1または2に記載の回路基板。
  5. ダイヤモンド微粒子を溶媒中に均一に分散させた溶液を生成する工程と、該溶液を基板に塗布する工程と、該塗布された溶液中の溶媒を放散する工程とを少なくとも有して、均一に分散された微小な空隙をもつダイヤモンド膜を形成することを特徴とする回路基板の製造方法。
  6. ダイヤモンド微粒子の粒径が100nm 以下であることを特徴とする請求項5に記載の回路基板の製造方法。
  7. 溶液を生成する工程では、溶媒に、純水、あるいはエタノール等のアルコール系溶剤、あるいはヘキサン等の飽和炭化水素系溶剤、あるいはパーフロロヘキサン等の弗化炭化水素系溶剤を用いることを特徴とする請求項5または6に記載の回路基板の製造方法。
  8. 溶液を生成する工程では、溶媒に有機高分子の粘度調整剤を添加することを特徴とする請求項5ないし7に記載の回路基板の製造方法。
  9. 溶液を生成する工程では、ダイヤモンド微粒子を溶媒中に所定の濃度で懸濁してから超音波を印加してダイヤモンド微粒子を単体あるいは微粒子凝集体の状態で分散させることを特徴とする請求項5ないし8に記載の回路基板の製造方法。
  10. 溶液を生成する工程では、超音波の印加によりダイヤモンド微粒子を分散させる際、超音波のパワーおよび印加時間を調整してダイヤモンド微粒子の凝集体のサイズあるいは粒子数を制御することを特徴とする請求項9に記載の回路基板の製造方法。
  11. 溶液を生成する工程では、ダイヤモンド微粒子凝集体を構成する粒子の数が10程度から10000 程度の範囲にあることを特徴とする請求項10に記載の回路基板の製造方法。
  12. 溶液を基板に塗布する工程では、スピンコート法を用いることを特徴とする請求項5または6に記載の回路基板の製造方法。
  13. 塗布された溶液中の溶媒を放散する工程では、200 −500 ℃の範囲の温度で加熱乾燥させることを特徴とする請求項5または6に記載の回路基板の製造方法。
  14. 所望の膜厚を得るため必要な場合、塗布工程と放散工程を複数回繰り返すことを特徴とする請求項5に記載の回路基板の製造方法。
  15. 放散工程の後に、紫外線照射工程を含む請求項5または6に記載の回路基板の製造方法。
JP2000293612A 2000-09-27 2000-09-27 回路基板とその製造方法 Expired - Fee Related JP3561465B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000293612A JP3561465B2 (ja) 2000-09-27 2000-09-27 回路基板とその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000293612A JP3561465B2 (ja) 2000-09-27 2000-09-27 回路基板とその製造方法

Publications (2)

Publication Number Publication Date
JP2002110870A JP2002110870A (ja) 2002-04-12
JP3561465B2 true JP3561465B2 (ja) 2004-09-02

Family

ID=18776373

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000293612A Expired - Fee Related JP3561465B2 (ja) 2000-09-27 2000-09-27 回路基板とその製造方法

Country Status (1)

Country Link
JP (1) JP3561465B2 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4148969B2 (ja) * 2003-07-17 2008-09-10 ローツェ株式会社 低誘電率膜、及びその製造方法、並びそれを用いた電子部品
CN1871697B (zh) * 2003-10-22 2010-12-01 日商乐华股份有限公司 液状组合物、其制造方法、低介电常数膜、研磨料及电子部件
US7384693B2 (en) * 2004-04-28 2008-06-10 Intel Corporation Diamond-like carbon films with low dielectric constant and high mechanical strength
KR100717132B1 (ko) 2005-11-02 2007-05-11 한국과학기술연구원 중공형 다이아몬드 쉘이 충전된 복합재
JP5057852B2 (ja) * 2007-06-07 2012-10-24 バンドー化学株式会社 放熱シート及びその製造方法
JP6381230B2 (ja) * 2014-02-27 2018-08-29 国立大学法人信州大学 銅−ダイヤモンド複合材及びその製造方法
JP6728252B2 (ja) * 2017-02-28 2020-07-22 株式会社東芝 半導体装置及びその製造方法

Also Published As

Publication number Publication date
JP2002110870A (ja) 2002-04-12

Similar Documents

Publication Publication Date Title
JP3400607B2 (ja) 半導体デバイスの上に多孔質誘電体を作成する方法
Michalak et al. Porosity scaling strategies for low-k films
KR100192937B1 (ko) 반도체 소자의 제조를 위한 스핀-온 유리층 처리기술
Baklanov et al. Porous low dielectric constant materials for microelectronics
US5723368A (en) Porous dielectric material with improved pore surface properties for electronics applications
US7407879B2 (en) Chemical planarization performance for copper/low-k interconnect structures
JP3590776B2 (ja) 回路基板とその製造方法
US8945677B2 (en) Electronic device manufacture using low-k dielectric materials
JP2004538637A (ja) Msq系多孔質低k膜材料のプラズマ硬化
JP4148969B2 (ja) 低誘電率膜、及びその製造方法、並びそれを用いた電子部品
JP3561465B2 (ja) 回路基板とその製造方法
Li et al. High-performance ultra-low-k fluorine-doped nanoporous organosilica films for inter-layer dielectric
JP5007511B2 (ja) 露光光遮蔽膜形成用材料、多層配線及びその製造方法、並びに半導体装置
JP2921759B1 (ja) 半導体装置の製造方法
KR100559562B1 (ko) 저유전율 절연막 형성용 재료, 저유전율 절연막, 저유전율절연막의 형성방법 및 반도체장치
Cho et al. Low dielectric-constant insulators for electronics applications
JP2007513514A (ja) 銅配線用超低誘電絶縁膜
JP2000077399A (ja) シリカ系多孔質膜およびその製造方法
JP2000268632A (ja) 絶縁膜およびその製造方法、並びに電子装置およびその製造方法
JP4493278B2 (ja) 多孔性樹脂絶縁膜、電子装置及びそれらの製造方法
US6602801B2 (en) Method for forming a region of low dielectric constant nanoporous material
JP3588603B2 (ja) 絶縁膜の形成方法および半導体装置の製造方法
KR20020024495A (ko) 유기-무기 복합체로 이루어진 반도체용 절연막 및 그제조방법
JP2004527104A (ja) 層状誘電性ナノ多孔質材料、およびその製造方法
Sato et al. Effect of TMCTS silylation treatments on crosslinking density of low-k zeolite porous silica film

Legal Events

Date Code Title Description
RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20031215

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040525

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040528

R150 Certificate of patent (=grant) or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080604

Year of fee payment: 4

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 5

Free format text: PAYMENT UNTIL: 20090604

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100604

Year of fee payment: 6

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313117

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

R370 Written measure of declining of transfer procedure

Free format text: JAPANESE INTERMEDIATE CODE: R370

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

Free format text: JAPANESE INTERMEDIATE CODE: R313117

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 7

Free format text: PAYMENT UNTIL: 20110604

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110604

Year of fee payment: 7

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 7

Free format text: PAYMENT UNTIL: 20110604

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees