JP2002110870A - 回路基板とその製造方法 - Google Patents

回路基板とその製造方法

Info

Publication number
JP2002110870A
JP2002110870A JP2000293612A JP2000293612A JP2002110870A JP 2002110870 A JP2002110870 A JP 2002110870A JP 2000293612 A JP2000293612 A JP 2000293612A JP 2000293612 A JP2000293612 A JP 2000293612A JP 2002110870 A JP2002110870 A JP 2002110870A
Authority
JP
Japan
Prior art keywords
circuit board
diamond
solution
fine particles
board according
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2000293612A
Other languages
English (en)
Other versions
JP3561465B2 (ja
Inventor
Hiroyuki Sakagami
弘之 坂上
Takayuki Takahagi
隆行 高萩
Shozo Niimiyabara
正三 新宮原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Science and Technology Agency
Original Assignee
Japan Science and Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Japan Science and Technology Corp filed Critical Japan Science and Technology Corp
Priority to JP2000293612A priority Critical patent/JP3561465B2/ja
Publication of JP2002110870A publication Critical patent/JP2002110870A/ja
Application granted granted Critical
Publication of JP3561465B2 publication Critical patent/JP3561465B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

(57)【要約】 【課題】超LSI などの高集積度・微細化配線を持つ回路
基板において問題となる配線信号遅延を解消するための
低誘電率膜を、高能率で製造する。 【解決手段】半導体集積回路などの基板に、ナノメート
ルサイズのダイヤモンド微粒子を水あるいは有機溶液に
分散したダイヤモンドコロイド溶液をスピンコートなど
により塗布し乾燥させることにより、ダイヤモンド微粒
子がナノメートルサイズの空隙(ナノポア)をもって均
一に分散された低誘電率のポーラス構造ダイヤモンド膜
の絶縁層を形成する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、高集積度で高速動
作のできる半導体集積回路用の回路基板およびその製造
方法に関し、特にダイヤモンド微粒子を結合したポーラ
ス(多孔質)構造の膜により低誘電率化を図った回路基
板およびその製造方法に関する。
【0002】
【従来の技術】半導体超LSI デバイスでは、配線の微細
化・高集積化に伴い、回路基板中につくられる配線を通
過する信号の遅延が大きな問題となっている。特にロジ
ックなどの高速デバイスにおいては、配線の抵抗や分布
容量によるRC遅延が最大の課題となっており、なかでも
分布容量を小さくするために、配線間の絶縁材料に低誘
電率の材料を用いることが必要とされている。
【0003】従来、半導体集積回路内の多層配線間の絶
縁材料として、フッ素や有機物を添加したシリカ膜(Si
O2)が低誘電率膜として使用されている。また、さらな
る低誘電率化のために絶縁膜を低密度化する方法とし
て、発泡性を有する有機シリカ材料を熱処理したもの
や、シリカ微粒子を積層して形成したポーラス状シリカ
膜や、シリカを含まない有機系高分子材料の使用などが
検討されている。
【0004】しかし、シリカ系の材料は2種以上の原子
で構成され、しかも電気陰性度の高い酸素原子を主成分
として含んでいることから、誘電率を高くする要因の一
つである大きな配向分極が残るため、低誘電率化には限
界がある。また有機系高分子材料の場合、配向分極を小
さくして低誘電率化することは可能であっても、有機高
分子の熱分解温度が本質的に低いことから、回路基板に
必要な耐熱温度を上げることが難しいという問題があ
る。
【0005】さらに、シリカ微粒子積層によるポーラス
状シリカ膜の場合は、使用する粒子が非晶質のため粒子
形状が多様性を持ち、また粒子サイズの分散を小さくす
ることが困難であるため、ナノポア(ナノメートル程度
の径をもつ細孔)が相互に広範囲にわたって連続しやす
くなり、細孔同士がつながって、回路基板に必要な機械
的強度を低下させる点に問題がある。
【0006】一方、最近になり、粒子形状分散が小さく
てほぼ均一な粒径を持つダイヤモンド微粒子を低コスト
で製造する技術が開発されたため、ダイヤモンドの膜を
回路基板に適用することが具体的に検討されるようにな
ってきた。ダイヤモンドは、他の材料よりも各段に優れ
た熱伝導度(2,000W/mK )や機械的強度を持っている
ので、集積度が高くて発熱量の多い回路基板には有効な
材料である。このようなダイヤモンド膜を回路基板に用
いた技術の1 例が、特許文献[特開平6- 97671号
公報(出願人:株式会社 東芝)]に記載されている。
この技術では、絶縁層を構成する厚さ5μmのダイヤモ
ンド膜を、スパッタ法、CVD 法、イオンプレーティング
法、クラスターイオンビーム法等の製膜法により作成
し、回路素子の発生する熱を基材に放散するための熱伝
導性を高めている。また、配線部の信号伝播遅延を防止
するために、配線の周囲を硼珪酸ガラスの低誘電率膜で
覆っている。しかし、この技術で使用されるダイヤモン
ド膜形成のためのCVD 法は、有害ガスや可燃性ガスを使
用するため安全性の面に問題があった。
【0007】
【発明が解決しようとする課題】ダイヤモンド膜を回路
基板に用いる従来の試みは、ダイヤモンド膜の持つ高い
熱伝導性と機械的強度に着目してなされたものである
が、ダイヤモンド膜の製膜に用いられるCVD 法では有害
ガスを使用するなど、製造時の安全性に問題があり、ま
たダイヤモンドの比誘電率は5.68で配線の分布容量が大
きくなることから信号伝播遅延が問題になるため、配線
の周囲を別の低誘電率材料の膜で覆う必要が生じてい
た。その結果、集積回路の製造工程の複雑化を招き、生
産能率をあまり高くすることができなかった。
【0008】本発明の課題は、比較的簡単な工程で低誘
電率ダイヤモンド膜を製膜可能にすることにあり、高集
積度で高速動作が可能な回路基板およびその製造方法を
実現するものである。
【0009】
【課題を解決するための手段】本発明は、上記課題を解
決するために、ダイヤモンド膜をポーラス構造とするも
のである。図1により本発明の原理を説明する。
【0010】図1の(a)は、本発明によるダイヤモン
ド膜のポーラス構造を示す。ダイヤモンド微粒子が相互
に結合された状態で膜を形成し、ダイヤモンド微粒子間
には微小な空隙がほぼ均一に分散されて、ポーラス構造
をなしている。ダイヤモンド膜のポーラス度、つまり空
隙率を調整することにより、比誘電率を容易に低下させ
ることができる。
【0011】図1の(b)は、ポーラス構造ダイヤモン
ド膜の空隙率pと比誘電率εの関係を示す。ダイヤモン
ド膜の比誘電率εの値は、空隙率pを0%から100 %ま
で変化させると、ダイヤモンド単体(バルク)の比誘電
率5.68と空気の比誘電率1の間で直線的に変化する。
【0012】ポーラス構造のダイヤモンド膜は、ダイヤ
モンド微粒子を適当な濃度で溶媒中に分散させた溶液を
作り、その溶液を基板面(基板における下地層の面)に
塗布し、乾燥させることにより製造できる。
【0013】本発明によるポーラス構造のダイヤモンド
膜とその製造方法は、以下の各項にしたがって構成され
る。 〔1〕 均一に分散された微小な空隙を持ってダイヤモ
ンド微粒子が結合されているダイヤモンド膜を有するこ
とを特徴とする回路基板。 〔2〕 ダイヤモンド微粒子の粒径が20nm以下であるこ
とを特徴とする前項1に記載の回路基板。 〔3〕 空隙率が57% 以上であることを特徴とする前項
1または2に記載の回路基板。 〔4〕 比誘電率が 3.0以下であることを特徴とする前
項1または2に記載の回路基板。 〔5〕 ダイヤモンド微粒子を溶媒中に均一に分散させ
た溶液を生成する工程と、該溶液を基板に塗布する工程
と、該塗布された溶液中の溶媒を放散する工程とを少な
くとも有して、均一に分散された微小な空隙をもつダイ
ヤモンド膜を形成することを特徴とする回路基板の製造
方法。 〔6〕 ダイヤモンド微粒子の粒径が100nm 以下である
ことを特徴とする前項5に記載の回路基板の製造方法。 〔7〕 溶液を生成する工程では、溶媒に、純水、ある
いはエタノール等のアルコール系溶剤、あるいはヘキサ
ン等の飽和炭化水素系溶剤、あるいはパーフロロヘキサ
ン等の弗化炭化水素系溶剤を用いることを特徴とする前
項5または6に記載の回路基板の製造方法。 〔8〕 溶液を生成する工程では、溶媒に有機高分子の
粘度調整剤を添加することを特徴とする前項5ないし7
に記載の回路基板の製造方法。
〔9〕 溶液を生成する工程では、ダイヤモンド微粒子
を溶媒中に所定の濃度で懸濁してから超音波を印加して
ダイヤモンド微粒子を単体あるいは微粒子凝集体の状態
で分散させることを特徴とする前項5ないし8に記載の
回路基板の製造方法。 〔10〕 溶液を生成する工程では、超音波の印加により
ダイヤモンド微粒子を分散させる際、超音波のパワーお
よび印加時間を調整してダイヤモンド微粒子凝集体のサ
イズあるいは粒子数を制御することを特徴とする前項9
に記載の回路基板の製造方法。 〔11〕 溶液を生成する工程では、ダイヤモンド微粒子
凝集体を構成する粒子の数が10程度から10000 程度の範
囲にあることを特徴とする前項10に記載の回路基板の製
造方法。 〔12〕 溶液を基板に塗布する工程では、スピンコート
法を用いることを特徴とする前項5または6に記載の回
路基板の製造方法。 〔13〕 塗布された溶液中の溶媒を放散する工程では、
200 〜500 ℃の範囲の温度で加熱乾燥させることを特徴
とする前項5または6に記載の回路基板の製造方法。 〔14〕 所望の膜厚を得るため必要な場合、塗布工程と
放散工程を複数回繰り返すことを特徴とする前項5に記
載の回路基板の製造方法。 〔15〕 放散工程の後に、紫外線照射工程を含む前項5
または6に記載の回路基板の製造方法。
【0014】
【作用】ダイヤモンドは、材料の誘電率を決定する誘電
分極の内、配向分極、イオン分極が存在せず、また電子
分極も小さい特徴がある。また、分解温度も高い。しか
し、ダイヤモンドの単体では、他の低誘電率材料に比較
して比誘電率が5.68と高いので、そのままでは回路基板
の低誘電率材料に適さない。そこで、微小な隙間を持つ
ポーラス構造のダイヤモンド膜を形成することによっ
て、誘電率を低下させた。
【0015】粒径の分散が小さいダイヤモンド微粒子を
塗布法によって製膜することにより、微粒子同士が結合
し、形成されたダイヤモンド膜は、回路基板を構成する
ために必要な機械的強度や熱伝導度を高くすることがで
きる。ダイヤモンド微粒子の空隙率を57% 以上とすれ
ば、比誘電率3.0 以下が得られ、これは他の低誘電材料
の比誘電率に比べて遜色のない値となる。
【0016】またダイヤモンド微粒子の粒径を20nm以
下とすることにより、空隙のサイズを20nm程度以下に
することができ、100 nm程度の微細な溝構造を有する
超LSI においても、溝内外をダイヤモンド微粒子により
緻密に充填することが可能である。
【0017】塗布・放散を複数回繰り返すことによっ
て、任意厚さの層が得られる。
【0018】放散後に紫外線照射をすると、粒子の結合
が一層強固になる。
【0019】
【発明の実施の形態】本発明の好適な実施の形態につい
て以下に説明する。なお、本説明において用いられる用
語の意味は次の通りである。 「ダイヤモンド微粒子」:ダイヤモンド結晶構造を持つ
炭素の同位体で、粒径が1nmから1,000nm である固体粒
子をいう。また前記した特許文献中に記述されている
「ダイヤモンドライクカーボン」は含まれない。なお、
1,000nm を超える粒径の場合は、塗布法による製膜によ
っても回路基板の構成に必要な粒子間の結合強度が得ら
れないし、1nm 以下の微粒子については製造が困難であ
るため除外される。ダイヤモンド微粒子は高圧法や気相
法により結晶性の良いものが合成されており、市販品が
容易に入手できる。 「均一に分散した空隙」:空隙とは、ダイヤモンド微粒
子以外の空間であって、溶媒の蒸発した後の空間部をい
う。溶液の一部が残っている場合も空間部に含める。ま
た均一に分散とは、空隙が意図的ないし、製造工程上の
ばらつきによって局所的に発生したものでないことをい
う。一定範囲に細孔が同じような密度で分布している状
態をいう。 「層」:基板上の全体または一部分に、一定の厚さをも
って構成されている部分をいう。製膜後の加工で、金属
配線によって分断されている場合も含む。必ずしも基材
と平行に有るものだけでなく、その他の方向に層をなし
ている場合も含む。 〔実施例1〕図2に、本発明によるポーラス構造ダイヤ
モンド膜を基板上に形成する製造工程の1実施例を示
す。図に示すように、本製造工程は、コロイド溶液の
生成、スピンコート、乾燥、膜構造強化の4 工程
で構成される。コロイド溶液の生成工程 コロイド溶液の生成工程では、ダイヤモンド微粒子を純
水あるいはエタノール等のアルコール系溶剤あるいはヘ
キサン等の飽和炭化水素溶剤あるいはパーフロロヘキサ
ン等の弗化炭化水素溶剤などの溶媒に懸濁し、超音波分
散して、溶液中にダイヤモンド微粒子を分散させる。コ
ロイド溶液の粘度を調整するためにポリエチレングリコ
ール(PEG) を添加する。粘度調整にはPEG のほか分子中
に酸素を含有し300 ℃程度の比較的低温で分解可能な有
機高分子が使用可能である。PEG添加によりコロイド溶
液の粘度を高くすることができ、次のスピンコート工程
において、より厚い膜の形成が可能となる。
【0020】また超音波分散を行う際に、印加する超音
波のパワー及び時間を変えることにより、ダイヤモンド
微粒子の凝集体サイズを制御することができ、その結果
としてダイヤモンド膜のポーラス度(空隙率)を制御す
ることが可能である。超音波のパワーが大きく、かつ時
間が十分に長い場合にはダイヤモンド微粒子は個々に完
全に分離されるが、その場合には最密充填構造に近くな
り、ダイヤモンド膜のポーラス度は50パーセント以下と
なる。ポーラス度を50%以上とし、誘電率を十分低くす
るためには、凝集体を10個以上のダイヤモンド微粒子か
らなる大きさに形成し、それらの凝集体をネットワーク
化させて膜を形成することが望ましい。また凝集体の粒
子数が10000 を越すと、凝集体サイズが200 nmを越え
る凝集体が多くなるため、超LSI の微細パターンへの絶
縁膜形成が困難となる。スピンコート工程 コロイド溶液をスピンコート法により基板面に塗布す
る。そのため、基板を回転させて溶液を基板面に滴下
し、滴下した溶液が遠心力により拡散されて、基板面に
薄く一様に塗布されるようにする。塗布法には、スピン
コート法のほか、カーテンコート法などがあるが、膜厚
の調整がしやすい点で、スピンコート法が有利である。乾燥工程 基板面に薄く塗布されたコロイド溶液膜を加熱乾燥して
溶剤および添加剤を放散除去し、ポーラス構造のダイヤ
モンド膜を形成する。加熱温度は有機高分子が分解する
200 〜500 ℃の範囲で行う。この加熱乾燥の際、膜中で
接触している一部のダイヤモンド微粒子同士が、表面の
水酸基同士を脱水縮合させて架橋構造を形成する。膜構造強化工程 形成されたポーラス構造のダイヤモンド膜にさらに紫外
(UV)線を照射し、ダイヤモンド微粒子表面の水酸基同
士の脱水反応を促進させることにより、ダイヤモンド微
粒子間の架橋構造を増加させ、ポーラス構造ダイヤモン
ド膜の強度を高める。
【0021】また、との工程、あるいはからま
での工程を繰り返して、膜を積層することにより、任意
の厚さの膜を形成することが可能である。さらに、膜厚
方向に膜の架橋度等の膜質を変化させることも可能であ
る。 〔実施例2〕図3に、本発明のポーラス構造のダイヤモ
ンド膜を集積回路用の二層回路基板に適用した1実施例
を示す。図は、二層回路基板の部分断面を示しており、
図中の1は基材、2はバリア層、3はポーラス構造のダ
イヤモンド層、4は金属配線、5はポーラス構造のダイ
ヤモンド被覆層である。
【0022】ダイヤモンド層3は、半導体集積回路内の
層間絶縁膜であり、ポーラス構造をもつことにより低誘
電率化が図られている。この層に使用されるダイヤモン
ド微粒子のサイズは、20nm以下の単分散のものが望まし
い。ポーラス構造によりダイヤモンド層3の比誘電率を
3.0 以下に下げるためには、空隙率57% 以上が必要であ
る。またポーラス構造をもつダイヤモンド層3の吸湿
や、金属配線4の金属の拡散が生じるのを防止するため
に、ダイヤモンド層3と基材1および金属配線4との界
面にバリア層2が設けられている。バリア層2には、酸
化シリコン膜、窒化シリコン膜、炭化シリコン膜および
有機系高分子膜などの緻密な膜が用いられる。
【0023】ダイヤモンド被覆層5は、ポーラス構造ダ
イヤモンド膜を使用した半導体集積回路内の最終保護膜
である。この被覆層5の場合、ダイヤモンド微粒子のサ
イズとして100nm 以下のものを使用し、ダイヤモンドに
よる熱伝導特性を高めて、集積回路の発熱を効率良く外
部に導くことを可能にする。 〔実施例3〕本発明によるポーラス構造ダイヤモンド膜
の製造工程の1実施例を次に示す。 (1)平均粒径4.4nm のダイヤモンド微粒子を、純水中
に5% 濃度で分散させた。さらに分子量600 のポリエチ
レングリコールを1%添加し、均一化した溶液を準備し
た。 (2)スピンコート法により1,000rpmで回転している基
材上に溶液を滴下して塗布した。 (3)大気中で300 ℃に1時間加熱し、乾燥させて製膜
した。
【0024】図4は、製造されたポーラス構造ダイヤモ
ンド膜の断面の走査型電子顕微鏡写真を示す。直径10nm
程度のナノポアが均一に分散している様子がわかる。屈
折率を測定し、その平方で求めた比誘電率は2.72であ
り、空隙率は63% であった。 〔実施例4〕図5は、本発明のポーラス構造ダイヤモン
ド膜を、金属配線CMP(化学研磨)工程のストッパー
に適用した場合の工程の1実施例を示す。図は、金属配
線形成の細部工程、、を回路基板の部分断面によ
り示しており、1は基材、6は層間絶縁層、7はポーラ
ス構造のダイヤモンド層、8は金属層、9は金属配線で
ある。溝パターン形成工程 層間絶縁層6の上部にポーラス構造のダイヤモンド層7
を形成し、金属配線埋込み用のホール及び溝パターンを
リソグラフィー及びドライエッチング処理により形成す
る。層間絶縁層6は、酸化シリコン、フッ素含有酸化シ
リコン、有機系絶縁膜等の低誘電率材料である。配線工程 工程で形成したパターン付き基板上に金属層8を堆積
する。金属層8には、スパッタ法、CVD法、メッキ法
で形成した銅及び銅合金材料やアルミニウム及びアルミ
ニウム合金、あるいはタングステンなどの材料を使用し
た。研磨工程 ホール及び溝パターン上部の金属層を除去するために研
磨処理する。ポーラス構造のダイヤモンド層7は機械的
にも化学的にも安定な材料であるため、ダイヤモンド層
7まで研磨が進んだ時点で研磨が停止し、層間絶縁層6
に埋込まれた金属配線9が形成できた。
【0025】CMPのストッパー層としては、現在、窒
化シリコンや炭化シリコンが用いられているが、これら
の比誘電率が7〜10程度と高いのが問題となってい
る。
【0026】本発明によるポーラス構造のダイヤモンド
膜は、ダイヤモンドで構成されているために機械的強度
が高く、化学的にも安定で、しかもポーラス化すること
で低誘電率化されているため、本発明をストッパー層に
適用することで多層配線における容量の低減が実現でき
る。
【0027】
【発明の効果】本発明は、超LSI などの高集積度・微細
化配線を持つ回路基板において、ポーラス構造のダイヤ
モンド膜を回路基板の層間絶縁膜等に使用することによ
り、配線の周囲を低誘電率化して、従来問題となってい
た配線での信号遅延を大幅に低減することを可能にする
とともに、回路基板の高耐熱性化、高強度化を図ること
ができ、さらにこのような低誘電率のダイヤモンド膜を
高能率で容易に製造することができる。
【図面の簡単な説明】
【図1】本発明によるポーラス構造のダイヤモンド膜の
原理説明図である。
【図2】本発明によるダイヤモンド膜製造工程の1実施
例を示すフロー図である。
【図3】本発明によるダイヤモンド膜を使用した二層回
路基板の1実施例の断面図である。
【図4】本発明によるダイヤモンド膜の断面のポーラス
像を示す電子顕微鏡写真である。
【図5】本発明のポーラス構造ダイヤモンド膜を、金属
配線CMP工程のストッパーに適用した場合の工程の1
実施例を示す説明図である。
【符号の説明】
1:基材 2:バリア層 3:ポーラス構造のダイヤモンド層 4:金属配線 5:ポーラス構造のダイヤモンド被覆層 6:ダイヤモンド膜を用いない層間絶縁膜 7:ポーラス構造のダイヤモンド層 8:金属層 9:金属配線

Claims (15)

    【特許請求の範囲】
  1. 【請求項1】 均一に分散された微小な空隙を持ってダ
    イヤモンド微粒子が結合されているダイヤモンド膜を有
    することを特徴とする回路基板。
  2. 【請求項2】 ダイヤモンド微粒子の粒径が20nm以下で
    あることを特徴とする請求項1に記載の回路基板。
  3. 【請求項3】 空隙率が57% 以上であることを特徴とす
    る請求項1または2に記載の回路基板。
  4. 【請求項4】 比誘電率が3.0 以下であることを特徴と
    する請求項1または2に記載の回路基板。
  5. 【請求項5】 ダイヤモンド微粒子を溶媒中に均一に分
    散させた溶液を生成する工程と、該溶液を基板に塗布す
    る工程と、該塗布された溶液中の溶媒を放散する工程と
    を少なくとも有して、均一に分散された微小な空隙をも
    つダイヤモンド膜を形成することを特徴とする回路基板
    の製造方法。
  6. 【請求項6】 ダイヤモンド微粒子の粒径が100nm 以下
    であることを特徴とする請求項5に記載の回路基板の製
    造方法。
  7. 【請求項7】 溶液を生成する工程では、溶媒に、純
    水、あるいはエタノール等のアルコール系溶剤、あるい
    はヘキサン等の飽和炭化水素系溶剤、あるいはパーフロ
    ロヘキサン等の弗化炭化水素系溶剤を用いることを特徴
    とする請求項5または6に記載の回路基板の製造方法。
  8. 【請求項8】 溶液を生成する工程では、溶媒に有機高
    分子の粘度調整剤を添加することを特徴とする請求項5
    ないし7に記載の回路基板の製造方法。
  9. 【請求項9】 溶液を生成する工程では、ダイヤモンド
    微粒子を溶媒中に所定の濃度で懸濁してから超音波を印
    加してダイヤモンド微粒子を単体あるいは微粒子凝集体
    の状態で分散させることを特徴とする請求項5ないし8
    に記載の回路基板の製造方法。
  10. 【請求項10】 溶液を生成する工程では、超音波の印加
    によりダイヤモンド微粒子を分散させる際、超音波のパ
    ワーおよび印加時間を調整してダイヤモンド微粒子の凝
    集体のサイズあるいは粒子数を制御することを特徴とす
    る請求項9に記載の回路基板の製造方法。
  11. 【請求項11】 溶液を生成する工程では、ダイヤモンド
    微粒子凝集体を構成する粒子の数が10程度から10000 程
    度の範囲にあることを特徴とする請求項10に記載の回路
    基板の製造方法。
  12. 【請求項12】 溶液を基板に塗布する工程では、スピン
    コート法を用いることを特徴とする請求項5または6に
    記載の回路基板の製造方法。
  13. 【請求項13】 塗布された溶液中の溶媒を放散する工程
    では、200 −500 ℃の範囲の温度で加熱乾燥させること
    を特徴とする請求項5または6に記載の回路基板の製造
    方法。
  14. 【請求項14】 所望の膜厚を得るため必要な場合、塗布
    工程と放散工程を複数回繰り返すことを特徴とする請求
    項5に記載の回路基板の製造方法。
  15. 【請求項15】 放散工程の後に、紫外線照射工程を含む
    請求項5または6に記載の回路基板の製造方法。
JP2000293612A 2000-09-27 2000-09-27 回路基板とその製造方法 Expired - Fee Related JP3561465B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000293612A JP3561465B2 (ja) 2000-09-27 2000-09-27 回路基板とその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000293612A JP3561465B2 (ja) 2000-09-27 2000-09-27 回路基板とその製造方法

Publications (2)

Publication Number Publication Date
JP2002110870A true JP2002110870A (ja) 2002-04-12
JP3561465B2 JP3561465B2 (ja) 2004-09-02

Family

ID=18776373

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000293612A Expired - Fee Related JP3561465B2 (ja) 2000-09-27 2000-09-27 回路基板とその製造方法

Country Status (1)

Country Link
JP (1) JP3561465B2 (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005008762A1 (ja) * 2003-07-17 2005-01-27 Rorze Corporation 低誘電率膜、及びその製造方法、並びにそれを用いた電子部品
JPWO2005038897A1 (ja) * 2003-10-22 2007-02-01 独立行政法人科学技術振興機構 液状組成物、その製造方法、低誘電率膜、研磨材および電子部品
KR100717132B1 (ko) 2005-11-02 2007-05-11 한국과학기술연구원 중공형 다이아몬드 쉘이 충전된 복합재
US7384693B2 (en) * 2004-04-28 2008-06-10 Intel Corporation Diamond-like carbon films with low dielectric constant and high mechanical strength
JP2008305955A (ja) * 2007-06-07 2008-12-18 Bando Chem Ind Ltd 放熱シート及びその製造方法
JP2015160996A (ja) * 2014-02-27 2015-09-07 国立大学法人信州大学 銅−ダイヤモンド複合材及びその製造方法
JP2018142697A (ja) * 2017-02-28 2018-09-13 株式会社東芝 半導体装置及びその製造方法

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005008762A1 (ja) * 2003-07-17 2005-01-27 Rorze Corporation 低誘電率膜、及びその製造方法、並びにそれを用いた電子部品
US7749920B2 (en) 2003-07-17 2010-07-06 Rorze Corporation Low dielectric constant films and manufacturing method thereof, as well as electronic parts using the same
DE112004001324B4 (de) * 2003-07-17 2011-02-24 Rorze Corp., Fukuyama Filme mit niedriger Dielektrizitätskonstante und Herstellungsverfahren für diese Filme sowie elektronische Bauteile, die diese Filme verwenden
US8158536B2 (en) 2003-07-17 2012-04-17 Rorze Corporation Low dielectric constant films and manufacturing method thereof, as well as electronic parts using the same
DE112004003075B4 (de) * 2003-07-17 2013-08-01 Rorze Corp. Filme mit niedriger Dielektrizitätskonstante und Herstellungsverfahren für diese Filme sowie elektronische Bauteile, die diese Filme verwenden
JPWO2005038897A1 (ja) * 2003-10-22 2007-02-01 独立行政法人科学技術振興機構 液状組成物、その製造方法、低誘電率膜、研磨材および電子部品
US7384693B2 (en) * 2004-04-28 2008-06-10 Intel Corporation Diamond-like carbon films with low dielectric constant and high mechanical strength
US7604834B2 (en) 2004-04-28 2009-10-20 Intel Corporation Formation of dielectric film by alternating between deposition and modification
KR100717132B1 (ko) 2005-11-02 2007-05-11 한국과학기술연구원 중공형 다이아몬드 쉘이 충전된 복합재
JP2008305955A (ja) * 2007-06-07 2008-12-18 Bando Chem Ind Ltd 放熱シート及びその製造方法
JP2015160996A (ja) * 2014-02-27 2015-09-07 国立大学法人信州大学 銅−ダイヤモンド複合材及びその製造方法
JP2018142697A (ja) * 2017-02-28 2018-09-13 株式会社東芝 半導体装置及びその製造方法

Also Published As

Publication number Publication date
JP3561465B2 (ja) 2004-09-02

Similar Documents

Publication Publication Date Title
TW385522B (en) Method of making two component nanospheres and their use as a low dielectric constant material for semiconductor devices
US6759098B2 (en) Plasma curing of MSQ-based porous low-k film materials
US5723368A (en) Porous dielectric material with improved pore surface properties for electronics applications
US6573131B2 (en) Silica zeolite low-k dielectric thin films and methods for their production
JP3400607B2 (ja) 半導体デバイスの上に多孔質誘電体を作成する方法
KR100192937B1 (ko) 반도체 소자의 제조를 위한 스핀-온 유리층 처리기술
JP3590776B2 (ja) 回路基板とその製造方法
US20150145106A1 (en) ELECTRONIC DEVICE MANUFACTURE USING LOW-k DIELECTRIC MATERIALS
TW200534374A (en) Low dielectric constant porous films
US7071539B2 (en) Chemical planarization performance for copper/low-k interconnect structures
JP5753263B2 (ja) 酸化ケイ素層の強化された高密度化方法
KR100830090B1 (ko) 저유전율막 및 그 제조방법, 그리고 그것을 사용한전자부품
Li et al. High-performance ultra-low-k fluorine-doped nanoporous organosilica films for inter-layer dielectric
JP3561465B2 (ja) 回路基板とその製造方法
US20020131246A1 (en) Defect-free dielectric coatings and preparation thereof using polymeric nitrogenous porogens
KR100559562B1 (ko) 저유전율 절연막 형성용 재료, 저유전율 절연막, 저유전율절연막의 형성방법 및 반도체장치
JPH11289013A (ja) 半導体装置の製造方法
JP2000077399A (ja) シリカ系多孔質膜およびその製造方法
Yu et al. Sol-gel derived mesoporous silica films used as low dielectric constant materials
US6602801B2 (en) Method for forming a region of low dielectric constant nanoporous material
JP4003505B2 (ja) 絶縁膜とその製造方法及びデバイス並びに電子機器
JP2004527104A (ja) 層状誘電性ナノ多孔質材料、およびその製造方法
US9214332B2 (en) Composite dielectric materials with improved mechanical and electrical properties
KR100326813B1 (ko) 반도체소자의 층간절연막 형성방법
KR100376885B1 (ko) 저유전율 절연막 형성방법

Legal Events

Date Code Title Description
RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20031215

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040525

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040528

R150 Certificate of patent (=grant) or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080604

Year of fee payment: 4

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 5

Free format text: PAYMENT UNTIL: 20090604

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100604

Year of fee payment: 6

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313117

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

R370 Written measure of declining of transfer procedure

Free format text: JAPANESE INTERMEDIATE CODE: R370

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

Free format text: JAPANESE INTERMEDIATE CODE: R313117

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 7

Free format text: PAYMENT UNTIL: 20110604

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110604

Year of fee payment: 7

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 7

Free format text: PAYMENT UNTIL: 20110604

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees