KR100830090B1 - 저유전율막 및 그 제조방법, 그리고 그것을 사용한전자부품 - Google Patents

저유전율막 및 그 제조방법, 그리고 그것을 사용한전자부품 Download PDF

Info

Publication number
KR100830090B1
KR100830090B1 KR1020067001100A KR20067001100A KR100830090B1 KR 100830090 B1 KR100830090 B1 KR 100830090B1 KR 1020067001100 A KR1020067001100 A KR 1020067001100A KR 20067001100 A KR20067001100 A KR 20067001100A KR 100830090 B1 KR100830090 B1 KR 100830090B1
Authority
KR
South Korea
Prior art keywords
group
dielectric constant
low dielectric
constant film
film
Prior art date
Application number
KR1020067001100A
Other languages
English (en)
Other versions
KR20060059961A (ko
Inventor
토시오 사쿠라이
타카유키 타카하기
히로유키 사카우에
쇼소 신구바라
히로유키 토미모토
Original Assignee
로제 가부시키가이샤
도꾸리쯔교세이호징 가가꾸 기쥬쯔 신꼬 기꼬
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 로제 가부시키가이샤, 도꾸리쯔교세이호징 가가꾸 기쥬쯔 신꼬 기꼬 filed Critical 로제 가부시키가이샤
Publication of KR20060059961A publication Critical patent/KR20060059961A/ko
Application granted granted Critical
Publication of KR100830090B1 publication Critical patent/KR100830090B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02115—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material being carbon, e.g. alpha-C, diamond or hydrogen doped carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02203—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being porous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/3146—Carbon layers, e.g. diamond-like layers

Abstract

다공성 다이아몬드 미립자막은, 고내열성 저유전율막으로서 알려지고, 또 기계적 강도나 열전도성도 높아, 반도체 집적회로소자의 다층배선용 절연막으로서 기대되고 있지만, 전류-전압 특성이 불충분하여 실용화되어 있지 않다. 본 발명에서는, 다공성 다이아몬드 미립자막을 탄산염·황산염이 불용 또는 용해도가 낮은 바륨, 칼슘 등의 금속염 수용액, 및 헥사메틸디실라잔이나 트리메틸모노클로로실란 등의 소수화제, 및 디클로로테트라메틸디실록산 내지 디메톡시테트라메틸디실록산 중 어느 한쪽을 함유하는 강화제로 처리함으로써, 절연파괴전압과 리크전류를 실용기준의 규정범위 내로 할 수 있다.

Description

저유전율막 및 그 제조방법, 그리고 그것을 사용한 전자부품{LOW-PERMITTIVITY FILM, AND PRODUCTION METHOD THEREFOR, AND ELECTRONIC COMPONENT USING IT}
본 발명은, 절연막으로서 다이아몬드 미립자를 결합한 다공성 구조에 의한 저유전율 박막과, 그 제조방법, 그리고 그것을 사용한 고집적도, 고속 동작형의 반도체 집적회로소자 등의 전자부품에 관한 것이다.
반도체 집적회로소자 중, 특히 초LSI 디바이스에서는 배선의 미세화·고집적화에 따라, 디바이스 중에 만들어지는 배선을 지나는 신호의 지연이, 소비전력의 저하와 함께 큰 과제가 되고 있다. 특히 고속 로직 디바이스에서는 배선의 저항이나 분포 용량에 의한 RC지연이 최대의 과제가 되고 있고, 그 중에서도 분포 용량을 작게 하기 위해서 배선간의 절연재료에 저유전율의 재료를 사용하는 것이 필요하게 되고 있다.
종래, 반도체 집적회로 내의 절연막으로서는, 실리카막(SiO2), 산화탄탈막(Ta2O5), 산화알루미늄막(Al2O3), 질화막(Si3N4) 등이 사용되고, 특히 다층 배선간의 절연재료로서 질화막, 유기물이나 불소를 첨가한 실리카막이 저유전율막으로서 사 용되거나, 혹은 검토되고 있다. 또한 새로운 저유전율화를 위한 절연막으로서, 불소수지, 발포성 유기 실리카막을 소성한 실리카막, 실리카 미립자를 퇴적한 다공성 실리카막 등이 검토되고 있다.
한편, 다이아몬드는 열전도도나 기계적 강도가 다른 재료보다 뛰어나기 때문에, 집적도가 높고 발열량이 많은 반도체 디바이스에는, 방열에는 바람직한 재료로 최근 연구되고 있다. 예를 들면 일본 특허공개 평6-97671호 공보에서는, 스퍼터법, 이온플레이팅법, 클러스터이온빔법 등의 제막법에 의해, 두께 5㎛의 다이아몬드막을 제안하고 있다. 또한 일본 특허공개 평9-263488호 공보에서는, 다이아몬드 미립자를 기판상에 산포하고, 이것을 중심으로 CVD(화학증착퇴적)법에 의해 탄소를 공급해서 다이아몬드 결정을 성장시키는 제막법을 제안하고 있다.
본 발명자들은, 이미 일본 특허공개2002-110870호 공보에 제시한 바와 같이, 다공성 구조의 다이아몬드 미립자막에 의해 비유전율 2.72를 얻었다. 또한 일본 특허공개 평2002-289604호 공보에서는, 다이아몬드 미립자끼리는 결합하지 않기 때문에 막의 강도가 낮다고 하는 과제가 있고, 이것을 해결하기 위해서 헥사클로로디실록산 처리에 의해 다이아몬드 미립자 사이를 가교 결합시켜서 강화하는 방법을 제안하고, 이 처리에 의해서도, 일본 특허공개2002-110870호 공보와 동등한 비유전율이 얻어지는 것을 나타냈다.
또한 본 발명자들은, 다이아몬드 미립자를 황산/질산으로 이루어지는 혼산 중에서 다이아몬드 미립자를 가열 정제함으로써, 비유전율 2.1이 얻어지는 것을 학회(제50회 응용물리학 관계 연합강연회 예강집 No.2.p913(2003))에서 발표하고 있 다.
여기에서, 종래 저유전율로서 알려져 있는 재료를 다음 표에 열거한다.
재료명 비유전율
실리카(플라즈마 CVD) 4.2∼5.0
불소첨가 실리카 3.7
다이아몬드(단결정) 5.68
다공성 실리카 1.5∼2.5
다공성 다이아몬드 2.1∼2.72
폴리이미드 3.0∼3.5
폴리테트라플루오로에틸렌 1.9
기체 1
특허문헌1 : 일본 특허공개 평6-97671호 공보
특허문헌2: 일본 특허공개 평9-263488호 공보
특허문헌3: 일본 특허공개2002-110870호 공보
특허문헌4: 일본 특허공개2002-289604호 공보
비특허문헌1: 제50회 응용물리학 관계 연합강연회 예강집 No.2.p913(2003)
상술한 바와 같이, 새로운 집적도의 향상을 위해서, 표중의 불소첨가 실리카의 비유전율 3.7을 밑도는 재료를 얻기 위해서 여러 가지로 연구가 이루어져 있다. 실리카막은, 그것 자체는 전기음성도가 높은 산소와 규소의 2종류의 원소로 이루어지기 때문에, 배향 분극이 남아 저유전율막으로서는 불충분한 것이므로, 발포법 혹은 미립자에 의한 다공성 실리카가 검토되고 있다. 그러나, 이들은 기계적 강도가 불충분하여 실용화에는 이르지 않고 있다. 또한 표 중의 불소수지인 폴리테트라플루오로에틸렌은, 충분한 비유전율을 갖지만, 반도체 제조공정에 있어서의 요구 내열성 300∼400℃ 이상이라는 가혹한 조건이 만족되지 않기 때문에 사용할 수 없다. 폴리이미드는 내열성 수지이기는 하지만, 400℃ 이상에서는 탄화되어 버려, 역시 사용할 수 없다.
더욱 연구를 진행시키면, 절연파괴전압 및 절연저항이 불충분한 것이 밝혀졌다. 그 이유는, 일본 특허공개 평9-263488호 공보에 밝혀져 있는 바와 같이, 다이아몬드 미립자가 불순물로서 비결정성 탄소나 그래파이트를 함유하고 있기 때문이다. 그 때문에 조원료의 다이아몬드 미립자를, 농황산이나 농질산으로 산화에 의해 불순물을 제거하고 있지만, 그래도 불충분하며, 또한 상기 산처리의 산화 온도상승 등 각종 방법을 검토해 왔지만, 아직 충분히 높은 전기저항치와 충분히 높은 절연파괴전압을 달성할 수 없었다.
이러한 연구의 과정에서, 본 발명자들은 다이아몬드 미립자가 질산으로 처리되면 표면에 히드록시기나 카르복실기를 생성하고, 또 황산으로 처리되면 이들에 추가로 술폰산기가 더 생성되는 것을 찾아냈다. 즉 이들 친수기와 친화하는 물분자와 미량으로 함유되는 불순물에 의해 리크 전류를 초래하여, 절연파괴전압도 오르지 않는다고 생각되는 것이다.
또한 연구를 진행시키면, 도 3의 □표시로 나타내는 바와 같이, 절연파괴전압은 1.0MV/㎝이상 필요한 곳이 0.58MV/㎝, 절연저항의 역수인 리크 전류치는 10-6A/㎠이하이어야 할 곳이 0.58MV/㎝에서 10-4A/㎠로 전기특성이 불충분한 것이 밝혀졌다.
적외 흡수 스펙트로스코피를 이용하여 원인 추구한 결과, 정제 다이아몬드 미립자를 헥사클로로디실록산으로 처리하면, 파수 3400㎝-1에서 히드록시기의 광대한 흡수스펙트럼이 증가하고 있는 것이 밝혀졌다. 이 히드록시기는, 헥사클로로디실록산의 미반응의 Cl-Si 결합이 공기 중의 수분으로 가수분해되어, HO-Si 결합으로 되었다고 생각된다. 이러한 연구의 과정에서, 본 발명자들은 이 히드록시기와 친화하는 물분자와 미량으로 함유되는 불순물에 의해 리크 전류를 초래하여, 절연파괴전압도 오르지 않은 것이 밝혀졌다.
본 발명자들은, 상기 수소 이온의 발생을 억제하는 것을 목적으로 예의 검토한 결과, 적어도 다이아몬드 미립자와 공극을 갖는 막으로 이루어지는 저유전율막에 있어서, 상기 저유전율막이 물에의 용해도가 상온에서 1g/100g이하의 여러 가지 탄산염 물질과 여러 가지 금속황산염 물질로 이루어지는 군에서 선택되는 1종 이상의 물질이 갖는 금속을 함유하는 것을 특징으로 하는 우수한 저유전율막을 개발하여, 본 발명에 이르렀다.
일부를 제외하고 대부분의 금속은, 단체 및 물에 용해한 금속이온에서는 도전성이어도, 금속산화물, 물불용성 금속염은 절연체이다. 본 발명에서는, 상술의 다이아몬드 미립자 표면의 이온성 기인 카르복실기와 술폰산기를 비이온화, 즉 물불용화 또는 난용화 함으로써, 절연파괴전압 및 절연저항을 향상시킬 수 있었다. 여기에서 난용화의 기준으로서, 금속탄산염 또는 금속황산염의 물에의 용해도와 절연파괴전압 및 절연저항의 관련을 검토한 결과, 상온에서 적어도 1g/100g이하이면 그들의 향상 효과가 있는 것을 찾아냈다. 상기 금속탄산염 또는 금속황산염의 물에의 용해도는 낮을수록 바람직하고, 0.01g/100g 이하인 것이 더욱 바람직하며, 불용으로 공지되는 것이라도 좋다.
본 발명의 저유전율막에 함유시키는 금속은, 특히 칼슘, 스트론튬, 바륨, 수은, 은, 납, 라듐으로 이루어지는 군 중 적어도 1종이 바람직하다. 이들 금속의 탄산염은, 어느 것이나 상온의 물에의 용해도는, 10-3∼10-4g/100g으로 낮고, 또한 황산염은 어느 것이나 상온의 물에의 용해도는, 0.6∼10-6g/100g으로 낮아, 본 발명의 목적에 적합하다. 이들 금속 중, 칼슘, 바륨, 스트론튬, 은이 가장 바람직하다.
이들 금속을 저유전율막에 함유시키는 방법은, 공지의 방법으로 공극을 갖는 다이아몬드 미립자막을 형성한 후, 금속탄산염 또는 금속황산염의 물에의 용해도가 상기 0.1g/100g이하인 금속의 수산염, 염산염, 질산염 등 수용성염을 선택해서 이것을 물에 용해시키고, 이 용액을 상기 다이아몬드 미립자막의 공극중에 함침시켜, 다이아몬드 미립자 표면에 결합되어 있는 카르복실기 또는/및 술폰산기와 결합시켜서 불용화시킨 후, 물세정, 건조시킨다. 이렇게 하여 본 발명의 불용화 금속염 처리된 저유전율막이 얻어진다.
본 발명에서 사용하는 처리액으로서는, 예를 들면 수산화칼슘, 염화칼슘, 질산칼슘, 염화스트론튬, 질산스트론튬, 수산화바륨, 염화바륨, 질산바륨, 질산수은, 질산은, 질산납, 염화라듐의 수용액 등이 있다. 처리액의 농도는 0.1중량%에서 20중량%의 사이가 바람직하다. 0.1 중량%미만 농도의 경우에는 처리속도가 느려서 바람직하지 못하다. 20중량% 또는 포화 농도를 초과하는 수용액의 경우에는, 공극중에 침입한 과잉한 염을 충분히 물세정하는 것이 곤란하게 되어 바람직하지 못하다.
공극을 갖는 다이아몬드 미립자막은, 회로를 묘화한 단결정 실리콘 기판이나 도전막이나 회로를 묘화한 유리 기판에, 그 물분산액을 도포, 건조해서 작성한다. 이 다이아몬드 미립자막을, 즉시 상기 본 발명의 처리액으로 처리해도 좋고, 이 다이아몬드 미립자막을 헥사클로로디실록산 등으로 강화한 후, 처리해도 좋다. 처리방법으로서는, 기판에 도포한 다이아몬드 미립자막을 처리액에 침지하는 방법, 본 발명의 고농도의 처리액을 상기 막 위에 도포하는 방법, 상기 막 위에 본 발명의 처리액을 미립자화해서 분무하는 방법 등이 있다.
본 발명은, 상술한 바와 같은 저유전율막을 일구성요소로 하는 전자부품도 포함한다. 여기에서 전자부품으로서는, 고집적도, 고속동작형의 반도체 집적회로가 가장 바람직하지만, 상술의 금속을 함유하는 공극과 다이아몬드 미립자로 이루어지는 저유전율막(다공성 다이아몬드 미립자막)을 갖는 일반의 반도체소자나 마이크로머신, 일반의 콘덴서 등이라도 된다.
본 발명에서 사용하는 다이아몬드 미립자는, 입자지름이 1㎚에서 1,000㎚의 고체입자이고, 순도는 95%이상으로 정제되어 있는 것이 바람직하다. 또한 본 발명의 저유전율막의 공극률은 40%에서 70%인 것이 바람직하다.
본 발명의 다이아몬드 미립자막은 공극을 갖고 있기 때문에, 당연히 그 표면은 거칠기 때문에 치밀화를 행할 수 있다. 그것을 위해서는, SOG(Spin on Glass)법, SG(Silicate Glass)막법, BPSG(붕소인SG)막법, 플라즈마 CVD법 등 공지의 방법을 사용할 수 있다.
또한 본 발명자들은 상기 전기저항치를 높이는, 즉 리크 전류를 저하시키는 것을 목적으로 예의 검토한 결과, 적어도 다이아몬드 미립자와 공극을 갖는 저유전율막에 있어서, 이 다이아몬드 미립자 표면이, ―OH(히드록실)기보다 소수성인 일반식 -X기를 갖는 것을 특징으로 하는 저유전율막을 개발하고, 본 발명에 이른 상기 일반식 -X기의 X가, 수소, 불소, C1∼C4의 알콕시기, 페녹시기, o-(m- 또는 p-)알킬페녹시기(여기에서 알킬기는 C1∼C4), OCOR, OCONRR', OSiR3[여기에서 R, R'는 수소, C1∼C4의 알킬기, 페닐기, o-(m- 또는 p-)알킬페닐기]인 것이 바람직하다.
상기 일반식 -X기 중에서 또한 내열성으로서 바람직한 기는, 300℃에서의 열처리 조건에도 견딜 수 있는, 불소, OSiR3[여기에서 R, R'는 수소, C1∼C4의 알킬기, 페닐기, o-(m- 또는 p-)알킬페닐기]이다.
본 발명의 저유전율막을 제조하는 방법은, 우선, 다이아몬드 미립자를 물 등의 용매에 현탁시켜서 기판에 공지의 방법으로 도포하여 건조시켜서 막을 생성시키고, 가스상태 또는 액체상태에서 소수화제를 다이아몬드 미립자 표면 상에 있는 활성수산기와 반응시킨다. 이 때의 반응 조건은, 각각의 소수화제와 히드록실기의 반응성에 최적인 온도, 농도, 시간을 설정한다.
상기 일반식 -X기의 X로서 OSiR3기를 형성시키는 소수화제로서는, 트리메틸모노클로로실란, 디메틸디클로로실란 등의 알킬할로겐실란, 헥사메틸디실라잔, 헵타메틸디실라잔 등의 디(테트라, 헥사 또는 헵타)알킬디실라잔, 디알킬아미노트리메틸실란 등의 디알킬아미노트리알킬실란, 트리메틸모노메톡시실란 등의 트리알킬모노알콕시실란, N,O-비스(트리메틸실릴)아세트아미드 등의 N,O-비스(트리알킬실릴)아세트아미드, N,O-비스(트리메틸실릴)트리플루오로아세트아미드 등의 N,O-비스(트리알킬실릴)트리할로겐아세트아미드, 트리메틸실릴이미다졸이나 부틸디메틸실릴이미다졸 등의 알킬실릴이미다졸, 트리페닐모노클로로실란이나 모노페닐모노클로로디메틸실란이나 디페닐모노클로로모노메틸실란 등의 아릴화 알킬모노할로겐실란, 트리페닐모노메톡시실란이나 모노페닐디메틸메톡시실란이나 디페닐모노메톡시모노메틸실란 등의 아릴화 모노알콕시알킬실란 등이 있다.
또한 X기로서 알콕시기를 형성시키는 소수화제로서는, 디아조 메탄이나 디아조 에탄 등의 디아조 알킬렌이 있고, X기로서 OCOR기를 형성시키는 소수화제로서는, 아세틸클로리드, 프로피온산클로리드, 부틸산클로리드, X기로서 OCONHR기를 형성시키는 소수화제로서는, 메틸이소시아네이트, 에틸이소시아네이트, 프로필이소시아네이트, 부틸이소시아네이트 등의 알킬이소시아네이트가 있다. 또한 X가 수소인 경우에는 수소 가스, 실란, 디실란이나 수소화 리튬알루미늄 등, X가 불소인 경우에는 불소 가스, 불화 크세논, 4불화 규소, 모노(디, 트리 또는 테트라)플루오로메탄 등의 불화 알칸을 사용할 수 있다.
공극을 갖는 다이아몬드 미립자막은, 회로를 묘화한 단결정 실리콘 기판이나 도전막이나 회로를 묘화한 유리 기판에, 그 물분산액을 도포, 건조해서 작성한다. 이 다이아몬드 미립자막을, 즉시 상기 본 발명의 소수화제로 처리해도 좋고, 이 다이아몬드 미립자막을 헥사클로로디실록산, 1,3디클로로테트라메틸디실록산, 디클로로디메틸실란 등으로 입자간 가교 강화한 후, 소수화 처리해도 좋다. 소수화 처리 방법으로서는, 기판에 도포한 다이아몬드 미립자막을 소수화제 용액에 침지하는 방법, 소수화제 용액을 상기 막 위에 도포하는 방법, 상기 막 위에 본 발명의 처리액을 미립자화해서 분무하는 방법, 소수화제를 단독 또는 용매로 희석해서 가열 또는 상온에서 증기화해서 반응시키는 방법, 수소나 불소 등 가스상 물질의 경우에는 플라즈마 분위기에서 반응시키는 방법 등이 있다.
본 발명에서 사용하는 다이아몬드 미립자의 표면에는, 상술한 바와 같이 설폭실기나 카르복실기가 있는 경우가 있다. 이 경우에는, 이들의 기에 칼슘, 스트론튬, 바륨, 수은, 은, 납, 라듐으로 이루어지는 군의 적어도 1종을 결합시켜도 좋다. 이들 금속을 저유전율막에 함유시키는 방법은, 공지의 방법이면 된다. 즉 공극을 갖는 다이아몬드 미립자막을 형성한 후, 상기 금속의 수산염, 염산염, 질산염 등 수용성 염을 선택해서 이것을 물에 용해하고, 이 용액을 상기 다이아몬드 미립자막의 공극중에 함침시켜, 다이아몬드 미립자 표면에 결합되어 있는 카르복실기 및/또는 술폰산기와 결합시켜서 불용화시킨 후, 물세정, 건조한다. 또는, 희박한 상기 금속염 용액을 다이아몬드 미립자 분산액에 첨가하는 방법 등이 있다. 이 금속염 처리와 상기 소수화제 처리와 함께 행하는 경우에는, 어느 쪽을 먼저 행해도 좋지만, 전자를 선행해서 행하는 쪽이 처리하기 쉽다. 상기 금속염 처리와 상기 소수화제 처리를 합치면 양쪽의 효과가 드러나고, 또한 절연저항, 절연파괴전압을 향상시킬 수 있다.
본 발명은, 상술한 바와 같은 저유전율막을 일구성요소로 하는 전자부품도 포함한다. 여기에서 전자부품으로서는 고집적도, 고속동작형의 반도체 집적회로가 가장 바람직하지만, 상술의 금속을 함유하는 공극과 다이아몬드 미립자로 이루어지는 저유전율막(다공성 다이아몬드 미립자막)을 갖는 일반의 반도체소자나 마이크로머신, 일반의 콘덴서 등이라도 된다.
본 발명에서 사용하는 다이아몬드 미립자는, 입자지름이 1㎚에서 1,000㎚의 고체입자이고, 순도는 95%이상으로 정제되어 있는 것이 바람직하다. 또한 본 발명의 저유전율막의 공극률은 40%에서 80%인 것이 바람직하다. 40%이하가 되면, 주로 다이아몬드 미립자의 입자지름 분포가 넓은 경우이고, 유전율이 3이상이 되어 바람직하지 못하다. 또한 이것이 80%이상에서는 기계적 강도가 얻어지지 않아 실용성이 부족하다.
본 발명의 다이아몬드 미립자막은 공극을 갖고 있기 때문에, 당연히, 그 표면은 거칠기 때문에 치밀화를 행하는 것이 바람직하다. 그것을 위해서는, SOG(Spin on Glass)법, SG(Silicate Glass)막법, BPSG(붕소인SG)막법, 플라즈마 CVD법 등 공지의 방법, 혹은 5㎚이하의 다이아몬드 초미립자 분산액의 도포법 등을 사용할 수 있다.
본 발명자들은, 상기 전기특성을 개량하는 것을 목적으로, 다이아몬드 미립자막의 강화제에 대해서 예의 검토한 결과, 적어도 다이아몬드 미립자와 공극을 갖는 저유전율막에 있어서, 상기 다이아몬드 미립자 표면이 적어도 하기(a)의 일반식으로 나타내어지는 물질 중 적어도 1종에 의해 처리됨으로써, 다이아몬드 미립자끼리가 가교한다고 하는 강화처리를 특징으로 하는 저유전율막을 개발하고, 큰 개선을 얻을 수 있었다.
(a) 일반식 XnR3-nSi(OSiR2)mOSiR3-nXn
(단, n=1 또는 2, m=0∼2의 정수. X는 할로겐기, C1∼C6의 알콕시기 또는 페녹시기, R는 C1∼C6의 알킬기.)
또한, 상기 다이아몬드 미립자 표면을, 상기(a)의 일반식으로 나타내어지는 물질 단독 뿐만 아니라, 하기(b)의 일반식으로 나타내어지는 물질 중 적어도 1종과 상기(a)로 나타내어지는 물질의 혼합물질에 의해 처리함으로써, 충분한 강도와 만족할 수 있는 전기특성을 가지는 저유전율막을 얻을 수 있었다.
(b) 일반식 X3Si(OSiR2)mOSiX3으로 나타내어지는 물질.
(단, m=0∼2의 정수. X는 할로겐기, C1∼C6의 알콕시기 또는 페녹시기, R은 C1∼C6의 알킬기.)
다이아몬드 미립자막을 처리하는 방법으로서는, 적어도 상기(a) 및/또는 (b)의 일반식의 화합물(이후, 강화제라고 부른다)을 함유하는 액체 중에 침지하는 방법, 강화제를 함유하는 액체를 상기 막 위에 도포하는 방법, 상기 막 위에 본 발명에서 사용하는 물질을 함유하는 액체를 분무하는 방법, 강화제를 단독 또는 용매로 희석해서 가열, 또는, 상온에서 증기에 노출시켜서 처리하는 방법 등이 있다.
상기 (a)의 일반식의 화합물과 상기 (b)의 일반식의 화합물을 혼합하는 경우에는, (a)와 (b)를 중량비로 2:98-98:2로 할 수 있지만, 70:30-10:90으로 하는 것이 더욱 바람직하다. 이 중량비는, 다이아몬드 미립자 표면을 처리하기 전의 액체상태에서의 혼합 중량비로 한다. 기체상태에서 처리하는 경우에는, 각 물질의 처리 온도에 있어서의 증기압을 고려할 필요가 있다. 히드록시기에 대해서는 헥사클로로디실록산은 헥사메톡시디실록산보다 반응성이 높다. 그러나 부생성물로서 전자는 염화수소, 후자는 메탄올이 탈리한다. 반도체 회로의 제조과정에서 본 발명의 저유전율막을 형성시킬 경우, 염소이온이 악영향을 미치게 할 경우가 있어, 처리제로서는 후자가 바람직하다. 그러나 염소이온이 충분하게 제거되는 환경에 있는 경우에는 전자가 사용된다. 따라서 전자와 후자를 혼합해서 사용하는 경우에는, 각종 반도체 회로의 제조공정의 상황에 따라 혼합비는 임의로 할 수 있다.
상기 (a) 및/또는 (b)의 일반식에서, X는 불소, 염소, 브롬, 요오드로 이루어지는 군에서 선택된 적어도 1종의 할로겐기, 또는, C1∼C6의 알킬을 갖는 알콕시기 또는 페녹시기, R은 C1∼C6의 알킬기이다. 여기에서 알콕시기, 알킬기 모두 C6을 넘으면 히드록시기와의 반응속도가 늦어져 바람직하지 못하다. 또한 페녹시기(C6)는 반응성이 있어, 본 발명에 사용할 수 있다. 여기에서 X로서 할로겐기인가 알콕시기인가의 선택기준은, 상술의 반응성과 염소이온의 제거 환경으로 할 수 있다.
다음에 상기 (a) 및/또는 (b)의 일반식에서, m이 3을 넘으면 실록산쇄가 길어지고, 액상으로 처리하는 경우에는 점도가 높아져서 다이아몬드 미립자 사이에 침투하기 어려워 바람직하지 못하다. 또한 이들 실록산 화합물의 증기로 처리할 경우도, m이 3을 넘으면 비점이 높아져서 바람직하지 못하다. 따라서, m이 0의 경우, 즉 디실록산 화합물이 가장 바람직하다.
상기 (a) 및/또는 (b)의 일반식에 있어서, X가 반응성의 염소기, 메톡시기, 에톡시기로 이루어지는 군에서 선택되는 적어도 1종이며, R이 소수성의 메틸기 또는 에틸기인 것이 가장 바람직하다. 또한, m이 0, 즉 디실록산 화합물이며, 또한 n이 1 또는 2, 즉 염소기, 메톡시기나 에톡시기 등 알콕시기가 2개 또는 4개, 메틸기 또는 에틸기가 4개 또는 2개가 바람직하다.
본 발명의 공극을 갖는 다이아몬드 미립자막은, 단결정 혹은 다결정 실리콘 기판, 화합물 반도체 기판, 석영기판, 세라믹 기판, 유리 기판 등의 반도체 기판 상에, 또는 각종 회로를 형성한 반도체 제조 중간제품 기판 상에 형성한다. 이들 기판 표면은, 산화해서 친수화 처리한 후 다이아몬드 미립자 콜로이드액을 도포한다.
상술한 바와 같이, 다이아몬드 미립자 콜로이드액을 도포해서 퇴적시킨 막 자체를, 본 발명의 상기 (a) 및/또는 (b)의 일반식의 화합물로 처리하는 것 이외에, 기판과 막 사이의 밀착성을 향상시키는 것이 필요할 경우가 있다. 이 경우, 상기 친수화 처리와 상기 도포의 사이에 상기 (a) 및/또는 (b)의 일반식의 화합물, 그 중에서도 헥사클로로디실록산, 헥사메톡시디실록산 중 어느 한쪽 또는 이들의 혼합물로 전처리함으로써, 기판과 다이아몬드 미립자막의 밀착성을 향상시킬 수도 있다. 이 때, 충분히 반응시키기 위해서 필요에 따라, 적당하게 건조, 가열 등의 처리를 행할 수도 있다.
본 발명에서는, (b)의 일반식 X3Si(OSiR2)mOSiX3에 있어서, X가 C1∼C6의 알콕시기 또는 페녹시기인 경우에는, (a)물질과 혼합하지 않고 처리제로서 사용할 수 있다. 본 물질은, 실온 또는 가열에 의해 다이아몬드 미립자 표면의 히드록시기와 반응하고, 미립자간을 가교할 수 있다.
기판 상에 형성한 강화 후의 다이아몬드 미립자 표면에 히드록시기나, 헥사클로로디실록산 잔기의 실라놀기가 잔존하고 있는 경우에는, 헥사메틸디실라잔, 모노메톡시실란, 모노클로로실란 등으로 처리해서 소수화해도 좋다.
본 발명에서 사용하는 다이아몬드 미립자는, 정제 공정에서 황산이나 질산을 사용할 경우가 있기 때문에, 그 표면에는 술포기나 카르복시기가 생성될 경우가 있다. 이 경우에는, 이들의 기로 칼슘, 스트론튬, 바륨, 수은, 은, 납, 라듐으로 이루어지는 군의 적어도 1종의 금속이온을 결합시켜도 좋다. 이들 금속이온으로 저유전율막을 처리하는 방법은, 공극을 갖는 다이아몬드 미립자막을 형성한 후, 상기 금속의 수산염, 염산염, 질산염 등 수용성염을 선택해서 이것을 물에 용해하고, 이 용액을 상기 다이아몬드 미립자막의 공극중에 함침시켜, 다이아몬드 미립자 표면에 결합되어 있는 카르복시기 및/또는 술포기와 결합시키거나, 또는, 상기 금속염 용액을 다이아몬드 미립자 분산액에 첨가하는 방법 등이 있다. 여기에서 사용하지 않는 상기 금속염을 제거하기 위해서 충분한 물세정을 한 후, 건조한다. 또한, 금속염 처리와 상기 미립자 결합처리와 아울러 행하는 경우에는, 어느쪽을 먼저 행해도 되지만, 전자를 선행해서 행하는 쪽이 처리하기 쉽다.
또한, 상기 금속염 처리와 상기 헥사메틸디실라잔 등에 의한 소수화제 처리를 합하면 양쪽의 효과가 나타나고, 또한 절연저항, 절연파괴전압을 향상시킬 수 있다.
본 발명에서 사용하는 다이아몬드 미립자는, 입자지름이 1㎚에서 1,000㎚의 고체입자이고, 순도는 95%이상으로 정제되어 있는 것이 바람직하다. 또한 본 발명의 저유전율막의 공극률은 40%에서 80%인 것이 바람직하다. 40%이하가 되면, 주로 다이아몬드 미립자의 입자지름 분포가 넓은 경우이고, 유전율이 3이상이 되어 바람직하지 못하다. 또한 이것이 80%이상에서는 기계적 강도가 얻어지지 않아 실용성이 부족하다.
다이아몬드 미립자 콜로이드 작성에는, 일반적으로 물매체가 사용되지만, 분산매중의 다이아몬드 미립자는 상기 입자지름의 1차입자에 분산되어 있는 것이 바람직하지만, 겉으로 보기에는 30㎚에서 1000㎚정도로 응집해서 2차입자를 형성하고 있어도 사용할 수 있다. 분산시키기 위해서, 상술의 유전율, 전기저항치, 절연파괴전압 등의 물성을 악화시키지 않을 정도의 범위 내에서, 공지의 미립자 분산제나 공지의 점도 조정제를 사용해도 좋다.
본 발명의 다이아몬드 미립자막은 공극을 갖고 있기 때문에, 당연히, 그 표면은 거칠기 때문에 치밀화를 행하는 것이 바람직하다. 그것을 위해서는 SOG(Spin on Glass)법, SG(Silicate Glass)막법, BPSG(붕소인SG)막법, 플라즈마 CVD법 등 공지의 방법, 혹은 5㎚이하의 다이아몬드 초미립자 분산액의 도포법 등을 사용할 수 있다.
적어도 상기 (a) 및/또는 (b)의 일반식의 화합물을 함유하는 화합물에서, 다이아몬드 미립자 콜로이드액을 도포해 형성한 퇴적막을 처리하는 온도는, 실온에서 400℃의 범위에서 실시한다. 상기 화합물을 희석하는 용제의 비점에도 의하지만, 바람직하게는 50℃에서 150℃ 정도 사이의 온도로 처리하고, 동시에 반응시킨다. 또한 실온에서, 다이아몬드 미립자 퇴적막을 상기 화합물함유 증기 또는 액체로 처리한 후, 40℃에서 400℃, 바람직하게는 50℃에서 150℃ 정도 사이의 온도에서 가열해 반응시킬 수도 있다.
본 발명은, 상술한 바와 같은 저유전율막을 일구성요로 하는 전자부품도 포함한다. 여기에서 전자부품으로서는, 고집적도, 고속동작형의 다층 배선형 반도체 집적회로가 가장 바람직하지만, 본 발명의 다이아몬드 미립자와 공극으로 이루어지는 저유전율막(다공성 다이아몬드 미립자막)을 갖는 일반의 반도체소자나 마이크로머신, 일반의 콘덴서 등이라도 된다.
발명의 효과
본 발명의 불용화 금속염 처리한 다공성 다이아몬드 미립자막은, 종래의 그것보다 절연저항이 10에서 20배 향상되고, 절연파괴전압도 약 3배 향상되었다. 또한 다공성 다이아몬드 미립자막의 최대의 특징인 비유전율도, 처리 전후에서 2.0으로부터 변화지 않거나, 또는 1.8정도로 저하하고, 저유전율막으로서의 기능은 충분히 유지하고 있다.
또한 본 발명의 수산기보다 소수성인 일반식 -X기를 갖는 화합물로 처리한 다공성 다이아몬드 미립자막은, 종래의 그것보다 절연저항이 100배이상 향상되고, 절연파괴전압도 3.5배이상 향상되어, 실용기준에 달했다. 또한 다공성 다이아몬드 미립자막의 최대의 특징인 비유전율도, 처리 전후에서 2.1로 바뀌지 않거나, 또는 1.9정도로 저하하고, 저유전율막으로서의 기능은 충분하게 유지하고 있다. 또한 다이아몬드 미립자 표면에 술포기나 카르복시기가 존재하는 경우에는, 염화바륨 등의 금속염 처리를 합하면, 한층 더 리크 전류의 저하, 절연파괴전압의 상승을 얻을 수 있었다. 또한, 다이아몬드는 전열성이 좋은 재료로서 알려져 있어, 공극을 가지게 해도 종래의 SOG막에 비하여 전열성이 떨어지는 것은 아니었다.
도 1은 본 발명의 다공성 다이아몬드 미립자막의 바륨 처리 전후의 전류-전압 특성을 나타내는 그래프이다. 괄호 내의 값은 비유전율을 나타낸다.
도 2는 본 발명의 다공성 다이아몬드 미립자막의 소수화 처리 전후의 전류-전압 특성을 나타내는 그래프이다.
도 3은 본 발명의 다공성 다이아몬드 미립자막의 실시예1(■표시)과 비교예1(□표시)에서 얻은 저유전율막의 전류-전압 특성을 나타내는 그래프이다.
도 4는 본 발명의 다공성 다이아몬드 미립자막의 실시예2에서 얻은 저유전율막의 전류-전압 특성(■표시)을 나타내는 그래프이다.
이하에 본 발명의 실시예를 기재하지만, 이 실시예에만 본 발명이 한정되는 것은 아니다.
실시예1
<콜로이드액의 조정> 석영제 비이커 속의 순수 중에, 정제한 다이아몬드 미립자를 5중량%, 폴리에틸렌글리콜 600을 1중량%로 되도록 투입하고, 초음파조에 그 비이커를 담그어서 1시간에 걸쳐 충분히 분산시켜서, 회색을 한 점조한 분산액을 얻었다.
<스핀코트 공정> 잘 세정한 실리콘 기판을 스핀코터의 스핀들 상에 두고, 상기 콜로이드액을 유하해서 기판을 1500rpm으로 회전시켜 원심력으로 균일하게 도포했다.
<건조 공정> 다이아몬드 미립자액을 도포한 실리콘 기판을 바람에 쐬어 건조해서 막형성시킨 후, 300℃ 핫플레이트 상에 두고 1시간 건조했다.
<막구조 강화처리> 이 다이아몬드 미립자막이 있는 실리콘 기판을, 용기에 넣어서 밀폐하여 디클로로메탄에 1% 용해한 헥사클로로디실록산의 증기에 상온에서 1시간 노출시켜서 입자간 가교시키고, 그 후 또한 300℃에서 1시간 과열 처리했다.
<금속염 처리> 다음에 이 막이 있는 기판을 1% 수산화바륨 용액에 상온에서 1시간 침지하고, 순수를 유하시켜서 잘 세정한 후, 1시간 상온 순수에 침지, 또한 순수를 유하시켜서 잘 세정하고, 100℃에서 1시간 건조했다.
<전류-전압 특성의 측정> 대기중에서 수은전극을 막상에 두어 실리콘 기판과의 사이에 전압을 가하고, 전압, 전류치, 절연파괴전압을 측정하여, 미리 측정되어 있던 막두께로 나누어서 전해 강도를 산출했다.
실시예1에서 얻은 막두께 540㎚의 막특성을 도 1에 나타낸다. 수산화바륨 처리한 다공성 다이아몬드 미립자막은, 처리전의 막과 비교하여 절연파괴전압은 0.32MV/㎝에서 1.02MV/㎝로 3배강 향상했다. 절연저항을 의미하는 리크 전류는, 0.01MV/㎝에서는 1×10-9A/㎠정도로 차이는 없었지만, 0.3MV/㎝에서는 1×10-4A/㎠에 서 2×10-5A/㎠로 20배 감소했다. 또한 비유전율은 금속염 처리 전의 2.0에서 1.8로 향상했다.
실시예2
실시예1에 있어서의 1% 수산화바륨 대신에, 0.17% 수산화칼슘으로 금속염 처리한 것 이외는 같은 순서로 실험했다. 막두께는 430㎚이었다. 이 결과, 칼슘 처리 함으로써도 절연파괴전압은, 0.86MV/㎝에서 1.05MV/㎝로 향상하고, 0.82MV/㎝에 있어서의 리크 전류는 1×10-4A/㎠에서 7×10-5A/㎠로 감소하는 것을 알 수 있었다.
이하에 본 발명의 실시예를 기재하지만, 이 실시예에만 본 발명이 한정되는 것은 아니다.
실시예3
<콜로이드액의 조정> 석영제 비이커 속의 순수 중에, 정제한 다이아몬드 미립자를 5중량%, 폴리에틸렌글리콜 600을 1중량%가 되도록 투입하고, 초음파조에 그 비이커를 담그어서 1시간 걸쳐서 충분히 분산시켜서, 회색을 한 점조한 분산액을 얻었다.
<스핀코트 공정> 잘 세정한 한변이 약 20mm 정방형상의 친수화 표면처리한 실리콘 기판을 스핀코터의 스핀들 상에 두고, 상기 콜로이드액을 유하해서 기판을 1500rpm으로 회전시켜 원심력으로 균일하게 도포했다.
<건조 공정> 다이아몬드 미립자액을 도포한 실리콘 기판을 바람에 쐬어 건조해서 막형성시킨 후, 300℃ 핫플레이트 상에 두어 1시간 건조했다.
<막구조 강화처리> 이 다이아몬드 미립자막이 있는 실리콘 기판을, 밀폐용기에 넣어서 디클로로메탄에 1% 용해한 헥사클로로디실록산(HCDS)이 들어간 증기에 상온에서 1시간 노출시켜서 입자간 가교시키고, 그 후 또한 300℃에서 1시간 과열 처리했다.
<소수화처리> 다음에 이 막이 있는 기판을 1% 헥사메틸디실라잔(HMDS)/디클로로메탄 혼합용액이 들어간 용기에 넣어서 밀폐하고, 그 증기에 상온에서 1시간 노출시켜서 소수화처리하고, 그 후 또한 300℃에서 1시간 과열 처리했다.
<전류-전압 특성의 측정> 대기중에서 수은전극을 막상에 두고 실리콘 기판과의 사이에 전압을 가하여, 전압, 전류치, 절연파괴전압을 측정하고, 미리 측정되어 있던 막두께로 나누어서 전해 강도를 산출했다.
실시예3에서 얻은 두께 430㎚의 막의 전압/전류 특성을 도 2에 나타낸다. 소수화 처리한 다공성 다이아몬드 미립자막은, 처리 전의 막과 비교하여 절연파괴전압은 0.57MV/㎝에서 1.03MV/㎝로 2배가까이 향상했다. 절연저항을 나타내는 리크 전류는, 전압이 0.01MV/㎝에서는 1×10-7A/㎠에서 2×10-9A/㎠로 저하하고, 0.23MV/㎝에서는 1×10-5A/㎠에서 1×10-7A/㎠로 100분의 1로 감소했다. 또한 비유전율은, 처리 전후에서 바뀌지 않고 2.0이었다. 도 2중의 파선으로 나타내는 바와 같이 일반적으로, 절연파괴전압은 1MV/㎝이상이 요구되지만, 본 발명은 이 점을 달성하고 있다. 또한 리크 전류는, 10-6A/㎠이하인 것이 요구되지만, 전압 0.4MV/㎝이하에서는 이것을 달성할 수 있었다.
실시예4
실시예3에 있어서의 1% 헥사메틸디실라잔 대신에, 1% 트리메틸모노클로로실란/톨루엔 용액의 가스로 처리한 것 이외는, 같은 순서로 실험했다. 막두께는 530㎚이었다. 이 결과, 트리메틸모노클로로실란 처리함으로써 절연파괴전압은, 1MV/㎝이상의 1.11MV/㎝을 달성하고, 리크 전류는, 전압이 0.2MV/㎝에서 1.1×10-7A/㎠을 달성했다.
실시예5
<콜로이드액의 조정> 석영제 비이커 속의 순수 중에, 정제한 다이아몬드 미립자를 5중량%, 디메틸아민을 0.1중량%, 분자량 500만의 폴리에틸렌글리콜을 1중량%가 되도록 투입하고, 초음파조에 그 비이커를 담그어서 1시간 걸쳐서 충분히 분산시켜서, 회색을 한 점조한 분산액을 얻었다.
<스핀코트 공정> 잘 세정한 실리콘 기판을 한변이 약 20mm의 정방형으로 절단하고, 표면을 친수화 처리한 후, 스핀코터의 스핀들 상에 두고, 상기 콜로이드액을 유하해서 기판을 1500rpm으로 회전시켜 원심력으로 균일하게 도포했다.
<건조 공정> 다이아몬드 미립자액을 도포한 실리콘 기판을 바람에 쐬어 건조해서 막형성시킨 후, 300℃ 핫플레이트 상에 두어 1시간 건조했다.
<막구조 강화처리> 이 다이아몬드 미립자막이 있는 실리콘 기판을, 밀폐용기에 넣어서 디클로로메탄에 10% 용해한 디클로로테트라메틸디실록산(DCTMDS)이 들어간 증기에 상온에서 1시간 노출시켜서 입자간에 충분히 침투시키고, 그 후 또한 300℃에서 1시간 과열 처리했다.
<전류-전압 특성의 측정> 대기중에서 수은전극을 막 위에 두고 실리콘 기판과의 사이에 전압을 가하여, 전압, 전류치, 절연파괴 전압을 측정하고, 미리 측정하고 있었던 막두께로 나누어서 전해 강도를 산출했다.
실시예5에서 얻은 두께 510㎚의 막의 전압/전류 특성을 도 3에 나타낸다. DCTMDS 처리한 다공성 다이아몬드 미립자막은, 후술의 비교예1에서 얻은 막과 비교하여 절연파괴전압은 0.57MV/㎝에서 2.0MV/㎝(측정 한계) 이상의 3.5배 이상으로 향상했다. 절연저항을 나타내는 리크 전류는, 마찬가지로 비교해서 전압이 0.57MV/㎝에서 1×10-4A/㎠로부터 7×10-8A/㎠로, 1MV/㎝에서는 1×10-7A/㎠로 감소했다. 또한 비유전율은 처리 전후에 바뀌지 않고 2.0이었다. 도 3중의 파선으로 나타내는 바와 같이 일반적으로, 절연파괴전압은 1MV/㎝이상, 리크 전류는 1×10-6A/㎠이하가 요구되지만, 본 발명은 이들 모두를 클리어하여, 실용단계에 도달하고 있다.
또한 본 실시예의 다공성 다이아몬드 미립자막은, 전기특성 측정용 프로브를 접촉시켜서 측정할 때나, 손가락 접촉으로 마찰해도 입자간 결합이 파괴되는 등의 문제는 없고, 충분한 강도를 유지하고 있었다.
실시예6
실시예5에 있어서의 10% DCTMDS 대신에, 1중량% DCTMDS와 1중량% 헥사클로로디실록산 혼합액체의 가스로 처리한 것 이외는, 같은 순서로 실험했다. 측정결과는, 막두께는 680㎚이고, 비유전율은 2.1이었다. 절연파괴전압은 1MV/㎝이상의 1.43MV/㎝, 리크 전류는 전압이 1MV/㎝에서 1×10-6A/㎠이하의 2×10-7A/㎠를 달성했다. 또한 본 실시예의 다공성 다이아몬드 미립자막은, 손가락 접촉 마찰해도 입자간 결합이 파괴되는 등의 문제는 없고, 충분한 강도를 유지하고 있었다.
비교예1
실시예5에 있어서의 10중량% DCTMDS 대신에 1중량% 헥사클로로디실록산 용액의 가스로 처리한 것 이외는, 같은 순서로 실험했다. 막두께는 510㎚이었다. 이 다공성 다이아몬드 미립자막은, 절연파괴전압 0.6MV/㎝, 이 직전에서의 리크 전류는 1×10-4A/㎠이며, 실용화 기준의 절연파괴전압 1MV/㎝이상, 리크 전류 1×10-6A/㎠이하의 요구를 달성할 수 없다.
본 발명에서는, 내열성 및 열전도성이 높은 무기 저유전율막인 다공성 다이아몬드 미립자막을 이용하여, 처음으로 비유전율 1.8을 실현했다. 또한 절연파괴전압도 실용기준인 1MV/㎝를 클리어하고, 리크 전류도 실용전압에서는 10-8A/㎠에서 10-9A/㎠정도이었다. 이것에 의해 다층배선 반도체소자나 반도체 커패시터 뿐만 아니라, 고성능 콘덴서 등 다른 고성능 범용 전자부품의 제조도 가능해졌다.
또한 본 발명에서는, 내열성 및 열전도성이 높은 무기 저유전율막인 다공성 다이아몬드 미립자막을 이용하여 비유전율 2.0을 실현했다. 또한 절연파괴전압도 실용기준인 1MV/㎝을 달성하고, 리크 전류치도 실용전압에서는 10-7A/㎠에서 10-9A/ ㎠정도이었다. 이것에 의해 다층 배선 반도체소자나 반도체 커패시터 뿐만 아니라, 고성능 콘덴서, 배선간 절연체 기타의 고성능 범용 전자부품의 제조도 가능해졌다.
또한, 본 발명은, 내열성 및 열전도성이 높은 무기 저유전율막인 다공성 다이아몬드 미립자막을 이용하여, 비유전율 2.0을 실현했다. 또한 절연파괴전압도 실용기준인 1MV/㎝을 넘어서 2.0MV/㎝(측정 한계) 이상을 달성하고, 리크 전류치도 실용전압에서는 1MV/㎝에서 1×10-7A/㎠를 달성했다. 이것에 의해 다층배선 반도체소자나 반도체 커패시터 뿐만 아니라, 고성능 콘덴서, 배선간 절연체 기타의 고성능 범용 전자부품의 제조도 가능해지고, 컴퓨터를 비롯한 전자산업의 발전에 큰 기여를 할 수 있다.

Claims (20)

  1. 적어도 다이아몬드 미립자와 공극을 갖는 막으로 이루어지는 저유전율막에 있어서, 상기 다이아몬드 미립자 표면이, 하기(a)의 1종 이상의 물질, 또는, 하기(a)의 1종 이상과 하기(b)의 1종 이상의 혼합물질에 의해 처리된 것을 특징으로 하는 저유전율막.
    (a) 일반식 XnR3-nSi(OSiR2)mOSiR3-nXn으로 나타내어지는 물질 및 디클로로디메틸실란.
    (b) 일반식 X3Si(OSiR2)mOSiX3으로 나타내어지는 물질.
    (단, n=1 또는 2, m=0∼2의 정수. X는 할로겐기, C1∼C6의 알콕시기 또는 페녹시기, R은 C1∼C6의 알킬기)
  2. 제1항에 있어서, 상기 (a)의 일반식 및 상기 (b)의 일반식에 있어서, X가 염소기, 메톡시기, 에톡시기로 이루어지는 군에서 선택되는 1종 이상이며, R이 메틸기 또는 에틸기인 것을 특징으로 하는 저유전율막.
  3. 제1항 또는 제2항에 있어서, 상기 (a)의 일반식 및 상기 (b)의 일반식에 있어서 m이 0인 것을 특징으로 하는 저유전율막.
  4. 제1항 또는 제2항에 있어서, 상기 (a)의 일반식에 있어서 n이 1인 것을 특징으로 하는 저유전율막.
  5. 제1항에 있어서, 상기 (a)의 일반식의 물질이, 디클로로테트라메틸디실록산, 디메톡시테트라메틸디실록산, 테트라클로로디메틸디실록산, 테트라메톡시디메틸디실록산으로 이루어지는 군에서 선택되는 1종 이상이며, 상기 (b)의 일반식의 물질이, 헥사클로로디실록산, 헥사메톡시디실록산, 헥사에톡시디실록산으로 이루어지는 군에서 선택되는 1종 이상인 것을 특징으로 하는 저유전율막.
  6. 제1항에 있어서, 상기 다이아몬드 미립자 표면을, X가 C1∼C6의 알콕시기 또는 페녹시기인 상기 (b)의 일반식 중 1종 이상에 의해 처리하는 것을 특징으로 하는 저유전율막.
  7. 제1항에 있어서, 상기 다이아몬드 미립자 표면에 결합하고 있는 수산기에 대신하여 수산기보다 소수성인 일반식 -Y기를 적어도 갖는 것을 특징으로 하는 저유전율막.
  8. 제7항에 있어서, 상기 일반식 -Y기의 Y가 수소, 불소, C1∼C4의 알콕시기, 페녹시기, o-(m- 또는 p-)알킬페녹시기(여기에서 알킬기는 C1∼C4), OCOR, OCONRR', OSiR3[여기에서 R, R'는 수소, C1∼C4의 알킬기, 페닐기, o-(m- 또는 p-)알킬페닐기]로 이루어지는 군에서 선택되는 1종 이상인 것을 특징으로 하는 저유전율막.
  9. 제1항에 있어서, 상기 저유전율막이 탄산염 또는 황산염의 용해도가 상온에서 1g/100g이하인 금속군에서 선택되는 1종 이상의 금속을 함유하는 것을 특징으로 하는 저유전율막.
  10. 제9항에 있어서, 상기 금속이, 칼슘, 스트론튬, 바륨, 수은, 은, 납, 라듐으로 이루어지는 군의 1종 이상인 것을 특징으로 하는 저유전율막.
  11. 제7항에 있어서, 상기 저유전율막이 탄산염 또는 황산염의 용해도가 상온에서 1g/100g이하인 1종 이상의 금속염으로 처리되어 있는 것을 특징으로 하는 저유전율막.
  12. 제11항에 있어서, 상기 금속염이, 칼슘염, 스트론튬염, 바륨염, 수은염, 은염, 납염, 라듐염으로 이루어지는 군의 1종 이상인 것을 특징으로 하는 저유전율막.
  13. 제1항, 제2항, 또는, 제5항 내지 제12항 중 어느 한 항에 기재된 저유전막을 하나 이상의 구성요소로서 갖는 것을 특징으로 하는 전자부품.
  14. 다이아몬드 미립자 표면상에 있는 수산기와, 하기 (a)의 1종 이상의 물질과, 또는, 하기 (a)의 1종 이상과 하기 (b)의 1종 이상의 혼합물질을 화학반응시키는 것을 특징으로 하는 저유전율막의 제조방법.
    (a) 일반식 XnR3-nSi(OSiR2)mOSiR3-nXn으로 나타내어지는 물질 및 디클로로디메틸실란.
    (b) 일반식 X3Si(OSiR2)mOSiX3으로 나타내어지는 물질.
    (단, n=1 또는 2, m=0∼2의 정수. X는 할로겐기, C1∼C6의 알콕시기 또는 페녹시기, R은 C1∼C6의 알킬기)
  15. 제14항에 있어서, 상기 (a)의 일반식의 물질이, 디클로로테트라메틸디실록산, 디메톡시테트라메틸디실록산, 테트라클로로디메틸디실록산, 테트라메톡시디메틸디실록산으로 이루어지는 군 중 1종 이상이며, 상기 (b)의 일반식의 물질이, 헥사클로로디실록산, 헥사메톡시디실록산, 헥사에톡시디실록산으로 이루어지는 군 중 1종 이상인 것을 특징으로 하는 저유전율막의 제조방법.
  16. 제14항 또는 제15항에 있어서, 상기 저유전율막을 소수화제를 이용하여 소수화처리하는 것을 특징으로 하는 저유전율막의 제조방법.
  17. 제16항에 있어서, 상기 소수화제가, 헥사알킬디실라잔, 트리알킬모노할로겐실란, 트리페닐모노할로겐실란, 아릴화 알킬모노할로겐실란, 디알킬디할로겐실란, 트리알킬모노메톡시실란, 트리페닐모노메톡시실란, 아릴화 모노알콕시알킬실란, 디알킬디메톡시실란, 디아조알킬렌으로 이루어지는 군에서 선택되는 1종 이상인 것을 특징으로 하는 저유전율막의 제조방법.
  18. 삭제
  19. 삭제
  20. 삭제
KR1020067001100A 2003-07-17 2004-06-25 저유전율막 및 그 제조방법, 그리고 그것을 사용한전자부품 KR100830090B1 (ko)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JP2003276147 2003-07-17
JPJP-P-2003-00276147 2003-07-17
JPJP-P-2003-00304153 2003-08-28
JP2003304153 2003-08-28
JPJP-P-2004-00073600 2004-03-15
JP2004073600 2004-03-15

Publications (2)

Publication Number Publication Date
KR20060059961A KR20060059961A (ko) 2006-06-02
KR100830090B1 true KR100830090B1 (ko) 2008-05-19

Family

ID=34084270

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020067001100A KR100830090B1 (ko) 2003-07-17 2004-06-25 저유전율막 및 그 제조방법, 그리고 그것을 사용한전자부품

Country Status (7)

Country Link
US (2) US7749920B2 (ko)
JP (1) JP4148969B2 (ko)
KR (1) KR100830090B1 (ko)
CN (1) CN1823406B (ko)
DE (2) DE112004001324B4 (ko)
TW (1) TWI256090B (ko)
WO (1) WO2005008762A1 (ko)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7345000B2 (en) * 2003-10-10 2008-03-18 Tokyo Electron Limited Method and system for treating a dielectric film
US20070107317A1 (en) * 2003-10-22 2007-05-17 Japan Science And Technology Agency Liquid composition, manufacturing method thereof, low dielectric constant films, abrasive materials, and electronic components
US7875347B2 (en) * 2003-12-29 2011-01-25 General Electric Company Composite coatings for groundwall insulation, method of manufacture thereof and articles derived therefrom
ATE543211T1 (de) * 2005-09-01 2012-02-15 Freescale Semiconductor Inc Kappschichtbildung auf einem doppel-damascene- verbindungselement
KR100717132B1 (ko) * 2005-11-02 2007-05-11 한국과학기술연구원 중공형 다이아몬드 쉘이 충전된 복합재
WO2007087831A1 (en) * 2006-02-03 2007-08-09 Freescale Semiconductor, Inc. 'universal' barrier cmp slurry for use with low dielectric constant interlayer dielectrics
WO2007095973A1 (en) * 2006-02-24 2007-08-30 Freescale Semiconductor, Inc. Integrated system for semiconductor substrate processing using liquid phase metal deposition
JP2009094183A (ja) * 2007-10-05 2009-04-30 Nec Electronics Corp 疎水化多孔質膜の製造方法
WO2011056742A1 (en) 2009-11-04 2011-05-12 Ssw Holding Company, Inc. Cooking appliance surfaces having spill containment pattern and methods of making the same
WO2011063370A2 (en) * 2009-11-23 2011-05-26 3M Innovative Properties Company Treated porous particles and methods of making and using the same
AT512730B1 (de) 2012-03-22 2014-06-15 Koller Gunar Schutzkörper zum Einbringen in eine Körperhöhle
KR101771749B1 (ko) * 2012-12-28 2017-08-25 삼성전기주식회사 인덕터
WO2014138731A1 (en) * 2013-03-08 2014-09-12 University Of Florida Research Foundation, Inc. Quantum levitation for permanent superlyophobic and permanent self-cleaning materials
US9165822B2 (en) * 2013-03-11 2015-10-20 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor devices and methods of forming same
US10515834B2 (en) 2015-10-12 2019-12-24 Lam Research Corporation Multi-station tool with wafer transfer microclimate systems
WO2018224163A1 (en) * 2017-06-09 2018-12-13 Abb Schweiz Ag Electrical machine with a conductor arrangement and insulation therefore
CN111699547A (zh) * 2018-03-02 2020-09-22 三菱瓦斯化学株式会社 氧化铝的保护液、保护方法和使用了其的具有氧化铝层的半导体基板的制造方法
EP4211291A1 (en) * 2020-10-20 2023-07-19 Versum Materials US, LLC Alkoxydisiloxanes and dense organosilica films made therefrom

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07320538A (ja) * 1994-05-26 1995-12-08 Denki Kagaku Kogyo Kk 絶縁材料組成物及びそれを用いた回路基板とモジュール

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS616198A (ja) * 1984-06-19 1986-01-11 Meidensha Electric Mfg Co Ltd ダイヤモンド薄膜の製造法
US5332697A (en) 1989-05-31 1994-07-26 Smith Rosemary L Formation of silicon nitride by nitridation of porous silicon
JPH0697671A (ja) 1992-09-14 1994-04-08 Toshiba Corp 回路基板
JP3087555B2 (ja) * 1993-12-24 2000-09-11 三菱マテリアル株式会社 耐チッピング性のすぐれたダイヤモンド基超高圧焼結材料製切削工具およびその製造法
JPH09263488A (ja) 1996-03-27 1997-10-07 Matsushita Electric Ind Co Ltd ダイヤモンド膜の製造方法
JP3561465B2 (ja) * 2000-09-27 2004-09-02 独立行政法人 科学技術振興機構 回路基板とその製造方法
JP3590776B2 (ja) * 2001-03-27 2004-11-17 独立行政法人 科学技術振興機構 回路基板とその製造方法
US6512037B1 (en) * 2001-06-06 2003-01-28 Dow Corning Corporation Silicone composition and cured silicone product
TWI273090B (en) * 2002-09-09 2007-02-11 Mitsui Chemicals Inc Method for modifying porous film, modified porous film and use of same
JP2004238256A (ja) 2003-02-06 2004-08-26 Japan Science & Technology Agency ダイヤモンド粒子の精製方法及び高純度ダイヤモンド粒子
JP4675053B2 (ja) 2004-03-19 2011-04-20 ローツェ株式会社 高純度ダイヤモンド粒子の製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07320538A (ja) * 1994-05-26 1995-12-08 Denki Kagaku Kogyo Kk 絶縁材料組成物及びそれを用いた回路基板とモジュール

Also Published As

Publication number Publication date
US20060244034A1 (en) 2006-11-02
JPWO2005008762A1 (ja) 2006-11-02
DE112004001324T5 (de) 2006-06-08
DE112004003075B4 (de) 2013-08-01
CN1823406B (zh) 2011-04-20
KR20060059961A (ko) 2006-06-02
TW200511442A (en) 2005-03-16
DE112004001324B4 (de) 2011-02-24
TWI256090B (en) 2006-06-01
US20100237476A1 (en) 2010-09-23
US8158536B2 (en) 2012-04-17
CN1823406A (zh) 2006-08-23
US7749920B2 (en) 2010-07-06
JP4148969B2 (ja) 2008-09-10
WO2005008762A1 (ja) 2005-01-27

Similar Documents

Publication Publication Date Title
US8158536B2 (en) Low dielectric constant films and manufacturing method thereof, as well as electronic parts using the same
JP3888794B2 (ja) 多孔質膜の形成方法、配線構造体及びその形成方法
KR100536178B1 (ko) 계면활성제를 함유하는 용액으로부터 제조된 메소다공성실리카 필름 및 그 제조방법
JP3881282B2 (ja) 低誘電率材料およびｃｖｄによる処理方法
US6177143B1 (en) Electron beam treatment of siloxane resins
KR100671850B1 (ko) 다공질 필름의 개질 방법 및 개질된 다공질 필름 및 그 용도
US8288295B2 (en) Manufacturing method of semiconductor device and semiconductor device produced therewith
EP1814150B1 (en) Coating liquid for formation of protective film for semiconductor processing, method for preparation thereof, and protective film for semiconductor processing provided therefrom
US20100200990A1 (en) Manufacturing method of semiconductor device and semiconductor device produced therewith
JPH0846047A (ja) 多孔質表面特性を備えた多孔質誘電材料
WO2007087406A2 (en) Porous silicon dielectric
WO2006043438A1 (ja) 低誘電率非晶質シリカ系被膜形成用塗布液、その調製方法およびこれより得られる低誘電率非晶質シリカ系被膜
JP2006500769A (ja) 低ｋ材料用の中間層接着促進剤
CN1313371C (zh) 含有中孔二氧化硅层的电子器件及制备该中孔二氧化硅层的组合物
US6200912B1 (en) Semiconductor device and method of producing the same
JP2001015496A (ja) 耐熱低誘電率薄膜、その形成方法、その耐熱低誘電率薄膜からなる半導体層間絶縁膜及びこの半導体層間絶縁膜を用いた半導体装置
JP2002289604A (ja) 回路基板とその製造方法
JP4261297B2 (ja) 多孔質フィルムの改質方法、改質された多孔質フィルム及びその用途
JP2007073914A (ja) 多孔質薄膜の製造方法、多孔質薄膜およびこれを用いた半導体装置
US6066573A (en) Method of producing dielectric film
KR20020024495A (ko) 유기-무기 복합체로 이루어진 반도체용 절연막 및 그제조방법
JPH08335579A (ja) フッ素を含むシリコン系酸化膜およびその製造方法
JPH0697163A (ja) 薄膜形成方法及び半導体装置の製造方法
Yin et al. Repairing oxygen plasma-damaged on low dielectric constant MSQ (methylsilsesquioxane) films with anneal
JPWO2009008212A1 (ja) 絶縁膜材料、多層配線基板及びその製造方法、並びに、半導体装置及びその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120221

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20130227

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee