JP2007513514A - 銅配線用超低誘電絶縁膜 - Google Patents

銅配線用超低誘電絶縁膜 Download PDF

Info

Publication number
JP2007513514A
JP2007513514A JP2006542486A JP2006542486A JP2007513514A JP 2007513514 A JP2007513514 A JP 2007513514A JP 2006542486 A JP2006542486 A JP 2006542486A JP 2006542486 A JP2006542486 A JP 2006542486A JP 2007513514 A JP2007513514 A JP 2007513514A
Authority
JP
Japan
Prior art keywords
low dielectric
ultra
cyclodextrin
copper wiring
insulating film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006542486A
Other languages
English (en)
Inventor
ヒウ リ
ドヨン ユン
クッホン チャ
ジンギュ リ
ボンジン ムン
ソンギュ ミン
セジョン パク
ジェジン シン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Industry University Cooperation Foundation of Sogang University
Original Assignee
Industry University Cooperation Foundation of Sogang University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Industry University Cooperation Foundation of Sogang University filed Critical Industry University Cooperation Foundation of Sogang University
Publication of JP2007513514A publication Critical patent/JP2007513514A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02109Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02109Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02203Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being porous
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02109Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02214Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen
    • H01L21/02216Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen the compound being a molecule comprising at least one silicon-oxygen bond and the compound having hydrogen or an organic group attached to the silicon or oxygen, e.g. a siloxane
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02225Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314Inorganic layers
    • H01L21/316Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31695Deposition of porous oxides or porous glassy oxides or oxide based porous glass
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/7682Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing the dielectric comprising air gaps
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329Insulating materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/301Electrical effects
    • H01L2924/3011Impedance

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)
  • Manufacture Of Porous Articles, And Recovery And Treatment Of Waste Products (AREA)
  • Paints Or Removers (AREA)

Abstract

【課題】銅配線用層間絶縁膜として有用な超低誘電薄膜を提供する。
【解決手段】本発明は、銅配線用超低誘電絶縁膜であって、更に詳しくは、マトリクス成分としてポリアルキルシルセスキオキサン前駆体またはその共重合体と、気孔形成用テンプレートとしてアセチルシクロデキストリンナノ粒子が溶解されている有機溶液でコーティングした後、ゾル−ゲル反応及び、高温で熱処理を行って形成された多孔性薄膜で、前記テンプレートとしてアセチルシクロデキストリンを選択使用し、最高60vol%までの量を含めることができ、形成された薄膜はマトリクス内に5nm以下の非常に小さい気孔が均一に分布されており、誘電率が1.5程度で低く、気孔間の相互接続性(interconnectivity)が非常に優れた特性を有する銅配線用超低誘電絶縁膜である。
【選択図】図1

Description

本発明は、銅配線用超低誘電絶縁膜に関し、更に詳しくは、マトリクス成分としてポリアルキルシルセスキオキサン前駆体またはその共重合体と、気孔形成用テンプレートとしてアセチルシクロデキストリンナノ粒子が溶解されている有機溶液でコーティングした後、ゾル−ゲル反応及び、高温で熱処理を行って形成された多孔性薄膜で、前記テンプレートとしてアセチルシクロデキストリンを選択使用し、最高60vol%までの量を含めることができ、形成された薄膜はマトリクス内に5nm以下の非常に小さい気孔が均一に分布されており、誘電率が1.5程度で低く、気孔間の相互接続性(interconnectivity)が非常に優れた特性を有する銅配線用超低誘電絶縁膜に関する。
最近、半導体分野での高集積化及び高速化の要求により、最小線幅が急速に減っている。 現在集積度が高く、性能の優れた半導体素子として知られているアルミニウム配線物質及び層間絶縁膜としてシリコン酸化膜(SiO2、k=4.0)またはフッ素置換されたシリコン酸化膜(k=3.5)を使用した低誘電薄膜の場合、RCディレイ[配線物質の抵抗(resistance、R)と層間絶縁膜の静電容量(capacitance、C)の乗]による信号遅延と、漏話(crosstalk)による雑音及び電力消耗がとても深刻な水準まで達している。
そこで、金属配線の抵抗を減らすために既存のアルミニウム配線の代りに銅配線が使用され、絶縁材料としては誘電率がより低い超低誘電材料の開発が急がれている。
米国SEMATECHのような研究機関で長期間、物性測定及び素子適用テストを行った結果、今後銅チップ製造に使用される可能性のある低誘電物質としてApplied Materials社のBlack Diamond(登録商標)が誘電率が約2.7の乾式薄膜成形(CVD)に有用であると判定し、この物質を使用して多くの素子を製作した。また、誘電率が約2.7の湿式薄膜成形(spin−on)にはDow Chemical社のSiLK有機高分子が最も有力なものとして知られている。しかし、誘電率が2.2以下の次世代低誘電物質は、未だにどの物質が銅チップ製造に使用することができるか結論付けることができていない。
これと関連して、低誘電物質の誘電率を低くする方法の一つとして、熱的に不安定な有機物質を層間絶縁物質である無機マトリクスと混合した後、ゾル−ゲル反応によりマトリクスの硬化を誘導し、有機−無機ナノハイブレッドを製造した後、高温での熱処理を通して誘電率が1.0の空気を低誘電薄膜内に導入しようという試みが活発に行われている[非特許文献1]。この時、気孔のサイズが小さくその分布図が均一な超低誘電物質を製造するためには何よりも無機マトリクスと有機ポロゲン(porogen)物質との相互作用が優れていなければならないと言われている。そこで今日、低誘電無機マトリクスの常用性が優れた気孔形成樹脂の開発に世界中が関心を寄せている。既存のポロゲンとして超分岐ポリエステル[非特許文献2]、エチレン−プロピレン−エチレントリブロック共重合体(tetronics(登録商標))[非特許文献3]とポリメチル・メタクリレート−N,N−メタクリル酸ジメチルアミノエチル共重合体[非特許文献4]があり、前記ポロゲンを利用して2.0以下の誘電率を有するナノ多孔性超低誘電物質を成功的に製造したと報告されている。
しかし、前記ポロゲンを利用した超低誘電物質の製造において、ポロゲンの含量が少ない場合、無機マトリクスの常用性が優れ、気孔のサイズが小さく、その分布図が均一な反面、前記ポロゲンの含量が増加するほど常用性は減少し、ポロゲンドメイン同士の凝集現象が起き、気孔のサイズ及び分布図が増加する。しかし、ポロゲンが一定含量以上含有された時、低誘電薄膜内に開いた気孔構造が形成されるため、薄膜の機械的強度及び工程信頼性の側面においてポロゲンの含量制限は深刻な問題を引き起こす。
最近は、機械的及び誘電特性が優れて気孔のサイズが小さく、また閉じた気孔構造を有する超低誘電薄膜を製造するため、有機ナノ粒子をテンプレートとして使用しようという試みが世界中で活発に行われている。これと関連し、最近IBMでは分子量の調節が可能なATRP(atom transfer radical polymerization)方法を利用して架橋結合が可能な官能基を有する有機物質前駆体、例えば、ポリε−カプロラクトン−co−アクリロイルオキシカプロラクトンを製造した後、非常に低い濃度(M≒10-5)の溶液にラジカル開始剤を添加して温度を増加させると、分子内での架橋反応が進み、ナノサイズを有する有機粒子を製造する方法を発表した[非特許文献5]。また、前記ナノ粒子をポリメチルシルセスキオキサンマトリクスと混合した後、ゾル−ゲル反応及び高温での熱処理を通してマトリクス内に生成された気孔のサイズが混合前のバルク状態の物とほとんど類似すると報告した。この結果は、既存のポロゲン物質を利用して製造した低誘電薄膜とは異なり、常用性が優れたナノ粒子をテンプレートとして使用した場合、ゾル−ゲル反応過程でのナノ粒子同士の凝集現象は起きず、また生成された気孔が互いに閉状態で存在するということを意味する。しかし、前記物質は有機前駆体の分子量を通して粒子サイズを調節しなければならなく、希薄溶液状態で架橋反応を行うため、収得率がかなり低いという短所がある。
したがって、このような問題点を補完するために、最近はナノサイズを有する有機粒子自体をテンプレートとして使用する研究が進められており、その代表的な物質の一つとしては3次元円筒状構造を有するシクロデキストリンが挙げられる。前記物質は、粒子自体のサイズが1.4〜1.7nmで非常に小さく、多様な官能基をシクロデキストリン末端部に導入することができるため、マトリクスとの常用性調節の側面から見てかなり有利であると言える。実際にサムスン総合技術院(Samsung Advanced Institute of Technology)ではヘプタキス[(2,3,6−トリ−O−メチル)−β−シクロデキストリン]を環状シルセスキオキサン(CSSQ)と混合して製造した低誘電薄膜は、気孔のサイズが、シクロデキストリンの含量が約40%まではバルク状態の物とほとんど類似し、また閉じた気孔構造を有すると報告した[非特許文献6、特許文献1]。しかしこのような優れた気孔特性にもかかわらず、ナノ気孔を含有したCSSQマトリクスは理論的な数値よりかなり高い誘電率を示した。したがって、優れた機械的特性、閉じた気孔構造及び低い誘電率を同時に満足させる超低誘電物質を製造するために優れた誘電特性を示す有機ナノ粒子の開発が急がれている。
一方、スピン−オンタイプのケイ酸低誘電マトリクスのひとつであるポリメチルシルセスキオキサンは(CH3−SiO1.5nの構造式を有し、誘電率が低く(k=2.7)、水分及び熱安定性などが優れ、層間絶縁膜の材料として優れた特性を有する。しかし、化学機械平坦化(chemical mechanical planarization、CMP)工程のような活発な半導体工程に露出された場合、低い機械的強度により薄膜が容易に破れてしまう傾向がある。また、誘電率を更に低くする目的でポリメチルシルセスキオキサンマトリクス内に多くの量の気孔を導入する場合には、更に多くの問題点が発生する。そこで、本発明者は、ポリメチルシルセスキオキサンの重合モノマーであるアルキルトリアルコキシシランにα,ω−ビストリアルコキシシリル化合物を共重合単量体として添加し、機械的物性とポロゲンとの常用性が優れたポリアルキルシルセスキオキサン共重合体を製造した[特許文献2]。
大韓民国特許公開第2002−75720号公報 大韓民国特許公開第2002−38540号公報 C.V. Nguyen,K.R. Carter,C.J. Hawker,R.D. Miller,H.W. Rhee and D.Y. Yoon,Chem. Mater.,11,3080 (1999) C. Nguyen, C.J. Hawker, R.D. Miller and J.L. Hedrick, Macromolecules, 33, 4281 (2000) S. Yang, P.A. Mirau, E.K. Lin, H.J. Lee and D.W. Gidley, Chem. Mater., 13, 2762 (2001) Q. R. Huang, W. Volksen, E. Huang, M. Toney and R.D. Miller, Chem. Mater., 14(9), 3676 (2002) D. Mecerreyes, V. Lee, C.J. Hawker and R.D. Miller, Adv, Mater., 13(3), 204 (2001) J.H. Yim, Y.Y. Lyu, H.D. Jeong, S.K. Mah, J.G. Park and D.W. Gidley, Adv. Funct. Mater., 13(5) (2003)
そこで、本発明の発明者は、従来の超低誘電絶縁膜が有する問題点を克服するために研究を行った結果、ポリアルキルシルセスキオキサン前駆体またはその共重合体をマトリクスとして使用しながらアセチルシクロデキストリンナノ粒子を気孔形成用テンプレートとして使用すると、2成分間の優れた常用性により60vol%程度のテンプレートが含有され、そして製造された薄膜は空隙率及び誘電特性が非常に優れている。気孔サイズが小さく、閉じた気孔を示す誘電体膜は銅配線用層間絶縁膜として有用であることを見つけ、本発明を完成するに至った。
したがって、本発明は、銅配線用層間絶縁膜として有用な超低誘電薄膜を提供することにその目的がある。
本発明は、有機または無機マトリクス及びシクロデキストリン系気孔形成用テンプレートを使用して製造された超低誘電絶縁膜において、マトリクスとしてポリアルキルシルセスキオキサン前駆体またはその共重合体40〜70vol%と、テンプレートとしてアセチルシクロデキストリンナノ粒子30〜60vol%が有機溶媒に溶解されている有機−無機混合溶液をコーティングして超低誘電薄膜を製造した後、ゾル−ゲル反応及び熱処理をして製造された銅配線用超低誘電絶縁膜をその特徴とする。
以下、本発明を更に詳しく説明する。
本発明は、銅配線用超低誘電絶縁膜の製造において、マトリクスとしてポリアルキルシルセスキオキサン前駆体またはその共重合体を使用し、気孔形成用テンプレートとしてアセチルシクロデキストリンナノ粒子を使用して製造された薄膜で、最大空隙率が60%で、最小誘電率が1.5である超低誘電絶縁膜に関する。即ち、本発明は、ポリアルキルシルセスキオキサン前駆体またはその共重合体をマトリクスとする超低誘導体膜の製造において、気孔形成用テンプレートとしてアセチルシクロデキストリンナノ粒子を使用するのに技術構成上の特徴があり、これにより従来のテンプレートの含有量を、最高40vol%未満から60vol%まで増加させることができ、最大空隙率を大きく向上させたことはもちろん、誘電特性もすぐれた超低誘電絶縁膜を製造することができた。
以下、本発明による超低誘電絶縁膜についてより詳しく説明する。
本発明ではマトリクス成分として、ポリアルキルシルセスキオキサン前駆体またはその共重合体を使用し、前記マトリクス成分は気孔形成用テンプレートとして使用されるアセチルシクロデキストリンとの常用性が卓越している。
マトリクスとして使用されるポリアルキルシルセスキオキサン共重合体は、アルキルトリアルコキシシランとα,ω−ビストリアルコキシシリルアルカンの共重合体、例えば、メチルトリメトキシシランとα,ω−ビストリメトキシシリルエタン共重合体、またはメチルトリメトキシシランとα,ω−ビストリエトキシシリルエタン共重合体が含まれる。特にマトリクス成分として、本発明者が初めて製造し特許出願したポリアルキルシルセスキオキサン共重合体[大韓民国特許公開第2002−38540号]を使用した時、空隙率及び誘電率がより向上した。
本発明者により製造されたポリアルキルシルセスキオキサン共重合体は、酸触媒下で、下記化学式1に表されるアルキルトリアルコキシシラン単量体と下記化学式2に表されたα,ω−ビストリアルコキシシリル単量体を有機溶媒/水の混合溶媒で共重合させて製造したもので、物理的特性が優れ、テンプレート、特にアセチルシクロデキストリンとの常用性が優れている。
Figure 2007513514
Figure 2007513514
前記化学式1または2において、前記Rは互いに同じか違うもので、炭素水1〜6のアルキル基を表し;X及びYは互いに同じか違うもので、炭素水1〜6のアルキレン基を表す。
また、本発明では気孔形成用テンプレートとしてアセチルシクロデキストリンナノ粒子を使用する。本発明の先行技術として、大韓民国特許公開第2002−38540号ではシクロデキストリン誘導体が公知されてはいるが、本発明ではアセチルシクロデキストリンをテンプレートとして具体的に使用した例はなく、ただヘプタキス(2,3,6−トリ−O−メチル)−β−シクロデキストリン(HTM−β−CD)を使用した実施例のみ記載されており、HTM−β−CDの含有量は40重量%にすぎない。これに対し、本発明ではテンプレートとしてアセチルシクロデキストリンを選択使用し、最高60vol%まで含有させることが可能になった。
本発明が気孔形成用テンプレートとして使用するアセチルシクロデキストリンは下記化学式に表される。
Figure 2007513514
前記化学式3において、nは6〜8の定数で;R1、R2及びR3は各々水素原子またはアセチル基で;R1、R2及びR3のうち少なくとも一つはアセチル基である。
前記化学式3に表されるアセチルシクロデキストリンを具体的に例示すると、トリアセチル−α−シクロデキストリン、トリアセチル−β−シクロデキストリン、トリアセチル−γ−シクロデキストリン、ジアセチル−α−シクロデキストリン、ジアセチル−β−シクロデキストリン、ジアセチル−γ−シクロデキストリン、モノアセチル−α−シクロデキストリン、モノアセチル−β−シクロデキストリン、モノアセチル−γ−シクロデキストリンが含まれている。
以下、本発明による超低誘電薄膜の製造方法について具体的に説明する。
まず、マトリクス成分としてポリアルキルシルセスキオキサン前駆体またはその共重合体と、テンプレートとしてアセチルシクロデキストリンを各々有機溶媒に溶解させた後、互いに混合させて有機−無機混合溶液を製造する。この時、有機溶媒としてジメチルホルムアミド(DMF)、ジメチルアクリルアミド(DMA)、ジメチルスルホキシド(DMSO)が含まれる。
その次、ポリテトラフルオロエチレンシリンジフィルター(0.2μm)に通過させ、製造した有機−無機混合溶液を基板上に数滴落とした後、2000〜4000rpmで20〜70秒間スピンコーティングをし、薄膜を製造する。この時、基板としては一般的に使用されてきた通常のものを使用し、好ましくはシリコンウエハーを使用する。そして、このように製造された薄膜は、温度を200〜400℃まで増加させて残余溶媒の除去及びマトリクスのシラノール末端基の縮合反応を進めた後、350〜500℃で1時間維持させ、アセチルシクロデキストリン有機物質を除去することでナノ気孔を含有した超低誘電薄膜を製造した。硬化反応及び有機物質除去は窒素雰囲気下で実施し、加熱及び冷却速度は各々3℃/minとした。
以上の製造方法で製造された本発明の超低誘電薄膜は、最大空隙率が60%、最小誘電率が1.5であり、銅配線用絶縁膜として有用する。
以下、本発明を下記実施例によってさらに詳細に説明する。ただし、これらは本発明を例示するためのものであり、本発明の範囲を制限しない。
ポリメチルシルセスキオキサン共重合体の製造
メチルトリメトキシシラン[CH3Si(OCH33]が溶解されたメチルイソブチルケトン(MIBK)溶液にHCI溶液及び蒸留水を注入し、α,ω−ビストリメトキシシリルエタン[(CH3O)3Si−CH2−CH2−Si(OCH33、BTMSE]を添加し反応を進めた後、溶媒及びHCI触媒を除去することで、BTMSE含量10mol%、Mw2426、Mn2,700、Si−OH/Si原子比=27%であるポリメチルシルセスキオキサン共重合体を製造した。
ナノ気孔を含有した超低誘電薄膜の製造
マトリクス成分としてポリメチルシルセスキオキサン(MSSQ)単一重合体、メチルトリメトキシシランとα,ω−ビストリメトキシシリルエタンの共重合体(BTESE10%)、またはメチルトリメトキシシランとα,ω−ビストリメトキシシリルエタンの共重合体(BTESE25%)を使用し、テンプレートとしてトリアセチル−β−シクロデキストリン(TABCD)を各々使用し、超低誘電薄膜を製造した。
その製造過程は具体的に、まずマトリクス成分及びテンプレートを各々DMF有機溶媒に溶かした後、下記表1に表した造成比で混合し有機−無機混合溶液を製造した。ポリテトラフルオロエチレン(PTFE)シリンジフィルター(0.2μm)に通過させてシリコンウエハーの上に前記有機−無機混合溶液を数滴落とした後、3500rpm速度で50秒間スピンコーティングをして薄膜を製造した。このように製造した薄膜は温度を250℃まで増加させて有機溶媒の除去及び無機マトリクスの縮合反応を誘導した後、再び430℃で1時間熱処理をし、最終的にナノ気孔を含有した超低誘電薄膜を製造した。無機マトリクスの硬化反応及び有機物質の除去は窒素雰囲気下で実施し、加熱及び冷却速度は各々3℃/minとした。
〔実験例1〕
前記実施例2で製造された薄膜の屈折率及び厚さはエリプソメーター(ellipsometer、L166C、Gaertner Scientific Corp.)を利用して632.8nm波長で測定した。
薄膜の空隙率は下記数式(1)に表されるローレンツ−ローレンツ式(Lorentz-Lorentz equation)を利用して計算した。
Figure 2007513514
前記数式1において、nsまたはnrは各々多孔性または非多孔性フィルムの屈折率(refractive indices)を表し、pは多孔度(porosity)を表す。
薄膜の誘電率測定は下記のような方法で行った。伝導度が非常に高いシリコンウエハー(0.008Ω.m)を下部電極として使用し、その上に前記実施例2で製造した超低誘電薄膜を、そしてその上に直径約1mmのアルミニウム電極を上部電極として使用し電子ビーム蒸着法により蒸着した。このように準備された試料の静電容量を、HP4194Aインピーダンスアナライザ(impedance analyzer)を利用して1MHzで測定した後、前もって分かっている薄膜の厚さ及び電極面積を考慮し誘電率を計算した。また理論的誘電率は、下記数学式2に表されるMaxwell-Garnett式を利用して計算した。
Figure 2007513514
前記数式2において、ksまたはkrは各々多孔性または非多孔性フィルムの誘電体常数(dielectric constants)を表し、pは多孔度を(porosity)を表す。
Figure 2007513514
〔実験例2〕
本発明の超低誘電薄膜と、大韓民国特許公開第2002−75720号に公知されている超低誘電薄膜の製造において、テンプレートの含量変化による空隙率と誘電特性の変化を測定し、図1に示した。
本発明の超低誘電薄膜は、ポリメチルシルセスキオキサン2元共重合体(実施例1、BTMSE10%含有)を使用し、テンプレートとしてトリアセチル−β−シクロデキストリンナノ粒子(TABCD)を使用してその含有量を0、10、20、30、40、50、60vol%に変化させて製造した薄膜である。比較例として提示される超低誘電薄膜は、環状シルセスキオキサン(CSSQ)を使用し、テンプレートとしてヘプタキス(2,3,6−トリ−O−メチル)−β−シクロデキストリン[tCD]を使用してその含有量を0、10、20、30、40、50vol%に変化させて製造した薄膜である。
図1の結果によると、テンプレートの含量が30vol%を超えてから、空隙率と誘電率で著しい差異を示すことが確認できる。
前述した通り、本発明による超低誘電薄膜は、マトリクス成分として使用されるポリアルキルシルセスキオキサン前駆体またはその共重合体との優れた常用性を有するアセチルシクロデキストリンナノ粒子の使用により、空隙率及び誘電率の特性が非常に優れていると同時に、生成された気孔のサイズが小さく閉じた気孔構造を形成するため、銅配線用層間絶縁膜として有用である。
本発明の超低誘電薄膜と先行技術の超低誘電薄膜に対する、空隙率及び誘電特性を比較したものを表したグラフである。

Claims (7)

  1. 有機または無機マトリクスとシクロデキストリン系気孔形成用テンプレートとを使用して製造された超低誘電絶縁膜において、前記マトリクスとしてポリアルキルシルセスキオキサン前駆体またはその共重合体40〜70vol%と、前記テンプレートとしてアセチルシクロデキストリンナノ粒子30〜60vol%が有機溶媒に溶解されている有機−無機混合溶液をコーティングして製造されたことを特徴とする銅配線用超低誘電絶縁膜。
  2. 前記ポリアルキルシルセスキオキサン共重合体は、アルキルトリアルコキシシランとα,ω−ビストリアルコキシシリルアルカンとの共重合体であることを特徴とする請求項1記載の銅配線用超低誘電絶縁膜。
  3. ポリアルキルシルセスキオキサン共重合体は、メチルトリメトキシシランとα,ω−ビストリメトキシシリルエタンとの共重合体、または、メチルトリメトキシシランとα,ω−ビストリエトキシシリルエタンとの共重合体であることを特徴とする請求項2記載の銅配線用超低誘電絶縁膜。
  4. 前記アセチルシクロデキストリンは、下記化学式で表されることを特徴とする請求項1記載の銅配線用超低誘電絶縁膜。
    Figure 2007513514
    (化学式3において、nは6〜8の定数で;R1、R2及びR3は、各々、水素原子またはアセチル基で;R1、R2及びR3のうち少なくとも一つはアセチル基である。)
  5. 前記アセチルシクロデキストリンは、トリアセチル−α−シクロデキストリン、トリアセチル−β−シクロデキストリン、トリアセチル−γ−シクロデキストリン、ジアセチル−α−シクロデキストリン、ジアセチル−β−シクロデキストリン、ジアセチル−γ−シクロデキストリン、モノアセチル−α−シクロデキストリン、モノアセチル−β−シクロデキストリン、モノアセチル−γ−シクロデキストリンのうちから選択されたものであることを特徴とする請求項4記載の銅配線用超低誘電絶縁膜。
  6. 前記有機溶媒は、ジメチルホルムアミド(DMF)、ジメチルアクリルアミド(DMA)及びジメチルジメチルスルホキシド(DMSO)のうちから選択されたものであることを特徴とする請求項1記載の銅配線用超低誘電絶縁膜。
  7. 最大空隙率が60%で、最小誘電率が1.5であることを特徴とする請求項1〜6のいずれかに記載の銅配線用超低誘電絶縁膜。
JP2006542486A 2003-12-01 2004-05-12 銅配線用超低誘電絶縁膜 Pending JP2007513514A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2003-0086244A KR100508696B1 (ko) 2003-12-01 2003-12-01 구리배선용 초저유전 절연막
PCT/KR2004/001092 WO2005055306A1 (en) 2003-12-01 2004-05-12 Ultra-low dielectrics for copper inter connect

Publications (1)

Publication Number Publication Date
JP2007513514A true JP2007513514A (ja) 2007-05-24

Family

ID=34651274

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006542486A Pending JP2007513514A (ja) 2003-12-01 2004-05-12 銅配線用超低誘電絶縁膜

Country Status (5)

Country Link
US (1) US20080287573A1 (ja)
JP (1) JP2007513514A (ja)
KR (1) KR100508696B1 (ja)
DE (1) DE112004002266B4 (ja)
WO (1) WO2005055306A1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007523246A (ja) * 2004-02-18 2007-08-16 インダストリー−ユニヴァーシティ コオペレイション ファンデイション ソガン ユニヴァーシティ 気孔形成用テンプレートとしてのシクロデキストリン誘導体及びそれを用いて調整された低誘電体材料
JP2013518982A (ja) * 2010-02-09 2013-05-23 ソガンデハッキョー・サンハックヒョップリョックダン 高温オゾン処理を含むナノ細孔の超低誘電薄膜の製造方法及びこれによって製造されたナノ細孔の超低誘電薄膜
WO2020129744A1 (ja) * 2018-12-18 2020-06-25 信越化学工業株式会社 付加硬化性シリコーンゴム組成物及びその製造方法

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5014709B2 (ja) * 2006-08-28 2012-08-29 日揮触媒化成株式会社 低誘電率非晶質シリカ系被膜の形成方法および該方法より得られる低誘電率非晶質シリカ系被膜
DE102007043323A1 (de) * 2007-09-12 2009-03-19 Septana Gmbh Sol-Gel Beschichtungen von Oberflächen mit geruchsbindenden Eigenschaften
US8873918B2 (en) 2008-02-14 2014-10-28 The Curators Of The University Of Missouri Organosilica nanoparticles and method for making
US7907809B2 (en) * 2008-02-14 2011-03-15 The Curators Of The University Of Missouri Ultra-low refractive index high surface area nanoparticulate films and nanoparticles
US8535761B2 (en) * 2009-02-13 2013-09-17 Mayaterials, Inc. Silsesquioxane derived hard, hydrophobic and thermally stable thin films and coatings for tailorable protective and multi-structured surfaces and interfaces
US8518530B2 (en) 2009-05-20 2013-08-27 Industry-University Cooperation Foundation Sogang University Production method for an ultra-low-dielectric-constant film, and an ultra-low-dielectric-constant film produced thereby
US8859050B2 (en) 2011-03-14 2014-10-14 The Curators Of The University Of Missouri Patterning of ultra-low refractive index high surface area nanoparticulate films
US10663286B2 (en) * 2017-08-22 2020-05-26 Kla-Tencor Corporation Measuring thin films on grating and bandgap on grating
US10947412B2 (en) * 2017-12-19 2021-03-16 Honeywell International Inc. Crack-resistant silicon-based planarizing compositions, methods and films
CN113861565B (zh) * 2021-11-30 2022-02-08 苏州度辰新材料有限公司 一种增挺母料及其制备方法、聚烯烃薄膜和bopp薄膜

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3073313B2 (ja) * 1992-05-12 2000-08-07 触媒化成工業株式会社 半導体装置およびその製造方法
JP2893243B2 (ja) * 1994-11-25 1999-05-17 昭和電工株式会社 半導体絶縁膜用及び平坦化膜用組成物並びにその膜の形成方法
US6204202B1 (en) * 1999-04-14 2001-03-20 Alliedsignal, Inc. Low dielectric constant porous films
JP2000328004A (ja) * 1999-05-21 2000-11-28 Jsr Corp 膜形成用組成物および絶縁膜形成用材料
EP1150346B1 (en) * 2000-04-28 2011-12-28 LG Chem Investment, Ltd A process for preparing insulating material having low dielectric constant
US20040047988A1 (en) * 2000-11-17 2004-03-11 Jin-Kyu Lee Poly(methylsilsesquioxane) copolymers and preparation method thereof
US6632748B2 (en) * 2001-03-27 2003-10-14 Samsung Electronics Co., Ltd. Composition for preparing substances having nano-pores
DE60135540D1 (de) * 2001-03-27 2008-10-09 Samsung Electronics Co Ltd noporen

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007523246A (ja) * 2004-02-18 2007-08-16 インダストリー−ユニヴァーシティ コオペレイション ファンデイション ソガン ユニヴァーシティ 気孔形成用テンプレートとしてのシクロデキストリン誘導体及びそれを用いて調整された低誘電体材料
JP2013518982A (ja) * 2010-02-09 2013-05-23 ソガンデハッキョー・サンハックヒョップリョックダン 高温オゾン処理を含むナノ細孔の超低誘電薄膜の製造方法及びこれによって製造されたナノ細孔の超低誘電薄膜
WO2020129744A1 (ja) * 2018-12-18 2020-06-25 信越化学工業株式会社 付加硬化性シリコーンゴム組成物及びその製造方法
JPWO2020129744A1 (ja) * 2018-12-18 2021-10-28 信越化学工業株式会社 付加硬化性シリコーンゴム組成物及びその製造方法
JP7127702B2 (ja) 2018-12-18 2022-08-30 信越化学工業株式会社 付加硬化性シリコーンゴム組成物及びその製造方法

Also Published As

Publication number Publication date
WO2005055306A1 (en) 2005-06-16
KR100508696B1 (ko) 2005-08-17
US20080287573A1 (en) 2008-11-20
KR20050052710A (ko) 2005-06-07
DE112004002266B4 (de) 2011-07-28
DE112004002266T5 (de) 2006-11-02

Similar Documents

Publication Publication Date Title
US6214746B1 (en) Nanoporous material fabricated using a dissolvable reagent
Ree et al. Imprinting well-controlled closed-nanopores in spin-on polymeric dielectric thin films
US6670285B2 (en) Nitrogen-containing polymers as porogens in the preparation of highly porous, low dielectric constant materials
JP2007513514A (ja) 銅配線用超低誘電絶縁膜
EP1226589B1 (en) Infiltrated nanoporous materials and methods of producing same
US20060145306A1 (en) Composition for forming low dielectric thin film comprising porous nanoparticles and method of preparing low dielectric thin film using the same
JP4555836B2 (ja) 気孔形成用テンプレートとしてのシクロデキストリン誘導体及びそれを用いて調整された低誘電体材料
KR20060084659A (ko) 폴리머 나노 입자를 포함하는 저유전 박막 형성용 조성물및 이를 이용한 저유전 박막의 제조방법
US20020132496A1 (en) Ultra low-k dielectric materials
US6685983B2 (en) Defect-free dielectric coatings and preparation thereof using polymeric nitrogenous porogens
KR20060090483A (ko) 풀러렌을 포함하는 저유전 박막 형성용 조성물, 이를이용한 저유전 박막 및 저유전 박막의 제조방법
TW200404838A (en) Organic silicate polymer and insulation film comprising the same
KR100572801B1 (ko) 기계적 특성이 우수한 절연막 코팅 조성물
US6852648B2 (en) Semiconductor device having a low dielectric constant dielectric material and process for its manufacture
US20040176488A1 (en) Low dielectric materials and methods of producing same
TWI227518B (en) Nanoporous materials and methods of formation thereof
KR100989964B1 (ko) 폴리실세스퀴옥산계 유무기 혼성 그라프트 공중합체 및그의 제조에 이용되는 기공 형성제를 포함하는 유기실란화합물과 그를 포함하는 절연막의 제조방법
Park et al. Formation of nanoporous organosilicate films using cyclodextrins as a porogen
KR101145841B1 (ko) 폴리페닐카보실란을 이용한 저유전 박막의 제조방법 및 이의 저유전 박막
KR20120080157A (ko) 초저유전막의 제조방법

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090410

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090414

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090710

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100112